JP6259803B2 - マイクロ電子パッケージ用ピクチャフレームスティフナ - Google Patents

マイクロ電子パッケージ用ピクチャフレームスティフナ Download PDF

Info

Publication number
JP6259803B2
JP6259803B2 JP2015223709A JP2015223709A JP6259803B2 JP 6259803 B2 JP6259803 B2 JP 6259803B2 JP 2015223709 A JP2015223709 A JP 2015223709A JP 2015223709 A JP2015223709 A JP 2015223709A JP 6259803 B2 JP6259803 B2 JP 6259803B2
Authority
JP
Japan
Prior art keywords
microelectronic
picture frame
microelectronic die
frame stiffener
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015223709A
Other languages
English (en)
Other versions
JP2016115929A (ja
Inventor
トミタ、ヨシヒロ
クボタ、ジロー
ジー． カルヘイデ、オムカー
ジー． カルヘイデ、オムカー
エム． リフ、シャウナ
エム． リフ、シャウナ
イチカワ、キンヤ
エイ． デシュパンデ、ニティン
エイ． デシュパンデ、ニティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2016115929A publication Critical patent/JP2016115929A/ja
Application granted granted Critical
Publication of JP6259803B2 publication Critical patent/JP6259803B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本明細書の複数の実施形態は、概して、マイクロ電子パッケージの製造の分野に関し、より具体的には、マイクロ電子パッケージの反りを低減させるべく、複数のマイクロ電子パッケージ内の複数のスティフナを使用することに関する。
マイクロ電子産業は、複数のコンピュータサーバ製品、および複数のポータブルコンピュータ、複数の電子タブレット、複数の携帯電話、複数のデジタルカメラ等の複数のポータブルな製品を含むが、これらに限定されない様々な電子製品で用いる、より高速で、かつ小さい複数のマイクロ電子パッケージを生産するよう継続的に努めている。これらの目標が達成されるにつれ、複数のマイクロ電子パッケージの製造がますます困難となっている。
複数のマイクロ電子パッケージは概して、インターポーザ等のマイクロ電子基板に取り付けられた少なくとも１つのマイクロ電子ダイを含んでいる。複数のマイクロ電子基板は概して、（複数の有機材料等の）誘電材料と、複数の導電性経路を形成するべくパターン化される（銅等の）金属との複数の交互層から構成される。マイクロ電子基板における複数の導電性経路が、複数の電気信号をマイクロ電子ダイの集積回路へ、およびこれから導くように、集積回路が形成されたシリコンダイ等のマイクロ電子ダイは、マイクロ電子基板に物理的および電気的に取り付けられ得る。しかしながら、マイクロ電子パッケージの複数のコンポーネントは、複数の異なる熱膨張係数を有している。例えば、室温（例えば約２５°Ｃ）で、シリカ充填エポキシ（味の素ファインテクノ株式会社 〒２１０−０８０１ 日本国 川崎市川崎区鈴木町１番２号から入手可能な複数の材料（例えば、味の素 ＡＢＦ ＧＸ−９２）等の有機誘電材料は、約３９ｐｐｍ／°Ｃの熱膨張係数を有し、銅等の複数の導電性経路用の金属は、約１７ｐｐｍ／°Ｃの熱膨張係数を有し、シリコン等のマイクロ電子ダイは、約２．６ｐｐｍ／°Ｃの熱膨張係数を有する。これらのコンポーネントの熱膨張の複数の原理的な相違が、マイクロ電子パッケージの温度に依存した変形または反りをもたらし得る。この反りは、マイクロ電子パッケージを複数の外部基板に取り付ける際に、複数のノンウェットオープンおよびはんだバンプのブリッジ等、複数の重大な問題を起こし得る。この反りは、マイクロ電子基板の中心に厚い「コア」材を用いることにより、軽減され得る。このコア材は概して、高いガラス転移温度、およびマイクロ電子基板の合成熱膨張係数を小さくする低い熱膨張係数を有する。しかしながら、コア材の熱膨張係数は、既に４ｐｐｍ／°Ｃ未満に低減されており、更に低減させることがますます困難になっている。更に、複数のマイクロ電子パッケージの全高または全厚を低減させるよう求める重大な要求がある。この低減の大半は、コア材を薄くすることで実現され、その結果、コアに対して、反りへのより小さい影響を与える。これらを要因として、特に高さ／厚さが制約された複数のマイクロ電子パッケージであって、複数の携帯電話や複数の電子タブレットに用いられるようなものに対して、複数の新たな反り制御方法を開発することが重要である。
本開示の主題は、本明細書の結論部分において具体的に示され、かつ明確に特許請求されている。本開示についての上述のおよび他の複数の特徴は、添付の複数の図面と併せて、以下の説明および添付の複数の特許請求の範囲から、より十分に明らかとなるであろう。添付の複数の図面は、本開示によるいくつかの実施形態のみを描いており、従って、その範囲を限定するものと見なされないことを理解されたい。本開示の複数の利点がより容易に確かめられ得るように、添付の複数の図面の使用により、本開示が更なる具体性および詳細でもって説明されるであろう。
本明細書の一実施形態による、マイクロ電子基板に取り付けられたマイクロ電子ダイの側断面図である。 本明細書の一実施形態による、ピクチャフレームスティフナの斜視図である。 本明細書の一実施形態による、ピクチャフレームスティフナの側断面図である。 本明細書の一実施形態による、ピクチャフレームスティフナを組み込んだ、マイクロ電子パッケージを形成する断面図である。 本明細書の一実施形態による、ピクチャフレームスティフナを組み込んだ、マイクロ電子パッケージを形成する断面図である。 本明細書の一実施形態による、ピクチャフレームスティフナを組み込んだ、マイクロ電子パッケージを形成する断面図である。 本明細書の一実施形態による、ピクチャフレームスティフナを組み込んだ、マイクロ電子パッケージを形成する断面図である。 本明細書の複数の実施形態による、剛性突起を有するピクチャフレームスティフナの上面図である。 本明細書の複数の実施形態による、剛性突起を有するピクチャフレームスティフナの側断面図である。 本明細書の複数の実施形態による、剛性突起を有するピクチャフレームスティフナの側断面図である。 本明細書の複数の実施形態による、剛性突起を有するピクチャフレームスティフナの側断面図である。 本明細書の複数の実施形態による、ピクチャフレームスティフナを組み込んだ、マイクロ電子パッケージの断面図である。 本明細書の複数の実施形態による、ピクチャフレームスティフナを組み込んだ、マイクロ電子パッケージの断面図である。 本明細書の複数の実施形態による、ピクチャフレームスティフナを組み込んだ、マイクロ電子パッケージの断面図である。 本明細書の一実施形態による、パッケージオンパッケージのマイクロ電子パッケージの断面図である。 本明細書の一実施形態による、マイクロ電子パッケージを製造するプロセスのフローチャートである。 本明細書の一実装による、コンピューティングデバイスを図示する。
以下の詳細な説明では、特許請求される主題が実施され得る複数の具体的な実施形態を例示として示す添付の複数の図面を参照する。これらの実施形態は、当業者が主題を実施することを可能にするように、十分詳細に説明される。異なってはいるが、多様な実施形態は、必ずしも相互に排他的ではないことを理解されたい。例えば、一実施形態に関連して本明細書で説明される特定の特徴、構造または特性は、特許請求される主題の趣旨および範囲を逸脱せずに、他の複数の実施形態において実施され得る。本明細書内において「一実施形態」または「実施形態」を参照することは、その実施形態に関連して説明される特定の特徴、構造、または複数の特性は、本明細書に包含される少なくとも１つの実装に含まれることを意味する。従って、「一実施形態」または「実施形態において」という文言の使用は、必ずしも同一の実施形態を参照していない。加えて、特許請求される主題の趣旨および範囲から逸脱せずに、開示されている各実施形態の中での個々の要素の配置または配列が変更され得ることが理解されるであろう。従って、以下の詳細な説明は、限定的意味で解釈されず、主題の範囲は、添付の複数の特許請求の範囲のみにより規定され、添付の複数の特許請求の範囲が権利を付与される複数の均等物の最大範囲と共に適切に解釈される。複数の同様の符号は、複数の図面において、いくつかの図全体の同一のまたは類似の要素、または機能性を指し、そこにおいて図示される複数の要素は、必ずしも互いに縮尺されず、むしろ、個々の要素は、本明細書の文脈で複数の要素をより容易に理解するべく、拡大または縮小されることがある。
本明細書において用いられる「の上方に（ｏｖｅｒ）」、「〜に（ｔｏ）」、「〜の間（ｂｅｔｗｅｅｎ）」、「〜上に（ｏｎ）」という用語は、１つの層の、別の複数の層に対する相対位置を指す場合がある。別の層「の上方」または「上に」ある、あるいは他の層「に」接着された１つの層は、他の層に直接接触している状態であり得、または、１または複数の介在層を有し得る。複数の層の「間に」存在する１つの層は、直接、それらの層に接触し、あるいは１または複数の介在層を有し得る。
本明細書の複数の実施形態は、マイクロ電子パッケージの反りを低減させるための、マイクロ電子ダイを取り囲んだピクチャフレームスティフナを有するマイクロ電子パッケージを含む。そのようなマイクロ電子パッケージを製造する方法の一実施形態は、活性面および対向する背面を有するマイクロ電子ダイを形成することを含み得、マイクロ電子ダイの活性面は、マイクロ電子基板に取り付けられ得る。貫通する開口を有するピクチャフレームスティフナは、リリースフィルム上に形成および配置され得、モールド材料は、ピクチャフレームスティフナおよびリリースフィルムの上方に堆積され得る。マイクロ電子ダイは、モールド材料に挿入され得、マイクロ電子ダイの少なくとも一部は、ピクチャフレームの開口の中に延在する。マイクロ電子パッケージを形成するべく、リリースフィルムは除去され得、マイクロ電子ダイの背面へと延在するモールド材料の一部は除去され得る。
図１において、マイクロプロセッサ、チップセット、グラフィクスデバイス、無線デバイス、メモリデバイス、特定用途向け集積回路または同様のもの等の少なくとも１つのマイクロ電子ダイ１１０は、複数の相互接続１２０を通って、インターポーザ等のマイクロ電子基板１３０に取り付けられ得る。複数の相互接続１２０は、フリップチップまたは圧壊制御方式チップ接続（ｃｏｎｔｒｏｌｌｅｄ ｃｏｌｌａｐｓｅ ｃｈｉｐ ｃｏｎｎｅｃｔｉｏｎ）（「Ｃ４」）構成として一般に知られている構成で、マイクロ電子ダイ１１０の活性面１１２上の複数のボンドパッド１１８とマイクロ電子基板１３０の第１面１３２上の複数の鏡像のボンドパッド１２４との間に延在し得る。マイクロ電子ダイの複数のボンドパッド１１８は、マイクロ電子ダイ１１０内の集積回路（図示せず）と電気的に通信し得る。マイクロ電子基板の複数のボンドパッド１２４は、マイクロ電子基板１３０内の複数の導電性経路１３８と電気的に通信し得る。複数の導電性経路１３８は、マイクロ電子基板１３０上のマイクロ電子ダイ１１０との間、または他の構成要素（図示せず）との間に複数の電気的通信経路を提供し得、マイクロ電子ボード（図示せず）に取り付けられるべく、マイクロ電子基板１３０の第２面１３６に最も近い複数のアタッチメントランド１２６への複数の電気的通信経路を提供し得る。
マイクロ電子基板１３０は、液晶高分子、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ＦＲ４、複数のポリイミド材料等を含むが、それらに限定されない任意の適切な誘電材料を備え得る。複数の導電性経路１３８は、銅、銀、金、ニッケル、およびそれらの複数の合金を含むが、これらに限定されない、任意の適切な導電性材料から形成され得る。マイクロ電子基板１３０は、任意の数の誘電体層から形成され得、剛性コア（図示せず）を含み得、マイクロ電子基板１３０中に形成された複数のアクティブおよび／またはパッシブなマイクロ電子デバイス（図示せず）を含み得ることを理解されたい。更に、複数の導電性経路１３８は、マイクロ電子基板１３０内に、および／または追加の複数の外部構成要素（図示せず）を有する任意の所望の電気経路を形成し得ることを理解されたい。また、当業者には理解されるように、複数のソルダレジスト層（図示せず）は、マイクロ電子基板の第１面１３２およびマイクロ電子基板の第２面１３６上で使用され得ることを理解されたい。マイクロ電子基板１３０の形成に用いられる複数のプロセスは、当業者に周知であり、簡潔かつ簡略にする目的で、本明細書において説明または図示されない。
複数の相互接続１２０は、複数のはんだおよび複数の導電性充填エポキシを含むが、これらに限定されない、任意の適切な材料で作製され得る。複数のはんだ材料は、６３％錫／３７％鉛のはんだ等の鉛／錫合金、または、純錫もしくは錫／ビスマス、共晶錫／銀、三元錫／銀／銅、共晶錫／銅および類似の合金等の錫の含有量が高い合金（例えば、錫が９０％またはそれより高い）等の鉛フリーはんだを含むが、これらに限定されない、任意の適切な材料を含み、またはこれらであってもよい。マイクロ電子ダイ１１０が、はんだからなる複数の相互接続１２０でもってマイクロ電子基板１３０に取り付けられるとき、はんだは、熱、圧力、及び／または音波エネルギーのいずれかによってリフローされ、マイクロ電子ダイの複数のボンドパッド１１８とマイクロ電子基板の複数のボンドパッド１２４との間のはんだを固定する。さらに、当業者には理解されるように、マイクロ電子ダイ１１０は、マイクロ電子基板１３０に取り付けられた銅ピラー系フリップチップコンポーネントであり得る。
図２に示されるように、スティフナ１４０が形成され得る。スティフナ１４０は、ピクチャフレームに見えるように、貫通する開口１４２に対して（Ｘ方向およびＹ方向において）ほぼ平面であり得る。従って、スティフナ１４０を、以下「ピクチャフレームスティフナ」と称する。一実施形態において、ピクチャフレームスティフナ１４０及び／またはピクチャフレームスティフナの開口１４２は、実質的に長方形である。別の実施形態において、ピクチャフレームスティフナ１４０及び／またはピクチャフレームスティフナの開口１４２は、実質的に正方形である。ピクチャフレームスティフナ１４０は、複数の有機樹脂および複数の金属を含むが、これらに限定されない、任意の適切な複数の実質的にリッジの材料から形成され得る。一実施形態において、スティフナは、約５０から１００μｍの厚さＴを有し得る。図３（図２の線Ａ−Ａに沿った図）に示されるように、スティフナ１４０は、２つ以上の層（第１の層１４８および第２の層１４８'として図示）を備え得、当業者には理解されるように、第１の層１４８および第２の層１４８'は、バランスさせるのに有用になり得る、複数の異なる熱膨張係数を含み得る。
図４に示されるように、ピクチャフレームスティフナ１４０が少なくとも部分的にモールド材料１５４に埋め込まれるように、ピクチャフレームスティフナ１４０は、リリースフィルム１５２上に位置し得、モールド材料１５４は、ピクチャフレームスティフナ１４０およびリリースフィルム１５２の上方に配置され得る。リリースフィルム１５２は、接着成分を含み得る複数のフレキシブルポリマ材料を含んだ、任意の適切なキャリア材料であり得る。モールド材料１５４は、複数のエポキシ樹脂および充填エポキシ樹脂等の、任意の適切な封止材料であり得る。
図５に示されるように、マイクロ電子ダイ１１０の背面１１４がリリースフィルム１５２に面するように、図１の構成は位置合わせされ得、マイクロ電子ダイ１１０の少なくとも一部がピクチャフレームスティフナの開口１４２内に存在し、かつモールド材料１５４がマイクロ電子基板の第１面１３２に接触するように、マイクロ電子ダイ１１０は、モールド材料１５４に挿入され得る。一実施形態において、モールド材料１５４は、複数の相互接続１２０を封止するべく、それがマイクロ電子基板の第１面１３２とマイクロ電子ダイの活性面１１２との間で流入かつ充填することを可能とする粘度を含み得る。しかしながら、アンダーフィル材料（図示せず）は、マイクロ電子ダイ１１０をモールド材料１５４に挿入する前に、マイクロ電子基板の第１面１３２とマイクロ電子ダイの活性面１１２との間に配置され得ることを理解されたい。
図６に示されるように、モールド材料１５４は、加熱等により十分にまたは部分的に硬化され得、リリースフィルム１５２（図４を参照）は、除去され得る。図７に示されるように、マイクロ電子パッケージ１００を形成するべく、マイクロ電子ダイの背面１１４上に備わる任意のモールド材料１５４は、ウェットまたはドライエッチング、レーザーアブレーション、イオンボンバードメント、粒子ブラスト、摩耗等により、除去され得る。マイクロ電子ダイの背面１１４上に存在するモールド材料１５４を除去することにより、複数のスルーシリコンビア（図示せず）への電気的接続や放熱装置の取り付け等を目的として、マイクロ電子ダイの背面１１４が露出され得る。
図１〜７は、単一のマイクロ電子ダイ１１０を示しているが、複数のマイクロ電子ダイがマイクロ電子基板１３０に取り付けられ得ることを理解されたい。得られたマイクロ電子パッケージ１００の全厚を最小化するべく、マイクロ電子ダイ１１０を、出来るだけ深くピクチャフレームスティフナの開口１４２に 挿入すべきことも理解されたい。
図８〜１１に示されるように、曲げ抵抗を向上させるべく、ピクチャフレームスティフナ１４０は、複数の構成を有し得る。例えば、図８に示されるように、ピクチャフレームスティフナ１４０は、ベース部１６２、およびピクチャフレームスティフナのベース部１６２の第１面１６６から延在する剛性突起１６４を備え得る。図９（図８の線Ｂ―Ｂに沿った図）に示されるように、剛性突起１６４は、ピクチャフレームスティフナのベース部１６２の材料と一体化するべく、ピクチャフレームスティフナ１４０が鋳造、形成、スカイビング等で形成されるときなどに、形成され得る（すなわち単一の連続材からなる）。図１０（図８の線Ｂ―Ｂに沿った図）に示されるように、剛性突起１６４は、スタンプ加工により形成され得、その結果、剛性突起１６４は、ピクチャフレームスティフナのベース部１６２の第１面１６６から延在し、窪み１６８が、ピクチャフレームスティフナのベース部１６２の第２面１７２から、ピクチャフレームスティフナのベース部１６２の中に延在する。図１１（図８の線Ｂ―Ｂに沿った図）に示されるように、ピクチャフレームスティフナの剛性突起１６４は、ピクチャフレームスティフナのベース部の第１面１６６に取り付けられた別の構造であり得、剛性突起１６４は、ピクチャフレームスティフナのベース部１６２とは異なる熱膨張係数を有し得、当業者には理解されるように、バランスさせるのに有用になり得る。
本明細書の中間マイクロ電子パッケージ２００の実施形態において、図１２に示されるように、少なくとも１つのスルーモールド相互接続２０２は、モールド材料１５４に挿入される前に、マイクロ電子基板の第１面１３２上の対応するボンドパッド２０４上に形成され得る。スルーモールド相互接続の複数のボンドパッド２０４は、マイクロ電子基板１３０内の対応する複数の導電性経路１３８と、電気的に通信し得る。更に、図１２に示されるように、複数のスルーモールド相互接続２０２の一部を露出させるべく、モールド材料１５４の一部は、ウェットまたはドライエッチング、レーザーアブレーション、イオンボンバードメント、粒子ブラスト、摩擦等により除去され得、後続の複数の追加の電気コンポーネント（図示せず）の接続を可能とする。
本明細書の中間マイクロ電子パッケージ２１０の更なる実施形態において、図１３に示されるように、ピクチャフレームスティフナ１４０は、リードフレームタイプであり得、ピクチャフレームスティフナ１４０は、マイクロ電子基板の第１面１３２上のスティフナ接続の複数のボンドパッド２１２と電気的に通信する導電性材料から構成され得る。一実施形態において、ピクチャフレームスティフナ１４０は、そこから延在する少なくとも１つの導電性突起２１４を有し得、導電性突起２１４は、マイクロ電子ダイ１１０がモールド材料１５４に挿入される前に、（スティフナ接続の複数のボンドパッド２１２上に配置された）対応する予備はんだ材料２１６と接触し得る。スティフナ接続の複数のボンドパッド２１２は、マイクロ電子基板１３０内の対応する複数の導電性経路１３８と電気的に通信し得る。一実施形態において、ピクチャフレームスティフナ１４０は、電源または接地をマイクロ電子ダイ１１０に提供する。
本明細書の中間マイクロ電子パッケージ２２０の更なる別の実施形態において、図１４に示されるように、ピクチャフレームスティフナ１４０は、インターポーザタイプであり得、ピクチャフレームスティフナ１４０は、第１面２２４および第２面２２６を有する誘電材料２２２と、誘電材料の第１面２２４から誘電材料の第２面２２６まで延在する少なくとも１つの導通ビア２３２とを備え得る。ピクチャフレームスティフナ１４０は、誘電材料の第１面２２４で複数のスティフナ導通ビア２３２と電気的に接触する第１面の複数の接触ボンドパッド２３４および、誘電材料の第２面２２６で複数のスティフナ導通ビア２３２と電気的に接触する第２面の複数の接触ボンドパッド２３６を更に含み得る。更に図１４に示されるように、第１面の複数の接触ボンドパッド２３４は、図１２で図示されたように、モールド材料１５４に挿入される前に、マイクロ電子基板の第１面１３２上の複数のボンドパッド２０４上に形成された複数のスルーモールド相互接続２０２と、電気的に接触し得る。スルーモールド相互接続の複数のボンドパッド２０４は、マイクロ電子基板１３０内の対応する複数の導電性経路１３８と、電気的に通信し得る。当業者には理解されるように、複数の導通ビア２３２をスティフナ１４０に組み込むことで、中間マイクロ電子パッケージ２２０および、そこから形成される任意の後続パッケージのサイズを削減し得る。
図１５に示されるように、中間マイクロ電子パッケージ２２０は、パッケージオンパッケージ（「ＰｏＰ」）マイクロ電子パッケージ２５０の一部であり得、二次マイクロ電子ダイ２５２は、二次ダイの複数の相互接続２５６により、マイクロ電子ダイ１１０の背面１１４からマイクロ電子ダイ１１０内の集積回路（図示せず）へと、マイクロ電子ダイ１１０の中に延在する複数のスルーシリコンビア２５４に電気的に取り付けられ得る。アンダーフィル材料２５８は、マイクロ電子ダイ１１０と二次マイクロ電子ダイ２５２との間に位置し得る。二次マイクロ電子パッケージ２６０は、二次マイクロ電子パッケージ２６０上の複数のボンドパッド２６４とピクチャフレームスティフナ１４０の第２面の複数の接触ボンドパッド２３６との間に延在する複数のパッケージ―パッケージ相互接続２６２を通って、中間パッケージ２２０に取り付けられ得る。二次マイクロ電子パッケージの複数のボンドパッド２６４は、二次マイクロ電子パッケージ２６０内の複数のマイクロ電子のコンポーネント（図示せず）と電気的に通信し得る。
図１６は、本明細書の一実施形態による、マイクロ電子パッケージを製造するプロセス３００のフローチャートである。ブロック３０２に記載されるように、活性面および対向する背面を有するマイクロ電子ダイが形成され得る。ブロック３０４に記載されるように、マイクロ電子ダイの活性面は、マイクロ電子基板に取り付けられ得る。ブロック３０６に記載されるように、貫通して形成された開口を有するピクチャフレームスティフナが形成され得る。ブロック３０８に記載されるように、ピクチャフレームスティフナは、リリースフィルム上に配置され得る。ブロック３１０に記載されるように、モールド材料は、ピクチャフレームスティフナとリリースフィルムとの上方に位置し得る。ブロック３１２に記載されるように、マイクロ電子ダイは、モールド材料に挿入され得、マイクロ電子ダイの少なくとも一部は、ピクチャフレームの開口の中に延在する。ブロック３１４に記載されるように、リリースフィルムは除去され得る。ブロック３１６に記載されるように、マイクロ電子ダイの背面へと延在するモールド材料の一部は除去され得る。
図１７は、本明細書の一実装による、コンピューティングデバイス４００を図示する。コンピューティングデバイス４００は、ボード４０２を収容する。ボードは、多数のマイクロ電子コンポーネント含み得、それらのコンポーネントには、プロセッサ４０４、少なくとも１つの通信チップ４０６Ａ、４０６Ｂ、揮発性メモリ４０８（例えばＤＲＡＭ）、不揮発性メモリ４１０（例えばＲＯＭ）、フラッシュメモリ４１２、グラフィクスプロセッサあるいはＣＰＵ４１４、デジタル信号プロセッサ（図示せず）、暗号プロセッサ（図示せず）、チップセット４１６、アンテナ、ディスプレイ（タッチスクリーンディスプレイ）、タッチスクリーンコントローラ、電池、オーディオコーデック（図示せず）、映像コーデック（図示せず）、電力増幅器（ＡＭＰ）、全地球測位システム（ＧＰＳ）デバイス、コンパス、加速度計（図示せず）、ジャイロスコープ（図示せず）、スピーカ（図示せず）、カメラ、および大容量ストレージデバイス（図示せず）（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）等）が挙げられるが、これらに限定されない。それらのマイクロ電子コンポーネントのいずれかは、ボード４０２に物理的および電気的に結合され得る。いくつかの実装において、それらのマイクロ電子コンポーネントの少なくとも１つは、プロセッサ４０４の一部であり得る。
通信チップは、コンピューティングデバイスへの、およびこれからのデータ送信のための複数の無線通信を可能にする。「無線」という用語およびその複数の派生語は、非固体の媒体を介する変調された電磁放射の使用によりデータを通信し得る複数の回路、デバイス、システム、方法、技術、通信チャネル等を説明するために用いられ得る。用語は、関連する複数のデバイスが複数の有線を含まないことを意味するものではないが、いくつかの実施形態において、含まないことがある。通信チップは、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリー）、ＷｉＭＡＸ（登録商標）（ＩＥＥＥ８０２．１６ファミリー）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、それらの派生物を含むがこれらに限定されないいくつかの無線規格またはプロトコルのいずれか、ならびに３Ｇ、４Ｇ、５Ｇ、およびそれ以降のものとして指定されるその他の複数の無線プロトコルを実装し得る。コンピューティングデバイスは、複数の通信チップを含み得る。例えば、第１通信チップは、Ｗｉ−ＦｉおよびＢｌｕｅｔｏｏｔｈ（登録商標）等のより短距離の複数の無線通信専用であり得、第２通信チップは、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯ等のより長距離の複数の無線通信専用であり得る。
「プロセッサ」という用語は、複数のレジスタおよび／またはメモリからの電子データを処理してその電子データを複数のレジスタおよび／またはメモリに格納され得る他の電子データに変換する任意のデバイスまたはデバイスの部分を指し得る。
コンピューティングデバイス４００内の複数のマイクロ電子コンポーネントのいずれかは、上記で説明したとおり、ピクチャフレームスティフナを有するマイクロ電子パッケージを含み得る。
様々な実装において、コンピューティングデバイスは、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメントコントロールユニット、デジタルカメラ、携帯音楽プレーヤー、またはデジタルビデオレコーダであり得る。更なる複数の実装において、コンピューティングデバイスは、データを処理するその他の電子デバイスであってもよい。
本明細書の主題は、必ずしも図１〜図１７において図示される複数の特定の用途に限定されないことを理解されたい。主題は、当業者に理解されるように、他の複数のマイクロ電子デバイスおよびアセンブリ用途に適用され得る。
以下の複数の例は、更なる複数の実施形態に関し、例１は、活性面および背面を有するマイクロ電子ダイであって、マイクロ電子ダイの活性面とマイクロ電子基板の第１面との間に延在する複数の相互接続を通ってマイクロ電子基板に電気的に接続されるマイクロ電子ダイと、マイクロ電子ダイおよびマイクロ電子基板の第１面に当接するモールド材料と、貫通する開口を有するピクチャフレームスティフナであって、少なくとも部分的にモールド材料に埋め込まれ、マイクロ電子ダイの少なくとも一部は、ピクチャフレームの開口の中に延在し、モールド材料は、マイクロ電子ダイの背面へと延在しない、ピクチャフレームスティフナとを備えるマイクロ電子パッケージ。
例２において、例１の主題は、複数の異なる熱膨張係数を有する少なくとも２つの材料の層を有する積層構造を備える、ピクチャフレームスティフナを任意選択で含み得る。
例３において、例１の主題は、ベース部およびベース部の第１面から延在する剛性突起を備える、ピクチャフレームスティフナを任意選択で含み得る。
例４において、例３の主題は、ベース部と一体化されている剛性突起を任意選択で含み得る。
例５において、例３の主題は、複数の異なる熱膨張係数を有する複数の異なる材料を備える剛性突起およびベース部を任意選択で含み得る。
例６において、例１〜５のいずれかの主題は、マイクロ電子基板の第１面上の対応するスルーモールド相互接続のボンドパッドから延在する少なくとも１つのスルーモールド相互接続を任意選択で含み得る。
例７において、例１の主題は、導電性であって、かつモールド材料を通って延在し、マイクロ電子基板の第１面上の対応するスティフナ接続のボンドパッドに電気的に接触する、少なくとも１つの導電性突起を含む、ピクチャフレームスティフナを任意選択で含み得る。
例８において、例１の主題は、第１面および第２面を有する誘電材料と、誘電材料の第１面から誘電材料の第２面まで延在する少なくとも１つの導通ビアとを備える、ピクチャフレームスティフナを任意選択で含み得る。
例９において、例８の主題は、マイクロ電子基板の第１面上の対応するスルーモールド相互接続のボンドパッドから延在する、少なくとも１つのスルーモールド相互接続を任意選択で含み得、少なくとも１つのスルーモールド相互接続は、ピクチャフレームスティフナの少なくとも１つの導通ビアと電気的に接触する。
例１０において、例９の主題は、ピクチャフレームスティフナの少なくとも１つの導通ビアと電気的に接触する二次マイクロ電子パッケージを任意選択で含み得る。
例１１において、例１０の主題は、マイクロ電子ダイの背面からマイクロ電子ダイの中に延在する複数のスルーシリコンビアに電気的に接続された二次マイクロ電子ダイを任意選択で含み得る。
以下の複数の例は、更なる複数の実施形態に関し、例１２は、マイクロ電子パッケージを製造する方法であって、活性面および対向する背面を有するマイクロ電子ダイを形成する段階と、マイクロ電子ダイの活性面をマイクロ電子基板に取り付ける段階と、貫通して形成された開口を有するピクチャフレームスティフナを形成する段階と、ピクチャフレームスティフナをリリースフィルム上に配置する段階と、ピクチャフレームスティフナとリリースフィルムとの上方にモールド材料を配置する段階と、マイクロ電子ダイをモールド材料に挿入する段階であって、マイクロ電子ダイの少なくとも一部は、ピクチャフレームの開口の中に延在している段階と、リリースフィルムを除去する段階と、マイクロ電子ダイの背面へと延在するモールド材料の一部を除去する段階とを備える。
例１３において、例１２の主題は、ピクチャフレームスティフナを形成する段階が、複数の異なる熱膨張係数を有する少なくとも２つの材料の層を有する積層構造を形成する段階を備えることを、任意選択で含み得る。
例１４において、例１２の主題は、ピクチャフレームスティフナを形成する段階が、ベース部およびベース部の第１面から延在する剛性突起を形成する段階を備えることを、任意選択で含み得る。
例１５において、例１４の主題は、ピクチャフレームスティフナを形成する段階が、剛性突起をベース部と一体化させて形成する段階を備えることを、任意選択で含み得る。
例１６において、例１４の主題は、ピクチャフレームスティフナを形成する段階が、複数の異なる熱膨張係数を有する複数の異なる材料から、剛性突起およびベース部を形成する段階を備えることを、任意選択で含み得る。
例１７において、例１２〜１６のいずれか１つの主題は、マイクロ電子ダイをモールド材料に挿入する前に、マイクロ電子基板の第１面上の対応するスルーモールド相互接続のボンドパッドから延在する、少なくとも１つのスルーモールド相互接続を形成する段階を任意選択で含み得る。
例１８において、例１２の主題は、ピクチャフレームスティフナを形成する段階が、モールド材料を通って延在し、マイクロ電子基板の第１面上に形成された対応するスティフナ接続のボンドパッドに電気的に接触する、少なくとも１つの導電性突起を有する導電性ピクチャフレームスティフナを形成する段階を備えることを、任意選択で含み得る。
例１９において、例１２の主題は、ピクチャフレームスティフナを形成する段階が、第１面および第２面を有する誘電材料を形成する段階と、誘電材料の第１面から誘電材料の第２面まで延在する少なくとも１つの導通ビアを形成する段階とを備えることを、任意選択で含み得る。
例２０において、例１９の主題は、マイクロ電子基板の第１面上の対応するスルーモールド相互接続のボンドパッドから延在する少なくとも１つのスルーモールド相互接続を形成する段階を任意選択で含み得、少なくとも１つのスルーモールド相互接続は、ピクチャフレームスティフナの少なくとも１つの導通ビアと電気的に接触する。
例２１において、例２０の主題は、二次マイクロ電子パッケージを、ピクチャフレームスティフナの少なくとも１つの導通ビアと電気的に接触させる段階を任意選択で含み得る。
例２２において、例２１の主題は、二次マイクロ電子ダイを、マイクロ電子ダイの背面からマイクロ電子ダイの中に延在するスルーシリコンビアに電気的に接続させる段階を任意選択で含み得る。
以下の複数の例は、更なる複数の実施形態に関し、例２３は、ボードと、ボードに取り付けられたマイクロ電子パッケージであって、マイクロ電子パッケージは、活性面および背面を有するマイクロ電子ダイであって、マイクロ電子ダイの活性面とマイクロ電子基板の第１面との間に延在する複数の相互接続を通ってマイクロ電子基板に電気的に接続されるマイクロ電子ダイと、マイクロ電子ダイとマイクロ電子基板の第１面に当接するモールド材料と、貫通する開口を有するピクチャフレームスティフナであって、ピクチャフレームスティフナは、少なくとも部分的にモールド材料に埋め込まれ、マイクロ電子ダイの少なくとも一部は、ピクチャフレームの開口の中に延在し、モールド材料は、マイクロ電子ダイの背面へと延在しない、ピクチャフレームスティフナとを含む、マイクロ電子パッケージとを備えるコンピューティングデバイスである。
例２４において、例２３の主題は、ベース部およびベース部の第１面から延在する剛性突起を備えるピクチャフレームスティフナを任意選択で含み得る。
例２５において、例２４の主題は、ベース部と一体化した剛性突起を任意選択で含み得る。
このように本明細書の複数の実施形態を詳細に説明したが、添付の特許請求の範囲により規定される本明細書は、上記の説明に記載された特定の詳細により限定されるものではないことを理解されたい。それらの多くの明確な改変形態が、それらの趣旨および範囲を逸脱することなく可能であるからである。

Claims (21)

  1. 活性面および背面とを有するマイクロ電子ダイであって、前記マイクロ電子ダイの活性面とマイクロ電子基板の第１面との間に延在する複数の相互接続の少なくとも１つの相互接続を通って前記マイクロ電子基板に電気的に接続される前記マイクロ電子ダイと、
    前記マイクロ電子ダイおよび前記マイクロ電子基板の第１面に当接するモールド材料と、
    貫通する開口を有するピクチャフレームスティフナであって、前記ピクチャフレームスティフナは、少なくとも部分的に前記モールド材料に埋め込まれ、前記マイクロ電子ダイの少なくとも一部は、前記ピクチャフレームスティフナの開口の中に延在し、前記モールド材料は、前記マイクロ電子ダイの背面へと延在しない、ピクチャフレームスティフナと、
    前記マイクロ電子ダイの背面から前記マイクロ電子ダイの中に延在する複数のスルーシリコンビアに電気的に接続される二次マイクロ電子ダイと、
    前記二次マイクロ電子ダイの前記マイクロ電子ダイが配置される側の面と反対側の面側に配置され、前記ピクチャフレームスティフナ、前記マイクロ電子基板、及び、前記複数の相互接続の少なくとも１つの他の相互接続を介して前記マイクロ電子ダイに電気的に接続される二次マイクロ電子パッケージと
    を備え、
    前記ピクチャフレームスティフナは、ベース部および前記ベース部の第１面から延在する剛性突起を備え、
    前記剛性突起は、前記ピクチャフレームスティフナの前記開口を囲うように延在する、マイクロ電子パッケージ。
  2. 前記ピクチャフレームスティフナは、複数の異なる熱膨張係数を有する少なくとも２つの材料の層を有する積層構造を備える、請求項１に記載のマイクロ電子パッケージ。
  3. 前記剛性突起は、前記ベース部と一体化されている、請求項１または２に記載のマイクロ電子パッケージ。
  4. 前記剛性突起および前記ベース部は、複数の異なる熱膨張係数を有する複数の異なる材料を備える、請求項１〜３のいずれか一項に記載のマイクロ電子パッケージ。
  5. 活性面および背面とを有するマイクロ電子ダイであって、前記マイクロ電子ダイの活性面とマイクロ電子基板の第１面との間に延在する複数の相互接続の少なくとも１つの相互接続を通って前記マイクロ電子基板に電気的に接続される前記マイクロ電子ダイと、
    前記マイクロ電子ダイおよび前記マイクロ電子基板の第１面に当接するモールド材料と、
    貫通する開口を有するピクチャフレームスティフナであって、前記ピクチャフレームスティフナは、少なくとも部分的に前記モールド材料に埋め込まれ、前記マイクロ電子ダイの少なくとも一部は、前記ピクチャフレームスティフナの開口の中に延在し、前記モールド材料は、前記マイクロ電子ダイの背面へと延在しない、ピクチャフレームスティフナと、
    前記マイクロ電子ダイの背面から前記マイクロ電子ダイの中に延在する複数のスルーシリコンビアに電気的に接続される二次マイクロ電子ダイと、
    前記二次マイクロ電子ダイの前記マイクロ電子ダイが配置される側の面と反対側の面側に配置され、前記ピクチャフレームスティフナ、前記マイクロ電子基板、及び、前記複数の相互接続の少なくとも１つの他の相互接続を介して前記マイクロ電子ダイに電気的に接続される二次マイクロ電子パッケージと
    を備え、
    前記ピクチャフレームスティフナは、導電性であって、かつ前記モールド材料を通って延在し、前記マイクロ電子基板の第１面上の対応するスティフナ接続のボンドパッドに電気的に接触する少なくとも１つの導電性突起を含み、
    前記少なくとも１つの導電性突起は、前記ピクチャフレームスティフナの前記開口を囲うように延在する１つの導電性突起である、マイクロ電子パッケージ。
  6. 前記ピクチャフレームスティフナは、第１面および第２面を有する誘電材料と、前記誘電材料の第１面から前記誘電材料の第２面まで延在する少なくとも１つの導通ビアとを備える、請求項１〜４のいずれか１項に記載のマイクロ電子パッケージ。
  7. 前記マイクロ電子基板の第１面上の対応するスルーモールド相互接続のボンドパッドから延在する少なくとも１つのスルーモールド相互接続を更に含み、前記少なくとも１つのスルーモールド相互接続は、前記ピクチャフレームスティフナの前記少なくとも１つの導通ビアと電気的に接触する、請求項６に記載のマイクロ電子パッケージ。
  8. 前記二次マイクロ電子パッケージは、前記ピクチャフレームスティフナの前記少なくとも１つの導通ビアと電気的に接触する、請求項７に記載のマイクロ電子パッケージ。
  9. 前記マイクロ電子基板の第１面上の対応するスルーモールド相互接続のボンドパッドから延在する少なくとも１つのスルーモールド相互接続を更に含む、請求項１〜８のいずれか１項に記載のマイクロ電子パッケージ。
  10. マイクロ電子パッケージを製造する方法であって、
    活性面および対向する背面を有するマイクロ電子ダイを形成する段階と、
    前記マイクロ電子ダイの活性面を複数の相互接続の少なくとも１つの相互接続を介してマイクロ電子基板に取り付ける段階と、
    貫通して形成された開口を有するピクチャフレームスティフナを形成する段階と、
    前記ピクチャフレームスティフナをリリースフィルム上に配置する段階と、
    前記ピクチャフレームスティフナおよび前記リリースフィルムの上方にモールド材料を配置する段階と、
    前記マイクロ電子ダイを前記モールド材料に挿入する段階であって、前記マイクロ電子ダイの少なくとも一部は、前記ピクチャフレームスティフナの開口の中に延在している段階と、
    前記リリースフィルムを除去する段階と、
    前記マイクロ電子ダイの背面へと延在する前記モールド材料の一部を除去する段階と、
    前記マイクロ電子ダイの背面から前記マイクロ電子ダイの中に延在する複数のスルーシリコンビアに二次マイクロ電子ダイを電気的に接続する段階と、
    前記二次マイクロ電子ダイの前記マイクロ電子ダイが配置される側の面と反対側の面側に二次マイクロ電子パッケージを配置し、前記ピクチャフレームスティフナ、前記マイクロ電子基板、及び、前記複数の相互接続の少なくとも１つの他の相互接続を介して前記マイクロ電子ダイに前記二次マイクロ電子パッケージを電気的に接続する段階と
    を備え、
    前記ピクチャフレームスティフナを形成する段階が、ベース部および前記ベース部の第１面から延在する剛性突起を形成する段階を含み、
    前記剛性突起は、前記ピクチャフレームスティフナの前記開口を囲うように延在する、方法。
  11. 前記ピクチャフレームスティフナを形成する段階は、複数の異なる熱膨張係数を有する少なくとも２つの材料の層を有する積層構造を形成する段階を備える、請求項１０に記載の方法。
  12. 前記ピクチャフレームスティフナを形成する段階が、前記剛性突起を前記ベース部と一体化させて形成する段階を備える、請求項１０または１１に記載の方法。
  13. 前記ピクチャフレームスティフナを形成する段階が、複数の異なる熱膨張係数を有する複数の異なる材料から、前記剛性突起および前記ベース部を形成する段階を備える、請求項１０〜１２のいずれか一項に記載の方法。
  14. マイクロ電子パッケージを製造する方法であって、
    活性面および対向する背面を有するマイクロ電子ダイを形成する段階と、
    前記マイクロ電子ダイの活性面を複数の相互接続の少なくとも１つの相互接続を介してマイクロ電子基板に取り付ける段階と、
    貫通して形成された開口を有するピクチャフレームスティフナを形成する段階と、
    前記ピクチャフレームスティフナをリリースフィルム上に配置する段階と、
    前記ピクチャフレームスティフナおよび前記リリースフィルムの上方にモールド材料を配置する段階と、
    前記マイクロ電子ダイを前記モールド材料に挿入する段階であって、前記マイクロ電子ダイの少なくとも一部は、前記ピクチャフレームスティフナの開口の中に延在している段階と、
    前記リリースフィルムを除去する段階と、
    前記マイクロ電子ダイの背面へと延在する前記モールド材料の一部を除去する段階と、
    前記マイクロ電子ダイの背面から前記マイクロ電子ダイの中に延在する複数のスルーシリコンビアに二次マイクロ電子ダイを電気的に接続する段階と、
    前記二次マイクロ電子ダイの前記マイクロ電子ダイが配置される側の面と反対側の面側に二次マイクロ電子パッケージを配置し、前記ピクチャフレームスティフナ、前記マイクロ電子基板、及び、前記複数の相互接続の少なくとも１つの他の相互接続を介して前記マイクロ電子ダイに前記二次マイクロ電子パッケージを電気的に接続する段階と
    を備え、
    前記ピクチャフレームスティフナを形成する段階は、前記モールド材料を通って延在し、前記マイクロ電子基板の第１面上に形成された対応するスティフナ接続のボンドパッドに電気的に接触する、少なくとも１つの導電性突起を有する導電性ピクチャフレームスティフナを形成する段階を含み、
    前記少なくとも１つの導電性突起は、前記ピクチャフレームスティフナの前記開口を囲うように延在する１つの導電性突起である、方法。
  15. 前記ピクチャフレームスティフナを形成する段階が、第１面および第２面を有する誘電材料を形成する段階と、前記誘電材料の第１面から前記誘電材料の第２面まで延在する少なくとも１つの導通ビアを形成する段階とを備える、請求項１０〜１３のいずれか１項に記載の方法。
  16. 前記マイクロ電子基板の第１面上の対応するスルーモールド相互接続のボンドパッドから延在する少なくとも１つのスルーモールド相互接続を形成する段階を更に含み、前記少なくとも１つのスルーモールド相互接続は、前記ピクチャフレームスティフナの前記少なくとも１つの導通ビアと電気的に接触する、請求項１５に記載の方法。
  17. 二次マイクロ電子パッケージを、前記ピクチャフレームスティフナの前記少なくとも１つの導通ビアと電気的に接触させる段階を更に含む、請求項１６に記載の方法。
  18. 前記マイクロ電子ダイを前記モールド材料に挿入する前に、前記マイクロ電子基板の第１面上の対応するスルーモールド相互接続のボンドパッドから延在する少なくとも１つのスルーモールド相互接続を形成する段階を更に含む、請求項１０〜１７のいずれか１項に記載の方法。
  19. ボードと、
    前記ボードに取り付けられたマイクロ電子パッケージであって、前記マイクロ電子パッケージは、
    活性面および背面を有するマイクロ電子ダイであって、前記マイクロ電子ダイの活性面とマイクロ電子基板の第１面との間に延在する複数の相互接続の少なくとも１つの相互接続を通って前記マイクロ電子基板に電気的に接続される前記マイクロ電子ダイと、
    前記マイクロ電子ダイと前記マイクロ電子基板の第１面に当接するモールド材料と、
    貫通する開口を有するピクチャフレームスティフナであって、前記ピクチャフレームスティフナは、少なくとも部分的に前記モールド材料に埋め込まれ、前記マイクロ電子ダイの少なくとも一部は、前記ピクチャフレームスティフナの開口の中に延在し、前記モールド材料は、前記マイクロ電子ダイの背面へと延在しない、前記ピクチャフレームスティフナと、
    前記マイクロ電子ダイの背面から前記マイクロ電子ダイの中に延在する複数のスルーシリコンビアに電気的に接続される二次マイクロ電子ダイと、前記二次マイクロ電子ダイの前記マイクロ電子ダイが配置される側の面と反対側の面側に配置され、前記ピクチャフレームスティフナ、前記マイクロ電子基板、及び、前記複数の相互接続の少なくとも１つの他の相互接続を介して前記マイクロ電子ダイに電気的に接続される二次マイクロ電子パッケージとを含む、前記マイクロ電子パッケージ、と
    を備え、
    前記ピクチャフレームスティフナは、ベース部および前記ベース部の第１面から延在する剛性突起を備え、
    前記剛性突起は、前記ピクチャフレームスティフナの前記開口を囲うように延在する、コンピューティングデバイス。
  20. 前記剛性突起は、前記ベース部と一体化されている、請求項１９に記載のコンピューティングデバイス。
  21. ボードと、
    前記ボードに取り付けられたマイクロ電子パッケージであって、前記マイクロ電子パッケージは、
    活性面および背面を有するマイクロ電子ダイであって、前記マイクロ電子ダイの活性面とマイクロ電子基板の第１面との間に延在する複数の相互接続の少なくとも１つの相互接続を通って前記マイクロ電子基板に電気的に接続される前記マイクロ電子ダイと、
    前記マイクロ電子ダイと前記マイクロ電子基板の第１面に当接するモールド材料と、
    貫通する開口を有するピクチャフレームスティフナであって、前記ピクチャフレームスティフナは、少なくとも部分的に前記モールド材料に埋め込まれ、前記マイクロ電子ダイの少なくとも一部は、前記ピクチャフレームスティフナの開口の中に延在し、前記モールド材料は、前記マイクロ電子ダイの背面へと延在しない、前記ピクチャフレームスティフナと、
    前記マイクロ電子ダイの背面から前記マイクロ電子ダイの中に延在する複数のスルーシリコンビアに電気的に接続される二次マイクロ電子ダイと、前記二次マイクロ電子ダイの前記マイクロ電子ダイが配置される側の面と反対側の面側に配置され、前記ピクチャフレームスティフナ、前記マイクロ電子基板、及び、前記複数の相互接続の少なくとも１つの他の相互接続を介して前記マイクロ電子ダイに電気的に接続される二次マイクロ電子パッケージとを含む、前記マイクロ電子パッケージ、と
    を備え、
    前記ピクチャフレームスティフナは、導電性であって、かつ前記モールド材料を通って延在し、前記マイクロ電子基板の第１面上の対応するスティフナ接続のボンドパッドに電気的に接触する少なくとも１つの導電性突起を含み、
    前記少なくとも１つの導電性突起は、前記ピクチャフレームスティフナの前記開口を囲うように延在する１つの導電性突起である、コンピューティングデバイス。
JP2015223709A 2014-12-16 2015-11-16 マイクロ電子パッケージ用ピクチャフレームスティフナ Active JP6259803B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/571,623 2014-12-16
US14/571,623 US9502368B2 (en) 2014-12-16 2014-12-16 Picture frame stiffeners for microelectronic packages

Publications (2)

Publication Number Publication Date
JP2016115929A JP2016115929A (ja) 2016-06-23
JP6259803B2 true JP6259803B2 (ja) 2018-01-10

Family

ID=56111915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015223709A Active JP6259803B2 (ja) 2014-12-16 2015-11-16 マイクロ電子パッケージ用ピクチャフレームスティフナ

Country Status (3)

Country Link
US (2) US9502368B2 (ja)
JP (1) JP6259803B2 (ja)
TW (1) TWI582941B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502368B2 (en) * 2014-12-16 2016-11-22 Intel Corporation Picture frame stiffeners for microelectronic packages
US20170170087A1 (en) 2015-12-14 2017-06-15 Intel Corporation Electronic package that includes multiple supports
US9704812B1 (en) * 2016-05-06 2017-07-11 Atmel Corporation Double-sided electronic package
US10438882B2 (en) 2017-03-29 2019-10-08 Intel Corporation Integrated circuit package with microstrip routing and an external ground plane
US9972589B1 (en) 2017-03-30 2018-05-15 Intel Corporation Integrated circuit package substrate with microstrip architecture and electrically grounded surface conductive layer
JP7065617B2 (ja) * 2018-01-12 2022-05-12 新光電気工業株式会社 支持体付基板及びその製造方法
US10083920B1 (en) * 2018-02-01 2018-09-25 Google Llc Package stiffener for protecting semiconductor die
KR102570270B1 (ko) 2018-10-30 2023-08-24 삼성전자주식회사 반도체 패키지
US11631635B2 (en) 2020-01-09 2023-04-18 International Business Machines Corporation Flex prevention mechanical structure such as a ring for large integrated circuit modules and packages and methods of manufacture using same
US11211262B2 (en) * 2020-01-16 2021-12-28 International Business Machines Corporation Electronic apparatus having inter-chip stiffener

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020221A (en) * 1996-12-12 2000-02-01 Lsi Logic Corporation Process for manufacturing a semiconductor device having a stiffener member
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US6472762B1 (en) * 2001-08-31 2002-10-29 Lsi Logic Corporation Enhanced laminate flipchip package using a high CTE heatspreader
US7173329B2 (en) * 2001-09-28 2007-02-06 Intel Corporation Package stiffener
JP3893268B2 (ja) * 2001-11-02 2007-03-14 ローム株式会社 半導体装置の製造方法
US6861750B2 (en) * 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US6975512B1 (en) * 2002-10-31 2005-12-13 Altera Corporation Thermally enhanced heat sink BGA package
US6724080B1 (en) * 2002-12-20 2004-04-20 Altera Corporation Heat sink with elevated heat spreader lid
US7115988B1 (en) * 2004-01-21 2006-10-03 Altera Corporation Bypass capacitor embedded flip chip package lid and stiffener
US7119433B2 (en) * 2004-06-16 2006-10-10 International Business Machines Corporation Packaging for enhanced thermal and structural performance of electronic chip modules
US7482686B2 (en) * 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7585702B1 (en) * 2005-11-08 2009-09-08 Altera Corporation Structure and assembly procedure for low stress thin die flip chip packages designed for low-K Si and thin core substrate
JP4714598B2 (ja) * 2006-02-22 2011-06-29 富士通株式会社 半導体装置及びその製造方法
US7309912B1 (en) * 2006-06-28 2007-12-18 Altera Corporation On-package edge-mount power decoupling and implementation with novel substrate design for FPGA and ASIC devices
US20080054490A1 (en) * 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
JP5066529B2 (ja) * 2006-10-19 2012-11-07 パナソニック株式会社 半導体素子の実装構造体及び半導体素子の実装方法
US7851906B2 (en) * 2007-03-26 2010-12-14 Endicott Interconnect Technologies, Inc. Flexible circuit electronic package with standoffs
US7733655B2 (en) * 2008-07-22 2010-06-08 International Business Machines Corporation Lid edge capping load
JP5372579B2 (ja) * 2009-04-10 2013-12-18 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
US8513792B2 (en) * 2009-04-10 2013-08-20 Intel Corporation Package-on-package interconnect stiffener
JP5249173B2 (ja) * 2009-10-30 2013-07-31 新光電気工業株式会社 半導体素子実装配線基板及びその製造方法
US8278752B2 (en) * 2009-12-23 2012-10-02 Intel Corporation Microelectronic package and method for a compression-based mid-level interconnect
JP2011176112A (ja) * 2010-02-24 2011-09-08 Renesas Electronics Corp 半導体集積回路及びその製造方法
US8618652B2 (en) * 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
WO2012029549A1 (ja) * 2010-08-30 2012-03-08 住友ベークライト株式会社 半導体パッケージおよび半導体装置
US20120326324A1 (en) * 2011-06-22 2012-12-27 Lee Hyungmin Integrated circuit packaging system with package stacking and method of manufacture thereof
JP5754285B2 (ja) * 2011-08-02 2015-07-29 富士通株式会社 実装基板、半導体装置及び電子機器
US8492888B2 (en) * 2011-09-02 2013-07-23 Stats Chippac Ltd. Integrated circuit packaging system with stiffener and method of manufacture thereof
US8679900B2 (en) * 2011-12-14 2014-03-25 Stats Chippac Ltd. Integrated circuit packaging system with heat conduction and method of manufacture thereof
KR20130075251A (ko) * 2011-12-27 2013-07-05 삼성전자주식회사 복수의 세그먼트로 구성된 인터포저를 포함하는 반도체 패키지
JP2013243318A (ja) * 2012-05-23 2013-12-05 Panasonic Corp 電子部品の実装構造体およびその製造方法
US9257364B2 (en) * 2012-06-27 2016-02-09 Intel Corporation Integrated heat spreader that maximizes heat transfer from a multi-chip package
US20140048951A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Semiconductor assembly with dual connecting channels between interposer and coreless substrate
JP5951414B2 (ja) * 2012-08-29 2016-07-13 新光電気工業株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
US9832860B2 (en) * 2014-09-26 2017-11-28 Intel Corporation Panel level fabrication of package substrates with integrated stiffeners
US9502368B2 (en) * 2014-12-16 2016-11-22 Intel Corporation Picture frame stiffeners for microelectronic packages

Also Published As

Publication number Publication date
TWI582941B (zh) 2017-05-11
TW201633495A (zh) 2016-09-16
JP2016115929A (ja) 2016-06-23
US20170040238A1 (en) 2017-02-09
US20160172323A1 (en) 2016-06-16
US9685388B2 (en) 2017-06-20
US9502368B2 (en) 2016-11-22

Similar Documents

Publication Publication Date Title
JP6259803B2 (ja) マイクロ電子パッケージ用ピクチャフレームスティフナ
TWI590403B (zh) 封裝體疊加堆疊式微電子結構
CN105981159B (zh) 具有设置在封装体内的无源微电子器件的微电子封装件
US20220042750A1 (en) Heat dissipation device having anisotropic thermally conductive sections and isotropic thermally conductive sections
US11282812B2 (en) Thermal management solutions for stacked integrated circuit devices using jumping drops vapor chambers
US20170092561A1 (en) Thermal management solutions for microelectronic devices using jumping drops vapor chambers
US11302599B2 (en) Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure
US10811366B2 (en) Microelectronic bond pads having integrated spring structures
TWI590346B (zh) 用以形成高密度穿模互連的方法
TWI695469B (zh) 具有高整合微電子晶粒堆疊之微電子封裝體
US20190109115A1 (en) Microelectronic interposer for a microelectronic package
WO2017083010A1 (en) Magnetic alignment for flip chip microelectronic devices
US20230136469A1 (en) Thermal management solutions for embedded integrated circuit devices
US20190393131A1 (en) Thermal management solutions for stacked integrated circuit devices using jumping drops vapor chambers
US20190393192A1 (en) Thermal management solutions for stacked integrated circuit devices using jumping drops vapor chambers
US20210104448A1 (en) Lateral heat removal for 3d stack thermal management
JP6227803B2 (ja) 銅合金導電性経路構造体を備えるマイクロ電子基板
WO2017048428A1 (en) Microelectronic package debug access ports and methods of fabricating the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171010

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171211

R150 Certificate of patent or registration of utility model

Ref document number: 6259803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250