JP6250060B2 - 光電半導体部品を含むアレイ - Google Patents

Description

本願は、独国特許出願第１０２０１２１１１２４７．９号の優先権を主張する。当該出願の開示内容は引用により本願に含まれるものとする。

本発明は、放射形成のため又は放射受信のための活性ゾーンを含む第１の機能領域を含む、光電半導体部品に関する。

相互に接続された複数のＬＥＤを含むマルチＬＥＤ装置は、例えば、自動車分野の照明装置、特にカーブ走行時に照明方向を変化させることのできる「アドバンストフォワードライティングシステム」もしくはＡＦＳ装置において、又は、直接観察のためのディスプレイもしくはＬＣＤバックライトもしくはプロジェクタ装置用のアレイの形態で、使用される。

複数のＬＥＤチップは、こうした装置ではアレイとして配置され、個別の複数のＬＥＤコンポーネントを要する。各コンポーネント上に設けられたＬＥＤアレイの駆動は、外部のドライバ電子回路によって行われるので、各アノードコンタクト及びカソードコンタクトは外部からコンタクト可能なようにレイアウトされなければならない。

ここで、本発明の課題は、簡単に駆動可能な光電半導体部品を提供することである。

この課題は、請求項１記載の特徴を有する光電半導体部品によって解決される。本発明の光電半導体部品は、放射形成のため又は放射受信のための活性ゾーンを含む第１の機能領域と、第１の機能領域の駆動に寄与するように構成された第２の機能領域とを含む、光電半導体部品であって、第１の機能領域と第２の機能領域とが同じ支持体基板上に集積されていることを特徴とする。

第１の機能領域と第２の機能領域とを同じ支持体基板に集積することにより、例えばＬＥＤの活性ゾーンを含む第１の機能領域と、これに隣接する第２の機能領域の機能回路部分とが、支持体基板上に集積される。機能領域とは、基板の機能回路部分、すなわち、複数の回路素子もしくは回路素子群が構成された領域のことである。回路素子とは、デバイスの所定の機能を有する回路要素の基本単位となる最小部分であり、例えば、トランジスタ又は抵抗などである。第１の機能領域は、放射形成のため又は放射受信のための活性ゾーンを含む。第１の機能領域を含む、放射形成のための回路素子（発光素子）の例は、ＬＥＤ又は赤外線発光器などである。

第２の機能領域は、第１の機能領域すなわち機能回路部分に対して並列に接続されたスイッチを含む。このために、第２の機能領域は、第１の機能領域のエミッタを短絡することのできるトランジスタ、例えば電界効果トランジスタ（以下ＦＥＴと略する）を含む。

第２の機能領域は、第１の機能領域を駆動するためのパルス幅変調信号を形成するパルス幅変調信号発生器を含む。当該信号は、例えば、ＦＥＴとして構成されたスイッチを駆動できる。

有利な実施形態では、複数の第１の機能領域が設けられ、第２の機能領域が複数の第１の機能領域を駆動するための複数の信号を形成するように構成される。当該複数の第１の機能領域は直列に接続される。各第１の機能領域がビーム放射器として構成されている場合、これらのビーム放射器のそれぞれ又は全てを、１つのスイッチ、例えばＦＥＴによって短絡することができる。当該スイッチは、パルス幅変調信号発生器のパルス幅変調信号によって駆動可能である。

これに代えてもしくはこれに加えて、１つのデータ入力側と複数の信号出力側とを有するシリアルシフトレジスタを設け、これによりスイッチを駆動してもよい。複数の信号出力側は各スイッチに電気的に接続される。

別の有利な実施形態では、第２の機能領域が、１つもしくは複数の第１の機能領域に対する電流ドライバ又はその一部である。ドライバの完全な集積もしくは部分的集積に代えて、ドライバを介した外部接続も可能である。

ドライバは、順方向電圧よりも大きな給電電圧を形成する第１の機能領域（例えばＬＥＤ）に所望される給電電流を形成するのに適したリニアドライバであってもよい。ビーム放射器又はＬＥＤは定電流源によって給電可能である。その制御は、制御電圧に依存して行われる。制御電圧は、各ＬＥＤに対して直列な抵抗で降下し、基準電圧と比較される。当該抵抗及び/又は制御部は第２の機能領域に集積される。もちろん、全体もしくは一部が第２の機能領域に集積されて構成されるような他のリニアドライバ回路も可能である。

別の有利な実施形態では、例えば、所望の給電電流を調整するための外部抵抗を設けることができる。当該抵抗は個別の素子であり、第２の機能領域に電気的に接続される状態で実装される。このため、半導体デバイスが一体形に設計されていても、抵抗の値を選定し、この抵抗を機能領域と同じ支持体基板に集積しないように実装すれば、給電電流を設定する際に自由度が得られる。

これに代えて、クロック制御されるドライバを設け、これにより給電電流を形成してもよい。この場合のドライバは全体又はその一部を第２の機能領域に集積することができる。当該ドライバの動作方式は、電子スイッチ、例えばバイポーラトランジスタもしくはＭＯＳＦＥＴを介して、コイルもしくはコンデンサで形成されたエネルギを、クロックにしたがって、駆動すべきビーム放射器へ伝送し、順方向電圧に対して適合化することに基づいている。なお、リニアドライバの場合にもクロック制御されるドライバの場合にも、第２の機能領域に集積可能な制御抵抗を設けることができる。

クロック制御されるドライバの場合、電子スイッチを第２の機能領域に集積した状態で形成し、例えば共通の支持体（基板など）によって光電半導体部品に接続した別個の素子として設けることができる。ドライバの制御量を検出する検出ユニットは、集積された状態で、又は、別個の部品群として、設けることができる。

別々の機能回路部分を、活性ゾーンが存在するのと同じ支持体基板上に集積することにより、全く外部に制御部を設ける場合に比べて、駆動電子回路を著しく簡単に構成できる。なぜなら、実装時の障害源となりうる少なくとも幾つかの個別部品を省略でき、装置の信頼性が向上するからである。さらに、複数の活性ゾーンを狭い空間に配置できるため、装置全体のピクセル密度が増大する。これは、半導体部品が実装される支持体又はリードフレームでのルーティングコスト及び結線コストの必要性が低減されるからである。

第１の機能領域の活性ゾーンは発光性のエピタキシャル層内へ延在しており、これにより、エピタキシャル層の下方には第２の機能領域が少なくとも部分的に延在できる。

第２の機能領域は、少なくとも部分的に、複数の第１の機能領域の各活性ゾーン間へ延在する。これにより、半導体部品のコンパクトな構成が実現される。

駆動機能を半導体部品上に集積することにより、外部の給電電圧もしくは外部の給電電流、乃至、外部データ信号及び外部クロック信号を印加するための複数の端子のみによって、一連のビーム放射器を簡単に駆動することができる。

駆動機能の集積は、センサ装置が照明システムに適用される場合に短い立ち上がり時間及び短い立ち下がり時間を必要とする分野において、例えばいわゆるタイムオブフライトカメラ（ＴＯＦカメラ）の立ち上がり時間及び立ち下がり時間を最小化するために、利用される。そうでないと、迅速な回路を実現するには、線路キャパシタンス及び線路インダクタンス並びにオーミック成分が小さいため、立ち上がり時間及び立ち下がり時間の最小化、及び、電圧‐電流関係Ｕ＝Ｌ＊ｄＩ／ｄｔ及びＵ＝Ｕ_０＊ｅ^{（−ｔ／τ）}の容量性の影響による高電流分野での高いドライバ電圧を目的とすると、ドライバからＬＥＤへの線路の複雑な設計を要することになる。

機能回路部分を支持体基板の活性ゾーンの隣に集積することにより、スイッチ（例えばＦＥＴ）がＬＥＤに隣接して集積され、ドライバ（例えばＦＥＴ）からＬＥＤへの高電流路用の線路長さが短縮されるので、寄生成分が最小化される。インダクタンス及びオーミック成分も低減され、切り替え時間を特に立ち上がり及び立ち下がりの点で最適化するための駆動を簡単に行える。ＬＥＤから送出される光出力の適切な信号形成は、制御電圧の時間特性によって制御でき、外部ドライバからＬＥＤへの線路での線路特性を考慮する必要はなくなる。

有利な実施形態は従属請求項の対象となっている。

以下に、本発明を図示の実施例に則して詳細に説明する。図中、同じ要素もしくは同様の機能を有する要素には同じ参照番号を付してある。

ＬＥＤ及び短絡素子を含む光電半導体部品の実施例を示す概略図である。 複数の短絡可能なＬＥＤを含む光電半導体部品の実施例を示す概略図である。 複数の短絡可能なＬＥＤと１つのシフトレジスタとを含む光電半導体部品の実施例を示す概略図である。 １つのＬＥＤと１つのＰＷＭ信号発生器とを含む光電半導体部品の第１の実施例を示す概略図である。 １つのＬＥＤと１つのＰＷＭ信号発生器とを含む光電半導体部品の第２の実施例を示す概略図である。 複数のＬＥＤと複数のＰＷＭ信号発生器とを含む光電半導体部品の実施例を示す概略図である。 集積された複数のＬＥＤと複数の機能領域とを有する光電半導体部品の実施例を示す概略図である。 固定の周波数でのデータバスを介したデータ伝送の実施例を示す図である。 固定の周波数でデータバスを介したデータ伝送を行う際の第１のデータフォーマットを示す図である。 固定の周波数でデータバスを介したデータ伝送を行う際の第２のデータフォーマットを示す図である。 光電半導体部品の有利な２つの態様ａ，ｂを示す前面図である。 図１１の光電半導体部品の２つの態様ａ，ｂの後面図である。 光電半導体部品の有利な別の２つの態様ａ，ｂを示す前面図である。 光電半導体部品の有利な別の２つの態様ａ，ｂを示す前面図である。 ４つの光電半導体部品を備えた装置の後面図である。 光電半導体部品アレイの後面図である。

図１には、光電半導体部品の実施例の概略図が示されている。この実施例では、チップとも称される光電半導体部品の基本構造体が、放射形成又は放射受信のための活性ゾーンを備えた第１の機能領域１と、第１の機能領域１を駆動するように構成された第２の機能領域２とを含む。第１の機能領域の駆動とは、駆動の設定、及び／又は、第１の機能領域への給電が少なくとも部分的に第２の機能領域によって行われることを意味する。これは例えば、外部の給電部からの第１の機能領域の給電中に第１の機能領域の駆動状態を第２の機能領域によって設定することによって行われる。

第１の機能領域１及び第２の機能領域２は、同じ支持体基板３上に集積された状態で構成される。当該支持体基板は有利にはシリコン支持体基板であるが、ゲルマニウム支持体基板であってもよい。

各機能領域１，２は、１つもしくは複数の素子機能とその接続線路とを備えた機能回路部分として用いられる。各機能回路部分は、相互に電気的に結合されている。第１の機能領域１に構成された回路部分は、放射を放出できるか又は受信できる。ここでの放射とは電磁放射であり、例えば赤外領域の光又は可視領域の光を含む。第２の機能領域２は、第１の機能領域１、乃至、第１の機能領域１内の機能回路部分を駆動するための回路部分として構成される。

破線で示されているのは、第１の機能領域１と第２の機能領域２とが分離されるということである。各機能領域１，２は、図示のように隣接して配置可能であるだけでなく、少なくとも部分的に上下に重ねて、例えば、各機能領域１，２をそれぞれ異なるレベルに配置することもできる。

第１の機能領域１は、複数の接続点（以下では端子とも称する）を有するＬＥＤ１０を含む。ＬＥＤ１０は、第１の端子１１（この実施例ではアノード端子）と、第２の端子１２（この実施例ではカソード端子）とを有する。ＬＥＤ１０は、端子１１，１２に電気的に接続された端子８，９を介して、外部の電流源から給電される。端子１１，１２は、第１の機能領域１及び／又は第２の機能領域２を外部の回路装置に接続できるように構成されている。ここでの接続は、通常の接続技術、例えばはんだ付けによって行われる。

第２の機能領域２は、スイッチとして用いられる電界効果トランジスタＦＥＴ２０を含み、このＦＥＴは、それぞれドレイン端子及びソース端子及びゲート端子として用いられる第１の端子２１及び第２の端子２２及び第３の端子２３を含む。ＬＥＤ１０の第１の端子１１とＦＥＴ２０の第１の端子２１とは電気的に相互に接続され、同様に、ＬＥＤ１０の第２の端子１２とＦＥＴ２０の第２の端子２２とが電気的に相互に接続される。ＦＥＴ２０は阻止状態と導通状態との間で切り替えられる。この場合、第１の端子２１と第２の端子２２との間の区間が高オームもしくは低オーム又は導通状態にあることによって切り替えが行われる。当該スイッチは、ＬＥＤ１０を発光状態と非発光状態との間で切り替える、つまり、オンオフ切り替えを行うスイッチとして用いられる。最後のケースでは、ＬＥＤ１０の端子１１，１２が導通状態にあるＦＥＴ２０によって短絡されるが、その他のケースでは短絡されない。切り替えの際には、ＦＥＴ２０の第３の端子２３に第１のステータス又は第２のステータスを有する切替信号が印加される。当該切替信号のステータスに依存して、ＦＥＴ２０は導通状態又は阻止状態へ切り替えられる。

切替信号のステータスは高電位と低電位とに対応し、以下ではこれを英語式に「ハイ」「ロー」と称する。図１に示されている自己阻止型ＦＥＴ２０は、ゲート端子とソース端子との間、すなわち、第３の端子２３と第２の端子２２との間に正の電圧がかからない場合に阻止状態を取る。こうしたＦＥＴ２０は、切替信号「ロー」で阻止状態を取ってＬＥＤ１０をオンにし、切替信号「ハイ」で導通状態を取ってＬＥＤ１０をオフにする。なお、他のタイプのＦＥＴ又はスイッチが使用される場合、「ハイ」「ロー」の切替ステータスは上述した様態と異なっていてもよい。

切替信号は、外部の回路装置で形成され、所定の端子に印加されるか、又は、機能領域の内部で形成される（どちらのオプションも図１には示されていない）。

図２には、複数の第１の機能領域１と、これら第１の機能領域１を駆動するのに適した１つの第２の機能領域２とを用いる別の実施例が示されている。ただし、わかりやすくするために、図では、基板の図示を省略してある。

第１の機能領域１は、外部の電流源用の複数の端子８，９間に直列に接続された複数のＬＥＤ１０１，１０２，１０３，１０４を含む。つまり、第１のＬＥＤ１０１の第１の端子が端子８に電気的に接続されている。第１のＬＥＤ１０１の第２の端子は第２のＬＥＤ１０２の第１の端子に電気的に接続されている。第２のＬＥＤ１０２の第２の端子は第３のＬＥＤ１０３の第１の端子に電気的に接続されている。第３のＬＥＤ１０３の第２の端子は第４のＬＥＤ１０４の第１の端子に電気的に接続されている。第４のＬＥＤ１０４の端子は端子９に電気的に接続されている。

各ＬＥＤ１０１，１０２，１０３，１０４は、図１の実施例に則して説明したのと同様に、第２の機能領域２の各ＦＥＴ２０１，２０２，２０３，２０４に並列に接続されている。

ＦＥＴ２０１，２０２，２０３，２０４の各第３の端子２３１，２３２，２３３，２３４により、各ＦＥＴ２０１，２０２，２０３，２０４を駆動して、これらに接続されている各ＬＥＤ１０１，１０２，１０３，１０４の切り替えを行うことができる。これは、第３の端子２３１，２３２，２３３，２３４に印加される切替信号に依存して、ＬＥＤ１０１，１０２，１０３，１０４をチェーンとして個々にブリッジ接続し、切り替えることができることを意味する。

図３には、複数の第１の機能領域を用いる別の実施例が示されている。ここでは、複数の第１の機能領域が、直列接続されたＬＥＤ１０１，１０２，１０３，１０４とＬＥＤ１０５，１０６，１０７，１０８とから成る２つのチェーンとして構成されている。この実施例では、それぞれ４つずつのＬＥＤ１０１，１０２，１０３，１０４；１０５，１０６，１０７，１０８を含む２つのチェーンが示されている。２つのチェーンはそれぞれの端子８，９を介して図示されていない外部の電流源から給電される。チェーンの外側のＬＥＤ１０１，１０５のアノード端子は、第１の端子８に電気的に接続されている。チェーンの外側のＬＥＤ１０４，１０８のカソード端子は、第２の端子９に電気的に接続されている。

各ＬＥＤ１０１，１０２，１０３，１０４，１０５，１０６，１０７，１０８は、並列に接続された各ＦＥＴ２０１，２０２，２０３，２０４，２０５，２０６，２０７，２０８を介して短絡可能である。各ＦＥＴ２０１，２０２，２０３，２０４，２０５，２０６，２０７，２０８はそれぞれ自身の第３の端子２３１，２３２，２３３，２３４，２３５，２３６，２３７，２３８を介して駆動される。

第３の端子２３１，２３２，２３３，２３４，２３５，２３６，２３７，２３８は、それぞれ、直列に接続された抵抗４を介して、第１の端子８に電気的に接続されている。

また、第２の機能領域内には、集積されたシリアルシフトレジスタ５も設けられる。集積されたシリアルシフトレジスタ５は、データ信号５１０用のデータ入力側５１と、クロック信号５２０用のクロック入力側５２と、複数の出力側Ｑ０，Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７とを有する。付加的な入力側として、リセットクロック入力側、シリアルクリア入力側、Ｇ（ラッチ）入力側を設けてもよい。シリアルシフトレジスタ５により、データ入力側５１に連続的に印加されるデータが出力側Ｑ０，Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７へ出力される。これにより、到来するデータのパラレル化が可能となり、入力がシリアルであっても、数ビットのデータパターンを出力側で同時に形成することができる。各出力側Ｑ０，Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７は、それぞれ１つずつの信号線路５０１，５０２，５０３，５０４，５０５，５０６，５０７，５０８を介して第３の端子２３１，２３２，２３３，２３４，２３５，２３６，２３７，２３８に接続されているので、各出力側Ｑ０，Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７は、印加されるステータスに依存して、いずれかのＦＥＴ２０１，２０２，２０３，２０４，２０５，２０６，２０７，２０８ひいてはいずれかのＬＥＤ１０１，１０２，１０３，１０４，１０５，１０６，１０７，１０８を駆動する。例えば、出力側Ｑ０は第１のＦＥＴ２０１ひいては第１のＬＥＤ１０１を駆動する。出力側Ｑ１は例えば第２のＦＥＴ２０２ひいては第２のＬＥＤ１０２を駆動する。他のＬＥＤ１０３，１０４，１０５，１０６，１０７，１０８も相応に駆動される。

こうした光学的な半導体部品は、同じ支持体基板上に集積された複数の機能回路部分を含む。外部へ通じる端子は少数しか必要なく、この場合は例えば外部電流源用の端子８，９とデータクロック端子５１，５２を要するだけである。最も簡単には、２つの給電端子のみを有するＬＥＤチェーンが唯一のデータ信号５１０により固定のクロックレートで駆動される。これにより、駆動電子回路の簡単な構成が可能となる。なぜなら、素子及び機能の一部が既に光電半導体部品に集積されているからである。このように個別の部品での実装コストが少なくとも低減されることにより、実装にともなって例えば各素子の接続位置で生じるおそれのある故障リスクも低下し、光電半導体部品を含む装置の信頼性が全体として向上する。

図４には別の実施例が示されている。ここでは、ベースセルがＬＥＤ１０を含み、このＬＥＤ１０が第１の機能領域１内に第１の端子１１及び第２の端子２２を有する。この実施例では、ＬＥＤ１０の所期のオンオフによって調光効果を達成するために、パルス幅変調信号発生器６（以下ＰＷＭ信号発生器と称する）によるＬＥＤ１０の駆動が行われる。

ＬＥＤ１０は、ＬＥＤ１０の端子１１，１２に電気的に接続された端子８，９によって図示されていない外部の電流源から給電される。第２の機能領域２は、ＦＥＴ２０を含み、第１の端子２１はＬＥＤ１０の第１の端子１１に、第２の端子２２はＬＥＤ１０の第２の端子１２に、それぞれ電気的に接続されている。ＦＥＴ２０の第３の端子２３はスイッチとして作用するＦＥＴ２０の駆動に用いられ、これによりＬＥＤ１０のオンオフに用いられる。

ＰＷＭ信号発生器６は、出力側６１とデータ入力側６２とクロック入力側６４とを有する。他の入力側、例えばセレクト入力側６３を選択的に設けてもよい。ＰＷＭ信号発生器６は同じ支持体基板上に他の機能回路部分と同様に集積されている。ＰＷＭ信号発生器６は、第１のステータス又は第２のステータスを取ることのできるパルス幅変調信号（以下ＰＷＭ信号と称する）を形成する。２つのステータスは交番し、入力信号に依存するステータス持続時間を有する。ＰＷＭ信号発生器６はｎビットメモリを含み、このメモリにはデータ入力側６２を介してパルス幅変調値を書き込み可能である。動作時に、ＰＷＭ信号発生器６の出力側６１にはまずいずれかのステータスが生じる。信号発生器内部のカウンタの値がクロックによって段階的にインクリメントされ、記憶された値に達すると、ＰＷＭ信号発生器６の出力側６１のステータスが変化し、これがＦＥＴ２０の切り替えを生じさせる。カウンタが設定された終値に達すると、この終値は出力６１のステータスとともにリセットされ、続いてクロックごとに段階的に新たにインクリメントが行われる。

出力側６１は制御線路６００を介して第３の端子２３に電気的に接続されている。プルアップ抵抗４４は、第３の端子２３と、切り替えのための高電位が印加される端子８８とに電気的に接続されている。パルス幅変調信号（以下ＰＷＭ信号と称する）がＰＷＭ信号発生器６の出力側６１で第１のステータスを有する場合、プルアップ抵抗４４は第３の端子２３の電位を端子８８の電位まで引き上げる。出力側６１のＰＷＭ信号が第２のステータスを有する場合、第３の端子２３の電位は降下する。ＦＥＴ２０は第３の端子２３にかかる電位すなわちゲート‐ソース電圧に依存して導通状態又は阻止状態を取り、これによりＬＥＤ１０の切り替えを行う。

図５には、ベースセルがＬＥＤ１０とＰＷＭ信号発生器６とを含む別の実施例が示されている。ここでは、ＬＥＤ１０に対して並列にＦＥＴ２０が接続されている。また、ＰＷＭ信号発生器６はデータ入力側６２とクロック入力側６４と出力側６１とを有する。

ＦＥＴ２０の第３の端子２３は、プルアップ抵抗４４を介して、切り替えのための高電位が印加される端子８８に電気的に接続されている。第３の端子２３はさらに、バイポーラトランジスタ４６のコレクタ‐エミッタ区間を介してカソード端子１２に給電するための端子９に接続されており、当該端子は端子８８よりも低い電位を有する。トランジスタ４６のベース端子はＰＷＭ信号発生器６の出力側６１に電気的に接続されている。トランジスタ４６は出力側６１に生じるステータスに依存して導通状態又は阻止状態を取るスイッチとして用いられる。トランジスタ４６が阻止状態となると、プルアップ抵抗４４は第３の端子２３の電位を端子８８の電位まで引き上げる。トランジスタ４６が導通状態となると、プルアップ抵抗４４はこの機能を喪失し、第３の端子２３の電位を、例えばアースである給電端子９の電位へ引き下げる。ＦＥＴ２０は、第３の端子２３に生じる電位に依存して、導通状態又は阻止状態を取る。例えば、出力側６１のステータスが「ロー」になると、トランジスタ４６のベース電圧が消失し、コレクタ‐エミッタ区間が高オームとなる。このとき、第３の端子２３の電位はプルアップ抵抗４４を介して端子８８の電位まで引き上げられ、ＦＥＴ２０が導通状態となり、ＬＥＤ１０が短絡される。逆に、出力側６１のステータスが「ハイ」になると、つまり、トランジスタ４６にベース電圧が印加されると、トランジスタ４６が導通することにより第３の端子２３の電位が降下して、ＦＥＴ２０が阻止状態となり、ＬＥＤ１０が発光する。

プルアップ抵抗４４に代えて、相補的な複数のトランジスタ、例えば２つの相補的なＦＥＴを使用してもよい。

図４，図５に示されている実施例においても、主要な回路部分が支持体基板上に集積されているため、外部からの駆動制御のための端子の数が少なくて済む。これらの実施例では、端子８，９が外部の電流源に対する端子であり、端子８８が論理ステータスの電位のための端子である。さらに、データクロック入力側６２，６４が設けられている。

図６には、それぞれ１つずつＬＥＤ１０を含む複数の第１の機能領域１を有する別の実施例の概略図が示されている。この実施例では、それぞれ４つのＬＥＤを直列に接続したＬＥＤチェーンを３つ含むアレイが示されている。ＬＥＤ１０及びチェーンの個数は例示的なものである。チェーンは、完全に又は部分的に支持体基板上に集積された電流源７から給電される。これに代えて、電流源を外部に設けてもよい。

各ＬＥＤ１０は、ＬＥＤ端子に電気的に接続された２つの出力端子６６，６７を有する点で上述したものとは異なるＰＷＭ信号発生器６０によって駆動される。第１の状態では、発生器内部の出力端子６６，６７間の区間が高オームとなり、これによりＬＥＤ１０がオンとなる。第２の状態では、発生器内部の出力端子６６，６７間の区間が短絡され、これによりＬＥＤ１０が短絡される。この種のＰＷＭ信号発生器６０は、図４，図５に示されている、ＬＥＤ１０を切り替えるためのＦＥＴ２０が接続されたＰＷＭ信号発生器６０に対応する。ＦＥＴ２０の第１の端子２１及び第２の端子２３は出力端子６６，６７に対応する。駆動制御は、上述したのと同様に、データクロック入力側６２，６４によって行われる。

図示の実施例では、１つのチェーンの各ＬＥＤ１０は、全てのデータクロック入力側６２，６４に印加される同じデータ信号６２０及び同じクロック信号６４０によって駆動される。

複数のＬＥＤ及び複数の機能領域を同じ支持体基板内又は同じ支持体基板上に集積することにより、コンパクトな半導体部品を製造できる。なぜなら、集積される各機能領域及び各ＬＥＤをそれぞれ別々の素子として基板に実装しなくてよいからである。こうした半導体部品の例として集積された電流シリアルレギュレータが挙げられ、また、従来の３ワイヤバスを１つのワイヤバスへ低減できる。

図７には、１つのコントローラと複数のＬＥＤとが同じ支持体基板３上に集積された光電半導体部品１００の別の実施例の概略図が示されている。この実施例では、２つの給電端子８，９と、データ入力信号Ｄ_ＩＮが印加される１つのデータ入力側５１とが設けられている。さらに、データ入力信号Ｄ_ＩＮがデータ出力信号Ｄ_ＯＵＴとして出力されるデータ出力側５３も設けられている。給電端子８，９には、給電電圧Ｖ_ＣＣと基準電圧ＧＮＤとがかかる。

給電端子とデータ入力側８，５１；５１，９との間には、静電放電ＥＳＤ（エレクトロスタティックディスチャージ）に起因する障害を防止するための過電圧保護手段３０５が設けられる。このために、例えば、半導体部品１００の支持体基板３上に集積可能な電圧制限回路が用いられる。

データ入力側５１及びデータ出力側５３は、半導体部品１００上に組み込まれたディジタルＩ／Ｏポート３１０に接続されている。所定の値がデータ入力側５１に入力されると、データ出力側５３の電気信号が相応に変化する。Ｉ／Ｏポート３１０はシフトレジスタとして構成可能である。

また、ＰＷＭ信号発生器６と定電流源７０とが半導体部品１００の基板３上に集積されている。特にＰＷＭ信号発生器６の実施例は上述した通りであり、この実施例でも同様に設けられる。ＰＷＭ信号発生器６及び定電流源７０の双方に、入力データＤ_ＩＮに依存してディジタルＩ／Ｏポート３１０を駆動するためのポート用データが生じる。これに加えて又はこれに代えて、ＰＷＭ信号発生器６を、１つもしくは複数のＬＥＤ１０に結合された定電流源７０に結合してもよい。ＰＷＭ信号発生器６が定電流源７０に結合されている実施例では、ディジタルＩ／Ｏポート３１０のデータはＰＷＭ信号発生器６に印加され、定電流源７０には印加されない。ただし、別の実施例として、先頭の信号ビット又は特別なＰＷＭ値（例えば２５５又は１）によってレジスタを流れる電流の値を伝送し、ＬＥＤそれぞれの電流源を駆動してもよい。こうしたデータ識別子が存在しない場合、伝送された値はＰＷＭ目標値としてＰＷＭ信号発生器６を流れる。

さらに、半導体部品１００の基板３には１つもしくは複数のＬＥＤ１０が集積されているが、このことは図７では概略的に示されている。デバイスの配置及び配線に関しては、上述した実施例の配置が当てはまり、例えば直列接続された複数のＬＥＤ１０のチェーンが設けられるか、又は、こうしたＬＥＤチェーンを複数接続したアレイが設けられる。１つもしくは複数のＬＥＤ１０とは、ＲＧＢの３個のＬＥＤ、又は、４個のＬＥＤの白色デバイス、又は、９個のＬＥＤの白色デバイスである。ＬＥＤ１０は定電流源７０から給電されて駆動される。別の実施例として、電流シリアルレギュレータによって給電電圧Ｖ_ＣＣと基準電圧ＧＮＤとの間に置かれるＬＥＤを設けてもよい。

さらに、ＬＥＤ１０のエラーを検出する検出手段３１５を設けることができる。こうした手段３１５は、１つもしくは複数のＬＥＤ１０の故障又は短絡を例えばＬＥＤチェーンでの電流変化又は電圧変化に基づいて検出するように構成されている。当該検出手段３１５も同様に半導体部品の基板３上に集積可能である。

図８には、図７の実施例においても使用可能な、データバスを介した固定の周波数でのデータ伝送の実施例が示されている。こうしたシングルワイヤバスは、装置のオリジナルの部分で利用可能である。周波数は、例えば４００ｋＨｚ又は８００ｋＨｚ又は１．６ＭＨｚであってよい。ビット１，０は種々のオンオフ比で符号化されている。これは、電圧ＶＣＣが印加される時間と、基準電圧ＧＮＤが印加される時間との比がビット０，１で相互に異なっていることを意味する。

図８には、上方にビット１の時間Ｔの電圧の時間特性、及び、下方にビット０の時間Ｔの電圧の時間特性の例が示されている。ビット１は、電圧ＶＣＣがビット０の符号化時よりも長い時間にわたって印加されるように符号化されている。ステータスのリセット（“Reset”）は、例えば５０クロックのＴよりも長い、基準電位ＧＮＤの印加時間に対応するポーズ期間によって行われる。

図９には、例えば、所定の色のＬＥＤ１０の駆動に対するデータパケットフォーマットが示されている。データパケットは９個のビットＭ，Ｂ７−Ｂ０を含む。先頭ビットＭは駆動のタイプを符号化している。値０は例えばパルス幅変調を表しており、その値がビットＢ０−Ｂ７へ変換される。値１は定電流を表すバイナリ値である。ビットＢ７−Ｂ０は、パルス幅変調の値又は電流設定値を表している。

図１０には、複数のＬＥＤ、例えば赤色・緑色・青色（ＲＧＢ）の３個のＬＥＤを駆動するためのデータパケットフォーマットの例が示されている。データパケットは、各色に対して、赤色に対するビットＲ７−Ｒ０の１バイト、緑色に対するビットＧ７−Ｇ０の１バイト、青色に対するビットＢ７−Ｂ０の１バイトの３バイトを含んでいる。これらのバイトはそれぞれパルス幅変調情報又は各色の電流設定情報を搬送している。

図１１のａ，ｂには、ＬＥＤ１０を有する半導体部品１００の実施例の前面が示されている。ここでのＬＥＤ１０は白色又は黄色であり、このＬＥＤ１０を駆動するための機能領域が同じ基板上に集積されている。こうした機能領域は例えば図７に示されている機能領域であってよい。また、発光領域を、この実施例とは別様に構成することもできる。

図１２には、図１１の実施例の半導体部品１００の後面が示されている。当該後面は複数のコンタクト領域３５０を有する。各コンタクト領域３５０として、給電電圧ＶＣＣ及び基準電圧ＧＮＤが印加される供給端子８，９と、入力データＤｉｎ及び出力データＤｏｕｔが印加されるデータ入出力側５１，５３とが用いられている。入力データＤｉｎは例えば図９に示されているフォーマットを有する。

左方の実施形態では、入力データＤｉｎ及び出力データＤｏｕｔのためのコンタクト領域３５０が給電電圧ＶＣＣと基準電圧ＧＮＤとの間に設けられている。中央の実施形態では、入力データＤｉｎ及び出力データＤｏｕｔのためのコンタクト領域３５０が給電電圧ＶＣＣ及び基準電圧ＧＮＤの下方に設けられている。この２つの実施例では、給電電圧及び基準電圧のためのコンタクト領域３５０が他のコンタクト領域よりも大きくなっているが、別様の構成も可能である。右方の実施形態では、各コンタクト領域３５０がそれぞれ同じ大きさであり、１つずつの象限に配置されている。

図１３のａには、それぞれ異なる色（例えば赤色・緑色・青色）の３個のＬＥＤ１０を備えた半導体部品１００の別の実施例の前面が示されている。後面は図１２に示されているのと同様の方式で形成される。この実施例の入力データＤｉｎは例えば図１０に示されているフォーマットを有する。

図１３のｂには、４個のＬＥＤ１０を備えた半導体部品１００の別の実施例の前面が示されている。緑色ＬＥＤ１０と青色ＬＥＤ１０とが１個ずつ設けられており、赤色ＬＥＤ１１０が２個設けられている。２個の赤色ＬＥＤ１１０は、損失電力が低減されるよう、チェーンとして接続されている。後面は図１２に示されているのと同様の方式で形成される。

相対的に小さな２個の赤色ＬＥＤを緑色ＬＥＤ及び青色ＬＥＤと組み合わせて用いることにより、給電電圧のオーバヘッドを小さくすることができる。このことは次の例によって明らかである。つまり、２個の赤色ＬＥＤのチェーンをはさんだ電圧は、
Ｖｆ＝１．８Ｖ×２＝３．６Ｖ
であり、この値Ｖｆがそれぞれ緑色ＬＥＤ及び青色ＬＥＤにもかかるからである。

図１４のａには、それぞれ同じ大きさの４個の白色ＬＥＤ１０を備えた別の実施例の半導体部品１００の前面が示されている。ここでの白色ＬＥＤ１０は２行２列で配置されている。

図１４のｂには、それぞれ同じ大きさの９個の白色ＬＥＤ１０を備えたさらに別の実施例の半導体部品１００の前面が示されている。ここでの白色ＬＥＤ１０は３行３列で配置されている。

こうした配置の利点は、表面実装デバイス（サーフィスマウンテッドデバイスＳＭＤ）を設けるためのＳＭＤパッド又はＳＥＴコンタクト面を、唯一のチップしか有さない部品に比べて大きくできるということである。

図１５には、給電電圧が並列に印加されるように４個の半導体部品１００を並べた装置の後面が示されている。電圧の並列印加は、例えば、給電電圧ＶＣＣのためのコンタクト領域３５０（給電電位ＶＣＣ）にコンタクトする導体路４１１によって行われる。さらに、基準電圧ＧＮＤがかかるコンタクト領域（基準電位ＧＮＤ）にコンタクトする別の導体路４１０も設けられている。導体路に代えて、半導体部品１００が実装される支持体上に、別の導体構造又は別のコンタクト手段を設けてもよい。

第１の半導体部品のデータ出力側は、例えばバスバー又は導体構造を介して、第２の半導体部品のデータ入力側に接続されている。第２の半導体部品のデータ出力側は、第３の半導体部品のデータ入力側に接続されている。第３の半導体部品のデータ出力側は、第４の半導体部品のデータ入力側に接続されている。このような配置が連続的に行われる。

第１の半導体部品のデータ入力側にはデータ信号Ｄｉｎが印加されるが、これは、直列に接続されている半導体部品１００のディジタルＩ／Ｏポートによってシフトされる。上述したシフトレジスタ装置は、最小のルーティング間隔を有しており、簡単な駆動部を有するコンパクトな装置を実現可能である。このように結合されたデータ入出力側により、複数の部品を連続的に応答させることができる。

図１６には、行列の形態で配置された複数の半導体部品１００を含むアレイが示されている。図１６の実施例のアレイは、３行８０１，８０２，８０３×４列８１０，８２０，８３０，８４０の１２個の半導体部品１００を有しており、各半導体部品に並列に給電電圧が印加される。各行８０１，８０２，８０３は、この実施例では、それぞれ第１から第４の半導体部品１００１，１００２，１００３，１００４を含んでいる。各行８０１，８０２，８０３の各半導体部品１００１，１００２，１００３，１００４は、給電電圧ＶＣＣのコンタクト領域３５０と基準電圧ＧＮＤのコンタクト領域３５０とが隣接するように配置される。同様のことが列８１０，８２０，８３０，８４０の半導体部品１００の配置にも当てはまる。これにより、或る行の各半導体部品１００１，１００２，１００３，１００４の配向と隣接する行の各半導体部品１００１，１００２，１００３，１００４の配向とは、相互に１８０°ずれた状態となる。

第１の行８０１及び第３の行８０３の各半導体部品Ｈ１００１，１００２，１００３，１００４は、基準電圧ＧＮＤのコンタクト領域３５０が上方に位置し、給電電圧ＶＣＣのコンタクト領域３５０が下方に位置するように配置されている。第２の行８０２の各半導体部品１００１，１００２，１００３，１００４は、基準電圧ＧＮＤのコンタクト領域３５０が下方に位置し、給電電圧ＶＣＣのコンタクト領域３５０が上方に位置するように配置されている。これにより、１つの行の給電電圧ＶＣＣのコンタクト領域３５０が導体路にコンタクトされるだけでなく、隣接する行の給電電圧ＶＣＣの隣接するコンタクト領域３５０も導体路にコンタクトさせることができる。同様のことが２つの隣接する行の基準電圧ＧＮＤのコンタクト領域３５０のコンタクトにも当てはまる。

第１の導体路８５１により、第１の行８０１の基準電圧ＧＮＤのコンタクト領域３５０がコンタクトされ、そこに基準電圧ＧＮＤが印加される。また、第２の導体路８５２により、第１の行８０１及び第２の行８０２の給電電圧ＶＣＣのコンタクト領域３５０がコンタクトされ、そこに給電電圧ＶＣＣが印加される。さらに、第３の導体路８５３により、第２の行８０２及び第３の行８０３の基準電圧ＧＮＤのコンタクト領域３５０がコンタクトされ、そこに基準電圧ＧＮＤが印加される。さらに、第４の導体路８５４により、第３の行８０３の給電電圧ＶＣＣのコンタクト領域３５０がコンタクトされ、そこに給電電圧ＶＣＣが印加される。

各行８０１，８０２，８０３のデータ入出力側Ｄｉｎ，Ｄｏｕｔのコンタクト面は、図１５に即して説明したように、導体路８０５によってコンタクトされる。２つの隣接する半導体部品１００の各データ入出力側Ｄｉｎ，Ｄｏｕｔは相互に隣接して配置されている。また、２つの隣接する行のアレイの外側に同じように配置されている２つの半導体部品１００は、１つの半導体部品１００のデータ出力側Ｄｏｕｔのコンタクト面が別の半導体部品１００のデータ入力側Ｄｉｎのコンタクト面に結合されるように接続される。このようにして、アレイを通るデータのメアンダ状のデータ伝搬が図に矢印で示されているように達成される。

データは、入力側で、第１の行８０１の第１の半導体部品１００１に印加される。第１の行８０１のデータ出力側、すなわち、第１の行８０１の第４の半導体部品１００４もしくは最後の半導体部品１００４のデータ出力側Ｄｏｕｔのコンタクト面は、第２の行８０２のデータ入力側、すなわち、第２の行８０２の第４の半導体部品１００４もしくは最後の半導体部品のデータ入力側Ｄｉｎに結合されている。第２の行８０２のデータ出力側、すなわち、第２の行８０２の第１の半導体部品１００１のデータ出力側Ｄｏｕｔのコンタクト面は、第３の行８０３のデータ入力側、すなわち、第３の行８０３の第１の半導体部品１００１のデータ入力側Ｄｉｎに結合されている。

当該アレイ装置により、半導体部品１００の間隔を低減乃至最小化することができる。隣接する半導体部品１００の各コンタクト面３５０には、導体路８５１，８５２，８５３，８５４，８０５への接続によって、つねに同じ電圧がかかる。回路板上の電圧のための間隔を維持する必要がないので、半導体部品１００をより密に配置できる。

上述した半導体部品及びその装置は、例えば、カーブ走行時に照明方向を変化させることのできる自動車ヘッドランプＡＦＳ（アドバンストフロントライティングシステム）に使用できる。こうした半導体部品は例えば国際公開第２０１３／１４９７７２号公報に説明されている方式で実装される。

集積される機能領域の別の態様として、例えば、種々の温度に対して、又は、初期劣化に対するバーンイン後に、各ＲＧＢ‐ＬＥＤを配置する際のホワイトバランスのための補正値を格納する手段が設けられる。このためにメモリ手段を設けてもよい。

別の実施例として、非標準色用の種々のＬＥＤ、例えばダイナミックウィンカ用のシアンやアプリケーション専用色用のＬＥＤを設けることもできる。

さらに別の実施例として、種々の機能領域又は種々の半導体部品に対する種々の電圧クラス（ボルテージビニング）を設けて、各ＬＥＤの種々の電圧領域で電圧オーバヘッドが小さく維持されるようにしてもよい。この実施例は高電流ＬＥＤのケースで使用可能である。

なお、上述した各実施例の特徴を任意に組み合わせ可能であることに注意されたい。別の実施例として、電流乃至電圧供給のための回路素子、例えば電流源を、上述したように支持体基板上に完全に又は部分的に集積してもよい。

本発明は、上述した各実施例に限定されない。上述した種々の新規な特徴は、その実施態様が発明の詳細な説明又は特許請求の範囲又は図面に明示されていなくても、単独で又は任意に組み合わせて、本発明の対象となりうる。

Claims (16)

1. 複数の光電半導体部品（１００）を含むアレイであって、
   各光電半導体部品（１００）は、放射形成のため又は放射受信のために設けられた活性ゾーンをそれぞれ１つずつ含む複数の第１の機能領域（１）と、第２の機能領域（２）とを含み、
   ・前記光電半導体部品（１００）は、データ入力側（５１）を有するシリアルシフトレジスタ（５）を含み、
   ・前記光電半導体部品（１００）は、前記複数の第１の機能領域（１）に対するドライバ（７）又は該ドライバの一部を含み、
   ・前記光電半導体部品（１００）は、前記複数の第１の機能領域（１）を駆動するための複数の信号を形成するように構成されており、
   ・前記光電半導体部品（１００）は、パルス幅変調信号を形成するように構成されており、
   ・前記第１の機能領域の駆動に寄与するように、すなわち、外部の給電電圧もしくは外部の給電電流、外部データ信号及び外部クロック信号を印加するための複数の端子のみによって、複数のビーム放射器の直列接続部を前記第１の機能領域として駆動できるように構成されており、
   前記第１の機能領域（１）と前記第２の機能領域（２）とが同じ支持体基板（３）内に集積されており、
   前記光電半導体部品（１００）は、行及び列として配置されており、
   前記複数の光電半導体部品の一部（１００１，１００２，１００３，１００４）は、基準電位（ＧＮＤ）に対するコンタクト領域（３５０）が上方に位置し、給電電位（ＶＣＣ）に対するコンタクト領域（３５０）が下方に位置するように、第１の行及び第３の行（８０１，８０３）に配置されており、
   前記複数の光電半導体部品の別の一部（１００１，１００２，１００３，１００４）は、基準電位（ＧＮＤ）に対するコンタクト領域（３５０）が下方に位置し、給電電位（ＶＣＣ）に対するコンタクト領域（３５０）が上方に位置するように、第２の行（８０２）に配置されており、
   前記第１の行の前記給電電位（ＶＣＣ）に対するコンタクト領域（３５０）と、隣接する前記第２の行の前記給電電位（ＶＣＣ）に対する隣接するコンタクト領域（３５０）とが、同じ導体路にコンタクトしており、
   前記第２の行の前記基準電位（ＧＮＤ）に対するコンタクト領域（３５０）と、隣接する前記第３の行の前記基準電位（ＧＮＤ）に対する隣接するコンタクト領域（３５０）とが、別の同じ導体路にコンタクトしている、
   アレイ。
2. 前記第２の機能領域（２）は、前記第１の機能領域（１）に対して並列に接続されたスイッチを含む、
   請求項１記載のアレイ。
3. 前記第２の機能領域（２）は、トランジスタ（２０，２０１，２０２，２０３，２０４，２０５，２０６，２０７，２０８，４６）を含む、
   請求項１又は２記載のアレイ。
4. 前記複数の第１の機能領域（１）は直列に接続されており、
   前記複数の第１の機能領域（１）のうち少なくとも１つの第１の機能領域（１）に対して並列に、スイッチが接続されている、
   請求項１記載のアレイ。
5. 前記シリアルシフトレジスタ（５）は、複数の信号出力側（Ｑ０，Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７）を有する、
   請求項１から４までのいずれか１項記載のアレイ。
6. 前記複数の信号出力側（Ｑ０，Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７）は、複数のスイッチに電気的に接続されており、該複数のスイッチのそれぞれは前記複数の第１の機能領域（１）のうちの１つに並列に接続されている、
   請求項５記載のアレイ。
7. 前記第２の機能領域（２）は、１つの抵抗（４，４４）又は複数の相補的トランジスタを含む、
   請求項１から６までのいずれか１項記載のアレイ。
8. 外部のデータ信号及び外部のクロック信号と、外部の給電電圧もしくは外部の給電電流とを印加するための複数の端子（８，９，５１，５２，６２，６４）が設けられている、
   又は、
   外部の給電電圧もしくは外部の給電電流と、出力端子（５３）に形成される外部のデータ信号とを印加するための複数の端子（８，９，５１，５３）が設けられている、
   請求項１から７までのいずれか１項記載のアレイ。
9. 前記支持体基板（３）はシリコン基板である、
   請求項１から８までのいずれか１項記載のアレイ。
10. 前記第１の機能領域（１）はＬＥＤ（１０，１０１，１０２，１０３，１０４，１０５，１０６，１０７，１０８）を含む、
    請求項１から９までのいずれか１項記載のアレイ。
11. 前記第１の機能領域（１）の前記活性ゾーンはエピタキシャル層内へ延在しており、該エピタキシャル層の下方へ前記第２の機能領域（２）が少なくとも部分的に延在している、
    請求項１から１０までのいずれか１項記載のアレイ。
12. 前記第２の機能領域（２）は、少なくとも部分的に、前記複数の第１の機能領域（１）うち２つの第１の機能領域（１）の活性ゾーン間へ延在している、
    請求項１から１１までのいずれか１項記載のアレイ。
13. 定電流源（７０）が、前記支持体基板（３）上に集積されている、請求項１から１２までのいずれか１項記載のアレイ。
14. パルス幅変調信号発生器（６）が、前記支持体基板（３）上に集積されている、請求項１から１３までのいずれか１項記載のアレイ。
15. 前記パルス幅変調信号発生器（６）は前記定電流源（７０）に結合されており、該定電流源（７０）は複数のＬＥＤ（１０）に結合されている、
    請求項１３を引用する請求項１４記載のアレイ。
16. 前記光電半導体部品はＳＭＤ部品である、請求項１から１５までのいずれか１項記載のアレイ。

Images