JP6240443B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP6240443B2
JP6240443B2 JP2013187767A JP2013187767A JP6240443B2 JP 6240443 B2 JP6240443 B2 JP 6240443B2 JP 2013187767 A JP2013187767 A JP 2013187767A JP 2013187767 A JP2013187767 A JP 2013187767A JP 6240443 B2 JP6240443 B2 JP 6240443B2
Authority
JP
Japan
Prior art keywords
exposure
wiring layer
layer
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013187767A
Other languages
English (en)
Other versions
JP2014074904A (ja
Inventor
里克 中村
里克 中村
半田 正人
正人 半田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Citizen Fine Device Co Ltd
Original Assignee
Citizen Watch Co Ltd
Citizen Fine Device Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd, Citizen Fine Device Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP2013187767A priority Critical patent/JP6240443B2/ja
Publication of JP2014074904A publication Critical patent/JP2014074904A/ja
Application granted granted Critical
Publication of JP6240443B2 publication Critical patent/JP6240443B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、液晶表示装置及びその製造方法に関するものである。
駆動回路が形成された半導体基板と対向ガラスとの間に液晶を注入した構造の液晶表示装置はLCOS型液晶表示装置と呼ばれ、電子ビューファインダーやプロジェクター用として幅広く使用されている。LCOS型液晶表示装置は駆動回路を半導体基板上に作りこむことが可能であるため、通常の液晶表示装置と比較して、装置を小型に構成することが可能であり、また高速な信号を処理する駆動回路を半導体基板に盛り込むことができる。
図8はLCOS型液晶表示装置の基本構造を示す断面図である。ここに示すLCOS型液晶表示装置では、半導体基板15と対向ガラス基板10との間に液晶層14を形成し、半導体基板15上に設けられた画素電極1と対向ガラス基板10上に設けられた透明電極11との間の電位差により液晶層14を制御して画像の表示を行う。液晶層14に接する半導体基板15と対向ガラス基板10の表面には配向膜13が設けられ、液晶層14の配向を行っている。シール部材12は半導体基板15と対向ガラス基板10との間に液晶層14を封止する役割を果たすものである。半導体基板15には種々の半導体回路と、これら回路同士や回路と画素電極1、外部電極2とを電気的につなぐ配線(ここではそれら配線と半導体回路を総称して回路配線層4と呼ぶ)が形成されている。
画素電極1は液晶層14への電圧制御に加えて、入射光を反射する反射膜の役割も兼ねているため、その材質として反射率の高いアルミニウムもしくはその合金が用いられることが多い。また外部電極2は、回路配線層4と外部との間で信号をやりとりするためにワイヤーボンディング等によって外部と接続される電極端子であり、通常は画素電極1と同じ最上位配線層に設けられる。
半導体基板15は、例えば単結晶シリコンで構成され、通常の半導体集積回路(IC)と同様な工程で半導体回路等が形成される。特に露光工程はステッパーと呼ばれる縮小投影型露光装置を用いて行われ、半導体ウェハーに回路を焼き付けるため、ウェハー上に感光性レジストを塗布し、レチクルのパターンを投影レンズにより1/4から1/5程度に縮小投影して露光を行う。ウェハー上の投影領域はショットと呼ばれ、所定の露光強度が得られる範囲では通常20mm平方程度の大きさである。このショットが一度に形成できるICサイズの実質的な上限となり、これより大きなICを形成する場合には、繋ぎ露光という方法を用いる。繋ぎ露光はひとつのICを複数回の露光により製造する方法で、ショットサイズを越えた大型のICを製造することが可能である。具体的には、例えば、露光領域全体を4つの領域に区画し、それら4つの領域を別々のショットで露光する。尚、実際には半導体基板15は多層構造になっているため、回路配線層4から最上位配線層(画素電極1、外部電極2)までの各層で同様の露光を行う。(例えば、特許文献1参照)
特開平11−31822号公報
しかし、繋ぎ露光においては、左右(もしくは上下)の隣接するショット間でステッパー(露光装置)の位置あわせ精度等に起因する微小な位置ずれがどうしても生じてしまう。このずれは微小であるため回路配線層4内にある通常の配線等であれば特に問題とならないが、最上位配線層にある画素電極1の位置ずれは画素ずれにつながるため、ずれ量は微小であっても表示画像の品質が大きく低下することとなる。
また、1つの半導体基板15を製造するためには各層ごとに複数回の露光を行わなくてはならないため、その分製造コストが大幅に増大するという問題がある。
尚、露光領域全体の大きさがショットサイズを超える場合には、投影レンズの倍率を落として、あるいは投影レンズを使用せずに露光する方法(ここではそれらを総称して低縮小露光と呼ぶ)を用いることで、ショットサイズを露光領域全体と同じサイズに拡大することも可能であるが(例えば通常1/5に縮小投影しているものを半分の1/2.5の縮小投影にすればショット面積を4倍に拡大することができる)、このような露光方法では、露光の縮小率を落としているため、その分だけ単位面積当りの光の強度が低下し、回路パターンの微細な描画が困難となる。微細な描画が出来ないことは、低い周波数の信号のみを処理するICでは特に問題とならないが、高解像度用の半導体回路のように高速な信号処理回路が含まれたICでは信号遅延等を引き起こすため大きな問題となる。
本発明は、以上の問題に鑑みて成されたものであり、画素ずれがなく、安価で、回路配線の寸法精度が高い液晶表示装置及びその製造方法を提供することを目的とする。
表面に画素電極を含む最上位配線層が一括露光を用いて形成され、当該最上位配線層の下に複数の回路配線層のうち少なくとも一層が繋ぎ露光を用いて形成された基板を備え、前記繋ぎ露光を用いて形成された前記回路配線層のうち、同層内に互いに隣接する露光領域にまたがる配線を有する層は、一層以下である液晶表示装置とする。
前記回路配線層の全ての層が繋ぎ露光を用いて形成されている液晶表示装置とすることができる。
前記繋ぎ露光を用いて形成された前記回路配線層のうち、同層内に互いに隣接する露光領域にまたがる配線を有する層は、無い液晶表示装置とすることができる。
前記繋ぎ露光の互いに隣接する露光領域の繋ぎ目を境界として互いに電気的に分離された二つの行駆動回路と、前記繋ぎ露光の互いに隣接する露光領域の繋ぎ目を境界として互いに電気的に分離された二つの列駆動回路とを、備える液晶表示装置とすることができる。
表面に画素電極を含む最上位配線層が一括露光を用いて形成され、当該最上位配線層の下に複数の回路配線層のうち少なくとも一層が繋ぎ露光を用いて形成された基板を備え、前記一括露光によって露光される領域は、前記繋ぎ露光によって露光される領域全体より大きく、前記繋ぎ露光によって露光される領域とは平面的に重ならない領域を有し、当該領域の前記最上位配線層に、前記回路配線層と外部との電気的接続を行うための外部電極が形成されている液晶表示装置とす
表面に画素電極を含む最上位配線層が一括露光を用いて形成され、当該最上位配線層の下に複数の回路配線層のうち少なくとも一層が繋ぎ露光を用いて形成された基板を備え、前記回路配線層には、当該回路配線層と外部との電気的接続を行うための外部電極が形成され、当該外部電極は、前記画素電極よりも厚く形成されると共に、最表面に露出している液晶表示装置とす
本発明によれば、画素ずれのない高品位の液晶表示装置を低価格で提供することができる。
本発明の液晶表示装置の一実施形態における半導体基板の基本構成を模式的に示す斜視図である。 繋ぎ露光の境界領域をまたぐ配線を単一層に集めた構成を模式的に示す斜視図である。 繋ぎ露光の境界領域をまたぐ配線無くした構成を模式的に示す上面図である。 左右の配線パターンを接続する際に用いる2枚の露光マスクを模式的に示す要部拡大図である。 左右の配線パターンの接続部分を露光した状態を模式的に示す要部拡大図である。 1枚で繋ぎ露光が可能な露光マスクを模式的に示す上面図である。 本発明の液晶表示装置の別の実施形態における半導体基板の基本構成を模式的に示す斜視図である。 本発明の液晶表示装置の別の実施形態における半導体基板の基本構成を模式的に示す斜視図である。 LCOS型液晶表示装置の基本構成を示す断面図である。
以下、図面を参照して本発明の実施形態について詳細に説明する。図1は、本発明の液晶表示装置の一実施形態における半導体基板の基本構成を模式的に示す斜視図である。本実施形態の基本構成は図8に示したLCOS型液晶表示装置と同様であり、特徴は、回路配線層4は二つのショットによる繋ぎ露光を行うことで形成され、最上位配線層3のみは1ショットで露光(一括露光)を行うことで形成されていることである。
回路配線層4には液晶表示装置を駆動するための信号生成を行う回路が複数の層から構成されている。具体的には、外部から入力される基準クロック信号、水平同期信号、垂直同期信号等を基に各画素スイッチ(トランジスタ)の開閉を制御し、外部から入力されるビデオ信号を各画素電極1に伝達する役割を果たす回路である。回路配線層4の動作周波数は液晶表示装置の画素数とフレーム周波数に比例するが、近年では表示品質を高めるための高画素化と高フレームレート化が進んでいるため、駆動周波数の高周波化が顕著である。このような高画素化や高フレームレート化に対応した高品位の液晶表示装置を実現するためには、回路配線層4は高周波駆動を可能にする微細な設計ルールで構成される必要がある。
また、回路配線層4には表示に関わる各種機能、具体的には画像フォーマット変換や画像圧縮伸張、温度補正、ガンマ補正等を盛り込むことも可能であるが、これらの機能を実行するためには更に高い駆動周波数が必要になり、それに伴い回路配線層4も更に微細な設計ルールで構成されることになる。しかし、画像表示に直接関わる画素電極に比べて、回路配線層4の配線間の位置ずれに対する許容度は高いため、回路配線層4の形成に繋ぎ露光を用いることは問題とはとならない。逆に低縮小露光による一括露光を用いることは、配線の寸法精度の低下(即ち信号遅延等)を招くため問題となる。
一方、最上位配線層3にはマトリクス状に配置された複数の画素電極1が含まれ、その他に外部電極2や図示しない配線等が含まれている。画素電極1のサイズは液晶表示装置の高画素化に伴い小さくなる傾向があるが、それでも数十マイクロメータ平方から数マイクロメータ平方程度の大きさであり、半導体の設計ルールに比べると十分に大きい。また、外部電極2はワイヤーボンディング等を実施するために、通常は百マイクロメータ平方程度の大きさが必要であり、これもまた、半導体の設計ルールに比べると十分な大きさを持っている。つまり半導体基板15において最上位配線層3だけは、回路配線層4に必要とされる程の微細な設計ルールを必要としないため、露光強度の低い低縮小露光による一括露光を用いることが可能である。逆に繋ぎ露光を用いることは画素ずれを招くため問題となる。
繋ぎ露光により形成される回路配線層4には、同層内で左右の露光領域にまたがる配線を互いに接続する部分が存在する場合があるが、マスク費用や製造コストの低減という面から考えると、左右の配線を接続させる層はなるべく少なくした方が有利である。このため露光の境界部分にはトランジスタ等の素子は置かず、左右間で接続させなければならない配線は、単一層に集中させるような設計を行うことが有用である。図2は、この構成を示す図で、繋ぎ露光の境界領域をまたぐ配線を単一層に集めた構成を模式的に示す斜視図である。図中のn層、n+1層、n−1層は回路配線層4に含まれる互いに積層される任意の層を表しており、そのうちn+1層およびn−1層の配線はビア32を用いてn層と接続され、露光境界部分31をまたぐ配線33、34、35は全てn層に集中している。
さらに、最上位配線層3以外の層を全て繋ぎ露光で形成した場合でも、繋ぎ露光層における左右間での配線の接続をまったく無くすことも可能である。図3は、この構成を示す図で、繋ぎ露光の境界領域をまたぐ配線無くした構成を模式的に示す上面図である。この構成では、例えば、行駆動回路45、48を露光境界部分46を境界として表示領域47の左右両側に設けると共に、列駆動回路43、44を同じように表示領域47の左右両側に設けて、それぞれ表示領域47の左右片側のみの駆動を行う。尚、行駆動回路45、48と列駆動回路43、44は、マトリクス状に配置された複数の画素電極1の横方向の駆動と縦方向の駆動をそれぞれ制御するものである。通常の液晶表示装置では、図中矢印で示すように表示領域47の左端から右端へ水平同期信号をシフトさせながら駆動を行うことが一般的であるが、表示領域47の左側と右側を電気的に独立した駆動回路で駆動させることで、左側から右側への水平同期信号受け渡しのための配線等が不要になる。外部電極41、42は表示領域47の左右それぞれの駆動に必要な信号をやり取りするためのものを左右別々に設置し、左右の領域で共に必要なものであっても左右の領域間で共有化はしない。但し、電源配線やGND配線49は配線幅が太いので左右の領域間で共有化しても良く、また、それらは最上位配線層3で一括露光により形成することが可能である。
以上説明した半導体基板15は例えば以下の工程により製造される。まず、回路配線層4を形成する段階では、回路配線層4の各層ごとに露光領域全体を第一露光領域5と第二露光領域6の二つに区画し、それら二つの領域に対して別々に1ショットで露光を行い、トランジスタや配線といった回路を構成する要素を下層から上層に向かって順に形成する。その際、同層内の第一露光領域5と第二露光領域6にまたがる左右の配線を接続する部分では、左右の配線パターンの一部を互いに重ねて露光を行う。図4(a)と図4(b)は、この構成を示す図で、それぞれ、左右の配線パターンを接続する際に用いる2枚の露光マスクを模式的に示す要部拡大図、左右の配線パターンの接続部分を露光した状態を模式的に示す要部拡大図である。同層内の左右の配線を接続する際には、図4(a)に示すような左側露光マスクと右側露光マスクを用いて、図4(b)に示すように左右の配線パターンの一部が互いに重なるように露光を行う。このように左右の配線の接続がある層の露光は、位置ずれを最小限に抑えるよう、より精度の高い制御が必要となり、通常より寸法精度の高い露光用マスクを使用することが一般的である。また、繋ぎ露光では、それぞれの領域の位置合せ精度を高めることにより、繋ぎ領域での位置ずれを小さく抑えることが好ましいが、近年主流となってきているレチクルと半導体基板を同時に動かして露光を行うスキャナーと呼ばれる露光装置では、特性の良いレンズ中心部分を使用して露光することができるため、より高精度な位置合せが可能である。尚、露光を行う工程の前後には、半導体基板15の表面に金属材料や半導体材料からなる回路材料を堆積させる工程やそれらをエッチングする工程、感光性レジストを塗布及び現像する工程等の通常必要とされる工程があるが、ここでは説明を省略する(以下同様)。
次に、最上位配線層3を形成する段階では、第一露光領域5と第二露光領域6の二つを合わせた露光領域全体に対して1ショットで露光(一括露光)を行い、回路配線層4の上に画素電極1と外部電極2を含む最上位配線層3を形成する。ここでの露光の1ショットは、回路配線層4を形成する段階で用いた繋ぎ露光の1ショットの露光領域を、投影レンズの倍率を落とす、あるいは投影レンズを使用しないことにより拡大したものである。この段階では、画素電極1を1ショットの露光で形成しているため、画素電極1間に位置ずれが生じることはなく、また、1ショットの露光で各構成要素を同時に形成しているため、繋ぎ露光に比べて露光回数を減らすことができる。
本発明の液晶表示装置の製造では、露光マスクの枚数が多くなってしまうことが難点である。特に最上位配線層3以外の全ての層を繋ぎ露光とした場合は、通常の約2倍の露光マスクが必要になる。露光マスクの枚数を減らす手段として、1枚のマスクに複数の露光パターンを作りこみ、各露光パターンを選択的に用いて部分的に露光(部分露光)を行う方法がある。
本発明で上記部分露光を使い、各層の露光マスクをそれぞれ1枚ずつに納める方法を図5を用いて説明する。図5は、1枚で繋ぎ露光が可能な露光マスクを模式的に示す上面図である。図5に示す1枚の露光マスク50では、露光マスク50を左端部分露光用領域51、中央部分露光用領域52、右端部分露光用領域53の3つの領域に分け、それぞれの領域を使って各露光パターンを形成する。露光の際は、例えば、まず左端部分露光用領域51もしくは右端部分露光用領域53の露光を行い、次に中央部分露光用領域52の露光を複数回繰り返し行い、最後に残りの右端部分露光用領域53もしくは左端部分露光用領域51の露光を行う。この露光にあたっては中央部分露光用領域52が繰り返しで使用できるようなパターン設計にしておく必要がある。また、露光境界領域にはトランジスタ等の素子を置かず、配線接続が必要な層も限定した方が良い。
尚、以上の工程において繋ぎ露光は二つのショットに限定されることなく、三つ以上のショットにすることも可能である。ショット数を増やすことで、より大型の液晶表示装置を作成することが可能になる等の効果が得られるが、ショット数が増えるに連れて使用するマスクセット数や露光工程に費やされる時間も比例して増加するため、むやみにショット数を増やすことは好ましくない。
最小配線幅が許す範囲では、最上位配線層3の露光領域(一括露光領域)は、繋ぎ露光を行う回路配線層4の露光領域全体より大きくすることが可能であり、このことを利用して、画像表示領域の面積をより大きく取れるように構成した半導体基板15を図6に示す。図6は、本発明の液晶表示装置の別の実施形態における半導体基板の基本構成を模式的に示す斜視図である。この実施形態では、回路配線層4の露光領域全体に対して最上位配線層3の露光領域が、外部電極配置領域7の分だけ大きくなるように構成されており、この外部電極配置領域7に外部電極2が形成されている。このように外部電極2を回路配線層4の範囲外に配置すれば、その分だけ画素電極1を配置できる面積が増加し、また回路配線層4内により多くの回路を組み込むことが可能になる。
尚、回路配線層4の露光は、1つのショットを打った後、外部電極配置領域7の分だけオフセットさせて次のショットを打つ必要がある。また、外部電極2の下に回路配線層4が存在しない場合には、外部電極2からの配線はいったん回路配線層4が下に存在する領域まで引き出した後、ビア(貫通電極)により下層の回路配線層4と接続することになる。
外部電極2と外部との電気的接続にワイヤーボンディングを用いる場合、外部電極2はボンディング時の熱と衝撃に耐えられるだけの強度が必要とされるため、外部電極2が設けられる最上位配線層3は、他の配線層に比べて配線材料(メタル)を厚くすることが一般に行われる。
半導体基板15の場合、最上位配線層3には画素電極1が設けられており、この画素電極1は入射光を反射するために高い反射率を備えている必要がある。しかし一般に配線材料の厚みと反射率とは反比例の関係にあり、ワイヤーボンディングに対する耐性を上げるために最上位配線層3の配線材料厚を厚くすると、逆に画素電極1の反射率が低下するという問題が生じる
この問題を解決するための構成を図7に示す。図7は、本発明の液晶表示装置の別の実施形態における半導体基板の基本構成を模式的に示す斜視図である。図7に示す構成において、回路配線層4は絶縁層内にビア(貫通電極)が形成された最上位ビア層21と、最上位ビア層21のビアと電気的に接続される配線を有する第二位配線層22とを含み、外部電極2は最上位配線層3ではなく、第二位配線層22に設けられており、更にその上層にあたる最上位配線層3および最上位ビア層21の外部電極2上に該当する領域に、少なくともワイヤーボンディングが実施可能な大きさの貫通孔20が設けられている。外部電極2は最上位配線層3および最上位ビア層21に設けられた貫通孔20を通して最表面に露出している。
図7の構成であれば、最上位配線層3の配線材料厚を薄くすることにより高い反射率の画素電極1が実現でき、また一方では、外部電極2を第二位配線層22の配線材料と共にを厚くすることでワイヤーボンディングに対する耐性を高めることができ、背反する二つを両立させることが可能である。
以上本発明の構成について、いずれも最上位配線層3のみを一括露光によって形成し、回路配線層4の全ての層を繋ぎ露光で形成する場合について述べてきたが、最小寸法幅が許すのであれば、第二位配線層22や最上位ビア層21、トランジスタ形成層等の回路配線層4に含まれる一部の層を一括露光で形成することも可能である。
また、本発明は半導体基板上に画素電極1と回路配線層4を形成したLCOS型液晶表示装置に限らず、例えばガラス基板上に画素電極1と回路配線層4を形成した透過型液晶表示装置にも適用することが可能である。
1 画素電極
2 外部電極
3 最上位配線層
4 回路配線層
5 第一露光領域
6 第二露光領域
7 外部電極配置領域
10 対向ガラス基板
11 透明電極
12 シール部材
13 配向膜
14 液晶層
15 半導体基板
20 貫通孔
21 最上位ビア層
22 第二位配線層
31、46 露光境界部分
32 ビア
33、34、35 露光境界部分をまたぐ配線
41、42 外部電極
43、44 列駆動回路
45、48 行駆動回路
47 表示領域
49 電源配線やGND配線
50 露光マスク
51 左端部分露光用領域
52 中央部分露光用領域
53 右端部分露光用領域

Claims (6)

  1. 表面に画素電極を含む最上位配線層が一括露光を用いて形成され、当該最上位配線層の下に複数の回路配線層のうち少なくとも一層が繋ぎ露光を用いて形成された基板を備え、前記繋ぎ露光を用いて形成された前記回路配線層のうち、同層内に互いに隣接する露光領域にまたがる配線を有する層は、一層以下であることを特徴とする液晶表示装置。
  2. 前記回路配線層の全ての層が繋ぎ露光を用いて形成されていることを特徴とする請求項1に記載の液晶表示装置。
  3. 前記繋ぎ露光を用いて形成された前記回路配線層のうち、同層内に互いに隣接する露光領域にまたがる配線を有する層は、無いことを特徴とする請求項に記載の液晶表示装置。
  4. 前記繋ぎ露光の互いに隣接する露光領域の繋ぎ目を境界として互いに電気的に分離された二つの行駆動回路と、前記繋ぎ露光の互いに隣接する露光領域の繋ぎ目を境界として互いに電気的に分離された二つの列駆動回路とを、備えることを特徴とする請求項に記載の液晶表示装置。
  5. 表面に画素電極を含む最上位配線層が一括露光を用いて形成され、当該最上位配線層の下に複数の回路配線層のうち少なくとも一層が繋ぎ露光を用いて形成された基板を備え、前記一括露光によって露光される領域は、前記繋ぎ露光によって露光される領域全体より大きく、前記繋ぎ露光によって露光される領域とは平面的に重ならない領域を有し、当該領域の前記最上位配線層に、前記回路配線層と外部との電気的接続を行うための外部電極が形成されていることを特徴とする液晶表示装置。
  6. 表面に画素電極を含む最上位配線層が一括露光を用いて形成され、当該最上位配線層の下に複数の回路配線層のうち少なくとも一層が繋ぎ露光を用いて形成された基板を備え、前記回路配線層には、当該回路配線層と外部との電気的接続を行うための外部電極が形成され、当該外部電極は、前記画素電極よりも厚く形成されると共に、最表面に露出していることを特徴とする液晶表示装置。
JP2013187767A 2012-09-17 2013-09-10 液晶表示装置 Active JP6240443B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013187767A JP6240443B2 (ja) 2012-09-17 2013-09-10 液晶表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012203779 2012-09-17
JP2012203779 2012-09-17
JP2013187767A JP6240443B2 (ja) 2012-09-17 2013-09-10 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2014074904A JP2014074904A (ja) 2014-04-24
JP6240443B2 true JP6240443B2 (ja) 2017-11-29

Family

ID=50749053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013187767A Active JP6240443B2 (ja) 2012-09-17 2013-09-10 液晶表示装置

Country Status (1)

Country Link
JP (1) JP6240443B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6497056B2 (ja) * 2014-12-12 2019-04-10 三菱電機株式会社 液晶表示装置の製造方法
JP2017090817A (ja) * 2015-11-16 2017-05-25 キヤノン株式会社 露光装置、及び物品の製造方法
JP6982976B2 (ja) 2017-04-19 2021-12-17 キヤノン株式会社 半導体デバイスの製造方法および半導体デバイス
JP6991739B2 (ja) 2017-05-12 2022-01-13 キヤノン株式会社 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102073A (ja) * 1997-09-29 1999-04-13 Hitachi Ltd 半導体装置ならびに液晶表示装置の製造方法および液晶表示装置
JP2000284492A (ja) * 1999-03-30 2000-10-13 Seiko Epson Corp 露光装置、露光方法及びプログラムを記録した記憶媒体
JP4628531B2 (ja) * 1999-08-31 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100848087B1 (ko) * 2001-12-11 2008-07-24 삼성전자주식회사 기판 위에 패턴을 형성하는 방법 및 이를 이용한 액정표시 장치용 기판의 제조 방법
KR100499567B1 (ko) * 2001-12-28 2005-07-07 엘지.필립스 엘시디 주식회사 액정표시장치의 노광 마스크 및 노광 방법

Also Published As

Publication number Publication date
JP2014074904A (ja) 2014-04-24

Similar Documents

Publication Publication Date Title
JP6240443B2 (ja) 液晶表示装置
US20060139551A1 (en) Display device
JP2010169704A (ja) 液晶表示装置
JP2006209089A (ja) 表示装置
CN102956691A (zh) 薄膜晶体管及其制造方法和液晶显示装置及其制造方法
JP4087949B2 (ja) 電気光学装置の製造方法及び電気光学装置
US9507231B2 (en) Display device
CN108604033B (zh) 液晶显示装置和电子设备
JP3774570B2 (ja) 液晶表示装置およびその製造方法
JP6855840B2 (ja) 反射型液晶表示素子及びその製造方法
US20210405408A1 (en) Display panel and manufacturing method thereof
US12075566B2 (en) Bonding pad structure
US20090155933A1 (en) Manufacturing Method of Display Device
US20170363966A1 (en) Display device
TW591698B (en) Thin film transistor array substrate and photolithography process and mask design thereof
JP2010066486A (ja) 大型lcos表示素子及びその製造方法
JP2007305641A (ja) アクティブマトリクス基板および液晶表示パネル
US12055826B2 (en) Electro-optical device and electronic apparatus
JP5413872B2 (ja) 表示装置およびその製造方法
JP2008151849A (ja) 液晶表示装置及びアクティブマトリクス基板
JP2006106188A (ja) 液晶表示素子及びその製造方法
JP2006202838A (ja) 半導体装置の製造方法、アクティブマトリクス基板の製造方法および表示装置の製造方法
JP2022168440A (ja) 配線基板、表示装置及び配線基板の製造方法
JP2024080269A (ja) 半導体装置及び半導体装置の回路修正方法
JP2022139424A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170321

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171106

R150 Certificate of patent or registration of utility model

Ref document number: 6240443

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150