JP6229795B2 - 信号生成装置及び信号生成方法 - Google Patents

Description

本発明は、主に、信号生成装置及び信号生成方法に関し、特に、変調器を備える光送信器のための信号生成装置及び信号生成方法に関する。

デジタル信号処理（ＤＳＰ）技術は、劣化の逆フィルタ特性を適用することによって光ファイバ上での伝達の間に光信号に影響を与える劣化を補償することができる。これらの技術は、長距離上での高レートチャネルの伝送を可能にし、光ファイバなどの媒体を通じて光信号を受信する受信器に適用されることができる。とりわけ、コヒーレント受信技術は、受信信号の位相と振幅との両方で情報を得ることができる。このように、ＤＳＰは、適切に計算されたフィルタを適用することによって、受信前の、伝送の間に引き起こされる劣化を補償する。

デジタル信号処理の利点は、受信器側に対するこの技術の適用に限定されるものではない。同等に、デジタル・アナログ変換器（ＤＡＣ）と組み合わされたＤＳＰ技術を、送信器側に適用することもできる。このようなケースにおいて、ＤＳＰプロセッサを含む、以降デジタル送信器と呼ぶ送信器と、デジタル信号をアナログ信号に変換するＤＡＣとは、光変調器を駆動するために用いられる。

デジタル送信器内のＤＳＰも、また、非特許文献１によって示されるように、伝送において光ファイバの内部に出現する送信器側の非線形劣化を軽減するために用いることができる。デジタル送信器において伝送の間に出現する劣化を補償又は軽減するために信号を処理するためのこのようなＤＳＰ技術は、ソースに応じて前置補償又は前置歪みと呼ばれる。

デジタル送信器における変調は、時にデカルト変調器と呼ばれる光ＩＱ（同位相／直角位相）変調器、ベクトル変調器、二重並列変調器、又はソースに依存するネスト型変調器により行なうことができる。ＩＱ変調器において、電気信号は、２つの独立したマッハツェンダー装置を駆動し、ここで、２つの独立したマッハツェンダー装置は、チャイルドマッハツェンダー変調器（children Mach-Zehnder Modulators）（ＭＺＭ）と呼ばれ、同じ光搬送波の位相及び振幅を変調し、その出力が、再結合される前に位相が相対的に９０度遅延される。これらの成分は、信号の同位相（Ｉ）及び直角位相（Ｑ）と呼ばれる。チャイルドＭＺＭの出力間の位相差は、直交の角度と呼ばれることができ、理想的には９０度である。このようなＩＱ変調器も、また、光送信器において広く用いられる。

さらに、本出願に関連して、特許文献１、特許文献２、特許文献３、特許文献４、及び非特許文献２は、ＭＺＭのためのバイアス制御回路を開示する。

特開２０１２−２１７１２７号公報 特開２０１２−１２８１６５号公報 特開２０１１−０４４９０６号公報 特開２００８−２４９８４８号公報

S. Fujisawa et al., "Demonstration of the Mitigation of Intra-channel Nonlinearities based on Inter-Polarization Digital Frequency Offsetting with 50Gb/s PM-QPSK Signal over 10,080km Transmission", European Conference and Exhibition on Optical Communication (ECOC) 2012, Mo.1.C.2, September, 2012 T. Yoshida et al., "A Study on Automatic Bias Control for Arbitrary Optical Signal Generation by Dual-parallel Mach-Zehnder Modulator", ECOC 2010, Tu.3.A.6, September, 2010

まず、関連技術での問題を明確にするために、背景技術による送信器の制御が説明される。

ＩＱ変調器での１つの既知の問題は、温度の変動又は装置のエージングによる直流バイアスの変化である。影響を受けるバイアスは、２つのチャイルドＭＺＭ、Ｉ及びＱチャイルドＭＺＭの各々の直流バイアス、及び直角位相の角度を制御設定するために用いられる直流バイアスの３つのタイプである。バイアス内のドリフトは、送信された信号の劣化の原因となる変調器の誤ったセッティングと、それによる受信信号品質の劣化とをもたらす。この問題は、変調器の生産現場又はＩＱ変調器を用いる送信器の組立現場上の変調器の特性の決定と、ＩＱ変調器がデータの変調のために最初に用いられる時との間に発生しやすい。データの変調のために変調器が最初に用いられる時は、スタートアップと呼ばれる。同じ問題は、変調器の動作の間にも生じやすい。

この問題は、既知のＱＰＳＫ送信器などのＤＳＰを実装しない送信器に関して既に知られており、問題は、変調器のバイアス及び直流バイアス変化に対する補償を制御する自動バイアス制御（ＡＢＣ）回路を用いることによって解決される。このように、ＡＢＣ回路は、スタートアップ及び動作の間において双方のバイアスドリフトを補償する。

図１７は、本出願に関連する光送信器１００の概略図である。光送信器１００は、ＩＱ変調器１１１と、ＩＱ変調器１１１の直流バイアスを制御する自動バイアス制御（ＡＢＣ）回路１３０とを含む。

送信器１００は、入力データストリーム１０１に従って変調器１１１によって変調された光波信号１０２を発出する。入力データストリームは、論理的なバイナリデータストリームである。シリアライザ／デシリアライザ（ＳＥＲ／ＤＥＳ）部１２０は、バイナリデータストリーム１０１を、符号化部１２１に向けてバイナリデータの並列レーンに変換する。符号化部１２１は、前方誤り訂正（ＦＥＣ）符号化部を含んでもよい。符号化部１２１によって符号化されたデータは、デジタル信号処理及びデジタル・アナログ変換を実行することができるＤＳＰ／ＤＡＣ部１２２内に供給される。ＤＳＰ／ＤＡＣ部１２２によって出力されたデータは、それらの出力電圧がＩＱ変調器１１１のＲＦ入力を駆動するのに適するように、駆動アンプ（Ａｍｐ）１１６及び１１７によって増幅される。

連続波信号は、レーザ１１０によって発せられ、ＩＱ変調器１１１の入力に供給される。ＩＱ変調器１１１のＩチャイルドマッハツェンダー変調器（ＭＺＭ）１１２は、ドライバ（Ａｍｐ）１１６の出力によって駆動される。ＩＱ変調器１１１のＱチャイルドＭＺＭ１１３は、ドライバ（Ａｍｐ）１１７の出力によって駆動される。位相調整器（φ _ＩＱ ）１１４は、ＩＱ変調器１１１の直角位相の角度を制御する。低速モニタフォトダイオード（ＰＤ）１１５は、ＩＱ変調器１１１内に集積され、ＩＱ変調器１１１の出力に比例したモニタ電気信号を提供する。もしくは、ＰＤ１１５は、ＩＱ変調器１１１の外部に備えられることができ、ＩＱ変調器１１１によって発せられた光波信号のタップ部分からモニタ電気信号を生成することができる。

モニタＰＤ１１５によって生成されたモニタ信号は、ＩＱ変調器１１１の３つの直流バイアスを制御する、ＡＢＣ回路１３０に供給される。ＡＢＣ回路１３０は、ＩチャイルドＭＺＭ１１２の直流バイアス、ＱチャイルドＭＺＭ１１３の直流バイアス、及び位相調整器１１４の直流バイアスをそれぞれ制御するために、３つの制御回路１３１（Ｉ制御及びディザ）、１３２（Ｑ制御及びディザ）及び１３３（φ _ＩＱ 制御及びディザ）を含む。ＡＢＣ回路１３０は、ＰＤ１１５によって生成されたモニタ信号に従ってＩＱ変調器１１１の直流バイアスを最適化する。

ＡＢＣ回路１３０は、制御部１３１、１３２、及び１３３によってＩＱ変調器１１１の直流バイアス上に重畳された低周波ディザトーンを用いる。トーン周波数に対応する周波数成分の位相及び振幅は、モニタＰＤ１１５によって生成されたモニタ信号から抽出される。制御部１３１、１３２、及び１３３は、モニタ信号から抽出された周波数の振幅及び位相に従って、それぞれの直流バイアスを制御する。もしくは、トーンディザは、直流バイアス上ではなく、ドライバ１１６及び１１７のそれぞれの出力に対して加えることができる。チャイルドＭＺＭ１１２及び１１３に対する結果は、いずれのケースも同一である。それ故、いずれの構成も、同じ効果を伴って用いることができる。ディザトーンを加えることによって光変調器の直流バイアスを制御するための基本構造も、また、特許文献１、特許文献２、特許文献３、特許文献４、及び非特許文献２に示される。

特許文献４に示されるように、各々のチャイルドＭＺＭに対する最適な変調のための適切なバイアスは、Ｖｐｉである。Ｖｐｉは、チャイルドＭＺＭのヌル点又は最小透過点に対応する。チャイルドＭＺＭの電気特性の周期性によると、バイアスは、２Ｖｐｉの周期性を有する。直角位相の角度のための最適な直流バイアスは、９０度の位相シフトの角度を生成するバイアスに対応する。ＩＱ変調器１１１の特性の周期性によると、直角位相の角度の周期性は、３６０度である。

図１８は、図１７のＡＢＣ回路によって用いられるモニタ信号のシミュレーション結果の概要である。この場合、図１７の送信器１００は、３２Ｇ（ギガ）ボーのＱＰＳＫ（４位相偏移変調）信号を送信する。ＱＰＳＫ信号は、単一の偏光信号である。但し、各偏波上で同じＡＢＣ回路１３０が用いられる一方で、単一偏波ＩＱ変調器１１１の代わりに二重偏波（ＤＰ−）ＩＱ変調器を用いることによって、偏波多重（ＰＭ−）ＱＰＳＫ信号を生成することができる。トーンのために用いられるディザ周波数は、７．８ＭＨｚに選択される。

曲線２１１〜２１７は、図１８のドライバ（Ａｍｐ）１１６及び１１７の出力振幅の個別の値に対する、ＰＤ１１５の出力から抽出されたディザトーンの周波数におけるモニタ信号の振幅を表わしており、オリジナルのディザトーンがヌル位相の基準とされる一方で、モニタ信号の振幅にモニタ信号の位相が乗算される。制御部１３１及び１３２によって用いられる誤差信号は、直流バイアスに加えられる、ディザトーン値を乗算した曲線２１１〜２１７上にプロットされたモニタ信号に等しい。このように、制御部は、ゼロクロス方式で動作する。

ここで、我々は、ドライバ１１６及び１１７（Ｖｄｒｉｖｅｒ）の出力の振幅が２Ｖｐｉに等しいケースに対応する、曲線２１１のケースを検討する。これは、送信器１００の高品質信号のための最適な振幅である。直流バイアスのための最適値は、バイアスがＶｐｉのケースに対応する、ポイント２０２である。

ポイント２０１と２０２との間において、直流バイアス上の抽出されたモニタ値及びディザトーン値は、同位相である。そのため、ディザトーン値及びモニタ値を乗算することによって生成された誤差信号は正であり、モニタ値は直流バイアスの増加に結びつく。

ポイント２０２と２０３との間において、直流バイアス上の抽出されたモニタ値及びディザトーン値は、逆位相である。そのため、ディザトーン値及びモニタ値を乗算することによって生成された誤差信号は、負であり、直流バイアスの低減に結びつく。これは、最適なゼロクロス条件に結びつき、そのため、フィードバックは、Ｖｐｉの安定した電圧のポイント２０２に収束する。ポイント２０１及び２０３は、２Ｖｐｉの周期性と同じ条件を表わし、ヌルモニタ信号に結びつく、ということに留意するべきである。しかしながら、逆位相情報のために、これらのポイントは不安定であり、そのため、フィードバック回路は、最適な直流バイアスＶｐｉをロックし追跡するのみである。曲線２１２及び２１３の場合、ドライバ１１６及び１１７の出力が１．５Ｖｐｉ及び１．２５Ｖｐｉにそれぞれ等しい場合には、ＡＢＣ回路１３０のフィードバック制御は、曲線２１１と同じような方式で動作する。そのため、ＡＢＣ回路は、ＩＱ変調器１１１の直流バイアスを最適に制御する。

曲線２１４の場合、ドライバ１１６及び１１７の振幅は、Ｖｐｉに等しい。この場合、モニタ信号は、すべてのバイアス電圧に対してヌルである。これは、ＡＢＣ回路１３０はＩＱ変調器の直流バイアスを正確に制御することができない、ということを意味する。

さらに、曲線２１５〜２１７の場合、モニタ信号及びディザトーンは、ポイント２０１〜２０２の間は逆位相であり、ポイント２０２〜２０３の間は同位相である。これは、誤差信号は、直流バイアスがＶｐｉ未満の場合に負になり、直流バイアスがＶｐｉを超える場合に正になる、ということを意味する。そのため、ポイント２０２は、もはや安定しておらず、ＡＢＣ回路１３０は、周期性に従って、変調器１１１の直流バイアスを、同じ条件である０又は２Ｖｐｉにロックすることになる。その場合、ＡＢＣ回路１３０は、変調器１１１の直流バイアスを制御するが、直流バイアスが誤っているために、送信器１００によって発せられた信号１０２は、適切に受信され復号されることができない。

ＱＰＳＫ信号の場合、ドライバ１１６及び１１７の出力は、２つの値しか得ることができない。それらの振幅がＶｐｉより大きい場合、ＡＢＣ回路１３０は、期待された極性のモニタ信号を用い、モニタ信号は、ＩＱ変調器１１１の直流バイアスを最適条件にロックする。

しかしながら、ドライバ１１６又は１１７の振幅がＶｐｉ未満である場合、ＡＢＣ回路１３０は、期待された信号の逆極性のモニタ信号を用い、ＡＢＣ回路１３０は、Ｑ変調器１１１の直流バイアスを誤った条件にロックする。さらに、ドライバ１１６及び１１７の振幅がＶｐｉである場合、ＡＢＣ回路１３０は、モニタ信号を得ることができず、変調器１１１の直流バイアスを制御することができない。

ここで、ＤＳＰ／ＤＡＣ部１２２の適切な構成をもつ前置補償により生成されたさらに複雑な変調フォーマット及び駆動信号を考慮すると、ドライバ１１６及び１１７の出力は、２を超える値を得ることになる。しかしながら、トーン周波数と信号ボーレートとの間の差を順番に考慮すると、結果として生じるモニタ信号は、ＱＰＳＫのモニタの重ね合せによって得られた信号である、と考えることができる。すなわち、ドライバ１１６及び１１７の出力信号の中の相対的重さは、複雑な駆動信号の振幅分布内の対応するＱＰＳＫ振幅の確率によって決定される。

非特許文献２は、０．５より大きい駆動信号のＰＡＰＲ（平均出力比に対するピーク）に関して、分解されたものはＶｐｉより大きい振幅をもつ支配的なＱＰＳＫに結びつくことになり、そのため、結果として生じるモニタ信号は、期待された極性を有することになる、と記載する。この場合、特許文献１及び非特許文献２などの背景技術は、変調器１１１を効率的に制御することができる。

駆動信号のＰＡＰＲが０．５未満である場合には、Ｖｐｉ未満の振幅をもつ支配的なＱＰＳＫに分解が結びつくことになり、そのため、結果として生じるモニタ信号は、期待されたものとは逆の極性を有することになる。これは、特許文献１の構造をこのような条件のために用いることができない、ということを意味する。

０．５未満のＰＡＰＲの条件は、説明したようにゼロクロス位相比較を反転させることになるので、非特許文献２の構造を、このような条件において用いることができる。しかしながら、これは、付加的なフィードバック、フィードバック切り替え、及びＰＡＰＲのモニタリングのための追加リソースの制約をもたらす。

さらに、非特許文献２におけるＡＢＣ技術は、５０％に近いか若しくは等しい駆動信号のＰＡＰＲをもつ電気的駆動信号に対して非常に貧弱な感度を示す。そのため、非特許文献２におけるＡＢＣ技術は、結果として生じるＰＡＰＲが５０％に等しいので、非特許文献１に記載された、偏波間周波数オフセットのような前置歪みを用いて信号を発出するように構成されたデジタル送信器１００のＩＱ変調器１１１の直流バイアスを、高精度で制御することができない。ＰＡＰＲが５０％近くであるので、同様の不充分な正確さは、例えば６４ＱＡＭ以上などの高インデックスＱＡＭ（直交振幅変調）に対しても現われる。

期待されるものとは逆の極性をモニタ信号が有することになるとともに、位相変調が高水準のフォーマットにおいて実行される時にＡＢＣ回路がＩＱ変調器の直流バイアスを高精度で制御することができない、という問題に対する解決策を、特許文献２特許文献３、及び特許文献４に記載の構造もまた示していない。

本発明の目的は、多種類の変調フォーマットに対して適用可能な光変調器の直流バイアスを制御することができる信号生成装置及び信号生成方法を供給することである。

本発明の信号生成装置は、入力デジタルデータを並列データレーンへデシリアライズするための、シンボルレートＦのデジタルデータの値を少なくとも１つの所定の閾値と比較し（ここでＦは実数である）、比較の結果に基づいてオフセット値を選択し、選択されたオフセット値をデジタルデータに加えるためのデジタル処理手段と、オフセット値を加えたデジタルデータを各データレーンにおいてアナログ信号に変換するための変換手段と、シンボルレートＦにおいて所定の変調フォーマットをもつアナログ信号に従って光波を変調する（ここで、変調信号はＦ／Ｎにおける周波数成分を含み、Ｎは１より真に大きい整数である）ための光変調手段と、を含み、オフセット値は、Ｎ／Ｆの時間的周期性により更新される１セットの選択可能なオフセット値の中から選択される。

本発明の信号生成方法は、入力デジタルデータを並列データレーンにデシリアライズし、シンボルレートＦのデジタルデータの値を少なくとも１つの所定の閾値と比較すし（ここでＦは実数である）、デジタルデータに対するオフセット値を選択し、オフセット値を加えたデジタルデータを各データレーン内のアナログ信号に変換し、シンボルレートＦにおいて所定の変調フォーマットをもつアナログ信号に従って光波を変調する（ここで、変調信号はＦ／Ｎにおける周波数成分を含み、Ｎは１より真に大きい整数である）、手順を含み、オフセット値は、Ｎ／Ｆの時間的周期性により更新される１セットの選択可能なオフセット値の中から選択される。

本発明の非一時的なコンピュータ読み取り可能な記録媒体は、コンピュータに、入力デジタルデータを並列データレーンにデシリアライズする手順、シンボルレートＦのデジタルデータの値を少なくとも１つの所定の閾値と比較する（ここでＦは実数である）手順、比較の結果に基づいてオフセット値を選択する手順、選択されたオフセット値をデジタルデータに加える手順、オフセット値を加えたデジタルデータを各データレーン内のアナログ信号に変換する手順、シンボルレートＦにおいて所定の変調フォーマットをもつアナログ信号に従って光波を変調する（ここで、変調信号はＦ／Ｎにおける周波数成分を含み、Ｎは１より真に大きい整数である）手順を含み、オフセット値は、Ｎ／Ｆの時間的周期性により更新される１セットの選択可能なオフセット値の中から選択される手順、を実行させるプログラムを記録する。

信号生成装置及び信号生成方法は、多種類の変調フォーマットに適用可能な光変調器の直流バイアスを制御させる効果をもたらす。

第１の実施形態によるデジタル送信器の概略図。 図１に示された送信器ＤＳＰの概略図。 第１の実施形態によるデジタルＡＢＣ部のデータ処理における定義のタイミングを表わすタイムチャート。 図３に示されたデジタルプロセスを表わすフローチャート。 図１の送信器の動作のタイムチャート。 図１のデジタル送信器の動作の別のタイムチャート。 図１のデジタル送信器の動作の別のタイムチャート。 デジタル送信器（ＱＰＳＫ）の変調器を駆動するために用いられる異なる構成の信号の特性の概要。 デジタル送信器（１６ＱＡＭ）の変調器を駆動するために用いられる異なる構成の信号の特性の概要。 デジタル送信器（２５６ＱＡＭ）の変調器を駆動するために用いられる異なる構成の信号の特性の概要。 デジタル送信器（５ＧＨｚのオフセットによるＱＰＳＫ変調）の変調器を駆動するために用いられる異なる構成の信号の特性の概要。 デジタル送信器（ＣＤの前置補償が１０，０００ｐｓ／ｎｍであるＱＰＳＫ変調）の変調器を駆動するために用いられる異なる構成の信号の特性の概要。 図８〜図１２の構成に対するチャイルドＭＺＭのバイアスの制御のシミュレーション結果の概要。 図８〜図１１の構成に対するＩＱ変調器の直角位相の角度の制御のシミュレーション結果の概要。 図１２の構成に対するＩＱ変調器の直角位相の角度の制御のシミュレーション結果の概要。 第２の実施形態による光トランスポンダの概略図。 本出願に関連する光送信器１００の概略図。 図１７のＡＢＣ回路によって用いられるモニタ信号のシミュレーション結果の概要。

（第１の実施形態）
図１は、本発明の第１の実施形態による送信器３００の概略図である。送信器３００は、入力データストリーム３０１に従って光波信号３０２を生成する。入力データストリーム３０１は、論理ストリームを表わし、並列の支流（トリビュタリ）内にいくつかの下位ビットレートを含んでもよい。

送信器３００は、遠隔的に供給された制御信号に従って機能を制御するユーザ制御部３０５を含む。送信器３００は、レーザ３１０によって発せられた光搬送波を変調するＤＰ−ＩＱ変調器３１１を含む。ＤＰ−ＩＱ変調器３１１は、光波の偏波を維持しながら入力光波を分割する定偏波カップリング部を含む。ＤＰ−ＩＱ変調器３１１は、図１７のＩＱ変調器１１１と同様の２つのＩＱ変調器をさらに含む。光波信号の分割された部分は、偏波（Ｘ偏波及びＹ偏波）ごとのＩＱ変調器の各々によって変調される。２つのＩＱ変調器の出力は、Ｘ偏波及び直交するＹ偏波を用いて、偏波多重信号を生成するために直交方式で組み合わされる。

そのため、ＤＰ−ＩＱ変調器３１１は、図１７のモニタＰＤ１１５と同様の２つの集積化モニタＰＤを有し、一方のＰＤは、Ｘ偏波のためのものであり、別のＰＤは、Ｙ偏波のためのものである。ＤＰ−ＩＱ変調器３１１は、駆動信号ＸＩ（同位相のＸ偏波）、ＸＱ（直角位相のＸ偏波）、ＹＩ（同位相のＹ偏波）、及びＹＱ（直角位相のＹ偏波）のための４つの高速データ入力を有する。駆動信号ＸＩ、ＸＱ、ＹＩ、及びＹＱは、ＴＸ ＤＳＰ３２０から出力され、ドライバ（Ａｍｐ）３１６〜３１９によってそれぞれ増幅され、光搬送波を変調するためにＤＰ−ＩＱ変調器３１１に供給される。

６つの直流バイアスが、ＤＰ−ＩＱ変調器３１１に対して入力され、３つのバイアスは、Ｘ偏波のために、すなわち、ＸＩチャイルドＭＺＭバイアス、ＸＱチャイルドＭＺＭ、及び直角位相のＸ角度のために用いられる。３つの残りのバイアスは、Ｙ偏波のために、すなわち、ＹＩチャイルドＭＺＭバイアス、ＹＱチャイルドＭＺＭ、及び直角位相のＹ角度のために用いられる。

入力データストリーム３０１は、送信器ＤＳＰ（ＴＸ ＤＳＰ）３２０に供給される。送信器ＤＳＰ３２０は、シリアライザ／デシリアライザ（ＳＥＲ／ＤＥＳ）機能と、多重化機能と、符号化機能と、信号処理機能と、専用の信号処理機能とを含む。送信器ＤＳＰ３２０は、ＤＰ−ＩＱ変調器３１１を駆動するために４つのデータレーンＸＩ、ＸＱ、ＹＱ、及びＹＱを生成する４つのＤＡＣを含む。もしくは、送信器ＤＳＰ３２０は、信号を受信するために、デジタル化、信号処理、及び復調の機能を含むトランスポンダＤＳＰ内部に集積化されてもよい。送信器ＤＳＰ３２０による４つの高速アナログ信号出力は、３１６、３１７、３１８、及び３１９で示される４つのドライバにそれぞれ供給される。ドライバ３１６〜３１９は、ドライバの出力の振幅がＤＰ−ＩＱ変調器３１１に適するように、送信器ＤＳＰ３２０の出力を増幅する。４つのドライバの出力は、ＤＰ−ＩＱ変調器３１１の４つの高速入力に接続される。

ＡＢＣ回路３３０は、ＤＰ−ＩＱ変調器３１１のＸ偏波に専用のモニタＰＤ（モニタ（Ｘ））の出力に従ってＤＰ−ＩＱ変調器３１１のＸ偏波のための３つの直流バイアスを制御する。モニタＰＤの出力は、３つの同一のモニタ信号に分割されて、フィルタリング部３３４、３３５、及び３３６にそれぞれ供給される。

フィルタリング部３３４〜３３６は、送信器ＤＳＰ３２０内の処理において規定された周波数の成分を抽出する。Ｉバイアス制御部３３１は、フィルタ３３４の出力から生成された誤差信号を最小化するためにＤＰ−ＩＱ変調器３１１のＸＩ直流バイアスを制御し、送信器ＤＳＰ３２０によって生成された同期信号（同期（Ｘ））を制御する。制御部３３２は、フィルタ３３５の出力から生成された誤差信号を最小化するためにＤＰ−ＩＱ変調器３１１のＸＱ直流バイアスを制御し、同期信号を制御する。位相制御部（φ _ＩＱ 制御）３３３は、フィルタ３３６の出力から生成された誤差信号を最小化するためにＤＰ−ＩＱ変調器３１１の直角位相の角度に対応する直流バイアスを制御し、同期信号を制御する。

ＡＢＣ回路３３０は、アナログ回路及びアナログフィルタにより実現することができる。もしくは、ＡＢＣ回路３３０は、デジタル制御回路及びデジタルフィルタにより実現することができる。この場合、ＡＢＣ回路３３０は、ＤＳＰ３２０に集積化されてもよい。

ＡＢＣ回路３４０の構造は、ＡＢＣ回路３３０と同一である。すなわち、ＡＢＣ回路３４０も、フィルタリング部３３４〜３３６及び制御部３３１〜３３３に対応する３つのフィルタリング部及び３つの制御部を含む。ＡＢＣ回路３４０は、Ｙ偏波に専用のモニタＰＤ（モニタ（Ｙ））の出力に従ってＤＰ−ＩＱ変調器３１１のＹ偏波のための３つの直流バイアスを制御する。ＡＢＣ回路３３０及び３４０は、２つのモニタＰＤに従ってＤＰ−ＩＱ変調器３１１の６つの直流バイアスを制御する単一のユニットに集積化されてもよい。

図２は、図１に表わされた送信器ＤＳＰ３２０の概略図である。送信器ＤＳＰ３２０には、並列の下位ビットレートトリビュタリとして機能することができる入力データストリーム３０１が供給される。送信器ＤＳＰ３２０は、ＤＡＣ ＸＩ４５０、ＤＡＣ ＸＱ４５１、ＤＡＣ ＹＩ４５２、及びＤＡＣ ＹＱ４５３の４つのＤＡＣを通じて、デジタル送信器３００の変調器を駆動するために用いることができる４つのアナログ信号を出力する。

入力データストリーム３０１は、論理ビットストリームであり、シリアライザ／デシリアライザ（ＳＥＲ／ＤＥＳ）４２０により低レート並列トリビュタリに変換される。

符号化及びＦＥＣ部４２１は、グレイ符号化、差分符号化、及びＦＥＣ（前方誤り訂正）符号化のためのビットレーンを符号化する。デジタルＲＺカービング部４３０は、デジタルデータ上のスペクトル成形に加えて、ＲＺ（ゼロ復帰）パルスカービング成形を実行する。

線形前置歪み部４３１は、線形劣化の前置補償を実行する。線形前置歪み部４３１は、周波数領域におけるＣＤ（波長分散）量を前置補償することができる。非線形前置歪み部４３２は、非線形歪みを緩和するために信号処理を実行する。非線形前置歪み部４３２は、偏波間デジタル周波数オフセットを実行することができる。

ＴＸ不完全性前置歪み部４３３は、アパーチャ効果に加えて、ドライバ及び変調器の特性による線形性の劣化と同様に、送信器のドライバ及び変調器のドライバのＤＡＣの帯域幅制限による劣化を含む、送信器フロントエンドによる歪みを補償する。

第１の実施形態によれば、送信器ＤＳＰ３２０は、図２における、デジタルＡＢＣ部、ＡＢＣ ＸＩ４４０、ＡＢＣ ＸＱ４４１、ＡＢＣ ＹＩ４４２、及びＡＢＣ ＹＱ４４３を備える。

デジタルＡＢＣ部４４０は、送信器ＤＳＰ３２０の前のユニットから来るデジタル信号を処理する。デジタル信号は、トリビュタリＸＩ（ＤＡＣ ＸＩ４５０）のＤＡＣを目的地とされる。デジタルＡＢＣ部４４０は、整数Ｎ（ＸＩ）により特徴づけられる。整数Ｎ（ＸＩ）は、デジタルＡＢＣ部４４０のプロセスの周期性に関連する。

同様に、それぞれのデジタルＡＢＣ部４４１、４４２、及び４４３は、送信器ＤＳＰ３２０の前のユニットから来るデジタル信号を処理する。デジタル信号は、それぞれのチャネルＸＱ（ＤＡＣ ＸＱ４５１）、ＹＩ（ＤＡＣ ＹＩ４５２）、及びＹＱ（ＤＡＣ ＹＱ４５３）のＤＡＣを目的地とされる。ＤＡＣ４５１〜４５３は、それぞれの整数Ｎ（ＸＱ）、Ｎ（ＹＩ）、及びＮ（ＹＱ）により特徴づけられる。整数Ｎ（ＸＱ）、Ｎ（ＹＩ）、及びＮ（ＹＱ）は、デジタルＡＢＣ部４４１、４４２、及び４４３のプロセスの周期性にそれぞれ関連する。

４つのそれぞれのデジタルＡＢＣ部４４０、４４１、４４２、及び４４３は、デジタル信号の１シンボル期間のＮ（ＸＩ）、Ｎ（ＸＱ）、Ｎ（ＹＩ）、又はＮ（ＹＱ）倍のプロセスのそれぞれの時間的周期性によりデジタル信号を処理する。送信器ＤＳＰ３２０が送信器３００において用いられる時に、デジタルＡＢＣ部４４０、４４１、４４２、及び４４３は、シンボルレートＦの光波信号３０２がＦ／Ｎ（ＸＩ）、Ｆ／Ｎ（ＸＱ）、Ｆ／Ｎ（ＹＩ）、及びＦ／Ｎ（ＹＱ）の周波数成分を含むように、デジタル信号を処理する。

同期部４１１は、プロセスの開始及び周期性の情報及びユニットが信号を処理しているか信号を通過させているかの情報を含む、デジタルＡＢＣ部４４０、４４１、４４２、及び４４３からのタイミング情報を集める。

同期部４１１は、ＡＢＣ回路３３０のＩバイアス制御部３３１に対してデジタルＡＢＣ部４４０の同期化の情報、Ｑ制御部３３２に対してデジタルＡＢＣ部４４１の同期化の情報、位相制御部３３３に対してデジタルＡＢＣ部４４０及び４４１の両方の同期化の情報を供給する。

また、同期部４１１は、ＡＢＣ回路３４０のＩ制御部に対してデジタルＡＢＣ部４４２の同期化の情報、ＡＢＣ回路３４０のＱ制御部に対してデジタルＡＢＣ部４４３の同期化の情報、ＡＢＣ回路３４０の直角位相の角度の制御部に対してデジタルＡＢＣ部４４２及び４４３の同期化の情報を供給する。

制御部４１０に対する外部制御信号入力によって、送信器ＤＳＰ３２０を制御することができ、送信器ＤＳＰ３２０を再構成することができる。制御部４１０は、ＳＥＲ／ＤＥＳ部４２０を、選択された変調フォーマットに従って符号化及びＦＥＣ部４２１を、及び選択された信号形状構成に従ってデジタルＲＺカービング部４３０を、制御し再構成することができる。

制御部４１０は、補償される線形劣化の選択された量及び性質に従って線形前置歪み部４３１と、選択された条件及びパラメータに従って非線形前置歪み部４３２とを、制御し再構成することができる。

制御部４１０は、同期部４１１に加えて、４つのデジタルＡＢＣ部４４０〜４４３と、４つのＤＡＣ４５０〜４５３と、保存された送信器特性に従ってＴＸ不完全性前置補償部４３３と、を制御し再構成することができる。

図３は、第１の実施形態による、デジタルＡＢＣ部４４０、４４１、４４２、及び４４３のデータ処理における定義されたタイミングを表わすタイムチャートである。入力データ５０１は、Ｌビットから構成され、ここで、Ｌは送信器ＤＳＰ３２０のデータ形式に応じて選択される整数である。

整数Ｎにより特徴づけられたデジタルＡＢＣ部４４０と同様の変調器制御処理装置を考慮すると、処理装置は、５０２で示された１セットの定数と、２セットの変数５０３及び５０４とを有する。

定数セット５０２は、Ａ（０）〜Ａ（ｈ）で示されたｈ＋１値の閾値セットを含み、ここで、ｈは整数である。閾値セットのＡ（ｍ）の各値は（Ｌ−ｋ）ビットデータである。ここで、ｍは、０以上且つｈ以下であり、Ｌ及びｋは、Ｌ＞ｋになるような整数である。定数Ａ（０）〜Ａ（ｈ）は、昇順でソートされる。

変数セット５０３は、オフセットのセットを含み、Ｏ（０）〜Ｏ（ｈ＋１）で示されたｈ＋２値を備える。オフセットセットの各値Ｏ（ｍ）は、ｊビットデータであり、ここで、ｊは、整数であり、ｊは、関係ｊ＜ｋ＜Ｌによる整数Ｌ及びｋに関連する。

そして、変数セット５０４は、極性セットを含み、Ｐ（０）〜Ｐ（ｈ＋１）で示されたｈ＋２個の値を備える。オフセットの各値Ｐ（ｍ）は、１ビットの符号化バイナリデータになり得る。すなわち、Ｐ（ｍ）は、正符号（＋１）又は負（−１）符号を表わす。

変数セットＯ（０）〜Ｏ（ｈ＋１）５０３の値及びＰ（０）〜Ｐ（ｈ＋１）５０４は、１シンボル期間のＮ倍の時間的周期性により同時に数回更新される。例えば、シンボル期間のＮ／２倍ごとに、変数セットＯ（０）〜Ｏ（ｈ＋１）５０３及びＰ（０）〜Ｐ（ｈ＋１）５０４は、２回更新される。周期性の前半において、オフセット変数セットＯ（０）〜Ｏ（ｈ＋１）は、Ｖ（０）〜Ｖ（ｈ＋１）で示されたｊビットの１セットのｈ＋２の定数値により定義される。周期性の後半において、オフセット変数セットＯ（０）〜Ｏ（ｈ＋１）５０３は、Ｗ（０）〜Ｗ（ｈ＋１）で示されたｊビットの１セットのｈ＋２の定数値により定義される。

極性変数セットＰ（０）〜Ｐ（ｈ＋１）５０４は、Ｒ（０）〜Ｒ（ｈ＋１）で示された１セットのｈ＋２の定数値により周期性の前半、及びＳ（０）〜Ｓ（ｈ＋２）で示された１セットのｈ＋２の定数値により周期性の後半で同時に定義される。定数セットＡ（０）〜Ａ（ｈ）、Ｖ（０）〜Ｖ（ｈ＋１）、Ｗ（０）〜Ｗ（ｈ＋１）、Ｒ（０）〜Ｒ（ｈ＋１）、Ｓ（０）〜Ｓ（ｈ＋１）は、外部制御によって再定義されることができる。

図４は、図３に示されたデジタルプロセスを表わすフローチャートである。デジタル信号処理は、前のデジタル信号プロセス５１０からのデータ供給において開始する。動作５１１は、処理データのＬ−ｋの最上位ビット（ＭＳＢ）の評価である。処理データのＬ−ｋのＭＳＢは、図３上で定義された閾値Ａ（０）〜Ａ（ｈ）と比較される。比較結果５２０〜５２ｈ＋１のｈ＋２のケースは、図４に示される。それぞれのケース５２０〜５２ｈ＋１に対して、それぞれの５３０〜５３ｈ＋２のプロセスが、データに対して適用される。

第１のケース５２０において、ここで、Ｌ−ｋのＭＳＢは、最小の閾値Ａ（０）より低く、動作５３０は、処理データ上で実行される。

第２のケースから、最後から２番目のケース５２１〜５２ｈまで、ケース５２ｍ＋１に対応する２つの閾値Ａ（ｍ）及びＡ（ｍ＋１）がある。ケース５２ｍ＋１では、処理データのＬ−ｋのＭＳＢは、Ａ（ｍ）以上で且つＡ（ｍ＋１）未満である。この場合、プロセス５３ｍ＋１がデータに対して適用される。最後ケース５２ｈ＋１において、データのＬ−ｋのＭＳＢは、最高値の閾値Ａ（ｈ）以上であり、プロセス５３ｈ＋１がデータに対して適用される。

５３０〜５３ｈ＋１のケース群のうちのケース５３ｍについては、極性Ｐ（ｍ）が正である場合、ｊビットを有するオフセット値Ｏ（ｍ）が、処理データの最下位ビット（ＬＳＢ）のｊビットに加えられる。

極性Ｐ（ｍ）が負である場合、オフセット値Ｏ（ｍ）が処理データのＬＳＢのｊビットから減じられる。値Ｏ（ｍ）がヌルであるならば、極性Ｐ（ｍ）が正又は負のいずれであっても同じ結果となる、ということに留意するべきである。

プロセス５４０において、プロセス５３０〜５３ｈ＋１の中の１つのプロセスの結果は、Ｄａｔａ（ｉ）の各々に対して処理装置によって出力される。図４上で表わされたプロセスは、制限されたリソース量で、ＤＳＰ部上で容易に実施することができる、ということに留意するべきである。

図５は、図１の送信器３００の動作のタイムチャートである。図２上で記載された送信器ＤＳＰ３２０は、送信器３００内で用いられる。

ここで、デジタルＡＢＣ部４４０、４４１、４４２、及び４４３を特徴づける数Ｎ（ＸＩ）、Ｎ（ＸＱ）、Ｎ（ＹＩ）、及びＮ（ＹＱ）は、すべてが整数Ｎに等しくなるように選択される。フィルタ部３３４、３３５、及び３３６は、周波数Ｆ／Ｎを中心とする帯域通過フィルタであり、ここで、Ｆは、実数であり、且つ送信器３００によって発せられた信号のシンボルレートである。

曲線６０１は、デジタルＡＢＣ部４４０及び４４２の状態を表わす。曲線６０２は、デジタルＡＢＣ部４４１及び４４３の状態を表わす。曲線６０３は、ＡＢＣ回路３３０のＩバイアス制御部３３１及びＡＢＣ回路３４０のバイアスＩ制御の状態を表わす。曲線６０４は、ＡＢＣ回路３３０のバイアスＱ制御３３２及びＡＢＣ回路３４０のバイアスＱ制御の状態を表わす。曲線６０５は、ＡＢＣ回路３３０の位相制御部３３３及びＡＢＣ回路３４０の直角位相の角度の制御状態を表わす。

ＡＢＣ回路３３０及び３４０がＤＰ−ＩＱ変調器３１１の独立したモニタＰＤを用いるので、ＡＢＣ回路３３０及び３４０は、変調器のバイアスを同時に制御することができ、その一方で、デジタルＡＢＣ部４４０及び４４２、又は、デジタルＡＢＣ部４４１及び４４３は、等しい特性Ｎによって同時に動作する。曲線６０１及び６０２は、同一の周波数及び９０度の相対位相差をもつクロック信号を示す。

クロックの周波数は、Ｆ／Ｎより低いものとされる。例えば、曲線６０１及び６０２の周波数は、Ｆ＝３２Ｇボー及びＮ＝３００００に対して１００Ｈｚとされる。

時間間隔６１０において、デジタルＡＢＣ部４４０、４４１、４４２、及び４４３は、オフである。すなわち、デジタルＡＢＣ部４４０、４４１、４４２、及び４４３は、データを処理せずにデータを通過させる。もしくは、オフ状態のデジタルＡＢＣ部は、バイパスされてもよい。この間隔の間、デジタルＡＢＣ部は、すべてオフであり、バイアスは、制御されない。

時間間隔６１１において、デジタルＡＢＣ部４４０及び４４２は、まだオフである一方で、デジタルＡＢＣ部４４１及び４４３は、オンである。この間隔において、ＡＢＣ回路の他のすべての制御は、オフであるであるが、ＡＢＣ部３３０及び３４０のバイアスＱ制御は、オンである。間隔６１１の間、ＤＰ−ＩＱ変調器３１１の各偏波上のＱバイアスが制御される。

間隔６１２において、デジタルＡＢＣ部４４０、４４１、４４２、及び４４３のすべてがオンである。この間隔において、ＡＢＣ回路の他のすべての制御がオフである一方で、ＡＢＣ回路３３０及び３４０の直角位相の角度のバイアス制御は、オンである。間隔６１２の間に、変調器３１１の各偏波上の直角位相の角度が制御される。

間隔６１３において、デジタルＡＢＣ部４４１及び４４３がオフである一方で、デジタルＡＢＣ部４４０及び４４２は、オンである。この間隔において、ＡＢＣ回路の他のすべての制御がオフである一方で、ＡＢＣ回路３３０及び３４０のバイアスＩ制御は、オンである。間隔６１３の間に、変調器３１１の各偏波上のＩバイアスが制御される。連続する時間は、間隔６１０、６１１、６１２、及び６１３の繰り返しから構成される。

上記のように、デジタルＡＢＣ部４４０〜４４３、バイアスＩ制御、バイアスＱ制御、及びＡＢＣ回路３３０及び３４０の直角位相の角度のバイアス制御は、曲線６０１〜６０５として記載された同一周波数によるクロックに同期して「オン」及び「オフ」の状態を繰り返す。

図６は、図１の送信器の動作の別のタイムチャートである。ここで、デジタルＡＢＣ部４４０、４４１、４４２、及び４４３を特徴づける数Ｎ（ＸＩ）、Ｎ（ＸＱ）、Ｎ（ＹＩ）、及びＮ（ＹＱ）は、すべてが整数Ｎに等しくなるように選択される。

曲線６２１は、デジタルＡＢＣ部４４０及び４４２の状態を表わす。曲線６２２は、デジタルＡＢＣ部４４１及び４４３の状態を表わす。曲線６２３は、ＡＢＣ回路３３０のＩバイアス制御３３１及びＡＢＣ回路３４０のＩバイアス制御の状態を表わす。曲線６２４は、ＡＢＣ回路３３０のＱバイアス制御３３２及びＡＢＣ回路３４０のＱバイアス制御の状態を表わす。曲線６２５は、ＡＢＣ回路３３０の位相制御部３３３及びＡＢＣ回路３４０の直角位相の角度の制御状態を表わす。

曲線６２１及び６２２は、同一の周波数及び１２０度の相対的位相をもち、２／３のデューティサイクルをもつクロック信号である。

時間間隔６３０において、ＤＳＰ部４４１及び４４３が、まだオフである一方で、ＤＳＰ部４４０及び４４２は、オンである。この間隔において、ＡＢＣの他のすべての制御がオフである一方で、ＡＢＣ回路３３０及び３４０のＩバイアス制御は、オンである。間隔６３０の間に、変調器３１１の各偏波上のＩバイアスが制御される。

間隔６３１において、デジタルＡＢＣ部４４０及び４４２がオフである一方で、デジタルＡＢＣ部４４１及び４４３は、オンである。この間隔において、ＡＢＣ回路の他のすべての制御がオフである一方で、ＡＢＣ回路３３０及び３４０のＱバイアス制御は、オンである。間隔６３１の間に、変調器３１１の各偏波上のＱバイアスが制御される。

間隔６３２において、ＤＳＰ部４４０、４４１、４４２、及び４４３のすべてが、オンである。この間隔において、ＡＢＣ回路の他のすべての制御がオフである一方で、ＡＢＣ回路３３０及び３４０の直角位相の角度のバイアス制御は、オンである。間隔６３２の間に、変調器３１１の各偏波上の直角位相の角度が制御される。連続する時間は、間隔６３０、６３１、及び６３２の繰り返しから構成される。

上記のように、デジタルＡＢＣ部４４０〜４４３、Ｉバイアス制御、Ｑバイアス制御、及びＡＢＣ回路３３０及び３４０の直角位相の角度のバイアス制御は、曲線６２１〜６２５として記載された同一周波数によるクロックに同期して「オン」及び「オフ」の状態を繰り返す。

図７は、図１のデジタル送信器の動作の別のタイムチャートである。ここで、プロセス部４４１及び４４３を特徴づける数Ｎ（ＸＱ）及びＮ（ＹＱ）が、２Ｎ（２のＮ倍）に等しいものとして、選択される一方で、プロセス部４４０及び４４２を特徴づける数Ｎ（ＸＩ）及びＮ（ＹＩ）は、整数Ｎに等しいものとして、選択される。

フィルタＩ３３４及びフィルタφ _ＩＱ ３３６は、周波数Ｆ／Ｎを中心とする帯域通過フィルタである。数Ｎ（ＸＱ）及びＮ（ＹＱ）が２Ｎである一方で、フィルタＱ３３５は、周波数Ｆ／２Ｎを中心とする帯域通過フィルタである。

曲線６４１は、デジタルＡＢＣ部４４０及び４４２の状態を表わす。曲線６４２は、デジタルＡＢＣ部４４１及び４４３の状態を表わす。

曲線６４３は、ＡＢＣ回路３３０のＩバイアス制御３３１及びＡＢＣ回路３４０のＩバイアス制御回路の状態を表わす。曲線６４４は、ＡＢＣ回路３３０のＱバイアス制御３３２及びＡＢＣ回路３４０のＱバイアス制御の状態を表わす。曲線６４５は、ＡＢＣ回路３３０の位相制御部３３３及びＡＢＣ回路３４０の直角位相の角度の制御状態を表わす。曲線６４１及び６４２は、高い値をもつ定数である。

時間間隔６５０において、デジタルＡＢＣ部４４０、４４１、４４２、及び４４３がすべてオンである。この間隔において、直角位相ＡＢＣの角度の制御がオフである一方で、ＡＢＣ回路３３０及び３４０のＩバイアス制御及びＱバイアス制御は、オンである。間隔６５０の間では、変調器３１１の各偏波上のＩバイアス及びＱバイアスは、同時に制御される。

間隔６５１において、ＤＳＰ部４４０、４４１、４４２、及び４４３のすべてがオンである。この間隔において、ＡＢＣの他のすべての制御がオフである一方で、ＡＢＣ回路３３０及び３４０の直角位相の角度のバイアス制御は、オンである。間隔６５１の間には、変調器３１１の各偏波上の直角位相の角度が制御される。連続する時間は、間隔６５０及び６５１の繰り返しから構成される。

図７のケースによれば、デジタルＡＢＣ部４４０〜４４３は、常にオンである。Ｉバイアス制御、Ｑバイアス制御、及びＡＢＣ回路３３０及び３４０の直角位相の角度のバイアス制御は、曲線６４３〜６４５として記載された同一周波数のクロックに同期して「オン」及び「オフ」の状態を繰り返す。デジタルＡＢＣ部４４０及び４４２を特徴づけるための数がＮであり、デジタルＡＢＣ部４４１及び４４３を特徴づけるための数が２Ｎであるので、ＸＩ、ＸＱ、ＹＩ、ＹＱ信号のための誤差信号の各々を識別することができる。

次に、動作の例が説明される。図１の送信器３００は、３２ＧボーのシンボルレートＦの再構成可能なデジタル送信器である。送信器３００は、図６のタイムチャートに従って動作する。数Ｎは、４０９６に等しくされる。送信器ＤＳＰ３２０内のデータは、０〜２５５の範囲の８つのビットデータである。デジタルＡＢＣ部４４０、４４１、４４２、及び４４３は、同一のセッティングを有する。すなわち、数ｈは、２つの閾値Ａ（０）＝６４及びＡ（１）＝１９２を規定するために、ｈ＝１とされる。

オフセットが１つのビット値のみであるように、数ｊは、ｊ＝１とされる。オフセット値の第１のセットは｛Ｖ（０）＝１、Ｖ（１）＝１、Ｖ（２）＝１｝に等しく、オフセット値の第２のセットは｛Ｗ（０）＝１、Ｗ（１）＝１、Ｗ（２）＝１｝に等しい。極性値の第２のセットが｛Ｓ（０）＝−１、Ｓ（１）＝１、Ｓ（２）＝−１｝である一方で、極性値の第１のセットは｛Ｒ（０）＝１、Ｒ（１）＝−１、Ｒ（２）＝１｝である。ＤＳＰ３２０は、データと閾値Ａ（０）〜Ａ（ｈ）との比較結果に応じて現在の極性変数セットＰ（０）〜Ｐ（ｈ＋１）（すなわちＲ（０）、Ｒ（１）、Ｒ（２）、Ｓ（０）、Ｓ（１）、又はＳ（２）のうちの１つ）に等しい同期信号を供給する。

Ｆ＝３２Ｇボー及びＮ＝４０９６の構成において、データの最初の２０４８シンボルに対して、オフセット値の第１のセットは｛Ｖ（０）＝１、Ｖ（１）＝１、Ｖ（２）＝１｝であり、極性値の第１のセットは｛Ｒ（０）＝１、Ｒ（１）＝−１、Ｒ（２）＝１｝である。そして、データの２番目の２０４８シンボルに対して、オフセット値の第２のセットは｛Ｗ（０）＝１、Ｗ（１）＝１、Ｗ（２）＝１｝であり、極性値の第２のセットは｛Ｓ（０）＝−１、Ｓ（１）＝１、Ｓ（２）＝−１｝である。従って、オフセット値を変化させる周波数及び極性を変化させる周波数は、Ｆ／Ｎ、すなわち、約７．８ＭＨｚ（＝３２Ｇボー／４０９６）に等しい。同期信号は、上記の手続きによって加えられた、信号に対するオフセット値の変化の位相を示す。

オフセット値のセットが｛Ｖ（０）＝１、Ｖ（１）＝１、Ｖ（２）＝１｝であり、極性値のセットが｛Ｒ（０）＝１、Ｒ（１）＝−１、Ｒ（２）＝１｝である場合、データ（Ｄａｔａ（ｉ）〜Ｄａｔａ（ｉ＋２Ｎ−１））は、送信器ＤＳＰ３２０内で以下の通り処理される。

（ａ１）データの値が６４未満である場合、Ｒ（０）＝１であるので、Ｖ（０）（＝１）が、データのＬＳＢに加えられる。
（ａ２）データの値が６４以上で且つ１９２未満であれば、Ｒ（１）＝−１であるので、Ｖ（１）（＝１）が、データのＬＳＢから減じられる。
（ａ３）データの値が１９２以上であれば、Ｒ（２）＝１であるので、Ｖ（１）（＝１）が、データのＬＳＢに加えられる。

オフセット値のセットが｛Ｗ（０）＝１、Ｗ（１）＝１、Ｗ（２）＝１｝であり、極性値のセットが｛Ｓ（０）＝−１、Ｓ（１）＝１、Ｓ（２）＝−１｝である場合、データは、以下の通り処理される。

（ｂ１）データの値が６４未満であれば、Ｓ（０）＝−１であるので、Ｗ（０）（＝１）が、データのＬＳＢから減じられる。
（ｂ２）データの値が６４以上で且つ１９２未満であれば、Ｓ（１）＝１であるので、Ｗ（１）（＝１）が、データのＬＳＢに加えられる。
（ｂ３）データの値が１９２以上であれば、Ｒ（２）＝−１であるので、Ｗ（１）（＝１）が、データのＬＳＢから減じられる。

処理（ａ１）〜（ａ３）及び（ｂ１）〜（ｂ３）によれば、データの分布がＮ／２期間ごとに変化するので、データのＬＳＢは、Ｆ／Ｎの頻度で１ビット変化する。結果として、モニタＰＤによって生成されたモニタ信号（モニタ（Ｘ）及びモニタ（Ｙ））は、周波数Ｆ／Ｎを有する。そのため、ＡＢＣ回路３３０及び３４０は、ＡＢＣ回路３３０及び３４０内のフィルタから出力されたモニタ信号に基づいて直流バイアス（Ｘ）及び直流バイアス（Ｙ）を制御することができる。

次に、様々な変調方式におけるドライバアンプの出力の分布が説明される。

第１の構成において、送信器３００は、ＱＰＳＫ信号を生成するように構成される。符号化及びＦＥＣ部４２１は、ＱＰＳＫデータを符号化するように設定される。デジタルＲＺカービング部４３０、線形前置歪み部４３１、及び非線形前置歪み部４３２は、オフにされる。図８は、変調器３１１に対してＶｐｉによって正規化されたドライバアンプ３１６、３１７、３１８、及び３１９（Ｖｄｒｉｖｅｒ）の出力の分布を表わす。信号は、等しい確率をもつＶｄｒｉｖｅｒ／Ｖｐｉ＝１及びＶｄｒｉｖｅｒ／Ｖｐｉ＝−１の２つの値を有する。

以下の図９〜図１２において、ドライバの出力の分散の各々は、Ｖｄｒｉｖｅｒ／Ｖｐｉ＝０の軸に関して対称的である。そのため、図９〜図１２における分散の各々は、図８の分散の重ね合せによって表現することができる。

第２の構成において、送信器３００は、１６ＱＡＭ信号を発出する。符号化及びＦＥＣ部４２１は、１６ＱＡＭデータを符号化するように設定される。デジタルＲＺカービング部４３０、線形前置歪み部４３１、及び非線形前置歪み部４３２は、オフにされる。図９は、変調器３１１のＶｐｉによって正規化されたドライバ３１６、３１７、３１８、及び３１９の出力の分散を表わす。信号は、等しい確率を持つ４つの値を有する。

この場合、図９の分散は、Ｖｄｒｉｖｅｒ／Ｖｐｉが＋１及び−１”に等しく、Ｖｄｒｉｖｅｒ／Ｖｐｉが＋０．２及び−０．２に等しい場合に、図８の重ね合せによって表現することができる。図１８によって説明されるように、Ｖｄｒｉｖｅｒ／Ｖｐｉが＋１及び−１である場合、モニタ信号は、曲線２１１として示され、Ｖｄｒｉｖｅｒ／Ｖｐｉが＋０．２及び−０．２である場合、モニタ信号は、図１８の曲線２１７と同様に示される。結果として、Ｖｄｒｉｖｅｒ／Ｖｐｉが＋１及び−１であり、Ｖｄｒｉｖｅｒ／Ｖｐｉが＋０．２及び−０．２であるモニタ信号は、既知の技術が適用される場合にモニタ信号の全体を相殺する。

本実施形態において、上記の手続き（ａ１）〜（ａ３）及び（ｂ１）〜（ｂ３）が、データに対して適用される。データの値０は、Ｖｄｒｉｖｅｒ／Ｖｐｉが−１の場合に対応し、データの値２５５は、図９のＶｄｒｉｖｅｒ／Ｖｐｉが＋１である場合に対応する。そのため、第１のセットの値（Ｖ（０）〜Ｖ（２）及びＲ（０）〜Ｒ（２））が用いられる一方で、データの値が６４未満又は１９２以上であれば、値「１」がデータのＬＳＢに加えられ、データの値が６４以上で且つ１９２未満であれば、値「−１」がデータのＬＳＢに加えられる。同じように、第２のセットの値（Ｗ（０）〜Ｗ（２）及びＳ（０）〜Ｓ（２））が用いられる一方で、データの値が６４未満又は１９２以上であれば、値「−１」がデータのＬＳＢに加えられ、データの値６４以上で且つ１９２未満であれば、値「１」がＤａｔａ（ｉ）のＬＳＢに加えられる。従って、前で説明したように、Ｆ／Ｎの周波数をもつモニタ信号（モニタ（Ｘ）及びモニタ（Ｙ））が生成される。モニタ信号を生成する原理は、図１０〜図１２に示される他の信号形式と共通である。

第３の構成において、送信器３００は、２５６ＱＡＭ信号を発出する。符号化及びＦＥＣ部４２１は、２５６ＱＡＭデータを符号化するように設定される。デジタルＲＺカービング部４３０、線形前置歪み部４３１、及び非線形前置歪み部４３２は、オフにされる。図１０は、変調器３１１に対してＶｐｉによって正規化されたドライバ３１６、３１７、３１８、及び３１９の出力の分布を表わす。信号は、１と−１との間で分散された等しい確率をもつ１６の値を有する。

第４の構成において、送信器３００は、５ＧＨｚの偏波間デジタル周波数オフセットによるＱＰＳＫ信号を発出する。符号化及びＦＥＣ部４２１は、ＱＰＳＫデータを符号化するように設定される。さらに、デジタルＲＺカービング部４３０は、オンにされる。線形前置歪み部４３１は、オフにされる。非線形前置歪み部４３２は、５ＧＨｚの偏波間デジタル周波数オフセットを適用するように構成される。図１１は、変調器３１１に対してＶｐｉによって正規化されたドライバ３１６、３１７、３１８、及び３１９の出力の分布を表わす。信号は、離散値分布を有する。

第５の構成において、送信器３００は、１０，０００ｐｓ／ｎｍのＣＤの前置歪みを持つＱＰＳＫ信号を発出する。符号化及びＦＥＣ部４２１は、ＱＰＳＫデータを符号化するように設定される。デジタルＲＺカービング部４３０は、オフにされる。線形前置歪み部４３１は、オンにされ、線形前置歪み部４３１は、周波数領域において１０，０００ｐｓ／ｎｍのＣＤを前置補償するように構成される。非線形前置歪み部４３２は、オフにされる。図１２は、変調器３１１に対してＶｐｉによって正規化されたドライバ３１６、３１７、３１８、及び３１９の出力の分布を表わす。信号は、離散値分布を有する。

図８〜図１２に示されるように、ドライバ３１６〜３１９の出力は、多くの離散値をとる。これらの図は、ドライバの振幅が０〜２Ｖｐｉの範囲に及ぶことを示し、それらのＰＡＰＲが１００％未満であることを示す。そのため、図１８を用いて説明されるように、既知のＡＢＣ制御は、ドライバ出力（Ｖｄｒｉｖｅｒ）のケースを含む変調方式がＶｐｉに略等しい又はそれ以下である場合に、安定化され得ない。

対照的に、本実施形態の送信器３００は、上記の処理ステップに従って変調されるデジタルデータを処理するＤＳＰを採用し、送信器３００は、駆動信号のＰＡＰＲから独立した変調器バイアスを制御するために用いることができる周波数成分を規定（インプリント）することができる。

送信器３００において、データに対するオフセット値は、データの振幅に応じて変化する。例えば、図３及び図４による第１のＮ／２期間の間に、データがＡ（０）未満又はＡ（１）以上あれば、オフセット値は＋１であり、データがＡ（０）以上又はＡ（１）未満であれば、オフセット値は−１である。これらの図内に記載されていた手順は、モニタ信号の振幅が図１８に示されたように低下又は反転される、という影響を緩和する。

次に、本実施形態のためのモニタ信号のシミュレーションの結果が説明される。

図１３は、図８〜図１２の構成に対するチャイルドＭＺＭのバイアスの制御のシミュレーション結果の概要である。図１３は、ＡＢＣ回路３３０のＩバイアス制御部３３１及びＱバイアス制御部３３２に対してそれぞれ供給された誤差信号のシミュレーション結果を示す。誤差信号は、同期信号によって、対応するフィルタの出力の振幅の積として計算される。同期信号は、抽出された信号の位相を示す。曲線８０２、８０３、８０４、８０５、及び８０６は、それぞれのＩバイアス及びＱバイアスに対してプロットされた誤差信号である。ポイント８０１は、Ｖｐｉの最適なバイアスポイントである。

曲線８０２は、送信器３００がＱＰＳＫのための図８の条件に従って設定される場合の誤差信号のシミュレーションの結果である。バイアス電圧の０とＶｐｉのポイント間において、抽出されたモニタ信号は、正位相を有する。そのため、モニタ信号を乗算することによって生成された誤差信号、及び送信器ＤＳＰ３２０によって供給された同期信号は、正であり、直流バイアスを増加することに結びつく。バイアス電圧のＶｐｉと２Ｖｐｉのポイント間において、抽出されたモニタ信号及び同期信号の符号は、逆位相である。そのため、同期信号を乗算することによって生成された誤差信号及びモニタは、負であり、直流バイアスを低減することに結びつく。これは、最適なゼロクロス条件に結びつき、ここで、フィードバックは、ポイント８０１、従ってＶｐｉの安定した電圧に収束する。０及び２Ｖｐｉは、２Ｖｐｉの周期性と同じ条件を表わし、ヌルモニタ信号に結びつく、ということに留意するべきである。しかしながら、逆位相情報のために、これらのポイントは、不安定であり、そのため、フィードバック回路は、最適な直流バイアスであるＶｐｉをロックし追跡するのみである。

曲線８０３は、１６ＱＡＭのための、図９に対応する送信器３００の条件を表わす。モニタ信号は、曲線８０２のものと同様であり、そのため、ＡＢＣ回路は、最適なバイアス条件を追跡しロックすることができる。

曲線８０４は、２５６ＱＡＭのための、図１０に対応する送信器３００の条件を表わす。誤差信号は、曲線８０２のものと同様であり、そのため、ＡＢＣ回路は、最適なバイアス条件を追跡しロックすることができる。

曲線８０５は、デジタル周波数オフセットのための、図１１に対応する送信器３００の条件を表わす。誤差信号は、曲線８０２と同様であり、そのため、ＡＢＣ回路は、最適なバイアス条件を追跡しロックすることができる。

曲線８０６は、ＣＤの前置歪みのための、図１２に対応する送信器３００の条件を表わす。誤差信号は、曲線８０２のものと同様であり、そのため、ＡＢＣ回路は、最適なバイアス条件を追跡しロックすることができる。

図１４は、図８〜図１１の構成に対するＩＱ変調器の直角位相の角度の制御のシミュレーション結果の概要である。図１４は、ＡＢＣ回路３３０の位相制御部３３３に対して供給された誤差信号のシミュレーション結果を示す。曲線８１２、８１３、８１４、及び８１５は、直角位相の角度に対してプロットされた誤差信号である。ポイント８１１は、最適角度である９０度である。

曲線８１２は、送信器３００がＱＰＳＫのための図８の条件に従って設定される場合のシミュレーションの結果である。Ｉ信号とＱ信号との間（ＩＱ位相）の位相差が０度と９０度との間において、抽出されたモニタ信号は、シミュレーションの条件において負位相を有する。そのため、抽出されたモニタ信号とＴＸ ＤＳＰ３２０によって供給された同期信号の反転とを乗算することによって生成された誤差信号は、正であり、角度を増加することに結びつく。９０度と２７０度との間において、抽出されたモニタ信号及び同期信号は、同位相である。そのため、同期信号の反転とモニタ信号とを乗算することによって生成された誤差信号は、負であり、直流バイアスを低減することに結びつく。これは、フィードバックがポイント８１１に収束する最適なゼロクロス条件に結びつき、従って安定した９０度の角度に収束する。２７０度がヌルモニタ信号に結びつく、ということに留意するべきである。しかしながら、位相情報のために、このポイントは不安定であり、そのため、フィードバック回路は、９０度の位相をロックし追跡するのみである。さらに、本実施形態による方法は、Ｉ信号とＱ信号との間の位相差の９０度と−９０度（＝２７０度）との間を区別することができる。

ここで、本発明において、モニタ信号及び同期信号を乗算する場合、抽出されたモニタ信号及び同期信号の当初の符号の各々は、バイアス制御が収束されるように、ＡＢＣ回路又はシミュレーションの構成に従って選択されてもよい。

曲線８１３は、１６ＱＡＭのための、図９に対応する条件を表わす。誤差信号は、曲線８１２のものと同様であり、そのため、ＡＢＣ回路３３０は、最適な角度条件を追跡しロックすることができる。曲線８１４は、２５６ＱＡＭのための、図１０に対応する条件を表わす。誤差信号は、曲線８１２のものと同様であり、そのため、ＡＢＣ回路３３０は、最適なバイアス条件を追跡しロックすることができる。曲線８１５は、デジタル周波数オフセットのための、図１１に対応する条件を表わす。誤差信号は、曲線８１２のものと同様であり、そのため、ＡＢＣ回路は、最適なバイアス条件を追跡しロックすることができる。

さらに、本実施形態によるＡＢＣ回路は、位相差の９０度と−９０度とを区別することができ、そのため、適用される周波数オフセットは適切な符号を有し、受信信号は最適なものとなる。

図１５は、図１２の構成のためのＩＱ変調器の直角位相の角度の制御のシミュレーション結果の概要である。図１５は、図１２に対応する条件のための、すなわち１０，０００ｐｓ／ｎｍのＣＤの前置補償による、ＡＢＣ回路３３０の位相制御部３３３に供給された誤差信号のシミュレーション結果を示す。ポイント８２１は、図１４のポイント８１１と同一である。曲線８２６の誤差信号は、曲線８１２のものと同様であり、そのため、ＡＢＣ回路は、直角位相条件の最適角度を追跡しロックすることができる。同じく、実施形態によれば、直角位相の角度は、９０度にロックされ、−９０度の角度は、安定しない。これは、−９０度の角度は逆のＣＤ量の前置歪みをもたらすことになるので、適用される前置歪みは１０，０００ｐｓ／ｎｍであることを保証する。

本実施形態は、ＤＳＰを装備した送信器に対して、追加のコスト、サイズ、又はリソースを要しない、ということは明白である。本実施形態は、送信器に対して適用された様々な変調フォーマット及び様々な前置歪みの条件に対して、スタートアップにおいて及び動作の間に、デジタル送信器のＩＱ変調器が確実な正確性及び高精度で制御することを可能にする。そのため、本実施形態は、送信器における変調フォーマット及び信号処理の広く且つ再構成可能な条件において、デジタル送信器による高品質の信号の送信及び受信を可能にする。本実施形態は、適切な符号でＩＱ変調器の直角位相の角度を制御することができ、そのため、本実施形態は、前置補償処理において適切なパラメータで処理された信号の送信を可能にする。

さらに、以下の最小構成は、第１の実施形態と同じ効果を得る。すなわち、送信器３００（デジタル処理装置）の最小構成は、送信器ＤＳＰ ３２０（デジタル処理部）と、ＤＰ−ＩＱ変調器３１１（光変調手段）と、モニタＰＤ（検出手段）と、フィルタ３３４〜３３６（フィルタ手段）と、制御部３３１〜３３３（制御手段）とを含む。送信器ＤＳＰ３２０は、シンボルレートＦ（Ｆは１より大きい整数である）のデジタルデータの値を少なくとも１つの所定の閾値と比較し、比較の結果に基づいてＮ／Ｆ（Ｎは１より大きい整数である）の周期性を有するオフセット値を選択し、選択されたオフセット値をデジタルデータに加え、オフセット値を追加したデジタルデータを各レーン内のアナログ信号に変換する。

ＤＰ−ＩＱ変調器は、シンボルレートＦにおいて所定の変調フォーマットで、オフセット値を加えたデジタルデータに従って光波を変調する。モニタＰＤは、変調された光波からモニタ信号を生成する。

フィルタ３３４〜３３６は、周波数Ｆ／Ｎと同じ周波数又はＦ／Ｎの高調波周波数にて、モニタ信号から周波数成分を抽出する。

制御部３３１〜３３３は、モニタ信号に従ってＤＰ−ＩＱ変調器のためのバイアス電圧を制御する。

（第２の実施形態）
図１６は、本発明の第２の実施形態による、光トランスポンダ９００の概略図である。トランスポンダ９００は、データストリーム９０１に従って変調光波信号９０２を生成する送信器９９０を含む。データストリーム９０１は、論理ストリームを表わしており、いくつかのより低速なビットレートの並列トリビュタリを含んでもよい。

トランスポンダ９００は、また、受信されてデータストリーム９０３へ復調される光信号９０４を受信する受信器９９１を含む。データストリーム９０３は、論理ストリームを表わしており、いくつかのより低速なビットレートの並列トリビュタリを含んでもよい。

トランスポンダ９００は、遠隔的に供給される制御信号に従ってトランスポンダの機能を制御するトランスポンダ制御部９０５を含む。

送信器９９０は、レーザ９１０によって発せられる光搬送波を変調するＤＰ−ＩＱ変調器３１１と同一のＤＰ−ＩＱ変調器９１１を含む。ＤＰ−ＩＱ変調器９１１は、ドライバアンプ３１６、３１７、３１８、及び３１９と同様の４つのドライバアンプ９１６、９１７、９１８、及び９１９によって増幅された４つの高速入力電圧に従って、光波を変調する。

受信器９９１は、局部発振器として用いられるレーザ９６０を含む。レーザ９６０から発せられた光は、コヒーレント受信器９６１によって受信信号９０４に混合される。コヒーレント受信器９６１は、偏波ダイバーシティ型コヒーレント混合器と、コヒーレント混合器の４つの出力を検出する４つの平衡光検出器と、平衡検波器の出力を増幅する線形アンプとを含む集積化コヒーレントフロントエンドである。

ＤＳＰ９２０は、送信器９９０によって、及び受信器９９１によって、用いられる。ＤＳＰ９２０の処理装置の機能及び構成は、トランスポンダ制御部９０５を通じて設定し再構成することができる。

ＤＳＰ９２０は、データストリーム９０１に従って、ＤＡＣ９５０、９５１、９５２、及び９５３により４つの高速アナログ信号を生成する。ＤＡＣによって出力された信号は、ドライバアンプ９１６、９１７、９１８、及び９１９によってそれぞれ増幅される。

受信器側では、受信器９６１の４つの出力は、アナログ・デジタル変換器（ＡＤＣ）９５４、９５５、９５６及び９５７によってデジタル化される。ＡＤＣの処理後、結果として生じるデータは、バイナリデータストリーム９０３としてトランスポンダ９００によって出力される。

ＤＳＰ９２０は、データストリーム９０１及び９０３上でシリアライゼーション及びデシリアライゼーションを動作させるシリアライザ／デシリアライザ（ＳＥＲ／ＤＥＳ）部９２１を備える。符号化／復号化（符／復号化）及びＦＥＣ部９２２は、選択された変調フォーマットに従ってＳＥＲ／ＤＥＳ部９２１の出力を符号化し、ＦＥＣのためのフレームを生成する。さらに、符号化／復号化及びＦＥＣ部９２２は、判定を実行し、変調フォーマットに従って復調データを復号し、ＦＥＣフレームに従ってエラーを修正し、この動作の出力は、ＳＥＲ／ＤＥＳ部９２１の入力に供給される。

送信器デジタル信号処理部９２３は、送信器９９０によって用いられることになるデータに対してデジタル信号処理を実行する。例えば、送信器デジタル信号処理部９２３は、図２のデジタルＤＳＰ部４３０、４３１、４３２、及び４３３と同一の機能を実行することができる。

受信器側で、信号処理フローは、ＡＤＣ９５４、９５５、９５６、及び９５７によってデジタル化された信号上の固定等化を実行する固定等化部９２４により実現される。連続的に、適応等化部９２５は、さらなる等化のための信号上の追跡と、偏波の多重分離及び追跡とを実行する。搬送波位相復元部９２６は、局部発振器９６０の光と受信信号９０４との間の周波数及び位相差を補償する。搬送波位相復元部９２６の出力は、符号化／復号化及びＦＥＣ部９２２に供給される。

デジタルＡＢＣ部９３２及び９３３（ＡＢＣ ＤＳＰ Ｘ（ＮＸ）及びＹ（ＮＹ））は、第１の実施形態のデジタルＡＢＣ部４４０〜４４３に従って信号処理を実行する。デジタルＡＢＣ部９３２は、同じ整数ＮＸにより特徴づけられる、ＸＩ及びＸＱのトリビュタリのための、図４のデジタルＡＢＣ部４４０及び４４１と同様のＤＳＰ部を含む。デジタルＤＳＰ部９３２は、また、Ｘ偏波信号に関する同期部４１１などの同期化機能を含む。

デジタルＡＢＣ部９３３は、同じ整数ＮＹにより特徴づけられる、ＹＩ及びＹＱのトリビュタリのための、デジタルＡＢＣ部４４２及び４４３と同様のデジタルＡＢＣ部を含む。デジタルＡＢＣ部９３３は、また、Ｙ偏波信号に関する同期部４１１などの同期化機能を含む。

ＤＳＰ９２０は、また、それぞれの偏波Ｘ及びＹの直流バイアスの制御のための、それぞれのＡＢＣ制御部９３０及び９３１を備える。ＡＢＣ部は、図３のユニット３３０及び３４０と同様である。

ＡＢＣ回路９３０及び９３１のための同期情報は、デジタルＡＢＣ部９３２及び９３３からそれぞれＤＳＰ９２０内部に与えられる。ＡＢＣ回路９３０及び９３１は、ＤＰ−ＩＱ変調器９１１からのそれぞれのＸ偏波及びＹ偏波のためのモニタ信号をそれぞれ用い、ＡＢＣ回路９３０及び９３１は、ＤＰ−ＩＱ変調器９１１のそれぞれのＸ偏波及びＹ偏波のための直流バイアスを制御する。デジタルＡＢＣ部９３２の出力は、ＤＡＣ９５０及び９５１に供給される。デジタルＡＢＣ部９３３の出力は、ＤＡＣ９５２及び９５３に供給される。

トランスポンダ９００は、ＱＰＳＫ、ＱＡＭ、又は直交ＦＤＭなどの外部信号によって設定又は再構成された変調フォーマットに従って、光波信号を発出し受信することができる。トランスポンダ９００は、外部信号によって設定された前置歪み特性により光波信号を発出することができる。ＤＰ−ＩＱ変調器９１１の直流バイアスは、変調フォーマット及び信号前置補償上の様々な条件に対して、本実施形態に従って、ＤＳＰ９２０によって最適かつ正確に設定される。
本発明がその実施形態を参照して個々に図示され説明されたが、本発明は、これらの実施形態に限定されない。形状や細部における様々な変更が、特許請求の範囲によって定義されるような本発明の精神及び範囲から逸脱せずに、そこでなされてもよいことは、当業者によって理解されるであろう。

１００ 送信器
１１１ 変調器
１１２ Ｉチャイルドマッハツェンダー変調器
１１３ Ｑチャイルドマッハツェンダー変調器
１１４ 位相調整器
１１５ モニタフォトダイオード
１２１ 符号化部
１２２ ＤＳＰ／ＤＡＣ部
３００ 送信器
１０１、３０１ 入力データストリーム
１０２、３０２ 光波信号
１１１ ＩＱ変調器
３０５ ユーザ制御部
３１０ レーザ
３１１ ＤＰ−ＩＱ変調器
１３０、３３０、３４０ ＡＢＣ回路
３３１ Ｉバイアス制御部
３３２ Ｑバイアス制御部
３３３ 位相制御部
３３４ フィルタＩ
３３５ フィルタＱ
３３６ フィルタφ _ＩＱ
１１６〜１１７、３１６〜３１９ ドライバアンプ
３２０ 送信器ＤＳＰ（ＴＸ ＤＳＰ）
４１０ 制御部
４１１ 同期部
１２０、４２０ シリアライザ／デシリアライザ（ＳＥＲ／ＤＥＳ）部
４２１ 符号化及びＦＥＣ部
４３０ デジタルＲＺカービング部
４３１ 線形前置歪み部
４３２ 非線形前置歪み部
４３３ ＴＸ不完全性前置歪み部
４４０〜４４３ デジタルＡＢＣ部
４５０〜４５３ デジタル・アナログ変換器（ＤＡＣ）
５０１ Ｄａｔａ（ｉ）
５０２ 閾値Ａ（０）〜Ａ（ｈ）
５０３ オフセットＯ（０）〜Ｏ（ｈ＋１）
５０４ 極性Ｐ（０）〜Ｐ（ｈ＋１）
６０１〜６０５、６２１〜６２５、６４１〜６４５ デジタルＡＢＣ部の状態
６１０〜６１３、６３０〜６３２、６５０、６５１ 時間間隔
９００ トランスポンダ
９０１、９０３ データストリーム
９０２ 光波信号
９０４ 光信号
９０５ トランスポンダ制御部
９１１ ＤＰ−ＩＱ変調器
９１６〜９１９ ドライバアンプ
９２０ ＤＳＰ
９２１ シリアライザ／デシリアライザ（ＳＥＲ／ＤＥＳ）部
９２２ 符号化／復号化（符／復号化）及びＦＥＣ部
９２３ 送信器デジタル信号処理部
９２４ 固定等化部
９２５ 適応等化部
９２６ 搬送波位相復元部
９３０、９３１ ＡＢＣ回路
９３２、９３３ デジタルＡＢＣ部
９５１〜９５３ ＤＡＣ
９５４〜９５７ アナログ・デジタル変換器（ＡＤＣ）
９６０ レーザ
９６１ コヒーレント受信器
９９０ 送信器
９９１ 受信器

Claims (11)

1. 入力されたデジタルデータを並列データレーンに向けてデシリアライズし、
   シンボルレートが実数Ｆの前記デジタルデータの値を少なくとも１つの所定の閾値と比較し、
   前記比較の結果に基づいてオフセット値を選択し、
   及び前記選択された前記オフセット値を前記デジタルデータに対して加える
   デジタル処理手段と、
   前記オフセット値を加えた前記デジタルデータを各データレーン内のアナログ信号に変換するための変換手段と、
   前記シンボルレートＦにおいて所定の変調フォーマットにより前記アナログ信号に従って光波を変調するための光変調手段と
   を備え、
   変調された信号はＦ／Ｎにおける周波数成分を含み、Ｎは１より真に大きい整数であり、
   前記オフセット値は、Ｎ／Ｆの時間的周期性により更新される１セットの選択可能なオフセット値の中から選択される、信号生成装置。
2. 前記変調された光波からモニタ信号を生成するための検出手段と、
   前記周波数Ｆ／Ｎと同じ周波数又はＦ／Ｎの高調波周波数にて、前記モニタ信号から周波数成分を抽出するフィルタリング手段と、
   前記モニタ信号から抽出された前記周波数成分の振幅及び位相に基づいて前記光変調手段のためのバイアス電圧を制御するための制御手段と、
   をさらに備える請求項１に記載の信号生成装置。
3. 前記閾値の各々は、Ｍ ビット値であって、ここで、Ｍは整数であり、
   前記オフセット値の各々は、Ｌビット値であって、ここで、Ｌは整数であり、
   前記デジタルデータの各々は、Ｌ＋Ｍ以上のいくつかのビット上で符号化され、
   前記デジタルデータと前記閾値との間の比較は、前記閾値に対するデータのＭの最上位ビットの比較によって実行され、
   前記オフセット値を加えるステップは、前記デジタルデータのＬの最下位ビットに前記オフセット値を加えることによって実行される
   請求項２に記載の信号生成装置。
4. 前記閾値の数は、２に等しく、
   第１の符号は、前記デジタルデータが前記閾値の第１の値以上で且つ前記閾値の第２の値未満である場合、前記デジタルデータに加えられた前記オフセット値の符号であり、
   前記デジタルデータが前記第１の値及び前記第２の値の両方以上である場合、又は、
   前記デジタルデータが前記第１の値及び前記第２の値の両方より小さい場合、
   第２の符号は、前記オフセット値の符号であり、
   前記第１の符号は、第２の符号とは異なる
   請求項２又は３に記載の信号生成装置。
5. 前記数Ｎは、前記デジタルデータのすべてのデータレーンにおいて等しく、
   前記光変調手段は、チャイルド同位相マッハツェンダー変調器とチャイルド直角位相マッハツェンダー変調器とを備え、
   前記制御手段は、前記チャイルド同位相マッハツェンダー変調器の直流バイアスである第１のバイアスと、前記チャイルド直角位相マッハツェンダー変調器の直流バイアスである第２のバイアスと、前記光変調手段の直角位相の角度のバイアスである第３のバイアスとを制御する
   請求項２〜４のいずれか１項に記載の信号生成装置。
6. 前記光変調手段は、チャイルド同位相マッハツェンダー変調器とチャイルド直角位相マッハツェンダー変調器とを備え、
   前記光変調手段の前記チャイルド同位相マッハツェンダー変調器のために用いられる前記アナログ信号に変換されたデータの数Ｎは、Ｎ（Ｉ）であり、
   前記光変調手段の前記チャイルド直角位相マッハツェンダー変調器のために用いられる前記アナログ信号に変換されたデータの数Ｎは、Ｎ（Ｉ）がＮ（Ｑ）とは異なるような、Ｎ（Ｑ）であり、
   前記光変調手段の前記チャイルド同位相マッハツェンダー変調器を制御するための前記バイアス電圧は、Ｆ／Ｎ（Ｉ）と等しい前記抽出された周波数又はＦ／Ｎ（Ｉ）の高調波周波数に従って制御され、
   前記光変調手段の前記チャイルド直角位相マッハツェンダー変調器を制御するための前記バイアス電圧は、Ｆ／Ｎ（Ｑ）と等しい前記抽出された周波数又はＦ／Ｎ（Ｑ）の高調波周波数に従って制御され、
   前記光変調手段の直角位相の角度を制御するための前記バイアス電圧は、前記周波数Ｆ／Ｎ（Ｉ）及びＦ／Ｎ（Ｑ）の共通の高調波と等しいフィルタリングされた周波数に従って制御される
   請求項２〜４のいずれか１項に記載の信号生成装置。
7. 前記所定の変調フォーマットは、再構成可能である請求項１〜６のいずれか１項に記載の信号生成装置。
8. 前記デジタル処理手段は、前記デジタルデータの等化を実行し、前記等化は、設定可能であり、且つ再構成可能である請求項１〜７のいずれか１項に記載の信号生成装置。
9. 前記等化は、デジタルＲＺ（ゼロ復帰）カービング機能、線形前置歪み機能、非線形前置歪み機能、及び不完全性前置歪み機能のうちの少なくとも１つを含む請求項８に記載の信号生成装置。
10. 入力されたデジタルデータを並列データレーンに向けてデシリアライズし、
    シンボルレートが実数Ｆである前記デジタルデータの値を少なくとも１つの所定の閾値と比較し、
    前記比較の結果に基づいてオフセット値を選択し、
    前記選択されたオフセット値を前記デジタルデータに加え、
    前記オフセット値を加えた前記デジタルデータを各レーン内のアナログ信号に変換するステップと、
    前記シンボルレートＦにおいて所定の変調フォーマットをもつ前記アナログ信号に従って光波を変調するステップと
    を備え、
    変調された信号はＦ／Ｎにおける周波数成分を含み、Ｎは１より真に大きい整数であり、
    前記オフセット値は、Ｎ／Ｆの時間的周期性により更新される１セットの選択可能なオフセット値の中から選択される、信号生成方法。
11. 信号生成のためにコンピュータで実行されるプログラムであって、
    前記プログラムは、
    入力されたデジタルデータを並列データレーンにデシリアライズする手順と、
    シンボルレートが実数Ｆの前記デジタルデータの値を少なくとも１つの所定の閾値と比較する手順と、
    前記比較の結果に基づいて、オフセット値を選択する手順と、
    前記選択されたオフセット値を前記デジタルデータに加える手順と、
    前記オフセット値を加えた前記デジタルデータを各レーン内のアナログ信号に変換する手順と、
    前記シンボルレートＦにおいて所定の変調フォーマットをもつ前記アナログ信号に従って光波を変調する手順と、
    を備えるプロセスを前記コンピュータに実行させ、
    変調された信号はＦ／Ｎにおける周波数成分を含み、Ｎは１より真に大きい整数であり、
    前記オフセット値は、Ｎ／Ｆの時間的周期性により更新される１セットの選択可能なオフセット値の中から選択される、ことを特徴とするプログラム。

Images