JP2014531779A - 光出力装置および光送信機の制御方法 - Google Patents

Abstract

変調制御に使用される低周波ディザによって発信信号の信号劣化を引き起こすことなく、ＱＡＭフォーマットで変調した光波を発信するＩＱ変調器の制御を発信することは困難であるため、本発明の一様態による光送信機の制御方法は、２つ以上のバイナリ電気信号を結合することにより、マルチレベル電気信号を生成するステップを備え、マルチレベル信号は、バイナリ電気信号のいくつかに低周波ディザ信号を加えるよう変調器を駆動するために使用され、加えられたディザ信号の位相は、それが加えられたバイナリ信号の値に依存し、本方法はさらに、変調器後方の光部位を取り出し、取り出した光からモニター信号を生成するステップと、モニター信号により変調器を制御するステップとを備える。

Description

本発明は、一般的には光通信技術に関し、より具体的には記号毎に１バイナリ・ビット超の符号化を行うマルチレベル変調フォーマットに基づく光通信技術に関する。

光ファイバーリンクへの投資を最大限生かすには、当該リンクの容量を増加することが望ましい。これは、当該リンク上を送信される信号のスペクトル効率（ＳＥ）を向上すること、つまり送信される情報に対してより効率的な変調フォーマットを使用することによって達成することができる。これは、波長分割多重（ＷＤＭ）との連携において使用することができる。１０Ｇｂ／ｓまでの伝送速度を有する光通信システムは主として変調にオン／オフ・キーング（ＯＯＫ）を利用し、情報は光波信号の２つの振幅レベルにおいて符号化される。さらに、より高容量のシステムでは四相位相偏移（ＱＰＳＫ）に基づく変調方式を利用し、情報を４つの位相レベルにおいて符号化する。従って、送信記号ごとに２バイナリ・ビットが符号化できる。これは、非特許文献１（ＮＰＬ１）に述べられている。このように、情報送信に要求される光スペクトルの必要帯域をより効率的に使用することにより、多くの情報を固定の帯域において送信することができるようになる。

送信チャンネル毎のスペクトル効率、ひいてはリンク容量を一層向上する他の方法には、直交位相振幅変調（ＱＡＭ）の使用があり、記号が位相および振幅レベルで符号化され、直角位相のマルチレベル振幅の組み合わせとしてまとめられる。ＱＡＭシステムの例が非特許文献２（ＮＰＬ２）に開示されている。ＮＰＬ２では、変調フォーマットが１６ＱＡＭであり、情報が１６レベル、すなわち記号毎に４バイナリ・ビットに符号化される。これにより、ＱＰＳＫと比してスペクトル効率を向上することができる。

ＱＡＭフォーマットの情報は、時としてソースに応じてカーテシアン変調器、ベクトル変調器、デュアルパラレル変調器、もしくはネスト型変調器と称される光ＩＱ変調器（同相直角位相変調器）によって変調することができる。ＩＱ変調器において、電気信号は、ソースに応じて子マッハツェンダ変調器（ＭＺＭ）もしくはネスト型ＭＺＭと称することのできる２つの独立したマッハツェンダ装置を駆動する。子ＭＺＭは同一の光搬送波の位相および振幅を変調する。それらの出力のうちの１つの位相は、再結合に先立って９０度遅延する。子ＭＺＭの出力間の位相遅延は、直交角度と称することができ、理想的には１８０度を法として９０度である。このようなＩＱ変調器は、ＱＡＭフォーマット用のＮＰＬ２において使用され、かつＱＰＳＫ変調用のＮＰＬ１においても使用される。このようなＩＱ変調器は、ＱＡＭフォーマットの効率的かつ実証された実施方法を提供する。

ＱＡＭフォーマットについてより具体的には、ＩＱ変調器を駆動するのに使用される電気信号は、ＮＰＬ１に示されるような、ＱＰＳＫ変調に使用されるバイナリ信号とは対照的なマルチレベル信号である。例えばＮＰＬ２において、前記マルチレベル信号は４レベル信号であり、その記号は独立のデータレーンの２バイナリ・ビットで生成される。ＮＰＬ２の場合、２ビット、つまり最上位ビット（ＭＳＢ）および最下位ビット（ＬＳＢ）は、ソースによっては出力デジタル・アナログ変換器（ＤＡＣ）と称される方式によって結合される。パワーＤＡＣ方式は、４レベル信号において結合される２バイナリ・ビットについて非特許文献３（ＮＰＬ３）に詳述されている。ＬＳＢ信号は減衰器によってＭＳＢと比較して減衰され、両信号はパワー・コンバイナとして使用されるパワー・ディバイダによって加算される。拡張により、より高レベルカウントのマルチレベル電気駆動信号を生成するパワーＤＡＣで、より高指数のＱＡＭフォーマットを得ることができる。例えば非特許文献４（ＮＰＬ４）によると、パワーＤＡＣで６４ＱＡＭが生成され、６４ＱＡＭ信号はより高いスペクトル効率を許容する。ＮＰＬ４において使用されるパワーＤＡＣは、非特許文献（ＮＰＬ５）に説明されており、ＮＰＬ３で使用されるパワーＤＡＣと同一の機能に加えてバイナリ信号再生、ＤＣオフセット、およびアクティブ増幅の機能を備える。ＮＰＬ５のパワーＤＡＣによると、３つのバイナリ信号の振幅が調整されることにより、前記バイナリ信号の結合後に８レベル信号が適切なレベル電圧で生成されるようにする。パワーＤＡＣはＮＰＬ３のように個別のＲＦ（ラジオ周波数）要素から作成することができ、あるいはＮＰＬ５のように単一チップ上に一体化することもできる。ＱＡＭの生成に使用されるその他の方式にないパワーＤＡＣの利点とは、利用可能かつ実証された要素および技術によって作成できることであり、これによって低コストおよび高い信頼性を可能にし、即時に利用できること、また電力消費を抑えられることである。

さらに、気温変化または装置の経年劣化により、ＩＱ変調器にＤＣ（直流）バイアスのドリフトが発生することが知られている。影響を受けるバイアスには３種あり、すなわち２つの子ＭＺＭ各々のＤＣバイアスと、角度を直角に設定するのに使用されるＤＣバイアスとがある。これはＱＰＳＫ変調に関連して既知の事実であり、同一の構造を備えた変調器を使用する場合のＱＡＭフォーマットに関連しても既知の事実である。バイアスのドリフトは、結果として変調器の不正確な設定に繋がり、送信信号の劣化を引き起こし、ひいては受信信号品質の劣化に繋がり、最悪の場合には受信信号の復号が不可能になる。この問題は、変調器が使用される送信機の製造段階または組立段階におけるその特性化試験において、また変調器が使用される際に明らかになる傾向にある。この問題は、ООＫ、位相偏移（ＰＳＫ）変調、およびＱＰＳＫにつき、変調器のバイアスを制御し、かつＤＣバイアス変化を補償するような制御を行う自動バイアス制御（ＡＢＣ）を使用することによって解決される。このようにＡＢＣ技術により、ＩＱ変調器のＤＣバイアスドリフトのドリフトを管理することができ、正確な変調および最適化を実現することができる。

例えば特許文献１（ＰＴＬ１）には、ＡＢＣ方式からなり、ＩＱ変調器のバイアスを制御することができ、ＱＰＳＫまたはＱＡＭフォーマットでも変調される光信号を発信する送信機が開示されている。ＡＢＣ回路の制御機構は、制御対象のＤＣバイアス上またはＩＱ変調器を駆動する電気信号上に刷り込まれた低周波ディザまたはディザ信号に依存している。このようにＡＢＣ制御のための低周波ディザ信号に依存した方法は、コストおよびサイズの面で効率的であり、ＱＰＳＫまでの変調フォーマットに対してその効率が実証されている。

特開２００８−２４９８４８号公報

Ｌ．Ｎｅｌｓｏｎ他、「Ｃａｐａｂｉｌｉｔｉｅｓ ｏｆ Ｒｅａｌ−Ｔｉｍｅ Ｄｉｇｉｔａｌ Ｃｏｈｅｒｅｎｔ Ｔｒａｎｓｃｉｖｅｒｓ」欧州光通信会議（論文ＭｏｌＣ５、２０１０） Ｐ．Ｗｉｎｚｅｒ他、「Ｇｅｎｅｒａｔｉｏｎ ａｎｄ １２００−ｋｍ Ｔｒａｎｓｍｉｓｓｉｏｎ ｏｆ ４４８−Ｇｂ／ｓＥＴＤＭ５６−ＧｂａｕｄＰＤＭ１６−ＱＡＭ ｕｓｉｎｇ ａ Ｓｉｎｇｌｅ Ｉ／Ｑ Ｍｏｄｕｌａｔｏｒ」（ＥＣＯＣ２０１０、ＰＤ２．２） Ｐ．Ｗｉｎｚｅｒ他、「Ｓｐｅｃｔｒａｌｌｙ Ｅｆｆｉｃｉｅｎｔ Ｌｏｎｇ−Ｈａｕｌ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋｉｎｇ Ｕｓｉｎｇ １１２−Ｇｂ／ｓ Ｐｏｌａｒｉｚａｔｉｏｎ−Ｍｕｌｔｉｐｌｅｘｅｄ １６−ＱＡＭ」（Ｊｏｕｒｎａｌ ｏｆ Ｌｉｇｈｔｗａｖｅ Ｔｅｃｈｎｏｌｏｇｙ、第２８巻、４号、２０１０年２月１５日、５４７頁） Ａ．Ｈ．Ｇｎａｕｃｋ他、「Ｇｅｎｅｒａｔｉｏｎ ａｎｄ Ｔｒａｎｓｍｉｓｓｉｏｎ ｏｆ ２１．４ＧｂａｕｄＰＤＭ ６４ＱＡＭ Ｕｓｉｎｇ ａ Ｈｉｇｈ−Ｐｏｗｅｒ ＤＡＣ Ｄｒｉｖｉｎｇ ａ Ｓｉｎｇｌｅ Ｉ／Ｑ Ｍｏｄｕｌａｔｏｒ」、ОＦＣ２０１１、ＰＤＰＢ２ Ａ．Ｋｏｎｃｚｙｋｏｗｓｋａ他、「４２ＧＢｄ３−ｂｉｔ Ｐｏｗｅｒ−ＤＡＣ ｆｏｒ ｏｐｔｉｃａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ ｗｉｔｈ ａｄｖａｎｃｅｄ ｍｏｄｕｌａｔｉｏｎ ｆｏｒｍａｔｓ ｉｎ ＩｎＰ ＤＨＢＴ」エレクトロニクスレターズ、２０１１年３月１７日、第４７巻、６号

しかしながら、ＱＡＭフォーマットの場合、子ＭＺＭの駆動電圧がＭＺＭの送信曲線の最頂点付近にあり、ほぼゼロスロープとなっている（ほぼゼロの微分値）か、あるいは子ＭＺＭの送信曲線の最頂点および最下点の間に位置する傾斜の大きい（微分値が高い）領域にあるとき、データがＩＱ変調器によって生成される。駆動電圧が傾斜の大きい領域にある場合、低周波ディザ信号は、当該電圧が送信曲線の最頂部付近にある場合に比して格段に発信された記号の振幅および位相の変化を引き起こす。発信された記号は理想の記号からかけ離れるため、このような変化は信号品質の劣化を引き起こす。これは結果的に受信信号の品質劣化に繋がる。あるいは、ＡＢＣ制御に使用される低周波ディザ信号の振幅を減じても、ＡＢＣ制御に使用されるモニター信号を減じ、その結果、ＡＢＣ制御の精度が低下し、発信された記号のさらなる劣化を引き起こすのみである。したがって、ＱＡＭ変調では異なる傾斜の送信曲線領域において駆動されるＭＺＭが使用されるため、ＱＡＭフォーマット変調用の変調器の制御に使用される低周波ディザ信号は、ＱＰＳＫ変調フォーマットの場合に比してさらに信号劣化を引き起こすことになる。したがって、ＡＢＣ制御のＩＱ変調器で変調されるＱＡＭ信号の品質改善が求められる。

本発明の目的は、ＱＡＭ信号の品質を改善する光送信機、装置、および光送信機の制御方法を提供することにある。

本発明によると、光出力装置であって、
２つ以上のバイナリ電気信号を結合し、前記２つ以上のバイナリ電気信号に、前記バイナリ電気信号のビットレートよりも低い、周波数ｆのディザ電気信号を加える結合ユニットと、
前記バイナリ電気信号の振幅を調整する調整ユニットと、
前記２つ以上のバイナリ電気信号を使用して、光信号を変調する変調ユニットとを備えることを特徴とする光出力装置が提供される。

本発明によると、光モジュールであって、
入力された光信号から電気信号を生成する光入力装置と、
出力される光信号を生成する光出力装置とを備え、
前記光出力装置はさらに、
２つ以上のバイナリ電気信号を結合し、前記２つ以上のバイナリ電気信号に、前記バイナリ電気信号のビットレートよりも低い、周波数ｆのディザ電気信号を加える結合ユニットと、
前記バイナリ電気信号の振幅を調整する調整ユニットと、
前記２つ以上のバイナリ電気信号を使用して、出力された前記光信号を変調する変調ユニットとを備えることを特徴とする光モジュールが提供される。

本発明によると、マルチレベル電気信号生成装置であって、
２つ以上のバイナリ電気信号を結合する結合ユニットと、
前記バイナリ電気信号の振幅を調整する調整ユニットと、
前記２つ以上のバイナリ電気信号に、前記バイナリ電気信号のビットレートよりも低い、周波数ｆのディザ電気信号を加える加算ユニットとを備え、
前記ディザ電気信号の位相は、前記ディザ電気信号が加えられる前記バイナリ信号の値に依存し、
前記ディザ電気信号の位相は、前記バイナリ信号のビット毎の変化の影響を受けやすいことを特徴とするマルチレベル電気信号生成装置が提供される。

本発明によると、光送信機の制御方法であって、
２つ以上のバイナリ電気信号により、前記送信機の変調器を駆動するために使用するマルチレベル電気信号を生成し、前記２つ以上のバイナリ電気信号に、前記バイナリ電気信号のビットレートよりも低い、周波数ｆのディザ信号を加えるステップと、
前記２つ以上のバイナリ電気信号を使用して、光信号を変調するステップとを備えることを特徴とする光送信機の制御方法が提供される。

本発明によると、ＱＡＭ信号の品質を改善する光送信機、装置、光送信機の制御方法が提供される。

図１は、ＡＢＣ回路で制御されるＩＱ変調器を備えた光送信機の概略図である。 図２は、図１の送信機において使用されるパワーＤＡＣの概略図である。 図３Ａは、図２のパワーＤＡＣによるマルチレベル信号生成に使用されるバイナリ電気波形のアイダイアグラムである。 図３Ｂは、図２のパワーＤＡＣによって生成されるマルチレベル信号のアイダイアグラムである。 図３Ｃは、図１の送信機において使用されるＭＺＭの送信特性を示す曲線である。 図３Ｄは、図１の送信機によって生成された光波信号の異なる条件下における配置マップである。 図３Ｅは、図１の送信機によって生成された光波信号の異なる条件下における配置マップである。 図３Ｆは、図３Ｄおよび図３Ｅにマッピングされた信号品質の概略を示すヒストグラムである。 図３Ｇは、低周波ディザ信号と結合された４レベル電気信号を描画したものである。 図４は、本発明の第１実施形態による光送信機の概略図である。 図５は、本発明の第１実施形態によるパワーＤＡＣの概略図である。 図６は、図５のパワーＤＡＣによって使用される回路の概略図である。 図７は、図５のパワーＤＡＣによって使用される回路の他の概略図である。 図８は、図５のパワーＤＡＣによって使用される回路の概略図である。 図９Ａは、図５のパワーＤＡＣによって生成されるマルチレベル信号の波形チャートである。 図９Ｂは、図５のパワーＤＡＣによって生成されるマルチレベル信号の波形チャートである。 図９Ｃは、図４の送信機において使用されるモニター信号の波形チャートである。 図９Ｄは、図９Ａの各信号に対して図４の送信機によって生成される光波信号の配置マップである。 図９Ｅは、図９Ｂの各信号に対して図４の送信機によって生成された光波信号の配置マップである。 図９Ｆは、図９Ｄおよび図９Ｅにマッピングされた信号品質の概略を示すヒストグラムである。 図１０は、本発明の他の実施形態による送信機の概略図である。 図１１は、図１０の送信機において使用されるモニター信号の波形チャートである。 図１２は、本発明の他の実施形態によるトランスポンダの概略図である。 図１３は、図１２の送信機において使用されるモニター信号の波形チャートである。 図１４は、本発明によるマルチレベル信号生成に使用されるパワーＤＡＣの概略図である。 図１５は、本発明の他の実施形態によるトランスポンダの概略図である。 図１６Ａは、図１５のトランスポンダ内において図１４のパワーＤＡＣによって生成されたマルチレベル信号の波形チャートである。 図１６Ｂは、図１５のトランスポンダ内において図１４のパワーＤＡＣによって生成されたマルチレベル信号の波形チャートである。 図１６Ｃは、図１６Ａおよび図１６Ｂから生成された信号の品質を概略的に示すヒストグラムである。 図１７は、図６に示す回路の出力信号の波形チャートである。

（実施形態の基本技術）
図１は、ＩＱ変調器１１０およびＡＢＣ（自動バイアス制御）回路１２０を備えた光送信機１００の概略図である。図１に示す光送信機１００は、論理バイナリデータストリーム１９８により、ＩＱ変調器１１０で１６ＱＡＭフォーマットに変調された光波信号１９９を発信する。シリアライザ／デシリアライザ１０１は、ＩＱ変調器１１０のＩ成分用に２つのバイナリ信号とＱ成分用にその他２つのバイナリ信号とを生成する。パワーＤＡＣ（デジタル・アナログ変換機）１０２は、シリアライザ／デシリアライザ１０１から送られた２つのバイナリ信号をドライバ１０４によって増幅された４レベル信号へと変換することにより、その振幅がＩＱ変調器１１０のＩ−子マッハツェンダ変調器（ＭＺＭ）１１１に最適となるようにする。同様に、パワーＤＡＣ１０３は１０１によって生成された２つのバイナリ信号から４レベル信号を生成する。パワーＤＡＣ１０３により発信された４レベル信号は、変調器１１０のＱ−子ＭＺＭ１１２を駆動するため、ドライバ１０５によって増幅される。レーザ１０６は連続波（ＣＷ）を出射し、パワーＤＡＣ１０２および１０３によって生成された駆動信号によってＩＱ変調器１１０で変調され、ドライバ１０４および１０５によって各々増幅される。

ＩＱ変調器１１０は、Ｉ成分およびＱ成分用に各々使用される２つの子ＭＺＭ１１１および１１２を備える。ＩＱ変調器１１０はまた、位相シフト要素１１３および集積型モニター光検知器（ＰＤ）１１４も備える。位相シフト要素１１３により、ＩＱ変調器１１０における直交角度を制御することができる。モニターＰＤ１１４は、変調された光信号の強度と比例する電気信号を生成し、ＩＱ変調器１１０の状態をモニターするために使用することができる。

ＡＢＣ回路１２０は、モニターＰＤ１１４より提供されるモニター信号によって、子ＭＺＭ１１１および１１２のＤＣバイアス、ならびに位相シフト要素１１３を介して直交角度を制御するバイアスを制御する。ＡＢＣ回路１２０は、Ｉ−子ＭＺＭ１１１、Ｑ−子ＭＺＭ１１２、および位相シフト要素１１３のバイアスを各々制御するために各々独立の周波数ｆ１、ｆ２、およびｆ３にて正弦信号を生成する発振器１３１、１３２、および１３３によって生成されたディザを使用する。これら周波数は、数十ヘルツから数メガヘルツの範囲をとることができる。モニターＰＤ１１４により生成されたモニター信号は、増幅器１２１によって増幅され、続いて分割器１２２により３つの均等な信号に分割される。

制御回路１４０は、分割器１２２の出力および発振器１３１によって生成された周波数ｆ１の正弦電圧により、Ｉ−子ＭＺＭ１１１のためのＤＣバイアスを生成する。バンドパスフィルタ１４１は、中心周波数ｆ１を有し、ｆ２およびｆ３におけるその他の周波数要素を除外するのに十分な狭さの帯域を有する。バンドパスフィルタ１４１の出力の振幅は、モニターＰＤ１１４によって生成されるモニター信号のｆ１における周波数要素と比例する。位相比較器１４２は、バンドパスフィルタ１４１の出力の振幅、およびｆ１付近でバンドパスフィルタ１４１によって抽出された信号と発振器１３１によって生成されたｆ１における正弦信号との間の位相差に比例するエラー信号を生成する。バイアス回路１４３は、位相比較器１４２に生成されて周波数ｆ１におけるディザ要素を有するエラー信号を最小化するべく、Ｉ−子ＭＺＭ１１１のバイアスを制御するためのＤＣ電圧を生成する。

もうひとつの制御回路１５０は、制御回路１４０と同一であり、中心周波数ｆ２を有するバンドパスフィルタを備える。制御回路１５０は、制御回路１４０と同様に、モニターＰＤ１１４により生成されたモニター信号と比例する分割器１２２の出力によって、Ｑ−子ＭＺＭ１１２のＤＣバイアスを制御する。

分割器１２２の第３の出力は、包絡線検出器１６０に送られるが、この包絡線検出器１６０の出力は中心周波数ｆ３を有するバンドパスフィルタ１６１によってフィルタリングされる。包絡線検出器１６０の出力は、モニターＰＤ１１４により生成されたモニター信号の信号反映ＲＦパワースペクトルを生成する。ロック回路１６２は、ディザ周波数ｆ３を使用して、バンドパスフィルタ１６１の出力に比例するエラー信号を生成する。最終的に角度バイアス回路１６３が、ロック回路１６２により生成されてディザ周波数ｆ３を有するエラー信号を最小化する電圧を生成する。角度バイアス回路１６３により生成された電圧は、位相シフト要素１１３を介してＩＱ変調器１１０の直交角度を制御する。

図２は、図１の送信機１００におけるパワーＤＡＣ１０２および１０３に使用することのできるパワーＤＡＣを参照符号２００を付して描いた概略図である。パワーＤＡＣ２００は、２つのバイナリ電気信号であり、各々ＭＳＢおよびＬＳＢである２つの入力２０１および２０２を有する。パワーＤＡＣ２００の出力２０３は、マルチレベル電気信号である。この場合、パワーＤＡＣ２００は２ビットＤＡＣであるため、出力２０３は４レベル信号である。２１０は減衰器であり、信号２０２の振幅を減じる。通常、減衰器２１０の振幅は４ｄＢから６ｄＢの間であるが、その他の値であってもよい。増幅器２２０および２３０は、バイナリ信号を増幅し、またパワー・ディバイダ２４０からの反射を避けることにより、生成された出力２０３の品質を向上する。２２０および２３０は、２００の機能にとって必要なものではないが、２００の性能を向上するものである。パワー・ディバイダ２４０は、３つの抵抗２４１、２４２、および２４３から成る。パワー・ディバイダ２４０は結合器方式において使用され、２つのバイナリ電気信号が出力信号２０３に結合される。２４０の２つのバイナリ入力が異なる振幅を有するため、出力２０３は４レベルを有する。２０３の４レベルは、減衰器２１０の値の選択によって、かつ増幅器２２０および２３０のゲインによって設定することができる。

図３は、３２Ｇｂａｕｄ１６ＱＡＭ光信号用の、図１に示す光送信機１００のシミュレーション結果を集めたものである。送信機は、装置１０２および１０３用の、図２に示すパワーＤＡＣ２００を使用する。パワーＤＡＣ２００（１０２および１０３）の減衰器２１０は、４．５ｄＢに設定される。図３Ａは、シリアライザ／デシリアライザ１０１の電気出力のアイダイアグラムである。図３Ａに描画されたバイナリ信号は、パワーＤＡＣ２００の入力に付与される。図３Ｂは、パワーＤＡＣ２００（１０２および１０３）の出力のアイダイアグラムである。図３Ｂの信号は４レベルを有し、パワーＤＡＣ２００（１０２および１０３）のＭＳＬおよびＬＳＢ入力の２レベルの組み合わせからなる。

図３Ｃは、ＩＱ変調器１１０の子ＭＺＭ１１１および１１２として使用されるＭＺＭの送信曲線である。横座標はＶｐｉで正規化される入力電圧を示し、ＶｐｉはＭＺＭの建設的干渉および相殺的干渉の条件間における電圧差である。点３０１および３０５は、建設的干渉点（最大送信）を表し、１８０度の位相差を有する。点３０３は、ＭＺＭの相殺的干渉点に対応する。送信機１００のＩＱ変調器１１０において使用される際、子ＭＺＭ１１１および１１２はＤＣバイアスが掛けられることにより、中心電圧がＶｐｉに位置し、Ｖｐｉの2倍に等しい振幅の電気信号で駆動される。１１０の子ＭＺＭ１１１および１１２がドライバ１０４および１０５による適切な増幅の後に図３Ｂに描画されたマルチレベル信号によって駆動されると、４レベルは図３Ｃの曲線上の点３０１、３０２、３０４、および３０５に対応する。

まず図３Ｄにおいて、光送信機１００のＡＢＣ回路１２０がＯＦＦされ、低周波ディザ信号生成器１３１、１３２、および１３３もＯＦＦされる。ＩＱ変調器のＤＣバイアスが理想的に設定され、つまり子ＭＺＭ１１１および１１２がＶｐｉに設定され、直角位相が９０度に設定される。変調信号の特性は光送信機１００の温度変化のためにＩＱ変調器１１０の３つのＤＣバイアスのドリフトによって数十分以内に劣化するため、図３ｄの配置マップは理想的な設定の直後に測定したものである。描画された点は、光学的記号の中心で選択される。１６ＱＡＭ信号の１６の記号には３１０から３２５までの連続符号が付されるが、その属性は慣例によってのみ選択されたものであり、バイナリデータストリーム１９８および発信信号１９９間で実施される符号化およびマッピングとの相関はない。記号３１０、３１４、３１８、および３２２については、ＩＱ変調器１１０の子ＭＺＭ１１１が送信曲線の点３０１に到達する電気記号によって駆動される。記号３１１、３１５、３１９、および３２３については、子ＭＺＭ１１１が送信曲線の点３０２に到達する電気記号によって駆動される。記号３１２、３１６、３２０、および３２４については、子ＭＺＭ１１１が送信曲線の点３０４に到達する電気記号によって駆動される。記号３１３、３１７、３２１、および３２５については、子ＭＺＭ１１１が送信曲線の点３０５に到達する電気記号によって駆動される。直角位相側では、記号３１０、３１１、３１２、および３１３については、ＩＱ変調器１１０の子ＭＺＭ１１２が送信曲線の点３０１に到達する電気信号によって駆動される。記号３１４、３１５、３１６、および３１７については、子ＭＺＭ１１２が送信曲線の点３０２に到達する電気信号によって駆動される。記号３１８、３１９、３２０、および３２１については、子ＭＺＭ１１２が送信曲線の点３０４に到達する電気信号によって駆動される。記号３２２、３２３、３２４、および３２５については、子ＭＺＭ１１２が送信曲線の点３０５に到達する電気信号によって駆動される。図３Ｄの配置マップ上において、記号は配置の理想点に非常に接近しており、このような配置マップは良好な特性を備えた送信機から期待されるものである。ＡＢＣ回路１２０はこの信号品質を維持することが期待される。

また図３Ｅにおいて、ＡＢＣ回路１２０および低周波ディザ信号生成器１３１、１３２、および１３３はОＮされ、ＡＢＣ回路１２０は、ＡＢＣ回路１２０のＤＣバイアスが図３Ｄにおいて手動で設定された最適状態に確実に維持されるようにする。直接比較のため、図３Ｅの配置マップの記号には図３Ｄの配置マップと同一の参照符号が付されている。図３Ｅの記号がＡＢＣ回路１２０の低周波ディザ信号の使用のために拡散していることが観察できる。これは、発信信号の品質劣化を意味し、結果として受信信号の劣化およびさらなるエラーに繋がる。あるいは、図３Ｅの配置上における記号間の距離を減じるであろうが、これはノイズに対する耐性を低下し、発信信号の歪みを意味する。記号３１１、３１２、３１５、３１６、３１９、３２０、３２３、および３２４はＩ子ＭＺＭ１１１のＤＣバイアスに付与された低周波ディザ信号の影響を受ける。同様に、記号３１４、３１５、３１６、３１７、３１８、３１９、３２０、および３２１は、Ｑ子ＭＺＭ１１２のＤＣバイアスに付与された低周波ディザ信号の影響を受ける。子ＭＺＭ１１１，１１２の場合、電気信号が図３Ｃのうち送信曲線の傾斜が大きい領域にある際に、低周波ディザ信号ディザが、発信される記号の品質を劣化させるであろうことが理解できる。ＱＰＳＫ変調ではこれらの点を使用しないため、この問題はＱＡＭ変調に特有の問題である。

図３Ｆは、エラーベクトル振幅を有する記号により、図３Ｄおよび図３Ｅの配置マップにおける信号品質を定量化し、まとめたものである。

（１）

ここでＳ_{ｉｄｅａｌ}は配置マップ上の理想点であり、Ｓ_{ｍｅａｓｕｒｅｄ}は送信機によって発信された点である。ＡＢＣ回路１２０がＤＣバイアスの電圧ドリフトに関わらず発信された信号の品質を維持することになっている一方で、信号が送信曲線の送信曲線の傾斜の大きい領域内の点で生成される場合、ＱＡＭ変調に対してさらなるペナルティを引き起こす。

あるいは生成器１３１および１３２によって発信された低周波ディザ信号ｆ１およびｆ２は、子ＭＺＭ１１１および１１２のＤＣバイアスに付与されるかわりにＩＱ変調器１１０を駆動するＩおよびＱ電気データに結合される。低周波ディザ信号に結合された４レベル電気信号が図３Ｇに描画されている。レベル３３０、３３１、３３２、および３３３は、ディザ信号が刷り込まれた４レベルを表す。同一のディザ信号周波数および振幅に対して、得られる信号配置は図３Ｅと同一である。
（第１実施形態）

図４は、ＩＱ変調器４１０および自動バイアス制御（ＡＢＣ）回路４２０を備えた光送信機４００の概略図である。図４に示された光送信機４００は、論理バイナリデータストリーム４９８により、ＩＱ変調器４１０で１６ＱＡＭフォーマットに変調された光波信号４９９を発信する。シリアライザ／デシリアライザ４０１は、図１のシリアライザ／デシリアライザ１０１と同一である。パワーＤＡＣ４０２は４０１から送られる２つのバイナリ信号を４レベル信号に変換し、この４レベル信号はドライバ４０４によって増幅され、その振幅がＩＱ変調器４１０に最適となるようにする。同様に、パワーＤＡＣ４０３がシリアライザ／デシリアライザ４０１により生成される２つのバイナリ信号から４レベル信号を生成する。さらにパワーＤＡＣ４０２および４０３は、ＡＢＣ回路４２０の生成器４３１および４３２により生成された低周波ディザ信号により、その出力マルチレベル電気信号に低周波ディザ信号を刷り込む。ドライバ増幅器４０４および４０５は、図１のドライバ１０４および１０５と同一である。レーザ４０６は連続波（ＣＷ）を出射し、パワーＤＡＣ４０２および４０３により生成された駆動信号によってＩＱ変調器４１０で変調され、各々ドライバ４０４および４０５で増幅される。ＩＱ変調器４１０は、図１のドライバ１１０と同一である。

ＡＢＣ回路４２０は、ＩＱ変調器４１０に一体化されたモニターＰＤにより供給されるモニター信号により、ＩＱ変調器４１０の子ＭＺＭのＤＣバイアスおよび直交角度４１０を制御するバイアスを制御する。あるいは、光波信号４９９から取り出される光の一部を受信するＩＱ変調器４１０外部のＰＤを使用してＡＢＣ回路４２０用のモニター信号を生成することができる。ＡＢＣ回路４２０は、各周波数ｆ１、ｆ２、およびｆ３における正弦信号を生成する発振器４３１、４３２、および４３３により生成されるディザを使用する。周波数ｆ１およびｆ２のディザ信号は、パワーＤＡＣ４０２および４０３によって使用され、周波数ｆ３のディザ信号は、ＩＱ変調器４１０の直交角度を制御するために使用される。周波数は、数十ヘルツから数メガヘルツの範囲をとることができる。増幅器４２１および分割器４２２は、図１の１２１および１２２と同一である。

制御回路４４０は、分割器４２２の出力により、Ｉ−子ＭＺＭ１１１のＤＣバイアスを生成し、バンドパスフィルタ４４１でフィルタリングする。バンドパスフィルタ４４１は中心周波数ｆ１を有し、ｆ１とは異なるその他の周波数を除外するのに十分狭い帯域を有する。バンドパスフィルタ４４１の出力の振幅は、ＡＢＣ回路４２０によって使用されるモニター信号のｆ１における周波数要素と比例する。回路４４２は、バンドパスフィルタ４４１の出力の振幅、およびｆ１付近でバンドパスフィルタ４４１によって抽出される信号と発振器４３１により生成されるｆ１における正弦信号との間の位相差とに比例するエラー信号を生成する。バイアス回路４４３は、回路４４２により生成されるエラー信号を最小化するため、Ｉ−子ＭＺＭ１１１のバイアスを制御するためのＤＣ電圧を生成する。４４３によって生成されるＤＣバイアスは、いかなる低周波ディザ信号も含んでいない。

その他の制御回路４５０は制御回路４４０と同一であり、中心周波数ｆ２を有するバンドパスフィルタを備える。制御回路４５０は、制御回路４４０と同様に、ＡＢＣ回路４２０により使用されるモニター信号と比例する分割器４２２の出力により、４１０のＱ−子ＭＺＭのＤＣバイアスを制御する。

周波数生成器４３３は、図１の発振器１３３と同一である。制御回路４６０は、包絡線検出器１６０と類似の包絡線検出器と、バンドパスフィルタ１６１と類似のｆ３に中心周波数を有するバンドパスフィルタと、ロック回路１６２と類似のロック回路と、図１の角度バイアス回路１６３と同一のＤＣバイアス生成器とを含む。制御回路４６０により生成された電圧は、ＩＱ変調器１１０の直交角度を制御する。

図５は、本発明の第１実施形態において使用される５００の参照符号を付したパワーＤＡＣの概略図である。パワーＤＡＣ５００は、図４に示す送信機４００の装置４０２および４０３に使用することができる。パワーＤＡＣ５００は、２つのバイナリ電気信号であり、各々ＭＳＢおよびＬＳＢである２つの入力５０１および５０２を有する。パワーＤＡＣ５００の出力５０３は、マルチレベル電気信号である。この場合、パワーＤＡＣ５００は２ビットＤＡＣであるため、出力５０３は４レベル信号である。５１０は減衰器であり、図２に示すパワーＤＡＣ２００の減衰器２１０と同一である。増幅器５２０および５３０はバイナリ信号を増幅し、またパワー・ディバイダ５４０からの反射をさけることで、生成された出力５０３の品質を向上する。低周波正弦波５０４が、分割器５５０を介して増幅器５２０および５３０に供給される。増幅器５２０および５３０は、分割器５０４から送られる低周波ディザ信号をその出力ＲＦ信号に刷り込む。また、刷り込まれたディザ信号の位相は、増幅器５２０および５３０のバイナリ入力のレベルに依存する。あるいは、刷り込まれたディザ信号の極性は、増幅器５２０および５３０のバイナリ入力のレベルに依存する。パワー・コンバイナ５４０は、増幅器５２０および５３０により出力された２つのバイナリ電気信号を出力信号５０３に結合するために使用される。パワー・コンバイナ５４０は、パワー・ディバイダ２４０に類似のパワー・ディバイダにより作成することができる。パワー・ディバイダ５４０の２つのバイナリ入力が異なる振幅を有するため、出力５０３は４レベルとなる。出力５０３の４レベルは、減衰器５１０の値選択ならびに増幅器５２０および５３０のゲインによって設定することができる。さらに、増幅器５２０および５３０の出力は増幅されたバイナリ信号のレベルに依存する低周波ディザ信号を有するため、出力５０３もまた低周波ディザ信号を有し、このディザ信号は出力５０３のレベルに依存する。

パワーＤＡＣ５００は、個別のＲＦ成分から作成することができる。あるいは、パワーＤＡＣ５００は、集積回路（ＩＣ）チップで作成することもできる。あるいは、入力バイナリ信号５０２は、増幅器５２０で直接増幅され、続いて減衰器５１０で減衰されることもでき、これは減衰器５１０および増幅器５２０の順を逆に行うことに対応する。この場合、減衰器５１０および増幅器５２０の順を逆にしたパワーＤＡＣ５００も依然として本発明の実施形態に適用可能である。

図４の光送信機４００において、パワーＤＡＣ５００に類似の２つのパワーＤＡＣが、パワーＤＡＣ４０２および４０３として使用される。パワーＤＡＣ４０２および４０３の入力は、４０１によって生成される２つのバイナリ信号である。パワーＤＡＣ４０２および４０３は各々、生成器４３１および４３２により生成された低周波ディザ信号を使用する。ディザ信号は、ＩＱ変調器４１０のＩおよびＱ−子ＭＺＭを駆動するマルチレベル電圧に刷り込まれる。したがって、ＩＱ変調器４１０のＤＣバイアスを制御するため、ｆ１およびｆ２における周波数成分が４１０の内部ＰＤによりモニターされ、ＡＢＣ回路４２０により抽出することができる。

図６は、図５のパワーＤＡＣ５００において使用される増幅器５２０および５３０に使用することができる増幅器回路６００の概略図である。入力信号６０１は、高周波のバイナリ電気信号である。入力６０２は、低周波正弦信号である。入力信号６０１は、凝縮器６２０および増幅器６１０を通過する。増幅器６１０は、Ｖｄテンション６０９によりバイアスが掛けられている。入力６０２は凝縮器６２２を通過し、増幅器６１０のバイアスに付与される。増幅器６１０の出力は、凝縮器６２１を通過し、回路６００から高速信号６０３として出力される。高速信号６０３は、高速入力６０１からの増幅信号である。しかしながら、回路６００のため、高速信号６０３は入力６０２と同一の低周波を有する低周波ディザ信号を有する。さらに入力６０１が高ければ、付与されるディザ信号値は入力６０１が低い場合の反対となる（ここでは、反対の振幅とは反対の位相と同一である）。したがって、高速信号６０３は低周波ディザ信号を有するバイナリ電気信号であり、その位相は入力される高速信号６０１のレベルに依存する。

図７は、図５のパワーＤＡＣ５００において使用される増幅器５２０および５３０に使用することのできる他の増幅器回路７００の概略図である。入力信号７０１は、高周波のバイナリ電気信号である。入力７０２は、低周波正弦信号である。入力７０２は、抵抗７３０によりバイアスの掛けられた電界効果トランジスタ（ＦＥＴ）７１０を通過する。出力信号７０３がＦＥＴ７１０により発信される。入力信号７０１は、テンション７０８および７０９ならびに抵抗７３１によりバイアスの掛けられたＦＥＴ７１１を通過する。出力信号７０３は、高速入力７０１からの増幅信号である。しかしながら、回路７００のため、出力信号７０３は７０２と同一の低周波を有する低周波ディザ信号を有する。さらに高速信号７０１が高ければ、付与されるディザ信号値は高速信号７０１が低い場合と反対となる（ここでは、反対の振幅とは反対の位相と同一である）。したがって、出力信号７０３は低周波ディザ信号を有するバイナリ電気信号であり、その位相は入力される高速信号７０１のレベルに依存する。

図８は、図５のパワーＤＡＣ５００に使用される増幅器５２０および５３０に使用することのできる他の増幅器回路８００の概略図である。回路８００は差動的であるため、図４のパワーＤＡＣ５００および光送信機４００につき差動設計を可能にする。入力信号８０１および８０２は各々、高周波の陽極および負極のバイナリ電気信号である。入力８０３は、低周波正弦信号である。入力８０３は電圧８０９でバイアスの掛けられたトランジスタ８１２を通過する。陽極および陰極の出力信号８０４および８０５がトランジスタ８１０および８１１により発信される。入力信号８０１および８０２は、抵抗８３０および８３１によりバイアスの掛けられたトランジスタ８１０および８１１を通過する。出力信号８０４および８０５は高速入力８０１および８０２からの増幅信号である。しかしながら、回路８００のため、出力信号８０４および８０５は入力８０３と同一の低周波を有する低周波ディザ信号を有する。さらに入力信号８０１または８０２が高ければ、付与されたディザ信号値は入力信号８０１または８０２が各々低い場合と反対となる（ここでは、反対の振幅とは反対の位相と同一である）。したがって、出力信号８０４および８０５は低周波ディザ信号を有するバイナリ電気信号であり、その位相は入力された高速信号８０１および８０２のレベルに依存する。

図１７は、図５に示すパワーＤＡＣ５００において使用される図６に示す回路６００の出力信号６０３の波形チャートである。図１７において、信号６０３の２レベルには参照符号１７０１および１７０２が付されている。レベル１７０１は高レベルであり、入力信号６０１のレベルも高い場合のビットに対応する。レベル１７０２は低レベルであり、入力信号６０１のレベルも高い場合のビットに対応する。両レベル１７０１および１７０２はバイナリレベルであるが、図６の入力低周波クロック信号６０２の周波数と同一の周波数を有する低周波ディザも特徴づける。しかしながら図６の回路によると、レベル１７０１の低周波成分のピーク付近のバイナリ・ビットがレベル１７０２の低周波成分の最下部付近のバイナリ・ビットに付随するため、レベル１７０１に刷り込まれた低周波成分の位相はレベル１７０２の低周波成分の位相と反対となる（１８０度異なる）。この内容を同様に言い換えると、レベル１７０１に刷り込まれた低周波成分の振幅サインがレベル１７０２に刷り込まれた低周波成分のサインと反対となる。

図９は、３２Ｇｂａｕｄ１６ＱＡＭ光信号に対する、図４の光送信機４００のシミュレーション結果を集めたものである。送信機は、パワーＤＡＣ４０２および４０３として、図５のパワーＤＡＣ５００を使用する。パワーＤＡＣ５００の減衰器５１０は、４．５ｄＢに設定される。パワーＤＡＣ５００の増幅器５２０および５３０は、図７の増幅器７００に基づく。

図９Ａは、図４に示す送信機４００におけるパワーＤＡＣ４０２の出力の波形チャートである。ＤＡＣ５００の４つの出力レベルには、参照符号９００、９０１、９０２、および９０３が付されている。レベル９００および９０３において、５００のＭＳＢおよびＬＳＢのレベルは同一で各々０および１であり、低周波ディザ信号が出力信号に刷り込まれている。注目すべきは、各バイナリ信号に刷り込まれたディザ信号の位相がバイナリ信号のレベルに依存することであり、レベル９００および９０３に現れるディザ信号レベルの位相は、１８０度の位相差を有する。レベル９０１および９０２においては、ＭＳＢおよびＬＳＢが反対（各々０／１および１／０）であるため、５００の出力に現れる結果としてのディザ信号は、同一周波数であるが反対位相の２つのディザ信号の合計となる。したがって、結果としてのディザ信号は、より低い振幅を有するであろう。図９Ａの場合、レベル９０１および９０２における低周波ディザ信号の振幅は、レベル９００および９０３に比して低い。送信機から発信される信号の劣化は、送信機に使用される子ＭＺＭの傾斜の大きい領域に対応するレベルから引き起こされるものであるため、本発明を実施する送信機により、ペナルティを減じることとなるであろう。

図９Ｂは、異なる信号調整構成のための、図４に示す送信機４００におけるパワーＤＡＣ４０２の出力の波形チャートである。ＤＡＣ５００の４出力レベルには、参照符号９１０、９１１、９１２、および９１３が付されている。レベル９１０および９１３においては、５００のＭＳＢおよびＬＳＢのレベルは同一で各々０および１であり、低周波ディザ信号が出力信号に刷り込まれる。また、各バイナリ信号に刷り込まれたディザ信号の位相がバイナリ信号のレベルに依存するため、９１０および９１３に存在するディザ信号レベルが１８０度の位相差を有する。レベル９１１および９１２においては、ＭＳＢおよびＬＳＢが反対となる（各々０／１および１／０）ため、パワーＤＡＣ５００の出力に現れる結果としてのディザ信号は同一の周波数であるが反対の位相を有する２つのディザ信号の合計となる。本構成において、増幅器５２０および５３０のゲインおよび分割器５５０の出力における低周波ディザ信号の振幅が調整されることにより、増幅器９２０および９３０の出力における結果としてのディザ信号が互いに均衡がとれるようにする。したがって、結果としてのディザ信号はゼロに等しい振幅を有するため、もはやレベル９１２および９１３上に現れなくなる。また、ディザ信号均衡構成においても、本発明を実施する送信機により、ペナルティを減じることとなるであろう。

図９Ｃは、図４に示すバンドパスフィルタ４４１の出力の特性曲線である。横座標は、図３Ｃにおいて点３０３として表される、変調器４１０のＩ−子ＭＺＭに付与されるＤＣバイアスと最適なＤＣバイアスとの間の差を表す。図９Ｃの曲線は、変調器の値Ｖｐｉによって横座標上に正規化され、ＭＺＭの特性である周期性のために−１から＋１の範囲に限定される。曲線９２０は、バンドパスフィルタ４４１の出力の振幅を表し、曲線９２１は、低周波ディザ信号生成器４３１により生成される信号に対して、バンドパスフィルタ４４１、バンドパスフィルタの出力の位相を表す。低周波ディザ信号は、図９Ａに描画した波形のように、パワーＤＡＣ５００により駆動信号に付与される。振幅特性には３つの最大値があり、１つは最適値である０に、その他２つは＋１および−１にある。しかしながら、最適値のみが低周波ディザ信号生成器４３１により生成された信号の位相にあり、その他は反対位相にある。したがって、回路４４２が振幅に信号位相の余弦に比例する成分を掛け合わせるため、全体としての最大値は最適点（デルタＩ＝０）となるであろう。振幅のその他２つの最大値は、位相が反対であるため、回路４４２の出力の最小値となる。回路４４３は、回路４４２の出力を最大化するため、変調器４１０のＩ−子ＭＺＭのＤＣ成分を生成する。したがって、本構成によると、ＡＢＣ４２０が変調器４１０のＩ−ＭＺＭのＤＣバイアスを制御することで、最適な条件となるようにする。制御回路４５０は、同様に、ｆ１とは異なる周波数ｆ２で変調器４１０のＱ−子ＭＺＭのＤＣバイアスを制御する。制御回路４６０は、ＰＴＬ１に開示されているような既知の方法によって直交角度を制御する。したがって、変調器４１０は最適な条件下でＡＢＣ４２０により制御される。ＭＳＢおよびＬＳＢが異なる場合に、パワーＤＡＣ５００は低周波ディザ信号の振幅を減じるため、本発明により、低周波ディザ信号によって信号４９９に誘発されたペナルティが減じられることとなるであろう。

本発明の他の態様によると、パワーＤＡＣ４０２の出力が図９Ｂに描画されている。また、変調器４１０が最適条件下でＡＢＣ４２０により制御される。ＭＳＢおよびＬＳＢがゼロと異なる場合に、パワーＤＡＣ５００が低周波ディザ信号の振幅を減じるため、本発明により、低周波ディザ信号によって信号４９９に誘発されたペナルティが減じられることとなるであろう。

まず図９Ｄにおいて、４００のＡＢＣ回路４２０がОＮされ、パワーＤＡＣ４０２および４０３の出力は図９Ａと同一になる。直接比較のため、図９Ｄの配置マップの記号には、送信機４００により実施された記号マッピングについては一切考慮せず、図３Ｄと同一の参照符号を付す。図９Ｄの配置マップにおいて、記号は配置の理想点と非常に接近している。本発明によると、ＡＢＣ回路４２０は送信機４００の信号品質を維持する。

そして図９Ｅにおいては、４００のＡＢＣ回路４２０がＯＮされ、パワーＤＡＣ４０２および４０３の出力は図９Ｂと同一となる。直接比較のため、図９Ｅの配置マップの記号には、図３Ｄひいては図３Ｄと同一の参照符号が付してあり、送信機４００により実施される記号マッピングとはいかなる相関も持たない。図９Ｅの配置マップにおいて、記号は配置の理想点に非常に接近している。本発明によると、ＡＢＣ回路４２０は送信機４００の信号品質を維持する。

図９Ｆは、図９Ｄおよび９Ｅの配置マップにおける信号品質をＥＶＭで量子化してまとめたものであり、図３Ｄの理想配置と比較したものである。本発明によると、発信信号４９９の信号品質が維持され、最適条件を備えた図９Ｅとほぼ差異を認めることができない。本発明により、図３Ｅに示す従来の方法では劣化した信号品質を復元することができた。

本発明によると、低周波ディザ信号により、ＱＡＭフォーマットで変調された光波信号を発信するＩＱ変調器を制御し、当該ディザ信号により引き起こされる信号品質の劣化を避けることができる。さらに本発明は、容易に入手可能な電子機器により実施可能であるため、コスト面で効率的である。本発明は、小さな占有面積で実施することができるため、小型化することができる。
（第２実施形態）

図１０は、ＩＱ変調器１０１０および自動バイアス制御（ＡＢＣ）回路１０２０を備えた光送信機１０００の概略図である。図１０に示された光送信機１０００は、論理バイナリデータストリーム１０９８により、ＩＱ変調器１０１０で１６ＱＡＭフォーマットに変調された光波信号１０９９を発信する。シリアライザ／デシリアライザ１００１は、図１のシリアライザ／デシリアライザ１０１と同一である。パワーＤＡＣ１００２および１００３は、図４のパワーＤＡＣ４０２および４０３と類似である。増幅器１００４および１００５は、図４の増幅器４０４および４０５と同一である。レーザ１００６および変調器１０１０は各々、図４のレーザ４０６および変調器４１０と同一である。

ＡＢＣ回路１０２０は、変調器１０１０に一体化されたモニターＰＤにより供給されるモニター信号により、子ＭＺＭのＤＣバイアスおよび変調器１０１０の直交角度を制御するバイアスを制御する。増幅器１０２１および分割器１０２２は各々、図４の増幅器４２１および分割器４２２と同一である。低周波発振器１０３０は低周波ｆ正弦波を生成し、これがＡＢＣコントローラユニット１０２３により分配される。あるいは、低周波発振器１０３０は、ＡＢＣコントローラユニット１０２３内に一体化することもできる。ＡＢＣコントローラユニット１０２３は、マイクロコントローラまたはデジタル信号処理（ＤＳＰ）ユニットにより実現することもできる。低周波正弦波は、図５の概略図に示すように、変調器１０１０のための駆動データに刷り込むため、ＡＢＣコントローラユニット１０２３によりパワーＤＡＣ１００２および１００３に分配される。低周波正弦波はまた、Ｉ−子ＭＺＭのＤＣバイアスを制御するために制御ユニット１０４０に分配され、Ｑ−子ＭＺＭのＤＣバイアスを制御するために制御ユニット１０５０に分配される。制御ユニット１０４０および１０５０は、図４の制御回路４４０および４５０と類似であり、周波数ｆ付近に中心周波数を有するバンドパスフィルタを備える。制御ユニット１０６０は、ＩＱ変調器１０１０の直交角度を変化させるＤＣバイアスを制御する。制御ユニット１０６０は、周波数ｆ付近に中心周波数を有するバンドパスフィルタ１０６１を備える。

図１１は、変調器１０１０の直交角度に対して、図１０のバンドパスフィルタ１０６１の出力における信号特性を示す曲線である。図１１の曲線は、３２Ｇｂａｕｄの通信速度を有し、１６ＱＡＭとして信号を発信する送信機１０００からシミュレートしたものである。本発明の第１実施形態においては、ＤＣバイアス生成器１０６３が、１８０度を法として９０度の直交角度に対応する１４０ｍＶｐｐのバンドパスフィルタ１０６１からの出力を維持するため、電圧を生成する。あるいは、ＤＣバイアス生成器１０６３が、３６０度を法として９０度の直交角度に対応した、制御値付近の上昇斜線の条件において１４０ｍＶｐｐとなる１０６１の出力を維持するため、電圧を生成する。どちらを実施する場合も、直交角度が最適に設定され、変調器１０１０のＤＣバイアスのドリフトに関わらず、最適条件に維持することができる。

最後に、ＡＢＣコントローラユニット１０２３の稼動プロセスを説明する。まず、期間Ｔ１において、低周波ディザがパワーＤＡＣ１００２に分配され、変調器１０１０のＩＭＺＭに対する４レベル信号が生成される。この期間中、低周波ディザはパワーＤＡＣ１００３には分配されない。さらに、制御ユニット１０５０および１０６０のフィードバックがＯＦＦされるが、これは制御ユニット１０５０および１０６０により生成されたＤＣバイアスが一定に保たれることを意味する。期間Ｔ１の間、制御ユニット１０４０は、図４の送信機４００について説明したように、その内部フィードバック信号を最大化するためにＤＣバイアスを生成する。期間Ｔ１の後、制御ユニット１０４０のフィードバックはＯＦＦされるが、これは１０４０により生成するＤＣ電圧が一定に保たれることを意味する。その後、期間Ｔ２において、低周波ディザがパワーＤＡＣ１００３に分配され、変速機１０１０のＱ−ＭＺＭに対する４レベル信号が生成される。この期間中、低周波ディザはパワーＤＡＣ１００２には分配されない。さらに、制御ユニット１０４０および１０６０のフィードバックがОＦＦされるが、これは１０４０および１０６０により生成されたＤＣバイアスが一定に保たれることを意味する。期間Ｔ２の間、制御ユニット１０２０は、図４の送信機４００について説明したように、その内部フィードバック信号を最大化するためにＤＣバイアスを生成する。期間Ｔ２の後、制御ユニット１０５０のフィードバックはＯＦＦされるが、これは制御ユニット１０５０により生成されたＤＣ電圧が一定に保たれることを意味する。その後、期間Ｔ３において、低周波ディザがパワーＤＡＣ１００２および１００３に分配される。さらに、制御ユニット１０４０および１０５０のフィードバックがＯＦＦされるが、これは、１０４０および１０５０により生成されたＤＣバイアスが一定に保たれることを意味する。期間Ｔ３において、制御ユニット１０６３は、図１１の曲線に示すバンドパスフィルタ１０６１の出力を維持するために、ＤＣバイアスを生成する。制御ユニット１０２３は、期間Ｔ１、Ｔ２、およびＴ３の各シーケンスが少なくとも一度実施されるような周期を生成する。

あるいは、低周波ディザ信号が、期間Ｔ１、Ｔ２、およびＴ３において１００２および１００３の双方に分配される。

本発明によると、ＡＢＣ回路１０２０がＩＱ変調器１０１０の３つのＤＣバイアスを制御し、それによりＩＱ変調器１０１０を最適条件に設定および維持する。さらに、ＱＡＭ送信機１０００は、変調器１０１０のＤＣバイアスを制御するための低周波ディザ信号の使用により、さらなる信号劣化を招くことがない。

本発明によると、低周波ディザ信号で、ＱＡＭフォーマットで変調した光波信号を出力するＩＱ変調器を制御し、当該ディザ信号によって引き起こされる信号品質の劣化を避けることができる。さらに本発明は、容易に入手可能な電子機器により実施可能であるため、コスト面で効率的である。本発明は、小さな占有面積で実施することができるため、小型化することができる。
（第３実施形態）

図１２は、本発明を実施する光トランスポンダの概略図である。トランスポンダ１２００は、トランスポンダに供給されるデータビットストリーム１２９０に応じた光波信号１２９１を発信する光送信機１２０１を備える。１２００はまた、変調された光波信号１２９２を受信し、それを復調してデータビットストリーム１２９３を供給する光受信機１２０２も特徴として備える。トランスポンダ１２００は、送信機１２０１により変調対象のデータを提供するためにストリーム１２９０を再組織するシリアライザ／デシリアライザ１２０３を備える。シリアライザ／デシリアライザ１２０３はまた、１２０２により受信されたデータを受信し、それをビットストリーム１２９３に直列化する。シリアライザ／デシリアライザ１２０３はまた、符号化、複合化、およびエラー補正動作も実施することができる。送信機１２０１は、偏波多重（ＰＭ−）１６ＱＡＭの変調フォーマットで、かつ３２Ｇｂａｕｄの通信速度を有する、すなわち２５６Ｇｂ／ｓのビットレートを有する光波信号を発信する。同様に、受信機１２０２は２５６Ｇｂ／ｓＰＭ−１６ＱＡＭ信号を受信する。

受信機１２０２は、偏波ダイバーシティ９０度ハイブリッド、４つの平衡検波器、続く線形増幅器より成るコーヒレント受信機１２５０を特徴として備えるが、これらはコーヒレント受信機１２５０に関連して詳述を省略する。コーヒレント受信機１２５０は、コーヒレント検出方式により、受信信号１２９２を局所発振器１２５１の光と混合する。コーヒレント受信機１２５０からの受信信号は、ＤＳＰチップ１２５２に一体化された４つのアナログ−デジタル変換機でデジタル化される。ＤＳＰ１２５２は、受信信号１２９２の直面した歪みおよび機能障害を補償し、偏波逆多重ならびに搬送波位相およびオフセット補償を実施し、受信信号を復調する。

送信機１２０１は、ＸおよびＹ偏波の各々のＩおよびＱデータチャンネルを符号化する２ビットに割り当てられるように、８つのデータレーンを生成する符号器１２０４を備える。４つのパワーＤＡＣ１２０５、１２０６、１２０７、および１２０８は、図５において５００の参照符号を付して説明した装置と同一である。これらは各々、ＡＢＣ回路１２２０および１２２１により供給される低周波正弦信号を１２０４により供給される２つのバイナリ信号と組み合わせて加算するが、低周波ディザ信号の位相は、バイナリ信号のレベルに対して変化する。刷り込まれた低周波ディザ信号を伴う２つのバイナリ信号が、４レベルの電気信号に結合される。ＡＢＣ回路１２２０および１２２１は、図１０の回路１０２０と同一である。マルチレベル電気信号がドライバ１２１１、１２１２、１２１３、および１２１４で増幅される。これらのドライバはゲイン制御の機能を特徴として備え、調整されることによってその出力が２*Ｖｐｉの振幅を有することになるが、ここでＶｐｉは偏波多重ＩＱ変調器１２１０より規定される。変調器１２１０は図１０の変調器１０１０と類似の２つのＩＱ変調器であり、レーザ１２０９より供給される同一の入力から取り出された２つの光波搬送波を変調し、光波信号の一方を回転し、それらを偏波多重方式で結合する。変調器１２１０は、それぞれ各偏波用の２つの集積型ＰＤを特徴として備える。Ｘ偏波ＩＱ変調器の３つのＤＣバイアスがＡＢＣ回路１２２０で制御され、Ｙ偏波ＩＱ変調器の３つのＤＣバイアスがＡＢＣ回路１２２１で制御される。さらに本発明によると、低周波ディザ信号に基づくＤＣバイアスの制御により、信号１２９１の品質劣化を招くことはない。

さらにドライバ１２１１、１２１２、１２１３、および１２１４の出力信号の振幅は、周辺温度およびドライバの経年劣化による変化の影響を受けやすい。ドライバの出力振幅の変化によるさらなる信号劣化を避けるため、本発明により、当該ドライバのゲインをフィードバックで制御する。送信機１２０１は、各々の偏波のため、ドライバのゲインを制御する２種のフィードバックを特徴として備える。あるいは、すべての偏波に対するすべてのドライバのゲインを制御するため、単一のフィードバック方式が実施されてもよい。

まずＸ偏波について、変調器１２１０の集積型ＰＤにより供給されたモニター信号が分割器１２２２で分割される。１２２２の出力の一方はＡＢＣ回路１２２０によって使用される。もう一方は、ＡＢＣ回路１２２０により生成される低周波数と同一の低周波数ｆに中心周波数を有するバンドパスフィルタ１２２３を通過する。バンドパスフィルタ１２２３の出力は分割され、分割された出力の各々は同一のゲイン制御ユニット１２２４および１２２５に供給される。バンドパスフィルタ１２２３の出力は、図１３の特性曲線１３０１上に描画される。曲線１３０１は、ドライバの出力電圧の最大値を２*Ｖｐｉに有するが、これは駆動信号の最適条件である。本特性、曲線１３０１によると、制御ユニット１２２４および１２２５は、バンドパスフィルタ１２２３の出力を最大化するため、各ドライバ１２１１および１２１２のゲインを制御する。制御ユニット１２２４および１２２５の一方がモニター信号を最適化している間にもう一方を停止し、一方が引き続いて連続的にドライバ１２１１および１２１２のゲインを最適化する本サイクルを繰り返している間にモニター信号を最大化するために他方を停止しておくためには、同一のモニター信号の使用にあたり、制御ユニット１２２４および１２２５をリンクさせることが有効であるかもしれない。本発明によると、送信機１２０３のドライバのゲインは低周波ディザ信号を使用して最適条件に制御され、発信信号の品質劣化を引き起こすことがない。

そしてＹ偏波については、ドライバ１２１３および１２１４の出力が各々ドライバ１２３０および１２３１で取り出される。あるいはドライバ１２３０および１２３１は、モニタリング機能としてドライバ１２１３および１２１４に一体化することができる。ドライバ１２３０および１２３１から取り出された出力は、ＡＢＣ回路１２２１により生成される低周波数と同一の低周波数ｆに中心周波数を有する各バンドパスフィルタ１２３２および１２３３によりフィルタリングされる。バンドパスフィルタ１２３３の出力は、図１３の曲線１３０２に描画される。曲線１３０２はドライバの出力電圧と共に単一に変化するので、制御ユニット１２３５は、バンドパスフィルタ１２３３により供給されるモニター信号を一定値に維持するため、ドライバ１２１４のゲインを制御する。最適値の２*Ｖｐｉである場合、モニター信号は、ドライバ１２１４のゲインを変化させることにより、制御ユニット１２３５で９７ｍＶの一定値に保たれる。同様に、制御ユニット１２３４は、ドライバ１２１３のゲインを制御することにより、バンドパスフィルタ１２３２の出力値を一定に維持する。本発明によると、送信機１２０３のドライバのゲインは、低周波ディザ信号を使用して最適条件に制御され、発信信号の品質劣化を招くことがない。

図１３は図１２のフィルタ１２２３および１２３３により生成され、図１２の送信機１２０１によって当該送信機のドライバのゲインを制御するために使用されるモニター信号の特性曲線を描画したものである。

本発明によると、低周波ディザ信号により、ＱＡＭフォーマットで変調された光波信号を発信するＩＱ変調器を制御し、当該ディザ信号により引き起こされる信号品質の劣化を避けることができる。さらに本発明は、容易に入手可能な電子機器により実施可能であるため、コスト面で効率的である。本発明は、小さな占有面積で実施することができるため、小型化することができる。最後に、本発明により、さらなるダメージを招くことなくドライバ増幅器のゲインを制御することができる。
（第４実施形態）

図１４は、パワーＤＡＣ１４００の概略図である。パワーＤＡＣ１４００はＮ＋Ｍ個の入力を有し、ここでＮおよびＭは２つの整数、つまりＮは３２であり、Ｍは３０である。パワーＤＡＣ１４００はＮ＋Ｍ個のバイナリ電気信号を２＾（Ｎ＋Ｍ）レベルのマルチレベル信号に変換する。Ｎ個の第１高速バイナリ信号入力には、入力１４１０から開始する連続参照符号が付されるが、減衰器１４２０から開始する連続参照符号が付されたＮ個の各増減衰器によって減衰される。減衰器の値は異なってもよく、信号１４９９のレベル間で所望のスペースを得るべく設計される。当該減衰器の後、Ｎ個の各信号は、増幅器１４３０から開始する連続参照符号が付されたＮ個の各増幅器を通過する。増幅器は、図６の増幅器回路６００、図７の増幅器回路７００、または図８の増幅器回路８００と同一のものが選択されてもよい。周波数ｆの低周波正弦波１４９６は、１４３０から開始する連続参照符号が付されたＮ個の増幅器回路に分配すべく、分割器１４９７によってＮ個の信号に分割される。当該増幅器は、その各入力を増幅し、入力された高速バイナリ信号のレベルと共に位相の変化する周波数ｆの低周波ディザ信号を加える。

１４１０＋Ｎからの連続参照符号が付された高速バイナリ信号に対する続くＭ個の入力もまた、１４２０＋Ｎからの連続参照符号が付されたＭ個の各減衰器を通過する。当該減衰器は、信号１４９９のレベル間の所望のスペースに応じて選択された適切な減衰値を有する。当該減衰器の各出力は、１４３０＋Ｎからの連続参照符号が付されたＭ個の各増幅器によって増幅される。しかしながら、Ｍ個の増幅器は低周波ディザ信号を刷り込まない。パワー・コンバイナ１４９８は、低周波ディザ信号の刷り込まれた１４３０からの参照符号が付されたＮ個の増幅器の各出力と、低周波ディザ信号の刷り込まれていない１４３０＋Ｎからの参照符号が付された次のＭ個の増幅器の各出力とを結合する。１４９８により出力された信号１４９９は、低周波ディザ信号成分を有し、その振幅が信号レベルに依存する２＾（Ｎ＋Ｍ）レベルの信号である。

パワーＤＡＣ１４００はパワーＤＡＣ５００を一般化したものであると考えると、パワーＤＡＣ５００は１４００に対し、Ｎ＝２およびＭ＝０を選択することによって得られる。

図１５は、本発明を実施する光トランスポンダの概略図である。トランスポンダ１５００は、トランスポンダにより供給されるデータビットストリーム１５９０に応じた光波信号１５９１を発信する光送信機１５０１を備える。１５００もまた、図１２の受信機１２０２と構造的に同一の光受信機１５０２を特徴として備える。受信機１５０２は、変調された光波信号１２９２を受信し、データビットストリーム１５９３を供給するためにそれを復調する。シリアライザ／デシリアライザ１５０３は、図１２のシリアライザ／デシリアライザ１２０３と同一である。送信機１５０１は、図１４のパワーＤＡＣ１４００と同一の４つのパワーＤＡＣ１５０５、１５０６、１５０７、および１５０８を備える。パワーＤＡＣは、（Ｎ＋Ｍ）個のバイナリ信号を、低周波ディザ信号の刷り込まれた２＾（Ｎ＋Ｍ）レベルの信号に変換する。符号器１５０４は、送信機１５０１のＸおよびＹ偏波の各々のＩおよびＱデータチャンネルを符号化する（Ｎ＋Ｍ）ビットに割り当てられるように、４*（Ｎ＋Ｍ）個のデータレーンを生成する。ＡＢＣ回路１５２０および１５２１は、図１２の回路１２２０と同一である。ＡＢＣ回路１５２０および１５２１は、パワーＤＡＣ１５０５、１５０６、１５０７、および１５０８により生成されるマルチレベル信号に対応するディザ信号を刷り込むため、周波数ｆの低周波正弦波を供給する。マルチレベル電気信号は、ドライバ１５１１、１５１２、１５１３、および１５１４で増幅される。変調器１５１０は、図１２の変調器１２１０と同一である。トランスポンダ１５００の通信速度は３２Ｇｂａｕｄである。

まず、パワーＤＡＣ１５０５、１５０６、１５０７、および１５０８を規定する整数ＮおよびＭは、Ｎ＝２およびＭ＝１と選択される。パワーＤＡＣにおける減衰器は、図１４に示す入力順に対して、２ｄＢ、８ｄＢ、および０ｄＢに設定される。送信機１５０１により発信された信号は、３２ＧｂａｕｄＰＭ−６４ＱＡＭであるため、５１２Ｇｂ／ｓのビットレートを有する。したがって、光受信機１５０２は、ＰＭ−６４ＱＡＭ信号を受信して復調する。ＡＢＣ回路１５２０および１５２１は、変調器１５１０の６つのＤＣバイアスを制御する。本発明によると、ＤＣバイアスは、高速駆動信号に刷り込まれた低周波ディザ信号によって正確に設定され、当該低周波ディザ信号により引き起こされる信号劣化が減じられる。

本発明の第２の実施様態によると、パワーＤＡＣ１５０５、１５０６、１５０７、および１５０８を規定する整数ＮおよびＭは、Ｎ＝３およびＭ＝０と選択される。パワーＤＡＣにおける減衰器は、図１４の入力順に対して、０ｄＢ、２ｄＢ、および８ｄＢに設定される。送信機１５０１により発信された信号は、３２ＧｂａｕｄＰＭ−６４ＱＡＭであるため、５１２Ｇｂ／ｓのビットレートを有する。したがって、光受信機１５０２は、ＰＭ−６４ＱＡＭ信号を受信して復調する。ＡＢＣ回路１５２０および１５２１は、変調器１５１０の６つのＤＣバイアスを制御する。本発明によると、ＤＣバイアスは、高速駆動信号に刷り込まれた低周波ディザ信号によって正確に設定され、当該低周波ディザ信号により引き起こされる信号劣化が減じられる。

図１６は、図１５のトランスポンダに基づくシミュレーション結果をまとめたものである。図１６Ａは、Ｎ＝２およびＭ＝１の場合における、図１５のパワーＤＡＣ１５０５の出力についてシミュレートした波形チャートを示す。出力信号は、符号器１５０４により生成された３つのバイナリ信号で生成された８レベル信号である。８つの信号レベルは、１６００、１６０１、１６０２、１６０３、１６０４、１６０５、１６０６、および１６０７と記される。本発明により可能となるように、刷り込まれた低周波ディザ信号の振幅は、このレベルに依存する。本構成によると、レベル１６０１、１６０３、１６０４、および１６０６にはディザ信号が存在しない一方で、１６００、１６０２、１６０５、および１６０７には低周波ディザ信号が存在する。

図１６Ｂは、Ｎ＝３およびＭ＝０の場合における、図１５のパワーＤＡＣ１５０５の出力についてシミュレートした波形チャートを示す。出力信号は、符号器１５０４により生成された３つのバイナリ信号で生成された８レベル信号である。８つの信号レベルは、１６１０、１６１１、１６１２、１６１３、１６１４、１６１５、１６１６、および１６１７と記される。本発明により可能となるように、刷り込まれた低周波ディザ信号の振幅は、個のレベルに依存する。本構成によると、外側レベル１６１０および１６１７は低周波ディザ信号に対して最大振幅を有する一方で、内側レベル１６１１、１６１２、１６１３、１６１４、１６１５、および１６１６のディザ信号の振幅は減じられている。

図１６Ｃは、発信記号で詳述される種々の送信機の信号劣化をまとめたものである。記号の指標は、送信機により実施される推定上のデータマッピング上に何らの意味を有することなく任意に固定される。純粋に慣例に従うと、この順は図３Ｄに示すのと同様に、発信信号の配置マップ上を左から右へ、かつ下から上へと固定される。図１６Ｃに描画された値は、研究上のシミュレーションにおけるＥＶＭと、送信機が理想的に設定されてディザ信号およびＡＢＣ回路がＯＦＦにされた場合のＥＶＭとの間の差異である。従来の慣例は、図１に示すように、ＤＣバイアスに直接刷り込まれたディザ信号に対応する。Ｎ＝２およびＭ＝１の場合は、図１６Ａに描画された構成に対応する。Ｎ＝３およびＭ＝０の場合は、図１６Ｂに描画された構成に対応する。従来例では、中心記号上において、ＡＢＣ制御に使用されるディザが発信信号の深刻な劣化を引き起こしている事実が説明されている。Ｎ＝３およびＭ＝０である本発明の場合、すべての記号について劣化は２０％未満に留まっており、従来の方法から改善されている。またＮ＝２およびＭ＝１である本発明の場合、すべての記号について劣化は８％未満にとどまっており、従来の方法から改善されている。

本発明によると、低周波ディザ信号により、ＱＡＭフォーマットで変調された光波信号を出力するＩＱ変調器を制御し、当該ディザ信号により引き起こされる信号品質の劣化を避けることができる。さらに本発明は、容易に入手可能な電子機器により実施可能であるため、コスト面で効率的である。本発明は、小さな占有面積で実施することができるため、小型化することができる。

本発明は上述の実施形態に限定されるものでなく、本発明の範囲から逸脱することなく、修正および変更を加えることができることは自明である。

本発明は、マルチレベル変調方式を使用する光通信システムに適用することができる。

１００、４００、１０００、１２０１、１５０１：光送信機
１０４、１０５、２２０、２３０、４０４、４０５、５２０、５３０、６１０、１００４、１００５、１２１１、１２１２、１２１３、１２１４、１４３０、１５１１、１５１２、１５１３、１５１４：電気増幅器
１１０、４１０、１０１０、１２１０、１５１０：ＩＱ変調器
１２０、４２０、１０２０：ＡＢＣ回路
１４０、４４０、１０６０：制御ユニット
１９８、４９８、１０９８、１２９０、１２９３：バイナリデータストリーム
１９９、４９９、１０９９、１２９１、１２９２、１５９１、１５９２：変調光波信号
２００、５００、１４００：パワーＤＡＣ
２０１、２０２、５０１、５０２、６０１、６０３、７０１、７０３、８０１、８０２、８０４、８０５、１４１０：バイナリ電気信号
２０３、５０３、１４９９：マルチレベル電気信号
２４０：パワー・ディバイダ
２４１、２４２、２４３：抵抗
３０１、３０２、３０３、３０４、３０５：送信特性曲線上の点
３１０〜３２５：１６ＱＡＭ信号の配置マップ上の記号
３３０、３３１、３３２、３３３、９００、９０１、９０２、９０３、９１０、９１１、９１２、９１３、１６００、１６０１、１６０２、１６０３、１６０４、１６０５、１６０６、１６０７、１６１０、１６１１、１６１２、１６１３、１６１４、１６１５、１６１６、１６１７：電気信号のレベル
５０４、６０２、７０２、８０３、１４９６：低周波電気正弦信号
６００、７００、８００：増幅器回路
６０９、７０８、７０９、８０９：固定電圧
７１０、７１１：電界効果トランジスタ
８１０、８１１：トランジスタ
６２０、６２１、６２２：凝縮器
７３０、７３１、８３０、８３１：抵抗
９２０、９２１、１３０１、１３０２：モニター信号の特性曲線
１２０２、１５０２：光受信機
１２００、１５００：光トランスポンダ

Claims (15)

1. 光出力装置であって、
   ２つ以上のバイナリ電気信号を結合し、前記２つ以上のバイナリ電気信号に、前記バイナリ電気信号のビットレートよりも低い、周波数ｆのディザ電気信号を加える結合ユニットと、
   前記バイナリ電気信号の振幅を調整する調整ユニットと、
   前記２つ以上のバイナリ電気信号を使用して、光信号を変調する変調ユニットとを備えることを特徴とする光出力装置。
2. 前記ディザ電気信号を生成する生成器をさらに備えることを特徴とする請求項１に記載の光出力装置。
3. 前記光信号に比例する電気信号を生成するモニターと、
   前記電気信号が入力され、前記ディザ電気信号を出力するバンドパスフィルタとをさらに備えることを特徴とする請求項１に記載の光出力装置。
4. 光モジュールであって、
   入力された光信号から電気信号を生成する光入力装置と、
   出力される光信号を生成する光出力装置とを備え、
   前記光出力装置はさらに、
   ２つ以上のバイナリ電気信号を結合し、前記２つ以上のバイナリ電気信号に、前記バイナリ電気信号のビットレートよりも低い、周波数ｆのディザ電気信号を加える結合ユニットと、
   前記バイナリ電気信号の振幅を調整する調整ユニットと、
   前記２つ以上のバイナリ電気信号を使用して、出力された前記光信号を変調する変調ユニットとを備えることを特徴とする光モジュール。
5. マルチレベル電気信号生成装置であって、
   ２つ以上のバイナリ電気信号を結合する結合ユニットと、
   前記バイナリ電気信号の振幅を調整する調整ユニットと、
   前記２つ以上のバイナリ電気信号に、前記バイナリ電気信号のビットレートよりも低い、周波数ｆのディザ電気信号を加える加算ユニットとを備え、
   前記ディザ電気信号の位相は、前記ディザ電気信号が加えられる前記バイナリ信号の値に依存し、
   前記ディザ電気信号の位相は、前記バイナリ信号のビット毎の変化の影響を受けやすいことを特徴とするマルチレベル電気信号生成装置。
6. 光送信機の制御方法であって、
   ２つ以上のバイナリ電気信号により、前記送信機の変調器を駆動するために使用するマルチレベル電気信号を生成し、前記２つ以上のバイナリ電気信号に、前記バイナリ電気信号のビットレートよりも低い、周波数ｆのディザ信号を加えるステップと、
   前記２つ以上のバイナリ電気信号を使用して、光信号を変調するステップとを備えることを特徴とする光送信機の制御方法。
7. 前記ディザ電気信号の位相は、前記ディザ電気信号が加えられる前記バイナリ信号の値に依存し、
   前記ディザ電気信号の位相は、前記バイナリ信号のビット毎の変化の影響をうけやすく、
   前記光信号の周波数ｆの成分により、前記送信機を制御することを特徴とする請求項６に記載の光送信機の制御方法。
8. 前記変調器のバイアスは、前記光信号の前記周波数要素により制御されることを特徴とする請求項７に記載の光送信機の制御方法。
9. 前記マルチレベル電気信号に使用されるドライバ増幅器の出力電圧は、前記モニター信号の前記周波数成分により制御されることを特徴とする請求項６乃至８のいずれか一項に記載の光送信機の制御方法。
10. 前記光送信機は、各々が前記光信号を生成する複数の変調器を備え、
    前記ディザ信号の異なる周波数が、前記変調器毎に使用されることを特徴とする請求項６乃至９のいずれか一項に記載の光送信機の制御方法。
11. 前記光送信機は、各々が前記光信号を生成する複数の変調器を備え、
    前記ディザ信号の共通の周波数が、前記複数の変調器のために使用されることを特徴とする請求項６乃至９のいずれか一項に記載の光送信機の制御方法。
12. 前記マルチレベル電気信号上の結果としてのディザ信号は、前記マルチレベル電気信号のいくつかのレベルにおいてはゼロとなることを特徴とする請求項６乃至１１のいずれか一項に記載の光送信機の制御方法。
13. 前記送信機は、偏波多重ＱＡＭフォーマットで変調されることを特徴とする請求項６乃至１２のいずれか一項に記載の光送信機の制御方法。
14. 前記送信機は、偏波多重６４ＱＡＭフォーマットで変調され、
    前記マルチレベル電気信号は、８つのレベルを有し、３つのバイナリ電気レベルの組み合わせにより生成され、
    ＩＱ変調器内に設けられたマッハツェンダ変調器のＤＣバイアスは、前記光信号により制御され、
    前記マッハツェンダ変調器間の直交角度は、前記光信号により制御されることを特徴とする請求項１３に記載の光送信機の制御方法。
15. 前記送信機は、偏波多重１６ＱＡＭフォーマットで変調され、
    前記マルチレベル電気信号は、４つのレベルを有し、２つのバイナリ電気レベルの組み合わせにより生成され、
    ＩＱ変調器内に設けられたマッハツェンダ変調器のＤＣバイアスは、前記光信号により制御され、
    前記マッハツェンダ変調器間の直交角度は、前記光信号により制御されることを特徴とする請求項１３に記載の光送信機の制御方法。

Images