JP6227640B2 - 半導体デバイスの制御 - Google Patents

半導体デバイスの制御 Download PDF

Info

Publication number
JP6227640B2
JP6227640B2 JP2015519325A JP2015519325A JP6227640B2 JP 6227640 B2 JP6227640 B2 JP 6227640B2 JP 2015519325 A JP2015519325 A JP 2015519325A JP 2015519325 A JP2015519325 A JP 2015519325A JP 6227640 B2 JP6227640 B2 JP 6227640B2
Authority
JP
Japan
Prior art keywords
module
clock
master module
request
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015519325A
Other languages
English (en)
Other versions
JP2015527638A (ja
Inventor
ドベルトヴェー ヴェノス、アルネ
ドベルトヴェー ヴェノス、アルネ
ハウゲン、エラグナール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nordic Semiconductor ASA
Original Assignee
Nordic Semiconductor ASA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nordic Semiconductor ASA filed Critical Nordic Semiconductor ASA
Publication of JP2015527638A publication Critical patent/JP2015527638A/ja
Application granted granted Critical
Publication of JP6227640B2 publication Critical patent/JP6227640B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10Distribution of clock signals, e.g. skew
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3237Power saving characterised by the action undertaken by disabling clock generation or distribution
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Description

本発明は、半導体デバイス、特に、デバイス全体にわたって電力を効率的に使用するために、システムリソースのサブシステムによる使用を制御することに関するものである。
マイクロコントローラのような半導体デバイスが、周辺装置の増加と共により複雑になるにつれて(ここで、「周辺」という用語は、主プロセッサに対して周辺であることを意味するが、通常は、依然として同じシリコン片の一部である)、モバイルデバイスのバッテリ寿命を延ばすために、電力消費の効果的な制御を維持することの重要性も増してくる。しかし、複雑さも、このような制御をより困難にしている。
既存のデバイスでは、周辺装置に供給される、電力およびクロック信号のようなリソースの制御は、「トップダウン」方式で集中的に制御されている。しかし、出願人は、この手法は、中枢となるリソースコントローラが周辺装置の要求の全体を知り得る必要があるので、最大効率を提供するものではないと理解するに至った。電力および/または適切なクロック信号を特定の周辺装置に与えずに誤動作を発生させるのを回避するために、リソースは、理論的に必要である以上に供給される傾向がある。出願人は、また、この構成では、周辺装置が追加/起動や取り外し/停止されるたびにリソースを制御するプログラムを書き換える必要があることも理解するに至った。
第一の態様から見ると、本発明は、少なくとも一つのプロセッサと、一つ以上の周辺装置と、リソース供給モジュールと、を備えたマイクロ制御デバイスを提供するものであって、前記プロセッサと前記周辺装置は、各々、電力および/またはクロック信号を必要とするときに信号を生成するように構成され、前記信号は前記リソース供給モジュールを促して要求されたリソースを提供させる。
したがって、本発明によれば、リソースは「トップダウン」方式によって管理されるのではなく、リソースは必要に応じて周辺装置に割り当てられることが、当業者には理解されるであろう。リソース割り当ての制御は、結果として完全に一元管理されるのではなく、周辺装置に分散される。この方式変更は、周辺装置自身だけが、いつ異なるリソースを必要とし、どのようにすればこれらに対する要求が電力消費量を最小化しようとするように管理できるか、について詳細に知っていることを認めるものである。さらに、リソース割り当ての制御を周辺装置に分散することにより、少なくとも本発明の好ましい実施形態では、周辺装置が追加されたり取り外されたりしても、電力管理用プログラムを書き換える必要がない。
前記周辺装置は、リソース要求信号を前記リソース供給モジュールに直接送信するように構成されてもよいが、一連の実施形態では、前記周辺装置は、前記要求信号を受信すると前記リソース供給モジュールに適切な要求を送信する、中間マスタモジュールと通信するように構成される。このような構成では、周辺装置は、リソース要求を処理するためのスレーブモジュールと関連付けられることになる。周辺装置ごとに一つのスレーブモジュールがあってもよいし、例えば、周辺装置の異なる部分が異なる電力および/またはクロックを必要とする場合、一つの周辺装置が複数のスレーブモジュールを有していてもよい。また、複数の周辺装置が共通の電力/クロックを必要とする場合、スレーブモジュールを共有することも想定されるが、一般的に、これでは本発明のいくつかの実施形態で達成することができる、最適化された電力節約を十分に利用することができない。
一連の実施態様において、各マスタモジュールは、複数のスレーブモジュールに接続される。こうすれば、マスタモジュールは、関連付けられたスレーブからの要求をまとめることができる。例えば、一つ以上のスレーブが特定のクロック信号を要求した場合、マスタモジュールは、リソース供給モジュールに適切な要求を発行してクロック信号を供給してもよい。電力について言えば、個々のモジュールからの要求は、大電力レギュレータが有効になる閾値を各々下回っていても、特定のマスタモジュールに接続されているすべてのスレーブからの要求を累積すると、そのような閾値よりも大きいことがある、つまり、マスタモジュールは、リソース供給モジュールに要求を発行して大電力モジュールを有効にすることができる。個々の周辺装置は大電力レギュレータを要求しない場合でも(その機能が提供されていれば)このようになる。リソース供給モジュールに直接接続された単一マスタモジュール(「トップマスタ」)が存在する一連の実施形態では、前記マスタモジュールは、複数の電力レギュレータのうちどれを使用するのかを自動的に決定するように構成される。こうすれば、「トップマスタ」が(必要に応じてリソース供給モジュール自体を含む)すべてのモジュールからの電力要求を集約し、これを用いて全体的な必要電力レベルを決定することができる。トップマスタは、個々のモジュールが必要とする電力量をそのモジュールからの電力要求に含まれるデータから決定し、および/または、例えばルックアップテーブルに予め格納された情報を使用することができる。
一連の実施形態において、マスタモジュールは、各スレーブモジュールに対して、スレーブモジュールに接続されて、クロック信号がそれぞれのスレーブモジュールへ選択的に通過することができるようにするゲート(以下、「クロックゲート」)を備える。このような実施形態の一部では、マスタモジュールは、クロック信号に対する要求を受信すると、要求を行ったスレーブモジュールへのクロックゲートを開く前に、適切なクロック源が安定して作働中であることを確認するように構成される。これは、クロック信号が、不要なアーチファクトなしに、制御された状態で供給されていることを確認するのに役立つ。要求されたクロック、または、別の、より正確な(もしくは、提供する電力の面では一般的により高価になる)クロックがすでに別のスレーブモジュールに提供されている場合、マスタモジュールは待つ必要がなく、直ちに適切なクロックゲートを開いてもよい。この状況では、マスタモジュールは、一連の実施形態において、要求されたクロック信号が、(第二スレーブがクロックを要求したときに該クロックが作動し続けていた原因である)元のスレーブからの要求が終了した後に第二スレーブで必要とされる場合に、さらにリソース供給モジュールに要求を発行するように構成される。
単一のマスタモジュールがすべてのスレーブにサービスを提供するようになっていてもよい。しかし、これは必須ではなく、一連の実施形態においては、少なくとも二つのマスタモジュールが提供される。複数のマスタモジュールが提供される場合、単一のマスタモジュールだけがリソース供給モジュールに接続され、それ以外の一つ以上のマスタモジュールは該単一のマスタモジュールに接続されるのが好ましい。一般的に、マスタモジュールが他のマスタモジュールに接続されていると、柔軟なシステムトポグラフィとなる。あるマスタモジュールが別のマスタモジュールに接続される場合、マスタモジュールの上流向き出力に対しては直結接続となる、すなわち該接続はクロックゲートを通過しないことが好ましい。こうすれば、周辺装置とリソース供給モジュールとの間のいずれの接続も、ひとつだけクロックゲートを通過することになり、それによって追加の待ち時間を回避することができるという有利な状況となる。
リソース要求信号は、電力の要求だけ、または特定のクロック信号の要求だけを含んでいてもよいが、一連の実施形態では、両方を含む。一連の実施形態では、電力の要求には必要な電力の大きさが含まれる。これは、特定の周辺装置の要求を満たすために大電力レギュレータが必要となるかどうかを示すことになる。
一連の実施形態において、クロック信号の要求は、必要となるクロックの品質、または最低品質を示している。クロックの品質は、精度、始動時間、または電力消費量のうちの一つ以上の関数であるものとする。クロック信号を要求することができることに加えて、周辺装置は、クロックリソースに関してより高度な要求を行なうことができてもよい。例えば、一連の実施形態において、周辺装置は、特定のクロック源が始動されることを要求することができる。これは、実際には、関係付けられた始動遅延(その長さはクロック源の種類に依存する)を有する、それぞれの発振器の電源を投入することになる。周辺装置がクロックの中核部を始動する要求を行なえるようにすることで、周辺装置は、いくつかの状況において、クロック信号が必要になるほんの少し前に要求を行なうことができたり、いつクロック信号を再び必要とするかを予測することができたりするので、始動遅延を補償することができる。
追加としてまたは代替として、周辺装置は、クロックバッファが始動されることを要求してもよい。これは、クロック信号がいくつかの種類のクロックによって実際に提供されるようにするために必要なステップである。周辺装置が、クロックの中核部とは別にクロックバッファを始動または停止できるようにするという柔軟性があることは、クロックバッファは典型的に動作中に最も電力を消費するが中核部は典型的に始動により長い時間を要するので、始動待ち時間を最小限に抑えながら消費電力を低減することができるという優位性がある。したがって、上記に示した実施形態に従って与えられる柔軟性によって、周辺装置は、それなりに短時間で再びクロック信号を必要とする場合、クロックバッファを停止しても中核部は作動状態のままにすることができる。
一連の実施形態において、周辺装置は、どの程度までリソースがスレーブモジュールに利用できるようにするのかを決定するためにスレーブモジュールが選択することができる、所定の選択肢を複数備える。本出願人は、周辺装置に対して待ち時間と電力消費量の間の異なるトレードオフを提供する一定数の事前定義された選択肢(以下、「ペナルティレベル」と称する)を提示することによって、周辺装置は、電力消費量を具体的な必要量に対してはるかに密接に合わせることができ、例えば、待ち時間の要求を満たすために厳密に必要であるよりも多くの電力を使用することが避けられない、全体的に設定された管理体制よりも電力をより効率的に使用することができるようになる、ということを理解するに至った。このような実施形態の部分集合において、所定の選択肢は、異なる待ち時間と異なる電力消費量を含む。
したがって、周辺装置が、電力消費量と待ち時間との間の異なるトレードオフを呈する様々な状態を持ち得ることが理解できよう。これらは、周辺装置が(もちろん、動作仕様を満たすという点では常に一致しつつ)消費電力を低減するという利益のために受け入れる用意がある、待ち時間の面での不利益を示すので、「ペナルティレベル」と称される。上記の、クロック源とクロックバッファに関する選択肢に基づいて例を挙げると、最大のペナルティレベルは、周辺装置が電力とクロックのいずれについても何の要求も行なわないというものである。こうすると、一般的に、周辺装置が完全に動作できる状態になる前の待ち時間が最も長くなるが、もちろん大幅な電力消費量と関係付けられることはない。
次のペナルティレベルは、周辺装置が電力は要求するがクロックは要求しないという状態によって表される。これは、完全に動作できる状態になる前の待ち時間は短くなるが、明らかに電力消費量がいくらか増加するという代償を払うことになる。
第三のペナルティレベルは、周辺装置が、電力とクロック源が作動中であることを要求することに対応している。これによって、前述のようにクロック源の中核部を始動するのは比較的長い時間がかかる傾向があるので、待ち時間の大幅な削減ができる。しかし、クロック源を作動し続けることは、全体の電力消費量に影響を与える。
第四のペナルティレベルは、周辺装置が、電力とクロック源とクロックバッファとが作動中であることを要求する、「ゼロ」ペナルティレベルである。これによって、対応するクロックゲートが閉じるとすぐに、つまり大幅な遅延がなく、クロック信号を受信することができる。
したがって、上記したペナルティレベルは、クロック信号は要求されていないが、電力消費量と待ち時間の間のトレードオフをより改善させる、異なる待機状態として見ることができる。
このことは、リソースの制御を周辺装置に委譲することによって、要求に関してより改善された意思決定を行なうことができるので、動作や待ち時間を受け入れがたく構成しなくても、全体的な電力消費量を削減することができるという、本発明で可能となった原理をさらに説明するものである。従来技術の中央制御の構成では、個々の周辺装置のペナルティレベルを管理することは、コントローラ機能に組み込まれる必要があり、周辺装置が追加されたり動作が変更されたりしても拡張性がないので、非常に困難であろう。
特定の時点における特定の周辺装置に対するペナルティレベルは、その時点で許容できる最大待ち時間で決まることになる。もちろん、クロック源またはクロックバッファが他の周辺装置のために既に作動中である場合、実際に経験する待ち時間は、この最大値よりも短くなるであろう。
上記のペナルティレベルは、記載されたクロック状態から導き出された説明用事例にすぎないということが理解されよう。より多くのまたは異なるクロックおよび/または電力の状態が利用可能な場合は、より多くのまたは異なるペナルティレベルが利用可能となる。しかし、考えられるすべての状態組合せに対応するペナルティレベルが周辺装置にとって利用可能になることが必須ではなく、例えば、意味のないもの(例として、待ち時間を減らさずに電力消費量を増加させるもの、またはその逆)があるかもしれない。
上述したように、本発明は、周辺装置が正確に何のリソースを必要とするのかを知る最善の立場にあるので、リソースをできるだけ効率的に要求することができるという原理の下に、周辺装置はリソースを必要とするときに要求することができるようにする。しかし、出願人は、さらに、第一周辺装置は、自分の要求に応じて第二周辺装置が操作を実行するためにはリソースが必要となることがあらかじめわかる状況がいくつかあることを理解するに至った。したがって、本発明の一連の実施形態では、少なくとも一つの第一周辺装置は、第二周辺装置を促してリソース要求を発行させるように構成される。このような実施形態では、第二周辺装置は第一周辺装置からある操作を実行する要求を受信しても、その操作を実行する前に必要なリソースを要求しなければならないという状況と比較すると、待ち時間は減少すると思われる。
そのような構成は、それ自体で新規であり進歩性があると考えられるので、さらなる態様から見たときに、本発明は、複数の周辺モジュールと、リソース供給モジュールと、を備えたマイクロ制御デバイスを提供するものであって、前記周辺モジュールのうちの少なくとも第一周辺モジュールは、前記周辺モジュールのうちの第二周辺モジュールを関与させるタスクを実行するようにプログラムされ、前記第一周辺モジュールは、前記第二モジュールを促して前記リソース供給モジュールから電力および/またはクロック信号を要求する信号を生成させる信号を、生成するように構成されることを特徴とする。
該周辺モジュールは、プロセッサを含むものとする。第一周辺モジュールは、第二周辺モジュールの代わりに直接リソース供給モジュールに要求信号を送信するものとする。しかし、別の一連の実施形態においては、第一周辺モジュールは、第二周辺モジュールがリソース供給モジュールから電力および/またはクロック信号を要求することができるように、第二周辺モジュールに要求信号を送信する。
本発明の第一態様の一連の実施形態では、該リソース制御システムの構成要素は、電力を節約するために自らをシャットダウンさせることができる。例えば、マスタモジュールおよび/またはリソース供給モジュールが提供されている場合、これらは、いくつかの状況では電源が切られることがある。一連の実施形態において、少なくとも一つのマスタモジュールは、マスタモジュールが小電力状態にあるときに、例えば電力というリソースを周辺装置に提供するように構成される。こうすれば、例えば、デバイス全体がスリープ状態に入っても、所定の時間にデバイスを覚醒させるためにタイマーを電源が入った状態に維持することができる。しかし、マスタモジュールは小電力状態にあるので、リソース要求信号に応えることができず、リソースが供給されるという状態を変えることはできない。
そのような構成は、それ自体で新規であり進歩性があるので、さらなる態様から見たときに、本発明は、マイクロ制御デバイスと、一つ以上の周辺装置と、リソース要求信号に応じて前記周辺装置に対するリソース供給を制御するための一つ以上のリソース制御モジュールと、を提供するものであって、前記リソース制御モジュールまたは少なくともその一つは、リソース要求信号に応えないが、少なくとも一つの周辺装置にリソースを供給する小電力状態を有することを特徴とする。前記リソースは、電力および/またはクロック信号であることが好ましい。
本発明の全ての態様によれば、マイクロ制御デバイスは、単一の集積回路によって提供されるものとする。
本発明の全ての態様によれば、マイクロ制御デバイスは、無線送信機および/または無線受信機を備えるか、または制御するように構成される。
本発明の特定の実施形態について、付随する図面を参照しながら、ほんの一例として説明する。
は、本発明に係るシステムのアーキテクチャの概略図である。 は、図1のシステムで使用するマスタモジュールの概略図である。 は、制御される電力リソースをより詳細に示す図である。 は、制御されるクロックリソースをより詳細に示す図である。 は、図1のシステムで使用するスレーブモジュールの概略図である。 は、マスタモジュールとスレーブモジュール間の制御として考えられる別の構成を示している。 は、モジュール間の主なインタフェースの構成例である。
図1は、本発明に係るマイクロコントローラ用リソース制御システムの全体アーキテクチャを示している。アーキテクチャの上部にあるのは、トップ支援モジュール2である。これには、後に詳細に説明するように、該システムが制御する、電力およびクロックリソースが含まれる。
トップ支援2の下にあるのは、マスタモジュール4aである。これもまた、後により詳細に説明する。最上位のマスタモジュール4aの下にあるのは、別のマスタモジュール4bと三つのスレーブモジュール6である。スレーブモジュール6は、様々な周辺モジュールと関係付けられているが、それらの周辺モジュールの正確な性質は必ずしも必要ではない。一方、中間レベルのマスタモジュール4bは、五つの別のスレーブモジュール6、8(スレーブモジュールのうちの一つは、主プロセッサモジュール8である)と、さらに別のマスタモジュール4cに接続されている。最下位のマスタモジュール4cには、二つの別のスレーブモジュール6が関係付けられている。
この概略図は、特定の用途に適合するように実施することができる想定階層構造にかなりの柔軟性があることを示している。スレーブモジュール6とマスタモジュール4との間のクロックライン接続は、クロックゲート制御10を介してなされるが、あるマスタモジュール4と別のマスタモジュールの間の接続は、直接になされる、つまり、クロックゲート制御10を含んでいない。したがって、階層に関係なく、任意のスレーブモジュール6について、トップ支援モジュール2との間のクロックラインには、単一のクロックゲート制御10しかない。
図2は、マスタモジュール4の概略図を示している。マスタモジュール4は、自分に接続された、スレーブモジュールまたは任意の他のマスタモジュールに、異なるクロック、主たるリセットとステータス情報を配布するために使われる。上述したように、スレーブモジュールは、各々に関係付けられた状態マシン12を用いることによってマスタモジュールの制御下にあるクロックゲート制御10をそれぞれ介して接続されている。マスタモジュールは、電力の供給と停止に必要な信号を制御し、リセット信号、アイソレーション信号、および保存・復元信号を生成し、スレーブモジュールからの異なる要求信号を処理することも行なう。これらの要求信号の一部はマスタモジュール4で内部的に処理され、一部は、図3と図4を参照して以下に詳細に説明するように、異なる発振器と、電力レギュレータと、クロックバッファと、を電源投入・切断するために、上位のマスタモジュールまで、最終的にはトップ支援モジュール2まで送られるものとする。
マスタモジュール4は、いくつかの入力と出力を有している。上流インタフェース14は、マスタモジュール4をより高位にある他のマスタモジュールに接続するために、またはトップ支援モジュール2と直接に接続するために使用される(図1参照)。マスタモジュール4は、このインタフェースを通じて、異なる電力レギュレータとクロック源、および異なる電力/クロックバッファに対する要求を送出すると、返されるデータは、要求に対応する、異なるシステムクロック、異なるシステムリセット信号、および電力とクロックに関するステータス信号である。
下流インタフェース16(一つだけ図示)は、マスタモジュール4に接続されているスレーブモジュール6ごとに一つあるインタフェースをいくつか束ねるバスを備えている。このマスタモジュールに別のマスタモジュールがスレーブとして接続されている場合、その別マスタモジュールからの要求は、他のスレーブモジュールからの要求とまとめられて、上流インタフェース14に直接渡され、上流インタフェース14からの対応するクロックとリセット信号が、クロックゲート制御10またはその他の論理回路を経由せずに、下流マスタモジュールのための下流インタフェースに直接渡される。
インタフェース22は、マスタモジュールの構成のためとステータス情報を読み出すためのプロセッサ通信インタフェースである。
マスタモジュールには、マスタとスレーブ間16、64およびマスタ同士間14、16の主要インタフェースに統合された状態で、「バディ」接続として知られている入出力のペアも含まれている。これは、一方の周辺装置が他方を促してリソースを要求することができるようにするために、二つの周辺装置の接続を可能にする通信回線となる。この要求は、要求を出した周辺装置のスレーブモジュールが接続されているマスタモジュールのバディ要求出力を介して行われ、リソースが要求された周辺装置のスレーブモジュールに接続されているマスタモジュールのバディ要求入力に渡される。バディ要求信号は、次いで、対応するスレーブモジュール6を介して、第二周辺装置に渡され、該周辺装置は要求を適切に処理するように指示される。このように構成すれば、ある周辺装置が、クロックリソースおよび/または電力リソースを必要とするアクションを他の周辺装置が実行する必要が生じることが判っているタスクを開始するとき、待ち時間を低減することができる。
図3は、トップ支援モジュール2が、スレーブモジュールの代わりにマスタモジュールから来る電力要求をどのように処理するのかを概略的に示している。電源は、超小電力(ULP)レギュレータ28と主電圧レギュレータ30とを備える。また、特定の周辺装置への電力を接続したり切断したりするために用いられるスイッチ32もある。
本実施形態における電力要求は、コアとスイッチという二つの信号を含んでいる。コア信号は、主電圧レギュレータ30が始動されることを要求するために使用される。例えば、あるマスタモジュールが、結果的に主レギュレータを始動する必要がある、あるスレーブモジュールからの要求、または一つ以上のスレーブモジュールから集約した要求を受信した場合、そのマスタモジュールはコア信号を発行することになる。主レギュレータ30が始動していない場合、電力は、ULP28によってのみ供給されることになる。これでも、一般的に、デバイスの小電力スリープモード時にデバイスを作動させるのに十分であろう。最上位または「トップ」マスタモジュール4aは、例えば、周辺装置6、マイクロプロセッサ8、さらにはトップ支援モジュール2の全モジュールからの要求を集約し、これらを用いて、特定のレギュレータのスイッチを入れるかどうかを自動的に決定する。
スイッチ信号は、特定の周辺装置に対し、該周辺装置と関係付けられた電力スイッチ32を開いたり閉じたりすることによって、実際に電力を供給するために使用される。
図4は、トップ支援モジュール2が、スレーブモジュールの代わりにマスタモジュールから来るクロック要求をどのように処理するのかを概略的に示している。この例のクロックリソースは、大電力で、始動が非常に速く、低精度のRC(抵抗 - コンデンサ)発振器34と、小電力で、始動が遅く、高精度の水晶発振器36と、を備えている。RC発振器34は、共通のクロック源部38に直接接続されているが、水晶発振器は、生成する信号を増幅するためにバッファ40を有している。図示したスイッチ10は、マスタモジュール4に設けられ、図2を参照して上述した、クロックゲート制御である。
クロック要求信号は、三つの異なる構成信号を含む。最も単純なものは、要求が来たスレーブモジュール6に対応するクロックゲート10を閉じるためにマスタモジュール4が使用する、スイッチ信号である。コア信号は、発振器34、36の一方または両方が始動することを要求するために使用される。コア信号には、どの発振器を対象とするのかを決定するパラメータが含まれる。第三の構成信号は、バッファ40を始動することができるバフである。
上記のように、RC発振器34は、非常に速い始動時間となっている。これによって待ち時間が短くなるので、必要としないときには、より手軽に電源を切ることができることになる。水晶発振器36は始動時間が比較的長いが、バッファ40は始動時間がより短い。これによって、消費電力を削減するが長い待ち時間とはならないためには、バッファだけ電源を切って水晶発振器は作動し続けるようにすることが考えられる。水晶発振器のクロックを必要とする場合、単に再びバッファの電源投入をすればよく、水晶発振器自体を電源投入しなければならない場合よりもはるかに迅速に行なうことができる。
上述の構成は、どのようにクロックリソースを供給するかに関して高い柔軟性を持たせ、特に、一方では精度と電力消費量とのトレードオフに対して、また、他方では待ち時間と電力消費量とのトレードオフに対しても幅広いオプションを持たせる。同様に、主電圧レギュレータの電源を投入・切断できることは、待ち時間と電力消費とのトレードオフに柔軟性を持たせる。
この特定の例では、周辺装置が、スレーブモジュールを介し、(特に最大許容待ち時間に関する)自らの仕様と運用状況に依存して選択することができる、四つの異なるペナルティレベル、つまり、四つの異なる待機状態がある。第一の、または最も高い、ペナルティレベルでは、主レギュレータ30が停止し、クロック源34、36が停止した状態である。これは、もちろん、電力消費量が最も少ない。次のペナルティレベルでは、主レギュレータ30は作動しているが、クロック源34、36は停止したままである。結果的に、関連するクロック源34、36の電源を投入する必要があるだけで、レギュレータ30はその必要が無いので、待ち時間は少し短い。もちろん、レギュレータ30は、他の周辺装置からの要求に応えて既に電源が入っていることもあり得るわけで、したがって、このペナルティレベルは、周辺装置が許容できる最大待ち時間を表すが、実際にはより短いこともある。
第三のペナルティレベルは、レギュレータ30とクロック源34、36が作動しているが、バッファ40が停止している状態である。こうすれば、水晶発振器によって提供されるクロックを必要であれば比較的迅速に提供することができるが、バッファによって消費される電力を節約する。第四のペナルティレベルは、バッファ40のスイッチが入り、クロックゲート10だけが開放状態である。こうすれば、クロック源34、36のどちらかをすぐに提供することができるが、クロックが周辺装置に実際に提供されている状況と比べて節減できる消費電力は非常に少ない。
図5は、スレーブモジュール6の概略図である。少なくとも一つのこのようなスレーブモジュールが周辺装置ごとに設けられている。図5の右側には、周辺装置からスレーブモジュールへの多くの入力がある。これらの入力には、周辺装置が(要求パラメータとして渡される)特定のペアの電力とクロック周波数を要求するために使用するリソース要求ライン50と、クロック・電力のペアを要求するように覚醒ピンを促すような非同期イベントを可能にする非同期リソース要求ライン52と、周辺装置がリセットを要求することを可能にするリセット要求ライン54と、周辺装置がペナルティレベル、したがって、上述のように許容可能な最大待ち時間を決定することを可能にするペナルティレベル設定56と、スレーブモジュールが(クロック/電力のペア要求の一部として必要となる周波数だけを指定することではなく)どのクロック源から受信したいかを指定することを可能にするクロック源入力58と、が含まれる。
さらに図5の右側にあるのは、バディ要求入力60とバディ要求出力62である。これらは、先に説明したように、スレーブモジュールに関係付けられた周辺装置が、バディ要求入力に適切な信号を送信することによって、リソースを要求する必要が生じることになるという早期警告を他の周辺装置に与えることを可能にする。この信号は、スレーブモジュール6が接続されているマスタモジュールを通過し、対象スレーブモジュールが接続されているマスタモジュールを介して、対象スレーブモジュールまで下り、そしてその対象スレーブモジュールにおける、対象周辺装置へのバディ要求出力62に渡される。このようにすれば、周辺装置がリソース要求を行なうようバディ要求で促すことができる。このプロセスは、任意の二つの周辺装置間で発生する可能性があり、したがって、別の周辺装置が、スレーブモジュール6によって受信されてバディ要求出力62を介して渡されるバディ要求を行なうことで、該周辺装置に適切なリソース要求をするよう促すことができる。
図5の描写の下部にあるのは、マスタモジュールとのインタフェース接続64である。この接続は、図2で示した、マスタモジュールの接続16に対応する。マスタモジュールの場合と同様に、スレーブモジュール6も、左側に示した構成インタフェース65を有している。
ブロックの上部には、要求されたクロックを周辺装置に提供するクロック出力66と、スレーブモジュールがクロックに関係付けられた周辺装置にリセット信号を渡すことを可能にするリセット出力68と、周辺装置によって要求される電力とクロックに関するステータス情報を提供するステータス出力69という三つの出力がある。
図8は、マスタモジュール4a、4b、4cとスレーブモジュール6との間、二つのマスタモジュール4a、4b、4cの間、または上部マスタモジュール4aとトップ支援2との間のいずれかのインタフェース16、64の例示的な構成を示している。階層の上位にある構成要素は左側にあり、階層の下位にある構成要素は右側にある。図8で最も上に示される四つの接続70〜76は、電力に関連する。最初にあるのは、前述のように、周辺装置6に対して電力を要求するために使用される上流向き電力要求70である。これは、例えば、中核の電力レギュレータ、および、例えば、周辺モジュール6の電源スイッチに接続されているものとする。他の上流向き接続は、周辺装置の実際の電力消費を示すために使用される電力消費72である。 電力可能74は、要求された電源が供給される準備ができたときを示すために使用される下流向き接続であり、電力ドメイン可能76は、電力ドメインが要求された場合に準備ができたことを示すために使用される下流向き接続である。
次の五つの接続78〜86は、クロックに関連する。クロック要求という上流向き接続78は、コア発振器、バッファ発振器、クロックスイッチ(またはクロックゲート)、そして周辺モジュール6の非同期要求機能に接続するものとする。上流向きクロック要求78とクロック源要求80は、以前に記載されている。下流向き接続82は実際のクロック信号であり、他の二つの下流向き接続84、86は、クロックおよびクロック源がそれぞれ作動中であることを示している。
リセット要求接続88は、前述したように、周辺装置がリセット信号を要求することを可能にする。リセット下流向き接続90は、適切な場合にリセット信号が提供されることを可能にする。
最後に、上記のように、バディ要求92は、一方が、他方に必要になるのを見越してリソースを要求することを可能にする、モジュール間の双方向接続である。
次に、上述の実施形態のいくつかの例示的な動作を、すべての図を参照して説明する。
最初は、周辺装置がスリープモードから覚醒するために、電力とクロック源を必要とするものとする。これは、例えば、中間層のマスタモジュール4bに接続されたスレーブモジュール6に関係付けられた周辺装置であってもよい(図1参照)。周辺装置は、適切な電力(例えば、主レギュレータ30)と適切なクロック源(例えば、水晶発振器36)に対する要求を、非同期リソース要求入力52とクロック源入力58を介して、その周辺装置に関連付けられたスレーブモジュール6へ渡す。スレーブモジュール6は、この要求を、スレーブ・マスタインタフェース64、16を介して、マスタモジュール4bに渡す。要求元のスレーブモジュール6と関係付けられた状態マシン12は、このリソース要求を処理する。例えば、要求されたクロック源が既に周辺装置に提供されている場合、状態マシンは単にスレーブ6と関係付けられたクロックゲート10を開くだけで、マスタ・スレーブインタフェース16、64を介して新たな周辺装置へそのクロックを供給することになる。同様に、電力も、既に利用可能である場合、直ちに提供されることになる。
必要なクロック/電力のペアが既に提供されているかどうかにかかわらず、リソース要求は、受信したマスタモジュール4bから次層のマスタモジュール4aまでマスタ‐マスタインタフェース14、16を介して渡される。受信したマスタモジュール4aは、出力14を介して、トップ支援モジュール2に至るまで直接に渡す。トップ支援モジュール2は、次いで、水晶発振器36と関係付けられた主電圧レギュレータ30とバッファ40を起動する。発振器自体は、この例では周辺装置のうちの一つ(クロックを要求している周辺装置である場合もそうでない場合もある)が対応するスレーブモジュール6にペナルティレベル入力56を介してペナルティレベル三を設定していたので、既に作動している。これは、電源を投入しなくても水晶クロック源36を短い待ち時間で届けることができ、バッファ40だけを停止することによって水晶自体は安定化させることが目的であった。
水晶発振器クロックは、共通クロック源部38へ、そしてそこから下に戻って、トップ支援モジュール2と上層マスターモジュール4aとの間のインタフェース14を介して、および上層・中間層のマスタモジュール間のインタフェース16、14を介して、要求元のマスタモジュール4bに提供される。要求元の周辺装置と関係付けられた、要求元のマスタモジュール4bの状態マシン12は、クロック源と電力源が安定したときを決定し、次に電源スイッチ32とクロックゲート10を開いて、クロックと電力を要求元の周辺装置へそのスレーブモジュール6を介して提供する。
電力および/またはクロックがすでに作動していて、マスタモジュール4bによってすぐに提供することができる場合、要求を上のトップ支援2まで渡すことは、もともとリソースを要求していた周辺装置がそれを要求することを止めるかどうかにかかわらず、要求元の周辺装置が必要とする間はリソースを提供し続けることを確実にする。
別の動作例では、ある周辺装置が、別の周辺装置を必要とするタスクを実行している。例えば、主プロセッサは、フラッシュメモリに書き込む必要があることがあり、そのためフラッシュの周辺装置が始動されてクロック源を持つ必要が生じることになる。おそらく、自身のリソース要求に加えて、または、例えば、既に作動中である場合は個別に、主プロセッサは、自身と関係付けられたスレーブモジュール8のバディ要求入力60を介して、フラッシュメモリ周辺装置宛のバディ要求を送信する。バディ要求信号は、通常のスレーブ‐マスタインタフェース64、16を介して、スレーブ8に接続されたマスタモジュール4bまで渡され、次に、マスタモジュール4bが、フラッシュメモリ周辺装置に接続されたマスタモジュール4cにそれぞれのマスタモジュール間のインタフェース14、16を介してそのバディ要求信号を渡す。次に、受信したマスタモジュール4cは、その要求をフラッシュメモリ周辺装置と関係付けられたスレーブ6までマスタ‐スレーブインタフェース16、64を介して渡し、該周辺装置は、次に、前述のようにリソース要求を行なうことによって、要求に応える。
バディ要求方式を用いることによって、フラッシュメモリ周辺装置が必要とするリソースは、大幅な追加待ち時間なしに供給することができる。例えば、フラッシュメモリ周辺装置は、主プロセッサから接触があったときに、フラッシュメモリ周辺装置がまず覚醒するのを待たずに、応答する準備ができていることになる。そのような方式は、任意の二つの周辺装置の間で使用することができ、上記のものが単なる例であることは、もちろん理解されるであろう。
別の動作例では、一部またはすべてのマスタモジュール4自体の電源が落とされるが、それらに接続されたスレーブモジュール6の一部は、マスタモジュールがスリープ状態でいても電力とクロックのリソースを受信し続けるものとする。周辺装置は、例えば、ULPレギュレータ28から電力を受け取り、低電力水晶発振器36が低電力モードで動作できるようにしてもよい。マスタモジュール4の電源が落とされている間は、明らかにスレーブモジュール6からの新しい要求を処理することはできないが、マスタモジュール4の電源が落とされているとき、スレーブからのこれらの要求は「保持」されるものとする。マスタモジュール4の電源を落とすことができることは、特定の操作中に電力を節約する、さらに大きな余地を明らかに提供してくれるものである。
図6は、本発明の別の実施形態による三つのマスタモジュール70、72、74の構成を模式的に示している。特に、二つの下位層のマスタモジュール72、74が接続された、より高い層のマスタ70が存在する。状態マシン12が各クロックゲート10(および、その結果として各周辺装置6)と関連する上述の実施形態とは対照的に、本実施形態において、周辺装置の一部は、電力ドメインにグループ化されて、各マスタモジュール内で、その電力ドメインに対するすべての信号を制御する共有の状態マシン12からサービス提供を受ける。電力ドメインは、同じ電力スイッチを介して同じ電力レギュレータに接続されている周辺装置のグループに対応する。異なる周辺装置を単独に始動したり切断したりすることはできないが、各周辺装置はまだ各々と関係付けられたクロックゲート10を有しているので、クロックの供給は依然として個別の周辺装置ごとに制御することができる。
したがって、最上位層のマスタモジュール70においては、三つの周辺装置はすべて同じ電力ドメインに属しているので、マスタモジュール70は、一つの状態マシン12だけを有している。低い層の一つのマスタモジュール72には、二つの電力ドメインがあって、各々二つの周辺装置6を有している。これらの電力ドメインのうちの一つは、より上層のマスタモジュールと関係付けられたものと同じであっても、または両方が異なっていてもよい。他の下位層のマスタモジュール74にも、二つの電力ドメイン、したがって二つの状態マシン12が存在するが、この場合、各電力ドメインは、単一の周辺装置6が関係付けられているだけである。
周辺装置を電力ドメインとして構成することは、各々が自身の電力を制御することができるよりもすこし柔軟性に欠けるが、こうすることで集積回路上の必要なゲートの数、したがって全体の電力消費量と必要面積が削減されるので、状態マシン12の数を削減できるという重要な利点がある。
図7は、この原理をさらに取り入れた別の実施形態を模式的に示している。この構成では、三つの電力ドメインと各々に関係付けられた一つだけの状態マシン12a、12b、12cが存在する。状態マシン12a、12b、12cは、すべて上位層のマスタモジュール76内に配置されており、つまり、それに接続された二つの下位層のマスタモジュール78、80は、状態マシンを何ら有していない。状態マシン12a、12b、12cは、それぞれの電力ドメインにある周辺装置6a、6b、6cからのすべての要求を、通常のマスタ‐マスタインタフェースを介して処理する。この例では、最上位のマスタモジュール76に接続された三つの周辺装置6aのすべてと、下位層のマスタモジュールの一つ80に接続された周辺装置の一つ6aは、第一状態マシン12aによって制御される第一電力ドメインを形成する。第二状態マシン12bによって制御される第二電力ドメインは、下位層のマスタモジュールの一つ78に接続された二つの周辺装置6bと、他の下位層のマスタモジュール80に接続された一つの周辺装置6bを含んでいる。第三状態マシン12cによって制御される第三電力ドメインは、下位層のマスタモジュールの一つ78に接続される二つの周辺装置6cだけを含んでいる。
マスタ・モジュール76、78、80のプログラムは、そのうちの一つ76が単に構成設定によって最上位のマスタモジュールとして指定されただけであって、同じものであり、状態マシンの制御をすることができる。最上位のマスタモジュール76は、トップ支援モジュールと接触するものともなる。
上述した、本発明の実施形態は、周辺装置へクロックと電力のリソースを提供するに際してより優れた制御と柔軟性を与えるため、電力の大幅な節約を可能にすることが分かるであろう。さらに、この構成は、リソース制御方式を混乱させたりプログラムを大幅に書き換えたりせずに、周辺装置を簡単に追加、変更または削除することができることを意味するモジュール式アプローチを可能にする。しかし、記載された実施形態は単なる例にすぎず、本明細書で詳述された原理は多種多様な構成で使用することができるので、本発明の範囲は与えられた実施例に限定されないことが、当業者には理解されるであろう。

Claims (21)

  1. 複数のスレーブモジュールと、
    少なくとも一つのプロセッサと、
    一つ以上の、前記複数のスレーブモジュールの少なくとも一つに接続された周辺装置と、
    リソース供給モジュールと、を備えたマイクロ制御デバイスであって、
    前記プロセッサと前記周辺装置は、各々、電力および/またはクロック信号を必要とするときに信号を生成するように構成され、前記信号は前記リソース供給モジュールを促して要求されたリソースを提供させ、
    前記マイクロ制御デバイスは、さらに、各々が複数の前記スレーブモジュールに接続された少なくとも二つのマスタモジュールを備え、前記少なくとも二つのマスタモジュールは第一マスタモジュールと第二マスタモジュールを含んで、前記第一マスタモジュールは前記リソース供給モジュールに接続されるとともに、前記第二マスタモジュールは、前記第二マスタモジュールに前記スレーブモジュールを介して接続された前記周辺装置からの要求信号が前記第一マスタモジュールにマスタ−マスタインタフェースを介して渡されるように、前記第一マスタモジュールに接続される
    ことを特徴とするマイクロ制御デバイス。
  2. 前記第一マスタモジュールおよび前記第二マスタモジュールのうちの少なくとも一つ、前記スレーブモジュールの各々に対して、前記スレーブモジュールに接続されて、クロック信号がそれぞれの前記スレーブモジュールへ選択的に通過することができるようにするクロックゲートを備える
    ことを特徴とする、請求項1に記載のデバイス。
  3. 前記第一マスタモジュールおよび前記第二マスタモジュールのうちの少なくとも一つは、クロック要求号を受信すると、前記要求を行った前記スレーブモジュールへの前記クロックゲートを開く前に、適切なクロック源が安定して作動中であることを確認するように構成される
    ことを特徴とする、請求項2に記載のデバイス。
  4. 前記第一マスタモジュールおよび前記第二マスタモジュールのうちの少なくとも一つは、要求されたクロック、または、別の、より正確なクロックがすでに提供されていたとしても、前記リソース供給モジュールに要求を発行するように構成される
    ことを特徴とする、請求項3に記載のデバイス。
  5. つ以上の別の前記マスタモジュールが前記第一マスタモジュールに接続される
    ことを特徴とする、請求項1乃至請求項4のいずれか一項に記載のデバイス。
  6. 記第一マスタモジュールは、複数の電力レギュレータのうちどれを使用するのかを自動的に決定するように構成される
    ことを特徴とする、請求項5に記載のデバイス。
  7. 前記第一マスタモジュールは、前記第二マスタモジュールの上流向き出力に対しては直結接続となるように、前記第二マスタモジュール接続される
    ことを特徴とする、請求項1乃至請求項6のいずれか一項に記載のデバイス。
  8. 記要求信号は、電力の要求および特定のクロック要求号を含む
    ことを特徴とする、請求項1乃至請求項7のいずれか一項に記載のデバイス。
  9. 記要求信号は、必要な電力の大きさを含めた、電力の要求を含む
    ことを特徴とする、請求項1乃至請求項8のいずれか一項に記載のデバイス。
  10. 記要求信号は、必要となるクロックの品質、または最低品質を示すクロック要求号を含む
    ことを特徴とする、請求項1乃至請求項9のいずれか一項に記載のデバイス。
  11. 記要求信号は、特定のクロック源が始動されるという要求を含む
    ことを特徴とする、請求項1乃至請求項10のいずれか一項に記載のデバイス。
  12. 記要求信号は、クロックバッファが始動されるという要求を含む
    ことを特徴とする、請求項1乃至請求項11のいずれか一項に記載のデバイス。
  13. どの程度までリソースが前記スレーブモジュールの各々に利用できるようにするのかを決定するために前記スレーブモジュールが選択することができる、複数の所定の選択肢を備える
    ことを特徴とする、請求項1乃至請求項12のいずれか一項に記載のデバイス。
  14. 前記複数の所定の選択肢は、異なる待ち時間と異なる電力消費量を含む
    ことを特徴とする、請求項13に記載のデバイス。
  15. 前記第一マスタモジュール、前記第二マスタモジュール、および前記リソース供給モジュールのうちの少なくとも一つは、電力を節約するために自らをシャットダウンさせることができる
    ことを特徴とする、請求項1乃至請求項14のいずれか一項に記載のデバイス。
  16. 前記第一マスタモジュールおよび前記第二マスタモジュールのうちの少なくとも一つは、小電力状態にあるときに、リソースを前記周辺装置に提供するように構成される
    ことを特徴とする、請求項1乃至請求項15のいずれか一項に記載のデバイス。
  17. 前記周辺装置は少なくとも一つの第一周辺装置と第二周辺装置を含み、前記少なくとも一つの第一周辺装置は、前記第二周辺装置を促してリソース要求を発行させるように構成される
    ことを特徴とする、請求項1乃至請求項16のいずれか一項に記載のデバイス。
  18. 一つ以上の周辺装置と、
    リソース要求信号に応じて前記周辺装置に対するリソース供給を制御するための一つ以上のリソース制御モジュールと、を備えるマイクロ制御デバイスであって、
    前記リソース制御モジュールまたは前記リソース制御モジュールのうちの少なくとも一つは、リソース要求信号に応えないが少なくとも一つの周辺装置にリソースを供給する小電力状態を有する
    ことを特徴とするマイクロ制御デバイス。
  19. 前記リソースは、電力および/またはクロック信号である
    ことを特徴とする、請求項18に記載のデバイス。
  20. 単一の集積回路によって提供される
    ことを特徴とする、請求項1乃至請求項19のいずれか一項に記載のデバイス。
  21. 無線送信機および/または無線受信機を備えるか、または制御するように構成される
    ことを特徴とする、請求項1乃至請求項20のいずれか一項に記載のデバイス。
JP2015519325A 2012-06-26 2013-06-19 半導体デバイスの制御 Active JP6227640B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1211340.3 2012-06-26
GBGB1211340.3A GB201211340D0 (en) 2012-06-26 2012-06-26 Control of semiconductor devices
PCT/GB2013/051597 WO2014001763A1 (en) 2012-06-26 2013-06-19 Control of semiconductor devices

Publications (2)

Publication Number Publication Date
JP2015527638A JP2015527638A (ja) 2015-09-17
JP6227640B2 true JP6227640B2 (ja) 2017-11-08

Family

ID=46704250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015519325A Active JP6227640B2 (ja) 2012-06-26 2013-06-19 半導体デバイスの制御

Country Status (8)

Country Link
US (1) US10474592B2 (ja)
EP (1) EP2847647B1 (ja)
JP (1) JP6227640B2 (ja)
KR (1) KR102099301B1 (ja)
CN (1) CN104412199B (ja)
GB (2) GB201211340D0 (ja)
TW (1) TWI629586B (ja)
WO (1) WO2014001763A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015069333A (ja) * 2013-09-27 2015-04-13 富士通セミコンダクター株式会社 設計方法及び設計プログラム
US9383807B2 (en) * 2013-10-01 2016-07-05 Atmel Corporation Configuring power domains of a microcontroller system
US20190101969A1 (en) * 2017-09-29 2019-04-04 Intel Corporation Control Blocks for Processor Power Management
GB201810663D0 (en) 2018-06-28 2018-08-15 Nordic Semiconductor Asa Peripheral Power Domains
JP7328055B2 (ja) * 2019-07-31 2023-08-16 キヤノン株式会社 電子機器及び電子機器の制御方法
GB2587381B (en) * 2019-09-26 2021-09-29 Continental Automotive Gmbh Remote powered bus system in a motor vehicle, master electronic control unit, slave electronic control unit and method of operating remote powered bus system
CN117882029A (zh) * 2021-07-19 2024-04-12 飞比特有限公司 用于基于硬件表决的时钟控制的系统和方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021679A (en) * 1989-06-30 1991-06-04 Poqet Computer Corporation Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency
JPH08152945A (ja) 1994-11-28 1996-06-11 Nec Corp 消費電力管理装置
US5838171A (en) * 1996-11-22 1998-11-17 National Semiconductor Corporation Low power real-time clock circuit having system and battery power arbitration
US6694441B1 (en) * 2000-11-15 2004-02-17 Koninklijke Philips Electronics N.V. Power management method and arrangement for bus-coupled circuit blocks
US7155618B2 (en) * 2002-03-08 2006-12-26 Freescale Semiconductor, Inc. Low power system and method for a data processing system
EP2431839B1 (en) * 2003-03-18 2015-09-23 Panasonic Intellectual Property Management Co., Ltd. Processor, driving method thereof, and information processing device
US7203849B2 (en) 2003-12-12 2007-04-10 Hewlett-Packard Development Company, L.P. Method and system for distributing power to networked devices
JP2005250650A (ja) * 2004-03-02 2005-09-15 Nec Electronics Corp マルチレイヤシステム及びクロック制御方法
WO2006088167A2 (en) * 2005-02-16 2006-08-24 Matsushita Electric Industrial Co., Ltd. Power supply control circuit and electronic circuit
US8201004B2 (en) * 2006-09-14 2012-06-12 Texas Instruments Incorporated Entry/exit control to/from a low power state in a complex multi level memory system
JP4551814B2 (ja) * 2005-05-16 2010-09-29 Okiセミコンダクタ株式会社 無線通信装置
CN100419637C (zh) * 2005-11-25 2008-09-17 鸿富锦精密工业(深圳)有限公司 电脑周边设备供电装置的驱动电路
JP5007337B2 (ja) * 2006-06-29 2012-08-22 エイアールエム リミテッド データ処理装置における電力消費の制御
JP5408844B2 (ja) * 2006-07-04 2014-02-05 キヤノン株式会社 バスシステム
KR100778114B1 (ko) * 2006-09-18 2007-11-21 삼성전자주식회사 통신에러를 개선하기 위한 통신방법 및 그 통신방법이적용된 전자장치
US8255722B2 (en) 2009-03-09 2012-08-28 Atmel Corporation Microcontroller with clock generator for supplying activated clock signal to requesting module to conserve power
JP2010282585A (ja) * 2009-06-08 2010-12-16 Fujitsu Ltd 電力管理回路、電力管理方法及び電力管理プログラム
JP5256253B2 (ja) * 2009-07-17 2013-08-07 日産自動車株式会社 自動変速機
US8990591B2 (en) * 2009-12-31 2015-03-24 Intel Corporation Power management system for selectively changing the power state of devices using an OS power management framework and non-OS power management framework
JP5610566B2 (ja) * 2010-02-22 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置及びデータ処理システム
US8392696B2 (en) * 2010-04-26 2013-03-05 Broadcom Corporation Modular integrated circuit with common software
CN102270030B (zh) 2010-05-07 2015-09-09 三星电子株式会社 片上系统、具有其的设备以及该片上系统的电力控制方法
JP5517830B2 (ja) * 2010-08-19 2014-06-11 ルネサスエレクトロニクス株式会社 半導体集積回路
US9317639B1 (en) * 2014-10-27 2016-04-19 Freescale Semiconductor, Inc. System for reducing power consumption of integrated circuit

Also Published As

Publication number Publication date
EP2847647A1 (en) 2015-03-18
GB2503576B (en) 2015-12-30
CN104412199A (zh) 2015-03-11
JP2015527638A (ja) 2015-09-17
EP2847647B1 (en) 2019-12-25
GB2503576A (en) 2014-01-01
US10474592B2 (en) 2019-11-12
CN104412199B (zh) 2018-02-06
TW201403304A (zh) 2014-01-16
GB201310943D0 (en) 2013-07-31
KR20150037891A (ko) 2015-04-08
GB201211340D0 (en) 2012-08-08
KR102099301B1 (ko) 2020-04-10
TWI629586B (zh) 2018-07-11
WO2014001763A1 (en) 2014-01-03
US20150193357A1 (en) 2015-07-09

Similar Documents

Publication Publication Date Title
JP6227640B2 (ja) 半導体デバイスの制御
US20210286421A1 (en) Synchronous power state control scheme for multi-chip integrated power management solution in embedded systems
US9405350B2 (en) Memory control device, semiconductor device, and system board
JP5562486B2 (ja) 実時間時計をプログラムするコンピュータ・システム、方法およびコンピュータ・プログラム・プロダクト
US7032117B2 (en) Dynamic power control in integrated circuits
US20090259861A1 (en) Power management in a data processing device having masters and slaves
US9733957B2 (en) Frequency and power management
US20170212576A1 (en) Semiconductor device
US11340685B2 (en) Semiconductor device including clock management unit for outputting clock and acknowledgment signals to an intelectual property block
US9190989B1 (en) Integrated circuit power management
WO2019221923A1 (en) Voltage rail coupling sequencing based on upstream voltage rail coupling status
US11068018B2 (en) System and method for power management of a computing system with a plurality of islands
US10282214B2 (en) System and method for power management of a plurality of circuit islands
KR102333391B1 (ko) 전자 장치 및 이의 전력 제어 방법
US8395483B2 (en) Power controller for an electronic reader device
CN110362187A (zh) 用于功率管理的系统和方法
KR20090046841A (ko) 마스터 및 슬레이브를 갖는 데이터 처리장치에서의 전력 관리
WO2012004863A1 (ja) データ処理装置およびデータ処理システム
JP2009177287A (ja) 半導体集積回路装置
CN104965471A (zh) 一种功耗可配置的振荡电路处理电路及方法
JP2015020416A (ja) 画像形成装置及び画像形成装置の省電力制御方法
KR20040045133A (ko) 휴대용기기의 전원관리방법 및 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171011

R150 Certificate of patent or registration of utility model

Ref document number: 6227640

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250