JP6221592B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP6221592B2
JP6221592B2 JP2013207232A JP2013207232A JP6221592B2 JP 6221592 B2 JP6221592 B2 JP 6221592B2 JP 2013207232 A JP2013207232 A JP 2013207232A JP 2013207232 A JP2013207232 A JP 2013207232A JP 6221592 B2 JP6221592 B2 JP 6221592B2
Authority
JP
Japan
Prior art keywords
temperature
gas
insulating film
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013207232A
Other languages
Japanese (ja)
Other versions
JP2015072974A (en
Inventor
健太 江森
健太 江森
林 哲也
林  哲也
威 倪
威 倪
俊治 丸井
俊治 丸井
雄二 斎藤
雄二 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2013207232A priority Critical patent/JP6221592B2/en
Publication of JP2015072974A publication Critical patent/JP2015072974A/en
Application granted granted Critical
Publication of JP6221592B2 publication Critical patent/JP6221592B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

従来、炭化珪素(SiC)からなる半導体の表面にシリコン酸化膜を形成する方法として、シリコン(Si)からなる半導体で一般に用いられている熱酸化法を適用することが行われている。炭化珪素を熱酸化する場合には、炭化珪素に含まれる炭素の影響によりシリコン酸化膜と炭化珪素との界面に界面準位が生成されて、炭化珪素内のキャリア移動度を低下させるという課題がある。
この課題を解決する技術として、所望の温度で温度を保持しながら酸化性ガスを供給して酸化を行う一方、所望の温度に達するまでの昇温時及び酸化後の降温時には、酸化炉内を不活性ガス雰囲気にする方法が知られている(例えば、特許文献1参照。)。特許文献1に記載の方法によれば、所望の温度でのみ酸化されるので、ダングリングボンドや酸化膜内の残留カーボンを低減することができる。これにより、炭化珪素からなる半導体と酸化膜との界面準位密度(Dit)を低減することができる。
Conventionally, as a method for forming a silicon oxide film on the surface of a semiconductor made of silicon carbide (SiC), a thermal oxidation method generally used in a semiconductor made of silicon (Si) has been applied. When silicon carbide is thermally oxidized, an interface state is generated at the interface between the silicon oxide film and the silicon carbide due to the influence of carbon contained in the silicon carbide, and there is a problem that the carrier mobility in the silicon carbide is lowered. is there.
As a technique for solving this problem, oxidation is performed by supplying an oxidizing gas while maintaining the temperature at a desired temperature, while the inside of the oxidation furnace is maintained at the time of temperature increase until reaching the desired temperature and at the time of temperature decrease after oxidation. A method of making an inert gas atmosphere is known (for example, see Patent Document 1). According to the method described in Patent Document 1, since oxidation is performed only at a desired temperature, dangling bonds and residual carbon in the oxide film can be reduced. Thereby, the interface state density (Dit) between the semiconductor made of silicon carbide and the oxide film can be reduced.

特開2003−031571号公報JP 2003-031571 A

炭化珪素材料に熱酸化膜を形成する場合は、高温による熱処理が必要なため、炭化珪素材料に温度と時間による熱履歴がかかる。ここで、特許文献1に記載の方法では、実際に酸化反応が行われる時間は、所望の温度に到達してから酸化ガスを供給している時間であるが、所望の温度に到達するまでの昇温時及び酸化反応後の降温時においても炭化珪素材料が高温になっている時間帯もある。その結果、酸化反応の時間よりも高温状態の時間が長くなる。   When a thermal oxide film is formed on a silicon carbide material, a heat history due to temperature and time is applied to the silicon carbide material because heat treatment at a high temperature is required. Here, in the method described in Patent Document 1, the time during which the oxidation reaction is actually performed is the time during which the oxidizing gas is supplied after reaching the desired temperature, but until the desired temperature is reached. There is also a time zone in which the silicon carbide material is at a high temperature even when the temperature is raised and when the temperature is lowered after the oxidation reaction. As a result, the time of the high temperature state becomes longer than the time of the oxidation reaction.

そのため、炭化珪素材料の表面が荒れたり、炭化珪素材料の結晶欠陥が進行したりするという問題点があった。これは、炭化珪素半導体とゲート絶縁膜との界面準位密度の悪化や、電圧制御型トランジスタなどのMOSFETのソース、ドレイン間のリーク電流の増加原因に繋がる。また、トランジスタとダイオードを一つのデバイスに一体化した半導体装置においては、ゲート絶縁膜を形成するトランジスタのための高温処理の工程によって、ダイオードの電極を形成する炭化珪素材料との界面にも熱履歴がかかるために、より顕著にリーク電流が増大する。
上記問題点を鑑み、本発明は、炭化珪素材料の表面に絶縁膜を形成する際に、炭化珪素材料が高温に曝される時間を短縮することができ、炭化珪素材料の表面荒れや結晶欠陥の進行を防止することができる半導体装置の製造方法を提供することを目的とする。
For this reason, there are problems that the surface of the silicon carbide material becomes rough and crystal defects of the silicon carbide material progress. This leads to deterioration in the interface state density between the silicon carbide semiconductor and the gate insulating film and an increase in leakage current between the source and drain of a MOSFET such as a voltage controlled transistor. In a semiconductor device in which a transistor and a diode are integrated into one device, a thermal history is also generated at the interface with the silicon carbide material that forms the electrode of the diode due to the high-temperature treatment process for the transistor that forms the gate insulating film. Therefore, the leakage current increases more remarkably.
In view of the above problems, the present invention can reduce the time during which a silicon carbide material is exposed to a high temperature when forming an insulating film on the surface of the silicon carbide material. An object of the present invention is to provide a method of manufacturing a semiconductor device that can prevent the progress of the above.

本発明の一態様によれば、炭化珪素材料の表面に絶縁膜を形成する際に、昇温期間に炭化珪素材料の表面に活性ガスを供給しながら温度を上昇させることを要旨とする。   According to one aspect of the present invention, when forming an insulating film on the surface of a silicon carbide material, the gist is to raise the temperature while supplying an active gas to the surface of the silicon carbide material during a temperature rising period.

本発明によれば、炭化珪素材料の表面に絶縁膜を形成する際に、炭化珪素材料が高温に曝される時間を短縮することができ、炭化珪素材料の表面荒れや結晶欠陥の進行を防止することができる半導体装置の製造方法を提供することができる。   According to the present invention, when the insulating film is formed on the surface of the silicon carbide material, the time during which the silicon carbide material is exposed to a high temperature can be shortened, and the surface roughness of the silicon carbide material and the progress of crystal defects are prevented. It is possible to provide a method for manufacturing a semiconductor device that can be used.

本発明の実施の形態に係る炉の構成の一例を示す断面図である。It is sectional drawing which shows an example of a structure of the furnace which concerns on embodiment of this invention. 本発明の実施の形態に係る絶縁膜の形成方法の手順を示すタイミングチャートである。It is a timing chart which shows the procedure of the formation method of the insulating film which concerns on embodiment of this invention. 図3(a)及び図3(b)は、比較例に係る絶縁膜の形成方法の手順を示すタイミングチャートである。FIGS. 3A and 3B are timing charts showing the procedure of the insulating film forming method according to the comparative example. 図4(a)〜図4(c)は、本発明の実施の形態に係る絶縁膜の形成方法の手順を示すタイミングチャートである。FIG. 4A to FIG. 4C are timing charts showing the procedure of the insulating film forming method according to the embodiment of the present invention. 図5(a)〜図5(c)は、本発明の実施の形態に係る絶縁膜の形成方法の手順を示すタイミングチャートである。FIG. 5A to FIG. 5C are timing charts showing the procedure of the insulating film forming method according to the embodiment of the present invention. 本発明の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図である。It is process sectional drawing which shows an example of the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 本発明の実施の形態に係る半導体装置の製造方法の一例を示す図6に引き続く工程断面図である。FIG. 7 is a process cross-sectional view subsequent to FIG. 6, illustrating an example of a method for manufacturing a semiconductor device according to an embodiment of the present invention. 本発明の実施の形態に係る半導体装置の製造方法の一例を示す図7に引き続く工程断面図である。FIG. 8 is a process cross-sectional view subsequent to FIG. 7, illustrating an example of a method for manufacturing a semiconductor device according to an embodiment of the present invention. 本発明の実施の形態に係る半導体装置の製造方法の一例を示す図8に引き続く工程断面図である。FIG. 9 is a process cross-sectional view subsequent to FIG. 8 illustrating an example of the method for manufacturing the semiconductor device according to the embodiment of the present invention. 本発明の実施の形態に係る半導体装置の製造方法の一例を示す図9に引き続く工程断面図である。FIG. 10 is a process cross-sectional view subsequent to FIG. 9 illustrating an example of the method for manufacturing the semiconductor device according to the embodiment of the present invention. 本発明の実施の形態に係る半導体装置の製造方法の一例を示す図10に引き続く工程断面図である。FIG. 11 is a process cross-sectional view subsequent to FIG. 10 illustrating an example of the method for manufacturing the semiconductor device according to the embodiment of the present invention. 本発明の実施の形態に係る半導体装置の製造方法の一例を示す図11に引き続く工程断面図である。FIG. 12 is a process cross-sectional view subsequent to FIG. 11 illustrating an example of the method for manufacturing the semiconductor device according to the embodiment of the present invention. 本発明の実施の形態に係る半導体装置の製造方法の一例を示す図12に引き続く工程断面図である。FIG. 13 is a process cross-sectional view subsequent to FIG. 12 illustrating an example of the method for manufacturing the semiconductor device according to the embodiment of the present invention. 本発明の実施の形態に係る半導体装置の製造方法の一例を示す図13に引き続く工程断面図である。FIG. 14 is a process cross-sectional view subsequent to FIG. 13 illustrating an example of the method for manufacturing the semiconductor device according to the embodiment of the present invention. 本発明の実施の形態に係る半導体装置の製造方法の一例を示す図14に引き続く工程断面図である。FIG. 15 is a process cross-sectional view subsequent to FIG. 14 illustrating an example of the method for manufacturing the semiconductor device according to the embodiment of the present invention. 本発明の実施の形態の第1の変形例に係る半導体装置の構成の一例を示す断面図である。It is sectional drawing which shows an example of a structure of the semiconductor device which concerns on the 1st modification of embodiment of this invention. 本発明の実施の形態の第1の変形例に係る半導体装置の製造方法の一例を示す工程断面図である。It is process sectional drawing which shows an example of the manufacturing method of the semiconductor device which concerns on the 1st modification of embodiment of this invention. 本発明の実施の形態の第1の変形例に係る半導体装置の製造方法の一例を示す図17に引き続く工程断面図である。FIG. 18 is a process cross-sectional view subsequent to FIG. 17 illustrating an example of the method for manufacturing the semiconductor device according to the first modification example of the embodiment of the present invention; 本発明の実施の形態の第1の変形例に係る半導体装置の製造方法の一例を示す図18に引き続く工程断面図である。FIG. 19 is a process cross-sectional view subsequent to FIG. 18 illustrating an example of the method for manufacturing the semiconductor device according to the first modification example of the embodiment of the present invention. 本発明の実施の形態の第1の変形例に係る半導体装置の製造方法の一例を示す図19に引き続く工程断面図である。FIG. 20 is a process cross-sectional view subsequent to FIG. 19 illustrating an example of the semiconductor device manufacturing method according to the first modification example of the embodiment of the present invention; 本発明の実施の形態の第1の変形例に係る半導体装置の製造方法の一例を示す図20に引き続く工程断面図である。FIG. 21 is a process cross-sectional view subsequent to FIG. 20 illustrating an example of the method for manufacturing the semiconductor device according to the first modification example of the embodiment of the present invention. 本発明の実施の形態の第1の変形例に係る半導体装置の製造方法の一例を示す図21に引き続く工程断面図である。FIG. 22 is a process cross-sectional view subsequent to FIG. 21, illustrating an example of a method for manufacturing a semiconductor device according to a first modification example of the embodiment of the present invention. 本発明の実施の形態の第1の変形例に係る半導体装置の製造方法の一例を示す図22に引き続く工程断面図である。FIG. 23 is a process cross-sectional view subsequent to FIG. 22 illustrating an example of the method for manufacturing the semiconductor device according to the first modification example of the embodiment of the present invention. 本発明の実施の形態の第1の変形例に係る半導体装置の製造方法の一例を示す図23に引き続く工程断面図である。FIG. 24 is a process cross-sectional view subsequent to FIG. 23 illustrating an example of the method for manufacturing the semiconductor device according to the first modification example of the embodiment of the present invention. 本発明の実施の形態の第1の変形例に係る半導体装置の製造方法の一例を示す図24に引き続く工程断面図である。FIG. 25 is a process cross-sectional view subsequent to FIG. 24 illustrating an example of the method for manufacturing the semiconductor device according to the first modification example of the embodiment of the present invention. 本発明の実施の形態の第2の変形例に係る半導体装置の構成の一例を示す断面図である。It is sectional drawing which shows an example of a structure of the semiconductor device which concerns on the 2nd modification of embodiment of this invention. 本発明の実施の形態の第2の変形例に係る半導体装置の製造方法の一例を示す工程断面図である。It is process sectional drawing which shows an example of the manufacturing method of the semiconductor device which concerns on the 2nd modification of embodiment of this invention. 本発明の実施の形態の第2の変形例に係る半導体装置の製造方法の一例を示す図27に引き続く工程断面図である。FIG. 28 is a process cross-sectional view subsequent to FIG. 27, illustrating an example of a method for manufacturing a semiconductor device according to a second modification example of the embodiment of the present invention. 本発明の実施の形態の第2の変形例に係る半導体装置の製造方法の一例を示す図28に引き続く工程断面図である。FIG. 29 is a process cross-sectional view subsequent to FIG. 28 illustrating an example of the method for manufacturing the semiconductor device according to the second modification example of the embodiment of the present invention; 本発明の実施の形態の第2の変形例に係る半導体装置の製造方法の一例を示す図29に引き続く工程断面図である。FIG. 30 is a process cross-sectional view subsequent to FIG. 29 illustrating an example of the method for manufacturing the semiconductor device according to the second modification example of the embodiment of the present invention; 本発明の実施の形態の第2の変形例に係る半導体装置の製造方法の一例を示す図30に引き続く工程断面図である。FIG. 31 is a process cross-sectional view subsequent to FIG. 30 illustrating an example of the method for manufacturing the semiconductor device according to the second modification example of the embodiment of the present invention. 本発明の実施の形態の第3の変形例に係る半導体装置の構成の一例を示す断面図である。It is sectional drawing which shows an example of a structure of the semiconductor device which concerns on the 3rd modification of embodiment of this invention. 本発明の実施の形態の第3の変形例に係る半導体装置の構成の他の一例を示す断面図である。It is sectional drawing which shows another example of a structure of the semiconductor device which concerns on the 3rd modification of embodiment of this invention. 図34(a)及び図34(b)は、本発明のその他の実施の形態に係る絶縁膜の形成方法の手順を示すタイミングチャートである。34 (a) and 34 (b) are timing charts showing a procedure of an insulating film forming method according to another embodiment of the present invention.

次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、本発明の実施の形態において、「第1導電型」と「第2導電型」とは互いに反対導電型である。即ち、第1導電型がn型であれば、第2導電型はp型であり、第1導電型がp型であれば、第2導電型はn型である。以下の説明では第1導電型がn型、第2導電型がp型の場合を説明するが、第1導電型がp型、第2導電型がn型でもあっても良い。n型とp型を入れ替える場合には、印加電圧の極性も逆転する。また、本発明の実施の形態において、「+」、「−」の記号は導入される不純物の相対的な高密度、低密度を示している。   Next, embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. In the embodiment of the present invention, the “first conductivity type” and the “second conductivity type” are opposite conductivity types. That is, if the first conductivity type is n-type, the second conductivity type is p-type. If the first conductivity type is p-type, the second conductivity type is n-type. In the following description, the first conductivity type is n-type and the second conductivity type is p-type. However, the first conductivity type may be p-type and the second conductivity type may be n-type. When the n-type and the p-type are switched, the polarity of the applied voltage is also reversed. In the embodiment of the present invention, the symbols “+” and “−” indicate the relative high density and low density of the introduced impurities.

[炉の構成]
まず、本発明の実施の形態に係る炭化珪素半導体の絶縁膜の形成方法に用いられる炉(酸化炉)の一例を説明する。
[Configuration of furnace]
First, an example of a furnace (oxidation furnace) used in the method for forming an insulating film of a silicon carbide semiconductor according to an embodiment of the present invention will be described.

本発明の実施の形態に係る酸化炉は、図1に示すように、略円筒形で一端部に開閉可能なドア110を有する反応管101と、反応管101の周囲に設けられたヒータ102と、複数のSiC基板104を保持して反応管101の内部に導入されるボート103と、反応管101の他端部に設けられたガス供給管105a〜105cと、ガス供給管105a〜105c上にそれぞれ設けられたガスバルブ106a〜106cと、反応管101の一端部の近傍に設けられた排気管107を備える。排気管107は、排気ポンプ108に接続されている。   As shown in FIG. 1, an oxidation furnace according to an embodiment of the present invention includes a reaction tube 101 having a substantially cylindrical shape and a door 110 that can be opened and closed at one end, and a heater 102 provided around the reaction tube 101. A boat 103 that holds a plurality of SiC substrates 104 and is introduced into the reaction tube 101, gas supply tubes 105 a to 105 c provided at the other end of the reaction tube 101, and gas supply tubes 105 a to 105 c Gas valves 106 a to 106 c provided respectively, and an exhaust pipe 107 provided in the vicinity of one end of the reaction tube 101 are provided. The exhaust pipe 107 is connected to the exhaust pump 108.

ガス供給管105aは、窒素(N)ガス又はアルゴン(Ar)等の不活性ガスを反応管101に適宜供給する。ガス供給管105bは、酸素(O)ガス、水蒸気、又はこれらの混合ガス等の活性ガスを反応管101に適宜供給する。ガス供給管105cは、一酸化窒素(NO)ガス、亜酸化窒素(NO)ガス又はアンモニア(NH)ガス等の窒素を含む活性ガスを反応管101に適宜供給する。 The gas supply pipe 105 a appropriately supplies an inert gas such as nitrogen (N 2 ) gas or argon (Ar) to the reaction pipe 101. The gas supply pipe 105 b appropriately supplies an active gas such as oxygen (O 2 ) gas, water vapor, or a mixed gas thereof to the reaction pipe 101. The gas supply pipe 105 c appropriately supplies an active gas containing nitrogen such as nitric oxide (NO) gas, nitrous oxide (N 2 O) gas, or ammonia (NH 3 ) gas to the reaction pipe 101.

なお、ガス供給管105a〜105cから供給されるガスにより、反応管101内のガスが排気管107を介して系外へ押し出され、順次ガス置換が起きるので、排気ポンプ108は必ずしも必要ではない。また、図示は省略するが、反応管101の内部の数カ所に、熱電対等の温度測定センサが設けられ、反応管101内部の温度を計測できるようになっている。   The gas supplied from the gas supply pipes 105a to 105c is pushed out of the system through the exhaust pipe 107 by the gas supplied from the gas supply pipes 105a, and the gas replacement is sequentially performed. Therefore, the exhaust pump 108 is not necessarily required. Although not shown, temperature measurement sensors such as thermocouples are provided at several locations inside the reaction tube 101 so that the temperature inside the reaction tube 101 can be measured.

[絶縁膜の形成方法]
次に、本発明の実施の形態に係る炭化珪素材料の表面に絶縁膜を形成する方法の一例を説明する。本発明の実施の形態に係る絶縁膜の形成方法は、図2に示すように、時刻t1〜t2における昇温工程(第1の工程)、時刻t2〜t3における温度保持工程(第2の工程)、及び時刻t3〜t4における降温工程(第3の工程)の3工程を有する。
[Method of forming insulating film]
Next, an example of a method for forming an insulating film on the surface of the silicon carbide material according to the embodiment of the present invention will be described. As shown in FIG. 2, the method for forming an insulating film according to the embodiment of the present invention includes a temperature raising step (first step) at times t1 to t2, and a temperature holding step (second step) at times t2 to t3. ), And three steps of a temperature lowering step (third step) at times t3 to t4.

時刻t1〜t2の昇温工程では、炭化珪素材料を所望の温度まで上昇させながら、炭化珪素材料の表面に絶縁膜を形成する。時刻t2〜t3の温度保持工程においては、炭化珪素材料を所望の温度に保持しながら、炭化珪素材料と絶縁膜との界面の窒化処理を行う。時刻t3〜t4の降温工程においては、所望の温度から温度を降下させながら、温度保持工程と同様に窒化処理を行う。   In the temperature raising process at times t1 to t2, an insulating film is formed on the surface of the silicon carbide material while raising the silicon carbide material to a desired temperature. In the temperature holding process at times t2 to t3, nitriding treatment is performed on the interface between the silicon carbide material and the insulating film while holding the silicon carbide material at a desired temperature. In the temperature lowering process at times t3 to t4, nitriding is performed in the same manner as the temperature holding process while lowering the temperature from a desired temperature.

ここで先に、図3(a)及び図3(b)を参照しながら、比較例に係る絶縁膜の形成方法を説明する。図3(a)において、時刻t101〜t102の昇温工程、時刻t102〜t103の温度保持工程、及び時刻t103〜t104の降温工程の3工程を有する。   Here, an insulating film forming method according to a comparative example will be described first with reference to FIGS. 3A and 3B. In FIG. 3A, there are three steps: a temperature raising step at times t101 to t102, a temperature holding step at times t102 to t103, and a temperature lowering step at times t103 to t104.

時刻t101〜t102の昇温工程において、Nガスを炉内に供給しながら温度を上昇させる。時刻t102において所望の温度に達したら、Nガスの供給を停止する。時刻t102〜t103の温度保持工程において、Oガスを炉内に供給し、炭化珪素材料の表面に絶縁膜(酸化膜)を形成する。所望の厚さの絶縁膜を形成後、時刻t103でOガスの供給を停止する。時刻t103〜t104の降温工程において、Nガスを炉内に供給しながら温度を降下させる。また、図3(b)は、時刻t102〜t103の温度保持工程において、Oガスの代わりに、NOガスを供給する点が図3(a)と異なる。この場合でも同様に、NOガスの供給により絶縁膜が形成される。 In the temperature raising process at times t101 to t102, the temperature is raised while supplying N 2 gas into the furnace. When the desired temperature is reached at time t102, the supply of N 2 gas is stopped. In the temperature holding process at times t102 to t103, O 2 gas is supplied into the furnace to form an insulating film (oxide film) on the surface of the silicon carbide material. After the formation of the insulating film having a desired thickness, the supply of O 2 gas is stopped at time t103. In the temperature lowering process from time t103 to t104, the temperature is lowered while supplying N 2 gas into the furnace. FIG. 3B is different from FIG. 3A in that N 2 O gas is supplied instead of O 2 gas in the temperature holding process at times t102 to t103. In this case as well, an insulating film is formed by supplying N 2 O gas.

図3(a)及び図3(b)に示す比較例では、所望の温度に達してから時刻t102〜t103の温度保持工程でのみ酸化を行う。このため、時刻t102〜t103の温度保持工程の高温状態にある時間に加えて、時刻t101〜t102の昇温工程及び時刻t103〜t104の降温工程での高温状態にある時間が長くなる。   In the comparative example shown in FIG. 3A and FIG. 3B, oxidation is performed only in the temperature holding process from time t102 to t103 after reaching a desired temperature. For this reason, in addition to the time in the high temperature state in the temperature holding process at times t102 to t103, the time in the high temperature state in the temperature raising process at times t101 to t102 and the temperature lowering process at times t103 to t104 becomes longer.

次に、本発明の実施の形態に係る絶縁膜の形成方法について、昇温工程(第1の工程)、温度保持工程(第2の工程)、降温工程(第3の工程)の詳細を工程毎に説明する。なお、以下では絶縁膜の一例として酸化膜を説明するが、絶縁膜の種類は特にこれに限定されるものではない。   Next, regarding the method for forming an insulating film according to the embodiment of the present invention, details of the temperature raising step (first step), the temperature holding step (second step), and the temperature lowering step (third step) are described. Each will be explained. Hereinafter, an oxide film will be described as an example of the insulating film, but the type of the insulating film is not particularly limited thereto.

[昇温工程]
まず、図4(a)を用いて、時刻T11〜T13の昇温工程について説明する。室温から数百度程度の範囲にある温度Taで炭化珪素材料を炉に投入する。時刻t11において、昇温及び不活性ガスの導入を開始する。不活性ガスとしては、NガスやArガスが使用可能である。時刻t11〜t12において、不活性ガス雰囲気で、炭化珪素材料を温度Tb(1000℃程度)まで上昇させる。炭化珪素材料は、珪素材料とは異なり、1000℃付近までほとんど酸化されない。よって、炭化珪素材料は1000℃付近までは、不活性ガス雰囲気のみで温度を上昇させたほうが界面に不要なトラップを作らない点で好ましい。
[Temperature raising process]
First, the temperature raising process at times T11 to T13 will be described with reference to FIG. A silicon carbide material is charged into the furnace at a temperature Ta in the range of room temperature to several hundred degrees. At time t11, temperature rise and introduction of inert gas are started. As the inert gas, N 2 gas or Ar gas can be used. At times t11 to t12, the silicon carbide material is raised to a temperature Tb (about 1000 ° C.) in an inert gas atmosphere. Unlike silicon materials, silicon carbide materials are hardly oxidized up to about 1000 ° C. Therefore, it is preferable that the temperature of the silicon carbide material is increased only in an inert gas atmosphere up to about 1000 ° C. in that unnecessary traps are not formed at the interface.

なお、炉の昇温速度は、炉の性能によるが、熱履歴を出来る限り軽減するため、短時間で温度を上昇させるのが好ましい。また、炉の温度上昇や下降の速度については、急激な温度変化による熱歪みを考慮する必要がある。   In addition, although the temperature increase rate of a furnace is based on the performance of a furnace, in order to reduce a thermal history as much as possible, it is preferable to raise temperature in a short time. In addition, regarding the rate of temperature rise and fall of the furnace, it is necessary to consider thermal distortion due to rapid temperature changes.

時刻t12において、不活性ガスの導入を継続しながら、活性ガスであるOガスの導入を開始する。活性ガスとしては、Oガスの他にも、水蒸気、水蒸気とOガスを混合したもの、NOガス又はNOガス等が使用可能である。温度Tbは、例えば炭化珪素材料が酸化され得る温度以上であり、適宜設定可能である。なお、時刻t12を予め定めずに所定の温度Tbに達したタイミングでOガスの導入を開始してもよく、温度Tbを予め定めずに所定の時刻t12となったときにOガスの導入を開始してもよい。 At time t12, the introduction of the O 2 gas that is the active gas is started while continuing the introduction of the inert gas. As the active gas, in addition to O 2 gas, water vapor, a mixture of water vapor and O 2 gas, NO gas, N 2 O gas, or the like can be used. The temperature Tb is equal to or higher than the temperature at which the silicon carbide material can be oxidized, for example, and can be set as appropriate. Incidentally, may initiate the introduction of the O 2 gas at the timing when reaching the time t12 to a predetermined without the predetermined temperature Tb, the O 2 gas when a predetermined time t12 without set temperature Tb in advance Introduction may begin.

時刻t12〜t13において、活性ガスと不活性ガスとの混合ガス雰囲気で、所望の温度Tcである1200℃程度まで上昇させる。時刻t12〜t13において、活性ガス雰囲気とすることで、炭化珪素材料の表面に絶縁膜(酸化膜)が形成される。絶縁膜は、例えば1nm〜1μm程度の厚さで形成することができる。また、炉内は、常圧でも減圧でも絶縁膜を形成することができる。   From time t12 to t13, the temperature is raised to about 1200 ° C., which is a desired temperature Tc, in a mixed gas atmosphere of active gas and inert gas. At time t12 to t13, an insulating film (oxide film) is formed on the surface of the silicon carbide material by using an active gas atmosphere. The insulating film can be formed with a thickness of about 1 nm to 1 μm, for example. In addition, an insulating film can be formed in the furnace at normal pressure or reduced pressure.

時刻t12〜t13の昇温時に絶縁膜を形成することで、時刻t13以降で必要な酸化時間を完全に省くか、もしくは削減することができる。よって、時刻t13〜t14の温度保持工程の高い温度領域による熱履歴を軽減できる。また、時刻t12〜t13の昇温時に所望の膜厚の絶縁膜を形成しておけば、時刻t13以降は窒化処理のみを行えばよく、絶縁膜形成工程の時間を短縮できる。   By forming the insulating film at the time of temperature rise from time t12 to time t13, the oxidation time required after time t13 can be completely omitted or reduced. Therefore, the heat history by the high temperature area | region of the temperature holding process of the time t13-t14 can be reduced. In addition, if an insulating film having a desired film thickness is formed at the time of temperature increase from time t12 to t13, only the nitriding treatment may be performed after time t13, and the time for the insulating film forming process can be shortened.

また、活性ガスの酸化レートは、NOガス又はNOガスよりも、Oガス又は水蒸気の方が高い。時刻t12〜t13の昇温時に、時刻t13以降で用いるガスよりも酸化レートの高いガスを用いることで、時刻t12〜t13の昇温時に形成される絶縁膜を短時間で厚くすることができる。これにより、時刻t13〜t14の温度保持工程前に所望の膜厚をもった絶縁膜を形成することもできる。例えば、3つの工程のうち、時刻t12〜t13の昇温工程で形成する絶縁膜の膜厚を最も厚くすることもできる。 Further, the oxidation rate of the active gas is higher for O 2 gas or water vapor than for N 2 O gas or NO gas. By using a gas having a higher oxidation rate than the gas used after time t13 at the time of temperature increase from time t12 to t13, the insulating film formed at the time of temperature increase from time t12 to t13 can be thickened in a short time. Thus, an insulating film having a desired film thickness can be formed before the temperature holding process at times t13 to t14. For example, among the three steps, the thickness of the insulating film formed in the temperature raising step at times t12 to t13 can be maximized.

また、炉の性能と所望の温度を考慮し、活性ガスを導入し始める温度や活性ガスと不活性ガスの流量比(混合比)を調整することにより、絶縁膜を所望の厚さで形成することができる。流量比は、活性ガスを増減することで調整することができる。流量比は、活性ガスの流量を増やせば酸化レートが高くなり、減らせば酸化レートは低くなる。また、炉の温度が高いほど、酸化レートは高くなる。   Further, in consideration of the performance of the furnace and a desired temperature, the insulating film is formed with a desired thickness by adjusting the temperature at which the active gas is introduced and the flow rate ratio (mixing ratio) of the active gas and the inert gas. be able to. The flow rate ratio can be adjusted by increasing or decreasing the active gas. As for the flow rate ratio, if the flow rate of the active gas is increased, the oxidation rate increases, and if it is decreased, the oxidation rate decreases. Also, the higher the furnace temperature, the higher the oxidation rate.

なお、図4(b)に示すように、時刻t12〜t13における活性ガスとして、Oガスを用いる代わりにNOガスを用いてもよい。 Incidentally, as shown in FIG. 4 (b), as the active gas at time t12 to t13, or by using N 2 O gas instead of using an O 2 gas.

また、図4(c)に示すように、1000℃前後まで温度が上昇しなければ絶縁膜は形成されないが、時刻t11の昇温工程の開始時からOガスを導入し、時刻t12の温度保持工程以降もOガスの導入を継続してもよい。 Further, as shown in FIG. 4C, the insulating film is not formed unless the temperature rises to around 1000 ° C., but O 2 gas is introduced from the start of the temperature raising process at time t11, and the temperature at time t12 is reached. The introduction of O 2 gas may be continued after the holding step.

また、図5(a)に示すように、時刻t12〜t13において活性ガスとしてOガスを用いて絶縁膜を形成した後に、時刻t13〜t14において活性ガスをNOガスや水蒸気に切り替えてもよい。このように、昇温工程において酸化を行う区間を、異なる活性ガスを順次導入する複数の区間としてもよい。 Further, as shown in FIG. 5A, after forming an insulating film using O 2 gas as the active gas at times t12 to t13, the active gas is switched to N 2 O gas or water vapor at times t13 to t14. Also good. As described above, the section in which the oxidation is performed in the temperature raising step may be a plurality of sections in which different active gases are sequentially introduced.

[温度保持工程]
次に、図4(a)を用いて、時刻t13〜t14の温度保持工程の一例について説明する。時刻t13〜t14の温度保持工程では、主に炭化珪素材料と絶縁膜との界面に存在するダングリングボンドの終端や残留カーボンの除去を目的として、窒素を含む活性ガスを導入することにより窒化処理を行う。窒素を含む活性ガスとしては、NOガスやNOガス又はNHガス等が使用可能である。また、窒素を含む活性ガスと、不活性ガスとの混合雰囲気とすることにより、窒化処理の進行を調整することができる。不活性ガスとしては、Nガス又はArガス等が使用可能である。
[Temperature holding process]
Next, an example of the temperature holding process at times t13 to t14 will be described with reference to FIG. In the temperature holding process at time t13 to t14, nitriding treatment is performed by introducing an active gas containing nitrogen mainly for the purpose of removing dangling bonds existing at the interface between the silicon carbide material and the insulating film and residual carbon. I do. As the active gas containing nitrogen, NO gas, N 2 O gas, NH 3 gas, or the like can be used. In addition, the progress of the nitriding treatment can be adjusted by using a mixed atmosphere of an active gas containing nitrogen and an inert gas. As the inert gas, N 2 gas or Ar gas can be used.

図4(a)において、時刻t13の昇温工程の終了時の温度Tcを1200℃まで上昇させており、時刻t13〜t14の温度保持工程では、温度Tcを所定の時間保持する。温度Tcは、窒化処理が可能な温度に設定され、例えば1000℃〜1400℃程度が好適である。温度が1000℃未満であると、炭化珪素材料と反応種が反応を起こしにくい。一方、1200℃〜1300℃と温度を上げていくと、反応速度が向上し、短時間で窒化処理を行うことが出来るが、温度が1400℃を超える場合は、酸化膜が昇華してしまう。   In FIG. 4A, the temperature Tc at the end of the temperature raising process at time t13 is increased to 1200 ° C., and the temperature Tc is held for a predetermined time in the temperature holding process from time t13 to t14. The temperature Tc is set to a temperature at which nitriding can be performed, and is preferably about 1000 ° C. to 1400 ° C., for example. When the temperature is less than 1000 ° C., the silicon carbide material and the reactive species hardly react. On the other hand, when the temperature is raised to 1200 ° C. to 1300 ° C., the reaction rate is improved and nitriding can be performed in a short time. However, when the temperature exceeds 1400 ° C., the oxide film is sublimated.

時刻t13〜t14の温度保持工程の時間は、絶縁膜の所望の厚みによって調整すればよい。不活性ガスに対して窒素を含む活性ガスの流量比を高くすれば、反応が高まるので、窒化処理の時間を短縮することができる。   What is necessary is just to adjust the time of the temperature holding process of time t13-t14 with the desired thickness of an insulating film. If the flow rate ratio of the active gas containing nitrogen to the inert gas is increased, the reaction increases, so that the nitriding time can be shortened.

また、窒素を含む活性ガスとして、NOやNOガス等の酸素も含むガスを用いれば、窒化処理と並行して、昇温工程に引き続いて絶縁膜を形成することもできる。このため、時刻t12〜t13の昇温工程で形成する絶縁膜の膜厚に加えて、時刻t13以降で形成する絶縁膜の膜厚を考慮する必要がある。酸化反応の温度は、1000℃〜1400℃程度が好適である。温度が1000℃未満であると、炭化珪素材料と反応種が反応を起こしにくい。温度が1400℃を超える場合は、酸化膜が昇華してしまう。 If a gas containing oxygen such as NO or N 2 O gas is used as the active gas containing nitrogen, the insulating film can be formed following the temperature raising step in parallel with the nitriding treatment. For this reason, it is necessary to consider the film thickness of the insulating film formed after time t13 in addition to the film thickness of the insulating film formed in the temperature raising process from time t12 to t13. The temperature of the oxidation reaction is preferably about 1000 ° C to 1400 ° C. When the temperature is less than 1000 ° C., the silicon carbide material and the reactive species hardly react. When the temperature exceeds 1400 ° C., the oxide film is sublimated.

また、温度保持工程では、異なる活性ガスをそれぞれ用いる複数の窒化処理を順次行ってもよい。例えば図5(b)に示すように、時刻t13〜t14においてNOガスを導入した後、時刻t14〜t15ではNOガスに切り替えて導入してもよい。 In the temperature holding process, a plurality of nitriding treatments using different active gases may be sequentially performed. For example, as shown in FIG. 5B, after introducing N 2 O gas at times t13 to t14, it may be switched to NO gas and introduced at times t14 to t15.

[降温工程]
次に、図4(a)を用いて、時刻t14〜t16の降温工程について説明する。図4(a)の時刻t13〜t14における温度保持工程に引き続き、時刻t14〜t16における降温工程においても窒化処理を行うことが可能である。
[Cooling process]
Next, the temperature lowering process from time t14 to t16 will be described with reference to FIG. Following the temperature holding process at times t13 to t14 in FIG. 4A, nitriding treatment can be performed also in the temperature lowering process at times t14 to t16.

時刻t13〜t14の温度保持工程における保持温度Tcを1200℃としているので、1200℃からの降温中においても十分窒化処理が可能である。時刻t14〜t15において、窒素を含む活性ガスと不活性ガスとの混合雰囲気で窒化処理を行う。窒素を含む活性ガスとしては、NOガスやNOガス又はNHガス等が使用可能である。不活性ガスとしては、Nガス又はArガス等が使用可能である。このように、時刻t13〜t14の温度保持工程と併せて時刻t14〜t15の降温工程でも窒化処理を行うことができるので、時刻t13〜t14の窒化処理の時間を短縮することで熱履歴を低減することができる。 Since the holding temperature Tc in the temperature holding process at times t13 to t14 is set to 1200 ° C., sufficient nitriding treatment is possible even during the temperature drop from 1200 ° C. From time t14 to t15, nitriding is performed in a mixed atmosphere of an active gas containing nitrogen and an inert gas. As the active gas containing nitrogen, NO gas, N 2 O gas, NH 3 gas, or the like can be used. As the inert gas, N 2 gas or Ar gas can be used. As described above, since the nitriding treatment can be performed in the temperature lowering process from time t14 to t15 together with the temperature holding process from time t13 to t14, the heat history is reduced by shortening the time of the nitriding treatment from time t13 to t14. can do.

時刻t14において、例えば1000℃程度の温度Tbとなったら、活性ガスの導入を停止する。そして、時刻t14〜t15において、不活性ガス雰囲気のみで温度を降下させる。なお、時刻t14で活性ガスの導入を停止するときの温度Tbは、時刻t12における活性ガスの導入を開始するときの温度Tbと同じ温度としているが、時刻t12における温度Tbとは異なる温度(時刻t12における温度Tbよりも高温又は低温)であってもよい。また、時刻t14は予め定めずに、所定の温度Tbとなったタイミングで活性ガスの導入を停止してもよく、或いは温度Tbは予め定めずに、ある時刻t14になったときに活性ガスの導入を停止してもよい。   At time t14, for example, when the temperature Tb reaches about 1000 ° C., the introduction of the active gas is stopped. And in time t14-t15, temperature is dropped only by an inert gas atmosphere. The temperature Tb when the introduction of the active gas is stopped at the time t14 is the same temperature as the temperature Tb when the introduction of the active gas at the time t12 is started, but is different from the temperature Tb at the time t12 (time). The temperature may be higher or lower than the temperature Tb at t12. Further, the introduction of the active gas may be stopped at a timing when the predetermined temperature Tb is reached without setting the time t14 in advance, or the temperature Tb is not set in advance, and the active gas is discharged at a certain time t14. The introduction may be stopped.

なお、時刻t12〜t13の昇温工程で所望の厚さの絶縁膜を形成できている場合には、時刻t12〜t13の昇温工程から既に窒化処理することもでき、さらに処理時間を短縮することができる。   Note that in the case where an insulating film having a desired thickness can be formed in the temperature raising process at time t12 to t13, the nitriding treatment can be already performed from the temperature raising process at time t12 to t13, and the processing time is further shortened. be able to.

また、図4(c)に示すように、時刻t13〜t14の降温工程の全期間においてNOガス等の窒素を含む活性ガスを導入してもよい。 Further, as shown in FIG. 4 (c), it may be introduced active gas containing nitrogen, such as N 2 O gas in the entire period of the cooling step time t13 to t14.

また、図5(b)に示すように、時刻t14〜t15において、窒素を含む不活性ガスとして、NOガスの代わりにNHガスを用いてもよい。 Further, as shown in FIG. 5 (b), at time t14 to t15, as an inert gas including nitrogen, may be used NH 3 gas in place of N 2 O gas.

また、例えば図5(c)に示すように、時刻t14〜t15におけるNOガスによる窒化処理の後に、時刻t15〜t16においてNHガスによる窒化処理を行ってもよい。このように、複数の窒化処理を組み合わせてもよい。 For example, as shown in FIG. 5C, nitriding treatment with NH 3 gas may be performed at times t15 to t16 after nitriding treatment with NO gas at times t14 to t15. In this way, a plurality of nitriding treatments may be combined.

[半導体装置]
次に、本発明の実施の形態に係る絶縁膜の形成方法により形成した絶縁膜を有する半導体装置の一例として、ゲート絶縁膜(ゲート酸化膜)を有する電圧制御型トランジスタを以下で説明する。
[Semiconductor device]
Next, a voltage-controlled transistor having a gate insulating film (gate oxide film) will be described below as an example of a semiconductor device having an insulating film formed by the method for forming an insulating film according to an embodiment of the present invention.

本発明の実施の形態に係る半導体装置は、図6に示すように、n型の炭化珪素からなる基体1と、基体1上に形成されたn型の炭化珪素からなるドリフト領域2と、ドリフト領域2上に形成されたp型のウェル領域3と、ウェル領域3上に形成されたn型のソース領域4と、ソース領域4、ウェル領域3及びドリフト領域2の一部に設けられた溝5の表面に形成されたゲート絶縁膜6と、溝5にゲート絶縁膜6を介して埋め込まれたゲート電極7とを備える。ゲート電極7上には層間絶縁膜8が形成されている。ソース領域4上にはソース電極10が形成されている。また、基体1の裏面にはドレイン電極9が形成されている。 As shown in FIG. 6, the semiconductor device according to the embodiment of the present invention includes a base 1 made of n + type silicon carbide, and a drift region 2 made of n type silicon carbide formed on base 1. , P-type well region 3 formed on drift region 2, n + -type source region 4 formed on well region 3, and provided in part of source region 4, well region 3 and drift region 2. A gate insulating film 6 formed on the surface of the groove 5 and a gate electrode 7 embedded in the groove 5 via the gate insulating film 6 are provided. An interlayer insulating film 8 is formed on the gate electrode 7. A source electrode 10 is formed on the source region 4. A drain electrode 9 is formed on the back surface of the substrate 1.

本発明の実施の形態に係る半導体装置は、ソース電極10の電位を基準として、ドレイン電極9に正の電位を印加した状態でゲート電極7の電位を制御することにより、トランジスタとして機能する。即ち、ゲート電極7とソース電極10間の電圧を所定の閾値電圧以上(順方向電圧)にすると、ゲート電極7側面に位置するウェル領域3にチャネルとなる反転層が形成されてオン状態となり、ドレイン電極9及びソース電極10間で電流が流れる。   The semiconductor device according to the embodiment of the present invention functions as a transistor by controlling the potential of the gate electrode 7 with a positive potential applied to the drain electrode 9 with the potential of the source electrode 10 as a reference. That is, when the voltage between the gate electrode 7 and the source electrode 10 is set to a predetermined threshold voltage or higher (forward voltage), an inversion layer serving as a channel is formed in the well region 3 located on the side surface of the gate electrode 7 and is turned on. A current flows between the drain electrode 9 and the source electrode 10.

一方、ゲート電極7とソース電極10間の電圧を所定の閾値電圧以下(逆方向電圧)にすると、ウェル領域3の反転層が消滅してオフ状態となり、ドレイン電極9及びソース電極10間の電流が遮断される。   On the other hand, when the voltage between the gate electrode 7 and the source electrode 10 is set to a predetermined threshold voltage or less (reverse voltage), the inversion layer of the well region 3 disappears and is turned off, and the current between the drain electrode 9 and the source electrode 10 is reduced. Is cut off.

次に、図7〜図15を用いて、本発明の実施の形態に係る絶縁膜の形成方法を含む半導体装置の製造方法の一例を説明する。   Next, an example of a method for manufacturing a semiconductor device including the method for forming an insulating film according to the embodiment of the present invention will be described with reference to FIGS.

(イ)まず、図7に示すように、n型の炭化珪素からなる基体1上に、n型の炭化珪素からなるエピタキシャル成長層であるドリフト領域2を形成する。 (A) First, as shown in FIG. 7, a drift region 2 that is an epitaxial growth layer made of n type silicon carbide is formed on a substrate 1 made of n + type silicon carbide.

(ロ)次に、ドリフト領域2上にレジストを塗布し、フォトリソグラフィ技術を用いてレジストをパターニングする。パターニングされたレジストをマスクとして用いて、ドリフト領域2にp型不純物及びn型不純物を順次イオン注入する。フッ酸等によりレジストを除去した後、熱処理して不純物を活性化させる。この結果、図8に示すように、p型のウェル領域3及びn型のソース領域4がそれぞれ形成される。 (B) Next, a resist is applied on the drift region 2, and the resist is patterned using a photolithography technique. A p-type impurity and an n-type impurity are sequentially ion-implanted into the drift region 2 using the patterned resist as a mask. After removing the resist with hydrofluoric acid or the like, the impurities are activated by heat treatment. As a result, as shown in FIG. 8, a p-type well region 3 and an n + -type source region 4 are formed.

(ハ)次に、ソース領域4上にレジストを塗布し、フォトリソグラフィ技術を用いてレジストをパターニングする。パターニングされたレジストをマスクとして用いて反応性イオンエッチング(RIE)等のエッチングを行い、ソース領域4、ウェル領域3及びドリフト領域2の一部を選択的に除去する。その後、フッ酸等によりレジストを除去する。この結果、図9に示すように溝5が形成される。   (C) Next, a resist is applied on the source region 4, and the resist is patterned by using a photolithography technique. Etching such as reactive ion etching (RIE) is performed using the patterned resist as a mask, and the source region 4, the well region 3, and a part of the drift region 2 are selectively removed. Thereafter, the resist is removed with hydrofluoric acid or the like. As a result, a groove 5 is formed as shown in FIG.

(ニ)次に、図10に示すように、本発明の実施の形態に係る絶縁膜の形成方法を用いて、溝5の表面及びソース領域4上にゲート絶縁膜6を形成する。本発明の実施の形態に係る絶縁膜の形成方法としては、図4(a)〜図5(c)に示したいずれの方法を用いてもよい。   (D) Next, as shown in FIG. 10, a gate insulating film 6 is formed on the surface of the trench 5 and the source region 4 by using the insulating film forming method according to the embodiment of the present invention. As a method for forming the insulating film according to the embodiment of the present invention, any of the methods shown in FIGS. 4A to 5C may be used.

(ホ)次に、図11に示すように、化学気相成長(CVD)法等によりゲート絶縁膜6上に多結晶シリコン膜7を堆積する。その後、多結晶シリコン膜7をエッチバックし、不純物をイオン注入することにより、図12に示すようにゲート電極7を形成する。   (E) Next, as shown in FIG. 11, a polycrystalline silicon film 7 is deposited on the gate insulating film 6 by chemical vapor deposition (CVD) or the like. Thereafter, the polycrystalline silicon film 7 is etched back and impurities are ion-implanted to form the gate electrode 7 as shown in FIG.

(ヘ)次に、図13に示すように、CVD法等により層間絶縁膜8を堆積する。層間絶縁膜8上にレジストを塗布し、フォトリソグラフィ技術を用いてレジストをパターニングする。パターニングされたレジストをマスクとして用いて、RIE法等により層間絶縁膜8の一部を選択的に除去する。その後、フッ酸等を用いてレジストを除去する。この結果、図14に示すようにゲート電極7の上面が層間絶縁膜8で覆われた構造となる。   (F) Next, as shown in FIG. 13, an interlayer insulating film 8 is deposited by CVD or the like. A resist is applied on the interlayer insulating film 8, and the resist is patterned using a photolithography technique. Using the patterned resist as a mask, a part of the interlayer insulating film 8 is selectively removed by the RIE method or the like. Thereafter, the resist is removed using hydrofluoric acid or the like. As a result, the upper surface of the gate electrode 7 is covered with the interlayer insulating film 8 as shown in FIG.

(ト)図15に示すように、蒸着法やスパッタ法等により、ソース領域4及び層間絶縁膜8上にソース電極10を形成する。更に、蒸着法やスパッタ法等により、基体1の裏面にドレイン電極9を形成することで、図1に示した半導体装置が完成する。   (G) As shown in FIG. 15, the source electrode 10 is formed on the source region 4 and the interlayer insulating film 8 by vapor deposition, sputtering, or the like. Further, the drain electrode 9 is formed on the back surface of the substrate 1 by vapor deposition or sputtering, thereby completing the semiconductor device shown in FIG.

以上説明したように、本発明の実施の形態に係る絶縁膜の形成方法を含む半導体装置の製造方法によれば、炭化珪素材料を熱酸化する際に、図4(a)〜図5(c)に示すように昇温工程において酸素を含む活性ガス雰囲気にして炭化珪素材料の表面に絶縁膜を形成することができる。したがって、図3(a)及び図3(b)に示したような温度保持工程の時間のみで絶縁膜を形成する場合に比べて、時間を短縮することが可能となるので、炭化珪素材料に加わる熱履歴を軽減することができる。したがって、炭化珪素材料に与えられる熱履歴の低減により、界面の荒れや結晶欠陥の進行を抑制できるので、界面準位密度(Dit)の低減や逆方向電圧印加時のソース・ドレイン間やトランジスタとダイオードを一体化した半導体デバイスのダイオード側のリーク電流を低減することができる。   As described above, according to the method of manufacturing a semiconductor device including the method of forming an insulating film according to the embodiment of the present invention, when the silicon carbide material is thermally oxidized, FIGS. ), An insulating film can be formed on the surface of the silicon carbide material in an active gas atmosphere containing oxygen in the temperature raising step. Therefore, the time can be shortened compared to the case where the insulating film is formed only by the time of the temperature holding process as shown in FIGS. 3A and 3B. The applied heat history can be reduced. Therefore, the reduction of the thermal history given to the silicon carbide material can suppress the roughening of the interface and the progress of crystal defects, so that the interface state density (Dit) can be reduced, the source-drain and the transistor between The leakage current on the diode side of the semiconductor device integrated with the diode can be reduced.

更に、温度保持工程及び降温工程の少なくとも一方において、窒素を含む活性ガス雰囲気で窒化処理することで、炭化珪素材料と絶縁膜との界面に発生しているダングリングボンドを終端したり、残留カーボンを除去することができる。この効果により、熱履歴が少なく、界面順位密度(Dit)が低く、緻密性の高い絶縁膜を形成することができる。   Further, at least one of the temperature holding step and the temperature lowering step, nitriding is performed in an active gas atmosphere containing nitrogen to terminate dangling bonds generated at the interface between the silicon carbide material and the insulating film, Can be removed. With this effect, an insulating film with a low heat history, a low interface order density (Dit), and a high density can be formed.

例えば、本発明の実施の形態に係る半導体装置として説明した電圧制御型トランジスタなどのMOSFETのゲート絶縁膜では、チャネルが形成されたときのキャリアの移動度が高く、高速で動作する半導体装置を提供することができ、ソースやドレインの界面荒れや結晶欠陥の進行や界面順位密度の悪化による逆方向印加時のリーク電流を低減することができるので、MOSFETのオン動作とオフ動作のトレードオフを改善することができる。   For example, in a gate insulating film of a MOSFET such as a voltage-controlled transistor described as a semiconductor device according to an embodiment of the present invention, a semiconductor device having high carrier mobility when a channel is formed and operating at high speed is provided. This reduces the leakage current during reverse application due to the roughening of the interface between the source and drain, the progress of crystal defects, and the deterioration of the interface order density, improving the trade-off between MOSFET on and off operations. can do.

また、昇温工程で用いる活性ガスとして、Oガス若しくは水蒸気又はその両方を用いるか、NOガス又はNOガス等の窒素も含む活性ガスを炉体内の雰囲気中に含ませることで、炭化珪素材料の表面が酸化し、絶縁膜を形成することができる。 Further, as the active gas used in the temperature raising step, O 2 gas or water vapor or both of them is used, or an active gas containing nitrogen such as NO gas or N 2 O gas is included in the atmosphere in the furnace body, thereby carbonizing. The surface of the silicon material is oxidized and an insulating film can be formed.

また、温度保持工程で用いるガスとして、NOガス、NOガス又はNHガスを炉体内の雰囲気中に含ませることで、炭化珪素材料と絶縁膜の界面に存在するダングリングボンドを終端したり、残留カーボンを除去することができる。 Moreover, dangling bonds existing at the interface between the silicon carbide material and the insulating film are terminated by including NO gas, N 2 O gas, or NH 3 gas as the gas used in the temperature holding process in the atmosphere in the furnace body. Or residual carbon can be removed.

また、降温工程で用いるガスとして、NOガス、NOガス、又はNHガスを炉体内の雰囲気中に含ませることで、炭化珪素材料と絶縁膜の界面に存在するダングリングボンドを終端したり、残留カーボンを除去することができる。 Moreover, dangling bonds existing at the interface between the silicon carbide material and the insulating film are terminated by including NO gas, N 2 O gas, or NH 3 gas as the gas used in the temperature lowering process in the atmosphere in the furnace body. Or residual carbon can be removed.

また、昇温工程、温度保持工程及び降温工程のそれぞれにおいて、活性ガスと不活性ガスとの混合ガス雰囲気にすることで、酸化レートや窒化処理の反応速度を制御することができる。   Further, in each of the temperature raising step, the temperature holding step, and the temperature lowering step, the mixed gas atmosphere of the active gas and the inert gas can be used to control the oxidation rate and the nitriding reaction rate.

また、昇温工程、温度保持工程及び降温工程のそれぞれにおいて、不活性ガスとしてN又はArを用いることとしたので、半導体製造工程に通常利用される不活性ガスを利用することができる。 In addition, since N 2 or Ar is used as the inert gas in each of the temperature raising step, the temperature holding step, and the temperature lowering step, the inert gas that is normally used in the semiconductor manufacturing process can be used.

(第1の変形例)
次に、本発明の実施の形態の半導体装置の第1の変形例を説明する。第1の変形例に係る半導体装置は、図16に示すように、トランジスタとダイオードが一つのデバイスに一体化されている構造を備える点が、図6に示した構造と異なる。
(First modification)
Next, a first modification of the semiconductor device according to the embodiment of the present invention will be described. As shown in FIG. 16, the semiconductor device according to the first modification is different from the structure shown in FIG. 6 in that a transistor and a diode are integrated in one device.

図16に示すように、第1の変形例に係る半導体装置において、ソース領域4、ウェル領域3及びドリフト領域2の一部を貫通する溝5a,5bが形成されている。一方の溝5aにはゲート絶縁膜6を介してゲート電極7が埋め込まれている。他方の溝5bには、ヘテロ接合領域11が埋め込まれている。ヘテロ接合領域11とドリフト領域2とによりヘテロ接合ダイオード(ユニポーラダイオード)が形成される。   As shown in FIG. 16, in the semiconductor device according to the first modification, grooves 5 a and 5 b penetrating a part of the source region 4, the well region 3 and the drift region 2 are formed. A gate electrode 7 is buried in one trench 5 a via a gate insulating film 6. A heterojunction region 11 is embedded in the other groove 5b. The heterojunction region 11 and the drift region 2 form a heterojunction diode (unipolar diode).

次に、第1の変形例に係る半導体装置の製造方法の一例を説明する。   Next, an example of a method for manufacturing a semiconductor device according to the first modification will be described.

(イ)図7及び図8の手順は、本発明の実施の形態に係る半導体装置の製造方法と実質的に同様である。次に、ソース領域4上にレジストを塗布し、フォトリソグラフィ技術を用いてレジストをパターニングする。パターニングされたレジストをマスクとして用いて、RIE等によりソース領域4、ウェル領域3及びドリフト領域2の一部を選択的に除去する。その後、フッ酸等を用いてレジストを除去する。この結果、図17に示すように溝5a,5bが形成される。   (A) The procedures of FIGS. 7 and 8 are substantially the same as the method of manufacturing a semiconductor device according to the embodiment of the present invention. Next, a resist is applied onto the source region 4, and the resist is patterned using a photolithography technique. Using the patterned resist as a mask, a part of the source region 4, well region 3 and drift region 2 is selectively removed by RIE or the like. Thereafter, the resist is removed using hydrofluoric acid or the like. As a result, grooves 5a and 5b are formed as shown in FIG.

(ロ)次に、本発明の実施の形態に係る熱酸化法を用いて、図18に示すように、溝5a,5bの表面及びソース領域4上にゲート絶縁膜6を形成する。その後、ゲート絶縁膜6上にレジストを塗布して、フォトリソグラフィ技術を用いてレジストをパターニングする。パターニングされたレジストをマスクとして用いて、RIE法等によりゲート絶縁膜6の一部を選択的に除去する。この結果、図19に示すように溝5aにゲート絶縁膜6が形成される。   (B) Next, using the thermal oxidation method according to the embodiment of the present invention, a gate insulating film 6 is formed on the surfaces of the trenches 5a and 5b and the source region 4 as shown in FIG. Thereafter, a resist is applied on the gate insulating film 6, and the resist is patterned using a photolithography technique. Using the patterned resist as a mask, a part of the gate insulating film 6 is selectively removed by the RIE method or the like. As a result, a gate insulating film 6 is formed in the trench 5a as shown in FIG.

(ハ)次に、図20に示すように、CVD法等により、溝5a,5b及びソース領域4上に多結晶シリコン膜12を堆積し、エッチバックすることにより、図21に示すように溝5a,5bに多結晶シリコン膜12を埋め込む。   (C) Next, as shown in FIG. 20, a polycrystalline silicon film 12 is deposited on the trenches 5a and 5b and the source region 4 by the CVD method or the like and etched back to obtain the trenches as shown in FIG. A polycrystalline silicon film 12 is embedded in 5a and 5b.

(ニ)次に、多結晶シリコン膜12及びソース領域4上にレジストを塗布し、フォトリソグラフィ技術を用いてレジストをパターニングする。パターニングされたレジストをマスクとして用いて、溝5a,5bに埋め込まれている多結晶シリコン膜12に対してp型不純物等をイオン注入する。その後、フッ酸等でレジストを除去し、熱処理を行う。この結果、図22に示すように、ゲート電極7及びヘテロ接合領域11が形成される。   (D) Next, a resist is applied on the polycrystalline silicon film 12 and the source region 4, and the resist is patterned using a photolithography technique. Using the patterned resist as a mask, p-type impurities and the like are ion-implanted into the polycrystalline silicon film 12 embedded in the grooves 5a and 5b. Thereafter, the resist is removed with hydrofluoric acid or the like, and heat treatment is performed. As a result, as shown in FIG. 22, the gate electrode 7 and the heterojunction region 11 are formed.

(ホ)次に、図23に示すように、CVD法等により、ソース領域4、ゲート電極7及びヘテロ接合領域11上に層間絶縁膜8を堆積する。層間絶縁膜8上にレジストを塗布し、フォトリソグラフィ技術を用いてレジストをパターニングする。パターニングされたレジストをマスクとして用いて、RIE法等により層間絶縁膜8の一部を選択的に除去する。その後、フッ酸等を用いてレジストを除去する。この結果、図24に示すようにゲート電極7の上面が層間絶縁膜8で覆われた構造となる。   (E) Next, as shown in FIG. 23, an interlayer insulating film 8 is deposited on the source region 4, the gate electrode 7 and the heterojunction region 11 by CVD or the like. A resist is applied on the interlayer insulating film 8, and the resist is patterned using a photolithography technique. Using the patterned resist as a mask, a part of the interlayer insulating film 8 is selectively removed by the RIE method or the like. Thereafter, the resist is removed using hydrofluoric acid or the like. As a result, the upper surface of the gate electrode 7 is covered with the interlayer insulating film 8 as shown in FIG.

(ヘ)次に、図25に示すように、蒸着法やスパッタ法等により、ソース領域4及び層間絶縁膜8上にソース電極10を形成する。更に、蒸着法やスパッタ法等により、基体1の裏面にドレイン電極9を形成することで、図16に示した半導体装置が完成する。   (F) Next, as shown in FIG. 25, the source electrode 10 is formed on the source region 4 and the interlayer insulating film 8 by vapor deposition or sputtering. Further, the drain electrode 9 is formed on the back surface of the substrate 1 by vapor deposition or sputtering, thereby completing the semiconductor device shown in FIG.

第1の変形例によれば、トランジスタとヘテロ接合ダイオードを一つのデバイスに一体化した半導体装置においては、ゲート絶縁膜の形成工程で加わるダイオード側への熱履歴も低減することができる。熱履歴の低減により、ヘテロ接合によるダイオードと炭化珪素材料の界面の界面準位密度の悪化を軽減したり、接合面の荒れや結晶欠陥の進行を防ぐことができるしたがって、ゲート絶縁膜の形成工程の熱履歴で生じるヘテロ接合ダイオードの逆方向電圧印加時におけるリーク電流も低減することができる。   According to the first modification, in the semiconductor device in which the transistor and the heterojunction diode are integrated into one device, the thermal history to the diode side added in the gate insulating film forming process can also be reduced. Reduction of thermal history can reduce deterioration of interface state density at the interface between the diode and the silicon carbide material due to the heterojunction, or prevent roughening of the junction surface and progression of crystal defects. It is also possible to reduce the leakage current when a reverse voltage is applied to the heterojunction diode caused by the thermal history.

(第2の変形例)
次に、本発明の実施の形態に係る半導体装置の第2の変形例を説明する。第2の変形例に係る半導体装置は、図26に示すように、トランジスタとダイオードを一つのデバイスに一体化した構造であり、ショットキーバリアダイオード(ユニポーラダイオード)を備える点が、図16に示した第1の変形例に係る半導体装置の構成と異なる。
(Second modification)
Next, a second modification of the semiconductor device according to the embodiment of the present invention will be described. As shown in FIG. 26, the semiconductor device according to the second modification has a structure in which a transistor and a diode are integrated into one device, and includes a Schottky barrier diode (unipolar diode). The configuration of the semiconductor device according to the first modification is different.

図26に示すように、第2の変形例に係る半導体装置の溝5bには、ソース電極10と接続された金属電極13が埋設されている。金属電極13の材料としては、例えばニッケル(Ni)やアルミニウム(Al)等が使用可能である。金属電極13とドリフト領域2とにより、ショットキーバリアダイオードが形成される。   As shown in FIG. 26, the metal electrode 13 connected to the source electrode 10 is embedded in the groove 5b of the semiconductor device according to the second modification. As a material of the metal electrode 13, for example, nickel (Ni), aluminum (Al), or the like can be used. The metal electrode 13 and the drift region 2 form a Schottky barrier diode.

次に、第2の変形例に係る半導体装置の製造方法の一例を説明する。   Next, an example of a method for manufacturing a semiconductor device according to a second modification will be described.

(イ)図7〜図12の手順は、本発明の実施の形態に係る半導体装置の製造方法と実質的に同様である。次に、ソース領域4上にレジストを塗布し、フォトリソグラフィ技術を用いてレジストをパターニングする。パターニングされたレジストをマスクとして用いて、RIE法等によりソース領域4、ウェル領域3及びドリフト領域2の一部を除去する。その後、フッ酸等を用いてレジストを除去する。この結果、図27に示すように溝5bが形成される。   (A) The procedure of FIGS. 7 to 12 is substantially the same as the manufacturing method of the semiconductor device according to the embodiment of the present invention. Next, a resist is applied onto the source region 4, and the resist is patterned using a photolithography technique. Using the patterned resist as a mask, a part of the source region 4, the well region 3 and the drift region 2 is removed by the RIE method or the like. Thereafter, the resist is removed using hydrofluoric acid or the like. As a result, a groove 5b is formed as shown in FIG.

(ロ)次に、図28に示すように、CVD法等により、溝5b及びソース領域4上に層間絶縁膜8を堆積する。層間絶縁膜8上にレジストを塗布し、フォトリソグラフィ技術を用いてレジストをパターニングする。パターニングされたレジストをマスクとして用いて、RIE法等により、層間絶縁膜8の一部を選択的に除去する。この結果、図29に示すようにゲート電極7の上面が層間絶縁膜8で覆われた構造となる。   (B) Next, as shown in FIG. 28, an interlayer insulating film 8 is deposited on the trench 5b and the source region 4 by the CVD method or the like. A resist is applied on the interlayer insulating film 8, and the resist is patterned using a photolithography technique. Using the patterned resist as a mask, a part of the interlayer insulating film 8 is selectively removed by the RIE method or the like. As a result, the upper surface of the gate electrode 7 is covered with the interlayer insulating film 8 as shown in FIG.

(ハ)次に、スパッタ法や蒸着法等により、溝5b及びソース領域4上に金属膜を堆積する。金属膜上にレジストを塗布し、フォトリソグラフィ技術を用いてレジストをパターニングする。パターニングしたレジストをマスクとして用いて、RIE等でエッチングを行うことにより、金属膜の一部を選択的に除去する。この結果、図30に示すように、金属電極13が溝5bに埋め込まれる。   (C) Next, a metal film is deposited on the groove 5b and the source region 4 by sputtering or vapor deposition. A resist is applied on the metal film, and the resist is patterned using a photolithography technique. Etching is performed by RIE or the like using the patterned resist as a mask, so that a part of the metal film is selectively removed. As a result, as shown in FIG. 30, the metal electrode 13 is embedded in the groove 5b.

(ニ)次に、図31に示すように、蒸着法やスパッタ法等により、ソース領域4及び層間絶縁膜8上にソース電極10を形成する。更に、蒸着法やスパッタ法等により、基体1の裏面にドレイン電極9を形成することで、図16に示した半導体装置が完成する。   (D) Next, as shown in FIG. 31, the source electrode 10 is formed on the source region 4 and the interlayer insulating film 8 by vapor deposition, sputtering, or the like. Further, the drain electrode 9 is formed on the back surface of the substrate 1 by vapor deposition or sputtering, thereby completing the semiconductor device shown in FIG.

第2の変形例によれば、トランジスタとダイオードを一つのデバイスに一体化した半導体装置においては、ゲート絶縁膜の形成工程で加わるダイオード側への熱履歴も低減することができる。即ち、熱履歴の低減により、ショットキー接合によるダイオードと炭化珪素材料の界面の界面準位密度の悪化を軽減したり、接合面の荒れや結晶欠陥の進行を防ぐことができるしたがって、ゲート絶縁膜の形成工程の熱履歴で生じるショットキーダイオードの逆方向電圧印加時におけるリーク電流も低減することができる。   According to the second modification, in the semiconductor device in which the transistor and the diode are integrated into one device, the thermal history to the diode side added in the gate insulating film forming step can also be reduced. That is, by reducing the thermal history, deterioration of the interface state density at the interface between the diode and the silicon carbide material due to the Schottky junction can be reduced, and the roughness of the junction surface and the progress of crystal defects can be prevented. It is also possible to reduce the leakage current when applying the reverse voltage of the Schottky diode, which is generated by the thermal history of the forming process.

(第3の変形例)
次に、本発明の実施の形態に係る半導体装置の第3の変形例を説明する。第3の変形例に係る半導体装置は、図32に示すように、n型の炭化珪素からなる基体1と、基体1上に形成された炭化珪素からなるドリフト領域2と、ドリフト領域2上に形成されたn型のソース領域4と、ドリフト領域2上にソース領域4を囲むように形成されたp型のウェル領域3と、ソース領域4に接続されたソース電極10と、ドリフト領域2及びウェル領域3上に形成されたゲート絶縁膜6と、ゲート絶縁膜6上に配置されたゲート電極7と、ゲート電極7を覆うように形成された層間絶縁膜8とを備える。基体1の裏面にはドレイン電極9が形成されている。
(Third Modification)
Next, a third modification of the semiconductor device according to the embodiment of the present invention will be described. As shown in FIG. 32, the semiconductor device according to the third modification includes a base body 1 made of n + type silicon carbide, a drift region 2 made of silicon carbide formed on the base body 1, and a drift region 2 N + -type source region 4 formed on the drain region 2, a p-type well region 3 formed on the drift region 2 so as to surround the source region 4, a source electrode 10 connected to the source region 4, and a drift region 2 and a gate insulating film 6 formed on the well region 3, a gate electrode 7 disposed on the gate insulating film 6, and an interlayer insulating film 8 formed so as to cover the gate electrode 7. A drain electrode 9 is formed on the back surface of the substrate 1.

ゲート絶縁膜6は、ドリフト領域2及びウェル領域3上に形成された酸化膜6aと、酸化膜6a上に堆積された堆積絶縁膜6bとを備える。堆積絶縁膜6bとしては、窒化膜や酸化膜が使用可能である。   The gate insulating film 6 includes an oxide film 6a formed on the drift region 2 and the well region 3, and a deposited insulating film 6b deposited on the oxide film 6a. As the deposited insulating film 6b, a nitride film or an oxide film can be used.

第3の変形例に係る半導体装置を製造する際に、まずドリフト領域2の表面に堆積絶縁膜6bを堆積する。堆積方法は、常圧又は減圧による化学気相成長(CVD)法が適している。その後、本発明の実施の形態に係る絶縁膜の形成方法を用いることにより、ドリフト領域2が酸化されて、図16に示すように堆積絶縁膜6bとドリフト領域2との間に酸化膜6aが形成される。   When manufacturing the semiconductor device according to the third modification, first, the deposited insulating film 6 b is deposited on the surface of the drift region 2. As the deposition method, a chemical vapor deposition (CVD) method under normal pressure or reduced pressure is suitable. Thereafter, the drift region 2 is oxidized by using the insulating film forming method according to the embodiment of the present invention, and the oxide film 6a is formed between the deposited insulating film 6b and the drift region 2 as shown in FIG. It is formed.

或いは、まず本発明の実施の形態に係る絶縁膜の形成方法を用いてドリフト領域2の表面に酸化膜6aを形成した後に、酸化膜6a上に堆積絶縁膜6bを堆積しても図16の構造を形成することができる。第3の変形例に係る半導体装置を製造するための他の工程は、本発明の実施の形態に係る半導体装置の製造工程と実質的に同様である。   Alternatively, after the oxide film 6a is first formed on the surface of the drift region 2 by using the insulating film forming method according to the embodiment of the present invention, the deposited insulating film 6b is deposited on the oxide film 6a as shown in FIG. A structure can be formed. Other steps for manufacturing the semiconductor device according to the third modification are substantially the same as those for manufacturing the semiconductor device according to the embodiment of the present invention.

第3の変形例によれば、堆積絶縁膜6bの厚さの分だけゲート絶縁膜6を形成する時間を減らすことができる。このため、時間低減分を窒化処理に費やすことができ、ゲート絶縁膜6の工程にかかる時間を短縮し、熱履歴を低減することができる。   According to the third modified example, the time for forming the gate insulating film 6 can be reduced by the thickness of the deposited insulating film 6b. For this reason, the time reduction can be spent on the nitriding treatment, the time required for the process of the gate insulating film 6 can be shortened, and the thermal history can be reduced.

また、堆積絶縁膜6bと、炉を用いて形成する酸化膜6aを組み合わせることで、所望のゲート絶縁膜6の膜厚に対して、炉で形成する酸化膜6aを薄くすることができる。このため、炉における工程時間が減り、熱履歴を低減することができる。   Further, by combining the deposited insulating film 6b and the oxide film 6a formed using a furnace, the oxide film 6a formed by the furnace can be made thinner than the desired film thickness of the gate insulating film 6. For this reason, the process time in a furnace can reduce and a heat history can be reduced.

なお、図33に示す半導体装置は、図32に示した半導体装置を更に変形させた構造であり、トランジスタとダイオード(ユニポーラダイオード)が一つのデバイスに一体化されている構造を備える点が、図32に示した構造と異なる。ドリフト領域2上にはヘテロ接合領域11が形成され、ヘテロ接合領域11とドリフト領域2とによりヘテロ接合ダイオードが形成される。図32に示した構造でも、ゲート絶縁膜6を、本発明の実施の形態に係る絶縁膜の形成方法で形成した酸化膜6aと、酸化膜6a上に形成された堆積絶縁膜6bとの2層とすることができる。   Note that the semiconductor device shown in FIG. 33 has a structure obtained by further modifying the semiconductor device shown in FIG. 32, and has a structure in which a transistor and a diode (unipolar diode) are integrated into one device. Different from the structure shown in FIG. A heterojunction region 11 is formed on the drift region 2, and the heterojunction region 11 and the drift region 2 form a heterojunction diode. Also in the structure shown in FIG. 32, the gate insulating film 6 is composed of an oxide film 6a formed by the insulating film forming method according to the embodiment of the present invention and a deposited insulating film 6b formed on the oxide film 6a. It can be a layer.

(その他の実施の形態)
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
(Other embodiments)
As described above, the present invention has been described according to the embodiment. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.

例えば、図34(a)に示すように、時刻t13〜t14の温度保持工程においては、NO等の窒素を含むガスで窒化処理を行い、窒化処理が十分なされている場合には、時刻t14〜t15の降温工程においては、Nガス等の不活性ガスのみ供給してもよい。このように、温度保持工程及び降温工程の少なくともいずれか一方で窒化処理が行われればよい。 For example, as shown in FIG. 34 (a), in the temperature holding process at times t13 to t14, the nitriding process is performed with a gas containing nitrogen such as N 2 O and the nitriding process is performed sufficiently. In the temperature lowering process from t14 to t15, only an inert gas such as N 2 gas may be supplied. Thus, the nitriding treatment may be performed in at least one of the temperature holding step and the temperature lowering step.

また、図34(b)に示すように、時刻t13〜t14の温度保持工程においては、Oガス等の窒素を含まない活性ガスを供給することにより、窒化処理を行わず、酸化膜を形成してもよい。その後、時刻t14〜t15の降温工程において、窒素を含む活性ガスを供給することにより窒化処理を行ってもよい。 Further, as shown in FIG. 34B, in the temperature holding process at times t13 to t14, an oxide film is formed without supplying nitriding treatment by supplying an active gas not containing nitrogen such as O 2 gas. May be. Thereafter, in the temperature lowering process from time t14 to t15, nitriding treatment may be performed by supplying an active gas containing nitrogen.

また、本発明の実施の形態に係る絶縁膜の形成方法における昇温工程、温度保持工程及び降温工程の一連の手順を複数組み合わせることにより、複数層の絶縁膜を積層してもよい。   In addition, a plurality of insulating films may be stacked by combining a plurality of series of procedures of the temperature raising step, the temperature holding step, and the temperature lowering step in the method for forming an insulating film according to the embodiment of the present invention.

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。   As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.

1…基体
2…ドリフト領域
3…ウェル領域
4…ソース領域
5,5a,5b…溝
6…ゲート絶縁膜
6a…酸化膜
6b…堆積絶縁膜
7…ゲート電極
8…層間絶縁膜
9…ドレイン電極
10…ソース電極
11…ヘテロ接合領域
13…金属電極
101…反応管
102…ヒータ
103…ボート
104…SiC基板
105a〜105c…ガス供給管
106a〜106c…ガスバルブ
107…排気管
108…排気ポンプ
110…ドア
DESCRIPTION OF SYMBOLS 1 ... Base | substrate 2 ... Drift area | region 3 ... Well area | region 4 ... Source area | region 5, 5a, 5b ... Groove 6 ... Gate insulating film 6a ... Oxide film 6b ... Depositioned insulating film 7 ... Gate electrode 8 ... Interlayer insulating film 9 ... Drain electrode 10 ... Source electrode 11 ... Heterojunction region 13 ... Metal electrode 101 ... Reaction tube 102 ... Heater 103 ... Boat 104 ... SiC substrate 105a-105c ... Gas supply pipe 106a-106c ... Gas valve 107 ... Exhaust pipe 108 ... Exhaust pump 110 ... Door

Claims (7)

炭化珪素材料の表面に絶縁膜を形成する半導体装置の製造方法であって、
活性ガス雰囲気で前記炭化珪素材料を所定の温度まで上昇させる昇温工程と、
前記炭化珪素材料を所定の温度に保持し、前記炭化珪素材料の表面に絶縁膜を形成する温度保持工程と、
前記炭化珪素材料を降温させる降温工程
とを含み、
前記温度保持工程及び降温工程の少なくとも一方が、窒素を含む活性ガス雰囲気で行われる
ことを特徴とする半導体装置の製造方法。
A method for manufacturing a semiconductor device for forming an insulating film on a surface of a silicon carbide material,
A temperature raising step for raising the silicon carbide material to a predetermined temperature in an active gas atmosphere;
Holding the silicon carbide material at a predetermined temperature, and a temperature holding step of forming an insulating film on the surface of the silicon carbide material ;
A temperature lowering step for lowering the temperature of the silicon carbide material,
At least one of the temperature holding step and the temperature lowering step is performed in an active gas atmosphere containing nitrogen.
前記昇温工程における活性ガス雰囲気は、酸素ガス、水蒸気若しくはこれらの混合、又は一酸化窒素ガス若しくは亜酸化窒素ガスの少なくともいずれかを含むことを特徴とする請求項1に記載の半導体装置の製造方法。   2. The semiconductor device manufacturing according to claim 1, wherein the active gas atmosphere in the temperature raising step includes at least one of oxygen gas, water vapor, or a mixture thereof, or nitrogen monoxide gas or nitrous oxide gas. Method. 前記温度保持工程が窒素を含む活性ガス雰囲気で行われ、当該窒素を含む活性ガス雰囲気が、一酸化窒素ガス、亜酸化窒素ガス又はアンモニアガスの少なくともいずれかを含むことを特徴とする請求項1又は2に記載の半導体装置の製造方法。   2. The temperature holding step is performed in an active gas atmosphere containing nitrogen, and the active gas atmosphere containing nitrogen contains at least one of nitrogen monoxide gas, nitrous oxide gas, and ammonia gas. Or the manufacturing method of the semiconductor device of 2. 前記降温工程が窒素を含む活性ガス雰囲気で行われ、当該窒素を含む活性ガス雰囲気が、一酸化窒素ガス、亜酸化窒素ガス又はアンモニアガスの少なくともいずれかを含むことを特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。   The temperature lowering step is performed in an active gas atmosphere containing nitrogen, and the active gas atmosphere containing nitrogen contains at least one of nitrogen monoxide gas, nitrous oxide gas, and ammonia gas. 4. A method for manufacturing a semiconductor device according to any one of 3 above. 前記昇温工程、温度保持工程及び降温工程のそれぞれにおいて、活性ガスと不活性ガスとを混合することを特徴とする請求項1〜4のいずれか1項に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein an active gas and an inert gas are mixed in each of the temperature raising step, the temperature holding step, and the temperature lowering step. 前記不活性ガスは、窒素ガス又はアルゴンガスであることを特徴とする請求項5に記載の半導体装置の製造方法。
6. The method of manufacturing a semiconductor device according to claim 5, wherein the inert gas is nitrogen gas or argon gas .
前記半導体装置が電圧制御型トランジスタであり、
前記絶縁膜がゲート酸化膜である
ことを特徴とする請求項1〜6のいずれか1項に記載の半導体装置の製造方法。
The semiconductor device is a voltage-controlled transistor;
The method for manufacturing a semiconductor device according to claim 1, wherein the insulating film is a gate oxide film.
JP2013207232A 2013-10-02 2013-10-02 Manufacturing method of semiconductor device Active JP6221592B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013207232A JP6221592B2 (en) 2013-10-02 2013-10-02 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013207232A JP6221592B2 (en) 2013-10-02 2013-10-02 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2015072974A JP2015072974A (en) 2015-04-16
JP6221592B2 true JP6221592B2 (en) 2017-11-01

Family

ID=53015165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013207232A Active JP6221592B2 (en) 2013-10-02 2013-10-02 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP6221592B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017128633A1 (en) 2017-12-01 2019-06-06 Infineon Technologies Ag SILICON CARBIDE SEMICONDUCTOR ELEMENT WITH GRAIN GATE STRUCTURES AND SCREEN AREAS
JP7176239B2 (en) * 2018-06-14 2022-11-22 富士電機株式会社 semiconductor equipment

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085272B2 (en) * 1997-12-19 2000-09-04 富士電機株式会社 Method for forming thermal oxide film on silicon carbide semiconductor device
JP4016928B2 (en) * 2003-10-09 2007-12-05 三菱電機株式会社 Method for manufacturing silicon carbide semiconductor device
JP2008244456A (en) * 2007-02-28 2008-10-09 Denso Corp Silicon carbide semiconductor device and manufacturing method thereof
JP2009212365A (en) * 2008-03-05 2009-09-17 Oki Semiconductor Co Ltd Production process of semiconductor device
JP5687220B2 (en) * 2012-01-20 2015-03-18 三菱電機株式会社 Method for manufacturing silicon carbide semiconductor device

Also Published As

Publication number Publication date
JP2015072974A (en) 2015-04-16

Similar Documents

Publication Publication Date Title
EP1981076B1 (en) Method for manufacturing silicon carbide semiconductor device
US9893153B2 (en) Semiconductor device and method of manufacturing the same
JP3811624B2 (en) Semiconductor device
JP5506938B2 (en) Epitaxial wafer and semiconductor device
JP4600438B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5344873B2 (en) Method for manufacturing silicon carbide semiconductor device
JP3784393B2 (en) Semiconductor device and manufacturing method thereof
JPWO2008056698A1 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP2006210818A (en) Semiconductor element and its manufacturing method
JPWO2008062729A1 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP2011091186A (en) Method of fabricating silicon carbide semiconductor device
CN103928344A (en) Method for improving N-typed DiMOSFET channel mobility based on N-typed nanometer thin layer
US20110095304A1 (en) Process for forming an interface between silicon carbide and silicon oxide with low density of states
JPH11297712A (en) Formation method for compound film and manufacture of semiconductor element
JP5728153B2 (en) Manufacturing method of semiconductor device
JP6221592B2 (en) Manufacturing method of semiconductor device
JP6757928B2 (en) Manufacturing method of semiconductor device and semiconductor manufacturing device used for this
JP6648627B2 (en) Method for manufacturing silicon carbide epitaxial wafer, method for manufacturing silicon carbide semiconductor device, and apparatus for manufacturing silicon carbide epitaxial wafer
JP5057903B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2012038919A (en) Method for manufacturing silicon carbide semiconductor device
JP2010027962A (en) Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
TW201237960A (en) Production method for semiconductor device
JP5090968B2 (en) Method for manufacturing silicon carbide semiconductor device
JP4100070B2 (en) Manufacturing method of semiconductor device
JP2008004726A (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170918

R151 Written notification of patent or utility model registration

Ref document number: 6221592

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151