JP5090968B2 - Method for manufacturing silicon carbide semiconductor device - Google Patents
Method for manufacturing silicon carbide semiconductor device Download PDFInfo
- Publication number
- JP5090968B2 JP5090968B2 JP2008054383A JP2008054383A JP5090968B2 JP 5090968 B2 JP5090968 B2 JP 5090968B2 JP 2008054383 A JP2008054383 A JP 2008054383A JP 2008054383 A JP2008054383 A JP 2008054383A JP 5090968 B2 JP5090968 B2 JP 5090968B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- layer
- carbon
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は、炭化珪素半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a silicon carbide semiconductor device.
炭化珪素半導体装置を作製するには、炭化珪素基板または表層に半導体素子の活性領域となるエピタキシャル層を形成した炭化珪素基板の表面の特定の領域に対して導電型やキャリア濃度の制御を行う必要がある。炭化珪素基板の表面の特定の領域に不純物ドープ層を形成する方法としては、イオン注入法が一般的である。不純物ドープ層を形成した後に、注入したイオン種を活性化させるためにアニールを行う。このとき、オフ角を有する炭化珪素基板を使用すると、アニールによって炭化珪素基板表面にステップバンチングと呼ばれる表面荒れが生じるという問題があった。 In order to fabricate a silicon carbide semiconductor device, it is necessary to control the conductivity type and carrier concentration for a specific region on the surface of the silicon carbide substrate or the surface of the silicon carbide substrate in which an epitaxial layer serving as an active region of a semiconductor element is formed on the surface layer. There is. As a method for forming an impurity doped layer in a specific region on the surface of the silicon carbide substrate, an ion implantation method is generally used. After forming the impurity doped layer, annealing is performed to activate the implanted ion species. At this time, when a silicon carbide substrate having an off angle is used, there is a problem that surface roughness called step bunching occurs on the surface of the silicon carbide substrate due to annealing.
このような問題の対策として、アニールによるバンチングを防ぐために、炭化珪素基板表面にスパッタによってカーボンを堆積させる方法(例えば、特許文献1参照)や、減圧雰囲気下で炭化珪素基板を加熱することによって基板表面にカーボン層を形成させ、カーボン形成後にアニールを行う方法(例えば、特許文献2参照)がある。 As a countermeasure against such a problem, in order to prevent bunching due to annealing, a method of depositing carbon on the surface of the silicon carbide substrate by sputtering (see, for example, Patent Document 1) or a substrate by heating the silicon carbide substrate in a reduced pressure atmosphere. There is a method in which a carbon layer is formed on the surface and annealing is performed after carbon formation (see, for example, Patent Document 2).
特許文献1において、スパッタによって形成したカーボン層は、炭化珪素基板表面との密着性が悪くて局所的な膜剥がれなどが起きる場合があり、膜剥がれが起きた箇所にアニールを行うとバンチングが発生する。バンチングが発生した結果、バンチング部分に電界が集中することによる耐圧低下や、キャリア散乱によるチャネル移動度の低下によって素子特性が悪化するという問題がある。
In
また、特許文献2において、減圧雰囲気下で炭化珪素基板を加熱すると、炭化珪素(以下、SiCとする)上から珪素(以下、Siとする)が昇華してカーボン層が形成される。このとき、Siの昇華量は深さ方向に対して変化するため、炭化珪素基板とカーボン層との間にSiとCとの組成比がずれた遷移領域が形成される。遷移領域の膜厚が厚いと、カーボン層除去後の炭化珪素基板の最表面が前記遷移領域となり、該遷移領域がMOS界面やショットキーバリア界面になると素子特性を悪化させるという問題があった。
Further, in
本発明は、これらの問題を解決するためになされたもので、炭化珪素基板とカーボン層との密着性が良く、カーボン層除去後の炭化珪素基板表面のSiとCとの組成比のずれを抑制する炭化珪素半導体装置の製造方法を提供することを目的とする。 The present invention has been made to solve these problems. The adhesion between the silicon carbide substrate and the carbon layer is good, and the composition ratio deviation between Si and C on the surface of the silicon carbide substrate after the removal of the carbon layer is reduced. It aims at providing the manufacturing method of the silicon carbide semiconductor device which suppresses.
上記の課題を解決するために、本発明による炭化珪素半導体装置の製造方法は、(a)炭化珪素よりなる第1導電型の下地層に第2導電型の不純物イオンを注入する工程と、(b)工程(a)の後、減圧雰囲気下での加熱によって下地層上にカーボン層を形成する工程と、(c)工程(b)にて形成されたカーボン層上にカーボン堆積層を形成する工程と、(d)工程(c)の後、不純物イオンを活性化させるためにアニールを行う工程と、(e)工程(d)の後、カーボン層およびカーボン堆積層を除去する工程とを備えることを特徴とする。 In order to solve the above problems, a method for manufacturing a silicon carbide semiconductor device according to the present invention includes: (a) a step of implanting second conductivity type impurity ions into a first conductivity type underlayer made of silicon carbide; b) After step (a), a step of forming a carbon layer on the underlayer by heating in a reduced pressure atmosphere; and (c) forming a carbon deposition layer on the carbon layer formed in step (b). And (d) after step (c), annealing to activate impurity ions, and (e) after step (d), removing the carbon layer and the carbon deposition layer. It is characterized by that.
本発明によると、(a)炭化珪素よりなる第1導電型の下地層に第2導電型の不純物イオンを注入する工程と、(b)工程(a)の後、減圧雰囲気下での加熱によって下地層上にカーボン層を形成する工程と、(c)工程(b)にて形成されたカーボン層上にカーボン堆積層を形成する工程とを備えるため、炭化珪素基板とカーボン層との密着性が良く、カーボン層除去後の炭化珪素基板表面のSiとCとの組成比のずれを抑制することが可能である。 According to the present invention, (a) a step of implanting impurity ions of the second conductivity type into the first conductivity type ground layer made of silicon carbide, and (b) after step (a), by heating in a reduced-pressure atmosphere. Adhesion between the silicon carbide substrate and the carbon layer because the method includes a step of forming a carbon layer on the underlayer and a step of forming a carbon deposition layer on the carbon layer formed in step (c). It is possible to suppress the deviation of the composition ratio between Si and C on the surface of the silicon carbide substrate after the carbon layer is removed.
本発明の実施形態について、図面を用いて以下に説明する。 Embodiments of the present invention will be described below with reference to the drawings.
〈実施形態1〉
本実施形態1では、不純物イオンを注入してから減圧雰囲気下でのアニールによってカーボン層を形成した後、形成したカーボン層上にカーボン堆積層を形成してから不純物イオンを活性化させるアニールを行うことを特徴としている。
<
In the first embodiment, after impurity ions are implanted, a carbon layer is formed by annealing in a reduced pressure atmosphere, and then a carbon deposition layer is formed on the formed carbon layer, and then annealing for activating the impurity ions is performed. It is characterized by that.
図1は、本発明の実施形態1による炭化珪素半導体装置の断面構造図である。本実施形態1では、一例としてnチャネル炭化珪素MOSFET(Metal−Oxide−Semiconductor Field−Effect Transistor)の断面構造を図示している。図1に示すように、本実施形態1によるnチャネル炭化珪素MOSFETは、n型の炭化珪素からなるn型基板1と、n型基板1上に形成されたn型ドリフト層2、p型ベース領域3、n型ソース領域4と、n型ドリフト層2、p型ベース領域3、n型ソース領域4上に形成されたゲート絶縁膜7、ゲート電極8、ソース電極9とから構成される。
FIG. 1 is a cross-sectional structure diagram of a silicon carbide semiconductor device according to
図2から図12は、本発明の実施形態1による炭化珪素半導体装置であるnチャネル炭化珪素MOSFETの製造方法を示す断面図である。以下、本実施形態1によるnチャネル炭化珪素MOSFETの製造方法について順に説明する。 2 to 12 are cross-sectional views illustrating a method for manufacturing an n-channel silicon carbide MOSFET that is the silicon carbide semiconductor device according to the first embodiment of the present invention. Hereinafter, the manufacturing method of the n-channel silicon carbide MOSFET according to the first embodiment will be described in order.
図2に示すように、面方位(0001)から〈11−20〉方向に傾斜(8°が望ましい)を有するn型基板1上に、n型(第1導電型)の炭化珪素からなるn型ドリフト層2をエピタキシャル成長法によって形成する。このようにして、n型基板1とn型ドリフト層2とから下地層が構成される。
As shown in FIG. 2, n made of n-type (first conductivity type) silicon carbide on an n-
図3では、n型ドリフト層2の形成後、n型ドリフト層2の所定の間隔で離間した部位に対してレジストなどによってマスクを形成し、不純物イオンを注入することによって一対のp型(第2導電型)ベース領域3を形成する。なお、p型ベース領域3を形成するp型の不純物としては、例えばボロン(B)、アルミニウム(Al)などがある。
In FIG. 3, after the n-
図4では、図3にて形成したp型ベース領域3に対してレジストなどによってマスクを形成し、不純物イオンを注入することによって一対のn型ソース領域4を形成する。なお、n型ソース領域4を形成するn型の不純物としては、例えばリン(P)、窒素(N)などがある。
In FIG. 4, a mask is formed with resist or the like for the p-
図5に示すように、n型ソース領域4の形成後、加熱炉内にて減圧雰囲気下での加熱を行い、SiCからSiを昇華させることによってカーボン層5を形成する。カーボン層5の形成後、図6に示すように、カーボン堆積層6を形成する。次に、図7に示すように、図6にて作製したウエハを熱処理装置を用いて熱処理することによって、p型ベース領域3およびn型ソース領域4に注入されたイオンを電気的に活性化させる。熱処理後、図8に示すように、カーボン層5およびカーボン堆積層6を除去する。上記の図5から図8に示した処理は本発明の特徴であるため、後に詳細に説明する。
As shown in FIG. 5, after forming the n-
カーボン層5およびカーボン堆積層6を除去した後、図9に示すように、ゲート絶縁膜7として二酸化珪素(SiO2)を堆積法によって形成する。SiO2の形成にはSiH4とO2とを使用し、成長温度500℃〜700℃程度で、膜厚50〜100nm程度成長させる。この場合、SiとCとの組成比のずれによる遷移領域を、Siを昇華させることによってのみ形成したカーボン層よりも小さくできるため素子特性の悪化を防ぐことができる。
After removing the
なお、堆積法によってゲート絶縁膜7を形成するときに用いるガスとしては、シリコンを含むガスにはジシラン(Si2H6)、ジクロルシラン(SiH2Cl2)などがあり、酸素を含むガスには一酸化窒素(NO)、一酸化二窒素(N2O)などがある。また、ゲート絶縁膜7の形成方法は、熱酸化法でもよく、熱酸化法と堆積法とを組み合わせた方法であってもよい。
As a gas used when forming the
熱酸化法を用いた場合でも、熱酸化された膜の膜厚によってはSiとCとの組成比がずれた遷移領域が残ることがあり、このような場合に素子特性の悪化を防止することができる。また、熱酸化法と堆積法とを組み合わせた方法でも上記と同様の効果が得られる。本実施形態1では、ゲート絶縁膜7の形成方法として、二酸化珪素を用いた方法について説明したが、窒化珪素や酸化窒化珪素などであっても同様の効果が得られる。
Even when the thermal oxidation method is used, depending on the film thickness of the thermally oxidized film, a transition region in which the composition ratio of Si and C deviates may remain. In such a case, the deterioration of device characteristics should be prevented. Can do. Also, the same effect as described above can be obtained by combining the thermal oxidation method and the deposition method. In the first embodiment, a method using silicon dioxide has been described as a method for forming the
次に、図10に示すように、ゲート絶縁膜7上にゲート電極8を形成する。ゲート電極8にはアルミニウム(Al)を用い、成膜およびパターニングを経て図10に示すようなゲート電極8を形成する。ゲート電極8の形成は、一対のp型ベース領域3およびn型ソース領域4が両端に位置し、ドリフト層2が中央に位置するようにパターニングされる。従って、カーボン層5およびカーボン堆積層6の除去部分はチャネル部として用いられる。
Next, as shown in FIG. 10, a
ゲート電極8の形成後、図11に示すように、ソース領域4上のゲート絶縁膜7の残余部分は、リソグラフィ技術およびエッチング技術によって除去される。ゲート絶縁膜7の残余部分を除去した後、図12に示すように、ソース領域4が露出した部分にソース電極9であるAlを成膜およびパターニングする。その後、n型基板1の裏面にドレイン電極
10であるAlを形成することによって、図1に示す素子構造の主要部分となる。
After the formation of the
なお、本実施形態1では、ゲート電極8、ソース電極9、ドレイン電極10にAlを用いたが、金(Au)、白金(Pt)、ニッケル(Ni)、チタン(Ti)などであってもよい。
In the first embodiment, Al is used for the
次に、本発明の特徴である図5から図8までの処理について詳細に説明する。 Next, the processing from FIG. 5 to FIG. 8 which is a feature of the present invention will be described in detail.
図13から図15は、図5から図8に示すような、カーボン層5およびカーボン堆積層6の形成から除去までの一連の工程について、反応炉内における温度と時間との関係の一例を示す図である。
FIGS. 13 to 15 show an example of the relationship between temperature and time in the reaction furnace for a series of steps from formation to removal of the
まず、処理全体の流れについて説明する。p型ベース領域3およびn型ソース領域4を形成したウエハを室温において反応炉内に導入し、アルゴン(Ar)やヘリウム(He)などの希ガスを減圧雰囲気下でSiが昇華することによってカーボン層5が形成することが可能な温度まで、反応炉内の温度を上昇させる。
First, the flow of the entire process will be described. The wafer on which the p-
温度上昇後、Siが昇華してカーボン層5が形成されるまで所定の時間保持する。カーボン層5の形成後、カーボン堆積層6が形成されるまで温度を上昇させ、温度上昇後にカーボン堆積層6を形成させるための原料ガスを反応炉に導入し、所定の時間保持することでCVD(Chemical Vapor deposition)法によってカーボン堆積層6を形成する。なお、カーボン堆積層6の形成に、熱CVD法を用いてもよい。
After the temperature rise, Si is sublimated and held for a predetermined time until the
カーボン堆積層6の形成後、注入した不純物イオンを活性化させるためのアニール温度まで温度を上昇させ、温度上昇後に所定の時間保持することで注入されたn型およびp型の不純物イオンを電気的に活性化させる。
After the
アニールによって不純物イオンを活性化させた後、カーボン層5およびカーボン堆積層6を除去するまで温度を下げ、除去温度まで下がってから反応炉に酸素を導入して加熱処理を行なう。この処理によってカーボン層5およびカーボン堆積層6が除去され、炭化珪素基板表面が露出される。
After the impurity ions are activated by annealing, the temperature is lowered until the
なお、本実施形態1において形成したカーボン層5は、炭化珪素基板表面のSiとCとの組成比のずれを抑制させるためには10nm以下の膜厚であることが望ましいが、10nm以上の膜厚であっても密着性の向上については効果が得られる。また、カーボン層5の形成温度は、形成時間による層厚の制御性を考慮して1150℃から1200℃程度が望ましいが、該温度範囲以外でカーボン層5を形成しても同様の効果が得られる。
The
カーボン堆積層6の形成には、アセチレンを原料ガスとしてCVD法によって緻密な層を形成する。形成温度は1100℃から1300℃程度が望ましいが、1100℃未満の温度で形成してもよい。また、圧力は50Torr以下、より好ましくは10Torr以下にすることが望ましい。CVD法による成長ガスとしては、プロパンなどの炭化水素ガスの他、エチルアルコールやメチルアルコール等を用いてもよい。
For the formation of the
図13に示すような温度プロファイルであってもカーボン堆積層6の形成は可能であるが、カーボン層5の形成温度からカーボン堆積層6の形成温度までの降温に要したり、降温に伴うCVD法でのカーボン堆積層6の形成時におけるオーバーシュートやアンダーシュートが原因となって形成温度の安定性が悪化してしまう。従って、図14に示すようにカーボン層5およびカーボン堆積層6を同一温度で形成したり、図15に示すようにカーボン堆積層6まで反応炉内の温度を上昇させる過程でカーボン層5を形成させる方がより望ましい。
Although the
カーボン層5およびカーボン層6の除去の際に反応炉内に酸素を導入させるが、カーボン層5およびカーボン堆積層6の除去と同時に炭化珪素基板表面を酸化させ、反応炉から取り出した後にフッ化水素酸で酸化膜を除去することによって、よりSiとCとの組成比のずれが少ない炭化珪素基板表面を得ることができる。
Oxygen is introduced into the reaction furnace when the
酸素導入時の反応炉内の温度は1100℃程度が望ましいが、酸化膜が形成されれば上記と同様の効果が得られるため1100℃以外の温度であってもよい。このとき、前記温度にて反応炉内に酸素を導入すると冶具となるカーボン材にダメージを与える可能性があるため、代わりに炭化珪素製の冶具、あるいは炭化珪素でコーティングされたカーボン材を使用することが望ましい。また、酸化膜の膜厚は10nm程度が望ましい。10nm以上の場合でも同様の効果が得られるが、酸化させる時間を長くする必要があるためスループットの低下があり、反応炉にて使用する冶具に対するダメージも増えてしまう。一方、酸化膜の膜厚が10nm以下の場合では、SiとCとの組成比がずれた遷移領域の層を十分に除去できないため、効果が小さくなる。上記に説明した一連の処理工程は、1台の反応炉で行う必要はなく、別々の反応炉を用いる場合であっても同様の効果が得られる。 The temperature in the reaction furnace at the time of introducing oxygen is preferably about 1100 ° C. However, if an oxide film is formed, the same effect as described above can be obtained, and the temperature may be other than 1100 ° C. At this time, if oxygen is introduced into the reaction furnace at the temperature, there is a possibility of damaging the carbon material that becomes a jig. Therefore, a jig made of silicon carbide or a carbon material coated with silicon carbide is used instead. It is desirable. The thickness of the oxide film is preferably about 10 nm. Even in the case of 10 nm or more, the same effect can be obtained. However, since it is necessary to lengthen the oxidation time, there is a decrease in throughput, and damage to the jig used in the reaction furnace is also increased. On the other hand, when the thickness of the oxide film is 10 nm or less, the effect is reduced because the layer in the transition region where the composition ratio of Si and C is shifted cannot be sufficiently removed. The series of processing steps described above need not be performed in one reactor, and the same effect can be obtained even when separate reactors are used.
本実施形態1では、カーボン堆積層6の形成方法としてCVD法を用いたが、カーボン層5の形成後に反応炉から取り出してスパッタなどを用いて堆積させる方法や、フォトレジストを塗布してから炭化させる方法であっても同様の効果が得られる。しかし、上記2つの方法を使用すると、不純物の炭化珪素基板への拡散や反応炉内の汚染が問題となるため、同一反応炉でのCVD法による方法の方が望ましい。
In the first embodiment, the CVD method is used as a method for forming the
以上のことから、減圧雰囲気下での加熱によってカーボン層5を形成した後に、カーボン堆積層6を形成することによって、カーボン堆積層6と炭化珪素基板との密着性が向上してカーボン堆積層6の膜剥がれを抑制することができる。また、カーボン層5の膜厚を従来よりも薄く形成することが可能であるため、カーボン層5およびカーボン堆積層6の除去後の炭化珪素表面におけるSiとCとの組成比のずれを抑制することができる。これらのことから、炭化珪素半導体装置の素子特性の悪化を抑制することに効果がある。
From the above, by forming the
〈実施形態2〉
本実施形態2では、本実施形態1において記載したカーボン層5およびカーボン堆積層6の形成から除去までの処理工程を、炭化珪素SBD(Schottky Barrier Diodes)に用いることを特徴とする。
<
The second embodiment is characterized in that the processing steps from formation to removal of the
図16から図18は、本発明の実施形態2による炭化珪素半導体装置の製造方法を示す断面図である。図16に示すように、面方位(0001)から〈11−20〉方向に傾斜(8°が望ましい)を有するn型基板1上に、n型エピタキシャル層20をエピタキシャル成長させて表面を犠牲酸化する。次に、耐圧を高めるための終端構造11を作製するために、n型エピタキシャル層20の表面上に所望のパターンのフォトレジストパターニングマスクを形成する。マスクの形成後、不純物イオンを注入してn型エピタキシャル層20に終端構造11の形成領域にイオン注入層を形成する。その後、マスクおよび犠牲酸化膜を除去する。
16 to 18 are cross-sectional views showing a method for manufacturing the silicon carbide semiconductor device according to the second embodiment of the present invention. As shown in FIG. 16, an n-
マスクおよび犠牲酸化膜の除去後、カーボン層5およびカーボン堆積層6を形成する。カーボン層5およびカーボン堆積層6の形成条件などは、本実施形態1と同様であるためここでは説明を省略する。
After removing the mask and the sacrificial oxide film, the
カーボン層5およびカーボン堆積層6の形成後、図17に示すように終端構造11の形成領域に注入されたイオンを活性化させるためにアニールを行い、p型の終端構造11を形成する。
After the formation of the
終端構造11の形成後にカーボン層5およびカーボン堆積層6を除去し、図18に示すようにn型基板1の裏面にオーミック電極12であるNiを形成して熱処理を行う。また、表面にショットキー電極13としてTiを形成する。
After the
なお、オーミック電極12は、Auなどであってもよい。また、ショットキー電極13は、Pt、モリブデン(Mo)、Ni、タングステン(W)、イリジウム(Ir)、レニウム(Re)、ルテニウム(Ru)などのショットキー障壁を形成する金属であっても同様の効果が得られる。
The
本発明の実施形態1および2では、炭化珪素半導体装置の一例として炭化珪素MOSFETおよび炭化珪素SBDについて説明したが、他の炭化珪素半導体装置で注入した不純物イオンを活性化させる必要がある半導体装置であっても、本実施形態において記載した方法を適用すれば同様の効果が得られる。
In
以上のことから、カーボン層5およびカーボン堆積層6の除去部分をショットキー接触界面とすることによって、ダイオードの電気特性を悪化させることなく良好な炭化珪素SBDを得ることができる。
From the above, by using the removed portion of
1 n型基板、2 n型ドリフト層、3 p型ベース領域、4 n型ソース領域、5 カーボン層、6 カーボン堆積層、7 ゲート絶縁膜、8 ゲート電極、9 ソース電極、10 ドレイン電極、11 終端構造、12 オーミック電極、13 ショットキー電極。 1 n-type substrate, 2 n-type drift layer, 3 p-type base region, 4 n-type source region, 5 carbon layer, 6 carbon deposition layer, 7 gate insulating film, 8 gate electrode, 9 source electrode, 10 drain electrode, 11 Termination structure, 12 ohmic electrode, 13 Schottky electrode.
Claims (7)
(b)前記工程(a)の後、減圧雰囲気下での加熱によって前記下地層上にカーボン層を形成する工程と、
(c)前記工程(b)にて形成された前記カーボン層上にカーボン堆積層を形成する工程と、
(d)前記工程(c)の後、前記不純物イオンを活性化させるためにアニールを行う工程と、
(e)前記工程(d)の後、前記カーボン層および前記カーボン堆積層を除去する工程と、
を備える、炭化珪素半導体装置の製造方法。 (A) implanting impurity ions into the underlying layer made of silicon carbide;
(B) after the step (a), a step of forming a carbon layer on the underlayer by heating in a reduced pressure atmosphere;
(C) forming a carbon deposition layer on the carbon layer formed in the step (b);
(D) after the step (c), annealing to activate the impurity ions;
(E) after the step (d), removing the carbon layer and the carbon deposition layer;
A method for manufacturing a silicon carbide semiconductor device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008054383A JP5090968B2 (en) | 2008-03-05 | 2008-03-05 | Method for manufacturing silicon carbide semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008054383A JP5090968B2 (en) | 2008-03-05 | 2008-03-05 | Method for manufacturing silicon carbide semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009212325A JP2009212325A (en) | 2009-09-17 |
JP5090968B2 true JP5090968B2 (en) | 2012-12-05 |
Family
ID=41185182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008054383A Expired - Fee Related JP5090968B2 (en) | 2008-03-05 | 2008-03-05 | Method for manufacturing silicon carbide semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5090968B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5759293B2 (en) * | 2011-07-20 | 2015-08-05 | 住友電気工業株式会社 | Manufacturing method of semiconductor device |
JP2015065289A (en) * | 2013-09-25 | 2015-04-09 | 住友電気工業株式会社 | Silicon carbide semiconductor device manufacturing method |
JP2017168580A (en) * | 2016-03-15 | 2017-09-21 | 東芝メモリ株式会社 | Semiconductor device and method of manufacturing the same |
JP6844176B2 (en) * | 2016-09-29 | 2021-03-17 | 富士電機株式会社 | Silicon Carbide Semiconductor Device and Method for Manufacturing Silicon Carbide Semiconductor Device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3760688B2 (en) * | 1999-08-26 | 2006-03-29 | 富士電機ホールディングス株式会社 | Method for manufacturing silicon carbide semiconductor device |
JP2005303010A (en) * | 2004-04-12 | 2005-10-27 | Matsushita Electric Ind Co Ltd | Silicon carbide element and its manufacturing method |
JP4666200B2 (en) * | 2004-06-09 | 2011-04-06 | パナソニック株式会社 | Method for manufacturing SiC semiconductor device |
JP2007115875A (en) * | 2005-10-20 | 2007-05-10 | Sumitomo Electric Ind Ltd | Silicon carbide semiconductor device and manufacturing method thereof |
-
2008
- 2008-03-05 JP JP2008054383A patent/JP5090968B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009212325A (en) | 2009-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4418794B2 (en) | Method for manufacturing silicon carbide semiconductor element | |
EP1981076B1 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP5141227B2 (en) | Manufacturing method of semiconductor device | |
US20090090919A1 (en) | Semiconductor device and method of producing the same | |
JP2008103636A (en) | Vertical transistor and its producing method | |
US8643065B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2008117878A (en) | Manufacturing method for semiconductor device | |
US8877656B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2011091186A (en) | Method of fabricating silicon carbide semiconductor device | |
JPH11297712A (en) | Formation method for compound film and manufacture of semiconductor element | |
JP2005039257A (en) | Semiconductor device and method for manufacturing the same | |
JP4549167B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP4916247B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JP5090968B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2010034481A (en) | Method of manufacturing semiconductor device, and semiconductor device | |
JP5728153B2 (en) | Manufacturing method of semiconductor device | |
AU2017332300A1 (en) | Method of manufacturing an insulation layer on silicon carbide and semiconductor device | |
JP2008004726A (en) | Semiconductor device and manufacturing method therefor | |
JP4100070B2 (en) | Manufacturing method of semiconductor device | |
JP3856729B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4042336B2 (en) | Silicon carbide semiconductor element | |
JP6696247B2 (en) | Method of manufacturing semiconductor device | |
JP2007019095A (en) | Manufacturing method for semiconductor device | |
JP2014116350A (en) | Method of manufacturing silicon carbide semiconductor device | |
US9666482B1 (en) | Self aligned silicon carbide contact formation using protective layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120816 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120913 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5090968 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |