JP3856729B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP3856729B2
JP3856729B2 JP2002157375A JP2002157375A JP3856729B2 JP 3856729 B2 JP3856729 B2 JP 3856729B2 JP 2002157375 A JP2002157375 A JP 2002157375A JP 2002157375 A JP2002157375 A JP 2002157375A JP 3856729 B2 JP3856729 B2 JP 3856729B2
Authority
JP
Japan
Prior art keywords
layer
ion implantation
semiconductor device
schottky
schottky electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002157375A
Other languages
Japanese (ja)
Other versions
JP2003060193A (en
Inventor
正雄 内田
真 北畠
俊哉 横川
修 楠本
邦方 高橋
良子 宮永
賢哉 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002157375A priority Critical patent/JP3856729B2/en
Publication of JP2003060193A publication Critical patent/JP2003060193A/en
Application granted granted Critical
Publication of JP3856729B2 publication Critical patent/JP3856729B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、炭化珪素層を用いた半導体装置に係り、特に、大電流,高耐圧用の炭化珪素半導体装置およびその製造方法に関するものである。
【0002】
【従来の技術】
炭化珪素(シリコンカーバイド、SiC)は珪素(Si)に比べて高硬度でワイドバンドギャップを有する半導体であり、パワーデバイスや耐環境デバイス、高温動作デバイス、高周波デバイス等に応用されている材料である。
【0003】
パワーデバイスとしては、Siを用いたスイッチング素子が多く用いられており、スイッチング素子を整流素子として機能させる場合には、耐圧が必要なためにpnダイオードが用いられる。しかし、pnダイオードはスイッチング損失が大きい。このため、よりスイッチング損失の小さいショットキーダイオードが望ましいが、Siの物性的限界から、Siでショットキーダイオードを形成した場合には所望の耐圧が得られない。そこで、高耐圧でスイッチング損失が小さいスイッチング素子の実現のために、ワイドバンドギャップを有するSiCが注目されている。
【0004】
図8は、スイッチング素子として代表的な第1の従来例である,SiCを用いた一般的なショットキーダイオードの断面図である。図8に示すように、この第1の従来例のショットキーダイオード80は、n型の4H−SiCからなる半導体基板81と、半導体基板81の上面上にエピタキシャル成長されたn型の4H−SiC層82と、ボロンやアルミニウムなどが注入されたイオン注入層83と、基板の上面側に設けられ、4H−SiC層82との間でショットキー障壁を形成するニッケル,チタン等からなるショットキー電極84と、半導体基板81の裏面側に設けられたニッケルからなるオーミック電極85と、ショットキー電極84を囲む絶縁体層86とを備えている。
【0005】
ここで、イオン注入層83は電界集中を緩和するガードリング構造を形成するために必要であり、ショットキー電極84の一部とは界面87において接している。このイオン注入層83は、ショットキー電極84がマイナスに、オーミック電極85がプラスになるように両電極84,85間に高電圧を印加した場合の電界集中を緩和する働きを有している。
【0006】
図9は、スイッチング素子として代表的な第2の従来例である,SiCを用いた一般的なショットキーダイオードの断面図である。図9に示すように、この第2の例のショットキーダイオード90は、n型の4H−SiCからなる半導体基板81と、半導体基板81の上面上にエピタキシャル成長されたn型の4H−SiC層82と、ボロンやアルミニウムなどが注入されたイオン注入層83と、基板の上面側に設けられ、4H−SiC層82との間でショットキー障壁を形成するニッケル,チタン等からなるショットキー電極91と、半導体基板81の裏面側に設けられたニッケルからなるオーミック電極85と、ショットキー電極91を囲む絶縁体層86とを備えている。第1の例のショットキーダイオード80とは異なり、第2の例のショットキーダイオード90のショットキー電極91は、絶縁体層86の上面に跨っている。
【0007】
イオン注入層83は電界集中を緩和するガードリング構造を形成するために必要であり、ショットキー電極91の一部とは界面92において接している。このイオン注入層83は、ショットキー電極91がマイナスに、オーミック電極85がプラスになるように両電極85,91間に高電圧を印加した場合の電界集中を緩和する働きを有している。
【0008】
ここで、図8又は図9に示すショットキーダイオード80,90において、イオン注入層83がガードリングとして機能するためには、注入されたボロン等の不純物を高温熱処理により活性化する必要がある。つまり、ショットキーダイオード80,90の製造工程において、ショットキー電極84,91を形成する前に、イオン注入層83の1500℃を越える高温熱処理が必要である。
【0009】
なお、例えば、文献(Ito et al., IEEE Electron Device Letters, Vol.17, No.3 (1996) pp139-141)に開示されているように、比較的低温(1050℃)でイオン注入層83を熱処理する例も報告されている。
【0010】
また、ショットキー電極84,91の特性を安定化させるために、ショットキー電極84,91を構成する金属膜をパターニングする前又はパターニングした後に、例えば400℃程度での熱処理が施される。
【0011】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置においては、図8や図9に示すように、ショットキー電極84と絶縁体層86とが接する領域、及びショットキー電極91と絶縁体層86とが接する領域において、それぞれ変質層88,93,94が形成されることがわかってきた。この変質層88,93,94は、ショットキー電極84,91の熱処理の際に、絶縁体層86との接触部においてショットキー電極84,91を構成する金属と絶縁体層86を構成する絶縁体材料とが反応することによって形成される。そして、変質層88,93がイオン注入層86と接している部分に顕著な電界集中が生じると、漏れ電流が誘発されたり、場合によってはダイオード80,90が破壊するおそれがあった。
【0012】
また、上記従来のショットキーダイオード80又は90の製造工程において、イオン注入層83の活性化のために1500℃以上の高温熱処理を行なうと、高温熱処理の影響により、4H−SiC層82の表面に荒れが発生することがあり、ショットキーダイオード80又は90における漏れ電流の原因となったり、表面の平坦性が失われることに起因する製造プロセス上の各種条件が変動するおそれがあった。また、高温熱処理時に炉内の不純物が4H−SiC層82の表面に付着すると、4H−SiC層82とショットキー電極84又は91との界面に不純物が混在することにより、ショットキー障壁の漏れ電流が発生するおそれがある。
【0013】
このような4H−SiC層82の表面の荒れや汚染を防止するためには、4H−SiC層82の上に酸化膜等の保護膜を形成した状態で熱処理を行なうことが好ましいが、1500℃程度の高温熱処理に耐える保護膜の形成は困難である。
【0014】
さらに、高温熱処理を行なう際には汎用の装置が使えず、炭化珪素の結晶成長装置のような特殊な高周波誘導加熱装置を用いなければならない。このような高温加熱炉を使用すると、冷却に要する時間も余分に費やすことになるためにスループットが悪く、量産時のコスト面でも不利になる。したがって、イオン注入層83のより低温での熱処理が好ましい。しかし、イオン注入に伴ってエピタキシャル成長層82の表面層にはダメージが生じているので、比較的低温でイオン注入層を熱処理した場合には、イオン注入層83の活性化や結晶構造の回復が不十分である。
【0015】
実用的なショットキーダイオードは、数アンペア以上の順方向電流が要求されるので、大きな電極面積が必要である。その結果、変質層88,93とイオン注入層83とが接している界面の面積も必然的に大きい。したがって、ショットキーダイオードの変質層の影響による素子破壊の確率は決して低くない。
【0016】
なお、図8に示す構造においては絶縁体層86が存在しない例もある。しかし、絶縁体層86が存在しない場合には、イオン注入層83の大部分が外方に露出している状態であるので、半導体装置の組み立て工程において問題を生じる。例えば、ショットキー電極84に金,アルミニウム等のワイヤを接続させる際に、イオン注入層83が露出していると、ワイヤとイオン注入層83が接触したり、ワイヤとショットキー電極84の接触部からワイヤ金属や電極金属が微量ながら飛散することがある。そのために、予期せぬ漏れ電流や素子破壊が生じるおそれがあった。
【0017】
本発明の目的は、炭化珪素層を利用しながら、素子破壊や漏れ電流の発生が比較的少ない半導体装置およびその製造方法を提供することにある。
【0018】
【課題を解決するための手段】
本発明の半導体装置は、炭化珪素からなる半導体層と、上記半導体層にイオン注入して形成されたイオン注入層と、上記半導体層のうち少なくとも上記イオン注入層を除く領域の上に形成されたショットキー電極と、上記ショットキー電極とは所定の間隙をもって上記イオン注入層の上に形成された絶縁体層とを備えている。
【0019】
これにより、ショットキー電極と絶縁体層との間に間隙が存在しているので、ショットキー電極と絶縁体層との反応による変質層が存在しない構造が実現する。したがって、半導体装置における変質層の存在に起因する漏れ電流の発生を抑制することができ、よって、半導体装置に逆バイアスが印加した場合などにおける半導体装置の破壊を抑制することができる。
【0020】
上記ショットキー電極は、上記半導体層のイオン注入層を除く領域と上記イオン注入層とに跨って形成されていることができる。
【0021】
上記ショットキー電極上に形成され、上記ショットキー電極に接触している上部金属電極をさらに備えていることができる。
【0022】
その場合、上記上部金属電極が上記絶縁体層の少なくとも一部を覆っていることにより、ショットキー障壁部への電界の集中が緩和されるので、ガードリング部のわずかな漏れ電流を抑制することができる。
【0023】
上記ショットキー電極は、上記イオン注入層と接触していないことにより、漏れ電流の抑制機能を顕著に発揮することができる。
【0024】
上記ショットキー電極が熱処理されていることにより、ショットキー障壁の形成を確保することができる。
【0025】
炭化珪素からなる基板をさらに備えている場合には、上記半導体層は上記基板上にエピタキシャル成長されていることが好ましい。
【0026】
また、Siからなる基板をさらに備えている場合には、上記半導体層は上記基板上にエピタキシャル成長されていることが好ましい。
【0027】
上記半導体装置は、ショットキーダイオードとして機能することが好ましい。
【0028】
本発明の第1の半導体装置の製造方法は、炭化珪素からなる半導体層に接するショットキー電極を有する半導体装置の製造工程であって、上記半導体層内にドーパントとなる不純物イオンを注入して、イオン注入層を形成する工程(a)と、上記イオン注入層のうち少なくとも一部の上に、絶縁体層を形成する工程(b)とを含み、上記工程(b)は、1200℃以下の温度で行なわれる。
【0029】
この方法により、高温処理を必要としないので、半導体層の表面の荒れが抑制され、工程の簡略化やスループットの向上を図ることができる。
【0030】
上記工程(b)の前に、上記半導体層のうち少なくとも上記イオン注入層を除く領域を覆う保護膜を形成する工程をさらに含むことにより、半導体層の表面の清浄性を確保することができる。
【0031】
上記保護膜を形成する工程は、上記工程(a)の前に行なわれ、上記保護膜は上記工程(a)におけるイオン注入時のマスクであることが好ましい。
【0032】
上記工程(b)では、上記絶縁体層が酸素を含む高温雰囲気中で形成されることにより、工程(b)でイオン注入層の活性化処理を兼ねることができる。
【0033】
上記工程(b)では、上記絶縁体層が堆積法により形成されることができる。
【0034】
本発明の第2の半導体装置の製造方法は、炭化珪素からなる半導体層に接するショットキー電極を有する半導体装置の製造方法であって、上記半導体層の上にイオン注入用マスクを形成する工程(a)と、上記イオン注入マスクの上方から上記半導体層内にドーパントとなる不純物イオンを注入して、イオン注入層を形成する工程(b)と、上記イオン注入層の上に、絶縁体層を形成する工程(c)と、上記絶縁体層の上に、ショットキー電極を形成しようとする領域に開口部を有するレジスト膜を形成する工程(d)と、上記レジスト膜をマスクとする等方性エッチングにより、上記イオン注入用マスクを除去するとともに、上記絶縁体層に上記レジスト膜の開口部よりも大きい開口部を形成する工程(e)と、上記レジスト膜の上方から金属膜を堆積した後、レジスト膜を除去することにより、上記絶縁体層との間に所定の間隙を有するショットキー電極を残す工程(f)とを含んでいる。
【0035】
この方法により、セルアラインにより、互いに間隙を挟んで対向する絶縁体層とショットキー電極とを形成することが容易となる。
【0036】
上記工程(b)の後で上記工程(d)の前に、1200℃以下の温度で熱処理を行なう工程をさらに含むことが好ましい。
【0037】
【発明の実施の形態】
(第1の実施形態)
図1は、第1の実施形態における半導体装置(ショットキーダイオード)の断面図である。図1に示すように、本実施形態のショットキーダイオード10は、n型の4H−SiCからなる半導体基板11と、半導体基板11の上面上にエピタキシャル成長されたn型の4H−SiC層12と、4H−SiC層12内にボロンを注入して形成されたイオン注入層13と、基板の上面側に設けられ、イオン注入層13の一部を含む4H−SiC層12との間でショットキー障壁を形成するニッケル,チタン等からなるショットキー電極14と、半導体基板11の裏面側に設けられたニッケルからなるオーミック電極15と、ショットキー電極14を囲む熱酸化膜からなる絶縁体層16とを備えている。
【0038】
本実施形態においても、イオン注入層13は電界集中を緩和するガードリング構造を形成するために必要であり、ショットキー電極14の一部に接している。このイオン注入層13は、ショットキー電極14がマイナスに、オーミック電極15がプラスになるように両電極14,15間に高電圧を印加した場合の電界集中を緩和する働きを有している。
【0039】
ここで、本実施形態のショットキーダイオード10の主たる特徴は、ショットキー電極14と絶縁体層16とが非接触であることである。
【0040】
本実施形態では、この構成により、ショットキー電極14と絶縁体層16とが互いに接触することなく、両者間に間隙17が設けられているので、図8又は図9に示す従来のショットキーダイオード80又は90のような変質層88,93,94が生じない。したがって、本実施形態のショットキーダイオード10により、漏れ電流の発生を抑制することができる。
【0041】
次に、本実施形態のショットキーダイオードの製造工程について、図2(a)〜(h)を参照しながら説明する。
【0042】
まず、図2(a)に示す工程の前に、( 0 0 0 1)面から[ 1 1-2 0]方向に8°傾いた面を主面とする直径2インチの4H−SiCからなる半導体基板11を準備する。そして、半導体基板11の上に、4H−SiC層12をエピタキシャル成長させる。このエピタキシャル成長は、炭素源としてプロパンを、珪素源としてシランを、キャリアガスとして水素を、ドーパントとして窒素を用いて行なわれる。4H−SiC基板11はn型で、抵抗率は約0.02Ω・cmである。4H−SiC層12はn型であり、キャリア濃度は約1x1016cm-3であり、膜厚は約9μmである。エピタキシャル成長の終了時には、高温水素雰囲気により、4H−SiC層12の表面処理を行なっている。
【0043】
そして、図2(a)に示す工程で、4H−SiC層12の上に、厚さ約800nmのSiO2 膜を堆積する。次に、フォトリソグラフィー工程により、SiO2 膜の上に、レジストマスクを形成した後、レジストマスクを用いてSiO2 膜をバッファードフッ酸によりエッチングして、4H−SiC層12の上に、注入マスクとなる直径1mmのSiO2 マスク21を形成する。その後、レジストマスクを除去する。
【0044】
次に、図2(b)に示す工程で、SiO2 マスク21の上方から4H−SiC層12内にボロンイオン(B+ )の注入を行なう。このとき、イオン注入の条件は、例えば、傾き角が0度、注入エネルギーが30keV、ドーズ量が1x1015/cm2 、注入時の基板温度が500℃である。これにより、図2(b)に示すように、イオン注入層13が形成される。このとき、SiO2 マスク21にもボロンが注入されるが、SiO2 マスク21は、ボロンイオンがSiO2 マスクを通過してその直下の4H−SiC層12に到達しない程度の厚みを有している。
【0045】
次に、図2(c)に示す工程で、SiO2 マスク21を残したままで、基板を抵抗加熱炉に導入し、抵抗加熱炉内において、窒素雰囲気中,1100℃で90分間熱処理を行なって、イオン注入層13に注入されたボロンを活性化する。
【0046】
その後、基板に、水蒸気を含む酸素雰囲気中、1100℃で60分間熱酸化処理を施した。これにより、図2(c)に示すように、イオン注入層13の表面部が熱酸化され、イオン注入層13の上に、厚さ約20nmの熱酸化膜23が形成される。このとき、SiO2 マスク21があるので、イオン注入層13のうちSiO2 マスク21と接している表面部24は熱酸化の影響を受けにくく、ほとんど酸化されない。
【0047】
次に、図2(d)に示す工程で、4H−SiC基板11の裏面上に、厚さ400nmのニッケル膜(Ni膜)を堆積する。このNi膜が堆積された基板を窒素雰囲気で1000℃、5分間の熱処理を行うことにより、Niからなるオーミック電極15を形成する。
【0048】
次に、図2(e)に示す工程で、フォトリソグラフィー工程を行なって、熱酸化膜23の上に、ショットキー電極を形成しようとする領域を開口したレジストマスクRe1を形成する。レジストマスクRe1の開口の大きさは、例えば直径1.04mmであり、SiO2 マスク21よりもわずかに大きくしておく。
【0049】
次に、図2(f)に示す工程で、バッファードフッ酸(BHF)によるウエットエッチングにより、SiO2 マスク21を除去する。その際、熱酸化膜23のうちレジスト膜Re1の開口部の縁部付近の領域もエッチング作用を受ける。これにより、熱酸化膜23をパターニングして、例えば直径1.041mmの開口部を有する絶縁体層16を形成する。つまり、SiO2 マスク21が除去されてからもウエットエッチングを続けることにより、レジストマスクRe1の開口部(直径約1.04mm)よりも大きい開口部を有する絶縁体層16が形成される。
【0050】
次に、図2(g)に示す工程で、レジストマスクRe1の上方から電子ビーム蒸着により、厚さ約200nmのNi膜14xを堆積する。このとき、レジスト膜Re1の上だけでなく、レジストマスクRe1の開口部内で4H−SiC層12及びイオン注入層13の上にもNi膜14xが堆積される。
【0051】
次に、図2(h)に示す工程で、レジストマスクRe1のリフトオフにより、レジストマスクRe1上のNi膜のみを除去して、イオン注入層13の一部を含む4H−SiC層12の上に、ショットキー電極14を形成する。このとき、絶縁体層16とショットキー電極14の間には0.5μmの間隔17が存在し、両者は接触していない。その後、基板に窒素雰囲気で400℃で5分間の熱処理を行なうことにより、ショットキー電極14と4H−SiC層12との間にショットキー障壁を確実に形成することができる。
【0052】
以上の工程により、図1に示すショットキーダイオード10が形成される。
【0053】
なお、例えば図2(e)に示すレジストマスクRe1を形成することなく、熱酸化膜23をパターニングして、SiO2 マスク21の除去と同時に、大きめの開口部を有する絶縁体層を形成した後、基板上にNi膜を堆積,パターニングすることにより、絶縁体層の開口部よりも小さいショットキー電極を形成することも可能である。しかし、その場合には、ショットキー電極を形成するためのマスクと、熱酸化膜をパターニングするためのマスクとの位置ずれによって、ショットキー電極と熱酸化膜との間の間隙の寸法が位置によってばらつくことになる。
【0054】
それに対し、本実施形態の製造工程により、図2(g)に示すように、セルフアラインによりショットキー電極14と絶縁体層16との間に、ほぼ均一な寸法の間隙17を容易に形成することができる。
【0055】
また、SiO2 マスク21を残した状態で熱酸化膜からなる絶縁体層16を形成することにより、SiO2 マスク21直下の4H−SiC層12の表面を清浄に維持しつつ、イオン注入層13の表面部に生じたダメージ層を除去することができる。しかも、ダメージ層の存在により、酸化が促進されるので、比較的厚い熱酸化膜を形成することができる。
【0056】
−実験例−
ここで、本実施形態のショットキーダイオードの効果を確認するために、以下の実験を行なった。
【0057】
比較のため、図8に示す従来例のショットキーダイオードについても作製した。図1に示すショットキーダイオードと異なる点は、絶縁体層としてプラズマCVDによるSiO2 層を用いたことと、絶縁体のウェットエッチングの際にオーバーエッチングを行わない条件、つまりエッチング時間を最小限にとどめて、絶縁体層86とショットキー電極84とを接触させていることである。以下、本実施形態のショットキーダイオードをダイオードAとし、従来のショットキーダイオードをダイオードBとして表記する。
【0058】
ダイオードAおよびBについて電流電圧特性(I−V特性)を評価したところ、両者の順方向I−V特性にはほとんど差が見られなかった。しかし、両者の逆方向I−V特性には、大きな差が見られた。ダイオードAでは、逆方向電圧で−600Vを印加した際に破壊した素子が10%以下であった。破壊の原因はショットキーダイオードの構造によるものではなく、半導体基板11の結晶やエピタキシャル成長層である4H−SiC層12内の欠陥によるものである。
【0059】
それに対し、ダイオードBでは、ダイオードAに比べて漏れ電流が若干多く、また−500V以上の逆バイアスを印加するとそのほとんどが破壊した。以上のような相違が生じる理由は、以下のように考えられる。
【0060】
ダイオードBにおいては、イオン注入層の活性化温度が1100℃と比較的低温であることから、イオン注入層にはイオン注入に伴うダメージが残存し、結晶欠陥が完全には回復していない。この状態で、図8に示すような変質層88がイオン注入層83と接しているとその部分に電界が集中しやすくなり、局所的な漏れ電流を引き起こす原因となり破壊が生じやすいと考えられる。それに対し、ダイオードAにおいては、図1に示すように、絶縁体層16とショットキー電極14とが接触していないので、変質層が形成されないことから、破壊確率が低いと考えられる。
【0061】
もっとも、従来のショットキーダイオード80においても、より高温の熱処理によりイオン注入層83の活性化を十分行なうことはでき、その場合には破壊の確率は減少する。しかし、より高温の熱処理を行なった場合にも、本実施形態のような変質層の存在しない構造の方がより漏れ電流が少なく、破壊の確率が小さい。しかも、あまりに高温の熱処理によって、表面の荒れが激しくなると、それに伴って従来の技術の欄で説明したような不具合が生じるので、それほど高温の熱処理を行なうことは回避すべきである。
【0062】
−第1の実施形態のプロセスの第1の変形例−
第1の実施形態においては、イオン注入層13を1100℃で熱処理した後に熱酸化膜を形成したが、熱処理工程と熱酸化工程を同じ装置内で行なってもよい。例えば、第1の実施形態のプロセスの第1の変形例として、第1の実施形態におけるショットキーダイオードの製造工程において、図2(b)に示すように、イオン注入層13を形成した後、基板を熱酸化炉に導入し、熱酸化炉中にアルゴンや窒素等の不活性ガスを導入して1100℃に昇温して一定時間保持する熱処理により、イオン注入層13を活性化し、続いて、不活性ガス雰囲気を、酸素を含む雰囲気に置換してそのまま熱酸化工程に移行することにより、イオン注入層13の形成と熱酸化膜23の形成を連続的に行なってもよい。これにより、製造工程の短縮化が可能となる。
【0063】
−第1の実施形態のプロセスの第2の変形例−
第1の実施形態のプロセスの第1の変形例においては、イオン注入された4H−SiC層の熱処理工程と熱酸化工程を同じ装置内で行なったが、熱処理工程と熱酸化工程を同時に行なってもよい。例えば、第1の実施形態のプロセスの第2の変形例として、上記第1の実施形態のプロセスの第1の変形例で示したショットキーダイオードの製造工程において、図2(b)に示すように、イオン注入層13を形成した後、基板を熱酸化炉に導入し、酸素を含む雰囲気中でそのまま所望の温度で熱処理を行なうことにより、酸化雰囲気中での加熱によるイオン注入層13の活性化と熱酸化膜23の形成を同時に行なってもよい。もちろん、熱処理時間が不足の場合は、例えば酸素を含む雰囲気を不活性ガス雰囲気に置換してさらに熱処理時間を追加してもよい。これにより、製造工程のさらなる短縮化が可能となる。ただし、熱処理工程と熱酸化工程を同時におこなう場合には、イオン注入層13内にイオン注入によるダメージがあるために、イオン注入層13の全部が熱酸化されることがある。そこで、イオン注入時の注入エネルギーをより大きくするか、または、多段注入によりイオン注入層13の注入深さをより大きくすることにより、イオン注入層13の全部が熱酸化されないようにすることが好ましい。
【0064】
また、本実施形態における半導体装置の製造方法においては、イオン注入後の熱処理温度や熱酸化処理温度を1100℃としたが、汎用の抵抗加熱炉やランプアニール装置や熱酸化炉が使用できれば、他の特別な加熱装置を必要としないので、その意味で、イオン注入後の熱処理温度や熱酸化処理温度は1200℃以下であることが望ましい。
−第1の実施形態の構造の第1,第2の変形例−
図3(a),(b)は、第1の実施形態の構造の第1,第2の変形例における半導体装置の断面図である。
【0065】
図3(a),(b)に示すように、第1,第2の変形例においては、いずれもショットキー電極14上に、上部金属電極31を設けている。これらの変形例のショットキーダイオード30a,30bにおけるその他の要素は、第1の実施形態のショットキーダイオード10と同じであるので、図1と同じ符号を付して、その説明を省略する。
【0066】
図3(a)に示すように、構造の第1の変形例のショットキーダイオード30aにおいては、第1の実施形態と同様に、ショットキー電極14が4H−SiC層12の非イオン注入領域とイオン注入層13とに跨っており、ショットキー電極14を覆うように、上部金属電極31が形成されている。この変形例のショットキーダイオード30aにおけるその他の要素は、第1の実施形態のショットキーダイオード10と同じであるので、図1と同じ符号を付して、その説明を省略する。この変形例においては、ショットキー電極14は、イオン注入層13と4H−SiC層12の非イオン注入領域との両方に接しているが、絶縁体層16とショットキー電極14とは非接触であり、上部金属電極31が絶縁体層16の少なくとも一部を覆っている。予めショットキー電極14を所望の温度で熱処理しておいて、その後上部金属電極31を形成することにより、4H−SiC層12とショットキー電極14との界面には安定なショットキー界面が形成されるので、上部金属電極31を形成した後に特に熱処理を必要としない。したがって、ショットキー電極14と絶縁体層16の間隙17に上部金属電極31が入り込んでも、絶縁体層16と上部金属電極31との間に変質層が形成されることはほとんどない。
【0067】
また、4H−SiC層12との間にショットキー障壁を形成する必要があるために、ショットキー電極14を構成する金属材料の種類はある程度限定されるが、上部金属電極31を構成する金属材料の種類は特に限定されないので、絶縁体層16に対して変質層を形成しにくい材料を容易に選択することができる。
【0068】
なお、図3(a)に示す第1の変形例において、ショットキー電極14とイオン注入層13との接触部32の面積は小さい方が好ましい。イオン注入層13の熱処理温度が低温である場合には、接触部32からわずかながら漏れ電流が観測されることがあるからである。一方、上部金属電極31と絶縁体層16との接触部33の面積はある程度大きい方が好ましい。絶縁体層16の一部を上部金属電極31が覆っていることにより、上部金属電極31と絶縁体層16との接触部33が電界集中を緩和するように作用するので、イオン注入層13上に絶縁体層16が存在することで、ガードリング部のわずかな漏れ電流をさらに低減することが可能となる。
【0069】
図3(b)に示す構造の第2の変形例に係るショットキーダイオード30bにおいては、ショットキー電極14が、4H−SiC層12の非イオン注入領域のみに接し、イオン注入層13には接していない構成となっている。この第2の変形例においては、漏れ電流をより効果的に低減することが可能になる。
【0070】
(第2の実施形態)
図4は、第2の実施形態における半導体装置(ショットキーダイオード)の断面図である。図4に示すように、本実施形態のショットキーダイオード40は、第1の実施形態における熱酸化膜からなる絶縁体層16に代えて、熱CVD法により形成されたSiO2 膜からなる絶縁体層41を備えている。本実施形態のショットキーダイオード40におけるその他の要素は、第1の実施形態のショットキーダイオード10と同じであるので、図1と同じ符号を付して、その説明を省略する。
【0071】
本実施形態においても、ショットキー電極14と絶縁体層41とが互いに接触することなく、両者間に間隙17が設けられているので、図8又は図9に示す従来のショットキーダイオード80又は90のような変質層88,93,94が生じない。したがって、本実施形態のショットキーダイオード40により、漏れ電流の発生を抑制することができる。
【0072】
次に、本実施形態のショットキーダイオードの製造工程について、図5(a)〜(e)を参照しながら説明する。
【0073】
図5(a),(b)に示す工程における処理は、第1の実施形態に示す図2(a),(b)に示す処理と同じであるので説明を省略する。
【0074】
本実施形態においては、図5(c)に示す工程で、SiO2 マスク21を残したままで、基板を抵抗加熱炉に導入し、抵抗加熱炉内において、窒素雰囲気中,1100℃で90分間熱処理を行なって、イオン注入層13に注入されたボロンを活性化する。
【0075】
その後、CVD装置を用いて、図5(c)に示すように、熱CVD法により、イオン注入層13およびSiO2 マスク21の上に、厚さ約200nmのSiO2 膜51を堆積する。熱CVDの際、シランガスと一酸化二窒素とを用い、基板温度を850℃程度に維持する。
【0076】
次に、図5(d)に示す工程で、4H−SiC基板11の裏面上に、厚さ400nmのニッケル膜(Ni膜)を堆積した。このNi膜が堆積された基板を窒素雰囲気で1000℃、5分間の熱処理を行うことにより、Niからなるオーミック電極15を形成する。
【0077】
その後、図5(e)に示す工程で、図2(e)〜図2(h)に示す工程と同様のリフトオフ工程を行なって、4H−SiC層12の非イオン注入領域及びイオン注入層13に跨るショットキー電極14を形成する。また、SiO2 膜51をパターニングして絶縁体層41を形成する。このとき、絶縁体層41とショットキー電極14の間には2μmの間隔17が存在し、両者は接触していない。その後、基板に窒素雰囲気で400℃で5分間の熱処理を行なうことにより、ショットキー電極14と4H−SiC層12との間にショットキー障壁が確実に形成される。
【0078】
本実施形態により、第1の実施形態と同様に、セルフアラインによる絶縁体層41とショットキー電極21との間隙17を均一に確保することができる。
【0079】
−実験例−
次に、本実施形態の効果を確認するために行なった実験について説明する。以下の説明においては、第2の実施形態におけるショットキーダイオードをダイオードCと略して表記する。
【0080】
ダイオードCについてもI−V特性を評価した。ダイオードCの順方向I−V特性は、ダイオードAやBとほとんど差が見られなかった。ダイオードCの逆方向I−V特性はダイオードAと同様に優れており、逆方向電圧で−600Vを印加した際に破壊した素子が10%以下であった。破壊の原因はショットキーダイオードの構造によるものではなく、半導体基板11の結晶や4H−SiC層12内の欠陥によるものである。
【0081】
ダイオードBにおいては、イオン注入層の活性化温度が1100℃と比較的低温であることから、イオン注入層にはイオン注入に伴うダメージが残存し、結晶欠陥が完全には回復していない。この状態で、図8に示すような変質層88がイオン注入層83と接しているとその部分に電界が集中しやすくなり、局所的な漏れ電流を引き起こす原因となり破壊が生じやすいと考えられる。それに対し、ダイオードCにおいては、図4に示すように、絶縁体層41とショットキー電極14とが接触していないので、変質層が形成されないことから、破壊確率が低いと考えられる。
【0082】
−第2の実施形態のプロセスの第1の変形例−
第2の実施形態においては、イオン注入層13を1100℃で熱処理した後にCVD装置を用いてSiO2 膜を形成したが、熱処理工程とSiO2 膜形成工程とを同じ装置内で行なってもよい。例えば、第2の実施形態のプロセスの第1の変形例として、第2の実施形態におけるショットキーダイオードの製造工程において、図5(b)に示すように、イオン注入層13を形成した後、基板をCVD装置に導入し、CVD装置中にアルゴンや窒素等の不活性ガスを導入して1100℃に昇温して一定時間保持する熱処理により、イオン注入層13を活性化し、続いて、不活性ガス雰囲気を、シランや一酸化二窒素を含む反応ガス雰囲気に置換してそのままSiO2 膜形成工程に移行することにより、イオン注入層13の形成とSiO2 膜51の形成とを連続的に行なってもよい。これにより、製造工程の短縮化が可能となる。
【0083】
−第2の実施形態のプロセスの第2の変形例−
第2の実施形態の製造工程の第1の変形例においては、イオン注入された4H−SiC層の熱処理工程とSiO2 膜形成工程とを同じ装置内で行なったが、熱処理工程とSiO2 膜形成工程とを同時に行なってもよい。例えば、第2の実施形態の第2の変形例として、上記第2の実施形態のプロセスの第1の変形例で示したショットキーダイオードの製造工程において、図5(b)に示すように、イオン注入層13を形成した後、基板をCVD装置に導入し、反応性ガスを含む雰囲気中でそのまま所望の温度でSiO2 膜の堆積を行なうことにより、SiO2 膜形成のための加熱によるイオン注入層13の活性化とSiO2 膜51の形成とを同時に行なってもよい。これにより製造工程のさらなる短縮化が可能となる。もちろん、熱処理時間が不足の場合は、例えば反応ガス雰囲気を不活性ガス雰囲気に置換してさらに熱処理時間を追加してもよいし、熱処理温度が低すぎる場合には、さらに所望の温度まで加熱して熱処理を行なってもよい。
【0084】
また、本実施形態における半導体装置の製造方法においては、イオン注入後の熱処理温度や熱CVD温度を1100℃,850℃としたが、汎用の抵抗加熱炉やランプアニール装置が使用できれば、他の特別な加熱装置を必要としないので、その意味で、イオン注入後の熱処理温度やSiO2 膜形成温度は1200℃以下であることが望ましい。
【0085】
また、第2の実施形態及びプロセスの第1,第2の変形例においては、絶縁体層をSiO2 膜から形成したが、他の絶縁性材料からなる絶縁体層を形成してもよい。
【0086】
また、第2の実施形態においては、絶縁体層を構成するSiO2 膜51を熱CVD法により形成したが、プラズマCVD法やスパッタリング法やその他の堆積法を利用してもよい。
【0087】
−第2の実施形態の構造の第1,第2の変形例−
図6(a),(b)は、第2の実施形態の構造の第1,第2の変形例における半導体装置の断面図である。
【0088】
図6(a),(b)に示すように、第1,第2の変形例においては、いずれもショットキー電極14上に、上部金属電極61を設けている。これらの変形例のショットキーダイオード60a,60bにおけるその他の要素は、第2の実施形態のショットキーダイオード40と同じであるので、図4と同じ符号を付して、その説明を省略する。
【0089】
図6(a)に示すように、構造の第1の変形例のショットキーダイオード60aにおいては、第2の実施形態と同様に、ショットキー電極14が4H−SiC層12とイオン注入層13とに跨っており、ショットキー電極14を覆うように、上部金属電極61が形成されている。この変形例においては、ショットキー電極14は、イオン注入層13と4H−SiC層12の非イオン注入領域の両方に接しているが、絶縁体層41とショットキー電極14とは非接触であり、上部金属電極61が絶縁体層41の少なくとも一部を覆っている。予めショットキー電極14を所望の温度で熱処理しておいて、その後上部金属電極61を形成することにより、4H−SiC層12とショットキー電極14との界面には安定なショットキー界面が形成されるので、上部金属電極61を形成した後に特に熱処理を必要としない。したがって、ショットキー電極14と絶縁体層41の間隙17に上部金属電極61が入り込んでも、絶縁体層41と上部金属電極61との間に変質層が形成されることはほとんどない。
【0090】
また、4H−SiC層12との間にショットキー障壁を形成する必要があるために、ショットキー電極14を構成する金属材料の種類はある程度限定されるが、上部金属電極61を構成する金属材料の種類は特に限定されないので、絶縁体層41に対して変質層を形成しにくい材料を容易に選択することができる。
【0091】
なお、図6(a)に示す第1の変形例において、ショットキー電極14とイオン注入層13との接触部62の面積は小さい方が好ましい。イオン注入層13の熱処理温度が低温である場合には、接触部62からわずかながら漏れ電流が観測されることがあるからである。一方、上部金属電極61と絶縁体層41との接触部63の面積はある程度大きい方が好ましい。絶縁体層41の一部を上部金属電極61が覆っていることにより、上部金属電極61と絶縁体層41との接触部63が電界集中を緩和するように作用するので、イオン注入層13上に絶縁体層41が存在することで、ガードリング部のわずかな漏れ電流をさらに低減することが可能となる。
【0092】
図6(b)に示す構造の第2の変形例に係るショットキーダイオード60bにおいては、ショットキー電極14が、4H−SiC層12に接し、イオン注入層13には接していない構成となっている。この第2の変形例においては、漏れ電流をより効果的に低減することが可能になる。
【0093】
なお、第1,第2の実施形態において説明した半導体装置およびその製造方法においては、4H−SiC層12の非イオン注入領域は、ショットキー電極が炭化珪素と接する面であり、ゴミや不純物等の混入を極力さける必要がある。そのために、半導体装置の製造プロセスにおいて、ショットキー電極を形成する前に4H−SiC層12の表面が保護層によって覆われていれば、その保護層をショットキー電極形成工程の直前に除去することにより、プロセスの途中で混在するゴミや不純物を除去することが可能となる。よって、第1,第2の実施形態では、絶縁体層を形成する工程において、イオン注入されていない4H−SiC層12の上に保護膜であるSiO2 マスク21を有しているので、4H−SiC層12の表面の清浄性を確保することができる。
【0094】
特に、第1,第2の実施形態の製造工程のごとく、保護膜であるSiO2 マスク21がイオン注入マスクとして機能するので、プロセスの簡略化を図ることができる。
【0095】
特に、第1の実施形態において、絶縁体層16となる熱酸化膜23を形成する際に、イオン注入されていない4H−SiC層12の上に保護膜であるSiO2 マスクが存在していることにより、ショットキー電極14と接する4H−SiC層12の表面部が熱酸化されるのを抑制することができる。イオン注入されていない4H−SiC層12の表面部が直接熱酸化された場合、その熱酸化膜はショットキー電極14を形成する前に除去する必要があるが、4H−SiC層12の表面にマイクロパイプの端部等の顕著な欠陥が存在している場合には、熱酸化膜の除去により、欠陥部分が拡大される。そして、この欠陥部分により、後にショットキーダイオードを形成したときの漏れ電流がさらに発生する可能性がある。よって、熱酸化膜の形成の際には、4H−SiC層12の上が保護膜によって覆われていることが好ましい。
【0096】
(第3の実施形態)
図7は、第3の実施形態における半導体装置(ショットキーダイオード)の断面図である。図7に示すように、本実施形態のショットキーダイオード70のイオン注入層71は、ショットキー電極14の中央部付近の下方に離散的に形成された部分を有している。本実施形態のショットキーダイオード70におけるその他の要素は、第1の実施形態のショットキーダイオード10と同じであるので、図1と同じ符号を付して、その説明を省略する。
【0097】
本実施形態においても、ショットキー電極14と絶縁体層16とが互いに接触することなく、両者間に間隙17が設けられているので、図8又は図9に示す従来のショットキーダイオード80又は90のような変質層88,93,94が生じない。したがって、本実施形態のショットキーダイオード70により、漏れ電流の発生を抑制することができる。
【0098】
また、本実施形態においても、図3(a),(b)に示す上部金属電極31を設けた変形例の構造を採用することができる。
【0099】
(その他の実施形態)
第1,第2の実施形態で説明した半導体装置およびその製造方法においては、半導体基板として4H−SiC基板を用いたが、6H−SiC基板や、15R−SiC基板、Si基板を用いてもよい。また、半導体層として、4H−SiC層に代えて、15R−SiC基板上にエピタキシャル成長された15R−SiC層や、Si基板上にエピタキシャル成長された3C−SiC層を用いてもよい。もちろん、これ以外の組み合わせであってもよく、2層以上の積層構造であってもよい。例えば、絶縁体基板の上にエピタキシャル成長されたSiC層(半導体層)を備えている基板を用いてもよい。つまりは、ショットキー電極がSiC層上に形成されていればよい。
【0100】
上記第1,第2の実施形態において、この絶縁体層16とショットキー電極14との間の間隙17の寸法は、0.1μm以下程度以下になると変質層の形成を確実に防止することが困難になるので、0.1μm以上であることが好ましく、より確実に変質層の形成を防止するためには0.5μm以上であることが好ましい。一方、リフトオフ工程を確実に行なうためには、間隙17が20μm以下であることが好ましく、10μm以下であることがより好ましい。よって、間隙17の寸法は、0.1μm〜20μmの範囲にあることが好ましく、0.5〜10μmの範囲にあることがより好ましい。
【0101】
第1,第2の実施形態で説明した半導体装置およびその製造方法においては、オーミック電極、ショットキー電極を構成する材料としてNiを用いたが、それぞれオーミック特性、ショットキー特性を得られる材料であればいかなる材料であってもかまわない。
【0102】
第1,第2の実施形態で説明した半導体装置およびその製造方法においては、ショットキー電極やオーミック電極として、単層構造ではなく、積層構造の電極を設けてもよい。また、電極の大きさは、特に制限されるものではない。
【0103】
第1,第2の実施形態で説明した半導体装置およびその製造方法においては、ショットキー電極の形成方法としてリフトオフ法を用いたが、他の方法であってももちろんかまわない。
【0104】
第1,第2の実施形態の半導体装置の製造工程において用いたプロセスの条件やガス種に代えて、他の条件やガス種を採用してもよい。
【0105】
また、第1,第2の実施形態の半導体装置およびその製造方法においては、イオン注入種としてボロンを用いたが、イオン注入層が高抵抗層になればよいので、ボロン以外の注入種であってももちろんかまわない。
【0106】
第1,第2の実施形態における製造工程では、イオン注入後の熱処理温度や熱酸化処理温度を1200℃以下で形成するようにしているが、絶縁体層とショットキー電極とが非接触である構造を有するならば、1200℃を越える温度でイオン注入後の熱処理を行なっても、変質層の形成を防止することは可能である。例えば、イオン注入後に1500℃以上の温度で熱処理を行なっても、第1,第2の実施形態の構造又は製造方法により、変質層の形成を防止することが可能である。
【0107】
さらに、本発明の半導体装置はショットキーダイオードに限らず、イオン注入による電界集中緩和構造を有する素子であれば、トランジスタ等の他の素子形態であってもよい。
【0108】
さらに、本発明の半導体装置の製造方法においては、もちろん他の構成を有する半導体装置へも応用できる。例えば、図9に示した従来の構成を有する半導体装置を形成する場合であっても、第1,第2の実施形態の製造方法を用いることにより、高温熱処理を必要としないために、半導体装置の製造工程の簡略化やスループットを向上させることができ、漏れ電流の低減を図ることができる。
【0109】
【発明の効果】
本発明の半導体装置又はその製造方法によると、漏れ電流の少ない耐圧性の大きい半導体装置又はその製造方法を提供することができる。
【図面の簡単な説明】
【図1】第1の実施形態におけるショットキーダイオードの断面図である。
【図2】(a)〜(h)は、第1の実施形態におけるショットキーダイオードの製造工程を示す断面図である。
【図3】(a),(b)は、第1の実施形態の構造の第1,第2の変形例における半導体装置の断面図である。
【図4】第2の実施形態におけるショットキーダイオードの断面図である。
【図5】(a)〜(e)は、第2の実施形態におけるショットキーダイオードの製造工程を示す断面図である。
【図6】(a),(b)は、第2の実施形態の構造の第1,第2の変形例における半導体装置の断面図である。
【図7】第3の実施形態におけるショットキーダイオードの断面図である。
【図8】スイッチング素子として代表的な第1の従来例である,SiCを用いた一般的なショットキーダイオードの断面図である。
【図9】スイッチング素子として代表的な第2の従来例である,SiCを用いた一般的なショットキーダイオードの断面図である。
【符号の説明】
10 ショットキーダイオード
11 半導体基板
12 4H−SiC層
13 イオン注入層
14 ショットキー電極
15 オーミック電極
16 絶縁体層
23 熱酸化膜
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device using a silicon carbide layer, and more particularly to a silicon carbide semiconductor device for high current and high breakdown voltage and a method for manufacturing the same.
[0002]
[Prior art]
Silicon carbide (silicon carbide, SiC) is a semiconductor that is harder and has a wider band gap than silicon (Si), and is a material applied to power devices, environmental devices, high-temperature devices, high-frequency devices, etc. .
[0003]
As a power device, a switching element using Si is often used. When the switching element functions as a rectifying element, a pn diode is used because a withstand voltage is required. However, the pn diode has a large switching loss. For this reason, a Schottky diode with smaller switching loss is desirable. However, a desired breakdown voltage cannot be obtained when the Schottky diode is formed of Si due to the physical property limit of Si. Accordingly, SiC having a wide band gap has been attracting attention in order to realize a switching element with high breakdown voltage and low switching loss.
[0004]
FIG. 8 is a cross-sectional view of a general Schottky diode using SiC, which is a first conventional example representative of a switching element. As shown in FIG. 8, a Schottky diode 80 of the first conventional example includes an n-type 4H—SiC semiconductor substrate 81 and an n-type 4H—SiC layer epitaxially grown on the upper surface of the semiconductor substrate 81. 82, an ion implantation layer 83 implanted with boron, aluminum or the like, and a Schottky electrode 84 made of nickel, titanium, or the like, which is provided on the upper surface side of the substrate and forms a Schottky barrier between the 4H-SiC layer 82. And an ohmic electrode 85 made of nickel provided on the back side of the semiconductor substrate 81 and an insulator layer 86 surrounding the Schottky electrode 84.
[0005]
Here, the ion implantation layer 83 is necessary to form a guard ring structure that alleviates electric field concentration, and is in contact with a part of the Schottky electrode 84 at the interface 87. The ion implantation layer 83 has a function of relaxing electric field concentration when a high voltage is applied between the electrodes 84 and 85 so that the Schottky electrode 84 is negative and the ohmic electrode 85 is positive.
[0006]
FIG. 9 is a cross-sectional view of a general Schottky diode using SiC, which is a second conventional example representative of a switching element. As shown in FIG. 9, the Schottky diode 90 of the second example includes a semiconductor substrate 81 made of n-type 4H—SiC and an n-type 4H—SiC layer 82 epitaxially grown on the upper surface of the semiconductor substrate 81. A Schottky electrode 91 made of nickel, titanium or the like, which is provided on the upper surface side of the substrate and forms a Schottky barrier between the 4H-SiC layer 82 and the ion-implanted layer 83 into which boron or aluminum is implanted, In addition, an ohmic electrode 85 made of nickel provided on the back surface side of the semiconductor substrate 81 and an insulator layer 86 surrounding the Schottky electrode 91 are provided. Unlike the Schottky diode 80 of the first example, the Schottky electrode 91 of the Schottky diode 90 of the second example straddles the upper surface of the insulator layer 86.
[0007]
The ion implantation layer 83 is necessary to form a guard ring structure that reduces electric field concentration, and is in contact with a part of the Schottky electrode 91 at the interface 92. The ion implantation layer 83 has a function of relaxing electric field concentration when a high voltage is applied between the electrodes 85 and 91 so that the Schottky electrode 91 is negative and the ohmic electrode 85 is positive.
[0008]
Here, in the Schottky diodes 80 and 90 shown in FIG. 8 or 9, in order for the ion implantation layer 83 to function as a guard ring, it is necessary to activate the implanted impurities such as boron by high-temperature heat treatment. That is, in the manufacturing process of the Schottky diodes 80 and 90, before the Schottky electrodes 84 and 91 are formed, high-temperature heat treatment exceeding 1500 ° C. is required for the ion implantation layer 83.
[0009]
For example, as disclosed in the literature (Ito et al., IEEE Electron Device Letters, Vol. 17, No. 3 (1996) pp 139-141), the ion implantation layer 83 at a relatively low temperature (1050 ° C.). An example of heat-treating is also reported.
[0010]
In addition, in order to stabilize the characteristics of the Schottky electrodes 84 and 91, a heat treatment is performed, for example, at about 400 ° C. before or after the metal film constituting the Schottky electrodes 84 and 91 is patterned.
[0011]
[Problems to be solved by the invention]
However, in the conventional semiconductor device, as shown in FIGS. 8 and 9, in the region where the Schottky electrode 84 and the insulator layer 86 are in contact, and in the region where the Schottky electrode 91 and the insulator layer 86 are in contact, It has been found that altered layers 88, 93, 94 are formed, respectively. The deteriorated layers 88, 93, 94 are insulated from the metal constituting the Schottky electrodes 84, 91 and the insulating layer 86 in contact with the insulator layer 86 at the time of heat treatment of the Schottky electrodes 84, 91. It is formed by the reaction with the body material. If significant electric field concentration occurs in the portion where the altered layers 88 and 93 are in contact with the ion implantation layer 86, a leakage current may be induced or the diodes 80 and 90 may be destroyed in some cases.
[0012]
Further, in the manufacturing process of the conventional Schottky diode 80 or 90, if a high temperature heat treatment at 1500 ° C. or more is performed to activate the ion implantation layer 83, the surface of the 4H—SiC layer 82 is affected by the high temperature heat treatment. Roughness may occur, which may cause a leakage current in the Schottky diode 80 or 90 and may change various conditions in the manufacturing process due to loss of surface flatness. Further, when impurities in the furnace adhere to the surface of the 4H—SiC layer 82 during the high-temperature heat treatment, impurities are mixed at the interface between the 4H—SiC layer 82 and the Schottky electrode 84 or 91, thereby causing a leakage current of the Schottky barrier. May occur.
[0013]
In order to prevent such roughness and contamination of the surface of the 4H—SiC layer 82, it is preferable to perform a heat treatment in a state in which a protective film such as an oxide film is formed on the 4H—SiC layer 82. It is difficult to form a protective film that can withstand high-temperature heat treatment.
[0014]
Furthermore, when performing high-temperature heat treatment, a general-purpose apparatus cannot be used, and a special high-frequency induction heating apparatus such as a silicon carbide crystal growth apparatus must be used. When such a high-temperature heating furnace is used, an extra time is required for cooling, resulting in poor throughput and a disadvantage in terms of cost during mass production. Therefore, heat treatment at a lower temperature of the ion implantation layer 83 is preferable. However, since the surface layer of the epitaxial growth layer 82 is damaged along with the ion implantation, activation of the ion implantation layer 83 and recovery of the crystal structure are not possible when the ion implantation layer is heat-treated at a relatively low temperature. It is enough.
[0015]
A practical Schottky diode requires a large forward electrode current because it requires a forward current of several amperes or more. As a result, the area of the interface where the altered layers 88 and 93 and the ion implantation layer 83 are in contact with each other is inevitably large. Therefore, the probability of device destruction due to the influence of the altered layer of the Schottky diode is not low.
[0016]
In some cases, the insulator layer 86 does not exist in the structure shown in FIG. However, when the insulator layer 86 is not present, most of the ion implantation layer 83 is exposed to the outside, which causes a problem in the assembly process of the semiconductor device. For example, when a wire such as gold or aluminum is connected to the Schottky electrode 84, if the ion implantation layer 83 is exposed, the wire and the ion implantation layer 83 come into contact with each other, or the contact portion between the wire and the Schottky electrode 84 comes into contact. Therefore, wire metal and electrode metal may scatter in a minute amount. For this reason, there is a risk of unexpected leakage current and device destruction.
[0017]
An object of the present invention is to provide a semiconductor device that uses a silicon carbide layer and generates relatively little element breakdown or leakage current, and a method for manufacturing the same.
[0018]
[Means for Solving the Problems]
The semiconductor device of the present invention is formed on a semiconductor layer made of silicon carbide, an ion implantation layer formed by ion implantation into the semiconductor layer, and at least a region of the semiconductor layer excluding the ion implantation layer. The Schottky electrode and the Schottky electrode include an insulator layer formed on the ion implantation layer with a predetermined gap.
[0019]
As a result, since there is a gap between the Schottky electrode and the insulator layer, a structure in which there is no altered layer due to the reaction between the Schottky electrode and the insulator layer is realized. Therefore, it is possible to suppress the occurrence of leakage current due to the presence of the deteriorated layer in the semiconductor device, and thus it is possible to suppress the breakdown of the semiconductor device when a reverse bias is applied to the semiconductor device.
[0020]
The Schottky electrode may be formed across the region of the semiconductor layer excluding the ion implantation layer and the ion implantation layer.
[0021]
An upper metal electrode formed on the Schottky electrode and in contact with the Schottky electrode may be further provided.
[0022]
In that case, since the upper metal electrode covers at least a part of the insulator layer, the concentration of the electric field on the Schottky barrier is reduced, so that a slight leakage current of the guard ring is suppressed. Can do.
[0023]
Since the Schottky electrode is not in contact with the ion-implanted layer, the leakage current suppressing function can be remarkably exhibited.
[0024]
Since the Schottky electrode is heat-treated, formation of a Schottky barrier can be ensured.
[0025]
In the case where a substrate made of silicon carbide is further provided, the semiconductor layer is preferably epitaxially grown on the substrate.
[0026]
In the case where a substrate made of Si is further provided, the semiconductor layer is preferably epitaxially grown on the substrate.
[0027]
The semiconductor device preferably functions as a Schottky diode.
[0028]
A first method for manufacturing a semiconductor device of the present invention is a manufacturing process of a semiconductor device having a Schottky electrode in contact with a semiconductor layer made of silicon carbide, in which impurity ions serving as a dopant are implanted into the semiconductor layer, A step (a) of forming an ion implantation layer and a step (b) of forming an insulator layer on at least a part of the ion implantation layer, wherein the step (b) Performed at temperature.
[0029]
Since this method does not require high-temperature treatment, the surface of the semiconductor layer is prevented from being roughened, and the process can be simplified and the throughput can be improved.
[0030]
Before the step (b), it is possible to ensure the cleanliness of the surface of the semiconductor layer by further including a step of forming a protective film covering at least a region excluding the ion implantation layer in the semiconductor layer.
[0031]
The step of forming the protective film is preferably performed before the step (a), and the protective film is preferably a mask for ion implantation in the step (a).
[0032]
In the step (b), the insulator layer is formed in a high-temperature atmosphere containing oxygen, so that the ion implantation layer can be activated in the step (b).
[0033]
In the step (b), the insulator layer can be formed by a deposition method.
[0034]
A second method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device having a Schottky electrode in contact with a semiconductor layer made of silicon carbide, the step of forming an ion implantation mask on the semiconductor layer ( a) a step (b) of implanting impurity ions as dopants into the semiconductor layer from above the ion implantation mask to form an ion implantation layer; and an insulator layer on the ion implantation layer. Forming step (c), forming a resist film having an opening in a region where a Schottky electrode is to be formed on the insulator layer, and using the resist film as a mask Removing the ion implantation mask by reactive etching and forming an opening larger than the opening of the resist film in the insulator layer; and from above the resist film After depositing the Shokumaku, by removing the resist film, and a step (f) to leave a Schottky electrode having a predetermined gap between the insulator layer.
[0035]
By this method, it becomes easy to form an insulator layer and a Schottky electrode that are opposed to each other with a gap therebetween by cell alignment.
[0036]
It is preferable to further include a step of performing a heat treatment at a temperature of 1200 ° C. or lower after the step (b) and before the step (d).
[0037]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
FIG. 1 is a cross-sectional view of the semiconductor device (Schottky diode) in the first embodiment. As shown in FIG. 1, the Schottky diode 10 of this embodiment includes a semiconductor substrate 11 made of n-type 4H—SiC, an n-type 4H—SiC layer 12 epitaxially grown on the upper surface of the semiconductor substrate 11, and A Schottky barrier between the ion implantation layer 13 formed by implanting boron into the 4H—SiC layer 12 and the 4H—SiC layer 12 provided on the upper surface side of the substrate and including a part of the ion implantation layer 13. A Schottky electrode 14 made of nickel, titanium, or the like, forming an ohmic electrode 15 made of nickel provided on the back side of the semiconductor substrate 11, and an insulator layer 16 made of a thermal oxide film surrounding the Schottky electrode 14. I have.
[0038]
Also in this embodiment, the ion-implanted layer 13 is necessary for forming a guard ring structure that relaxes electric field concentration, and is in contact with a part of the Schottky electrode 14. The ion implantation layer 13 has a function of relaxing electric field concentration when a high voltage is applied between the electrodes 14 and 15 so that the Schottky electrode 14 is negative and the ohmic electrode 15 is positive.
[0039]
Here, the main feature of the Schottky diode 10 of the present embodiment is that the Schottky electrode 14 and the insulator layer 16 are not in contact with each other.
[0040]
In the present embodiment, since the Schottky electrode 14 and the insulator layer 16 are not in contact with each other and the gap 17 is provided between them in this embodiment, the conventional Schottky diode shown in FIG. 8 or FIG. Altered layers 88, 93, 94 such as 80 or 90 do not occur. Therefore, the occurrence of leakage current can be suppressed by the Schottky diode 10 of the present embodiment.
[0041]
Next, the manufacturing process of the Schottky diode of this embodiment will be described with reference to FIGS.
[0042]
First, before the step shown in FIG. 2 (a), it is made of 4H—SiC having a diameter of 2 inches with the main surface being a surface inclined by 8 ° in the [1 1-2 0] direction from the (0 0 0 1) plane. A semiconductor substrate 11 is prepared. Then, the 4H—SiC layer 12 is epitaxially grown on the semiconductor substrate 11. This epitaxial growth is performed using propane as a carbon source, silane as a silicon source, hydrogen as a carrier gas, and nitrogen as a dopant. The 4H—SiC substrate 11 is n-type and has a resistivity of about 0.02 Ω · cm. The 4H—SiC layer 12 is n-type, and the carrier concentration is about 1 × 10 6. 16 cm -3 The film thickness is about 9 μm. At the end of the epitaxial growth, the surface treatment of the 4H—SiC layer 12 is performed in a high-temperature hydrogen atmosphere.
[0043]
Then, in the step shown in FIG. 2A, a SiON film having a thickness of about 800 nm is formed on the 4H—SiC layer 12. 2 Deposit a film. Next, SiO is performed by a photolithography process. 2 After forming a resist mask on the film, the resist mask is used to make SiO 2 The film was etched with buffered hydrofluoric acid, and a 1 mm diameter SiO 2 serving as an implantation mask was formed on the 4H—SiC layer 12. 2 A mask 21 is formed. Thereafter, the resist mask is removed.
[0044]
Next, in the step shown in FIG. 2 From above the mask 21, boron ions (B + ) Injection. At this time, the ion implantation conditions are, for example, an inclination angle of 0 degree, an implantation energy of 30 keV, and a dose amount of 1 × 10. 15 / Cm 2 The substrate temperature at the time of implantation is 500 ° C. Thereby, as shown in FIG.2 (b), the ion implantation layer 13 is formed. At this time, SiO 2 Boron is also implanted into the mask 21, but SiO 2 2 In the mask 21, boron ions are SiO. 2 It has a thickness that does not pass through the mask and reach the 4H—SiC layer 12 immediately below the mask.
[0045]
Next, in the step shown in FIG. 2 With the mask 21 left, the substrate is introduced into a resistance heating furnace, and in the resistance heating furnace, heat treatment is performed in a nitrogen atmosphere at 1100 ° C. for 90 minutes to activate boron implanted into the ion implantation layer 13.
[0046]
Thereafter, the substrate was subjected to thermal oxidation treatment at 1100 ° C. for 60 minutes in an oxygen atmosphere containing water vapor. As a result, as shown in FIG. 2C, the surface portion of the ion implantation layer 13 is thermally oxidized, and a thermal oxide film 23 having a thickness of about 20 nm is formed on the ion implantation layer 13. At this time, SiO 2 Since there is a mask 21, SiO 2 in the ion implantation layer 13 is used. 2 The surface portion 24 in contact with the mask 21 is hardly affected by thermal oxidation and hardly oxidized.
[0047]
Next, a nickel film (Ni film) having a thickness of 400 nm is deposited on the back surface of the 4H—SiC substrate 11 in the step shown in FIG. The substrate on which the Ni film is deposited is heat-treated at 1000 ° C. for 5 minutes in a nitrogen atmosphere, thereby forming an ohmic electrode 15 made of Ni.
[0048]
Next, in the step shown in FIG. 2E, a photolithography step is performed to form a resist mask Re1 having an opening in a region where a Schottky electrode is to be formed on the thermal oxide film 23. The size of the opening of the resist mask Re1 is, for example, 1.04 mm in diameter, and SiO 2 2 It is made slightly larger than the mask 21.
[0049]
Next, in the step shown in FIG. 2 (f), SiO 2 is etched by wet etching with buffered hydrofluoric acid (BHF). 2 The mask 21 is removed. At that time, the region near the edge of the opening of the resist film Re1 in the thermal oxide film 23 is also subjected to the etching action. Thereby, the thermal oxide film 23 is patterned to form the insulator layer 16 having an opening with a diameter of 1.041 mm, for example. That is, SiO 2 By continuing the wet etching even after the mask 21 is removed, the insulator layer 16 having an opening larger than the opening (about 1.04 mm in diameter) of the resist mask Re1 is formed.
[0050]
Next, in the step shown in FIG. 2G, a Ni film 14x having a thickness of about 200 nm is deposited by electron beam evaporation from above the resist mask Re1. At this time, the Ni film 14x is deposited not only on the resist film Re1 but also on the 4H—SiC layer 12 and the ion implantation layer 13 in the opening of the resist mask Re1.
[0051]
Next, in the step shown in FIG. 2H, only the Ni film on the resist mask Re1 is removed by lift-off of the resist mask Re1, and the 4H-SiC layer 12 including a part of the ion implantation layer 13 is removed. Then, the Schottky electrode 14 is formed. At this time, an interval 17 of 0.5 μm exists between the insulator layer 16 and the Schottky electrode 14, and they are not in contact with each other. Thereafter, the substrate is heat-treated at 400 ° C. for 5 minutes in a nitrogen atmosphere, so that a Schottky barrier can be reliably formed between the Schottky electrode 14 and the 4H—SiC layer 12.
[0052]
Through the above steps, the Schottky diode 10 shown in FIG. 1 is formed.
[0053]
For example, the thermal oxide film 23 is patterned without forming the resist mask Re1 shown in FIG. 2 Simultaneously with the removal of the mask 21, an insulator layer having a large opening is formed, and then a Ni film is deposited and patterned on the substrate to form a Schottky electrode smaller than the opening of the insulator layer. Is also possible. However, in that case, the size of the gap between the Schottky electrode and the thermal oxide film depends on the position due to the positional deviation between the mask for forming the Schottky electrode and the mask for patterning the thermal oxide film. It will vary.
[0054]
On the other hand, as shown in FIG. 2G, the manufacturing process of this embodiment easily forms a gap 17 having a substantially uniform size between the Schottky electrode 14 and the insulator layer 16 by self-alignment. be able to.
[0055]
In addition, SiO 2 By forming the insulator layer 16 made of a thermal oxide film with the mask 21 left, SiO 2 2 The damage layer generated on the surface portion of the ion implantation layer 13 can be removed while maintaining the surface of the 4H—SiC layer 12 directly under the mask 21 clean. Moreover, since the oxidation is promoted by the presence of the damaged layer, a relatively thick thermal oxide film can be formed.
[0056]
-Experimental example-
Here, in order to confirm the effect of the Schottky diode of this embodiment, the following experiment was performed.
[0057]
For comparison, a conventional Schottky diode shown in FIG. 8 was also fabricated. The difference from the Schottky diode shown in FIG. 1 is that the insulator layer is made of SiO by plasma CVD. 2 The use of a layer, and the condition that overetching is not performed during wet etching of the insulator, that is, the insulating layer 86 and the Schottky electrode 84 are in contact with each other while minimizing the etching time. . Hereinafter, the Schottky diode of the present embodiment is referred to as a diode A, and the conventional Schottky diode is referred to as a diode B.
[0058]
When the current-voltage characteristics (IV characteristics) of the diodes A and B were evaluated, there was almost no difference in the forward IV characteristics of the two diodes A and B. However, there was a large difference in the reverse direction IV characteristics between the two. In the diode A, 10% or less of the elements were destroyed when -600 V was applied as a reverse voltage. The cause of the breakdown is not due to the structure of the Schottky diode, but due to a defect in the crystal of the semiconductor substrate 11 or the 4H—SiC layer 12 which is an epitaxial growth layer.
[0059]
On the other hand, the leakage current of the diode B was slightly larger than that of the diode A, and most of them were destroyed when a reverse bias of −500 V or more was applied. The reason why the above difference occurs is considered as follows.
[0060]
In the diode B, since the activation temperature of the ion implantation layer is as low as 1100 ° C., damage due to the ion implantation remains in the ion implantation layer, and the crystal defects are not completely recovered. In this state, if the altered layer 88 as shown in FIG. 8 is in contact with the ion implantation layer 83, the electric field tends to concentrate on that portion, which may cause local leakage current and easily break down. On the other hand, in the diode A, since the insulating layer 16 and the Schottky electrode 14 are not in contact with each other as shown in FIG.
[0061]
However, also in the conventional Schottky diode 80, the ion implantation layer 83 can be sufficiently activated by the heat treatment at a higher temperature, in which case the probability of destruction is reduced. However, even when heat treatment is performed at a higher temperature, the structure without the deteriorated layer as in this embodiment has a smaller leakage current and a lower probability of destruction. In addition, if the surface becomes extremely rough due to the heat treatment at an excessively high temperature, the problem described in the section of the prior art is caused accordingly.
[0062]
-First Modification of Process of First Embodiment-
In the first embodiment, the thermal oxide film is formed after the ion implantation layer 13 is heat-treated at 1100 ° C., but the heat treatment step and the thermal oxidation step may be performed in the same apparatus. For example, as a first modification of the process of the first embodiment, after forming the ion implantation layer 13 as shown in FIG. 2B in the Schottky diode manufacturing process of the first embodiment, The substrate is introduced into a thermal oxidation furnace, an inert gas such as argon or nitrogen is introduced into the thermal oxidation furnace, the temperature is raised to 1100 ° C., and the ion implantation layer 13 is activated by heat treatment that is held for a certain period of time. Alternatively, the ion implantation layer 13 and the thermal oxide film 23 may be formed continuously by replacing the inert gas atmosphere with an oxygen-containing atmosphere and proceeding to the thermal oxidation process as it is. Thereby, the manufacturing process can be shortened.
[0063]
-Second modification of the process of the first embodiment-
In the first modification of the process of the first embodiment, the heat treatment step and the thermal oxidation step of the ion-implanted 4H—SiC layer are performed in the same apparatus, but the heat treatment step and the thermal oxidation step are performed simultaneously. Also good. For example, as a second modification of the process of the first embodiment, as shown in FIG. 2B in the Schottky diode manufacturing process shown in the first modification of the process of the first embodiment. In addition, after the ion implantation layer 13 is formed, the substrate is introduced into a thermal oxidation furnace, and heat treatment is performed as it is in an atmosphere containing oxygen at a desired temperature, whereby the activity of the ion implantation layer 13 by heating in the oxidation atmosphere is performed. The thermal oxidation film 23 may be formed at the same time. Of course, when the heat treatment time is insufficient, for example, the atmosphere containing oxygen may be replaced with an inert gas atmosphere, and the heat treatment time may be added. Thereby, the manufacturing process can be further shortened. However, when the heat treatment step and the thermal oxidation step are performed at the same time, the ion implantation layer 13 may be entirely thermally oxidized due to damage caused by the ion implantation in the ion implantation layer 13. Therefore, it is preferable that the ion implantation layer 13 is not thermally oxidized by increasing the implantation energy during ion implantation or by increasing the implantation depth of the ion implantation layer 13 by multi-stage implantation. .
[0064]
In the method for manufacturing a semiconductor device according to the present embodiment, the heat treatment temperature and thermal oxidation temperature after ion implantation are set to 1100 ° C. However, if a general-purpose resistance heating furnace, lamp annealing apparatus, or thermal oxidation furnace can be used, other In this sense, the heat treatment temperature and the thermal oxidation treatment temperature after ion implantation are desirably 1200 ° C. or lower.
-First and second modified examples of the structure of the first embodiment-
3A and 3B are cross-sectional views of the semiconductor device in the first and second modifications of the structure of the first embodiment.
[0065]
As shown in FIGS. 3A and 3B, in the first and second modifications, an upper metal electrode 31 is provided on the Schottky electrode 14. Since other elements in the Schottky diodes 30a and 30b of these modified examples are the same as those of the Schottky diode 10 of the first embodiment, the same reference numerals as those in FIG.
[0066]
As shown in FIG. 3A, in the Schottky diode 30a of the first modified example of the structure, the Schottky electrode 14 has a non-ion-implanted region of the 4H—SiC layer 12 as in the first embodiment. An upper metal electrode 31 is formed so as to straddle the ion implantation layer 13 and cover the Schottky electrode 14. Since other elements in the Schottky diode 30a of this modification are the same as those of the Schottky diode 10 of the first embodiment, the same reference numerals as those in FIG. In this modification, the Schottky electrode 14 is in contact with both the ion implantation layer 13 and the non-ion implantation region of the 4H—SiC layer 12, but the insulator layer 16 and the Schottky electrode 14 are not in contact with each other. The upper metal electrode 31 covers at least a part of the insulator layer 16. By previously heat-treating the Schottky electrode 14 at a desired temperature and then forming the upper metal electrode 31, a stable Schottky interface is formed at the interface between the 4H—SiC layer 12 and the Schottky electrode 14. Therefore, no special heat treatment is required after the upper metal electrode 31 is formed. Therefore, even if the upper metal electrode 31 enters the gap 17 between the Schottky electrode 14 and the insulator layer 16, an altered layer is hardly formed between the insulator layer 16 and the upper metal electrode 31.
[0067]
Further, since it is necessary to form a Schottky barrier between the 4H-SiC layer 12 and the type of metal material constituting the Schottky electrode 14 is limited to some extent, the metal material constituting the upper metal electrode 31 is limited. Since the type of is not particularly limited, a material that hardly forms a deteriorated layer with respect to the insulator layer 16 can be easily selected.
[0068]
In the first modification shown in FIG. 3A, the area of the contact portion 32 between the Schottky electrode 14 and the ion implantation layer 13 is preferably small. This is because a slight leakage current may be observed from the contact portion 32 when the heat treatment temperature of the ion implanted layer 13 is low. On the other hand, the area of the contact portion 33 between the upper metal electrode 31 and the insulator layer 16 is preferably large to some extent. Since the upper metal electrode 31 covers a part of the insulator layer 16, the contact portion 33 between the upper metal electrode 31 and the insulator layer 16 acts so as to alleviate electric field concentration. In addition, the presence of the insulator layer 16 makes it possible to further reduce the slight leakage current of the guard ring portion.
[0069]
In the Schottky diode 30b according to the second modification of the structure shown in FIG. 3B, the Schottky electrode 14 is in contact with only the non-ion implantation region of the 4H-SiC layer 12, and is in contact with the ion implantation layer 13. It is not configured. In the second modification, it is possible to more effectively reduce the leakage current.
[0070]
(Second Embodiment)
FIG. 4 is a cross-sectional view of the semiconductor device (Schottky diode) in the second embodiment. As shown in FIG. 4, the Schottky diode 40 according to the present embodiment includes an SiO layer formed by a thermal CVD method instead of the insulator layer 16 made of a thermal oxide film according to the first embodiment. 2 An insulator layer 41 made of a film is provided. Since the other elements in the Schottky diode 40 of the present embodiment are the same as those of the Schottky diode 10 of the first embodiment, the same reference numerals as those in FIG.
[0071]
Also in this embodiment, the Schottky electrode 14 and the insulator layer 41 are not in contact with each other, and the gap 17 is provided between them, so that the conventional Schottky diode 80 or 90 shown in FIG. The altered layers 88, 93, and 94 are not generated. Therefore, the occurrence of leakage current can be suppressed by the Schottky diode 40 of the present embodiment.
[0072]
Next, the manufacturing process of the Schottky diode of this embodiment will be described with reference to FIGS.
[0073]
Since the processing in the steps shown in FIGS. 5A and 5B is the same as the processing shown in FIGS. 2A and 2B shown in the first embodiment, description thereof will be omitted.
[0074]
In the present embodiment, in the step shown in FIG. 2 With the mask 21 left, the substrate is introduced into a resistance heating furnace, and in the resistance heating furnace, heat treatment is performed in a nitrogen atmosphere at 1100 ° C. for 90 minutes to activate boron implanted into the ion implantation layer 13.
[0075]
Then, using a CVD apparatus, as shown in FIG. 5C, the ion implantation layer 13 and SiO 2 are formed by thermal CVD. 2 About 200 nm thick SiO 2 on the mask 21 2 A film 51 is deposited. During thermal CVD, silane gas and dinitrogen monoxide are used to maintain the substrate temperature at about 850 ° C.
[0076]
Next, a nickel film (Ni film) having a thickness of 400 nm was deposited on the back surface of the 4H—SiC substrate 11 in the step shown in FIG. The substrate on which the Ni film is deposited is heat-treated at 1000 ° C. for 5 minutes in a nitrogen atmosphere, thereby forming an ohmic electrode 15 made of Ni.
[0077]
Thereafter, in the step shown in FIG. 5E, a lift-off process similar to the steps shown in FIGS. 2E to 2H is performed, and the non-ion-implanted region and the ion-implanted layer 13 of the 4H—SiC layer 12 are performed. A Schottky electrode 14 is formed over the two. In addition, SiO 2 The insulating layer 41 is formed by patterning the film 51. At this time, an interval 17 of 2 μm exists between the insulator layer 41 and the Schottky electrode 14, and they are not in contact with each other. Thereafter, the substrate is heat-treated at 400 ° C. for 5 minutes in a nitrogen atmosphere, so that a Schottky barrier is reliably formed between the Schottky electrode 14 and the 4H—SiC layer 12.
[0078]
According to the present embodiment, as in the first embodiment, the gap 17 between the insulator layer 41 and the Schottky electrode 21 by self-alignment can be ensured uniformly.
[0079]
-Experimental example-
Next, an experiment conducted for confirming the effect of the present embodiment will be described. In the following description, the Schottky diode in the second embodiment is abbreviated as diode C.
[0080]
The IV characteristics of the diode C were also evaluated. The forward direction IV characteristics of the diode C were hardly different from those of the diodes A and B. The reverse IV characteristic of the diode C was as excellent as that of the diode A, and 10% or less of the elements were destroyed when -600 V was applied as the reverse voltage. The cause of the breakdown is not due to the structure of the Schottky diode, but due to a crystal in the semiconductor substrate 11 or a defect in the 4H—SiC layer 12.
[0081]
In the diode B, since the activation temperature of the ion implantation layer is as low as 1100 ° C., damage due to the ion implantation remains in the ion implantation layer, and the crystal defects are not completely recovered. In this state, if the altered layer 88 as shown in FIG. 8 is in contact with the ion implantation layer 83, the electric field tends to concentrate on the portion, which may cause a local leakage current and easily break down. On the other hand, in the diode C, since the insulating layer 41 and the Schottky electrode 14 are not in contact with each other as shown in FIG.
[0082]
-First Modification of Process of Second Embodiment-
In the second embodiment, the ion-implanted layer 13 is heat-treated at 1100 ° C. and then the CVD apparatus is used for SiO 2. 2 Although the film was formed, the heat treatment process and SiO 2 The film forming step may be performed in the same apparatus. For example, as a first modification of the process of the second embodiment, after forming the ion implantation layer 13 as shown in FIG. 5B in the Schottky diode manufacturing process of the second embodiment, The substrate is introduced into a CVD apparatus, an inert gas such as argon or nitrogen is introduced into the CVD apparatus, the temperature is raised to 1100 ° C., and the ion-implanted layer 13 is activated by a heat treatment that is maintained for a certain period of time. Replace the active gas atmosphere with a reactive gas atmosphere containing silane or dinitrogen monoxide, and leave it as it is. 2 By moving to the film formation process, the formation of the ion implantation layer 13 and the SiO 2 2 The formation of the film 51 may be performed continuously. Thereby, the manufacturing process can be shortened.
[0083]
-Second modification of the process of the second embodiment-
In the first modification of the manufacturing process of the second embodiment, the heat treatment process of the ion-implanted 4H—SiC layer and the SiO 2 2 The film formation process was performed in the same apparatus, but the heat treatment process and SiO 2 You may perform a film formation process simultaneously. For example, as a second modification of the second embodiment, in the manufacturing process of the Schottky diode shown in the first modification of the process of the second embodiment, as shown in FIG. After forming the ion-implanted layer 13, the substrate is introduced into a CVD apparatus, and the SiO 2 is kept at a desired temperature in an atmosphere containing a reactive gas. 2 By depositing the film, SiO 2 Activation of ion-implanted layer 13 by heating for film formation and SiO 2 The formation of the film 51 may be performed simultaneously. Thereby, the manufacturing process can be further shortened. Of course, if the heat treatment time is insufficient, for example, the reaction gas atmosphere may be replaced with an inert gas atmosphere, and further heat treatment time may be added. If the heat treatment temperature is too low, the heat treatment time is further increased to a desired temperature. Heat treatment may be performed.
[0084]
In the method for manufacturing a semiconductor device according to the present embodiment, the heat treatment temperature and thermal CVD temperature after ion implantation are set to 1100 ° C. and 850 ° C. However, if a general-purpose resistance heating furnace or lamp annealing device can be used, other special processes are possible. In this sense, the heat treatment temperature after ion implantation and SiO 2 The film formation temperature is desirably 1200 ° C. or lower.
[0085]
In the first and second modifications of the second embodiment and process, the insulator layer is made of SiO. 2 Although formed from a film, an insulator layer made of another insulating material may be formed.
[0086]
Further, in the second embodiment, SiO constituting the insulator layer. 2 Although the film 51 is formed by a thermal CVD method, a plasma CVD method, a sputtering method, or other deposition methods may be used.
[0087]
-First and second modifications of the structure of the second embodiment-
6A and 6B are cross-sectional views of the semiconductor device according to the first and second modifications of the structure of the second embodiment.
[0088]
As shown in FIGS. 6A and 6B, in the first and second modifications, an upper metal electrode 61 is provided on the Schottky electrode 14. Since other elements in the Schottky diodes 60a and 60b of these modified examples are the same as those of the Schottky diode 40 of the second embodiment, the same reference numerals as those in FIG.
[0089]
As shown in FIG. 6A, in the Schottky diode 60a of the first modified example of the structure, the Schottky electrode 14 includes the 4H—SiC layer 12, the ion implantation layer 13, and the like, as in the second embodiment. The upper metal electrode 61 is formed so as to cover the Schottky electrode 14. In this modification, the Schottky electrode 14 is in contact with both the ion implantation layer 13 and the non-ion implantation region of the 4H—SiC layer 12, but the insulator layer 41 and the Schottky electrode 14 are not in contact with each other. The upper metal electrode 61 covers at least a part of the insulator layer 41. By previously heat-treating the Schottky electrode 14 at a desired temperature and then forming the upper metal electrode 61, a stable Schottky interface is formed at the interface between the 4H-SiC layer 12 and the Schottky electrode 14. Therefore, no special heat treatment is required after the upper metal electrode 61 is formed. Therefore, even if the upper metal electrode 61 enters the gap 17 between the Schottky electrode 14 and the insulator layer 41, an altered layer is hardly formed between the insulator layer 41 and the upper metal electrode 61.
[0090]
Further, since it is necessary to form a Schottky barrier between the 4H-SiC layer 12 and the type of metal material constituting the Schottky electrode 14 is limited to some extent, the metal material constituting the upper metal electrode 61 is limited. Since the type of is not particularly limited, it is possible to easily select a material that hardly forms a deteriorated layer with respect to the insulator layer 41.
[0091]
In the first modification shown in FIG. 6A, the area of the contact portion 62 between the Schottky electrode 14 and the ion implantation layer 13 is preferably small. This is because a slight leakage current may be observed from the contact portion 62 when the heat treatment temperature of the ion implanted layer 13 is low. On the other hand, the area of the contact portion 63 between the upper metal electrode 61 and the insulator layer 41 is preferably large to some extent. Since the upper metal electrode 61 covers a part of the insulator layer 41, the contact portion 63 between the upper metal electrode 61 and the insulator layer 41 acts so as to alleviate electric field concentration. In addition, the presence of the insulator layer 41 makes it possible to further reduce the slight leakage current of the guard ring portion.
[0092]
In the Schottky diode 60b according to the second modification of the structure shown in FIG. 6B, the Schottky electrode 14 is in contact with the 4H—SiC layer 12 and is not in contact with the ion implantation layer 13. Yes. In the second modification, it is possible to more effectively reduce the leakage current.
[0093]
In the semiconductor device and the manufacturing method thereof described in the first and second embodiments, the non-ion implantation region of the 4H—SiC layer 12 is a surface where the Schottky electrode is in contact with silicon carbide, and dust, impurities, etc. It is necessary to minimize the contamination of Therefore, in the semiconductor device manufacturing process, if the surface of the 4H-SiC layer 12 is covered with a protective layer before forming the Schottky electrode, the protective layer is removed immediately before the Schottky electrode forming step. Therefore, it is possible to remove dust and impurities mixed in the process. Therefore, in the first and second embodiments, in the step of forming the insulator layer, SiO, which is a protective film, is formed on the 4H—SiC layer 12 that is not ion-implanted. 2 Since the mask 21 is provided, the cleanliness of the surface of the 4H—SiC layer 12 can be ensured.
[0094]
In particular, as in the manufacturing steps of the first and second embodiments, the protective film is SiO. 2 Since the mask 21 functions as an ion implantation mask, the process can be simplified.
[0095]
In particular, in the first embodiment, when the thermal oxide film 23 to be the insulator layer 16 is formed, the protective film is formed on the 4H—SiC layer 12 that is not ion-implanted. 2 The presence of the mask can suppress thermal oxidation of the surface portion of the 4H—SiC layer 12 in contact with the Schottky electrode 14. When the surface portion of the 4H—SiC layer 12 that is not ion-implanted is directly thermally oxidized, the thermal oxide film needs to be removed before the Schottky electrode 14 is formed. If there are significant defects such as the end of the micropipe, the defective portion is enlarged by removing the thermal oxide film. This defective portion may further cause a leakage current when a Schottky diode is formed later. Therefore, when the thermal oxide film is formed, the 4H—SiC layer 12 is preferably covered with a protective film.
[0096]
(Third embodiment)
FIG. 7 is a cross-sectional view of the semiconductor device (Schottky diode) in the third embodiment. As shown in FIG. 7, the ion implantation layer 71 of the Schottky diode 70 of the present embodiment has portions formed discretely below the vicinity of the central portion of the Schottky electrode 14. Since the other elements in the Schottky diode 70 of the present embodiment are the same as those of the Schottky diode 10 of the first embodiment, the same reference numerals as those in FIG.
[0097]
Also in this embodiment, since the Schottky electrode 14 and the insulator layer 16 do not contact each other and the gap 17 is provided between them, the conventional Schottky diode 80 or 90 shown in FIG. 8 or FIG. The altered layers 88, 93, and 94 are not generated. Therefore, the occurrence of leakage current can be suppressed by the Schottky diode 70 of the present embodiment.
[0098]
Also in this embodiment, the structure of a modified example in which the upper metal electrode 31 shown in FIGS. 3A and 3B is provided can be employed.
[0099]
(Other embodiments)
In the semiconductor device and the manufacturing method thereof described in the first and second embodiments, the 4H—SiC substrate is used as the semiconductor substrate, but a 6H—SiC substrate, a 15R—SiC substrate, or a Si substrate may be used. . Further, instead of the 4H—SiC layer, a 15R—SiC layer epitaxially grown on the 15R—SiC substrate or a 3C—SiC layer epitaxially grown on the Si substrate may be used as the semiconductor layer. Of course, other combinations may be used, and a laminated structure of two or more layers may be used. For example, a substrate including a SiC layer (semiconductor layer) epitaxially grown on an insulator substrate may be used. That is, the Schottky electrode only needs to be formed on the SiC layer.
[0100]
In the first and second embodiments, if the size of the gap 17 between the insulator layer 16 and the Schottky electrode 14 is about 0.1 μm or less, formation of a deteriorated layer can be reliably prevented. Since it becomes difficult, the thickness is preferably 0.1 μm or more, and more preferably 0.5 μm or more in order to more reliably prevent the formation of the deteriorated layer. On the other hand, in order to perform the lift-off process reliably, the gap 17 is preferably 20 μm or less, and more preferably 10 μm or less. Therefore, the dimension of the gap 17 is preferably in the range of 0.1 μm to 20 μm, and more preferably in the range of 0.5 to 10 μm.
[0101]
In the semiconductor device and the manufacturing method thereof described in the first and second embodiments, Ni is used as a material constituting the ohmic electrode and the Schottky electrode, but any material that can obtain ohmic characteristics and Schottky characteristics, respectively. Any material can be used.
[0102]
In the semiconductor device and the manufacturing method thereof described in the first and second embodiments, an electrode having a stacked structure may be provided as a Schottky electrode or an ohmic electrode instead of a single layer structure. Further, the size of the electrode is not particularly limited.
[0103]
In the semiconductor device and the manufacturing method thereof described in the first and second embodiments, the lift-off method is used as the method for forming the Schottky electrode. However, other methods may be used.
[0104]
Instead of the process conditions and gas types used in the manufacturing steps of the semiconductor device of the first and second embodiments, other conditions and gas types may be employed.
[0105]
In the semiconductor device and the manufacturing method thereof according to the first and second embodiments, boron is used as the ion implantation species. However, since the ion implantation layer only needs to be a high resistance layer, it is not an implantation species other than boron. But of course it does n’t matter.
[0106]
In the manufacturing process in the first and second embodiments, the heat treatment temperature and thermal oxidation treatment temperature after ion implantation are formed at 1200 ° C. or lower, but the insulator layer and the Schottky electrode are not in contact with each other. If it has a structure, it is possible to prevent formation of a deteriorated layer even if heat treatment after ion implantation is performed at a temperature exceeding 1200 ° C. For example, even if heat treatment is performed at a temperature of 1500 ° C. or higher after ion implantation, it is possible to prevent the formation of a deteriorated layer by the structures or manufacturing methods of the first and second embodiments.
[0107]
Furthermore, the semiconductor device of the present invention is not limited to a Schottky diode, and may be another element form such as a transistor as long as it has an electric field concentration relaxation structure by ion implantation.
[0108]
Further, the semiconductor device manufacturing method of the present invention can be applied to semiconductor devices having other configurations. For example, even when a semiconductor device having the conventional configuration shown in FIG. 9 is formed, the semiconductor device does not require high-temperature heat treatment by using the manufacturing methods of the first and second embodiments. The manufacturing process can be simplified and the throughput can be improved, and the leakage current can be reduced.
[0109]
【The invention's effect】
According to the semiconductor device or the manufacturing method thereof of the present invention, it is possible to provide a semiconductor device with a small leakage current and a large withstand voltage, or a manufacturing method thereof.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a Schottky diode according to a first embodiment.
FIGS. 2A to 2H are cross-sectional views illustrating manufacturing steps of the Schottky diode in the first embodiment. FIGS.
FIGS. 3A and 3B are cross-sectional views of a semiconductor device in first and second modifications of the structure of the first embodiment. FIGS.
FIG. 4 is a cross-sectional view of a Schottky diode according to a second embodiment.
FIGS. 5A to 5E are cross-sectional views illustrating manufacturing steps of a Schottky diode in the second embodiment. FIGS.
6A and 6B are cross-sectional views of a semiconductor device in first and second modifications of the structure of the second embodiment.
FIG. 7 is a cross-sectional view of a Schottky diode according to a third embodiment.
FIG. 8 is a cross-sectional view of a general Schottky diode using SiC, which is a first conventional example representative of a switching element.
FIG. 9 is a cross-sectional view of a general Schottky diode using SiC, which is a second conventional example representative of a switching element.
[Explanation of symbols]
10 Schottky diode
11 Semiconductor substrate
12 4H-SiC layer
13 Ion implantation layer
14 Schottky electrode
15 Ohmic electrode
16 Insulator layer
23 Thermal oxide film

Claims (11)

炭化珪素からなる半導体層と、
上記半導体層にイオン注入して形成されたイオン注入層と、
上記半導体層のうち少なくとも上記イオン注入層を除く領域の上に形成されたショットキー電極と、
上記ショットキー電極とは所定の間隙をもって上記イオン注入層の上に形成された絶縁体層と
を備えている半導体装置。
A semiconductor layer made of silicon carbide;
An ion implantation layer formed by ion implantation into the semiconductor layer;
A Schottky electrode formed on a region of the semiconductor layer excluding at least the ion implantation layer;
A semiconductor device comprising the Schottky electrode and an insulator layer formed on the ion implantation layer with a predetermined gap.
請求項1に記載の半導体装置において、
上記ショットキー電極は、上記半導体層のイオン注入層を除く領域と上記イオン注入層とに跨って形成されていることを特徴とする半導体装置。
The semiconductor device according to claim 1,
The Schottky electrode is formed over a region of the semiconductor layer excluding an ion implantation layer and the ion implantation layer.
請求項1又は2に記載の半導体装置において、
上記ショットキー電極上に形成され、上記ショットキー電極に接触している上部金属電極をさらに備えていることを特徴とする半導体装置。
The semiconductor device according to claim 1 or 2,
A semiconductor device, further comprising an upper metal electrode formed on the Schottky electrode and in contact with the Schottky electrode.
請求項3に記載の半導体装置において、
上記上部金属電極は、上記絶縁体層の少なくとも一部を覆っていることを特徴とする半導体装置。
The semiconductor device according to claim 3.
The semiconductor device, wherein the upper metal electrode covers at least a part of the insulator layer.
請求項1に記載の半導体装置において、
上記ショットキー電極は、上記イオン注入層と接触していないことを特徴とする半導体装置。
The semiconductor device according to claim 1 ,
The semiconductor device, wherein the Schottky electrode is not in contact with the ion implantation layer.
請求項1〜5のうちいずれか1つに記載の半導体装置において、
上記ショットキー電極が熱処理されていることを特徴とする半導体装置。
In the semiconductor device according to any one of claims 1 to 5,
A semiconductor device, wherein the Schottky electrode is heat-treated.
請求項1〜5のうちいずれか1つに記載の半導体装置において、
炭化珪素からなる基板をさらに備え、
上記半導体層は上記基板上にエピタキシャル成長されていることを特徴とする半導体装置。
In the semiconductor device according to any one of claims 1 to 5,
Further comprising a substrate made of silicon carbide,
The semiconductor device, wherein the semiconductor layer is epitaxially grown on the substrate.
請求項1〜5のうちいずれか1つに記載の半導体装置において、
Siからなる基板をさらに備え、
上記半導体層は上記基板上にエピタキシャル成長されていることを特徴とする半導体装置。
In the semiconductor device according to any one of claims 1 to 5,
Further comprising a substrate made of Si,
The semiconductor device, wherein the semiconductor layer is epitaxially grown on the substrate.
請求項1〜8のうちいずれか1つに記載の半導体装置において、
上記半導体装置は、ショットキーダイオードとして機能することを特徴とする半導体装置。
In the semiconductor device according to claim 1,
The semiconductor device functions as a Schottky diode.
炭化珪素からなる半導体層に接するショットキー電極を有する半導体装置の製造方法であって、
上記半導体層の上にイオン注入用マスクを形成する工程(a)と、
上記イオン注入マスクの上方から上記半導体層内にドーパントとなる不純物イオンを注入して、イオン注入層を形成する工程(b)と、
上記イオン注入層の上に、絶縁体層を形成する工程(c)と、
上記絶縁体層の上に、ショットキー電極を形成しようとする領域に開口部を有するレジスト膜を形成する工程(d)と、
上記レジスト膜をマスクとする等方性エッチングにより、上記イオン注入用マスクを除去するとともに、上記絶縁体層に上記レジスト膜の開口部よりも大きい開口部を形成する工程(e)と、
上記レジスト膜の上方から金属膜を堆積した後、レジスト膜を除去することにより、上記絶縁体層との間に所定の間隙を有するショットキー電極を残す工程(f)と
を含む半導体装置の製造方法。
A method of manufacturing a semiconductor device having a Schottky electrode in contact with a semiconductor layer made of silicon carbide,
A step (a) of forming an ion implantation mask on the semiconductor layer;
(B) forming an ion implantation layer by implanting impurity ions serving as a dopant into the semiconductor layer from above the ion implantation mask;
A step (c) of forming an insulator layer on the ion implantation layer;
A step (d) of forming a resist film having an opening in a region where a Schottky electrode is to be formed on the insulator layer;
A step (e) of removing the ion implantation mask by isotropic etching using the resist film as a mask and forming an opening larger than the opening of the resist film in the insulator layer;
After the metal film is deposited from above the resist film, the resist film is removed to leave a Schottky electrode having a predetermined gap with the insulator layer (f). Method.
請求項1に記載の半導体装置の製造方法において、
上記工程(b)の後で上記工程(d)の前に、1200℃以下の温度で熱処理を行なう工程をさらに含むことを特徴とする半導体装置の製造方法。
The method of manufacturing a semiconductor device according to claim 1 0,
A method of manufacturing a semiconductor device, further comprising a step of performing a heat treatment at a temperature of 1200 ° C. or lower after the step (b) and before the step (d).
JP2002157375A 2001-06-04 2002-05-30 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3856729B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002157375A JP3856729B2 (en) 2001-06-04 2002-05-30 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001167970 2001-06-04
JP2001-167970 2001-06-04
JP2002157375A JP3856729B2 (en) 2001-06-04 2002-05-30 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2003060193A JP2003060193A (en) 2003-02-28
JP3856729B2 true JP3856729B2 (en) 2006-12-13

Family

ID=26616274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002157375A Expired - Fee Related JP3856729B2 (en) 2001-06-04 2002-05-30 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3856729B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4506100B2 (en) * 2003-05-09 2010-07-21 三菱電機株式会社 Method for manufacturing silicon carbide Schottky barrier diode
CN100583439C (en) * 2004-03-19 2010-01-20 仙童半导体公司 Method and device with durable contact on silicon carbide
JP4942134B2 (en) * 2005-05-20 2012-05-30 日産自動車株式会社 Method for manufacturing silicon carbide semiconductor device
WO2008140022A1 (en) * 2007-05-08 2008-11-20 Tokyo Electron Limited Heat treatment method for compound semiconductor and apparatus therefor
JP2009094392A (en) 2007-10-11 2009-04-30 Mitsubishi Electric Corp Method for manufacturing silicon carbide semiconductor device
JP2010068008A (en) * 2009-12-24 2010-03-25 Mitsubishi Electric Corp Method of manufacturing silicon carbide schottky barrier diode
JP5455973B2 (en) 2011-05-27 2014-03-26 三菱電機株式会社 Method for manufacturing silicon carbide semiconductor device
JP6014321B2 (en) * 2011-12-01 2016-10-25 昭和電工株式会社 Silicon carbide semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2003060193A (en) 2003-02-28

Similar Documents

Publication Publication Date Title
EP1878056B1 (en) Bipolar semiconductor device and manufacturing method thereof
JP6477106B2 (en) Semiconductor device
JP2005229105A (en) Semiconductor element and its manufacturing method
US20080108190A1 (en) SiC MOSFETs and self-aligned fabrication methods thereof
US6900483B2 (en) Semiconductor device and method for manufacturing the same
US7867882B2 (en) Method of manufacturing silicon carbide semiconductor device
EP2325872A1 (en) Bipolar semiconductor device and method for manufacturing same
JP2005260267A (en) Method for manufacturing silicon carbide semiconductor element
JP2002134760A (en) Silicon carbide schottky diode and manufacturing method therefor
JP3856729B2 (en) Semiconductor device and manufacturing method thereof
JP4532853B2 (en) Semiconductor device
JP4091931B2 (en) SiC semiconductor device and method of manufacturing SiC semiconductor device
JP2008004726A (en) Semiconductor device and manufacturing method therefor
WO2010073455A1 (en) Method for manufacturing silicon carbide semiconductor element
JP5469068B2 (en) Bipolar silicon carbide semiconductor device and manufacturing method thereof
JP5470254B2 (en) Junction type semiconductor device and manufacturing method thereof
JP3635956B2 (en) Method for manufacturing silicon carbide Schottky barrier diode
JP2005026408A (en) Semiconductor element and its fabricating process
JP2004022796A (en) Silicon carbide semiconductor element and its manufacturing process
JP2002280573A (en) Silicon carbide semiconductor element and manufacturing method therefor
JP5514726B2 (en) Junction type semiconductor device and manufacturing method thereof
EP4246554A1 (en) Forming an electronic device, such as a jbs or mps diode, based on 3c-sic, and 3c-sic electronic device
JP2003174175A (en) Semiconductor device and its manufacturing method
JP5638739B2 (en) Manufacturing method of semiconductor device
JP2004289041A (en) Silicon carbide semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060912

R150 Certificate of patent or registration of utility model

Ref document number: 3856729

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees