JP6206257B2 - 給電装置 - Google Patents

Description

本発明は、入力端子に入力された電力を蓄え、蓄えた電力を出力端子から出力することによって給電を行う給電装置に関する。

現在、車両では、ＥＣＵ（Electronic Control Unit）、エンジンを始動させるためのスタータ、及び、ドアのロック／アンロックを行うドアロックモータ等の複数の負荷がバッテリから給電されている。

バッテリが複数の負荷に給電する電源システムにおいて、例えば、車両がアイドリングストップを行った後にエンジンを再始動させる場合、バッテリはスタータを作動させるために多量の電流をスタータに供給しなければならない。このとき、バッテリの内部抵抗に多量の電流が流れるため、内部抵抗における電圧降下が大きくなり、バッテリの出力電圧が低下し、スタータを除く他の負荷に印加される電圧が低下する。これにより、スタータを除く他の負荷が停止する虞がある。

また、例えば、車両の衝突事故によって、バッテリと複数の負荷との接続が外れた場合、バッテリから複数の負荷への給電が停止し、複数の負荷が動作しなくなる虞がある。動作が停止した負荷がドアロックモータであった場合、乗員は、衝突事故が発生した後、ドアをアンロックすることができず、車両内に閉じ込められる可能性がある。

バッテリの出力電圧が低下した場合、又は、バッテリ及び負荷間の接続が外れた場合であっても負荷を動作させるためには、バッテリの電力を蓄える蓄電回路を備え、蓄電回路が蓄えた電力を負荷に供給する給電装置（例えば、特許文献１を参照）を車両に搭載する必要がある。

特許文献１に記載の給電装置では、バッテリの出力電圧が一定の電圧未満となった場合、蓄電回路が蓄えた電力を負荷に供給する。これにより、負荷への給電が遮断されることを防止している。

特開２００８−１７２９０８号公報

特許文献１に記載しているような従来の給電装置において、蓄電回路から負荷へ給電している間に、例えば、給電装置及び負荷間を接続する導線が導体に接触して、蓄電回路から多量の電流が流れ続けた場合、導線の温度が上昇して導線が発火する虞がある。ここで導体は例えば車両のボディである。

蓄電回路から多量の電流が流れた場合、蓄電回路の内部抵抗における電圧降下が大きくなるため、蓄電回路の出力電圧が大きく低下する。
蓄電回路が蓄えた電力を負荷に供給している状態で蓄電回路から多量の電流が流れ続けることを防止する給電装置として、蓄電回路の出力電圧が一定電圧未満である場合に、蓄電回路から負荷への給電を停止する給電装置が考えられる。

しかしながら、このような給電装置は、蓄電回路から負荷への給電を停止した場合、蓄電回路から電流が流れず、内部抵抗で電圧降下が発生しないため、即時に、蓄電回路の出力電圧が一定電圧以上となる。従って、蓄電回路の出力電圧が一定電圧未満である場合に給電を停止する給電装置であっても、蓄電回路の出力電圧が一定電圧以上になった場合に給電を再開し、給電の停止及び再開を繰り返す可能性がある。給電の停止及び再開が繰り返された場合、蓄電回路から多量の電流が流れ続け、導線の発火を防止することができないという問題がある。

本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、蓄電回路から多量の電流が流れ続けることを防止することができる給電装置を提供することにある。

本発明に係る給電装置は、入力端子から入力された電力を蓄える蓄電回路を備え、該蓄電回路に蓄えられた電力を、スイッチを介して出力端子から出力することによって給電を行う給電装置において、前記蓄電回路の出力電圧を所定電圧に変圧し、変圧した電圧を、前記スイッチを介して前記出力端子から出力する変圧回路と、前記出力電圧が第１閾値以上である状態で、前記スイッチの前記変圧回路側の一端における印加電圧が前記所定電圧未満の第２閾値以上である場合に前記スイッチをオンにするオン回路と、前記蓄電回路の出力電圧が前記第１閾値未満となった場合、前記印加電圧の高さに拘らず、前記スイッチをオフにするオフ回路と、該オフ回路が前記スイッチをオフにした後、前記印加電圧が前記所定電圧未満の第３閾値未満となるまで前記スイッチのオフを維持する維持回路とを備えることを特徴とする。

本発明にあっては、例えばバッテリが入力端子に接続され、蓄電回路は入力端子から入力された電力を蓄える。変圧回路は蓄電回路の出力電圧を所定電圧に変圧し、変圧した電圧をスイッチに向けて出力する。このとき、出力電圧が第１閾値以上となるまで電力が蓄電回路に蓄えられていれば、スイッチの変圧回路側の一端に印加されている印加電圧が所定電圧未満の第２閾値以上であるので、オン回路はスイッチをオンにする。変圧回路は所定電圧を、スイッチを介して出力端子から負荷に出力する。蓄電回路に蓄えられた電力は、スイッチを介して出力端子から出力され、負荷に給電する。

スイッチがオンである状態で、例えば、スイッチ及び負荷間を接続する導線が導体に接触したことによって蓄電回路から多量の電流が流れて蓄電回路の出力電圧が第１閾値未満となった場合、オフ回路は印加電圧の高さに拘らず、スイッチをオフする。

オフ回路がスイッチをオフにした後、維持回路は、例えば、変圧を停止するために変圧回路が、スイッチに向けて出力する電圧を徐々に低下させて印加電圧が所定電圧未満の第３閾値未満となるまで、スイッチのオフを維持する。このため、蓄電回路から多量の電流が流れ続けることが防止され、スイッチ及び負荷間に接続される導線が発火することはない。印加電圧が第３閾値未満となった後、蓄電回路の出力電圧が第１閾値以上である状態で、例えば変圧回路が変圧を再開して印加電圧が第２閾値以上となった場合にスイッチは再びオンとなる。

本発明に係る給電装置は、入力端子から入力された電力を蓄える蓄電回路を備え、該蓄電回路に蓄えられた電力を、スイッチを介して出力端子から出力することによって給電を行う給電装置において、前記蓄電回路の出力電圧を所定電圧に変圧し、変圧した電圧を、前記スイッチを介して前記出力端子から出力する変圧回路と、前記スイッチに流れる電流を検出する電流検出手段と、該電流検出手段が所定電流未満の電流を検出している状態で、前記スイッチの前記変圧回路側の一端における印加電圧が前記所定電圧未満の第１閾値電圧以上である場合に前記スイッチをオンにするオン回路と、前記電流検出手段が検出した電流が前記所定電流以上である場合に、前記印加電圧の高さに拘らず、前記スイッチをオフにするオフ手段と、該オフ手段が前記スイッチをオフにした後、前記印加電圧が前記所定電圧未満の第２閾値電圧未満となるまで前記スイッチのオフを維持する維持手段とを備えることを特徴とする。

本発明にあっては、例えばバッテリが入力端子に接続され、蓄電回路は入力端子から入力された電力を蓄える。変圧回路は蓄電回路の出力電圧を所定電圧に変圧し、変圧した電圧をスイッチに向けて出力する。スイッチに流れる電流を検出する。所定電流未満の電流を検出しているのであれば、スイッチの変圧回路側の一端に印加されている印加電圧が所定電圧未満の第１閾値電圧以上であるので、オン回路はスイッチをオンにする。変圧回路は所定電圧を、スイッチを介して出力端子から負荷に出力する。蓄電回路に蓄えられた電力は、スイッチを介して出力端子から出力され、負荷に給電する。

スイッチがオンである状態で、例えば、スイッチ及び負荷間を接続する導線が導体に接触したことによって蓄電回路から多量の電流が流れた場合、変圧回路を介してスイッチに多量の電流が流れて、所定電流以上の電流を検出する。このとき、印加電圧の高さに拘らず、スイッチをオフにする。

スイッチをオフにした後、例えば、変圧を停止するために変圧回路が、スイッチに向けて出力する電圧を徐々に低下させて印加電圧が所定電圧未満の第２閾値電圧未満となるまでスイッチのオフが維持される。このため、蓄電回路から多量の電流が流れ続けることが防止され、スイッチ及び負荷間に接続される導線が発火することはない。印加電圧が第２閾値電圧未満となった後、所定電流未満の電流を検出している状態で印加電圧が第１閾値電圧以上となった場合にスイッチは再びオンとなる。

本発明に係る給電装置は、電圧が印加される第２の入力端子を備え、前記スイッチがオンである場合、前記第２の入力端子に印加された電圧及び前記変圧回路が変圧した電圧の内、高い方の電圧が前記出力端子から出力されるように構成してあることを特徴とする。

本発明にあっては、例えば、入力端子と第２の入力端子とがバッテリに接続され、出力端子が負荷に接続される。スイッチがオンである場合において、第２の入力端子に印加されたバッテリの出力電圧が、変圧回路によって変圧された電圧以上であるとき、バッテリの電力が消費される。そして、バッテリの出力電圧が変圧回路によって変圧された電圧未満に低下したとき、変圧回路によって変圧された電圧が負荷に印加され、蓄電回路の電力が消費される。

本発明に係る給電装置は、抵抗値が前記スイッチの温度の高／低に応じて大／小となる抵抗体を備え、前記蓄電回路が蓄えられた電力は、前記抵抗体及びスイッチを介して前記出力端子から出力されるように構成してあることを特徴とする。

本発明にあっては、蓄電回路が蓄えた電力は抵抗体及びスイッチを介して出力端子から出力され、負荷に供給される。そして、抵抗体の抵抗値は、スイッチの温度の高／低に応じて大／小となる。スイッチが例えば半導体スイッチである場合において、蓄電回路から多量の電流が流れたとき、スイッチのオン抵抗によって多量の熱がスイッチから発生し、スイッチの温度が上昇する。このとき、抵抗体の抵抗値が上昇するため、蓄電回路から流れる電流の量が抑制される。

本発明に係る給電装置は、前記入力端子から前記蓄電回路への充電を制御する充電回路を備え、前記蓄電回路は、少なくとも１つのコンデンサを有する回路であり、前記充電回路は、前記蓄電回路の出力電圧を第２の所定電圧に維持するように構成してあることを特徴とする。

本発明にあっては、蓄電回路は、少なくとも１つのコンデンサを有する回路であり、充電回路は、入力端子から蓄電回路への充電を制御して、蓄電回路の出力電圧を第２の所定電圧に維持する。このため、蓄電回路への過充電が防止される。

本発明によれば、蓄電回路から多量の電流が流れ続けことを防止することができる。

実施の形態１における電源システムの要部構成を示す回路図である。 ラッチ回路の要部構成を示す回路図である。 ラッチ回路の動作を説明するためのタイミングチャートである。 実施の形態２における電源システムの要部構成を示す回路図である。 実施の形態３における電源システムの要部構成を示す回路図である。 ＩＰＤの動作を説明するためのタイミングチャートである。

以下、本発明をその実施の形態を示す図面に基づいて詳述する。
（実施の形態１）
図１は実施の形態１における電源システムの要部構成を示す回路図である。この電源システム１は好適に車両に搭載され、バッテリ１０、スタータ１１、イグニッションスイッチ（以下ではＩＧスイッチと記載する）１２、給電装置１３、負荷１４及びヒューズＦ１，Ｆ２を備える。給電装置１３は入力端子Ｔ１，Ｔ２及び出力端子Ｔ３を有する。

バッテリ１０の正極は、スタータ１１、ヒューズＦ１及びＩＧスイッチ１２夫々の一端に接続されている。バッテリ１０の負極及びスタータ１１の他端は接地されている。ＩＧスイッチ１２の他端はヒューズＦ２の一端に接続されており、ヒューズＦ１，Ｆ２夫々の他端は給電装置１３の入力端子Ｔ１，Ｔ２に接続されている。給電装置１３の出力端子Ｔ３は負荷１４の一端に接続されている。負荷１４の他端は接地されている。

バッテリ１０は例えば鉛蓄電池であり、バッテリ１０の出力電圧はヒューズＦ１を介して入力端子Ｔ１に印加される。また、ＩＧスイッチ１２がオンである場合、バッテリ１０の出力電圧は、ＩＧスイッチ１２及びヒューズＦ２を介して、入力端子Ｔ２に印加される。ＩＧスイッチ１２がオフである場合、バッテリ１０の出力電圧が入力端子Ｔ２に印加されることはない。更に、バッテリ１０はスタータ１１に給電する。

ＩＧスイッチ１２は、電源システム１が搭載された車両の図示しないエンジンを作動する場合にオンにされ、エンジンを停止する場合にオフにされる。
スタータ１１は、エンジンを始動するためのモータであり、バッテリ１０から供給される電力を用いて作動する。

給電装置１３は、バッテリ１０から入力端子Ｔ１，Ｔ２を介して電力を供給され、出力端子Ｔ３から負荷１４に給電する。給電装置１３は、ＩＧスイッチ１２がオンである場合、入力端子Ｔ２から入力される電力を蓄える。そして、バッテリ１０の出力電圧が低下した場合、又は、バッテリ１０と給電装置１３との接続が外れた場合に、給電装置１３は、蓄えた電力を負荷１４に供給する。

負荷１４は給電装置１３から供給される電力によって動作する。負荷１４は、バッテリ１０の出力電圧が低下した場合、又は、バッテリ１０と給電装置１３との接続が外れた場合であっても、動作させる必要がある車載機器、例えば、車両の図示しないドアのロック／アンロックを行うドアロックモータである。

給電装置１３は、入力端子Ｔ１，Ｔ２及び出力端子Ｔ３の他に、充電回路２０、ＤＣＤＣコンバータ２１、ラッチ回路２２、蓄電回路２３、サーミスタ２４、Ｐチャネル型のＦＥＴ（Field Effect Transistor）２５、ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４及び抵抗Ｒ１，Ｒ２を有する。充電回路２０及びラッチ回路２２夫々は第１端、第２端及び第３端を有する。

入力端子Ｔ１はダイオードＤ１のアノードに接続され、ダイオードＤ１のカソードは出力端子Ｔ３に接続されている。入力端子Ｔ２は充電回路２０の第１端に接続され、充電回路２０の第２端は電線Ｗ１の一端に接続され、電線Ｗ１の他端は、ＤＣＤＣコンバータ２１の一端、ラッチ回路２２の第１端及び蓄電回路２３の一端に接続されている。蓄電回路２３の他端と、充電回路２０の第３端とは接地されている。ＤＣＤＣコンバータ２１の他端はダイオードＤ２のアノードに接続され、ダイオードＤ２のカソードはサーミスタ２４の一端と、ラッチ回路２２の第２端とに接続されている。

サーミスタ２４の他端はＦＥＴ２５のソースと抵抗Ｒ１の一端に接続され、ＦＥＴ２５のドレインは出力端子Ｔ３に接続されている。抵抗Ｒ１の他端は、抵抗Ｒ２の一端と、ラッチ回路２２の第３端と、ＦＥＴ２５のゲートとに接続されている。抵抗Ｒ２の他端は接地されている。充電回路２０の第１端、及び、電線Ｗ１の他端夫々は、ダイオードＤ３，Ｄ４夫々のアノードに接続されている。

入力端子Ｔ１にはバッテリ１０の出力電圧が印加され、入力端子Ｔ１に印加されたバッテリ１０の出力電圧はダイオードＤ１を介して出力端子Ｔ３から負荷１４に出力される。入力端子Ｔ１は第２の入力端子として機能する。
蓄電回路２３は、３つのコンデンサＣ１，Ｃ２，Ｃ３が直列に接続した回路である。入力端子Ｔ２から入力された電力は充電回路２０及び電線Ｗ１を介して蓄電回路２３に入力され、蓄電回路２３は入力端子Ｔ２から入力された電力を蓄える。コンデンサＣ１，Ｃ２，Ｃ３夫々は、電気二重層キャパシタ又は電解コンデンサ等である。

充電回路２０は、入力端子Ｔ２から蓄電回路２３への充電を制御する。充電回路２０は、蓄電回路２３の出力電圧が所定電圧未満である場合、入力端子Ｔ２から入力された電圧、即ち、バッテリ１０の出力電圧を、電線Ｗ１を介して蓄電回路２３に印加する。充電回路２０は、蓄電回路２３の出力電圧が所定電圧以上である場合、入力端子Ｔ２及び電線Ｗ１間の接続を遮断し、入力端子Ｔ２から蓄電回路２３への充電を停止する。このように、充電回路２０は蓄電回路２３の出力電圧を所定電圧に維持する。これにより、充電回路２０は蓄電回路２３への過充電を防止する。
充電回路２０には、入力端子Ｔ２に入力された電力がダイオードＤ３を介して供給されるか、又は、蓄電回路２３が蓄えた電力がダイオードＤ４を介して供給される。このように、充電回路２０には、動作用の電源がダイオードＤ３，Ｄ４を介して供給され、電源の供給により、充電回路２０は前述した動作を行う。

ＤＣＤＣコンバータ２１は、変圧回路として機能し、蓄電回路２３の出力電圧を、予め設定されている目標電圧に変圧し、該目標電圧をダイオードＤ２、サーミスタ２４及びＦＥＴ２５を介して出力端子Ｔ３から負荷１４に出力する。これにより、蓄電回路２３に蓄えられた電力はサーミスタ２４及びＦＥＴ２５を介して出力端子Ｔ３から出力し、負荷１４を給電する。

ＤＣＤＣコンバータ２１は、ＩＧスイッチ１２がオンになった場合に、変圧を開始し、ダイオードＤ２に向けて出力する電圧を徐々に高くする。また、ＤＣＤＣコンバータ２１は、ＩＧスイッチ１２がオフになった場合、ダイオードＤ２に向けて出力している電圧を徐々に下げた後、変圧を停止する。

ＦＥＴ２５のソースには、ＤＣＤＣコンバータ２１が変圧した電圧が、ダイオードＤ２及びサーミスタ２４を介して印加される。抵抗Ｒ１，Ｒ２は、ＦＥＴ２５のソースに印加されている印加電圧を分圧し、分圧した電圧をＦＥＴ２５のゲートに印加する。

ＦＥＴ２５は、スイッチとして機能し、ゲート及びソース間の電圧が一定電圧以上である場合にオンとなり、電流をソースからドレインへ流すことが可能となる。ＦＥＴ２５は、ゲート及びソース間の電圧が一定電圧未満である場合にオフとなり、ソースからドレインへ電流は流れない。
なお、ゲート及びソース間の電圧は、ソースの電位がゲートの電位よりも高くなる電圧である。

抵抗Ｒ１，Ｒ２は、ＤＣＤＣコンバータ２１がダイオードＤ２から閾値Ｖｕ以上の電圧を出力している場合、分圧を行うことによって、ゲート及びソース間に一定電圧以上の電圧を印加し、ＦＥＴ２５をオンにする。抵抗Ｒ１，Ｒ２はオン回路として機能する。抵抗Ｒ１，Ｒ２は、ＤＣＤＣコンバータ２１がダイオードＤ２から閾値Ｖｕ未満の電圧を出力している場合、分圧を行うことによって、ゲート及びソース間に一定電圧未満の電圧を印加し、ＦＥＴ２５をオフにする。ＤＣＤＣコンバータ２１が閾値Ｖｕの電圧を、ダイオードＤ２から出力している場合に、ＦＥＴ２５のソースに印加されている印加電圧、具体的には、閾値Ｖｕからサーミスタ２４で降下する電圧を引いた電圧が第２閾値に該当する。

サーミスタ２４はＦＥＴ２５の近傍に配置されている抵抗体である。サーミスタ２４の抵抗値はＦＥＴ２５の温度の高／低に応じて大／小となる。
ＦＥＴ２５がオフであってＦＥＴ２５に電流が流れていない場合、ＦＥＴ２５の温度は低いためサーミスタ２４の抵抗値は低く、更に、サーミスタ２４に流れる電流の量は微量である。このとき、サーミスタ２４の両端における電圧差は略ゼロボルトである。

ラッチ回路２２には、入力端子Ｔ２に入力された電力がダイオードＤ３を介して供給されるか、又は、蓄電回路２３が蓄えた電力がダイオードＤ４を介して供給される。このように、ラッチ回路２２には、動作用の電源がダイオードＤ３，Ｄ４を介して供給され、電源の供給により、ラッチ回路２２は作動する。ラッチ回路２２は、蓄電回路２３の出力電圧が閾値Ｖｔｈ未満となった場合、ＦＥＴ２５のソースにおける印加電圧の高さに拘らず、ＦＥＴ２５のゲート及びソース間の電圧を一定電圧未満にしてＦＥＴ２５をオフにする。閾値Ｖｔｈは前述した所定電圧未満の値であり、第１閾値に該当する。

ラッチ回路２２は、ＦＥＴ２５をオフにした後、ＤＣＤＣコンバータ２１がダイオードＤ２からサーミスタ２４に向けて出力している電圧が閾値Ｖｗ未満となるまでオフを維持する。ラッチ回路２２はオフ回路及び維持回路として機能する。ＤＣＤＣコンバータ２１が閾値Ｖｗの電圧を、ダイオードＤ２から出力している場合に、ＦＥＴ２５のソースに印加されている印加電圧、具体的には、閾値Ｖｗからサーミスタ２４で降下する電圧を引いた電圧が第３閾値に該当する。ただし、前述したように、ＦＥＴ２５がオフである場合、サーミスタ２４の両端間の電圧差は略ゼロボルトである。

給電装置１３について、閾値Ｖｕは目標電圧未満の値に設定されている。このため、蓄電回路２３の出力電圧が閾値Ｖｔｈ以上である状態で、ＤＣＤＣコンバータ２１が蓄電回路２３の出力電圧を目標電圧に変圧した場合、抵抗Ｒ１，Ｒ２はＦＥＴ２５をオンにする。

ＦＥＴ２５がオンである場合、入力端子Ｔ１からダイオードＤ２から出力される電圧と、ＤＣＤＣコンバータ２１がダイオードＤ２、サーミスタ２４及びＦＥＴ２５を介して出力する電圧との内、高い方の電圧が出力端子Ｔ３から負荷１４に出力される。即ち、ＦＥＴ２５がオンである状態で、バッテリ１０の出力電圧が、ＤＣＤＣコンバータ２１によってＦＥＴ２５から出力された電圧以上である場合、バッテリ１０の出力電圧が負荷１４に印加され、バッテリ１０の電力が消費される。また、ＦＥＴ２５がオンである状態で、バッテリ１０の出力電圧が、ＤＣＤＣコンバータ２１によってＦＥＴ２５から出力された電圧未満に低下した場合、ＤＣＤＣコンバータ２１が変圧した電圧がダイオードＤ２、サーミスタ２４及びＦＥＴ２５を介して負荷１４に印加され、蓄電回路２３の電力が消費される。

サーミスタ２４の抵抗値及びＦＥＴ２５のオン抵抗が無視することができる程度に十分に小さく、ダイオードＤ１，Ｄ２の電圧降下を無視することができる場合、ＦＥＴ２５がオンであるとき、入力端子Ｔ１に印加された電圧及びＤＣＤＣコンバータ２１が変圧した電圧の内、高い方の電圧が出力端子Ｔ３から出力される。

図２はラッチ回路２２の要部構成を示す回路図である。ラッチ回路２２は、コンパレータ３０、定電圧源３１、ＰＮＰ型のバイポーラトランジスタ３２、ＮＰＮ型のバイポーラトランジスタ３３、ダイオードＤ５及び抵抗Ｒ３，Ｒ４，・・・，Ｒ８を有する。コンパレータ３０は、電源が入力される電源入力端子、接地端子、プラス端子、マイナス端子及び出力端子を有する。

抵抗Ｒ３の一端は蓄電回路２３の一端に接続され、抵抗Ｒ３の他端は、抵抗Ｒ４の一端に接続されている。抵抗Ｒ４の他端は接地されている。抵抗Ｒ３，Ｒ４間の接続ノードは、コンパレータ３０のプラス端子と、バイポーラトランジスタ３３のコレクタとに接続されている。コンパレータ３０のマイナス端子は定電圧源３１の正極に接続され、定電圧源３１の負極は接地されている。

コンパレータ３０の接地端子は接地されている。コンパレータ３０の出力端子は抵抗Ｒ５の一端に接続され、抵抗Ｒ５の他端は、バイポーラトランジスタ３２のベースと抵抗Ｒ６の一端とに接続されている。バイポーラトランジスタ３２のエミッタは、抵抗Ｒ６の他端と、ダイオードＤ２及びサーミスタ２４間の接続ノードとに接続されている。バイポーラトランジスタ３２のコレクタは、ダイオードＤ５のアノードと抵抗Ｒ７の一端とに接続され、ダイオードＤ５のカソードはＦＥＴ２５のゲートに接続されている。抵抗Ｒ７の他端は、バイポーラトランジスタ３３のベースと抵抗Ｒ８の一端とに接続されている。バイポーラトランジスタ３３のエミッタと抵抗Ｒ８の他端とは接地されている。

コンパレータ３０の電源入力端子には、ダイオードＤ３，Ｄ４のいずれか一方を介して動作用の電源が入力されている。これにより、コンパレータ３０には、入力端子Ｔ２から入力された電力又は蓄電回路２３が蓄えた電力が供給される。コンパレータ３０のマイナス端子には、定電圧源３１から一定の基準電圧が印加されている。基準電圧は正の電圧である。抵抗Ｒ３，Ｒ４は蓄電回路２３の出力電圧を分圧し、抵抗Ｒ３，Ｒ４が分圧した電圧はコンパレータ３０のプラス端子に印加されている。コンパレータ３０は、基準電圧以上の電圧がプラス端子に印加された場合、出力端子と接地端子との接続を遮断し、抵抗Ｒ５の一端を開放状態にする。また、コンパレータ３０は、基準電圧未満の電圧がプラス端子に印加された場合、出力端子と接地端子とを接続し、抵抗Ｒ５の一端を接地させる。

バイポーラトランジスタ３２は、スイッチとして機能し、エミッタの電位を基準としたベースの電圧が一定電圧未満である場合にオンとなり、電流をエミッタからコレクタに流すことが可能となる。バイポーラトランジスタ３２は、エミッタの電位を基準としたベースの電圧が一定電圧以上である場合にオフとなり、エミッタからコレクタに電流は流れない。バイポーラトランジスタ３２について前述した一定電圧は負の電圧である。

バイポーラトランジスタ３３も、スイッチとして機能し、エミッタの電位を基準としたベースの電圧が一定電圧以上である場合にオンとなり、電流をコレクタからエミッタに流すことが可能となる。バイポーラトランジスタ３３は、エミッタの電位を基準としたベースの電圧が一定電圧未満である場合にオフとなり、コレクタからエミッタに電流は流れない。バイポーラトランジスタ３３について前述した一定電圧は正の電圧である。

図３はラッチ回路２２の動作を説明するための説明図である。図３には、蓄電回路２３の出力電圧、ＤＣＤＣコンバータ２１がダイオードＤ２から出力する出力電圧、及び、コンパレータ３０の出力の推移が示されている。図３では、コンパレータ３０が抵抗Ｒ５の一端を開放している状態を「Ｈ」で示し、コンパレータ３０が抵抗Ｒ５の一端を接地端子させている状態を「Ｌ」で示している。図３には、更に、バイポーラトランジスタ３２，３３及びＦＥＴ２５夫々のオン／オフの推移が示されている。

以下では、例えば、スタータ１１の作動によってバッテリ１０の出力電圧が低下したこと、又は、バッテリ１０と入力端子Ｔ１，Ｔ２との接続は外れたことによって、蓄電回路２３が負荷１４に給電している場合におけるラッチ回路２２の動作を説明する。

図３に示すように、蓄電回路２３の出力電圧が充電回路２０によって閾値Ｖｔｈを超えている場合、抵抗Ｒ３，Ｒ４が分圧した電圧、即ち、コンパレータ３０のプラス端子に印加されている電圧は定電圧源３１が出力している基準電圧以上であるため、コンパレータ３０の出力は「Ｈ」であって抵抗Ｒ５の一端は開放されている。これにより、抵抗Ｒ６，Ｒ５には電流が流れず、バイポーラトランジスタ３２のエミッタ及びベース間の電圧はゼロボルトとなる。前述したように、バイポーラトランジスタ３２についての一定電圧は負の電圧であるため、コンパレータ３０の出力が「Ｈ」である場合、エミッタの電位を基準としたベースの電圧は一定電圧以上であり、バイポーラトランジスタ３２はオフである。

また、バイポーラトランジスタ３２がオフである場合、抵抗Ｒ７，Ｒ８にも電流が流れないため、バイポーラトランジスタ３３のエミッタ及びベース間の電圧もゼロボルトである。前述したように、バイポーラトランジスタ３３についての一定電圧は正の電圧であるため、バイポーラトランジスタ３２がオフである場合、エミッタの電位を基準としたベースの電圧は一定電圧未満であり、バイポーラトランジスタ３３もオフである。

バイポーラトランジスタ３２，３３夫々がオフである状態、即ち、蓄電回路２３の出力電圧が閾値Ｖｔｈ以上である状態で、ＤＣＤＣコンバータ２１が閾値Ｖｕ以上の目標電圧を、ダイオードＤ２から出力している場合、抵抗Ｒ１，Ｒ２は前述したようにＦＥＴ２５をオンにする。
以上のように、蓄電回路２３の出力電圧が閾値Ｖｔｈ以上である状態でＤＣＤＣコンバータ２１が目標電圧を、ダイオードＤ２から出力している場合、バイポーラトランジスタ３２，３３夫々はオフであり、ＦＥＴ２５はオンとなっている。これにより、蓄電回路２３に蓄えられた電力はＦＥＴ２５を介して負荷１４に供給されている。
ダイオードＤ５は抵抗Ｒ１から抵抗Ｒ７に向けて電流が流れることを防止している。

ＦＥＴ２５がオンである状態で、例えば、ＦＥＴ２５のドレインに接続されている導線が図示しない導体に接触して、蓄電回路２３から流れる電流の量が上昇した場合、蓄電回路２３の内部抵抗、具体的には、コンデンサＣ１，Ｃ２，Ｃ３夫々の内部抵抗に流れる電流の量が上昇する。このため、蓄電回路２３から流れる電流の量の上昇と共に、内部抵抗での電圧降下の幅が大きくなり、蓄電回路２３の出力電圧が低下する。ここで、導体は例えば車両のボディである。

蓄電回路２３から流れる電流の量が上昇した場合、ＦＥＴ２５に流れる電流の量も上昇するため、ＦＥＴ２５の温度が上昇し、ＦＥＴ２５の温度の上昇と共にサーミスタ２４の抵抗値も上昇する。これにより、蓄電回路２３から流れる電流の量が抑制される。蓄電回路２３の出力電圧の低下速度が遅い。

蓄電回路２３から多量の電流が流れて蓄電回路２３の出力電圧が閾値Ｖｔｈ未満となった場合、コンパレータ３０のプラス端子には、定電圧源３１が出力している基準電圧未満の電圧が抵抗Ｒ３，Ｒ４によって印加されるため、コンパレータの出力は「Ｌ」となって、抵抗Ｒ５の一端が接地される。閾値Ｖｔｈは、ＤＣＤＣコンバータ２１が変圧することが可能な下限電圧以上の電圧である。

このため、抵抗Ｒ５のコンパレータ３０側の一端と抵抗Ｒ６のダイオードＤ２側の一端との間には、閾値Ｖｗ以上の目標電圧が印加され、電流は抵抗Ｒ６，Ｒ５の順に流れる。これにより、抵抗Ｒ５，Ｒ６は目標電圧を分圧し、分圧した電圧をバイポーラトランジスタ３２のエミッタ及びベース間に印加する。このとき、エミッタの電位を基準としたベースの電圧は、前述したバイポーラトランジスタ３２ついての一定電圧未満となるため、バイポーラトランジスタ３２はオンとなる。

そして、バイポーラトランジスタ３２がオンとなった場合、サーミスタ２４のダイオードＤ２側の一端と、ダイオードＤ５のアノードとが同じ電位となる。ＤＣＤＣコンバータ２１がダイオードＤ２から閾値Ｖｕの電圧を出力した場合における抵抗Ｒ１の両端間の電圧は、ダイオードＤ５の順方向電圧よりも十分に高い。このため、バイポーラトランジスタ３２がオンとなった場合、ＦＥＴ２５のゲート及びソース間の電圧がゼロボルト近くまで低下し、前述したＦＥＴ２５についての一定電圧未満となり、ＦＥＴ２５はオフとなる。バイポーラトランジスタ３２がオンであれば、ＦＥＴ２５のソースにおける印加電圧の高さに拘らず、ＦＥＴ２５はオフとなる。

また、バイポーラトランジスタ３２がオンとなった場合、抵抗Ｒ７のバイポーラトランジスタ３２側の一端と、抵抗Ｒ８のバイポーラトランジスタ３３のエミッタ側の一端との間に目標電圧が印加される。これにより、電流は、抵抗Ｒ７，Ｒ８の順に流れ、抵抗Ｒ７，Ｒ８は目標電圧を分圧し、分圧した電圧をバイポーラトランジスタ３３のエミッタ及びベース間に印加する。このとき、エミッタの電位を基準としたベースの電位は、前述したバイポーラトランジスタ３３についての一定電圧以上となるため、バイポーラトランジスタ３３はオンとなる。

これにより、コンパレータ３０のプラス端子は接地され、コンパレータ３０のプラス端子における電圧はゼロボルトとなる。ゼロボルトは、定電圧源３１が出力している基準電圧よりも低いため、バイポーラトランジスタ３３がオンである間、コンパレータ３０は「Ｌ」を出力し続ける。

バイポーラトランジスタ３２がオンとなってＦＥＴ２５がオフとなった場合、蓄電回路２３から流れる電流の量が減少して蓄電回路２３の内部抵抗での電圧降下の幅が小さくなるため、蓄電回路２３の出力電圧は閾値Ｖｔｈ以上の電圧に戻る。

しかし、バイポーラトランジスタ３２がオンとなっている場合、バイポーラトランジスタ３３はオンを維持し続ける。このため、蓄電回路２３の出力電圧が閾値Ｖｔｈ以上の所定電圧に戻った場合であっても、バイポーラトランジスタ３２がオフとなるまで、コンパレータ３０のプラス端子は接地し続け、コンパレータ３０は、「Ｌ」を出力し続け、ＦＥＴ２５はオフを維持する。

コンパレータ３０が「Ｌ」を出力し続け、かつ、バイポーラトランジスタ３２，３３夫々がオンに維持されている状態で、ＩＧスイッチ１２がオフとなった場合、バッテリ１０から蓄電回路２３への充電が停止し、ＤＣＤＣコンバータ２１は変圧を停止すべく、ダイオードＤ２に向けて出力している電圧を徐々に低下させる。例えば、電流が蓄電回路２３から抵抗Ｒ３，Ｒ４を流れることによって、蓄電回路２３は放電し、蓄電回路２３の出力電圧も徐々に低下する。ＩＧスイッチ１２がオフになった後、コンパレータ３０は蓄電回路２３からダイオードＤ４を介して電源を供給される。

ＤＣＤＣコンバータ２１がダイオードＤ２から出力している電圧が閾値Ｖｗ未満となった場合、バイポーラトランジスタ３２について、エミッタの電位を基準としたベースの電圧が、前述した一定電圧以上となり、バイポーラトランジスタ３２はオフとなる。これにより、抵抗Ｒ７，Ｒ８に電流が流れないため、前述したように、バイポーラトランジスタ３３のエミッタ及びベース間の電圧がゼロボルトとなって、バイポーラトランジスタ３３はオフとなる。これにより、ＦＥＴ２５のオフの維持が解除される。
閾値Ｖｕは閾値Ｖｗ以上に設定されている。このため、ＤＣＤＣコンバータ２１がダイオードＤ２から出力している電圧が閾値Ｖｗ未満となってＦＥＴ２５のオフが解除された場合、ＦＥＴ２５が即時にオンになることはない。

以上のように構成されたラッチ回路２２は、蓄電回路２３から多量の電流が流れて蓄電回路２３の出力電圧が閾値Ｖｔｈ未満となった場合に、ＦＥＴ２５のソースにおける印加電圧の高さに拘らず、ＦＥＴ２５をオフにする。その後、ラッチ回路２２は、ＤＣＤＣコンバータ２１がダイオードＤ２から出力した電圧が閾値Ｖｗ未満となるまでＦＥＴ２５のオフを維持する。このため、ラッチ回路２２は蓄電回路２３から多量の電流が流れ続けることを防止することができ、ＦＥＴ２５及び負荷１４間に接続されている導線が発火することはない。

ＤＣＤＣコンバータ２１はダイオードＤ２から出力している電圧がゼロボルトとなった場合に動作を停止する。また、放電によって、蓄電回路２３の出力電圧が電圧Ｖｓ未満となった場合、コンパレータ３０は動作を停止する。

蓄電回路２３の出力電圧が閾値Ｖｔｈ未満であってＤＣＤＣコンバータ２１及びコンパレータ３０の動作が停止している状態で、ＩＧスイッチ１２がオンとなった場合、コンパレータ３０はバッテリ１０からダイオードＤ３を介して電源を供給されるので動作を開始する。更に、バッテリ１０からの充電によって蓄電回路２３の出力電圧は徐々に上昇する。

蓄電回路２３の出力電圧が、ＤＣＤＣコンバータ２１によって変圧することが可能な下限電圧以上となった場合、ＤＣＤＣコンバータ２１は変圧を開始し、ダイオードＤ２から出力する電圧が目標電圧となるまで、ＤＣＤＣコンバータ２１の出力電圧を徐々に上昇させる。

蓄電回路２３の出力電圧が閾値Ｖｔｈ以上となった場合、コンパレータ３０は「Ｈ」を出力し、抵抗Ｒ５の一端を開放する。これによって、前述したように、バイポーラトランジスタ３２，３３夫々はオフに維持される。この状態で、ＤＣＤＣコンバータ２１がダイオードＤ２から出力している電圧が閾値Ｖｕ以上となった場合、抵抗Ｒ１，Ｒ２は前述したようにＦＥＴ２５をオンにする。

その後、蓄電回路２３の出力電圧は所定電圧まで上昇して充電回路２０によって所定電圧に維持され、ＤＣＤＣコンバータ２１の出力電圧も目標電圧まで上昇する。そして、蓄電回路２３の出力電圧が閾値Ｖｔｈ未満となるまで、バイポーラトランジスタ３２，３３夫々はオフに維持され、ＦＥＴ２５はオンに維持される。
なお、給電装置１３では、ＩＧスイッチ１２がオンになった後、ＤＣＤＣコンバータ２１がダイオードＤ２に向けて出力している電圧が閾値Ｖｕ未満である間に、蓄電回路２３の出力電圧が閾値Ｖｔｈ以上となるように構成されている。

（実施の形態２）
図４は実施の形態２における電源システムの要部構成を示す回路図である。この電源システム４は、実施の形態１における電源システム１と同様に、好適に車両に搭載されている。電源システム４は、電源システム１と同様に、バッテリ１０、スタータ１１、ＩＧスイッチ１２、負荷１４及びヒューズＦ１，Ｆ２を備える。電源システム４は、給電装置１３の代わりに給電装置４０を備え、給電装置４０は給電装置１３と同様に入力端子Ｔ１，Ｔ２及び出力端子Ｔ３を有する。

電源システム４において、バッテリ１０、スタータ１１、ＩＧスイッチ１２、負荷１４及びヒューズＦ１，Ｆ２は実施の形態１と同様に接続され、給電装置４０は実施の形態１における給電装置１３と同様に接続される。

バッテリ１０、スタータ１１、ＩＧスイッチ１２、負荷１４及びヒューズＦ１，Ｆ２は実施の形態１と同様に作用する。給電装置４０は、給電装置１３と同様に、バッテリ１０から入力端子Ｔ１，Ｔ２を介して電力を供給され、出力端子Ｔ３から負荷１４に給電する。そして、給電装置４０は、給電装置１３と同様に、ＩＧスイッチ１２がオンである場合、入力端子Ｔ２から入力される電力を蓄え、バッテリ１０の出力電圧が低下した場合、又は、自身とバッテリ１０との接続が外れた場合に、蓄えた電力を負荷１４に供給する。

電源システム４は、実施の形態１における電源システム１と比較して、給電装置１３の代わりに給電装置４０を備えている点が異なる。給電装置４０は、実施の形態１における給電装置１３と比較して、蓄電回路２３の出力電圧が、ＤＣＤＣコンバータ２１によって変圧することが可能な下限電圧未満に低下した場合であっても、ダイオードＤ２のカソードにおける電圧を目標電圧に維持する構成を更に有している点が異なる。

以下では、実施の形態２について、実施の形態１と異なる点を説明する。後述する構成を除く他の構成については、実施の形態１と同様であるため、同様の符号を付してその説明を省略する。

給電装置４０は、給電装置１３が有する構成部を全て有し、これらの構成部と電線Ｗ１とは実施の形態１と同様に接続されている。給電装置４０は更にコンデンサＣ４を有し、コンデンサＣ４の一端は、ＤＣＤＣコンバータ２１及びダイオードＤ２のアノード間の接続ノードに接続されており、コンデンサＣ４の他端は接地されている。コンデンサＣ４の両端間には、ＤＣＤＣコンバータ２１が変圧した電圧が印加され、これによりコンデンサＣ４は蓄電する。

給電装置４０がコンデンサＣ４を有することによって、蓄電回路２３の出力電圧が、閾値Ｖｔｈ以上の所定電圧から、ＤＣＤＣコンバータ２１が変圧することが可能な下限電圧未満に低下した場合であっても、ダイオードＤ２のカソードにおける電圧は目標電圧を一定期間維持される。このため、蓄電回路２３の出力電圧が閾値Ｖｔｈ未満となった場合に、抵抗Ｒ５のコンパレータ３０側の一端と抵抗Ｒ６のダイオードＤ２側の一端との間に、閾値Ｖｗ以上の電圧が確実に印加され、バイポーラトランジスタ３２を確実にオンにすることができる。

給電装置４０は、前述したように、給電装置１３が有する構成部を全て有し、これらは実施の形態１と同様に作用する。このため、給電装置４０は実施の形態１における給電装置１３と同様の効果を奏する。

なお、実施の形態１，２において、ＦＥＴ２５，バイポーラトランジスタ３２，３３夫々はスイッチとして機能すればよく、Ｐチャネル型のＦＥＴ、ＰＮＰ型のバイポーラトランジスタ及びＮＰＮ型のバイポーラトランジスタに限定されない。ＦＥＴ２５の代わりに、ＰＮＰ型のバイポーラトランジスタを用いてもよく、バイポーラトランジスタ３２の代わりに、Ｐチャネル型のＦＥＴを用いてもよく、更に、バイポーラトランジスタ３３の代わりにＮチャネル型のＦＥＴを用いてもよい。

また、ＦＥＴ２５をオンする回路は、抵抗Ｒ１，Ｒ２で構成される回路に限定されず、蓄電回路２３の出力電圧が閾値Ｖｔｈ以上である状態で、ＤＣＤＣコンバータ２１がダイオードＤ２から閾値Ｖｕ以上の電圧を出力した場合にＦＥＴ２５をオンにする回路であればよい。更に、ラッチ回路２２は、前述した構成に限定されない。ラッチ回路２２は、例えば、蓄電回路２３の出力電圧が閾値Ｖｔｈ未満となった場合に、ＦＥＴ２５のソースにおける印加電圧の高さに拘らず、ＦＥＴ２５をオフにし、その後、ＤＣＤＣコンバータ２１がダイオードＤ２から出力している電圧が閾値ＶｗとなるまでＦＥＴ２５のオフを維持する回路であればよい。

（実施の形態３）
図５は実施の形態３における電源システムの要部構成を示す回路図である。この電源システム５は、実施の形態１における電源システム１と同様に、好適に車両に搭載されている。電源システム５は、電源システム１と同様に、バッテリ１０、スタータ１１、ＩＧスイッチ１２、負荷１４及びヒューズＦ１，Ｆ２を備える。電源システム５は、給電装置１３の代わりに給電装置５０を備え、給電装置５０は給電装置１３と同様に入力端子Ｔ１，Ｔ２及び出力端子Ｔ３を有する。

電源システム５において、バッテリ１０、スタータ１１、ＩＧスイッチ１２、負荷１４及びヒューズＦ１，Ｆ２は実施の形態１と同様に接続され、給電装置５０は実施の形態１における給電装置１３と同様に接続される。

バッテリ１０、スタータ１１、ＩＧスイッチ１２、負荷１４及びヒューズＦ１，Ｆ２は実施の形態１と同様に作用する。給電装置５０は、給電装置１３と同様に、バッテリ１０から入力端子Ｔ１，Ｔ２を介して電力を供給され、出力端子Ｔ３から負荷１４に給電する。そして、給電装置５０は、給電装置１３と同様に、ＩＧスイッチ１２がオンである場合、入力端子Ｔ２から入力される電力を蓄え、バッテリ１０の出力電圧が低下した場合、又は、自身とバッテリ１０との接続が外れた場合に、蓄えた電力を負荷１４に供給する。

電源システム５は、実施の形態１における給電装置１３と比較して、給電装置１３の代わりに給電装置５０を備えている点が異なる。給電装置５０は、実施の形態１における給電装置１３と比較して、蓄電回路２３の出力電圧ではなく、蓄電回路２３から出力端子Ｔ３へ流れる電流に基づいて、蓄電回路２３から多量の電流が流れることを検知する点が異なる。

以下では、実施の形態３について、実施の形態１と異なる点を説明する。後述する構成を除く他の構成については、実施の形態１と同様であるため、同様の符号を付してその説明を省略する。

給電装置５０は、給電装置１３と同様に、充電回路２０、ＤＣＤＣコンバータ２１、蓄電回路２３、サーミスタ２４、ダイオードＤ１，Ｄ２及び抵抗Ｒ１，Ｒ２を有し、これらの構成部と電線Ｗ１とは実施の形態１と同様に接続されている。

給電装置５０は、更にＩＰＤ（Intelligent Power Device）６０を有する。ＩＰＤ６０は、サーミスタ２４及び抵抗Ｒ１間の接続ノードと、抵抗Ｒ１，Ｒ２間の接続ノードと、出力端子Ｔ３とに各別に接続されている。

充電回路２０及び蓄電回路２３は実施の形態１と同様に作用する。これにより、充電回路２０は、蓄電回路２３の出力電圧を所定電圧に維持し、蓄電回路２３への過充電を防止する。
実施の形態２におけるＤＣＤＣコンバータ２１は、実施の形態１と同様に、変圧回路として機能し、蓄電回路２３の出力電圧を目標電圧に変圧し、目標電圧をダイオードＤ２、サーミスタ２４及びＩＰＤ６０を介して出力端子Ｔ３から負荷１４に出力する。これにより、蓄電回路２３に蓄えられた電力はサーミスタ２４及びＩＰＤ６０を介して出力端子Ｔ３から出力し、負荷１４を給電する。

抵抗Ｒ１，Ｒ２は、ＩＰＤ６０のサーミスタ２４側の一端における印加電圧を分圧し、分圧した電圧をＩＰＤ６０に印加する。
ＩＰＤ６０は、抵抗Ｒ１，Ｒ２が分圧した電圧に応じて、ＤＣＤＣコンバータ２１から出力端子Ｔ３に流れる電流の遮断と、該遮断の解除とを行う。

ＩＰＤ６０は、Ｎチャネル型のＦＥＴ７１、制御回路７２及び電流検出部７３を有する。ＦＥＴ７１について、ドレインはサーミスタ２４及び抵抗Ｒ１間の接続ノードに接続され、ソースは出力端子Ｔ３に接続され、ゲートは制御回路７２に接続されている。制御回路７２は、ＦＥＴ７１のゲートの他に、抵抗Ｒ１，Ｒ２の接続ノードと、電流検出部７３とに接続されている。

ＦＥＴ７１は、スイッチとして機能し、ゲート及びソース間の電圧が一定電圧以上の電圧である場合にオンとなり、電流をドレインからソースに流すことが可能となる。更に、ＦＥＴ７１は、ゲート及びソース間の電圧が一定電圧未満である場合にオフとなり、電流はドレインからソースに流れない。
なお、実施の形態３において、ゲート及びソース間の電圧は、ゲートの電位がソースの電位よりも高くなる電圧である。

制御回路７２には、抵抗Ｒ１，Ｒ２が分圧した電圧が印加される。制御回路７２は、抵抗Ｒ１，Ｒ２によって印加されている電圧が一定電圧以上である場合に、ＦＥＴ７１のゲート及びソース間に一定電圧以上の電圧を印加してＦＥＴ７１をオンにし、抵抗Ｒ１，Ｒ２によって印加されている電圧が一定電圧未満である場合に、ＦＥＴ７１のゲート及びソース間に一定電圧未満の電圧を印加してＦＥＴ７１をオフにする。

ＦＥＴ７１のドレインにおける印加電圧が閾値Ｖａ以上である場合、抵抗Ｒ１，Ｒ２は制御回路７２に一定電圧以上の電圧を印加し、ＦＥＴ７１のドレインにおける印加電圧が閾値Ｖａ未満である場合、抵抗Ｒ１，Ｒ２は制御回路７２に一定電圧未満の電圧を印加する。閾値Ｖａは目標電圧未満である。ＤＣＤＣコンバータ２１がダイオードＤ２から目標電圧を出力した場合、ＦＥＴ７１のドレインにおける印加電圧は閾値Ｖａ以上となる。

電流検出部７３はＦＥＴ７１のドレインからソースに流れる電流を検出し、検出した電流を制御回路７２に通知する。電流検出部７３は電流検出手段として機能する。

制御回路７２は、電流検出部７３が閾値Ｉｔｈ未満の電流を検出している場合において、抵抗Ｒ１，Ｒ２によって一定電圧以上の電圧が印加されたときにＦＥＴ７１をオンにし、抵抗Ｒ１，Ｒ２によって一定電圧以上の電圧が印加されたとき、ＦＥＴ７１をオフにする。従って、抵抗Ｒ１，Ｒ２は、電流検出部７３が閾値Ｉｔｈ未満の電流を検出している状態で、ＦＥＴ７１のドレインにおける印加電圧が閾値Ｖａ以上である場合にＦＥＴ７１をオンにし、ＦＥＴ７１のドレインにおける印加電圧が閾値Ｖａ未満である場合にＦＥＴ７１をオフにする。抵抗Ｒ１，Ｒ２はオン回路として機能し、閾値Ｖａは第１閾値電圧に該当し、閾値Ｉｔｈは所定電流に該当する。

制御回路７２は、電流検出部７３が検出した電流が閾値Ｉｔｈ以上である場合、抵抗Ｒ１，Ｒ２によって印加された電圧、即ち、ＦＥＴ７１のドレインにおける印加電圧の高さに拘らず、ＦＥＴ７１をオフにする。制御回路７２はオフ手段として機能する。

制御回路７２は、電流検出部７３が検出した電流が閾値Ｉｔｈ以上となってＦＥＴ７１をオフにした後、抵抗Ｒ１，Ｒ２が印加する電圧が一定電圧未満となるまで、即ち、ＦＥＴ７１のドレインにおける印加電圧が閾値Ｖａ未満となるまで、ＦＥＴ７１のオフを維持する。ＦＥＴ７１のドレインにおける印加電圧が閾値Ｖａ未満となった後、該印加電圧が閾値Ｖａ以上となった場合に、ＦＥＴ７１を再びオンにする。制御回路７２は維持手段としても機能し、閾値Ｖａは第２閾値電圧にも該当する。

実施の形態３におけるサーミスタ２４はＦＥＴ７１の近傍に配置されている。サーミスタ２４は、抵抗値がＦＥＴ７１の温度の高／低に応じて大／小となる抵抗体である。

給電装置５０では、蓄電回路２３が蓄えられた電力は、ダイオードＤ２、サーミスタ２４及びＦＥＴ７１を介して出力端子Ｔ３から出力される。これにより、負荷１４は給電される。

また、入力端子Ｔ１にはバッテリ１０の出力電圧が印加されている。ＦＥＴ７１がオンである場合、入力端子Ｔ１からダイオードＤ２を介して出力される電圧、及び、ＤＣＤＣコンバータ２１がダイオードＤ２、サーミスタ２４及びＦＥＴ７１を介して出力する電圧の内、高い方の電圧が出力端子Ｔ３から負荷１４に出力される。即ち、ＦＥＴ７１がオンである状態で、バッテリ１０の出力電圧が、ＤＣＤＣコンバータ２１によってＦＥＴ７１から出力された電圧以上である場合、バッテリ１０の出力電圧が負荷１４に印加され、バッテリ１０の電力が消費される。また、ＦＥＴ７１がオンである状態で、バッテリ１０の出力電圧が、ＤＣＤＣコンバータ２１によってＦＥＴ７１から出力された電圧未満に低下した場合、ＤＣＤＣコンバータ２１が変圧した電圧がダイオードＤ２、サーミスタ２４及びＦＥＴ７１を介して負荷１４に印加され、蓄電回路２３の電力が消費される。
サーミスタ２４の抵抗値及びＦＥＴ２５のオン抵抗が無視することができる程度に十分に小さく、ダイオードＤ１，Ｄ２の電圧降下を無視することができる場合、ＦＥＴ２５がオンであるとき、入力端子Ｔ１に印加された電圧及び目標電圧の内、高い方の電圧が出力端子Ｔ３から出力される。

図６はＩＰＤ６０の動作を説明するためのタイミングチャートである。図６には、ＦＥＴ７１に流れる電流、ＦＥＴ７１のドレインにおける印加電圧、及び、ＦＥＴ７１のオン／オフ夫々の推移が示されている。

以下では、例えば、スタータ１１の作動によってバッテリ１０の出力電圧が低下したこと、又は、バッテリ１０と入力端子Ｔ１，Ｔ２との接続が外れたことによって、蓄電回路２３が負荷１４に給電している場合におけるＩＰＤ６０の動作を説明する。

ＦＥＴ７１に流れている電流が閾値Ｉｔｈ未満である状態で、ＤＣＤＣコンバータ２１がダイオードＤ２から目標電圧を出力している場合、ＦＥＴ７１のドレインにおける印加電圧は閾値Ｖａ以上であるので、ＦＥＴ７１は制御回路７２によってオンにされている。

そして、ＦＥＴ７１がオンである状態で、例えば、ＦＥＴ７１のソースに接続されている導線が図示しない導体に接触した場合、蓄電回路２３からＦＥＴ７１を介して流れる電流が上昇する。このとき、ＦＥＴ７１の温度も上昇し、ＦＥＴ７１の温度上昇と共にサーミスタ２４の抵抗値も上昇する。これにより、蓄電回路２３から流れる電流の量が抑制され、ＦＥＴ７１を流れる電流の上昇速度が遅い。

ＦＥＴ７１に流れる電流が閾値Ｉｔｈに到達した場合、電流検出部７３が検出している電流が閾値Ｉｔｈ以上となり、制御回路７２はＦＥＴ７１をオフにする。
蓄電回路２３から流れる電流の量が上昇した場合、前述したように、蓄電回路２３の内部抵抗によって蓄電回路２３の出力電圧は低下するが、ＦＥＴ７１に閾値Ｉｔｈの電流が流れている場合において、蓄電回路２３の出力電圧は、ＤＣＤＣコンバータ２１が変圧することが可能な下限電圧以上である。

ＦＥＴ７１がオンからオフに切替えられたことにより、ＦＥＴ７１に流れる電流は、閾値Ｉｔｈ未満となる。しかし、ＤＣＤＣコンバータ２１は目標電圧を、ダイオードＤ２から出力し続け、ＦＥＴ７１のドレインにおける印加電圧は閾値Ｖａ以上を維持しているため、制御回路７２は、ＦＥＴ７１のドレインにおける印加電圧が閾値Ｖａ未満となるまで、ＦＥＴ７１のオフを維持している。

ＤＣＤＣコンバータ２１がダイオードＤ２から目標電圧を出力し続けてＦＥＴ７１のドレインにおける印加電圧が閾値Ｖａ以上である状態で、ＩＧスイッチ１２がオフとなった場合、ＤＣＤＣコンバータ２１は、変圧を停止すべく、ダイオードＤ２に向けて出力している電圧を徐々に低下させる。これにより、ＦＥＴ７１のドレインにおける印加電圧も徐々に低下する。

そして、ＦＥＴ７１のドレインにおける印加電圧が閾値Ｖａ未満となった場合、制御回路７２は、ＦＥＴ７１のオフの維持を解除する。ＤＣＤＣコンバータ２１は、ダイオードＤ２に向けて出力している電圧がゼロボルトとなって、ＦＥＴ７１のドレインにおける印加電圧がゼロボルトとなった場合に変圧を停止する。

ＩＧスイッチ１２が再びオンとなった場合、ＤＣＤＣコンバータ２１は変圧を再開し、ダイオードＤ２に向けて出力している電圧を徐々に上昇させ、ＦＥＴ７１のドレインにおける印加電圧も徐々に上昇する。ＦＥＴ７１のドレインにおける印加電圧が閾値Ｖａ以上となった場合、ＦＥＴ７１はオンとなり、ＦＥＴ７１に電流が流れ始める。

以上のように、ＩＰＤ６０は、蓄電回路２３から多量の電流が流れて、ＦＥＴ７１に閾値Ｉｔｈ以上の電流が流れた場合、ＦＥＴ７１をオフにし、その後、ＦＥＴ７１のオフを、ＦＥＴ７１のドレインにおける印加電圧が閾値Ｖａ未満となるまで維持する。このため、ＩＰＤ６０は、蓄電回路２３から多量の電流が流れることを防止することができ、ＦＥＴ７１及び負荷１４間に接続されている導線が発火することはない。

なお、実施の形態３において、ＦＥＴ７１をオンする回路を抵抗Ｒ１，Ｒ２で構成しなくてもよく、電流検出部７３が閾値Ｉｔｈ未満の電流を検出している状態で、ＦＥＴ７１のドレインにおける印加電圧が閾値Ｖａ以上である場合にＦＥＴ７１をオンにする回路であればよい。また、ＦＥＴ７１は、スイッチとして機能すればよいため、Ｎチャネル型のＦＥＴに限定されず、ＦＥＴ７１の代わりに、Ｐチャネル型のＦＥＴ又はバイポーラトランジスタを用いてもよい。更に、ＦＥＴ２５のオフを解除するための閾値と、ＦＥＴ２５を再びオンにするための閾値とは異なっていてもよい。

また、実施の形態１〜３において、蓄電回路２３は、コンデンサＣ１，Ｃ２，Ｃ３の直列回路に限定されず、蓄電することが可能な回路であればよい。従って、蓄電回路２３は、少なくとも１つのコンデンサを有する回路であればよい。更には、蓄電回路２３は蓄電池を有する回路であってもよい。また、ラッチ回路２２又はＩＰＤ６０の応答速度が十分に早い場合、サーミスタ２４を給電装置１３，４０，５０内に設けなくてもよい。この場合であっても、蓄電回路２３から多量の電流が流れ続けることが防止される。

開示された実施の形態１〜３は、全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述の説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

１３，４０，５０ 給電装置
２０ 充電回路
２１ ＤＣＤＣコンバータ（変圧回路）
２２ ラッチ回路（オフ回路、維持回路）
２３ 蓄電回路
２４ サーミスタ（抵抗体）
２５，７１ ＦＥＴ（スイッチ）
７２ 制御回路（オフ手段、維持手段）
７３ 電流検出部（電流検出手段）
Ｃ１，Ｃ２，Ｃ３ コンデンサ
Ｒ１，Ｒ２ 抵抗（オン回路）
Ｔ１ 入力端子（第２の入力端子）
Ｔ２ 入力端子
Ｔ３ 出力端子

Claims (5)

1. 入力端子から入力された電力を蓄える蓄電回路を備え、該蓄電回路に蓄えられた電力を、スイッチを介して出力端子から出力することによって給電を行う給電装置において、
   前記蓄電回路の出力電圧を所定電圧に変圧し、変圧した電圧を、前記スイッチを介して前記出力端子から出力する変圧回路と、
   前記出力電圧が第１閾値以上である状態で、前記スイッチの前記変圧回路側の一端における印加電圧が前記所定電圧未満の第２閾値以上である場合に前記スイッチをオンにするオン回路と、
   前記蓄電回路の出力電圧が前記第１閾値未満となった場合、前記印加電圧の高さに拘らず、前記スイッチをオフにするオフ回路と、
   該オフ回路が前記スイッチをオフにした後、前記印加電圧が前記所定電圧未満の第３閾値未満となるまで前記スイッチのオフを維持する維持回路と
   を備えることを特徴とする給電装置。
2. 入力端子から入力された電力を蓄える蓄電回路を備え、該蓄電回路に蓄えられた電力を、スイッチを介して出力端子から出力することによって給電を行う給電装置において、
   前記蓄電回路の出力電圧を所定電圧に変圧し、変圧した電圧を、前記スイッチを介して前記出力端子から出力する変圧回路と、
   前記スイッチに流れる電流を検出する電流検出手段と、
   該電流検出手段が所定電流未満の電流を検出している状態で、前記スイッチの前記変圧回路側の一端における印加電圧が前記所定電圧未満の第１閾値電圧以上である場合に前記スイッチをオンにするオン回路と、
   前記電流検出手段が検出した電流が前記所定電流以上である場合に、前記印加電圧の高さに拘らず、前記スイッチをオフにするオフ手段と、
   該オフ手段が前記スイッチをオフにした後、前記印加電圧が前記所定電圧未満の第２閾値電圧未満となるまで前記スイッチのオフを維持する維持手段と
   を備えることを特徴とする給電装置。
3. 電圧が印加される第２の入力端子を備え、
   前記スイッチがオンである場合、前記第２の入力端子に印加された電圧及び前記変圧回路が変圧した電圧の内、高い方の電圧が前記出力端子から出力されるように構成してあること
   を特徴とする請求項１又は請求項２に記載の給電装置。
4. 抵抗値が前記スイッチの温度の高／低に応じて大／小となる抵抗体を備え、
   前記蓄電回路が蓄えられた電力は、前記抵抗体及びスイッチを介して前記出力端子から出力されるように構成してあること
   を特徴とする請求項１から請求項３のいずれか１つに記載の給電装置。
5. 前記入力端子から前記蓄電回路への充電を制御する充電回路を備え、
   前記蓄電回路は、少なくとも１つのコンデンサを有する回路であり、
   前記充電回路は、前記蓄電回路の出力電圧を第２の所定電圧に維持するように構成してあること
   を特徴とする請求項１から請求項４のいずれか１つに記載の給電装置。

Images