JP6202867B2 - スペクトル拡散クロック・ジエネレータ - Google Patents

Description

この発明は、クロック信号の周波数を所定の周波数帯域内で変動させることで、そのクロック信号の周波数スペクトル電力を拡散させて、クロック信号の周波数及びクロック信号の高調波のスペクトル電力のピークを低下させるスペクトル拡散クロック・ジエネレータに関するものである。

従来の一般的なスペクトル拡散クロック・ジエネレータは、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）と周波数変調器から構成されており、電源投入などの起動直後からＰＬＬが定常状態に至るまでの間（電圧制御発振器（ＶＣＯ）から出力されるクロック信号の周波数が定常値に至るまでの間）は、ＰＬＬ内のループフィルタからＶＣＯに出力される制御信号に対して、周波数変調器の出力信号が重畳されない。
ＰＬＬが定常状態に至ると、ＰＬＬ内のループフィルタからＶＣＯに出力される制御信号に対して、周波数変調器の出力信号を重畳することで、ＰＬＬのロック状態が外れない周波数帯域内で、ＶＣＯから出力されるクロック信号が変動するようにしている（ＰＬＬの出力クロックに周波数変調をかけている）。

このように、ＰＬＬのロック状態が外れない周波数帯域内で、ＶＣＯから出力されるクロック信号の周波数を変動させることにより、そのクロック信号のスペクトル電力が上記周波数帯域内で拡散する。
その結果、ＰＬＬの出力クロックに周波数変調をかけない場合と比較して、ＰＬＬの出力クロックのスペクトル電力のピークが低減する。

ここで、以下の特許文献１には、ＥＸ−ＯＲ型位相比較器、波形整形回路、ＶＣＯ及び分周器から構成されているＰＬＬが開示されている。
このＰＬＬのＥＸ−ＯＲ型位相比較器は、基準クロックと比較クロックとの位相差を検出し、その位相差に比例して高電圧レベルと低電圧レベルの時間幅の差が変化する矩形波信号を出力する。
波形整形回路は、ＥＸ−ＯＲ型位相比較器から矩形波信号を受けると、オーバシュートやアンダーシュートなどの歪みが矩形波信号の波形に生じていれば、その歪みがなくなるように、その矩形波信号の波形を整形して、波形整形後の矩形波信号をＶＣＯに出力する。

ＶＣＯは、波形整形回路から矩形波信号を受けると、その矩形波信号の電圧値に対応する周波数のクロック信号を出力する。
分周器は、ＶＣＯから出力されるクロック信号をＮ分周し、Ｎ分周後のクロック信号を比較クロックとしてＥＸ−ＯＲ型位相比較器に帰還させる。
ある位相比較タイミングから次の位相比較タイミングまでの間、ＶＣＯから出力されるクロック信号の周波数から基準周波数が差し引かれた周波数差を積分した結果が０になると、基準クロックとＶＣＯから出力されるクロック信号との位相が同期確立したことになる。

位相同期の確立後は、ＥＸ−ＯＲ型位相比較器から出力される矩形波信号における高電圧レベルの時間幅と、低電圧レベルの時間幅とが等しくなる状態が継続し、定常状態となる。
位相を比較する周期の長さは、基準クロック信号の周期と等しく、定常状態においては、ＶＣＯにおける電圧対周波数特性のＨレベルに対応する周波数の信号とＬレベルに対応する周波数の信号が、位相比較周期の半周期ずつ交互に出力され続ける。

特許文献１に開示されているＰＬＬをスペクトル拡散クロック・ジエネレータとして流用すると、ＶＣＯにおける電圧対周波数特性のＨレベルに対応する周波数の信号と、Ｌレベルに対応する周波数の信号とに分散される。
このため、常に同じ周波数のクロック信号が出力されて、単一周波数に電力が集中する場合よりも、電力ピークが幾分小さくなるが、依然として、２つの周波数に電力が集中するため、電力の拡散が不十分である。

特開２００４−４０２２７号公報（第４頁から第１０頁、図１〜図５）

従来のスペクトル拡散クロック・ジエネレータは以上のように構成されているので、周波数変調器などの特別な変調制御回路を実装すれば、ＰＬＬのロック状態が外れない周波数帯域内で、ＶＣＯから出力されるクロック信号の周波数を変動させて、そのクロック信号の周波数スペクトル電力を拡散させることができる。しかし、特別な変調制御回路を実装する分だけ回路構成が複雑になるとともに、起動直後からＰＬＬが定常状態に至るまでの間、周波数変調器の出力信号がループフィルタからＶＣＯに出力される制御信号に重畳されないようにするなどの仕組みが必要となる課題があった。

この発明は上記のような課題を解決するためになされたもので、周波数変調器などの特別な変調制御回路を実装することなく、クロック信号の周波数スペクトル電力を拡散させることができるスペクトル拡散クロック・ジエネレータを得ることを目的とする。

この発明に係るスペクトル拡散クロック・ジエネレータは、基準クロック信号の周期毎に、その基準クロック信号と比較クロック信号の位相を比較し、その位相が一致していれば、高電圧レベルと低電圧レベルの時間幅が一致している矩形波信号を出力し、その位相が一致していなければ、その位相差に比例して高電圧レベルと低電圧レベルの時間幅の差が変化する矩形波信号を出力する位相比較器と、位相比較器から出力された矩形波信号の電圧値に対応する周波数のクロック信号を出力する電圧制御発振器と、電圧制御発振器から出力されたクロック信号を分周し、分周後のクロック信号を比較クロック信号として位相比較器に帰還させる分周器とを備えるようにしたものである。
また、電圧制御発振器から出力されるクロック信号が所定の周波数帯域内で変動するように、位相比較器から出力された矩形波信号を濾過して、濾過後の矩形波信号を電圧制御発振器に与えるサイクリング発生器を備え、サイクリング発生器の伝達関数が以下のＦ _１ （ｓ）又はＦ _２ （ｓ）であるようにしたものである。

ただし、ｓはラプラス変換の複素変数、ａ，ｂ，ｃ，Ｔ _ｐ ，Ｔ _ｑ は定数パラメータである。

この発明によれば、周波数変調器などの特別な変調制御回路を実装することなく、クロック信号の周波数スペクトル電力を拡散させることができる効果がある。

この発明の実施の形態１によるスペクトル拡散クロック・ジエネレータを示す構成図である。 ＶＣＯ４の電圧−周波数特性を示す説明図である。 ＥＸ−ＯＲ型位相比較器２の基本動作を示す説明図である。 ＥＸ−ＯＲ型位相比較器２の位相に対する作用を示す説明図である。 スペクトル拡散クロック・ジエネレータが発散する場合の位相面解析特性と、それに対応するＶＣＯ出力周波数の変化とを示す説明図である。 スペクトル拡散クロック・ジエネレータが収束する場合の位相面解析特性と、それに対応するＶＣＯ出力周波数の変化とを示す説明図である。 スペクトル拡散クロック・ジエネレータがサイクリング状態である場合の位相面解析特性と、それに対応するＶＣＯ出力周波数の変化とを示す説明図である。 スペクトル拡散クロック・ジエネレータがサイクリング状態になった場合のＶＣＯ出力スペクトルと、ＰＬＬのＶＣＯ出力スペクトル（図６の状態のＶＣＯ出力スペクトル）との差異を示す説明図である。 この発明の実施の形態２によるスペクトル拡散クロック・ジエネレータを示す構成図である。 周波数位相比較器７を用いる場合のＣＰ８の出力信号を示す説明図である。 周波数位相比較器７及びＣＰ８の位相に対する作用を示す説明図である。

実施の形態１．
図１はこの発明の実施の形態１によるスペクトル拡散クロック・ジエネレータを示す構成図である。
図１において、基準クロック信号入力端子１は基準クロック信号ｆｒを入力する端子である。
ＥＸ−ＯＲ（排他的論理和）型位相比較器２は基準クロック信号ｆｒの周期毎に、その基準クロック信号ｆｒと分周器５から出力された比較クロック信号ｆｐの位相を比較し、その位相が一致していれば、高電圧レベル（電圧値がＶ_Ｈである信号レベル）と低電圧レベル（電圧値がＶ_Ｌである信号レベル）の時間幅が一致している矩形波信号を出力し、その位相が一致していなければ、その位相差に比例して高電圧レベルと低電圧レベルの時間幅の差が変化する矩形波信号を出力する処理を実施する。

サイクリング発生器３は例えばループフィルタなどの受動素子、あるいは、オペアンプなどの能動素子で構成されており、電圧制御発振器であるＶＣＯ４から出力されるクロック信号ｆｓが所定の周波数帯域内で変動するように、ＥＸ−ＯＲ型位相比較器２から出力された矩形波信号を濾過して、濾過後の矩形波信号をＶＣＯ４に与える処理を実施する。
ＶＣＯ４はサイクリング発生器３から与えられた矩形波信号の電圧値に対応する周波数のクロック信号ｆｓを分周器５及びクロック信号出力端子６に出力する処理を実施する。
分周器５はＶＣＯ４から出力されたクロック信号ｆｓを１／Ｎに分周し、分周後のクロック信号を比較クロック信号ｆｐとしてＥＸ−ＯＲ型位相比較器２に帰還させる処理を実施する。

図２はＶＣＯ４の電圧−周波数特性を示す説明図である。
この実施の形態１では、ＶＣＯ４の電圧−周波数特性は、図２に示すように、線形な特性を示す範囲で使用するものとする。
図２において、ＶＣＯ４における出力周波数のうち、周波数ｆ_０からの変化分ｇが入力電圧ｖの関数ｇ（ｖ）で表されるとすると、図２の特性グラフより、下式が成立することが明らかである。
｜Ｖ_Ｈ−Ｖ_ｎ｜＝｜Ｖ_Ｌ−Ｖ_ｎ｜＝ Ｅ（定数）
ｇ（Ｖ_Ｈ−Ｖ_ｎ）＝−ｇ（Ｖ_Ｌ−Ｖ_ｎ）＝ｄｆ、ｇ（０）＝０
ｄｆ＝Ｇ（定数）
したがって、ＶＣＯ４の電圧対周波数感度Ｋは、下記のようになる。
Ｋ＝Ｇ／Ｅ（定数）

この電圧対周波数感度Ｋを用いると、ＶＣＯ４の入力電圧が（Ｖ_ｎ＋ｘ）であるときのＶＣＯ４の出力周波数ｙは、下記の式（１）のようになる。

なお、初期状態での周波数の関係は、ｆ_０＝Ｎ×ｆｒ、かつ、ｆｒ＝ｆｐであるとする。このとき、Ｎは自然数を含む正の仮分数である。

次に動作について説明する。
ＥＸ−ＯＲ型位相比較器２は、基準クロック信号入力端子１から入力された基準クロック信号ｆｒと、分周器５から出力された比較クロック信号ｆｐとを入力する。
ＥＸ−ＯＲ型位相比較器２は、基準クロック信号ｆｒと比較クロック信号ｆｐを入力すると、基準クロック信号ｆｒの周期毎に、その基準クロック信号ｆｒと比較クロック信号ｆｐの位相を比較し、その位相が一致していれば、高電圧レベル（電圧値がＶ_Ｈである信号レベル）と低電圧レベル（電圧値がＶ_Ｌである信号レベル）の時間幅が一致している矩形波信号をサイクリング発生器３に出力する。
その位相が一致していなければ、その位相差に比例して高電圧レベルと低電圧レベルの時間幅の差が変化する矩形波信号をサイクリング発生器３に出力する。

ここで、図３はＥＸ−ＯＲ型位相比較器２の基本動作を示す説明図である。
図３において、Ｖ_Ｈは高電圧レベルの電圧値、Ｖ_Ｌは低電圧レベルの電圧値であって、電圧値Ｖ_Ｈより低い電圧値である。
電圧値Ｖ_Ｈと電圧値Ｖ_Ｌは、周波数ｆ_０に対応する電圧値Ｖ_ｎとの差の絶対値が等しく、符号が異なる電位である。
Ｖ_Ｈ−Ｖ_ｎ＝Ｅ（定数）
Ｖ_Ｌ−Ｖ_ｎ＝−Ｅ（定数）
Ｅ＞０

ＥＸ−ＯＲ型位相比較器２から出力される矩形波信号は、図３から明らかなように、分周器５から出力された比較クロック信号ｆｐの信号レベルがＬレベルからＨレベルに変化すると、電圧値Ｖ_Ｈの高電圧レベルから電圧値Ｖ_Ｌの低電圧レベルに変化し、その後、基準クロック信号入力端子１から入力された基準クロック信号ｆｒの信号レベルがＨレベルからＬレベルに変化すると、電圧値Ｖ_Ｌの低電圧レベルから電圧値Ｖ_Ｈの高電圧レベルに変化する。
したがって、ＥＸ−ＯＲ型位相比較器２から出力される矩形波信号は、基準クロック信号ｆｒの１周期分の間に付加あるいは削減すべき位相量が、電圧値Ｖ_Ｈの高電圧レベルの時間幅と、電圧値Ｖ_Ｌの低電圧レベルの時間幅との差となっている。

図４はＥＸ−ＯＲ型位相比較器２の位相に対する作用を示す説明図である。
図３に示している電圧値Ｖ_ｎの位置を基準線として、矩形波信号の高電圧レベルと低電圧レベルを見ると、図２のＶＣＯ特性から、電圧値Ｖ_Ｈの高電圧レベルの部分は、クロック信号ｆｓの位相を進める要素となり、電圧値Ｖ_Ｌの低電圧レベルの部分は、クロック信号ｆｓの位相を遅らせる要素となる。

サイクリング発生器３は、ＥＸ−ＯＲ型位相比較器２から矩形波信号を受けると、システム全体としてサイクリング動作（ＶＣＯ４から出力されるクロック信号ｆｓが所定の周波数帯域内で変動）するように、その矩形波信号を濾過して、濾過後の矩形波信号をＶＣＯ４に与える。
詳細は後述するが、サイクリング発生器３における矩形波信号の濾過処理を定めるパラメータ値の設計値範囲は数式モデルで規定されている。

ＶＣＯ４は、サイクリング発生器３から矩形波信号が与えられると、図２のＶＣＯ特性にしたがって、その矩形波信号の電圧値Ｖに対応する周波数のクロック信号ｆｓを分周器５に出力するとともに、そのクロック信号ｆｓをクロック信号出力端子６に出力する。
分周器５は、ＶＣＯ４からクロック信号ｆｓを受けると、そのクロック信号ｆｓを１／Ｎに分周し、分周後のクロック信号を比較クロック信号ｆｐとしてＥＸ−ＯＲ型位相比較器２にフィードバックさせる。

次に、図１のスペクトル拡散クロック・ジエネレータの回路動作を定量的に記述する数式モデルについて説明する。
時刻ｔ ＝ ０における基準クロック信号ｆｒと比較クロック信号ｆｐの位相差をθとすると、時刻ｔ＞０における位相差ψ（ｔ）は、下記の式（２）で与えられる。

ここで、基準クロック信号ｆｒの周期をＴとする（基準クロック信号ｆｒがｆ_０／Ｎであるから、Ｔ＝Ｎ／ｆ_０）。

ｎ回目（ｎは自然数）の位相比較おいて、時刻ｔ＝ｎ・Ｔでの基準クロック信号ｆｒと比較クロック信号ｆｐの位相差がθ_ｎ（＝基準クロック信号ｆｒ−比較クロック信号ｆｐ）であるとき、サイクリング発生器３に入力される電圧ｈ（ｔ）は、下記の式（３）に示すステップ関数Ｕ（ｔ）を用いると、比較クロック信号ｆｐの位相が基準クロック信号ｆｒの位相より遅れている場合（θ_ｎ＞０）、下記の式（４）のようになる。

一方、比較クロック信号ｆｐの位相が基準クロック信号ｆｒの位相より進んでいる場合（θ_ｎ＜０）でも、電圧ｈ（ｔ）は、式（４）と全く同じになる。

上記の電圧ｈ（ｔ）を加工するサイクリング発生器３の構成は、伝達関数として表すことができる。
ここでは、サイクリング発生器３の構成例として、２つの伝達関数Ｆ_１（ｓ），Ｆ_２（ｓ）を例示する。ｓはラプラス変換の複素変数である。
伝達関数Ｆ_１（ｓ）は、下記の式（５）の通りである。

伝達関数Ｆ_２（ｓ）は、下記の式（６）の通りである。

ここで、２π／Ｔ＝ω／Ｎ、Ｎ（π＋θ_ｎ）／ω＝τ_ｎ とおくと、ｎ回目のｈ（ｔ）を伝達関数Ｆ_１（ｓ）に作用させると、（ｎ＋１）回目の位相差θ_ｎ＋１は、下記の式（７）のようになる。εは自然対数の底である。

同様に、ｎ回目のｈ（ｔ）を伝達関数Ｆ_２（ｓ）に作用させると、（ｎ＋１）回目の位相差θ_ｎ＋１は、下記の式（８）のようになる。

上記の式（７）又は式（８）が、サイクリング発生器３におけるパラメータ値の設計値範囲を規定する数式モデルとなる。
いずれの数式モデルを用いるかは、サイクリング発生器３の構成によって決める。

サイクリング動作している状態は、定常状態において、位相差又はＶＣＯ出力周波数が或る１値に収束するのではなく、複数の値が繰り返し表れる状態であるから、この状態は下記の式（９）で表される。

ｉ＝１の場合は、サイクリング動作せずに「収束」する。

したがって、サイクリング動作する条件は、サイクリング発生器３の伝達関数が伝達関数Ｆ_１（ｓ）である場合、式（７）及び式（９）を満足することである。
また、サイクリング発生器３の伝達関数が伝達関数Ｆ_２（ｓ）である場合、式（８）及び式（９）を満足することである。

サイクリング動作を発生させるためのサイクリング発生器３のパラメータの設定値範囲を求め方は、解析的には求まらないので（システムが非線形であるため、解析的には求まらない）、位相面解析という方法を用いる。
位相差θ_ｎを座標の横軸、時刻ｔ＝ｎＴでの周波数ｆｐ（これは、θ_ｎの単位時間変化量として数式モデルより求める）を座標の縦軸にしてプロット、即ち、座標（θ_ｎ，ｆｐ）の軌跡をプロットする。その軌跡変化からシステム動作がサイクリング状態になるかが解る。
これより、サイクリング状態を引き起した場合のサイクリング発生器３のパラメータ設定値範囲も明らかとなる。

ここで、図５はスペクトル拡散クロック・ジエネレータが発散する場合の位相面解析特性と、それに対応するＶＣＯ出力周波数の変化とを示す説明図である。
図６はスペクトル拡散クロック・ジエネレータが収束する場合の位相面解析特性と、それに対応するＶＣＯ出力周波数の変化とを示す説明図である。
また、図７はスペクトル拡散クロック・ジエネレータがサイクリング状態である場合の位相面解析特性と、それに対応するＶＣＯ出力周波数の変化とを示す説明図である。

システムが発散する場合、図５に示す周波数の変化からも明らかなように、スペクトル拡散クロック・ジエネレータとしても、ＰＬＬとしても使用することができない。
システムが収束する場合、位相軌跡が収束し、システムが安定していることが分かるが、図６に示す周波数の変化からも明らかなように、ＰＬＬとしての動作になっており、スペクトル拡散クロック・ジエネレータとして使用することができない。

図７に示しているサイクリング状態は、式（９）において、ｉ＝２の場合であり、位相面軌跡は始点から次第に移動し、一定の２点間を往復する動作となって安定する。
これを、周波数の変化で見ても、一定の２つの周波数値の間を往復するように変化し続けている。
ｉ＝３の場合は、位相面上に安定な３点があり、ｉ＝４の場合は、位相面上に安定な４点がある。つまり、式（９）のｉの数だけ位相面上に安定な点があり、その各点を移動し続ける状態がサイクリング動作である。
このような周波数変化はＰＬＬとしては使えないが、スペクトル拡散クロック・ジエネレータとしては申し分ない。
図８はスペクトル拡散クロック・ジエネレータ（ＳＳＣＧ）がサイクリング状態になった場合のＶＣＯ出力スペクトルと、ＰＬＬのＶＣＯ出力スペクトル（図６の状態のＶＣＯ出力スペクトル）との差異を示す説明図である。
図８からも明らかなように、システム動作がサイクリング状態となったＶＣＯ出力は、スペクトル拡散クロック・ジエネレータとして利用可能である。

以上で明らかなように、この実施の形態１によれば、基準クロック信号ｆｒの周期毎に、その基準クロック信号ｆｒと比較クロック信号ｆｐの位相を比較し、その位相が一致していれば、高電圧レベルと低電圧レベルの時間幅が一致している矩形波信号を出力し、その位相が一致していなければ、その位相差に比例して高電圧レベルと低電圧レベルの時間幅の差が変化する矩形波信号を出力するＥＸ−ＯＲ型位相比較器２と、ＥＸ−ＯＲ型位相比較器２から出力された矩形波信号の電圧値に対応する周波数のクロック信号ｆｓを出力するＶＣＯ４と、ＶＣＯ４から出力されたクロック信号ｆｓを１／Ｎに分周し、分周後のクロック信号を比較クロック信号ｆｐとしてＥＸ−ＯＲ型位相比較器２に帰還させる分周器５とを備えるように構成したので、周波数変調器などの特別な変調制御回路を実装することなく、クロック信号ｆｓの周波数スペクトル電力を拡散させることができる効果を奏する。
また、特別な変調制御回路を実装する必要がないため、回路構成が簡素化されて、設計・製造のコストを低減することができる効果を奏する。

また、この実施の形態１によれば、サイクリング発生器３が、ＶＣＯ４から出力されるクロック信号ｆｓが所定の周波数帯域内で変動するように、ＥＸ−ＯＲ型位相比較器２から出力された矩形波信号を濾過して、濾過後の矩形波信号をＶＣＯ４に与えるように構成したので、クロック信号ｆｓを所望の周波数帯域内で安定的に変動させて、クロック信号ｆｓの周波数スペクトル電力を拡散させることができる効果を奏する。

また、この実施の形態１によれば、サイクリング発生器３における矩形波信号の濾過処理を定めるパラメータ値の設計値範囲が数式モデルで規定されているように構成したので、サイクリング発生器３のパラメータ値の設定が容易になり、設計・製造コストを低減することができる効果を奏する。

実施の形態２．
図９はこの発明の実施の形態２によるスペクトル拡散クロック・ジエネレータを示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
周波数位相比較器７は基準クロック信号ｆｒの周期毎に、その基準クロック信号ｆｒと分周器５から出力された比較クロック信号ｆｐの位相を比較する処理を実施する。
チャージ・ポンプであるＣＰ８は周波数位相比較器７の比較結果が位相一致を示していれば基準電圧レベル（電圧値がＶ_ｎである信号レベル）の信号を出力し、その周波数位相比較器７の比較結果が、比較クロック信号ｆｐが基準クロック信号ｆｒより遅れている旨を示していれば高電圧レベル（電圧値がＶ_Ｈである信号レベル）の信号を出力し、その周波数位相比較器７の比較結果が、比較クロック信号ｆｐが基準クロック信号ｆｒより進んでいる旨を示していれば低電圧レベル（電圧値がＶ_Ｌである信号レベル）の信号を出力する処理を実施する。

上記実施の形態１では、位相比較器として、ＥＸ−ＯＲ型位相比較器２を用いている例を示したが、ＥＸ−ＯＲ型位相比較器２の代わりに、周波数位相比較器７及びＣＰ８を用いるようにしてもよい。
この場合も、ＶＣＯ４の電圧−周波数特性は、上記実施の形態１と同様の条件で使用するものとする。
よって、ＶＣＯ４の入力電圧が（Ｖ_ｎ＋ｘ）であるときのＶＣＯ４の出力周波数ｙは、上記実施の形態１と同様に、式（１）のようになる。また、初期状態での周波数の関係も、上記実施の形態１と同様である。

図１０は周波数位相比較器７を用いる場合のＣＰ８の出力信号を示す説明図であり、また、図１１は周波数位相比較器７及びＣＰ８の位相に対する作用を示す説明図である。
ｎ回目（ｎは自然数）の位相比較おいて、時刻ｔ＝ｎ・Ｔでの基準クロック信号ｆｒと比較クロック信号ｆｐの位相差がθ_ｎ（＝基準クロック信号ｆｒ−比較クロック信号ｆｐ）であるとき、サイクリング発生器３に入力される電圧ｈ（ｔ）は、式（３）のステップ関数Ｕ（ｔ）を用いると、比較クロック信号ｆｐの位相が基準クロック信号ｆｒの位相より遅れている場合（θ_ｎ＞０）、下記の式（１０）のようになる。

一方、比較クロック信号ｆｐの位相が基準クロック信号ｆｒの位相より進んでいる場合（θ_ｎ＜０）でも、電圧ｈ（ｔ）は、式（１０）と全く同じになる。

ここで、２π／Ｔ＝ω／Ｎ、Ｎ・｜θ_ｎ｜／ω＝τ_ｎ とおくと、ｎ回目のｈ（ｔ）を式（５）の伝達関数Ｆ_１（ｓ）に作用させると、（ｎ＋１）回目の位相差θ_ｎ＋１は、下記の式（１１）のようになる。εは自然対数の底である。

同様に、ｎ回目のｈ（ｔ）を式（６）の伝達関数Ｆ_２（ｓ）に作用させると、（ｎ＋１）回目の位相差θ_ｎ＋１は、下記の式（１２）のようになる。

上記の式（１１）又は式（１２）が、サイクリング発生器３におけるパラメータ値の設計値範囲を規定する数式モデルとなる。いずれの数式モデルを用いるかは、サイクリング発生器３の構成によって決める。
サイクリング動作している状態は、定常状態において、位相差又はＶＣＯ出力周波数が或る１値に収束するのではなく、複数の値が繰り返し表れる状態であるから、上記実施の形態１と同様に、この状態は上記の式（９）で表される。

したがって、サイクリング動作する条件は、サイクリング発生器３の伝達関数が伝達関数Ｆ_１（ｓ）である場合、式（１１）及び式（９）を満足することである。
また、サイクリング発生器３の伝達関数が伝達関数Ｆ_２（ｓ）である場合、式（１２）及び式（９）を満足することである。
ここでも、式（１１）又は式（１２）を用いて、上記実施の形態１と同様に、位相面解析が可能である。即ち、数式モデルによる位相面解析で、サイクリング発生器３のパラメータ設定値の設計が可能である。
以上で明らかなように、この実施の形態２の場合も、上記実施の形態１と同様の効果を奏することができる。

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

１ 基準クロック信号入力端子、２ ＥＸ−ＯＲ型位相比較器、３ サイクリング発生器、４ ＶＣＯ（電圧制御発振器）、５ 分周器、６ クロック信号出力端子、７ 周波数位相比較器、８ ＣＰ（チャージ・ポンプ）。

Claims (4)

1. 基準クロック信号の周期毎に、上記基準クロック信号と比較クロック信号の位相を比較し、上記位相が一致していれば、高電圧レベルと低電圧レベルの時間幅が一致している矩形波信号を出力し、上記位相が一致していなければ、その位相差に比例して高電圧レベルと低電圧レベルの時間幅の差が変化する矩形波信号を出力する位相比較器と、
   上記位相比較器から出力された矩形波信号の電圧値に対応する周波数のクロック信号を出力する電圧制御発振器と、
   上記電圧制御発振器から出力されたクロック信号を分周し、分周後のクロック信号を上記比較クロック信号として上記位相比較器に帰還させる分周器とを備えたスペクトル拡散クロック・ジエネレータにおいて、
   上記電圧制御発振器から出力されるクロック信号が所定の周波数帯域内で変動するように、上記位相比較器から出力された矩形波信号を濾過して、濾過後の矩形波信号を上記電圧制御発振器に与えるサイクリング発生器を備え、
   上記サイクリング発生器の伝達関数が以下のＦ _１ （ｓ）又はＦ _２ （ｓ）であることを特徴とするスペクトル拡散クロック・ジエネレータ。
   

   

   ただし、ｓはラプラス変換の複素変数、ａ，ｂ，ｃ，Ｔ _ｐ ，Ｔ _ｑ は定数パラメータである。
2. 上記サイクリング発生器における矩形波信号の濾過処理を定めるパラメータ値の設計値範囲が以下の数式モデル（１）又は数式モデル（２）で規定されていることを特徴とする請求項１記載のスペクトル拡散クロック・ジエネレータ。
   
   数式モデル（１）
   

   

   数式モデル（２）
   

   

   ただし、Ｇは定数、Ｎは自然数を含む正の仮分数、Ｔは基準クロック信号の周期、ωは角周波数、ｔは時刻、θ _ｎ は時刻ｔ＝ｎ・Ｔでの基準クロック信号と比較クロック信号の位相差、θ _ｎ＋１ は時刻ｔ＝（ｎ＋１）・Ｔでの基準クロック信号と比較クロック信号の位相差、εは自然対数の底である。
3. 基準クロック信号の周期毎に、上記基準クロック信号と比較クロック信号の位相を比較する位相比較器と、
   上記位相比較器の比較結果が位相一致を示していれば基準電圧レベルの信号を出力し、上記位相比較器の比較結果が位相不一致を示していれば高電圧レベル又は低電圧レベルの信号を出力するチャージ・ポンプと、
   上記チャージ・ポンプの出力信号の電圧値に対応する周波数のクロック信号を出力する電圧制御発振器と、
   上記電圧制御発振器から出力されたクロック信号を分周し、分周後のクロック信号を上記比較クロック信号として上記位相比較器に帰還させる分周器とを備えたスペクトル拡散クロック・ジエネレータにおいて、
   上記電圧制御発振器から出力されるクロック信号が所定の周波数帯域内で変動するように、上記チャージ・ポンプの出力信号を濾過して、濾過後の出力信号を上記電圧制御発振器に与えるサイクリング発生器を備え、
   上記サイクリング発生器の伝達関数が以下のＦ _１ （ｓ）又はＦ _２ （ｓ）であることを特徴とするスペクトル拡散クロック・ジエネレータ。
   

   

   ただし、ｓはラプラス変換の複素変数、ａ，ｂ，ｃ，Ｔ _ｐ ，Ｔ _ｑ は定数パラメータである。
4. 上記サイクリング発生器における上記チャージ・ポンプの出力信号の濾過処理を定めるパラメータ値の設計値範囲が以下の数式モデル（１）又は数式モデル（２）で規定されていることを特徴とする請求項３記載のスペクトル拡散クロック・ジエネレータ。
   
   数式モデル（１）
   

   

   数式モデル（２）
   

   

   ただし、Ｇは定数、Ｎは自然数を含む正の仮分数、Ｔは基準クロック信号の周期、ωは角周波数、ｔは時刻、θ _ｎ は時刻ｔ＝ｎ・Ｔでの基準クロック信号と比較クロック信号の位相差、θ _ｎ＋１ は時刻ｔ＝（ｎ＋１）・Ｔでの基準クロック信号と比較クロック信号の位相差、εは自然対数の底である。

Images