JP2014099796A - スペクトル拡散クロック・ジエネレータ - Google Patents

Abstract

【課題】特別な変調制御回路を搭載することなく、ＶＣＯにより発振されるクロック信号のスペクトル電力を充分に拡散することができるスペクトル拡散クロック・ジエネレータを得ることを目的とする。
【解決手段】 基準クロック信号ｆｒの周期毎に、基準クロック信号ｆｒと比較クロック信号ｆｐの位相差θを検出し、ＨレベルとＬレベルの２値からなる矩形波信号であって、そのＨレベルとＬレベルの時間幅の差Ｗが位相差θに比例しており、その位相差θが零であれば、その時間幅の差Ｗが零である矩形波信号を出力するＥＸ−ＯＲ型位相比較器２を設ける。
【選択図】図１

Description

この発明は、出力クロックの周波数を一定周波数帯域内で変動させることで、出力クロックの周波数スペクトル電力を上記周波数帯域に拡散させて、出力クロックの周波数及び出力クロックの高調波のスペクトル電力のピークを低下させることが可能なスペクトル拡散クロック・ジエネレータに関するものである。

従来のスペクトル拡散クロック・ジエネレータは、位相同期回路であるＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）と周波数変調器と加算器から構成されている。
加算器は、ＰＬＬ内のループフィルタから出力されるＶＣＯ（電圧制御発振器）の制御信号に対して、周波数変調器の出力信号を重畳し、周波数変調器の出力信号が重畳されている制御信号をＶＣＯに出力するようにしている。
これにより、ＶＣＯは、周波数変調器の出力信号が重畳されている制御信号の電圧値に応じた周波数のクロック信号を発振する。
ＶＣＯにより発振されたクロック信号は、スペクトル拡散クロック・ジエネレータの出力信号であると同時に、ＰＬＬ内の分周器でＮ分周され、Ｎ分周後のクロック信号がＰＬＬ内の周波数位相比較器にフィードバックされる。

従来のスペクトル拡散クロック・ジエネレータでは、電源の投入などによって起動されると、ＶＣＯにより発振されるクロック信号の周波数が定常値に至るまでの間、ＰＬＬとして動作する。
ＰＬＬが定常状態に到達すると、ＰＬＬのロック状態が外れない周波数帯域内で、周波数変調器の出力信号を変動させることで、ＶＣＯにより発振されるクロック信号の周波数を変動させる。
即ち、スペクトル拡散クロック・ジエネレータは、ＰＬＬが定常状態に到達すると、ＰＬＬの出力クロックに周波数変調をかけている。
この周波数変調により、ＶＣＯにより発振されるクロック信号のスペクトル電力が上記の周波数帯域内に拡散される。
その結果、ＰＬＬの出力クロックに周波数変調をかけない場合と比較して、出力クロックを周波数変調した場合の方が、出力クロックのスペクトル電力のピークが低減する。

また、スペクトル拡散クロック・ジエネレータとして流用可能なＰＬＬが以下の特許文献１に開示されている。
このＰＬＬは、ＥＸ−ＯＲ型位相比較器、波形整形回路、ＶＣＯ及び分周器から構成されている。
このＥＸ−ＯＲ型位相比較器は、入力端子から入力される基準クロック信号と、分周器から帰還されてくる比較クロック信号との位相差を検出し、Ｈレベルの時間幅とＬレベルの時間幅との差が、その位相差に相当する時間幅と等しい矩形波信号を波形整形回路に出力する。

波形整形回路は、ＥＸ−ＯＲ型位相比較器から矩形波信号を受けると、その矩形波信号における波形の歪み（例えば、オーバシュートやアンダーシュートなどによる歪み）を除去する波形整形を行って、歪みがない矩形波信号をＶＣＯに出力する。ただし、波形に歪みがない場合は、波形整形を行わない。

ＶＣＯは、波形整形回路から矩形波信号を受けると、その矩形波信号がＨレベルである期間中、Ｈレベルの電圧値に対応する周波数のクロック信号を出力し、その矩形波信号がＬレベルである期間中、Ｈレベルの電圧値に対応する周波数のクロック信号を出力する。
ＶＣＯから出力されるクロック信号の周波数と基準クロック信号の周波数との周波数差を、位相比較タイミングから次の位相比較タイミングまで期間中積分し、その積分結果が０になると、ＶＣＯから出力されるクロック信号の周波数と基準クロック信号の位相同期が確立したことになる。
位相同期の確立後は、矩形波信号におけるＨレベルの時間幅とＬレベルの時間幅とが等しい状態が継続し、定常状態となる。
なお、位相を比較する周期の長さは、基準クロック信号の周期と等しく、定常状態においては、ＶＣＯの電圧対周波数特性にしたがって、Ｈレベルに対応する周波数のクロック信号と、Ｌレベルに対応する周波数のクロック信号とが、位相比較周期の半周期ずつ交互にＶＣＯから出力され続ける。

特許文献１に開示されているＰＬＬをスペクトル拡散クロック・ジエネレータとして流用すると、ＶＣＯの電圧対周波数特性にしたがって、Ｈレベルに対応する周波数のクロック信号と、Ｌレベルに対応する周波数のクロック信号とが交互に出力されて、ＶＣＯの出力信号が２つに分散される。
これにより、単一周波数に電力が集中する場合よりも、電力ピークが幾分小さくなるが、２つの周波数スペクトルに電力が集中するため、電力の拡散としては十分な状態ではない。

特開２００４−４０２２７号公報（第４頁から第１０頁、図１から図５）

従来のスペクトル拡散クロック・ジエネレータは以上のように構成されているので、ＰＬＬが定常状態に到達すると、ＶＣＯにより発振されるクロック信号の周波数を変動させる周波数変調器を搭載すれば、ＶＣＯにより発振されるクロック信号のスペクトル電力のピークを低減することができる。しかし、ＰＬＬが定常状態に到達した時点で、周波数変調器の出力信号の変動を開始させる制御を行う特別な変調制御回路を実装しなければならない課題があった。また、周波数変調器を搭載することで、構成の複雑化やコスト高などを招く課題があった。
また、特許文献１に開示されているＰＬＬをスペクトル拡散クロック・ジエネレータとして流用する場合、２つの周波数スペクトルに電力が集中するため、スペクトル電力を充分に拡散することができない課題があった。

この発明は上記のような課題を解決するためになされたもので、特別な変調制御回路を搭載することなく、ＶＣＯにより発振されるクロック信号のスペクトル電力を充分に拡散することができるスペクトル拡散クロック・ジエネレータを得ることを目的とする。

この発明に係るスペクトル拡散クロック・ジエネレータは、基準クロック信号の周期毎に、基準クロック信号と比較クロック信号の位相差を検出し、高電圧レベルと低電圧レベルの２値からなる矩形波信号であって、その高電圧レベルと低電圧レベルの時間幅の差が上記位相差に比例しており、その位相差が零であれば、その時間幅の差が零である矩形波信号を出力する位相比較器を設け、電圧制御発振器が、位相比較器から出力された矩形波信号の電圧値に応じた周波数のクロック信号を発振するようにしたものである。

この発明によれば、基準クロック信号の周期毎に、基準クロック信号と比較クロック信号の位相差を検出し、高電圧レベルと低電圧レベルの２値からなる矩形波信号であって、その高電圧レベルと低電圧レベルの時間幅の差が上記位相差に比例しており、その位相差が零であれば、その時間幅の差が零である矩形波信号を出力する位相比較器を設け、電圧制御発振器が、位相比較器から出力された矩形波信号の電圧値に応じた周波数のクロック信号を発振するように構成したので、特別な変調制御回路を搭載することなく、電圧制御発振器により発振されるクロック信号のスペクトル電力を充分に拡散することができる効果がある。

この発明の実施の形態１によるスペクトル拡散クロック・ジエネレータを示す構成図である。 ＶＣＯ４の電圧−周波数特性を示す説明図である。 基準クロック信号ｆｒ、比較クロック信号ｆｐ及びＶＣＯ４により発振されるクロック信号ｆｓの波形例を示す説明図である。 ＥＸ−ＯＲ型位相比較器２の基本動作を説明する説明図である。 スペクトル拡散クロック・ジエネレータが発散する場合の位相面解析特性と、それに対応するＶＣＯ４の出力周波数を示す説明図である。 スペクトル拡散クロック・ジエネレータが収束する場合の位相面解析特性と、それに対応するＶＣＯ４の出力周波数を示す説明図である。 スペクトル拡散クロック・ジエネレータがアトラクタ状態である場合の位相面解析特性と、それに対応するＶＣＯ４の出力周波数を示す説明図である。 スペクトル拡散クロック・ジエネレータがアトラクタ状態である場合のＶＣＯ出力スペクトルと、ＰＬＬのＶＣＯ出力スペクトルとを対比する説明図である。 この発明の実施の形態２によるスペクトル拡散クロック・ジエネレータを示す構成図である。 この発明の実施の形態３によるスペクトル拡散クロック・ジエネレータを示す構成図である。 基準クロック信号ｆｒ、比較クロック信号ｆｐ及びＣＰ９から出力されるクロック信号ｆｓの波形例を示す説明図である。 周波数位相比較器８の基本動作を説明する説明図である。 この発明の実施の形態４によるスペクトル拡散クロック・ジエネレータを示す構成図である。

実施の形態１．
図１はこの発明の実施の形態１によるスペクトル拡散クロック・ジエネレータを示す構成図である。
図１において、基準クロック信号入力端子１は基準クロック信号ｆｒを入力する端子である。
排他的論理和型位相比較器（以下、「ＥＸ−ＯＲ型位相比較器」と称する）２は基準クロック信号入力端子１から入力される基準クロック信号ｆｒの周期毎に、その基準クロック信号ｆｒとクロック分周器５から出力された比較クロック信号ｆｐの位相差θを検出し、Ｈレベル（高電圧レベル）とＬレベル（低電圧レベル）の２値からなる矩形波信号であって、ＨレベルとＬレベルの時間幅の差Ｗが位相差θに比例しており、その位相差θが零であれば、その時間幅の差Ｗが零である矩形波信号を出力する機器である。

アトラクタ・フィルタ３は例えば抵抗器、コンデンサ、コイルなどの受動素子（単体としては、線形な特性を持つ受動素子）で構成されており、ＥＸ−ＯＲ型位相比較器２からＶＣＯ（電圧制御発振器）４に出力される矩形波信号を濾過して、ＶＣＯ４により発振されるクロック信号ｆｓの周波数をアトラクタ状態とする。
ＶＣＯ４はアトラクタ・フィルタ３から出力された矩形波信号の電圧値に応じた周波数のクロック信号ｆｓを発振する機器である。

クロック分周器５はＶＣＯ４により発振されたクロック信号ｆｓをＮ分周（Ｎは自然数）し、Ｎ分周後のクロック信号ｆｓを比較クロック信号ｆｐとしてＥＸ−ＯＲ型位相比較器２に出力する機器である。
クロック信号出力端子６はＶＣＯ４により発振されたクロック信号ｆｓを出力する端子である。

図２はＶＣＯ４の電圧−周波数特性を示す説明図である。
ＶＣＯ４は、図２に示すように、電圧−周波数特性において、線形な特性を示す範囲で使用するものとする。
ＶＣＯ４により発振されるクロック信号ｆｓの周波数において、周波数ｆ_０からの変化分gが、入力電圧Ｖの関数ｇ（Ｖ）で表されるとすると、図２の電圧−周波数特性より、下記の関係になることが明らかである。
｜Ｖ_Ｈ−Ｖ_ｎ｜＝｜Ｖ_Ｌ−Ｖ_ｎ｜＝Ｅ（定数）
ｇ（Ｖ_Ｈ−Ｖ_ｎ）＝−ｇ（Ｖ_Ｌ−Ｖ_ｎ）＝ｄｆ
ｇ（０）＝０
ｄｆ＝Ｇ（定数）

したがって、ＶＣＯ４の電圧対周波数感度Ｋは、下記の式（１）のように表される。
Ｋ＝Ｇ／Ｅ（定数） （１）
ＶＣＯ４に入力される矩形波信号をＶ_ｎ＋ｘとすると、ＶＣＯ４により発振されるクロック信号ｆｓの周波数ｙは、下記の式（２）に示すように、ＶＣＯ４の電圧対周波数感度Ｋを用いて表すことができる。
ｙ＝ｆ_０＋ｇ（ｘ）＝ｆ_０＋Ｋｘ （２）

ここでは、図１のスペクトル拡散クロック・ジエネレータの初期状態での周波数の関係は、ｆ_０＝Ｎ×ｆｒ、かつ、ｆｒ＝ｆｐであるとする。ただし、Ｎは自然数を含む正の仮分数である。
図３は基準クロック信号ｆｒ、比較クロック信号ｆｐ及びＶＣＯ４により発振されるクロック信号ｆｓの波形例を示す説明図である。
図４はＥＸ−ＯＲ型位相比較器２の基本動作を説明する説明図である。

次に動作について説明する。
まず、基準クロック信号入力端子１より入力された基準クロック信号ｆｒは、ＥＸ−ＯＲ型位相比較器２に入力される。
また、ＶＣＯ４により発振されたクロック信号ｆｓがクロック分周器５によってＮ分周され、Ｎ分周後のクロック信号ｆｓである比較クロック信号ｆｐがＥＸ−ＯＲ型位相比較器２に入力される。

ＥＸ−ＯＲ型位相比較器２は、基準クロック信号ｆｒの周期毎に、その基準クロック信号ｆｒと比較クロック信号ｆｐの位相を比較して、その基準クロック信号ｆｒと比較クロック信号ｆｐの位相差θを検出する。
ＥＸ−ＯＲ型位相比較器２は、基準クロック信号ｆｒと比較クロック信号ｆｐの位相差θを検出すると、ＨレベルとＬレベルの時間幅の差Ｗが位相差θに比例しており、その位相差θが零であれば、その時間幅の差Ｗが零である矩形波信号を出力するアトラクタ・フィルタ３に出力する。

ここで、ＥＸ−ＯＲ型位相比較器２から出力される矩形波信号のＨレベルの電圧値Ｖ_Ｈが電圧値Ｖ_ｎより高い電位であり、その矩形波信号のＬレベルの電圧値Ｖ_Ｌが電圧値Ｖ_ｎより低い電位であるとする。
また、電圧値Ｖ_Ｈと電圧値Ｖ_ｎの差と、電圧値Ｖ_Ｌと電圧値Ｖ_ｎの差とは、絶対値が等しく、符号が異なる電位であるものとする。
即ち、下記の関係が成立するものとする。
Ｖ_Ｈ−Ｖ_ｎ＝Ｅ（定数）
Ｖ_Ｌ−Ｖ_ｎ＝−Ｅ（定数）
ただし、Ｅ＞０とする。

ＥＸ−ＯＲ型位相比較器２からアトラクタ・フィルタ３に出力される矩形波信号は、基準クロック信号ｆｒの１周期分の間に付加あるいは削減すべき位相量が、Ｈレベルの時間幅とＬレベルの時間幅との差になっている。
したがって、比較クロック信号ｆｐが基準クロック信号ｆｒよりθだけ位相が進んでいる場合や、比較クロック信号ｆｐが基準クロック信号ｆｒよりθだけ位相が遅れている場合、ＥＸ−ＯＲ型位相比較器２から出力される矩形波信号の信号波形は、図３のようになる。
ここで、図４に示すように、電圧値Ｖ_ｎの位置を基準線として、この矩形波信号のＨレベルの部分と、Ｌレベルの部分とを見ると、図２の電圧−周波数特性より、Ｈレベルの部分は、位相を進める要素となり、Ｌレベルの部分は、位相を遅らせる要素となる。

アトラクタ・フィルタ３は、ＥＸ−ＯＲ型位相比較器２から矩形波信号を受けると、その矩形波信号を濾過して、ＶＣＯ４により発振されるクロック信号ｆｓの周波数をアトラクタ状態とする。
アトラクタ状態は、位相軌跡が、一定の座標点の近傍を或る一定範囲で変動し続ける状態である。

ＶＣＯ４は、アトラクタ・フィルタ３から矩形波信号を受けると、図２の電圧−周波数特性にしたがって、その矩形波信号の電圧値に応じた周波数のクロック信号ｆｓを発振する。
ＶＣＯ４により発振されたクロック信号ｆｓは、クロック信号出力端子６から外部に出力される他に、クロック分周器５に入力される。
クロック分周器５は、ＶＣＯ４からクロック信号ｆｓを受けると、そのクロック信号ｆｓをＮ分周し、Ｎ分周後のクロック信号ｆｓを比較クロック信号ｆｐとしてＥＸ−ＯＲ型位相比較器２にフィードバックする。

以下、図１のスペクトル拡散クロック・ジエネレータの回路動作を定量的に記述する数式モデルについて説明する。
まず、時刻ｔ＝０における基準クロック信号ｆｒと比較クロック信号ｆｐの位相差をθとすると、時刻ｔ＞０における位相差Ψ（ｔ）は、下記の式（３）で与えられる。

ただし、基準クロック信号ｆｒの周期をＴとする（基準クロック信号ｆｒの周波数がｆ_０／Ｎであるから、Ｔ＝Ｎ／ｆ_０）

ｎ回目（ｎは自然数）の位相比較タイミングおいて、時刻ｔ＝ｎ・Ｔにおける基準クロック信号ｆｒと比較クロック信号ｆｐの位相差（基準クロック信号ｆｒの位相から比較クロック信号ｆｐの位相を減算した位相）をθ_ｎとすると、アトラクタ・フィルタ３に入力される矩形波信号の電圧値ｈ（ｔ）は、下記の式（４）で示されるステップ関数Ｕ（ｔ）を用いると、比較クロック信号ｆｐが基準クロック信号ｆｒより位相が遅れている場合（θ_ｎ＞０の場合）、下記の式（５）で与えられる。

比較クロック信号ｆｐが基準クロック信号ｆｒより位相が進んでいる場合（θ_ｎ＜０の場合）についても、アトラクタ・フィルタ３に入力される矩形波信号の電圧値ｈ（ｔ）は、上記の式（５）と同様になる。

矩形波信号の電圧値ｈ（ｔ）を加工するアトラクタ・フィルタ３の構成は、次の２つの伝達関数で表すことができる。
１番目のアトラクタ・フィルタ３の伝達関数Ｆ_１（ｓ）は、下記の式（６）で与えられる。ｓはラプラス変換の複素変数である。

また、２番目のアトラクタ・フィルタ３の伝達関数Ｆ_２（ｓ）は、下記の式（７）で与えられる。

ここで、２π／Ｔ＝ω／Ｎ、Ｎ・(π＋θ_ｎ)／ω＝τ_ｎとおくと、ｎ回目の位相比較タイミングにおいて、矩形波信号の電圧値ｈ（ｔ）を１番目のアトラクタ・フィルタ３の伝達関数Ｆ_１（ｓ）に作用させた場合、ｎ＋１回目の位相差θ_ｎ+1は、下記の式（８）のようになる。

また、ｎ回目の位相比較タイミングにおいて、矩形波信号の電圧値ｈ（ｔ）を２番目のアトラクタ・フィルタ３の伝達関数Ｆ_２（ｓ）に作用させた場合、ｎ＋１回目の位相差θ_ｎ+1は、下記の式（９）のようになる。

上記の式（８）又は式（９）が、アトラクタ・フィルタ３のパラメータの設定値範囲を決定する数式モデルとなる。いずれの数式モデルを用いるかは、アトラクタ・フィルタ３の構成によって決める。
ところで、システム動作にアトラクタ状態を発生させるアトラクタ・フィルタ３のパラメータの設定値範囲を求め方は、システムが非線形であるため、解析的には求まらない。このため、位相面解析という方法を用いる。

位相面解析では、位相差θ_ｎを縦軸、時刻ｔ＝ｎＴにおける比較クロック信号ｆｐの周波数（この周波数は、位相差θ_ｎの単位時間変化量として、数式モデルより求まる）を横軸とするグラフに、座標（θ_ｎ，ｆ_ｐ）の軌跡をプロットする。その軌跡の変化から、システム動作がアトラクタ状態であるか否かを判別することできる。
アトラクタ状態であることが分かれば、アトラクタ状態であるときのアトラクタ・フィルタ３のパラメータの変化より、そのパラメータの設定値範囲が明らかとなる。

図５、図６及び図７は位相面解析（左側の図）と、それに対応する比較クロック信号ｆｐの周波数の変化（右側の図）との一例を示している。
図５は、スペクトル拡散クロック・ジエネレータが発散する場合の位相面解析特性と、それに対応するＶＣＯ４の出力周波数を示しており、周波数の変化からも明らかなように、スペクトル拡散クロック・ジエネレータとしても、ＰＬＬとしても使用することができない。
図６は、スペクトル拡散クロック・ジエネレータが収束する場合の位相面解析特性と、それに対応するＶＣＯ４の出力周波数を示しており、周波数の変化からも解るように、ＰＬＬとしての動作になっている。

図７は、スペクトル拡散クロック・ジエネレータがアトラクタ状態である場合の位相面解析特性と、それに対応するＶＣＯ４の出力周波数を示しており、位相軌跡が一定の座標点（図７の例では、中央の点）の近傍を或る一定範囲で変動し続けている。
しかも、この位相軌跡は、同じ軌跡上を通ることがない。つまり、周波数の変化で見ると、同じパタンで周波数が変化することがなく、しかも発散せず、一定の周波数の近傍に留まり続けている。
このような周波数変化は、ＰＬＬとしては使用することができないが、スペクトル拡散クロック・ジエネレータとしては申し分ないものである。
図８はスペクトル拡散クロック・ジエネレータがアトラクタ状態である場合のＶＣＯ出力スペクトル（図７の状態のＶＣＯ出力スペクトル）と、ＰＬＬのＶＣＯ出力スペクトルとを対比する説明図である。
図８からも明らかなように、システム動作がアトラクタ状態となったＶＣＯ出力は、スペクトル拡散クロック・ジエネレータとして利用可能である。

以上で明らかなように、この実施の形態１によれば、基準クロック信号ｆｒの周期毎に、基準クロック信号ｆｒと比較クロック信号ｆｐの位相差θを検出し、ＨレベルとＬレベルの２値からなる矩形波信号であって、そのＨレベルとＬレベルの時間幅の差Ｗが位相差θに比例しており、その位相差θが零であれば、その時間幅の差Ｗが零である矩形波信号を出力するＥＸ−ＯＲ型位相比較器２を設け、ＶＣＯ４が、ＥＸ−ＯＲ型位相比較器２から出力された矩形波信号の電圧値ｈ（ｔ）に応じた周波数のクロック信号ｆｓを発振するように構成したので、特別な変調制御回路を搭載することなく、ＶＣＯ４により発振されるクロック信号ｆｓのスペクトル電力を充分に拡散することができる効果を奏する。

また、この実施の形態１によれば、アトラクタ・フィルタ３が、ＥＸ−ＯＲ型位相比較器２からＶＣＯ４に出力される矩形波信号を濾過するように構成しているので、ＥＸ−ＯＲ型位相比較器２から出力される矩形波信号に歪みが含まれていても、迅速かつ高精度にＶＣＯ４により発振されるクロック信号ｆｓの周波数をアトラクタ状態に引き込むことができる効果を奏する。

実施の形態２．
図９はこの発明の実施の形態２によるスペクトル拡散クロック・ジエネレータを示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
アトラクタ生成回路７はＥＸ−ＯＲ型位相比較器２からＶＣＯ４に出力される矩形波信号の波形を変形して、ＶＣＯ４により発振されるクロック信号ｆｓの周波数をアトラクタ状態とする回路である。

上記実施の形態１では、ＥＸ−ＯＲ型位相比較器２からＶＣＯ４に出力される矩形波信号を濾過する（矩形波信号を適当に削って、波形を変形する）アトラクタ・フィルタ３を実装しているものを示したが、アトラクタ・フィルタ３の代わりに、ＥＸ−ＯＲ型位相比較器２からＶＣＯ４に出力される矩形波信号を削るだけでなく、信号の付加などの処理を含む波形変形を行うアトラクタ生成回路７を実装するようにしてもよい。
アトラクタ生成回路７は、例えば、ワンショット・マルチバイブレータ、発振器、蓄積遅延器、積分器などを作動するために電力を必要とする能動素子と、ダイオード、クリッパ、サイリスタなどの受動素子（単体で非線形な特性を持つ素子）とで構成される。
なお、アトラクタ生成回路７のパラメータの設定範囲は、アトラクタ・フィルタ３と同様に、パラメータの設定範囲を決定する数式モデル（式（８）又は式（９）の数式モデル）によって決定される。

実施の形態３．
図１０はこの発明の実施の形態３によるスペクトル拡散クロック・ジエネレータを示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
周波数位相比較器８は基準クロック信号入力端子１から入力される基準クロック信号ｆｒの周期毎に、その基準クロック信号ｆｒとクロック分周器５から出力された比較クロック信号ｆｐの位相を比較する機器である。
チャージ・ポンプ（以下、「ＣＰ」と称する）９は周波数位相比較器８の比較結果が、その比較クロック信号ｆｐの位相が基準クロック信号ｆｒの位相より進んでいる旨を示していれば、Ｌレベルの電圧値Ｖ_Ｌ（第１の電圧値）の信号を出力し、その比較クロック信号ｆｐの位相が基準クロック信号ｆｒの位相より遅れている旨を示していれば、Ｈレベルの電圧値Ｖ_Ｈ（第２の電圧値）の信号を出力し、その基準クロック信号ｆｒと比較クロック信号ｆｐの位相が一致している旨を示していれば、電圧値Ｖ_ｎの信号を出力する機器である。

上記実施の形態１では、ＥＸ−ＯＲ型位相比較器２が、基準クロック信号ｆｒと比較クロック信号ｆｐの位相差θを検出するものを示したが、周波数位相比較器８が、基準クロック信号ｆｒと比較クロック信号ｆｐの位相を比較するようにしてもよい。
ＥＸ−ＯＲ型位相比較器２の代わりに、周波数位相比較器８を実装する場合、位相比較結果の出力として３値が必要であるため、周波数位相比較器８の出力信号を加工するＣＰ９を実装している。

次に動作について説明する。
ただし、ＶＣＯ４の電圧−周波数特性は、上記実施の形態１と同様に図２であり、ＶＣＯ４により発振されるクロック信号ｆｓの周波数ｙや、スペクトル拡散クロック・ジエネレータの初期状態での周波数の関係についても、上記実施の形態１と同様であるとする。
図１１は基準クロック信号ｆｒ、比較クロック信号ｆｐ及びＣＰ９から出力されるクロック信号ｆｓの波形例を示す説明図である。
また、図１２は周波数位相比較器８の基本動作を説明する説明図である。

まず、は基準クロック信号入力端子１より入力された基準クロック信号ｆｒは、周波数位相比較器８に入力される。
また、ＶＣＯ４により発振されたクロック信号ｆｓがクロック分周器５によってＮ分周され、Ｎ分周後のクロック信号ｆｓである比較クロック信号ｆｐが周波数位相比較器８に入力される。
周波数位相比較器８は、基準クロック信号ｆｒの周期毎に、その基準クロック信号ｆｒと比較クロック信号ｆｐの位相を比較し、その比較結果をＣＰ９に出力する。

ＣＰ９は、周波数位相比較器８の比較結果を受けると、図１１に示すように、周波数位相比較器８の比較結果が、比較クロック信号ｆｐの位相が基準クロック信号ｆｒの位相より進んでいる旨を示していれば、Ｌレベルの電圧値Ｖ_Ｌの信号をアトラクタ・フィルタ３に出力する。
また、周波数位相比較器８の比較結果が、比較クロック信号ｆｐの位相が基準クロック信号ｆｒの位相より遅れている旨を示していれば、Ｈレベルの電圧値Ｖ_Ｈ（第２の電圧値）の信号をアトラクタ・フィルタ３に出力する。
また、周波数位相比較器８の比較結果が、基準クロック信号ｆｒと比較クロック信号ｆｐの位相が一致している旨を示していれば、電圧値Ｖ_ｎの信号をアトラクタ・フィルタ３に出力する。

ここで、ＣＰ９の出力信号におけるＨレベルの電圧値Ｖ_Ｈは電圧値Ｖ_ｎより高い電位であり、Ｌレベルの電圧値Ｖ_Ｌは電圧値Ｖ_ｎより低い電位であるとする。
また、電圧値Ｖ_Ｈと電圧値Ｖ_ｎの差と、電圧値Ｖ_Ｌと電圧値Ｖ_ｎの差とは、絶対値が等しく、符号が異なる電位であるものとする。
即ち、下記の関係が成立するものとする。
Ｖ_Ｈ−Ｖ_ｎ＝Ｅ（定数）
Ｖ_Ｌ−Ｖ_ｎ＝−Ｅ（定数）
ただし、Ｅ＞０とする。

したがって、比較クロック信号ｆｐが基準クロック信号ｆｒよりθだけ位相が進んでいる場合や、比較クロック信号ｆｐが基準クロック信号ｆｒよりθだけ位相が遅れている場合、ＣＰ９の出力信号の信号波形は、図１１のようになる。
ここで、図１２に示すように、電圧値Ｖ_ｎの位置を基準線として、ＣＰ９の出力信号のＨレベルの部分と、Ｌレベルの部分とを見ると、図２の電圧−周波数特性より、Ｈレベルの部分は、位相を進める要素となり、Ｌレベルの部分は、位相を遅らせる要素となる。

アトラクタ・フィルタ３は、ＣＰ９の出力信号を受けると、その出力信号を濾過して、ＶＣＯ４により発振されるクロック信号ｆｓの周波数をアトラクタ状態とする。
ＶＣＯ４は、アトラクタ・フィルタ３を通過した信号を受けると、図２の電圧−周波数特性にしたがって、その信号の電圧値に応じた周波数のクロック信号ｆｓを発振する。
ＶＣＯ４により発振されたクロック信号ｆｓは、クロック信号出力端子６から外部に出力される他に、クロック分周器５に入力される。
クロック分周器５は、ＶＣＯ４からクロック信号ｆｓを受けると、そのクロック信号ｆｓをＮ分周し、Ｎ分周後のクロック信号ｆｓを比較クロック信号ｆｐとして周波数位相比較器８にフィードバックする。

以下、図１０のスペクトル拡散クロック・ジエネレータの回路動作を定量的に記述する数式モデルについて説明する。
まず、時刻ｔ＝０における基準クロック信号ｆｒと比較クロック信号ｆｐの位相差をθとすると、時刻ｔ＞０における位相差Ψ（ｔ）は、上記実施の形態１と同様に、式（３）で与えられる。

ｎ回目（ｎは自然数）の位相比較タイミングおいて、時刻ｔ＝ｎ・Ｔにおける基準クロック信号ｆｒと比較クロック信号ｆｐの位相差（基準クロック信号ｆｒの位相から比較クロック信号ｆｐの位相を減算した位相）をθ_ｎとすると、アトラクタ・フィルタ３に入力される矩形波信号の電圧値ｈ_ｓ（ｔ）は、下記の式（１０）で示されるステップ関数Ｕ（ｔ）を用いると、比較クロック信号ｆｐが基準クロック信号ｆｒより位相が遅れている場合（θ_ｎ＞０の場合）、下記の式（１１）で与えられる。

比較クロック信号ｆｐが基準クロック信号ｆｒより位相が進んでいる場合（θ_ｎ＜０の場合）についても、アトラクタ・フィルタ３に入力される矩形波信号の電圧値ｈ_ｓ（ｔ）は、上記の式（１１）と同様になる。

ＣＰ９の出力信号の電圧値ｈ_ｓ（ｔ）を加工するアトラクタ・フィルタ３の構成は、上記実施の形態１と同様に、２つの伝達関数で表すことができる。
１番目のアトラクタ・フィルタ３の伝達関数Ｆ_１（ｓ）は、上記の式（６）で与えられ、２番目のアトラクタ・フィルタ３の伝達関数Ｆ_２（ｓ）は、上記の式（７）で与えられる。

ここで、２π／Ｔ＝ω／Ｎ、Ｎ・｜θ_ｎ｜／ω＝τ_ｎとおくと、ｎ回目の位相比較タイミングにおいて、ＣＰ９の出力信号の電圧値ｈ_ｓ（ｔ）を１番目のアトラクタ・フィルタ３の伝達関数Ｆ_１（ｓ）に作用させた場合、ｎ＋１回目の位相差θ_ｎ+1は、下記の式（１２）のようになる。

また、ｎ回目の位相比較タイミングにおいて、ＣＰ９の出力信号の電圧値ｈ_ｓ（ｔ）を２番目のアトラクタ・フィルタ３の伝達関数Ｆ_２（ｓ）に作用させた場合、ｎ＋１回目の位相差θ_ｎ+1は、下記の式（１３）のようになる。

上記の式（１２）又は式（１３）が、アトラクタ・フィルタ３のパラメータの設定値範囲を決定する数式モデルとなる。いずれの数式モデルを用いるかは、アトラクタ・フィルタ３の構成によって決める。
この実施の形態３でも、上記実施の形態１と同様に、位相面解析という方法を用いて、アトラクタ・フィルタ３のパラメータの設定値範囲を決定する。

以上で明らかなように、この実施の形態３によれば、基準クロック信号入力端子１から入力される基準クロック信号ｆｒの周期毎に、その基準クロック信号ｆｒとクロック分周器５から出力された比較クロック信号ｆｐの位相を比較する周波数位相比較器８と、周波数位相比較器８の比較結果が、その比較クロック信号ｆｐの位相が基準クロック信号ｆｒの位相より進んでいる旨を示していれば、Ｌレベルの電圧値Ｖ_Ｌの信号を出力し、その比較クロック信号ｆｐの位相が基準クロック信号ｆｒの位相より遅れている旨を示していれば、Ｈレベルの電圧値Ｖ_Ｈの信号を出力し、その基準クロック信号ｆｒと比較クロック信号ｆｐの位相が一致している旨を示していれば、電圧値Ｖ_ｎの信号を出力するＣＰ９とを設け、ＶＣＯ４が、ＣＰ９の出力信号の電圧値ｈ_ｓ（ｔ）に応じた周波数のクロック信号ｆｓを発振するように構成したので、特別な変調制御回路を搭載することなく、ＶＣＯ４により発振されるクロック信号ｆｓのスペクトル電力を充分に拡散することができる効果を奏する。

また、この実施の形態３によれば、アトラクタ・フィルタ３が、ＣＰ９からＶＣＯ４に出力される信号を濾過するように構成しているので、ＣＰ９の出力信号に歪みが含まれていても、迅速かつ高精度にＶＣＯ４により発振されるクロック信号ｆｓの周波数をアトラクタ状態に引き込むことができる効果を奏する。

実施の形態４．
図１３はこの発明の実施の形態４によるスペクトル拡散クロック・ジエネレータを示す構成図であり、図において、図１及び図１０と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態３では、ＣＰ９からＶＣＯ４に出力される信号を濾過する（ＣＰ９の出力信号を適当に削って、波形を変形する）アトラクタ・フィルタ３を実装しているものを示したが、アトラクタ・フィルタ３の代わりに、ＣＰ９の出力信号を削るだけでなく、信号の付加などの処理を含む波形変形を行うアトラクタ生成回路７を実装するようにしてもよい。
なお、アトラクタ生成回路７のパラメータの設定範囲は、図１０のアトラクタ・フィルタ３と同様に、パラメータの設定範囲を決定する数式モデル（式（１２）又は式（１３）の数式モデル）によって決定される。

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

１ 基準クロック信号入力端子、２ ＥＸ−ＯＲ型位相比較器、３ アトラクタ・フィルタ、４ ＶＣＯ（電圧制御発振器）、５ クロック分周器、６ クロック信号出力端子、７ アトラクタ生成回路、８ 周波数位相比較器、９ ＣＰ（チャージ・ポンプ）。

Claims (8)

1. 基準クロック信号の周期毎に、上記基準クロック信号と比較クロック信号の位相差を検出し、高電圧レベルと低電圧レベルの２値からなる矩形波信号であって、上記高電圧レベルと上記低電圧レベルの時間幅の差が上記位相差に比例しており、上記位相差が零であれば、上記時間幅の差が零である矩形波信号を出力する位相比較器と、
   上記位相比較器から出力された矩形波信号の電圧値に応じた周波数のクロック信号を発振する電圧制御発振器と、
   上記電圧制御発振器により発振されたクロック信号を分周し、分周後のクロック信号を比較クロック信号として上記位相比較器に出力する分周器と
   を備えたスペクトル拡散クロック・ジエネレータ。
2. 位相比較器から電圧制御発振器に出力される矩形波信号を濾過して、上記電圧制御発振器により発振されるクロック信号の周波数をアトラクタ状態とするアトラクタ・フィルタを備えたことを特徴とする請求項１記載のスペクトル拡散クロック・ジエネレータ。
3. 位相比較器から電圧制御発振器に出力される矩形波信号の波形を変形して、上記電圧制御発振器により発振されるクロック信号の周波数をアトラクタ状態とするアトラクタ生成回路を備えたことを特徴とする請求項１記載のスペクトル拡散クロック・ジエネレータ。
4. 基準クロック信号の周期毎に、上記基準クロック信号と比較クロック信号の位相を比較する位相比較器と、
   上記位相比較器の比較結果が、上記比較クロック信号の位相が上記基準クロック信号の位相より進んでいる旨を示していれば、第１の電圧値の信号を出力し、上記比較クロック信号の位相が上記基準クロック信号の位相より遅れている旨を示していれば、第２の電圧値の信号を出力するチャージ・ポンプと、
   上記チャージ・ポンプの出力信号の電圧値に応じた周波数のクロック信号を発振する電圧制御発振器と、
   上記電圧制御発振器により発振されたクロック信号を分周し、分周後のクロック信号を比較クロック信号として上記位相比較器に出力する分周器と
   を備えたスペクトル拡散クロック・ジエネレータ。
5. チャージ・ポンプから電圧制御発振器に出力される信号を濾過して、上記電圧制御発振器により発振されるクロック信号の周波数をアトラクタ状態とするアトラクタ・フィルタを備えたことを特徴とする請求項４記載のスペクトル拡散クロック・ジエネレータ。
6. チャージ・ポンプから電圧制御発振器に出力される矩形波信号の波形を変形して、上記電圧制御発振器により発振されるクロック信号の周波数をアトラクタ状態とするアトラクタ生成回路を備えたことを特徴とする請求項４記載のスペクトル拡散クロック・ジエネレータ。
7. パラメータの設定範囲を決定する数式モデルによって、アトラクタ・フィルタのパラメータの設定範囲が決定されていることを特徴とする請求項２または請求項５記載のスペクトル拡散クロック・ジエネレータ。
8. パラメータの設定範囲を決定する数式モデルによって、アトラクタ生成回路のパラメータの設定範囲が決定されていることを特徴とする請求項３または請求項６記載のスペクトル拡散クロック・ジエネレータ。

Images