JP6176635B2 - 回路パッケージを製造するための方法、回路パッケージを形成するためのシステム、回路パッケージを形成するためのコンピュータ可読プログラムを含むコンピュータ可読記憶媒体、回路デバイスおよびトランシーバ装置（フェーズド・アレイ・トランシーバ） - Google Patents

Description

本発明はトランシーバに関し、より詳細には、フェーズド・アレイ・トランシーバ・システム、デバイスおよび装置、ならびにこれらのパッケージング方法および製造方法に関する。

フェーズド・アレイ・トランシーバ・システムのパッケージのアンテナ素子は通常、均一パターンで配置される。特に、均一パターンは、放射パターンの干渉を引き起こすサイド・ローブを確実に最小限に抑えるのに役立つ。ミリメートル波周波数では、フェーズド・アンテナ・アレイは集積回路パッケージに形成可能であり、互いに隣接する複数のパッケージを回路基板上に配置することによって、より大きな規模のアレイが形成可能である。６０ＧＨｚで動作するトランシーバ・デバイスの既存のパッケージは、２８×２８ｍｍ２のボール・グリッド・アレイ（ＢＧＡ）全体にわたって設置した１６個のアンテナを利用する。

本発明の目的は、従来技術における課題を解決することにある。

一実施形態は、アンテナ素子を含む集積回路パッケージを製造するための方法を対象とする。当該方法によると、回路パッケージ用の回路レイアウトのセクションのセットのうちの第１のセクション内のアンテナ位置の第１のセットが選択される。当該方法は、回路レイアウトの他のセクション内のアンテナ位置の他のセットを選択して、当該他のセットの選択されたアンテナ位置の配置構成が、それより前に選択されたアンテナ位置のセットの選択されたアンテナ位置の配置構成と異なるようにすることをさらに含む。他のセクション内の位置の他のセットを選択することは、総アンテナ数に対する選択がなされるまで繰り返される。さらに、他のセットを選択することは、他のセクション内で、前記繰り返しによる選択で選択されない連続した位置が所定位置数を超えないように行われる。さらに、アンテナ素子は、回路パッケージを製造するために選択された位置に形成される。アンテナ位置の他のセットを選択する前記ステップの少なくとも１つに対して、前記他のセットの選択されたアンテナ位置の前記配置構成は、前記それより前に選択されたアンテナ位置のセットの選択されたアンテナ位置の前記配置構成とは１アンテナ位置だけ異なりうる。

別の実施形態は、回路パッケージを形成するためのシステムを対象とする。当該システムは、記憶媒体および計算モジュールを含む。記憶媒体は、回路パッケージ用の回路レイアウトを記憶するように構成される。さらに、計算モジュールは、回路レイアウトのセクションのセットのうちの第１のセクション内のアンテナ位置の第１のセットを選択し、回路レイアウトの他のセクション内のアンテナ位置の他のセットを選択して、他のセットの選択されたアンテナ位置の配置構成がそれより前に選択されたアンテナ位置のセットの選択されたアンテナ位置の配置構成と異なるように、および、総アンテナ数に対する選択がなされるまで位置の他のセットの選択を繰り返すように構成される。他のセットの選択は、前記繰り返しによる選択で選択されない連続した位置が回路レイアウトのいずれの部分においても所定位置数を超えないように行われる。前記アンテナ位置の他のセットの前記選択の少なくとも１つに対して、前記他のセットの選択されたアンテナ位置の前記配置構成は、前記それより前に選択されたアンテナ位置のセットの選択されたアンテナ位置の配置構成とは１アンテナ位置だけ異なりうる。

代替的実施形態は、回路パッケージを形成するためのコンピュータ可読プログラムを含むコンピュータ可読記憶媒体を対象とする。当該コンピュータ可読プログラムは、コンピュータ上で実行されると、コンピュータに複数のステップを実行させる。ステップは、回路パッケージ用の回路レイアウトのいくつか（Ｍ個）のセクションのうちの第１のセクション内のいくつか（Ｎ個）のアンテナ位置の第１のセットを選択することを含む。ここで、回路レイアウトのセクションのそれぞれは、Ｍ個の選択可能なアンテナ位置から成る。ステップは、回路レイアウトのＭ個のセクションのうちの他のセクション内のＮ個のアンテナ位置の他のセットを選択して、他のセットの選択されたアンテナ位置の配置構成がそれより前に選択されたアンテナ位置のセットの選択されたアンテナ位置の配置構成と異なるようにすることをさらに含む。ステップはまた、総アンテナ数に対する選択がなされるまで位置の他のセットを選択することを繰り返すことを含む。他のセットの選択は、前記繰り返しによる選択で選択されない位置が回路レイアウトのいずれの部分においても

個の位置を超えないように行われる。

別の実施形態は回路デバイスを対象とする。当該回路デバイスは、集積回路およびアンテナ素子のセットを含む。集積回路は、通信信号を処理するように構成される。さらに、アンテナ素子のセットは、回路に結合され、かつ、複数の位置のセクションから成る回路レイアウト上に配置される。回路レイアウトの少なくとも１つのセクションは、少なくとも回路レイアウトの他のセクションのアンテナ素子の配置構成と異なるアンテナ素子の配置構成から成る。また、使用されない位置がセクションのいずれにおいても、所定位置数を超えない。

代替的実施形態は、複数の集積回路パッケージを含むトランシーバ装置を対象とする。回路パッケージは、当該パッケージのうちのパッケージそれぞれが該パッケージに隣接するどのパッケージとも異なって方向付けされるように組み立てられる。さらに、パッケージのそれぞれはアンテナ素子のセットおよび集積回路を含む。アンテナ素子のセットは、複数の位置のセクションから成る回路基板レイアウト上で配置される。回路レイアウトの少なくとも１つのセクションは、少なくとも回路レイアウトの他のセクションのアンテナ素子の配置構成と異なるアンテナ素子の配置構成から成る。ここで、使用されない位置がセクションのいずれにおいても所定位置数を超えない。また、集積回路はアンテナ素子のセットに結合され、ａ）アンテナ素子のセットにおけるアンテナ素子から送信するための信号、または、ｂ）アンテナ素子のセットにおけるアンテナ素子から受信される信号、のうちの少なくとも一方を処理するように構成される。前記所定位置数は前記セクションの少なくとも２つに対して異なりうる。

これらの特徴および利点ならびに他の特徴および利点は、添付図面と併せて読むべき、その例示的な実施形態の以下の詳細な説明から明らかになるであろう。

本開示は、以下の図を参照して好ましい実施形態の以下の説明において詳細に示される。

本発明の原理の例示的な実施形態に従ったトランシーバ・デバイスの概観を 示す高レベルのブロック／フロー図である。 図１のトランシーバ・デバイスの別の概観を示す高レベルのブロック／フロ ー図である。 本発明の原理の例示的な態様に従った回路パッケージの上面図を示す高レベ ルのブロック図である。 図３の回路パッケージの下面図を示す高レベルのブロック図である。 例示的な実施形態に従ったアンテナの高レベルのブロック図である。 例示的な実施形態に従った回路パッケージから成る縮尺されたアンテナ・ア レイの高レベルのブロック図である。 例示的な実施形態に従ったアンテナの無作為配置を利用する回路パッケージ を含む縮尺された集積回路のシミュレートされた放射パターンを示す図である。 フィルファクタが１００％のアンテナの均一パターンの配置を利用する回路 パッケージを含む縮尺された集積回路のシミュレートされた放射パターンを示す図で ある。 図７の放射パターンがシミュレートされた縮尺された集積回路の高レベルの ブロック図である。 アンテナの均一パターンの配置を利用する集積回路パッケージを含む縮尺 されたアンテナ・アレイの高レベルのブロック図である。 図１０の縮尺された集積回路のシミュレートされた放射パターンのブロッ ク図である。 例示的な実施形態に従ったトランシーバ装置を製造するための例示的な方 法の高レベルのブロック／フロー図である。 例示的な実施形態に従ったアンテナの代替の非均一な配置を利用する集積 回路パッケージを含む縮尺されたアンテナ・アレイの高レベルの図である。 図１３の縮尺された集積回路のシミュレートされた放射パターンの図であ る。 例示的な実施形態に従った回路パッケージの断面図である。 例示的な実施形態に従ったアンテナの代替の非均一な配置を利用する集積 回路パッケージを含む縮尺されたアンテナ・アレイの高レベルの図である。 例示的な実施形態の特徴を実装することができるコンピュータ・システム の高レベルのブロック図である。 例示的な実施形態に従ったアンテナ素子の水平ポートおよび垂直ポートそ れぞれの平面Ｅおよび平面Ｈ上のシミュレートされた主偏波／交差偏波放射パターン を示す図である。 例示的な実施形態に従ったアンテナ素子の水平ポートおよび垂直ポートそ れぞれの平面Ｅおよび平面Ｈ上のシミュレートされた主偏波／交差偏波放射パターン を示す図である。

集積回路パッケージ内の均一で全面的に充填されたアンテナ・アレイの配置構成の使用により、放射パターンのサイド・ローブの発生率が低減する。しかしながら、集積回路パッケージはアンテナに加えて集積回路および配線を含むため、アンテナ素子間でおよそλ／２間隔をあけて、パッケージの全面にアンテナを充填することは、技術的に実行不可能である。ここで、λは関連のトランシーバの動作周波数の逆数であり、一般的に、集積回路によって提供される、対応するアンテナ信号は充分にはない。よって、回路パッケージ上のアンテナ素子に対して利用可能な空間がすべて充填可能とされるわけではない。λ／２でアンテナ素子を配置することによって、単一のパッケージを利用する場合に放射パターンにおける望ましくないサイド・ローブを回避することができる一方、大規模なアレイを形成するために複数のパッケージを有する回路を縮尺することによって、隣接するパッケージのアンテナ素子間に広い空間をもたらすことになる。ここで、隣接するパッケージのアンテナ素子間の広い体系化された空間によって、大規模なアレイの放射パターンの大きいサイド・ローブが観察されることになる。さらに、一定のパッケージのサイズおよび一定数の供給に対しては波長がより短く、これによりファイルファクタはより低くなるため、動作周波数が、例えば、およそ９０ＧＨｚなど比較的高い場合にこの問題は悪化する。

本明細書に記載される例示的な実施形態によると、トランシーバ・パッケージは、トランシーバのアンテナ・アレイ放射パターンの干渉誘導サイド・ローブのサイズを最小限に抑えるように構築可能であると同時に、アンテナ素子と下にある集積回路との間の接続のルーティングの簡略化を可能にする。特に、回路パッケージのアンテナ素子は明確に非均一となるように配置されて、大規模なアレイの放射パターンの総合したサイド・ローブを最小限に抑えることができる。例えば、回路レイアウトのセクションはアンテナ素子の異なる配置構成を含むことができる。さらに、アンテナ素子は、アンテナ間の所定のスペーシング閾値を超えないようにパッケージに組み込み可能である。例えば、Ｍ×Ｍのアンテナ場所のアレイがパッケージ内で利用可能であり、パッケージに組み込まれるべきアンテナ素子がＮ×Ｎあると仮定すると、アンテナ・アレイ内の連続した空きまたはダミー領域が

箇所以下であるように、アンテナ素子の場所の選択を行うことができる。このように、例えば、アレイ放射パターンのサイド・ローブの一因となる、アンテナ・アレイの広い空きまたはダミー領域を回避することができる。さらに、この閾値の使用は、縮尺された回路を形成するためにタイル状に並べられたパッケージ間の広い空き領域の発生を防止するため、パッケージを縮尺する助けともなる。また、アンテナ場所の選択肢は、パッケージのさまざまな部位における選択されたアンテナの配置構成間の差異を適度にして、集積回路素子とアンテナとの間の接続のルーティングを容易にすることができるように構成可能である。

当業者には理解されるように、本発明の態様は、システム、方法、装置、デバイスまたはコンピュータ・プログラム製品として具体化されてよい。したがって、本発明の態様は、すべてハードウェアの実施形態、すべてソフトウェアの実施形態（ファームウェア、常駐ソフトウェア、マイクロコードなどを含む）、またはソフトウェアの態様とハードウェアの態様とを組み合わせた実施形態の形態を取ることができ、これらは、本明細書において、一般的に「回路」、「モジュール」または「システム」と呼ばれることがある。さらに、本発明の態様は、自身の上に具体化されたコンピュータ可読プログラム・コードを有する１つまたは複数のコンピュータ可読媒体内に具体化されたコンピュータ・プログラム製品の形態を取ることができる。

１つまたは複数のコンピュータ可読媒体の任意の組合せを利用することができる。コンピュータ可読媒体は、コンピュータ可読信号媒体またはコンピュータ可読記憶媒体とすることができる。コンピュータ可読記憶媒体は、例えば、これらに限定されるものではないが、電子的、磁気的、光学的、電磁気的、赤外線もしくは半導体のシステム、装置またはデバイス、あるいは前述のいずれかの適切な組合せとすることができる。コンピュータ可読記憶媒体のより具体的な例（非網羅的なリスト）は、１つまたは複数の配線を有する電気的接続、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、消去可能なプログラム可能読み出し専用メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、光ファイバ、ポータブル・コンパクト・ディスク型読み出し専用メモリ（ＣＤ−ＲＯＭ）、光記憶デバイス、磁気記憶デバイス、または前述のいずれかの適切な組合せを含む。本文書の文脈において、コンピュータ可読記憶媒体は、命令実行システム、装置もしくはデバイスによって、またはこれらと接続して用いるために、プログラムを収容し、または格納することができる任意の有形媒体とすることができる。

コンピュータ可読信号媒体は、例えば、ベースバンド内で、または、搬送波の一部として、コンピュータ可読プログラム・コードを内部に具体化した、伝搬されるデータ信号を含むことができる。このような伝搬される信号は、これらに限定されるものではないが、電磁気、光、またはこれらの任意の適切な組合せを含む、種々の形態のいずれかを取ることができる。コンピュータ可読信号媒体は、コンピュータ可読記憶媒体ではなく、かつ、命令実行システム、装置もしくはデバイスによって、またはこれらと接続して用いるために、プログラムを通信し、伝搬し、または移植することができる、任意のコンピュータ可読媒体とすることができる。

コンピュータ可読媒体上に具体化されるプログラム・コードは、これらに限定されるものではないが、無線、有線、光ファイバ・ケーブル、無線周波数など、または前述のいずれかの適切な組合せを含む、いずれかの適切な媒体を使用して送信することができる。本発明の態様の動作を実行するためのコンピュータ・プログラム・コードは、Ｊａｖａ（Ｒ）、Ｓｍａｌｌｔａｌｋ、Ｃ＋＋などのようなオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語または同様なプログラミング言語のような、従来の手続き型プログラミング言語を含む、１つまたは複数のプログラミング言語の任意の組合せで記述することができる。プログラム・コードは、全体がユーザのコンピュータ上で実行される場合もあり、独立したソフトウェア・パッケージとして、一部がユーザのコンピュータ上で実行される場合もあり、一部がユーザのコンピュータ上で実行され、一部が遠隔コンピュータ上で実行される場合もあり、または全体が遠隔コンピュータもしくはサーバ上で実行される場合もある。後者のシナリオの場合、遠隔コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）もしくは広域エリア・ネットワーク（ＷＡＮ）を含むいずれかのタイプのネットワークを通してユーザのコンピュータに接続される場合もあり、または（例えば、インターネット・サービス・プロバイダを使用したインターネットを通して）外部のコンピュータへの接続がなされる場合もある。

本発明の態様は、本発明の実施形態による方法、装置、システム、デバイスおよびコンピュータ・プログラム製品のフローチャート図またはブロック図あるいはその両方を参照して、後述されている。フローチャート図またはブロック図あるいはその両方の諸ブロック、ならびにフローチャート図またはブロック図あるいはその両方内のブロックの組合せは、コンピュータ・プログラム命令によって実装可能であることが理解されるであろう。これらのコンピュータ・プログラム命令を、汎用コンピュータ、専用コンピュータ、または他のプログラム可能データ処理装置のプロセッサに与えて、マシンを製造し、その結果、コンピュータまたは他のプログラム可能データ処理装置のプロセッサによって実行される命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定された機能／作用を実装するための手段を作り出すようにすることができる。

これらのコンピュータ・プログラム命令を、コンピュータ、他のプログラム可能データ処理装置、または他のデバイスに特定の方式で機能するように指示することができるコンピュータ可読媒体内に記憶して、それにより、そのコンピュータ可読媒体内に記憶された命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定された機能／作用を実行する命令を含む製品を製造するようにすることもできる。コンピュータ・プログラム命令を、コンピュータ、他のプログラム可能データ処理装置、または他のデバイスにロードして、コンピュータ、他のプログラム可能装置、または他のデバイス上でコンピュータ実装プロセスを生成するための一連の動作ステップを実行させ、それにより、コンピュータまたは他のプログラム可能装置上で実行される命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定された機能／作用を実行するためのプロセスを提供するようにすることもできる。

図１７を参照して、本発明の原理の態様を実装可能な例示的なコンピュータ・システム１７００を示す。コンピュータ・システム１７００はプロセッサ１７１０およびメモリ１７０２を含むことができる。メモリ１７０２は、ランダム・アクセス・メモリ（ＲＡＭ）１７０６および読み出し専用メモリ（ＲＯＭ）１７０８を含むことができる。また、メモリ１７０２はコンピュータ可読記憶媒体１７０４をさらに含むことができる。コンピュータ可読記憶媒体１７０４は、プロセッサ１７１０によって実行可能な命令のプログラムを記憶することができる。特に、プロセッサ１７１０は、本明細書に記載した方法の特徴を含むことができるメモリ１７０２上に記憶された命令を実行する計算モジュール１７１２を実装する。より詳細に後述されるように、計算モジュール１７１２は、回路パッケージもしくは縮尺された集積回路またはその両方の設計あるいは製造あるいはその両方において、本発明の原理のいくつかの態様を具体化かつ実装することができる。コンピュータ・システム１７００は、例えば、コンピュータ・システム１７００とデバイスとの間のデータ通信のために外部デバイスに結合可能な物理ポートまたはＷｉＦｉデバイスを含むことができる入出力（Ｉ／Ｏ）インターフェース（複数可）１７１４をさらに含むことができる。このようなデバイスは、表示デバイス１７１６、ローカル・エリア・ネットワーク（ＬＡＮ）およびインターネットを含む外部ネットワークへ接続するためのルータなどのネットワーク・デバイス１７２０、ならびに、マウスおよびキーボードなどの他の外部デバイス１７１８を含むことができる。

図面のフローチャートおよびブロック図は、本発明のさまざまな実施形態によるシステム、方法およびコンピュータ・プログラム製品の考えられる実装のアーキテクチャ、機能性および動作を示す。この関連で、フローチャートまたはブロック図内の諸ブロックは、指定の論理機能（複数可）を実装する１つまたは複数の実行可能命令を含むモジュール、セグメント、またはコードの一部を表すことができる。さらに、いくつかの代替的実装形態では、ブロック内に示されている機能が、図面に示されているのとは異なる順序で生じてもよいということに留意されたい。例えば、関連する機能性次第で、連続して示されている２つのブロックが実際には事実上同時に実行されてもよく、または、それらのブロックが逆順で実行されることがあってもよい。さらに、フローチャート図またはブロック図あるいはその両方の各ブロック、およびフローチャート図またはブロック図あるいはその両方内の諸ブロックの組合せは、指定の機能もしくは作用を実行する専用ハードウェア・ベース・システム、または専用ハードウェアおよびコンピュータ命令の組合せにより実装することができるということにも留意されたい。

本発明は、基板を有する所与の例示的なアーキテクチャに関して説明するが、他のアーキテクチャ、構造、基板材料、およびプロセスの特徴ならびにステップを、本発明の範囲内で変更することができることを理解されたい。

層、領域、または基板などの要素が別の要素の「上に」ある、または「覆って」いると言及された場合、それが他の要素の直接上にあることも、介在する要素が存在することもあることを理解されたい。これに対し、ある要素が別の要素の「直接上に」ある、または「直接覆って」いると言及された場合、介在する要素は存在しない。同様に、層、領域または基板として説明されたある要素が別の要素の「真下に」または「下に」あると言及された場合、それがその別の要素の直接真下にあることも、介在する要素が存在することもあることを理解されたい。これに対し、ある要素が別の要素の「直接真下に」または「直接下に」あると言及され場合、介在する要素は存在しない。また、ある要素が別の要素に「接続される」または「結合される」と言及された場合、その要素は、その別の要素に直接接続もしくは結合されても、または介在する要素が存在してもよいことも理解されるであろう。これに対し、ある要素が別の要素に「直接接続される」または「直接結合される」と言及された場合、介在する要素は存在しない。

集積回路チップの設計は、グラフィカル・コンピュータ・プログラミング言語で作成され、コンピュータ記憶媒体（ディスク、テープ、物理ハード・ドライブ、またはストレージ・アクセス・ネットワークにおけるような仮想ハード・ドライブなど）に記憶されてよい。設計者がチップまたはチップを製造するのに使用されるフォトリソグラフィのマスクを製造しない場合、当該設計者は、結果の設計を、物理的手段によって（例えば、設計を記憶する記憶媒体のコピーを提供することによって）または電子的に（例えば、インターネットを通して）、製造施設に直接的にまたは間接的に送信することができる。記憶された設計は、次に、フォトリソグラフィのマスクの製造のために適切な形態（例えば、ＧＤＳＩＩ）に変換され、それが通常、ウェハ上に形成されるべき当該チップの設計の複数のコピーを含む。フォトリソグラフィのマスクは、エッチングされるかその他の方法で処理されるべきウェハ（またはその上の層あるいはその両方）の範囲を画定するために用いられる。

本明細書に記載される方法を、集積回路チップの製造に使用することができる。その結果得られる集積回路チップは、粗ウェハの形で（すなわち、複数のパッケージ化していないチップを有する単一ウェハとして）、むき出しのダイとして、またはパッケージ化した形で製作者から配布することができる。後者の場合、チップは単一チップ・パッケージ（リードがマザーボードまたはその他の高レベル・キャリアに固定されたプラスチック・キャリアなど）またはマルチチップ・パッケージ（表面相互接続または埋設相互接続の一方または両方を有するセラミック・キャリアなど）内に搭載される。いずれの場合も、チップは次に、（ａ）マザーボードなどの中間製品、または（ｂ）最終製品のいずれかの一部として、他のチップ、個別回路素子またはその他の信号処理デバイスあるいはそれらすべてと統合される。最終製品は、おもちゃおよびその他のローエンド適用例から、表示装置、キーボードまたはその他の入力デバイス、および中央処理装置を有する高度なコンピュータ製品に及ぶ、集積回路チップを含む任意の製品とすることができる。

ここで、同様の参照符号は同じか同様の要素を表す図面を参照するが、最初に図１および図２を参照すると、例示的な実施形態によるトランシーバ・システム、装置およびデバイス１００が示されている。トランシーバ・システム１００は、パッケージ化された集積回路（ＩＣ）を互いに隣接してタイル状に並べることによって基板レベルでより大きいスケーラブルなアレイを構築するのに適したパッケージ内アンテナ・アレイを有するＳｉＧｅ ＢｉＣＭＯＳ（バイポーラ接合相補型金属酸化物半導体）Ｗ帯フェースドアレイ・チップセットとして実装可能である。その設計にはパッケージ内アンテナ技術を使用することができ、好ましい実施形態には、９０ＧＨｚの中心周波数かつおよそ±６ＧＨｚの帯域幅で間隔をあけたλ／２素子によって形成されたアレイの少なくとも一部を有する少なくとも４×４アレイが含まれる。この実施形態におけるアンテナ素子１０２は二重偏波を有し、２８８ピンＢＧＡパッケージを使用して実装可能である。さらに、トランシーバ・システム１００の受信機（Ｒｘ）部１０４Ｖおよび１０４Ｈは、２偏波のそれぞれにつき１６個ある、３２個の入力１０３と、中間周波数（ＩＦ）が垂直（Ｖ）偏波である場合の１０８ＶおよびＩＦが水平（Ｈ）偏波である場合の１０８Ｈの２つの出力とを有し、それによって、両方の直交偏波を同時に受信することができる。よって、トランシーバ・システム１００のＲｘ部１０４Ｖおよび１０４Ｈは、１６素子の２つのグループ内に各アンテナ偏波につき１つ配置される３２個の無線周波数（ＲＦ）フロントエンド１０９から成る。このアーキテクチャによって、両方の偏波における同時受信が可能になる。トランシーバ・システム１００の送信機（Ｔｘ）部１０６は１６個の出力１０７を有することになり、それによって、各偏波における送信が可能とされる。

トランシーバ・システム１００のＲｘ部１０４Ｖおよび１０４Ｈは、ＲＦ経路移相および利得等化を行った後、ＩＦに対するＲＦ電力合成およびダウンコンバージョンを行うように構成される。Ｒｘ部１０４Ｖおよび１０４Ｈは、レジスタ・アレイの制御とビーム制御とを行うためのデジタルＩ／Ｏモジュール１２１を含む。各入力１０３に対して、デジタル制御装置１１０は低雑音増幅器（ＬＮＡ）１１２を制御することができ、移相器１１４を制御して利得等化および移相を実行することができる。さらに、１６素子サブアレイ１０４Ｖおよび１０４Ｈのそれぞれは、独立した電力合成器１１６およびダウンコンバート・ミキサ１２２を含む。例えば、Ｒｘアレイ１０４Ｖおよび１０４Ｈのそれぞれにおける１６：１ＲＦ電力合成器は、電力合成機能を実装することができる。さらに、共通の周波数逓倍器１１８は、両方のアレイ１０４Ｖおよび１０４Ｈに対してオフチップ局部発振器（ＬＯ）基準信号１２０を与えることができ、Ｒｘアレイ１０４Ｖおよび１０４Ｈのそれぞれにおいてミキサ１２２を利用して入力信号のＩＦへのダウンコンバージョンを実行することができる。広く分離した素子間の位相コヒーレンスを維持するために、ＬＯ基準信号１２０は基板レベルで分配され、その後逓倍されてミキサ１２２に対して内部ＬＯ信号を作成する。図６に示される分離した合成器ＩＣ１５０は、ＲｘＩＣ出力１０８Ｖおよび１０８ＨからのＩＦ信号を合成して、基板レベルのＬＯ基準信号１２０を与える。

類似して、トランシーバ・システム１００のＴｘ部１０６はディストリビュータＩＣ（図示せず）からＩＦ信号１２４を受信し、その信号をＲＦにアップコンバートし、ＲＦ配電を行い、ＲＦ経路移相および振幅制御を実行し、電力増幅を行う。トランシーバ・システム１００のＴｘ部１０６は図２に示される。ここで、Ｔｘ部１０６は代わりに、各偏波で送信可能である。Ｒｘ部と同様に、Ｔｘ部１０６は、レジスタ・アレイの制御とビーム制御とを行うためのデジタルＩ／Ｏモジュール１２５を含む。Ｔｘ部１０６は、オフチップＬＯ基準信号１２０を受信しかつその信号を逓倍する周波数逓倍器１２２を含む。そして、アップコンバート・ミキサ１２６は逓倍された信号とＩＦ信号１２４とを合成して、それを水平方向または垂直方向いずれかに偏波させて、その信号をＲＦにアップコンバートすることができる。１：１６配電網１２８は、アップコンバートされた信号を受信し、その信号を１６個のＲＦフロントエンド１３０に分配する。ＲＦフロントエンド１３０のそれぞれは、それぞれのデジタル制御モジュール１３２によって制御される。フロントエンド１３０のそれぞれは、ＲＦ経路移相を実行する移相器１３１と振幅制御を実行する増幅器１３３とを含む。１６個のＲＦ位相フロントエンド１３０のそれぞれにおいて、アンテナ１０２への両方の偏波給電ラインを駆動するために、電力増幅のための最終電力増幅器（ＰＡ）段階１３４Ｖおよび１３４Ｈの２つのコピーが含まれる。デジタル制御モジュール１３２を通して、最終ＰＡ段階１３４Ｖおよび１３４Ｈのうちの１つのみが、所望の偏波に応じてどんな時でもアクティブである。この方式は、ＩＣ面積を増やし、実効的な出力電力を減らすことになるＲＦスイッチの使用を回避する。送信機部および受信機部の両方における移相ＲＦフロントエンドは、位相および振幅の５〜７ｂのデジタル制御を実行し、ローカル・メモリ・アレイを含んで、ビーム・ステアリング動作およびアレイ全体における較正を促進する。

アンテナ１０２はそれぞれ、二重偏波の開口部結合型積層パッチ・アンテナである。二重偏波アンテナ１０２の１つの可能な構造が図５に示されており、これには、水平偏波用ポート５０２と垂直偏波用ポート５０４とが含まれる。前置きのシミュレーションは、アンテナ１０２が少なくとも反射減衰量１５％の帯域幅と、２５ｄＢより良好なポート絶縁とを有することを示す。図１８および図１９は、水平ポートおよび垂直ポートそれぞれの平面Ｅおよび平面Ｈ上のシミュレートされた主偏波／交差偏波放射パターンを示す。アンテナの前後比は１７ｄＢを上回る。

上述のように、１つの例示的な態様によると、提案されたトランシーバはアレイ放射パターンのサイド・ローブを最小限に抑えるようにパッケージ化されることによって、通信信号の品質悪化を回避することができる。アンテナを有するパッケージは、Ｍ×Ｍポイントのグリッドまたはマトリックスに相当するサイズを有することを特徴とする。グリッド内のポイント間のスペーシングはおよそλ／２であり、ここで、λは上記のようにアンテナ・アレイの対象波長である。パッケージは、Ｎ×Ｎアンテナのセットを共に供給するか、Ｎ×Ｎアンテナのセットに結合されるＩＣのセットを収容する。この場合、Ｎ＜Ｍである。パッケージ内のＭ×Ｍの可能なアンテナ場所の中で、Ｎ×Ｎの場所のみが占有される。さらに、パッケージは、ｘおよびｙ寸法の両方でタイル状に並べられて、大規模なアレイを形成するものとなる。例示的な実施形態は、個別のパッケージ内のアンテナ場所を選択して、アレイからの放射パターンのサイド・ローブを最小限に抑える一方、ミリ波周波数におけるＩＣとパッケージとの間のルーティングの実際的制限の原因となっている。

ｘおよびｙ方向のアンテナ間のスペーシングのそれぞれが連続変数となると考えると、利用可能な空間におけるアンテナの無作為母集団は、全範囲の変数のサンプルを一様に抽出しようとする。この配置構成は図３および図６に示されており、これはサイド・ローブの低減化をもたらす。例えば、図３は、１つの可能なトランシーバ・パッケージ３００の上面図を示す。図３のアンテナ素子１０２の配置構成は一例に過ぎない。アンテナ素子１０２の他の配置構成はパッケージ３００内で実装可能である。トランシーバ・パッケージ３００は、図３の線３０２によって示されるパッケージの部位の真下にあるフェーズド・アレイ・トランシーバ・システム１００を、フリップチップ技術を使用してアンテナ１０２に接続する。Ｗ帯入出力はパッケージ３００上でビア３０４および５０Ω相互接続３０６を通してアンテナにルーティングされ、一方で、直流（ＤＣ）およびアナログ接続３０８はボール・グリッド・アレイにルーティングされる。図６で示されるように、複数のパッケージ３００はプリント回路基板に取り付けることができ、それによって、タイル状に並べられた大きな素子のアレイ６００を可能にし、素子６０２のそれぞれはパッケージ３００として実装可能である。

図３に示されるように、本発明の原理の一実施形態は、フラクタル・パターンで、６４個のアンテナ１０２を各トランシーバ・システム１００に対して１６個組み入れる、４つのトランシーバ・システム１００のパッケージを対象とする。図４にはパッケージ３００の下面図が示されており、ここで、素子４０２はＤＣとベースバンドとの接続に利用されるＢＧＡの部分を示す。４つのトランシーバ・システム１００の間でＤＣ相互接続３０８およびデジタル相互接続３０６を共用することによって、４つのトランシーバ・システム１００すべては１６×１６ｍｍ２のパッケージに適合可能となり、その結果６４％のアレイのフィルファクタをもたらす。図６に示されるように、このフィルファクタは、パッケージが結合される場合、任意に大きなアレイに対して維持されることになる。図６は、複数のパッケージ６０２（サブアレイ）をタイル状に並べる方法を示す。この方法は、さまざまなパッケージにわたって接触する接地平面を与えるように、パッケージ３００と共に実装可能である。例えば、６４個のアンテナを有するこれらのパッケージ６０２のそれぞれを、二次元グリッド上でタイル状に並べることができる。

上記のように、図３のアンテナ素子１０２の不規則で非均一なランダム・パターンによって、アレイ放射パターンのサイド・ローブが確実に最小限に抑えられる実質的な利益がもたらされる。非均一なアレイの影響を判断するために、アレイのアレイ放射パターンを、全面的に充填された均一なアレイの放射パターンと比較するためのシミュレーションを行った。図７は、図３のアンテナのフラクタル・パターンを用いた１６×１６ｍｍ２のパッケージ（合計１６００個のアンテナ）上の１０×１０のアレイの４×４のタイルに対してシミュレートされたアレイ・パターン７００を示す。次に、図８は、１６×１６ｍｍ２のパッケージ（合計１０２４個のアンテナ）上の６４素子アレイの４×４のタイルに対してシミュレートされたアレイ・パターン８００を示す。図９は、図３のアンテナのフラクタル・パターンを用いた１６×１６ｍｍ２のパッケージを示す。パターン７００および８００の両方は１．２度のアンテナ・ビーム幅を有する。図７および図８に示されるように、非均一なアレイによって、均一なアレイに存在しないさらなるサイド・ローブがもたらされる。しかしながら、１００素子アレイの−２１ｄＢに対し、６４素子アレイにおけるピークのサイド・ローブ・レベルは−２０ｄＢであり、追加のサイド・ローブは−２５ｄＢ以下である。振幅漸減またはデジタル補正はアレイに適用されず、その両方を使用してサイド・ローブ性能を大幅に改善することができることに留意すべきである。サイド・ローブ・レベル抑圧のない実平面アレイは、−１０〜−１５ｄＢの範囲のサイド・ローブ・レベルを示す傾向がある。アンテナ間の結合はこの挙動における大きな要因である。これにより、非均一なアレイと均一なアレイとの間のシミュレートされたサイド・ローブ・レベルの差異は、実際には些細なものとなる。

図３、図６および図９の配置構成はアレイ放射パターンのサイド・ローブを低減させることに関して利益となるが、かかる配置構成は複数のＩＣを収容するミリ波パッケージを設計する上で実装することは比較的困難である場合がある。例えば、この場合、ＩＣから各アンテナへのルーティングをカスタマイズしなければならないことになる。さらに、特定の場所へのルーティングは可能でないかもしれないし、または過度の損失、結合もしくは移相という結果になるかもしれない。

ＩＣルーティング問題に対処する１つの直接的な方法は、Ｎ×Ｎアンテナを一緒にまたは同一のサブグループ内で配置することである。この手法はパッケージ設計の観点からすると最も容易な方法である。Ｎ×Ｎアンテナを一緒にまたは同一のサブグループ内で配置することによって生じるアンテナ１０２の配置構成１０００は図１０に示されている。しかしながら、この単純なアンテナ配置の方策は、アンテナ素子１０２間の体系化されたスペーシング１００２、１００４をもたらす。この決定論的な配置は、何度もサンプルとして抽出されるｘおよびｙアレイ寸法の変数に対してある値をもたらす場合があるが、サンプルとしてまったく抽出されない値も中にはある。換言すると、このような配置の方策は、アンテナのない体系化されたまたは周期的な領域を生み出す。配置構成内のこのような領域は、配置構成１０００のアレイ放射パターン１１００を示す図１１に示されるように、大きくかつ体系化されたサイド・ローブをもたらす。

本明細書に記載の本発明の原理の態様は、アレイ放射パターンのサイド・ローブを大幅に低減し、かつ、製造中のＩＣとアンテナとの間のルーティングを容易にするパッケージを提供することができる。図１２は、例示的な実施形態に従った回路パッケージを設計かつ製造するための方法１２１０を示す。方法１２１０は、組み立て方法１２３０と組み合わせることによってトランシーバ装置を製造するための方法１２００に組み込み可能である。しかしながら、方法１２１０および１２３０を独立的に行うことができることは理解されたい。さらに、少なくとも方法１２００の一部を、図１７のシステム１７００のプロセッサ１７１０といった、コンピュータ・システムのプロセッサによって行うことができる。ここで、プロセッサ１７１０によって実装される計算モジュール１７１２は、方法１２１０または方法１２３０あるいはその両方の１つまたは複数の部分を、記憶媒体１７０４に記憶された回路レイアウトに適用することができる。回路レイアウトは、例えば、パッケージ３００のＭ×Ｍの可能なアンテナ場所をもとにすることができる。さらに、計算モジュール１７１２は、方法１２１０または方法１２３０あるいはその両方のステップを含む命令のプログラムを実装することができる。

方法１２１０および１２００はステップ１２１２で開始し、そこで、計算モジュール１７１２は、回路パッケージの回路レイアウトのセクションのセットまたは複数のセクションのうちの第１のセクション内のアンテナ位置の第１のセットを選択することができる。セクション内で選択されない位置の連続する位置数が所定数Ｋを超えないような選択を行うことができる。例えば、セクションのセットまたは複数のセクションは、パッケージ３００の可能なアンテナ場所のＭ×Ｍマトリックスの積み重ねられた行を表すことができる。さらに、計算モジュール１７１２は、Ｍ×Ｍマトリックスの行の可能なまたは選択可能なアンテナ位置からＮ個のアンテナ位置を選択するように構成可能である。この場合、Ｎ×Ｎはパッケージに形成されるべきアンテナの総数である。ここで、行には

個までの空き位置が存在し得る。ここで記載される「第１の行」はＭ×Ｍマトリックスの最初の行である必要がないことに留意されたい。

ステップ１２１４では、計算モジュール１７１２は、回路レイアウトの他のセクション内のアンテナ位置の他のセットを選択して、当該他のセットの選択されたアンテナ位置の配置構成がそれより前に選択されたアンテナ位置のセットの選択されたアンテナ位置の配置構成と異なるようにする。例えば、配置構成内の少なくとも１つの位置がそれより前に選択されたアンテナ位置のセットの配置構成と異なるように、他のセクションのアンテナ位置の配置構成の選択を行うことができる。ここで、他のセクションは、例えば、第１のセクションより上にある行または第１のセクションより下にある行を含むＭ×Ｍマトリックスの任意の他の行とすることができる。さらに、他の行は隣接する行とすることができる。また、計算モジュール１７１２は、他のセクションからＮ個のアンテナ位置を選択するように構成可能である。

方法１２１０は次に、ステップ１２１６に進むことができ、そこで、計算モジュール１７１２は、アンテナ位置の総数に対する選択を行ったかどうかを判定することができる。上記の例では、計算モジュール１７１２は、パッケージ内に含まれるべきＮ×Ｎアンテナすべてに対するアンテナ位置の選択を行ったかどうかを判定することができる。当該選択を行わなかった場合、方法は次にステップ１２１４に進むことができ、かつ、繰り返し行われてよい。アンテナ位置の総数に対する選択が行われた場合、方法は次にステップ１２１８に進むことができ、そこで、計算モジュール１７１２は、選択されたアンテナ位置を含む回路レイアウトを出力することができる。

上記のように、計算モジュール１７１２を、セクション内で選択されない位置の連続する位置数が所定位置数（Ｋ）を超えないような選択をステップ１２１２および１２１４で行うように構成することができる。例えば、計算モジュール１７１２は、ｘ方向またはｙ方向いずれかにおける

個を超える連続した空間（空きの場所または未使用の場所）を回避するように、ある行から隣の行へアンテナ場所を変更することによって、ステップ１２１４を繰り返し行うことができる。よって、計算モジュール１７１２は、選択されない位置の連続する位置数がマトリックスの任意の行または列の

個の所定位置数を超えないようにステップ１２１２および１２１４を行うことができる。実際、計算モジュール１７１２はステップ１２１２および１２１４を行って、選択されない位置の連続する位置数が回路レイアウトのいずれの部分においてもＫ個の所定位置数を超えないようにすることができる。１つの例示的な態様によると、計算モジュール１７１２は、垂直方向で順番にＭ×Ｍマトリックスの行についてステップ１２１２および１２１４の選択を行うことができる。ここで、１つまたは複数の行をステップ１２１２および１２１４のいずれかを行う際に飛ばすことができる。さらに、計算モジュール１７１２は、ステップ１２１４に関して上述した「予め選択されたアンテナ位置のセット」が直前の選択ステップで選択されたアンテナ位置のセットであるように選択できるのが好ましい。よって、選択されたアンテナ位置の配置構成の差異は、直前の選択ステップで選択されたアンテナ位置のセットの配置構成に関して生じる。さらに、計算モジュール１７１２は、選択された配置構成ができるだけ多くの予め選択された配置構成に対して特有であるように、選択されたアンテナ位置の配置構成を選択するのが好ましい。また、計算モジュール１７１２は、ステップ１２１４を繰り返す際に選択されたアンテナ位置の選択された配置構成と、直前の選択ステップで選択されたアンテナ位置の配置構成との差異ができるだけ少ないように、アンテナ位置の配置構成を選択するのが好ましい。よって、好ましい実施形態では、計算モジュール１７１２は、利用される連続して選択されない位置の連続する位置数に関する制約に応じて、回路レイアウトのｘ方向およびｙ方向で（すなわち、マトリックス実装が採用される場合、任意の行または列で）または回路レイアウトのいずれの部分においてもあるいはそれらすべてで、連続して選択されない位置の連続する位置数を回路レイアウトのセクション内で所定位置数を超えないという制約を満たすことが可能な場合、直前の選択ステップで選択されたアンテナ場所のセットに対する配置構成が特有であるように、直前の選択ステップで選択されたアンテナ場所のセットに対してアンテナ場所の変更を一箇所のみとするように構成される。

パッケージ設計の観点から、各行のアンテナ場所間の変更数が少ないほど、ＩＣとアンテナとの間のルーティングがより体系化されかつ予測可能になり、それによって、パッケージおよびアンテナの性能の信頼度が増す。一方、アンテナ間の広い体系化された空間を有することにより、サイド・ローブが大きくなる。そのため、パッケージ内の所与のＮ、Ｍ、およびＩＣ数について、最適な解決策があり、方法１２１０において判定されかつ適用され得る。このため、所定位置数を、ステップ１２１２または１２１４あるいはその両方の各性能に対して同じとする必要はない。例えば、上記で示されたマトリックス内のＮ、Ｍ、およびＩＣ数の値による最適な解決策を適用するために、回路レイアウトのさまざまなセクションを、上記の実施形態の変形例において、ステップ１２１４の繰り返しによる選択で選択されない連続した位置のさまざまな対応する所定数を有するように指定することができる。

ステップ１２２０では、上述のように、ステップ１２１２および１２１４で選択された回路レイアウトの位置にアンテナ素子を形成することができる。例えば、回路レイアウトの位置にアンテナ素子を形成してパッケージ３００を形成することができる。この場合、方法１２００に従って選択されたアンテナの配置構成を形成してパッケージ３００を生成することができる。特定の配置構成例を図１３に示すが、この例は本明細書でより詳細に後述される。選択されない位置は、空いた位置またはダミー・アンテナで充填される位置に対応可能であり、この場合、形成ステップ１２２０はトランシーバ・システム１００を作動させること、またはトランシーバ・システム１００を選択されたアンテナ素子のみに結合することを含むことができることに留意されたい。さらに、計算モジュール１７１２はアンテナ素子１０２の回路レイアウト上への物理的な自動化された形成を指示することができることにも留意されたい。

ステップ１２２２では、回路パッケージの製造を完了することができる。例えば、上述されるように、アンテナ素子１０２はトランシーバ・システム１００に結合されてパッケージ３００を形成することができる。さらに、計算モジュール１７１２は、ステップ１２２２でパッケージ３００の物理的な自動化された製造を指示することができる。

その後、方法１２００は、パッケージ組み立て方法１２３０に進むことができる。方法１２３０によって、方法１２１０に従って生成された複数のパッケージ３００を組み立てることができ、方法１２３０を、方法１２１０を実装する製造エンティティとは異なる製造エンティティによって行うことができる。上記のように、方法１２１０および１２３０を独立して行うことができる。ステップ１２１２〜１２１８はまた、回路レイアウトを設計することを対象とした実施形態のための独立した方法を形成することもできることに、さらに留意されたい。

方法１２３０をステップ１２３２で開始することができる。ここで、方法１２１０に従って製造された回路パッケージを受け取ることができる。

ステップ１２３４では、受け取った回路パッケージを配置しかつ組み立てることができる。ここで、１つの例示的な態様によると、計算モジュール１７１２は、ステップ１２３４の実行を指示することができる。ステップ１２３４に従って実装可能なパッケージ３００の配置構成例１３００が図１３に示されている。ここで、パッケージ３００のそれぞれは、ステップ１２２０に従って形成可能なアンテナ素子１０２の配置構成１３０２を含むことができる。図１３で示される特定の例では、１６個のパッケージ３００（４×４パッケージ）を組み立てて縮尺されたＩＣ１３００を形成する。ＩＣ１３００に対応するシミュレートされたアレイ放射パターン１４００を図１４に示す。このアレイ・パターンは、図３の理想的な解決策によって達成されるものと非常に類似したサイド・ローブのレベルを有する。

この例では、パッケージ３００のそれぞれがタイル状に並べられる場合、あるパッケージと他のパッケージとの間に

個を上回るアンテナ場所の空間が現れることに留意されたい。上記のように、アンテナ間の広い体系化された空間によって、サイド・ローブが大きくなる。ステップ１２３４において、これらの空所が周期的に存在するのを回避するために、パッケージ３００を、受け取った回路パッケージのうちの所定のパッケージそれぞれを、当該所定のパッケージに隣接するいずれのパッケージとも異なって方向付けされるように配置かつ組み立て可能である。換言すると、パッケージ３００は非均一に方向付けされてタイル状に並べられる。例えば、隣接するパッケージを互いに対して９０度回転させることができる。この配置構成１６００の一例を図１６に示す。ここでは、所定のパッケージ３００のそれぞれを、当該所定のパッケージに隣接するいずれのパッケージに対しても９０度回転させる。

ステップ１２３６において、トランシーバ装置の製造を完了することができる。

方法１２１０および１２３０の製造の詳細に関して、図１５に示されるように、パッケージ３００を複数の副積層物によって製造可能であることに留意されたい。例えば、パッケージ３００は、その上にアンテナ素子１０２が図３に示されるフラクタル・パターンか図１３の非均一なパターン１３０２で形成可能である副積層物１５０２を含むことができる。パッケージは副積層物１５０４を含むこともできる。一部の副積層物について縁のメッキ処理を行うことができる。さらに、縁のメッキ処理を使用して、接地アンテナとしての副積層物１５０４に接続される縁１５０６を形成することができる。また、メッキ処理された縁は互いに直接はんだ付けされて、板１５１０上のＢＧＡ１５０８の組み立て中または組み立て後に共晶はんだ１５０７を形成することができる。

本明細書で上述された実施形態によって、アンテナ・アレイ放射パターンのごくわずかな干渉誘導サイド・ローブを有する回路パッケージの製造が可能になる。さらに、本明細書に記載されるアンテナ素子の配置構成によって、アンテナ素子と下にある集積回路との間の接続のルーティングの簡略化も可能になる。

フェーズド・アレイ・トランシーバを対象とするシステム、方法、装置およびデバイスの好ましい実施形態を説明したが（これらは例示であることが意図され、限定することを意図するものではない）、当業者であれば、上記の教示に鑑みて、修正および変形をなし得ることに留意されたい。したがって、開示された特定の実施形態において変更をなすことができ、それらは添付の特許請求の範囲によって概説される本発明の範囲内にあることを理解すべきである。本発明の態様を、特許法によって要求される詳細および特殊性と共に上記のように説明したが、特許請求され特許証によって保護されることを望む事項は、添付の特許請求の範囲に示される。

Claims (10)

1. 回路デバイスであって、
   通信信号を処理するように構成される集積回路と、
   前記回路に結合されるアンテナ素子のセットであって、前記アンテナ素子のセットは複数の位置のセクションを含む回路レイアウト上に配置され、前記回路レイアウトの少なくとも１つのセクションは前記回路レイアウトの少なくとも他のセクションのアンテナ素子の配置構成と異なるアンテナ素子の配置構成を含み、前記アンテナ素子の位置として連続して使用されない位置が前記セクションのいずれにおいても所定位置数を超えない、前記アンテナ素子のセットと
   を含み、
   前記複数の位置のセクションはＭ ^２ 個のアンテナ位置を有し、且つ前記セットはＮ ^２ 個のアンテナ素子を有し、前記所定位置数は
   

   

   個である、前記回路デバイス。
2. 回路デバイスであって、
   通信信号を処理するように構成される集積回路と、
   前記回路に結合されるアンテナ素子のセットであって、前記アンテナ素子のセットは複数の位置のセクションを含む回路レイアウト上に配置され、前記回路レイアウトの少なくとも１つのセクションは前記回路レイアウトの少なくとも他のセクションのアンテナ素子の配置構成と異なるアンテナ素子の配置構成を含み、前記アンテナ素子の位置として連続して使用されない位置が前記セクションのいずれにおいても所定位置数を超えない、前記アンテナ素子のセットと
   を含み、
   前記集積回路および前記アンテナ素子のセットは回路パッケージを形成し、前記回路デバイスは複数の前記パッケージを含み、前記複数のパッケージのうちのパッケージそれぞれが該パッケージに隣接するどのパッケージとも異なって方向付けされている、前記回路デバイス。
3. 前記複数の位置のセクションはＭ×Ｍマトリックスを形成するセクションの複数の行であり、前記マトリックスの任意の行または列の前記連続して使用されない位置が前記マトリックスの任意の行または列の前記所定位置数を超えない、請求項１に記載の回路デバイス。
4. 前記回路レイアウトの前記少なくとも１つの他のセクションが、前記回路レイアウトの前記少なくとも１つのセクションに隣接する、請求項１〜３のいずれか一項に記載の回路デバイス。
5. 前記集積回路および前記アンテナ素子のセットは回路パッケージを形成し、前記回路デバイスは複数の前記パッケージを含み、前記複数のパッケージのうちのパッケージそれぞれが該パッケージに隣接するどのパッケージとも異なって方向付けされている、請求項１に記載の回路デバイス。
6. トランシーバ装置であって、
   複数の回路パッケージのうちのパッケージそれぞれが該パッケージに隣接する少なくとも１つのパッケージと異なって方向付けされているように組み立てられる前記複数の回路パッケージ
   を含み、
   前記パッケージのそれぞれは、
   複数の位置のセクションを含む回路レイアウト上で配置されるアンテナ素子のセットであって、前記回路レイアウトの少なくとも１つのセクションは前記回路レイアウトの少なくとも他のセクションのアンテナ素子の配置構成と異なるアンテナ素子の配置構成を含み、前記アンテナ素子の位置として連続して使用されない位置が前記セクションのいずれにおいても所定位置数を超えない、前記アンテナ素子のセットと、
   前記アンテナ素子のセットに結合され、前記アンテナ素子のセットにおけるアンテナ素子から送信するための信号、または、前記アンテナ素子のセットにおけるアンテナ素子から受信される信号のうちの少なくとも一方を処理するように構成される集積回路と、
   を含む、前記トランシーバ装置。
7. 前記複数の位置のセクションはＭ ^２ 個のアンテナ位置を有し、且つ前記セットはＮ ^２ 個のアンテナ素子を有し、前記所定位置数は
   

   

   個である、請求項６に記載のトランシーバ装置。
8. 前記複数の位置のセクションはＭ×Ｍマトリックスを形成するセクションの複数の行であり、前記マトリックスの任意の行または列の前記連続して使用されない位置が前記マトリックスの任意の行または列の前記所定位置数を超えない、請求項７に記載のトランシーバ装置。
9. 前記回路レイアウトの前記少なくとも１つの他のセクションが、前記回路レイアウトの前記少なくとも１つのセクションに隣接する、請求項６〜８のいずれか一項に記載のトランシーバ装置。
10. 前記複数の回路パッケージのうちのパッケージそれぞれが該パッケージに隣接するいずれのパッケージに対しても９０度回転されている、請求項６〜８のいずれか一項に記載のトランシーバ装置。

Images