CN103797640A - 相控阵收发器 - Google Patents

相控阵收发器 Download PDF

Info

Publication number
CN103797640A
CN103797640A CN201280044783.2A CN201280044783A CN103797640A CN 103797640 A CN103797640 A CN 103797640A CN 201280044783 A CN201280044783 A CN 201280044783A CN 103797640 A CN103797640 A CN 103797640A
Authority
CN
China
Prior art keywords
group
aerial position
layout
circuit
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280044783.2A
Other languages
English (en)
Other versions
CN103797640B (zh
Inventor
S·K·雷诺兹
刘兑现
A·S·纳塔拉詹
A·瓦尔德斯伽西亚
D·J·弗里德曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103797640A publication Critical patent/CN103797640A/zh
Application granted granted Critical
Publication of CN103797640B publication Critical patent/CN103797640B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Details Of Aerials (AREA)
  • Radio Transmission System (AREA)

Abstract

公开了涉及收发器设备的系统、方法、设备和装置。根据一种方法，在电路封装的电路布局的一组部分的第一部分中选择第一组天线位置。所述方法还包括在所述电路布局的另一个部分中选择另一组天线位置，使得所述另一组天线位置中的选定天线位置的布置不同于先前选择的一组天线位置中的选定天线位置的布置。重复在另一个部分中选择另一组位置，直到已针对天线总数进行选择。执行所述选择另一组天线位置，使得所述另一个部分中的连续未选定位置不超过预定位置数量。此外，在所述选定位置处形成天线元件以便制造所述电路封装。

Description

相控阵收发器
技术领域
本发明涉及收发器，更具体地说，涉及相控阵收发器系统、设备、装置及其封装和制造方法。
背景技术
相控阵收发器系统封装的天线元件通常以均匀模式布置。具体地说，均匀模式有助于确保最小化辐射模式的干扰诱导旁瓣。在毫米波频率下，可以在集成电路封装中形成相控天线阵列，并且可以通过在电路板上彼此相邻放置多个封装而形成较大的缩放阵列。在60GHz下工作的收发器设备的现有封装采用16个天线，这些天线分布在28x28mm2球栅阵列（BGA）上。
发明内容
一个实施例涉及一种用于制造包含天线元件的集成电路封装的方法。根据所述方法，在电路封装的电路布局的一组部分的第一部分中选择第一组天线位置。所述方法还包括在所述电路布局的另一个部分中选择另一组天线位置，使得所述另一组天线位置中的选定天线位置的布置不同于先前选择的一组天线位置中的选定天线位置的布置。重复在另一个部分中选择另一组位置，直到已针对天线总数进行选择。此外，执行所述选择另一组天线位置，使得所述另一个部分中的连续未选定位置不超过预定位置数量。此外，在所述选定位置处形成天线元件以便制造所述电路封装。
另一个实施例涉及一种用于形成电路封装的系统。所述系统包括存储介质和计算模块。所述存储介质被配置为存储所述电路封装的电路布局。此外，所述计算模块被配置为：在所述电路布局的一组部分的第一部分中选择第一组天线位置；在所述电路布局的另一个部分中选择另一组天线位置，使得所述另一组天线位置中的选定天线位置的布置不同于先前选择的一组天线位置中的选定天线位置的布置；以及重复选择另一组位置，直到已针对天线总数进行选择。执行所述选择另一组天线位置，使得所述电路布局的任何部分中的连续未选定位置不超过预定位置数量。
一个备选实施例涉及一种包括用于形成电路封装的计算机可读程序的计算机可读存储介质。当在计算机上执行时，所述计算机可读程序导致所述计算机执行多个步骤。所述步骤包括在所述电路封装的电路布局的多个（M个）部分的第一部分中选择第一组多个（N个）天线位置。在此，所述电路布局的每个所述部分包括M个可选择天线位置。所述步骤还包括在所述电路布局的所述M个部分的另一个部分中选择另一组（N个）天线位置，使得所述另一组天线位置中的选定天线位置的布置不同于先前选择的一组天线位置中的选定天线位置的布置。所述步骤还包括重复选择另一组位置，直到已针对天线总数进行选择。执行所述选择另一组天线位置，使得所述电路布局的任何部分中的连续未选定位置不超过
Figure BDA0000476925140000021
个位置。
另一个实施例涉及一种电路器件。所述电路器件包括集成电路和一组天线元件。所述集成电路被配置为处理通信信号。此外，所述一组天线元件耦合到所述电路并布置在包括多个位置部分的电路布局上。所述电路布局的至少一个部分包括与所述电路布局的至少另一个部分的天线布置不同的天线布置。此外，任何所述部分中的连续未使用位置不超过预定位置数量。
一个备选实施例涉及一种包括多个集成电路封装的收发器装置。组装所述电路封装，使得所述封装中的每个给定封装的定向不同于与该给定封装相邻的任何封装。此外，每个所述封装都包括一组天线元件和集成电路。所述一组天线元件布置在包括多个位置部分的电路布局上。所述电路布局的至少一个部分包括与所述电路布局的至少另一个部分的天线布置不同的天线布置。在此，任何所述部分中的连续未使用位置不超过预定位置数量。此外，所述集成电路耦合到所述一组天线元件并被配置为处理以下项中的至少一个：a）通过所述一组天线元件中的天线元件发送的信号，或者b）通过所述一组天线元件中的天线元件接收的信号。
从以下将结合附图阅读的对本发明的示例性实施例的详细说明，这些和其它特性和优点将变得显而易见。
附图说明
本公开将参考以下附图，在以下对优选实施例的说明中提供详细信息，这些附图是：
图1是示出根据本原理的一个示例性实施例的收发器设备视图的高级框图/流程图；
图2是示出图1的收发器设备的另一个视图的高级框图/流程图；
图3是示出根据本原理的一个示例性方面的电路封装的顶视图的高级框图；
图4是示出图3的电路封装的底视图的高级框图；
图5是根据一个示例性实施例的天线的高级框图；
图6是根据一个示例性实施例的包括电路封装的缩放的天线阵列的高级框图；
图7是根据一个示例性实施例的包括使用随机天线布置的电路封装的缩放的集成电路的仿真辐射模式的示意图；
图8是包括使用填充系数为100%的均匀模式天线布置的电路封装的缩放的集成电路的仿真辐射模式的示意图；
图9是针对其仿真图7的辐射模式的缩放的集成电路的高级框图；
图10是包括使用均匀模式天线布置的集成电路封装的缩放的天线阵列的高级框图；
图11是图10的缩放的集成电路的仿真辐射模式的示意图；
图12是根据一个示例性实施例的用于制造收发器装置的示例性方法的高级框图/流程图；
图13是根据一个示例性实施例的包括使用备选的非均匀天线布置的集成电路封装的缩放的天线阵列的高级图；
图14是图13的缩放的集成电路的仿真辐射模式的示意图；
图15是根据一个示例性实施例的电路封装的截面图；
图16是根据一个示例性实施例的包括使用备选的非均匀天线布置的集成电路封装的缩放的天线阵列的高级图；
图17是可以实现示例性实施例的特性的计算机系统的高级框图；以及
图18和19是根据一个示例性实施例的分别用于天线元件的水平和垂直端口的E和H平面上的仿真共极化/交叉极化辐射模式的示意图。
具体实施方式
在集成电路封装中使用均匀、完全填充的天线阵列布置将减少辐射模式的旁瓣入射。但是，因为集成电路封装除了天线之外还包含集成电路和布线，所以在天线元件之间具有大约λ/2间距的情况下使用天线填充整个封装表面在技术上不切实际，其中λ是关联收发器的工作频率的倒数；集成电路通常没有提供足够的对应天线信号。因此，不能填充电路封装上的天线元件的所有可用空间。尽管当采用单个封装时以λ/2布置天线元件可以避免辐射模式中的不需要旁瓣，但使用多个封装缩放电路以形成大规模阵列将导致相邻封装的天线元件之间具有宽空间。在此，将观察到大规模阵列的辐射模式的大旁瓣，这是由于相邻封装的天线元件之间的大系统空间所致。此外，当工作频率相对高（例如，大约在90GHz量级）时，该问题加剧，因为波长更小，并且对于恒定的封装大小和恒定的馈送数量，这将导致更低的填充系数。
根据在此描述的各示例性实施例，可以以这样一种方式构造收发器封装：该方式最小化收发器的天线阵列辐射模式的干扰诱导旁瓣的大小，同时允许天线元件和底层集成电路之间的简化连接路由。具体地说，可以以明显不均匀的方式布置电路封装的天线元件，以便最小化大规模阵列的辐射模式的共同旁瓣。例如，电路布局的各部分可以包括不同的天线元件布置。此外，可以将天线元件结合到封装中，以便不超过天线之间的预定间距阈值。例如，假设在封装中具有MxM的天线位置阵列，并且存在NxN个要结合到封装中的天线元件，则可以进行天线元件位置的选择，使得天线阵列中不会具有超过个连续的空位置或虚拟位置。这样，例如可以避免天线阵列出现大量空区域或虚拟区域，这些区域导致阵列辐射模式的旁瓣。此外，使用该阈值还有助于缩放封装，因为它将防止在封装之间出现大量空区域，这些封装平铺以便形成缩放的电路。此外，可以配置天线位置的选择，使得可以减小封装的不同区域中的选定天线布置之间的差异，从而促进集成电路元件和天线之间的连接的路由。
所属技术领域的技术人员知道，本发明的各个方面可以实现为系统、方法、装置、设备或计算机程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式（包括固件、驻留软件、微代码等），或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。此外，本发明的各个方面还可以实现为在一个或多个计算机可读介质中的计算机程序产品的形式，该计算机可读介质中包含计算机可读的程序代码。
可以采用一个或多个计算机可读介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是—但不限于—电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者上述的任意合适的组合。计算机可读存储介质的更具体的例子（非穷举的列表）包括：具有一个或多个导线的电连接、便携式计算机盘、硬盘、随机存取存储器（RAM）、只读存储器（ROM）、可擦式可编程只读存储器（EPROM或闪存）、光纤、便携式紧凑盘只读存储器（CD-ROM）、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可以包括例如在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括—但不限于—电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括—但不限于—无线、有线、光缆、RF等等，或者上述的任意合适的组合。可以以一种或多种程序设计语言的任意组合来编写用于执行本发明的各个方面的操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网（LAN）或广域网（WAN）—连接到用户计算机，或者，可以连接到外部计算机（例如利用因特网服务提供商来通过因特网连接）。
下面将参照根据本发明实施例的方法、装置、系统、设备和计算机程序产品的流程图和/或框图描述本发明的各个方面。应当理解，流程图和/或框图的方框以及流程图和/或框图中各方框的组合，都可以由计算机程序指令实现。这些计算机程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器，从而生产出一种机器，使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。
也可以把这些计算机程序指令存储在计算机可读介质中，这些指令使得计算机、其它可编程数据处理装置、或其它设备以特定方式工作，从而，存储在计算机可读介质中的指令就产生出包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的指令的制造品（article ofmanufacture）。也可以把计算机程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机或其它可编程装置上执行的指令提供实现流程图和/或框图中的一个或多个方框中规定的功能/动作的过程。
参考图17，示意性地示出可以实现本原理的各方面的示例性计算机系统1700。计算机系统1700可以包括处理器1710和存储器1702。存储器1702可以包括随机存取存储器（RAM）1706和只读存储器（ROM）1708。此外，存储器1702可以还包括计算机可读存储介质1704。计算机可读存储介质1704能够存储可以由处理器1710实现的指令程序。具体地说，处理器1710实现计算模块1712，计算模块1712执行存储在存储器1702上的指令，这些指令可以包括在此描述的方法的特性。如下面更详细描述的，计算模块1712可以在电路封装和/或缩放的集成电路的设计和/或制造中包含并实现本原理的多个方面。计算机系统1700可以还包括输入/输出（I/O）接口（多个）1714，这些接口例如可以包括物理端口或WiFi设备，它们可以耦合到外部设备以便在计算机系统1700和设备之间传送数据。此类设备可以包括显示设备1716、网络设备1720（例如用于连接到包括局域网（LAN）和因特网的外部网络的路由器）和其它外部设备1718（例如鼠标和键盘）。
附图中的流程图和框图显示了根据本发明的不同实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
应该理解，将根据具有衬底的给定示例性体系架构描述本发明；但是，其它体系架构、结构、衬底材料以及工艺特性和步骤可以在本发明的范围内有所变化。
还应该理解，当诸如层、区域或衬底之类的元素被称为在另一个元素“之上”或“上面”时，它可以直接在其它元素之上，或者还可以存在中间元素。相比之下，当元素被称为“直接在另一个元素之上”或“直接在另一个元素上面”时，不存在中间元素。同样，还应该理解，当作为层、区域或衬底描述的元素被称为在另一个元素“之下”或“下面”时，它可以直接在其它元素之下，或者还可以存在中间元素。相比之下，当元素被称为“直接在另一个元素之下”或“直接在另一个元素下面”时，不存在中间元素。还应该理解，当元素被称为“连接到”或“耦合到”另一个元素时，它可以直接连接到或耦合到其它元素，或者可以存在中间元素。相比之下，当元素被称为“直接连接到”或“直接耦合到”另一个元素时，不存在中间元素。
集成电路芯片设计可以通过图形计算机程序设计语言创建，并存储于计算机存储介质（例如，盘、磁带、物理硬驱动器或诸如存储存取网络中的虚拟硬驱动器）中。如果设计者未制造芯片或用于制造芯片的光刻掩模，则设计者通过物理方法（例如，提供存储设计的存储介质的副本）或电子方法（例如，通过互联网）直接或间接地将结果设计传输到此类实体。然后将存储的设计转换为适当的格式（例如，GDSII）以便制造光刻掩模，它通常包括要在晶片上形成的所述芯片设计的多个副本。所述光刻掩模用于限定要蚀刻或要以其他方式处理的晶片（和/或其上的层）的区域。
此处所述的方法可用于制造集成电路芯片。制造者可以以原始晶片形式（即，作为具有多个未封装芯片的单晶片）、作为裸小片或以封装的形式分发所得到的集成电路芯片。在后者的情况中，以单芯片封装（例如，引线固定到母板的塑料载体或其他更高级别的载体）或多芯片封装（例如，具有一个或两个表面互连或掩埋互连的陶瓷载体）来安装芯片。在任何情况下，所述芯片然后都作为（a）中间产品（如母板）或（b）最终产品的一部分与其他芯片、分离电路元件和/或其他信号处理装置集成。最终产品可以是任何包括集成电路芯片的产品，范围从玩具和其他低端应用到具有显示器、键盘或其他输入设备及中央处理器的高级计算机产品。
现在参考附图，其中相同的标号表示相同或相似的元素，首先参考图1和2，其中示意性地示出根据一个示例性实施例的收发器系统、装置和设备100。系统100可以实现为具有封装内天线阵列的SiGe BiCMOS（双极结互补金属氧化物半导体）W波段相控阵芯片组，所述封装内天线阵列适合于通过彼此相邻地平铺封装集成电路（IC），在板级别构建更大的可缩放阵列。该设计可以使用封装内天线技术，并且优选实施例包括至少一4x4阵列，其具有在90GHz中心频率和大约±6GHz带宽下以λ/2元件间距形成的阵列的至少一部分。在该实施例中，天线元件102具有双极化并且可以使用288引脚BGA封装实现。此外，收发器集成电路（IC）100的接收器（Rx）部分104V和104H具有32个输入端103（两种极化的每一种使用16个输入端）和两个输出端108V（如果中间频率（IF）垂直（V）极化）和108H（如果IF被水平（H）极化），以便能够同时接收两种正交极化。因此，IC100的Rx部分104V和104H包括32个射频（RF）前端109，它们以两组16个元件布置，每种天线极化使用一组。该体系架构允许采用两种极化实现同时接收。IC100的发送器（Tx）部分106将具有16个输出端107，以便能够采用每种极化发送。
IC100的Rx部分104V和104H被配置为执行RF路径相移和增益均衡，然后执行RF功率合成并且降频转换为IF。Rx部分104V和104H包括数字I/O模块121，以便控制寄存器阵列并且进行射束控制。对于每个输入端103，数字控制器110可以控制低噪声放大器（LNA）112并且可以控制移相器114，以便实现增益均衡和相移。此外，每个16元件子阵列104V和104H包括独立的功率合成器116和降频转换混合器112。例如，每个Rx阵列104V和104H中的16:1RF功率合成器可以实现功率合成功能。此外，公共倍频器118可以为阵列104V和104H提供片外局部振荡器（LO）参考信号120，并且可以在每个Rx阵列104V和104H中采用混合器122以便实现将输入信号降频转换为IF。为了在疏散的元件之间保持相位一致性，在板级别分发LO参考信号120，这将使信号加倍以便为混合器122产生内部LO信号。图6中所示的单独合成器IC150合成来自Rx IC输出端108V和108H的IF信号，并且提供板级别LO参考信号120。
类似地，IC100的Tx部分106从分配器IC（未示出）接收IF信号124，将信号增频转换为RF，执行RF功率分配，实现RF路径相移和振幅控制，并且执行功率放大。图2中示出IC100的Tx部分106。在此，Tx部分106可以备选地采用每种极化发送。类似于Rx部分，Tx部分106包括数字I/O模块125，以便控制寄存器阵列并且进行射束控制。IC106包括倍频器122，其接收片外LO参考信号120并且使信号加倍。转而，增频转换混合器126合成加倍后的信号与IF信号124，这可以沿着水平或垂直方向极化，以便将信号增频转换为RF。1:16功率分配网络128接收增频转换后的信号并将信号分发到16个RF前端130，每个前端由相应的数字控制模块132控制。前端130均包括实现RF路径相移的移相器131，以及实现振幅控制的放大器133。在16个RF相移前端130的每一个中，包括末级功率放大器（PA）级134V和134H的两个副本以进行功率放大，以便将两个极化馈送线驱动到天线102。通过数字控制模块132，在任何给定时间仅有一个末级PA级134V和134H活动，具体取决于所需的极化。该方案避免使用RF开关，该开关将增加IC面积并且减小有效输出功率。发送器和接收器部分中的相移RF前端对相位和振幅实现5到7b的数字控制，并且包括局部存储阵列以便促进整体阵列中的射束控制操作和校准。
天线102均是双极化孔径耦合的层叠式贴片天线。图5中示出双极化天线102的一种可能的结构，其包括用于水平极化的端口502和用于垂直极化的端口504。初步仿真表明天线102具有至少15%回波损耗带宽和好于25dB的端口隔离度。图18和19分别示出用于水平和垂直端口的E和H平面上的仿真共极化/交叉极化辐射模式。天线前后比大于17dB。
根据一个示例性方面，如上所述，建议的收发器可以以这样一种方式封装：该方式最小化阵列辐射模式的旁瓣，从而避免通信信号的质量下降。具有天线的封装可以被表征为大小等于包含MxM个点的网格或矩阵。网格中的各点之间的间距大约为λ/2，其中λ是天线阵列的相关波长，如上所述。封装容纳一组IC，这些IC共同馈送或耦合到一组NxN个天线，其中N<M。在封装中的MxM个可能的天线位置之外，仅占用NxN个位置。此外，沿着x和y维度平铺封装，从而形成大规模阵列。各示例性实施例可以在个体封装中选择天线位置，以便最小化阵列中的辐射模式的旁瓣，同时考虑在毫米波频率下在IC和封装之间路由的实际限制。
如果将分别沿着x和y方向的天线之间的间距视为连续变量，则可用空间中的随机天线填充尝试对整个变量范围进行均匀取样。该布置在图3和图6中示出，并且导致减少的旁瓣。例如，图3示出一种可能的收发器封装300的顶视图。图3中的天线元件102的布置仅是一个实例；可以在封装300中实现天线元件102的其它布置。收发器封装300使用倒装芯片技术将相控阵IC100（它们在图3中由线302表示的封装区域之下）连接到天线102。经由封装300上的过孔304和50Ω互连306将W波段输入和输出路由到天线，同时将直流（DC）和模拟连接308路由到球栅阵列。可以将多个封装300附加到印刷电路板，从而实现平铺的大元件阵列600，如图6中所示，其中每个元件602可以实现为封装300。
如图3中所示，本原理的一个实施例涉及采用分形模式的四芯片100封装，其结合64个天线102，每个IC100包括16个天线。图4提供封装300的底视图，其中元件402表示DC和基带连接中采用的BGA的部分。在四个IC100之间共享DC和数字互连308和306使能将所有四个IC100放入16x16mm2封装中，从而导致为64%的阵列填充系数。如果组合封装，则针对任意大的阵列保持该填充系数，如图6中所示。图6示出平铺多个封装602（子阵列）的方法，这可以以这样一种方式使用封装300实现：该方式跨不同封装提供连续地平面。可以在二维网格上平铺这些封装602中的每一个（例如具有64个天线）。
如上所述，图3中的天线元件102的不规则、非均匀的随机模式提供实质性优势：确保最小化阵列辐射模式的旁瓣。为了估计非均匀阵列的影响，运行仿真以便将阵列的阵列辐射模式与完全填充的均匀阵列的阵列辐射模式相比较。图7示出在采用图3的分形天线模式的16x16mm2封装上的10x10阵列的4x4平铺（总计1600个天线）的仿真阵列模式700。转而，图8示出在16x16mm2封装上的64元件阵列的4x4平铺（总计1024个天线）的仿真阵列模式800。图9示出采用图3的分形天线模式的16x16mm2封装。模式700和800的天线射束宽度为1.2°。如图7和8中所示，非均匀阵列导致额外旁瓣，均匀阵列中不存在这些旁瓣。但是，64元件阵列中的峰值旁瓣电平为-20dB，与其相比，100元件阵列为-21dB，而额外旁瓣在-25dB或更小的范围内。应该注意，未向阵列应用振幅锥度或数字校正，它们均可以用于显著改善旁瓣性能。实际平面阵列通常示出旁瓣电平在-10到-15dB范围内而没有旁瓣电平抑制。在该行为中，天线之间的耦合是一个大因素。这使得非均匀和均匀阵列之间的仿真旁瓣电平差异实际上不太明显。
尽管图3、6和9的布置在减少阵列辐射模式的旁瓣方面提供优势，但在设计容纳多个IC的毫米波封装的上下文中，此类布置可能相对难以实现。例如，在这种情况下，必须定制从IC到每个天线的路由。此外，路由到特定位置可能不能实现，或者可能导致过多损耗、耦合或相移。
解决IC路由问题的一种简单方法是将NxN个天线共同放置或者放在相同子组中。从封装设计的角度来看，这种方法最容易。图10中示出将NxN个天线共同放置或者放在相同子组中而导致的天线102的布置1000。但是，这种简单的天线放置策略导致天线元件102之间的系统间距1002、1004。这种确定性放置可能导致对x和y阵列维度变量的某些值进行多次取样，而对某些值根本没有进行取样。换言之，此类放置策略产生没有天线的系统或周期性区域。布置中的此类区域导致大的系统侧旁瓣，如图11中所示，其示出布置1000的阵列辐射模式1100。
在此描述的本原理的各个方面可以提供以下封装：这些封装大大减少阵列辐射模式的旁瓣，并且在生产期间促进IC和天线之间的路由。图12示意性地示出根据一个示例性实施例的用于设计和制造电路封装的方法1210。可以将方法1210结合到方法1200中，方法1200通过将方法1210与组装方法1230组合而制造收发器装置。但是，应该理解，可以独立执行方法1210和1230。此外，计算机系统的处理器（例如图17的系统1700的处理器1710）可以执行方法1200的至少一部分。在此，处理器1710实现的计算模块1712可以将方法1210和/或方法1230的一个或多个部分应用于存储在存储介质1704中的电路布局。电路布局例如可以对封装300的MxM个可能的天线位置进行建模。此外，计算模块1712可以实现包括方法1210和/或方法1230的步骤的指令程序。
方法1210以及1200可以在步骤1212开始，在该步骤，计算模块1712可以在电路封装的电路布局的一组或多个部分的第一部分中选择第一组天线位置。可以进行选择以便该部分中的连续未选择位置不超过预定数量K。例如，该组或多个部分可以表示封装300的可能天线位置的MxM矩阵的层叠行。此外，计算模块1712可以被配置为从MxM矩阵的行中的可能或可选择天线位置选择N个天线位置，其中NxN是要在封装中形成的天线总数。在此，该行可以具有最多
Figure BDA0000476925140000131
个空位置。应该理解，在此描述的“第一行”不需要是MxM矩阵的第一行。
在步骤1214，计算模块1712在电路布局的另一个部分中选择另一组天线位置，使得另一组天线位置的选定天线位置的布置不同于先前选择的一组天线位置的选定天线位置的布置。例如，可以选择另一个部分的天线位置的布置，使得该布置中的至少一个位置不同于先前选择的一组天线位置的布置。在此，另一个部分例如可以是MxM矩阵的任何其它行，包括在第一部分上面的行或者在第一部分下面的行。此外，另一个行可以是相邻行。此外，计算模块1712可以被配置为从另一个部分选择N个天线位置。
方法1210然后可以继续到步骤1216，在步骤1216，计算模块1712可以判定是否已针对天线位置总数进行选择。在上面描述的实例中，计算模块1712可以判定是否已针对要包括在封装中的所有NxN天线进行天线位置选择。如果否，则所述方法可以继续到步骤1214并且可以重复。如果已针对天线位置总数进行选择，则所述方法可以继续到步骤1218，在步骤1218，计算模块1712可以输出包括选定天线位置的电路布局。
如上所述，计算模块1712可以被配置为在步骤1212和1214进行选择，使得一个部分中的连续未选择位置不超过预定位置数量（K）。例如，计算模块1712可以执行步骤1214的重复，方法是通过以这样一种方式将天线位置从一行更改为下一行：该方式避免沿着x或y方向具有超过
Figure BDA0000476925140000141
个连续空间（空位置或未使用位置）。因此，计算模块1712可以执行步骤1212和1214，使得在矩阵的任何行或列中，连续未选择位置不超过
Figure BDA0000476925140000142
个位置。实际上，计算模块1712可以执行步骤1212和1214，使得在电路布局的任何部分中，连续未选择位置不超过预定位置数量K。根据一个示例性方面，计算模块1712可以针对MxM矩阵的行沿着垂直方向顺序执行步骤1212和1214的选择，其中可以在执行步骤1212和1214的任何一个时跳过一个或多个行。此外，计算模块1712可以优选地执行选择，使得上面针对步骤1214描述的“先前选择的一组天线位置”是在前一个选择步骤中选择的一组天线位置。因此，针对在前一个选择步骤中选择的一组天线位置的布置产生选定天线位置的布置差异。此外，计算模块1712优选地选择选定天线位置的布置，使得选定布置针对尽可能多的先前选择的布置是唯一的。此外，计算模块1712优选地选择天线位置的布置，使得在重复步骤1214中的选定天线位置的选定布置尽可能少地不同于在前一个选择步骤中选择的天线位置的布置。因此，在一个优选实施例中，计算模块1712被配置为相对于在前一个选择步骤中选择的一组天线位置仅更改一个天线位置，使得布置针对在前一个选择步骤中选择的一组天线位置是唯一的（如果可能），以便满足以下约束：在电路布局的一部分中，沿着电路布局的x和y方向（即，如果采用矩阵实现，则在任何行或列中）和/或电路布局的任何部分中，不超过连续未选择位置，具体取决于使用的有关连续未选择位置的约束。
从封装设计的角度，每行中的天线位置之间的较小数量更改将导致IC和天线之间的更多系统且可预测的路由，这从而提高封装和天线性能可靠性。另一方面，天线之间具有大系统空间将导致大旁瓣。因此，对于封装中的给定N、M和IC数量，存在最佳解决方案，并且可以在方法1210中确定和应用该解决方案。因此，每次执行步骤1212和/或1214时，预定位置数量无需相同。例如，为了应用最佳解决方案（其依赖上面提供的矩阵实例中的N、M值和IC数量），在上面描述的实施例的变型中，电路布局的不同部分可以被指定为具有不同对应的预定连续未选择位置数量。
在步骤1220，可以在步骤1212和1214中选择的电路布局位置中形成天线元件，如上所述。例如，可以在电路布局的位置中形成天线元件以便形成封装300，其中可以形成根据方法1200选择的天线的布置以便产生封装300。图13中示出一个特定的布置实例，其将在下面更详细地描述。应该注意，未选择的位置可以对应于空位置或者使用虚拟天线填充的位置，其中形成步骤1220可以包括将IC电路100激活或仅耦合到选定天线元件。此外，还应该注意，计算模块1712可以引导天线元件102在电路布局上的自动物理形成。
在步骤1222，可以完成电路封装的制造。例如，天线元件102可以耦合到集成电路100以便形成封装300，如上所述。此外，在步骤1222，计算模块1712可以引导封装300的自动物理制造。
之后，方法1200可以继续到封装组装方法1230。方法1230可以组装根据方法1210产生的多个封装300，并且方法1230可以由与实现方法1210的生产实体不同的生产实体执行。如上所述，可以独立执行方法1210和1230。还应该注意，对于涉及设计电路布局的实施例，步骤1212-1218也可以形成独立的方法。
方法1230可以在步骤1232开始，在步骤1232，可以接收根据方法1210制造的电路封装。
在步骤1234，可以布置和组装所接收的电路封装。在此，根据一个示例性方面，计算模块1712可以引导步骤1234的实现。图13中示出可以根据步骤1234实现的封装300的一个示例性布置1300。在此，每个封装300可以包括天线元件102的布置1302，可以根据步骤1220形成这些天线元件。在图13中提供的特定实例中，组装十六个封装300（4x4封装）以便形成缩放的IC1300。图14中示出IC1300的对应仿真阵列辐射模式1400。该阵列模式具有的旁瓣电平非常类似于通过图3中的理想解决方案获得的旁瓣电平。
应该注意，在该实例中，当一起平铺封装300时，在一个封装和另一个封装之间出现超过
Figure BDA0000476925140000161
个天线位置的空间。如上所述，天线之间的大系统空间将导致大旁瓣。为了避免周期性具有这些空位置，在步骤1234，可以布置和组装封装300，使得接收的电路封装的每个给定封装的定向不同于与该给定封装相邻的任何封装。换言之，以非均匀的定向平铺封装300。例如，相邻封装可以相对于彼此旋转90度。图16中示出该布置1600的一个实例，其中每个给定封装300相对于与该给定封装相邻的任何封装旋转90度。
在步骤1236，可以完成收发器装置的制造。
关于方法1210和1230的制造细节，应该注意，可以通过多个子叠片制造封装300，如图15中所示。例如，封装300可以包括子叠片1502，可以采用图3中所示的分形模式或者图13的非均匀模式在该子叠片上形成天线元件102。封装还可以包括子叠片1504。可以针对某些子叠片执行边缘电镀。此外，边缘电镀可以用于形成连接到天线地1504的边缘1506。此外，可以在板1510上组装BGA1508期间或之后，将电镀边缘直接焊接到彼此以便形成共晶焊料1507。
上面描述的实施例使能制造这样的电路封装：这些电路封装的天线阵列辐射模式具有可忽略的干扰诱导旁瓣。此外，在此描述的天线元件的布置还允许天线元件和底层集成电路之间的简化连接路由。
已描述了涉及相控阵收发器的系统、方法、装置和设备的优选实施例（它们旨在是示例性的而非限制性的），应当注意，本领域的技术人员可以根据上述教导做出修改和改变。因此将理解，可在所公开的特定实施例中做出落入所附权利要求概括的本发明范围内的修改。这样描述了本发明的各方面之后，根据专利法所要求的细节和特殊性，专利证书中声明和希望保护的内容在所附权利要求中列出。

Claims (25)

1.一种用于制造电路封装的方法，包括：
在所述电路封装的电路布局的一组部分的第一部分中选择第一组天线位置；
在所述电路布局的另一个部分中选择另一组天线位置，使得所述另一组天线位置中的选定天线位置的布置不同于先前选择的一组天线位置中的选定天线位置的布置；
重复在另一个部分中选择另一组位置，直到已针对天线总数进行选择，其中执行所述选择另一组天线位置，使得所述另一个部分中的连续未选定位置不超过预定位置数量；以及
在所述选定位置处形成天线元件以便制造所述电路封装。
2.根据权利要求1的方法，其中每组选定天线位置具有相同数量（N个）的选定位置，其中所述一组部分中的每个部分具有相同数量（M个）的可选择位置，并且其中所述预定位置数量为
Figure FDA0000476925130000011
3.根据权利要求2的方法，其中所述一组部分是形成可选择天线位置矩阵的部分的层叠行，并且其中执行所述选择另一组天线位置，使得在所述矩阵的任何行或列中，连续未选定位置不超过所述预定位置数量。
4.根据权利要求1的方法，其中所述先前选择的一组天线位置是在前一个选择步骤中选择的一组天线位置。
5.根据权利要求1的方法，其中对于至少两个选择所述另一组天线位置的步骤，所述预定位置数量是不同的。
6.根据权利要求1的方法，对于至少一个选择另一组天线位置的步骤，所述另一组天线位置中的选定天线位置的布置与所述先前选择的一组天线位置中的选定天线位置的布置相差一个天线位置。
7.一种用于形成电路封装的系统，包括：
存储介质，其被配置为存储所述电路封装的电路布局；以及
计算模块，其被配置为：在所述电路布局的一组部分的第一部分中选择第一组天线位置；在所述电路布局的另一个部分中选择另一组天线位置，使得所述另一组天线位置中的选定天线位置的布置不同于先前选择的一组天线位置中的选定天线位置的布置；以及重复选择另一组位置，直到已针对天线总数进行选择，其中执行所述选择另一组天线位置，使得所述电路布局的任何部分中的连续未选定位置不超过预定位置数量。
8.根据权利要求7的系统，其中每组选定天线位置具有相同数量（N个）的选定位置，其中所述一组部分中的每个部分具有相同数量（M个）的可选择位置，并且其中所述预定位置数量为
Figure FDA0000476925130000021
9.根据权利要求8的系统，其中所述计算模块还被配置为引导在所述选定位置处形成天线元件以便制造所述电路封装。
10.根据权利要求7的系统，其中所述先前选择的一组天线位置是在前一个选择步骤中选择的一组天线位置。
11.根据权利要求7的系统，其中对于至少两个选择所述另一组天线位置的步骤，所述预定位置数量是不同的。
12.根据权利要求7的系统，其中对于至少一个选择另一组天线位置的步骤，所述另一组天线位置中的选定天线位置的布置与所述先前选择的一组天线位置中的选定天线位置的布置相差一个天线位置。
13.一种包括用于形成电路封装的计算机可读程序的计算机可读存储介质，其中当在计算机上执行时，所述计算机可读程序导致所述计算机执行以下步骤：
在所述电路封装的电路布局的多个（M个）部分的第一部分中选择第一组多个（N个）天线位置，其中所述电路布局的每个所述部分包括M个可选择天线位置；
在所述电路布局的所述M个部分的另一个部分中选择另一组（N个）天线位置，使得所述另一组天线位置中的选定天线位置的布置不同于先前选择的一组天线位置中的选定天线位置的布置；以及
重复选择另一组位置，直到已针对天线总数进行选择，其中执行所述选择另一组天线位置，使得所述电路布局的任何部分中的连续未选定位置不超过个位置。
14.一种电路器件，包括：
集成电路，其被配置为处理通信信号；以及
一组天线元件，其耦合到所述电路，其中所述一组天线元件布置在包括多个位置部分的电路布局上，其中所述电路布局的至少一个部分包括与所述电路布局的至少另一个部分的天线布置不同的天线布置，并且其中任何所述部分中的连续未使用位置不超过预定位置数量。
15.根据权利要求14的电路器件，其中每个所述部分包括相同数量（N个）的天线，其中所述多个部分中的每个部分具有相同总数（M个）的位置，并且其中所述预定位置数量为
Figure FDA0000476925130000032
16.根据权利要求15的电路器件，其中所述多个部分是形成位置矩阵的部分的层叠行，并且其中在所述矩阵的任何行或列中，连续未使用位置不超过所述预定位置数量。
17.根据权利要求14的电路器件，其中所述电路布局的所述至少另一个部分与所述电路布局的所述至少一个部分相邻。
18.根据权利要求14的电路器件，其中对于至少两个所述部分，所述预定位置数量是不同的。
19.根据权利要求14的电路器件，其中所述集成电路和所述一组天线元件形成电路封装，其中所述电路器件包括多个所述封装，并且其中所述封装中的每个给定封装的定向不同于与该给定封装相邻的任何封装。
20.一种收发器装置，包括：
多个电路封装，组装所述电路封装，使得所述封装中的每个给定封装的定向不同于与该给定封装相邻的至少一个封装，其中每个所述封装包括：
一组天线元件，其布置在包括多个位置部分的电路布局上，其中所述电路布局的至少一个部分包括与所述电路布局的至少另一个部分的天线布置不同的天线布置，并且其中任何所述部分中的连续未使用位置不超过预定位置数量，以及
集成电路，其耦合到所述一组天线元件并被配置为处理以下项中的至少一个：通过所述一组天线元件中的天线元件发送的信号，或者通过所述一组天线元件中的天线元件接收的信号。
21.根据权利要求20的收发器装置，其中每个所述部分包括相同数量（N个）的天线，其中所述多个部分中的每个部分具有相同数量（M个）的位置，并且其中所述预定位置数量为
Figure FDA0000476925130000041
22.根据权利要求21的收发器装置，其中所述多个部分是形成位置矩阵的部分的层叠行，并且其中所述矩阵的任何行或列中的连续未使用位置不超过所述矩阵的任何行或列中的所述预定位置数量。
23.根据权利要求20的收发器装置，其中所述电路布局的所述至少另一个部分与所述电路布局的所述至少一个部分相邻。
24.根据权利要求20的收发器装置，其中对于至少两个所述部分，所述预定位置数量是不同的。
25.根据权利要求20的收发器装置，其中每个所述给定封装相对于与该给定封装相邻的任何封装旋转90度。
CN201280044783.2A 2011-09-16 2012-06-21 相控阵收发器 Active CN103797640B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161535759P 2011-09-16 2011-09-16
US61/535,759 2011-09-16
US13/371,924 2012-02-13
US13/371,924 US9203159B2 (en) 2011-09-16 2012-02-13 Phased-array transceiver
PCT/IB2012/053142 WO2013038276A1 (en) 2011-09-16 2012-06-21 Phased-array transceiver

Publications (2)

Publication Number Publication Date
CN103797640A true CN103797640A (zh) 2014-05-14
CN103797640B CN103797640B (zh) 2015-09-09

Family

ID=47880174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280044783.2A Active CN103797640B (zh) 2011-09-16 2012-06-21 相控阵收发器

Country Status (6)

Country Link
US (2) US9203159B2 (zh)
JP (2) JP5858550B2 (zh)
CN (1) CN103797640B (zh)
DE (1) DE112012003358T5 (zh)
GB (1) GB2509414A (zh)
WO (1) WO2013038276A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110114689A (zh) * 2017-01-10 2019-08-09 奥迪股份公司 用于机动车的雷达装置和机动车
CN111954955A (zh) * 2018-04-13 2020-11-17 国际商业机器公司 集成天线阵列封装结构和方法
CN114175399A (zh) * 2019-05-31 2022-03-11 株式会社村田制作所 子阵列天线、阵列天线、天线模块和通信装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9203159B2 (en) 2011-09-16 2015-12-01 International Business Machines Corporation Phased-array transceiver
US9191057B2 (en) * 2012-12-28 2015-11-17 International Business Machines Corporation Scalable polarimetric phased array transceiver
US10756445B2 (en) * 2014-12-12 2020-08-25 The Boeing Company Switchable transmit and receive phased array antenna with high power and compact size
US9882398B2 (en) * 2015-01-05 2018-01-30 Ossia Inc. Techniques for reducing human exposure to wireless energy in wireless power delivery environments
US9905921B2 (en) 2015-03-05 2018-02-27 Kymeta Corporation Antenna element placement for a cylindrical feed antenna
US9887455B2 (en) * 2015-03-05 2018-02-06 Kymeta Corporation Aperture segmentation of a cylindrical feed antenna
FR3039711B1 (fr) * 2015-07-28 2017-12-29 Commissariat Energie Atomique Cellule elementaire d'un reseau transmetteur pour une antenne reconfigurable.
EP3381085A4 (en) * 2015-09-18 2019-09-04 Anokiwave, Inc. LAMINAR PHASE CONTROL NETWORK ANTENNA
US10074900B2 (en) * 2016-02-08 2018-09-11 The Boeing Company Scalable planar packaging architecture for actively scanned phased array antenna system
US9948407B2 (en) * 2016-05-27 2018-04-17 Huawei Technologies Co., Ltd. Method and apparatus for beamforming calibration in point to multipoint communication systems
US9923712B2 (en) 2016-08-01 2018-03-20 Movandi Corporation Wireless receiver with axial ratio and cross-polarization calibration
US10291296B2 (en) 2016-09-02 2019-05-14 Movandi Corporation Transceiver for multi-beam and relay with 5G application
US10199717B2 (en) 2016-11-18 2019-02-05 Movandi Corporation Phased array antenna panel having reduced passive loss of received signals
US9985733B1 (en) * 2016-11-22 2018-05-29 Keysight Technologies, Inc. System and method for performing over-the-air (OTA) testing of a device under test (DUT) having an integrated transmitter-antenna assembly
US10484078B2 (en) 2017-07-11 2019-11-19 Movandi Corporation Reconfigurable and modular active repeater device
US10063303B1 (en) * 2017-09-18 2018-08-28 Integrated Device Technology, Inc. Fast memory access control for phase and gain
CN110098492B (zh) * 2018-01-27 2020-07-24 成都华为技术有限公司 一种双极化天线、射频前端装置和通信设备
US10826194B2 (en) 2018-02-21 2020-11-03 International Business Machines Corporation Scalable phased array package
US10784563B2 (en) 2018-02-21 2020-09-22 International Business Machines Corporation Scalable phased array package
US11303561B2 (en) * 2018-04-10 2022-04-12 Starry, Inc. Star topology fixed wireless access network with lower frequency failover
DE102019107258A1 (de) 2018-05-24 2019-11-28 Samsung Electronics Co., Ltd. Phased-array-antennenmodul und kommunikationsvorrichtung mit demselben
US11108155B2 (en) * 2018-07-16 2021-08-31 Apple Inc. Electronic devices having distributed millimeter wave antennas
WO2020028438A1 (en) 2018-07-30 2020-02-06 Innophase Inc. System and method for massive mimo communication
US11532897B2 (en) 2018-11-01 2022-12-20 Innophase, Inc. Reconfigurable phase array
WO2022093996A1 (en) * 2020-10-27 2022-05-05 Mixcomm, Inc. Methods and apparatus for implementing antenna assemblies and/or combining antenna assemblies to form arrays
US11710902B2 (en) 2021-02-09 2023-07-25 International Business Machines Corporation Dual-polarized magneto-electric antenna array

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060076658A1 (en) * 2004-10-13 2006-04-13 Advanced Semiconductor Engineering, Inc. Semiconductor package structure with microstrip antennan
CN1848430A (zh) * 2005-04-15 2006-10-18 诠欣股份有限公司 可整合微型天线的系统芯片
US20100190464A1 (en) * 2009-01-27 2010-07-29 International Business Machines Corporation Simple radio frequency integrated circuit (rfic) packages with integrated antennas
US20100193935A1 (en) * 2009-01-30 2010-08-05 Infineon Technologies Ag Integrated antennas in wafer level package

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771294A (en) * 1986-09-10 1988-09-13 Harris Corporation Modular interface for monolithic millimeter wave antenna array
JP3907869B2 (ja) * 1999-07-02 2007-04-18 三菱電機株式会社 アレーアンテナの素子間引き方法及びアレーアンテナの素子間引きプログラムを記録した記録媒体
JP2006279604A (ja) * 2005-03-29 2006-10-12 Tdk Corp 弾性表面波装置
JP4470878B2 (ja) 2005-12-23 2010-06-02 三菱電機株式会社 受信装置
US7915909B2 (en) * 2007-12-18 2011-03-29 Sibeam, Inc. RF integrated circuit test methodology and system
JP2009171022A (ja) * 2008-01-11 2009-07-30 Japan Aerospace Exploration Agency フェーズドアレイアンテナ
US7696930B2 (en) * 2008-04-14 2010-04-13 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages with integrated aperture-coupled patch antenna(s) in ring and/or offset cavities
JP5309290B2 (ja) 2009-03-13 2013-10-09 日本無線株式会社 アレーアンテナ
TWI536661B (zh) * 2009-04-13 2016-06-01 凡爾賽特公司 用於通訊之系統及用於傳遞rf信號之方法
US9203159B2 (en) 2011-09-16 2015-12-01 International Business Machines Corporation Phased-array transceiver

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060076658A1 (en) * 2004-10-13 2006-04-13 Advanced Semiconductor Engineering, Inc. Semiconductor package structure with microstrip antennan
CN1848430A (zh) * 2005-04-15 2006-10-18 诠欣股份有限公司 可整合微型天线的系统芯片
US20100190464A1 (en) * 2009-01-27 2010-07-29 International Business Machines Corporation Simple radio frequency integrated circuit (rfic) packages with integrated antennas
US20100193935A1 (en) * 2009-01-30 2010-08-05 Infineon Technologies Ag Integrated antennas in wafer level package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110114689A (zh) * 2017-01-10 2019-08-09 奥迪股份公司 用于机动车的雷达装置和机动车
CN110114689B (zh) * 2017-01-10 2023-04-04 奥迪股份公司 用于机动车的雷达装置和机动车
CN111954955A (zh) * 2018-04-13 2020-11-17 国际商业机器公司 集成天线阵列封装结构和方法
CN114175399A (zh) * 2019-05-31 2022-03-11 株式会社村田制作所 子阵列天线、阵列天线、天线模块和通信装置
CN114175399B (zh) * 2019-05-31 2024-02-20 株式会社村田制作所 子阵列天线、阵列天线、天线模块和通信装置

Also Published As

Publication number Publication date
US9537224B2 (en) 2017-01-03
WO2013038276A1 (en) 2013-03-21
JP2014531801A (ja) 2014-11-27
US9203159B2 (en) 2015-12-01
GB2509414A (en) 2014-07-02
JP5858550B2 (ja) 2016-02-10
US20130069831A1 (en) 2013-03-21
JP2016048915A (ja) 2016-04-07
US20150288077A1 (en) 2015-10-08
JP6176635B2 (ja) 2017-08-09
GB201403466D0 (en) 2014-04-16
CN103797640B (zh) 2015-09-09
DE112012003358T5 (de) 2014-04-30

Similar Documents

Publication Publication Date Title
CN103797640B (zh) 相控阵收发器
US20210044011A1 (en) Package structure with antenna in package and communications device
US9748645B2 (en) Reconfigurable antenna with cluster of radiating pixelates
US11189918B2 (en) Multi-beam phased-array antenna with redundancy
Gu et al. A compact 4-chip package with 64 embedded dual-polarization antennas for W-band phased-array transceivers
US9397740B2 (en) Modular antenna array with RF and baseband beamforming
US8018384B2 (en) Method and apparatus for packaging an integrated chip and antenna
US7760140B2 (en) Multiband antenna array using electromagnetic bandgap structures
JP2014509125A (ja) アンテナパターンを合成するアンテナアレイ及び方法
WO2007103589A2 (en) Multi-beam tile array module for phased array systems
CA3186897A1 (en) System and method for a multi-beam beamforming front-end architecture for wireless transceivers
TW201941551A (zh) 相控陣列天線用之波束成形器格組
US10355370B2 (en) Dual phased array with single polarity beam steering integrated circuits
WO2019187872A1 (ja) アンテナモジュール
CN106602265A (zh) 波束成形网络及其输入结构、输入输出方法及三波束天线
US20240021522A1 (en) Wireless chip-to-chip high-speed data transport
CN114902493A (zh) 相控阵模块
GB2499792A (en) Electronic device comprising an electronic die, a substrate integrated waveguide (SIW) and a flip-chip ball grid array package
EP4207495A1 (en) Antenna array, apparatus, and wireless communication device
Zhai et al. mm-Wave large-scale phased array based on randomly tiled rectangular sub-arrays for 5G communications
US11251136B2 (en) Flip-chip die package structure and electronic device
SalarRahimi et al. A low-cost analog beamforming antenna for 5G mm-wave handset applications
Moghaddam Design of a compact multilayer circularly polarized phased array transmit antenna system for satellite applications
JP6223144B2 (ja) フェーズドアレーアンテナ装置
CN213782262U (zh) 毫米波封装天线及阵列天线

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant