JP6167183B2 - 伝達関数転写回路及び連動制御型位相変移回路 - Google Patents

Description

本発明は、電気回路部品素子に関し、１つの基準回路の伝達特性を、他の複数の回路へ等価的な伝達特性として、転写する伝達関数転写回路及び連動制御型位相変移回路に関する。

電子回路において“互いに相似な回路”、即ち、“極と零点が交替する場合も含め、極と零点との合計個数が等しい回路”を複数必要とする場合がある。例えば、複数のアンテナと一つの送信器との間に、それぞれ互いにある関係を持たせた位相変移量を生成する位相変移回路を複数のアンテナに対応して複数備えることにより、複数のアンテナから送信される電波ビームの方向を、２次元又は３次元に制御するビームフォーミング技術が知られている。

上述した複数の位相変移回路は、互いにある関係を持たせた回路定数を有する相似な回路が繰り返されて構成される。この繰り返される相似な回路は、リアクタンス素子を含む回路である。
なお、従来のこの種の技術としては、特許文献１に記載されたフェーズドアレイアンテナが知られている。

特開２０１３−９２４７号公報

しかしながら、ビーム形成方向を可変するにあたり、それぞれの回路定数を連動制御することが難しい。また、これらのリアクタンス回路に含まれるコイル等のリアクタンス素子が繰返し必要となる。このため、外付け部品が増加するため、ＬＳＩ化による小型化が難しい。

本発明は、リアクタンス素子の個数を削減でき、ＬＳＩ化を行うための外付け部品を削減できる伝達関数転写回路及び連動制御型位相変移回路を提供することにある。

上記課題を解決するための、本発明の伝達関数転写回路は、第１入力信号に基づき第１基準信号と前記第１入力信号に比例する第２基準信号とを生成し、得られた前記第１基準信号と前記第１入力信号に比例する前記第２基準信号とを出力する基準信号生成回路と、前記第１入力信号に含まれる周波数成分を少なくとも含む第２入力信号を前記第１基準信号により除算又は前記第２入力信号と前記第１基準信号とを乗算し、得られた係数信号を出力する係数信号合成回路と、前記第２基準信号に所望の周波数選択制御処理を施し、得られた伝達信号を出力する伝達信号発現回路と、前記係数信号と前記伝達信号とを乗算する伝達信号合成処理を施し、得られた信号を出力端子に出力する伝達信号合成回路とを備える。

また、連動制御型位相変移回路は、複数のアンテナと、前記複数のアンテナに対応して設けられた複数の位相変移回路と、送信回路と受信回路と送受信回路とのいずれか１つと前記複数のアンテナ及び前記複数の位相変移回路を結合する結合回路とを有する放射方向可変アンテナ回路を備え、前記複数の位相変移回路の各々は、前記伝達関数転写回路と、前記位相変移回路の入力端子と出力端子と基準端子との何れかの２端子を含む電流路に、前記伝達関数転写回路の前記第２入力端子と出力端子と増幅減衰利得制御端子を有する可変増幅減衰回路とを有する。

１つの伝達信号発現回路により発現される伝達関数に比例する伝達特性を、複数の転写先回路に分配転写することにより、リアクタンス素子の個数を削減でき、ＬＳＩ化を行うための外付け部品を削減できる。

図１は、実施例１の伝達関数転写回路の構成を示す図である。 図２は、実施例２の伝達関数転写回路の構成を示す図である。 図３は、実施例３の伝達関数転写回路の構成を示す図である。 図４は、実施例４の伝達関数転写回路の構成を示す図である。 図５は、図４に示す回路構成の数値シミュレーション結果を示す図である。 図６は、実施例５の伝達関数転写回路の構成を示す図である。 図７は、図６に示す回路構成の数値シミュレーション結果を示す図である。 図８は、実施例６の分配型伝達関数転写回路の構成を示す図である。 図９は、実施例７の連動制御型位相変移回路の構成を示す図である。 図１０は、図９に示す連動制御型位相変移回路のシミュレーション結果を示す図である。

（実施例１）
図１は、実施例１の伝達関数転写回路の構成を示す図である。実施例１の伝達関数転写回路は、１つの伝達信号発現回路により発現される伝達関数に比例する伝達信号を、複数の転写先回路に分配転写することにより、リアクタンス素子等の外付け部品の個数を削減することを特徴とする。

図１に示す伝達関数転写回路１は、第１入力信号ｅ２を入力する第１入力端子Ｔ２と、第１入力端子Ｔ２に供給される第１入力信号ｅ２に含まれる周波数成分を少なくとも含む第２入力信号ｅ３を入力する第２入力端子Ｔ３と、出力信号ｅ４を出力する出力端子Ｔ４とを備える。

また、伝達関数転写回路１は、基準信号生成回路５と係数信号合成回路６と伝達信号発現回路７と伝達信号中継回路８と伝達信号合成回路９とを備える。

基準信号生成回路５は、第１入力端子Ｔ２から端子Ｔ５−１に供給される第１入力信号ｅ２（信号ｅ５−１）に基準信号生成処理を施し、端子Ｔ５−２から第１基準信号端子Ｔ２０に第１基準信号ｅ２０（信号ｅ５−２）を出力し、端子Ｔ５−３から第２基準信号端子Ｔ２４に第１入力信号ｅ２に比例する第２基準信号ｅ２４（信号ｅ５−３）を出力する。

係数信号合成回路６は、第２入力端子Ｔ３から端子Ｔ６−１に供給される第２入力信号ｅ３（信号ｅ６−１）を、端子Ｔ２０から供給する第１基準信号ｅ２０により除算処理（係数信号発現処理）し、得られた係数信号ｅ２１（信号ｅ６−３）を端子Ｔ６−３から係数信号端子Ｔ２１に出力する。

伝達信号発現回路７は、第２基準信号端子Ｔ２４から端子Ｔ７−１に供給される第２基準信号ｅ２４（信号ｅ７−１）に、伝達関数μｒ（ω）なる伝達信号処理を施し、得られた伝達信号ｅ２５（信号ｅ７−２）を出力端子Ｔ７−２から伝達信号端子Ｔ２５に出力する。伝達信号発現回路７は、基因回路又は変換対象回路とも言う。

伝達信号中継回路８は、伝達信号端子Ｔ２５から端子Ｔ８−１に供給される伝達信号ｅ２５（信号ｅ８−１）に、伝達信号中継処理を施し、得られた中継信号ｅ２２（信号ｅ８−２）を、端子Ｔ８−２から中継信号端子Ｔ２２に出力する。

伝達信号合成回路９は、係数信号端子Ｔ２１から端子Ｔ９−１に供給する係数信号ｅ２１（信号ｅ９−１）と、中継信号端子Ｔ２２から端子Ｔ９−２に供給される中継信号ｅ２２（信号ｅ９−２）とに伝達信号合成処理を施し、得られた転写信号ｅ４（信号ｅ９−３）を端子Ｔ９−３から出力端子Ｔ４に出力する。

より具体的には、基準信号生成回路５は、端子Ｔ２から端子Ｔ５ａ−１に供給される信号ｅ２（信号ｅ５ａ−１）に信号分配処理を施し、端子Ｔ５ａ−２から端子Ｔ２０に第１基準信号ｅ２０（信号ｅ５ａ−２）を分配出力し、端子Ｔ５ａ−３から端子Ｔ２４に第２基準信号ｅ２４（信号ｅ５ａ−３）を分配出力する信号分配回路５ａを有する。

係数信号合成回路６は、端子Ｔ３から端子Ｔ６ａ−１に供給される信号ｅ３（信号ｅ６ａ−１）を、端子Ｔ２０から端子Ｔ６ａ−２に供給する信号ｅ２０（信号ｅ６ａ−２）により除算処理し、得られた信号ｅ２１（信号ｅ６ａ−３）を端子Ｔ６ａ−３から端子Ｔ２１に出力する除算回路６ａを有する。

伝達信号発現回路７は、端子Ｔ２４から端子Ｔ７−１に供給する信号ｅ２４に、伝達関数μｒ（ω）なる信号伝達処理を施し、得られた信号ｅ２５を端子Ｔ７−２から端子Ｔ２５に出力する回路であり、任意に与えられる伝達関数μｒ（ω）を有する回路である。

伝達信号中継回路８は、端子Ｔ２５から端子Ｔ８−１に供給された信号ｅ２５を、端子Ｔ８−２から端子Ｔ２２に出力する。即ち、この場合には、伝達信号中継回路８の入力端子Ｔ８−１と出力端子Ｔ８−２とは、直結回路からなる。

伝達関数信号合成回路９は、端子Ｔ２１から端子Ｔ９ａ−１に供給される信号ｅ２１と、端子Ｔ２２から端子Ｔ９ａ−２に供給された信号ｅ２２とに乗算処理を施し、得られた信号ｅ４を端子Ｔ９ａ−３から出力端子Ｔ４に出力する。

なお、図１に示す端子Ｔ２と信号源ｅｓとの間に接続されている外部回路Ｅ１と、端子Ｔ３と信号源ｅｓとの間に接続されている外部回路Ｅ２とは、それぞれ任意に与えられる回路である。

次に、このように構成される実施例１に係る伝達関数転写回路１の動作を図１を参照しながら説明する。

除算回路６ａは、端子Ｔ６ａ−１に供給される信号ｅ３を、端子Ｔ２０から端子Ｔ６ａ−２に供給される信号ｅ２（信号ｅ２０）により除算処理する。このため、得られた信号ｅ２１は、ｅ３／ｅ２となる。

また、信号ｅ２５は、伝達関数発現回路７の伝達関数μｒに依存し、伝達関数μｒと信号ｅ２との積となる。従って、信号ｅ３と信号ｅ４の関係は次式で与えられる。

数式（1）における信号ｅ３に対する信号ｅ４（転写信号ｅ４）の比は、等価的な伝達関数が伝達信号発現回路７の伝達関数μｒ（ω）と等しくなることを意味する。この現象は伝達関数μｒ（ω）が転写されていると見做すことができる。

このように実施例１の伝達関数転写回路１は、１つの伝達信号発現回路７により発現される伝達関数に比例する伝達信号を、複数の転写先回路に分配転写することにより、リアクタンス素子等の外付け部品の個数を削減することができる。

（実施例２）
図２は、実施例２の伝達関数転写回路の構成を示す図である。実施例２の伝達関数転写回路１は、実施例１の除算回路６ａの割算回路の対応ダイナミックレンジの幅を狭くすることを特徴とする。

このため、実施例２の基準信号生成回路５−１は、図１に示す信号分配回路５ａの代わりに、逆数処理を施す除算回路５ｄを設けている。また、信号係数合成回路６−１は、除算回路６ａの代わりに、乗算回路６ｂと低域濾波回路６ｃとを設けている。

図２に示す伝達関数転写回路は、基準信号生成回路５−１、信号係数合成回路６−１を除いて、図１に示す伝達関数転写回路１の構成と同じである。ここでは、基準信号生成回路５−１、信号係数合成回路６−１のみを説明する。

基準信号生成回路５−１は、信号分配回路５ｂと基準信号出力回路５ｃと除算回路５ｄとを備える。信号分配回路５ｂは、端子Ｔ５−１から端子Ｔ５ｂ−１に供給された信号ｅ５ｂ−１に、信号分配処理を施し、端子Ｔ５ｂ−２から端子Ｔ５ｄ−２に信号ｅ５ｂ−２を分配出力し、端子Ｔ５ｂ−３から端子Ｔ５−３を介して端子Ｔ２４に信号ｅ５ｂ−３（信号ｅ２４）を分配出力する。

基準信号出力回路５ｃは、基準振幅信号ｅｎを生成し端子Ｔ５ｃ−１から端子Ｔ５ｄ−１に出力する。除算回路５ｄは、端子Ｔ５ｃ−１から端子Ｔ５ｄ−１に供給される信号ｅｎを、端子Ｔ５ｂ−２から端子Ｔ５ｄ−２に供給される信号ｅ５ｂ−２により、除算処理し、得られた信号ｅ５ｄ−３（信号ｅ２０）を端子Ｔ５ｄ−３から端子Ｔ５−２を介して端子Ｔ２０に出力する。

信号係数合成回路６−１は、乗算回路６ｂと低域濾波回路６ｃとを備える。乗算回路６ｂは、端子Ｔ６−１から端子Ｔ６ｂ−１に供給された信号ｅ６−１（信号ｅ３）と、端子Ｔ２０から端子Ｔ６−２を介して端子Ｔ６ｂ−２に供給された信号ｅ２０とに乗算処理を施し、得られた信号ｅ６ｂ−３を端子Ｔ６ｂ−３から端子Ｔ６ｃ−１に出力する。

低域濾波回路６ｃは、端子Ｔ６ｂ−３から端子Ｔ６ｃ−１に供給された信号ｅ６ｂ−３に低域濾波処理を施し、得られた信号ｅ６ｃ−２（信号ｅ２１）を端子Ｔ６ｃ−２から端子Ｔ６−3を介して、端子Ｔ２１に出力する。

次に、このように構成された実施例２に係る伝達関数転写回路の動作を図２を参照しながら説明する。

端子Ｔ６ｂ−２に供給される信号ｅ２０は、信号ｅｎを信号ｅ２で除した商信号“ｅｎ／ｅ２”で与えられる。また、端子Ｔ６−３（端子Ｔ２１）に於ける信号ｅ２１は“ｅ３×ｅｎ／ｅ２”で与えられので、信号ｅ４は次式で与えられる。

数式（２）における信号ｅ３に対する信号ｅ４の比は、等価的な伝達関数が、伝達信号発現回路７の伝達関数μｒ（ω）と、基準信号出力回路５ｃの出力信号ｅｎとの積に等しくなることを意味する。

従って、基準信号ｅｎの値を、例えば、単位値に設定すれば、伝達関数が転写されることになる。また、低域濾波回路６ｃの挿入損失等も、基準信号ｅｎを適当に設定することにより補償することができる。

図２に示す実施例２の除算回路５ｄのダイナミックレンジは、図１に示す実施例１の除算回路６ａに比べて、ダイナミックレンジを狭くする効果を期待できる。なぜなら、除算を行うべき一方の信号レベルｅｎの値を、例えば、一定値に設定することが可能であるからである。

（実施例３）
図３に示す実施例３の伝達関数転写回路１は、実施例２に係る基準信号生成回路５−１に代えて、基準信号生成回路５−２を設けたことを特徴とする。即ち、除算回路５ｄの代わりに、共役信号生成回路５ｈを設けることにより、高い周波数での性能劣化を改善することを特徴とする。

実施例３の基準信号生成回路５−２は、基準信号出力回路５ｅと信号振幅基準化回路５ｆ（ＡＧＣ回路５ｆとも言う）と信号分配回路５ｇと共役信号生成回路５ｈとを備える。

基準信号出力回路５ｅは、信号ｅｎを生成し端子Ｔ５ｅ−１から端子Ｔ５ｆ−２に出力する。信号振幅基準化回路５ｆは、端子Ｔ５−１から端子Ｔ５ｆ−１に供給する信号ｅ２（信号ｅ５ｆ−１）に対して、信号ｅｎに比例する信号ｅ５ｆ−３を端子Ｔ５ｆ−３から端子Ｔ５ｇ−１に出力する。

信号分配回路５ｇは、信号ｅ５ｇ−１に、信号分配処理を施し、端子Ｔ５ｇ−２から端子Ｔ５ｈ−１に信号ｅ５ｇ−２を分配出力し、端子Ｔ５ｇ−３から端子Ｔ５−３を介して端子Ｔ２４に信号ｅ５ｇ−３（信号ｅ２４）を分配出力する。

共役信号生成回路５ｈは、信号分配回路５ｇから供給される信号ｅ５ｇ−２の、互いに直交する２つの成分の一方の成分と、他方の成分の符号を反転した成分とを、互いに直交する成分とする信号を生成する処理（複素共軛信号生成処理とも呼ぶ）を施し、得られた信号ｅ５ｈ−２（信号ｅ２０）を端子Ｔ５ｈ−２から端子Ｔ５−２を介して端子Ｔ２０に出力する。

なお、共役信号生成回路５ｈの変形回路を構成することもできる。この構成例は、実施例４に示す伝達関数転写回路１−１において、端子Ｔ２と端子Ｔ３とを直結した端子を、共役信号生成回路５ｈの端子Ｔ５ｈ−１とし、更に、伝達信号発現回路７を削除し、端子Ｔ２４と端子Ｔ２５とを直結した回路構成における端子Ｔ４を共役信号生成回路５ｈの端子Ｔ５ｈ−２としても良い。

次にこのように構成された実施例３に係る伝達関数転写回路の動作を図３を参照しながら説明する。

共役信号生成回路５ｈから出力される信号ｅ２０は、直交成分の位相が反転されているので、ｅｎの複素共役値となり、係数信号合成回路６から出力される信号ｅ２１は、ｅ３とｅｎとの積となる。また、伝達信号中継回路８の信号ｅ２２は、伝達関数μｒと信号ｅｎとの積となる。このため、信号ｅ３に対する信号ｅ４の比は、次式で与えられる。

数式（３）における信号ｅ３に対する信号ｅ４の比は、等価的な伝達関数が、伝達信号発現回路７の伝達関数μｒ（ω）と、信号ｅｎの絶対値の二乗との積に等しくなることを意味する。従って、信号ｅｎを、例えば、その絶対値を単位値に設定すれば、伝達関数μｒ（ω）が転写されることになる。また、信号ｅｎの値は、低域濾波回路６ｆの挿入損失等の補償も含めて、等価的に絶対値｜ｅｎ｜＝１となるように、増幅減衰回路を具備しても良い。

このように、図３に示す実施例３の基準信号生成回路５−２は、図２に示す実施例２の基準信号生成回路５−１に比べて、除算回路５ｄを、共役信号生成回路５ｈと信号振幅基準化回路５ｆとの組合せに置き換えることにより、容易に高い周波数に対応することができる。

（実施例４）
図４に示す実施例４の伝達関数転写回路１−１は、実施例３の伝達関数転写回路１を構成する関連する電流路を流れる信号を、互いに直交する２つの成分であるＡ成分とＢ成分とに分けて信号処理を施すことを特徴とする。

図４に示す実施例４の伝達関数転写回路１−１は、基準信号生成回路５−３と係数信号合成回路６−２と伝達信号発現回路７と伝達信号中継回路８−１と伝達信号合成回路９−１とを備える。

基準信号生成回路５−３は、基準信号出力回路５ｊと信号振幅基準化回路５ｋと信号分配回路５ｍと直交分配回路５ｎとを備える。

基準信号出力回路５ｊは、端子Ｔ５ｊ−１から端子Ｔ５ｋ−２に信号ｅｎを出力する。信号振幅基準化回路５ｋは、端子Ｔ２から端子Ｔ５−１を介して端子Ｔ５ｋ−１に供給された信号ｅ２に信号振幅基準化処理を施し、信号ｅｎに比例した信号ｅ５ｋ−３を端子Ｔ５ｋ−３から信号分配回路５ｍの端子Ｔ５ｍ−１に出力する。

信号分配回路５ｍは、信号ｅ５ｋ−３に信号分配処理を施し、信号ｅ５ｍ−２を端子Ｔ５ｍ−２から端子Ｔ５ｎ−１に出力し、信号ｅ５ｍ−３（信号ｅ２４）を端子Ｔ５ｍ−３から端子Ｔ５−３を介して端子Ｔ２４に出力する。

直交分配回路５ｎは、信号ｅ５ｍ−２に直交分配処理を施し、互いに直交する２つの信号ｅ２０Ａと信号ｅ２０Ｂとの、例えば、一方の信号ｅ２０Ａを端子Ｔ５ｎ−２Ａから端子Ｔ２０Ａに出力し、他方の信号ｅ２０Ｂを端子Ｔ５ｎ−２Ｂから端子Ｔ２０Ｂに出力する。

直交分配回路５ｎは、信号分配回路５ｐと位相シフト回路５ｇとを備える。信号分配回路５ｐは、端子Ｔ５ｎ−１から端子Ｔ５ｐ−１に供給された信号ｅ５ｐ−１に信号分配処理を施し、信号ｅ５ｐ−２（信号ｅ２０Ａ）を端子Ｔ５ｐ−２から端子Ｔ５ｎ−２Ａを介して端子Ｔ５−２Ａに分配出力し、信号ｅ５ｐ−３を端子Ｔ５ｐ−３から端子Ｔ５ｇ−１に分配出力する。

位相シフト回路５ｇは、信号ｅ５ｐ−３に例えば“−９０°”なる位相シフトを施し、得られた信号ｅ５ｑ−２（信号ｅ２０Ｂ）を端子Ｔ５ｇ−２から端子Ｔ５ｎ−２Ｂを介して端子Ｔ５−２Ｂに出力する。信号ｅ２０Ａと信号ｅ２０Ｂとは、互いに直交関係にある信号である。

係数信号合成回路６−２は、信号分配回路６ｆと乗算回路６ｇと乗算回路６ｈと低域濾過回路６ｉと低域濾過回路６ｊとを備える。

信号分配回路６ｆは、端子Ｔ３から端子Ｔ６−１を介して端子Ｔ６ｆ−１に供給された信号ｅ３に信号分配処理を施し、信号ｅ６ｆ−２を端子Ｔ６ｆ−２から端子Ｔ６ｇ−１に出力し、信号ｅ６ｆ−３を端子Ｔ６ｆ−３から端子Ｔ６ｈ−１に出力する。

乗算回路６ｇは、信号ｅ６ｆ−２と信号ｅ６−２Ａ（信号ｅ２０Ａ）とに乗算処理を施し、得られた信号ｅ６ｇ−３を端子Ｔ６ｇ−３から端子Ｔ６ｉ−１に出力する。乗算回路６ｈは、信号ｅ６ｆ−３と信号ｅ６−２Ｂ（信号ｅ２０Ｂ）とに乗算処理を施し、得られた信号ｅ６ｈ−３を端子Ｔ６ｈ−３から端子Ｔ６ｊ−１に出力する。

低域濾過回路６ｉは、信号ｅ６ｇ−３に低域濾波処理を施し、得られた信号ｅ６ｉ−２を端子Ｔ６ｉ−２から端子Ｔ６−３Ａを介して端子Ｔ２１Ａに出力する。低域濾過回路６ｊは、信号ｅ６ｈ−３に低域濾波処理を施し、得られた信号ｅ６ｊ−２を端子Ｔ６ｊ−２から端子Ｔ６−３Ｂを介して端子Ｔ２１Ｂに出力する。

低域濾過回路６ｉと、低域濾過回路６ｊと、の機能は必須であるが、これらの機能を、乗算回路６ｇと、乗算回路６ｈと、を構成する例えばトランジスタの入出力間の応答遅れ効果を利用することができる場合もある。この場合、２つの低域濾過回路６ｉと、低域濾過回路６ｊとは不要である。

伝達信号中継回路８−１は、直交分配回路８ａを備える。直交分配回路８ａは、端子Ｔ２５から端子Ｔ８−１を介して端子Ｔ８ａ−１に供給された信号ｅ８−１に直交分配処理を施し、互いに直交する２つの信号ｅ２２Ａと信号ｅ２２Ｂの、例えば、一方の信号ｅ８−２Ａ（信号ｅ２２Ａ）を端子Ｔ８ａ−２Ａから端子Ｔ８−２Ａを介して端子Ｔ２２Ａに出力し、他方の信号ｅ８−２Ｂ（信号ｅ２２Ｂ）を端子Ｔ８ａ−２Ｂから端子Ｔ８−２Ｂを介して端子Ｔ２２Ｂに出力する。

直交分配回路８ａは、信号分配回路８ｂと位相シフト回路８ｃとを備える。信号分配回路８ｂは、端子Ｔ８ａ−１から端子Ｔ８ｂ−１に供給された信号ｅ８−１に信号分配処理を施し、信号ｅ８ｂ−２（信号ｅ２２Ａ）を端子Ｔ８ｂ−２から端子Ｔ８ａ−２Ａを介して端子Ｔ８ａ−２Ａに出力し、信号ｅ８ｂ−３を端子Ｔ８ｂ−３から端子Ｔ８ｃ−１に出力する。

位相シフト回路８ｃは、信号ｅ８ｂ−３に例えば“＋９０°”なる位相シフトを施し、得られた信号ｅ８ｃ−２（信号ｅ２２Ｂ）を、端子Ｔ８ｃ−２から端子Ｔ８ａ−２Ｂを介して端子Ｔ８−２Ｂに出力する。

伝達信号合成回路９−１は、乗算回路９ｄと乗算回路９ｅと信号加減算回路９ｆとを備える。乗算回路９ｄは、信号ｅ２１Ａ（信号ｅ９ｄ−１）と信号ｅ２２Ａ（信号ｅ９ｄ−２）とに乗算処理を施し、得られた信号ｅ９ｄ−３を端子Ｔ９ｄ−３から端子Ｔ９ｆ−１に出力する。乗算回路９ｅは、信号ｅ２１Ｂ（信号ｅ９ｅ−１）と信号ｅ２２Ｂ（信号ｅ９ｅ−２）とに乗算処理を施し、得られた信号ｅ９ｅ−３を端子Ｔ９ｅ−３から端子Ｔ９ｆ−２に出力する。

信号加減算回路９ｆは、信号ｅ９ｄ−３と信号ｅ９ｅ−３とに、加算処理又は減算処理の何れか一方の処理を施し、得られた信号ｅ９ｆ−３（信号ｅ４）を端子Ｔ９ｆ−３から端子Ｔ９−３を介して端子Ｔ４に出力する。

加算処理又は減算処理は、位相シフト回路５ｇと位相シフト回路８ｃとの位相シフト量が、それぞれ“−９０°”又は“＋９０°”の何れの符号を選択して設定されているか、及び、関連電流路に位相反転増幅回路等が含まれるか否かを考慮して選択するとよい。

なお、図示していないが、必要に応じて、増幅減衰回路９ｇを、例えば、端子Ｔ９ｆ−３と端子Ｔ４との間に配置するとよい。その目的は、信号加減算回路９ｆに加減算処理時に必要とする定数０．５の設定処理と、基準信号出力回路５ｊの出力振幅ｅｎ（単位振幅を基準とする）の調整処理とを行うためである。

これら２つの処理は、複数の増幅減衰処理の相乗処理があるので、増幅減衰回路９ｇの動作により、適性値に設定可能である。また、増幅減衰回路９ｇの機能は、伝達信号発現回路７の伝達処理の定数項等に組み入れることが可能である。その場合、増幅減衰回路９ｇを省略することもできる。

次に、図５を用いて、周波数１０ＭＨｚの定常状態での時間領域の数値シミュレーション結果を説明する。伝達信号発現回路（変換対象回路）７は、コイル（１０μＨ）とコンデンサ（２５．３３０２９６ｐＦ）と抵抗（１Ω）との直列共振回路を構成する。その共振周波数は１０ＭＨｚである。図５に示す横軸は、時間であり、その範囲は、１０μＳから１０．５μＳである。縦軸は、電圧の瞬時値であり、細線Ａが、第２入力端子Ｔ３の電圧、太線Ｂが出力端子Ｔ４の電圧である。

また、第１入力端子Ｔ２に入力された信号ｅ２と同じ周波数成分を含む信号ｅ３を第２入力端子Ｔ３に供給する任意回路である外付回路Ｅ２として、１０μＨのコイルと１ｎＦのコンデンサからなる低域濾波器を入出力インピーダンス１ｋΩの終端条件下で接続した。外付回路Ｅ１は直結回路とした。

以下の２つのシミュレーション結果から、伝達信号発現回路７（変換対象回路）の伝達関数μｒ（ω）が転写されていることが確認できた。

図５に示すように、第２入力端子Ｔ３に供給する周波数１０ＭＨｚの正弦波信号に対する出力端子Ｔ４の信号の伝達比は、伝達信号発現回路７の入出力信号比μｒ（ω）に比例する正弦波信号が同相状態で発現されている。

また、図示しないが、第１入力端子Ｔ２及び第２入力端子Ｔ３に供給する周波数を、９９００ｋＨｚと、１００００ｋＨｚと、１０１００ｋＨｚとに変化させた場合に対して、出力端子Ｔ４の信号の位相は、進み、同相、遅れ、位相特性を呈し、進みと遅れの場合の出力端子Ｔ４の振幅は、同相の場合に対して減衰している。

また、任意接続回路として、上記低域濾波器以外の場合にも、伝達信号発現回路７の入出力信号比μｒ（ω）に比例する出力信号が得られるので、目的とする伝達関数転写処理が実現された。

（実施例５）
実施例５では、図６に示す係数信号合成回路６−３が、実施例４に示した２つの低域濾波回路６ｉ，６ｊを使用せず、ＬＳＩ化の時の外付け部品を削減し、且つ立上特性の性能劣化を改善することを特徴とする。

実施例５に示す伝達関数転写回路１では、係数信号合成回路６−３の構成のみが図４に示す実施例４に比べて変形されている。このため、ここでは、係数信号合成回路６−３の構成のみについて説明する。

係数信号合成回路６−３は、直交分配回路６ｋと信号分配回路６ｐと信号分配回路６ｇと信号分配回路６ｒと乗算回路６ｓと乗算回路６ｔと信号分配回路６ｕと乗算回路６ｖと乗算回路６ｗと信号加減算回路６ｘと信号加減算回路６ｙとを備える。

直交分配回路６ｋは、端子Ｔ６−１から端子Ｔ６ｋ−１に供給された信号ｅ６ｋ−１（信号ｅ３）に直交分配処理を施し、互いに直交する２つの信号ｅ３Ａと信号ｅ３Ｂとの、例えば、一方の信号ｅ３Ａ（信号ｅ６ｋ−２Ａ）を端子Ｔ６ｋ−２Ａから端子Ｔ３Ａを介して端子Ｔ６ｐ−１に出力し、他方の信号ｅ３Ｂ（信号ｅ６ｋ−２Ｂ）を端子Ｔ６ｋ−２Ｂから端子Ｔ３Ｂを介して端子Ｔ６ｇ−１に出力する。

信号分配回路６ｐは、信号ｅ６ｋ−２Ａに信号分配処理を施し、信号ｅ６ｐ−２を端子Ｔ６ｐ−２から端子Ｔ６ｓ−１に出力し、信号ｅ６ｐ−３を端子Ｔ６ｐ−３から端子Ｔ６ｖ−１に出力する。信号分配回路６ｇは、信号ｅ６ｋ−２Ｂに信号分配処理を施し、信号ｅ６ｇ−２を端子Ｔ６ｇ−２から端子Ｔ６ｔ−１に出力し、信号ｅ６ｇ−３を端子Ｔ６ｇ−３から端子Ｔ６ｗ−１に出力する。

信号分配回路６ｒは、端子Ｔ２０Ａから端子Ｔ６−２Ａを介して端子Ｔ６ｒ−１に供給された信号ｅ２０Ａに信号分配処理を施し、信号ｅ６ｒ−２を端子Ｔ６ｒ−２から端子Ｔ６ｓ−２に出力し、信号ｅ６ｒ−３を端子Ｔ６ｒ−３から端子Ｔ６ｔ−２に出力する。

乗算回路６ｓは、信号ｅ６ｐ−２と信号ｅ６ｒ−２とに乗算処理を施し、得られた信号ｅ６ｓ−３を端子Ｔ６ｓ−３から端子Ｔ６ｘ−１に出力する。乗算回路６ｔは、信号ｅ６ｇー２と、信号ｅ６ｒー３と、に乗算処理を施した信号ｅ６ｔ−３を端子Ｔ６ｔ−３から端子Ｔ６ｙ−１に出力する。

信号分配回路６ｕは、端子Ｔ２０Ｂから端子Ｔ６−２Ｂを介して端子Ｔ６ｕ−１に供給された信号ｅ２０Ｂに信号分配処理を施し、信号ｅ６ｕ−２を端子Ｔ６ｕ−２から端子Ｔ６ｖ−２に出力し、信号ｅ６ｕ−３を端子Ｔ６ｕ−３から端子Ｔ６ｗ−２に出力する。

乗算回路６ｖは、信号ｅ６ｐ−３と信号ｅ６ｕ−２とに乗算処理を施し、得られた信号ｅ６ｖ−３を端子Ｔ６ｖ−３から端子Ｔ６ｙ−２に出力する。乗算回路６ｗは、信号ｅ６ｑ−３と信号ｅ６ｕ−３とに乗算処理を施し、得られた信号ｅ６ｗ−３を端子Ｔ６ｗ−３から端子Ｔ６ｘ−２に出力する。

信号加減算回路６ｘは、信号ｅ６ｓ−３と信号ｅ６ｗ−３とに加減算処理を施し、得られた信号ｅ６ｘ−３を端子Ｔ６ｘ−３から端子Ｔ６−３Ａを介して端子Ｔ２１Ａに出力する。信号加減算回路６ｙは、信号ｅ６ｔ−３と信号ｅ６ｖ−３とに加減算処理を施し、得られた信号ｅ６ｙ−３を端子Ｔ６ｙ−３から端子Ｔ６−３Ｂを介して端子Ｔ２１Ｂに出力する。

直交分配回路６ｋは、信号分配回路６ｍと位相シフト回路６ｎとを備える。信号分配回路６ｍは、端子Ｔ６ｋ−１から端子Ｔ６ｍ−１に供給された信号ｅ６ｋ−１に信号分配処理を施し、信号ｅ６ｍ−２を端子Ｔ６ｍ−２から端子Ｔ６ｋ−２Ａを介して端子Ｔ３Ａに出力し、信号ｅ６ｍ−３を端子Ｔ６ｍ−３から端子Ｔ６ｎ−１に出力する。位相シフト回路６ｎは、信号ｅ６ｍ−３に、例えば“９０°”なる位相シフトを施し、得られた信号ｅ６ｎ−２を端子Ｔ６ｎ−２から端子Ｔ６ｋ−２Ｂを介して端子Ｔ３Ｂに出力する。

次に、このように構成された実施例５の係数信号合成回路６−３の動作を図６を参照しながら説明する。

図６より、端子Ｔ３Ａの信号ｅ３Ａは、信号ｅ３に対し同相関係を有し、端子Ｔ３Ｂの信号ｅ３Ｂは、端子Ｔ３の信号ｅ３に対し直交関係を有する。また、図４より、端子Ｔ２０Ａの信号ｅ２０Ａは、端子Ｔ２の信号ｅ２に対し同相関係を有し、端子Ｔ２０Ｂの信号ｅ２０Ｂは、端子Ｔ２の信号ｅ２に対し直交関係を有する。

信号ｅ２の互に直交する信号であるＡ信号とＢ信号とのいずれかの信号と、信号ｅ３の互に直交する信号であるＡ信号とＢ信号とのいずれかの信号と、に乗算作用を施した積の信号、例えば、信号ｅ２のＡ信号と信号ｅ３のＢ信号とに乗算作用を施した積の信号（ＡＢ積信号）は、２倍の周波数成分と零周波数成分（位相成分）とを含む。

図６に示す信号加減算回路６ｘにおいて、端子Ｔ６ｘ−１に供給する信号ｅ６ｘ−１には、信号ｅ２の周波数成分と位相成分との合計成分と信号ｅ３の周波数成分と位相成分との合計成分との和の成分を含む信号の符号を反転した信号と、信号ｅ２の周波数成分と位相成分との合計成分と信号ｅ３の周波数成分と位相成分との合計成分との差の成分を含む信号とが入力される。

また、端子Ｔ６ｘ−２に供給する信号ｅ６ｘ−２には、信号ｅ２の周波数成分と位相成分との合計成分と信号ｅ３の周波数成分と位相成分との合計成分との和の成分を含む信号と、信号ｅ２の周波数成分と位相成分との合計成分と、信号ｅ３の周波数成分と位相成分との合計成分との差の成分を含む信号とが入力される。

ここで、信号加減算回路６ｘの加減算処理の加算又は減算の内、減算を採用すると、端子Ｔ６ｘ−３から出力される信号ｅ６ｘ−３は、和周波数信号成分が相殺されて、差信号成分（差周波数信号成分）の２倍の振幅の信号が出力される。これにより、同相成分と直交成分との一方に関する係数信号ｅ２１Ａが生成される。

この動作は、振幅の等しい２つの信号の減算処理を施し、且つ、同相成分と直交成分の位相差が“±９０°”であれば成立する。

上記の和の成分は、端子Ｔ２に入力される周波数の２倍の周波数成分を含む。一方、差の成分は、２倍の周波数成分を含まない。従って、実施例５では、実施例４に示した低域濾波回路６ｉ等は不要となる。この差の成分は、図１に示した任意な回路である回路Ｅ１と回路Ｅ２とに依存する周波数依存性を有する。

同様に、信号加減算回路６ｙにより、同相成分と直交成分との他方に関する係数信号ｅ２１Ｂが生成されるが、その説明は省略する。

信号加減算回路６ｘと信号加減算回路６ｙとのそれぞれの加減算処理の加算又は減算は、信号ｅ２０Ａ及び信号ｅ２０Ｂと、信号ｅ２２Ａと信号ｅ２２Ｂとのそれぞれの位相の符号関係、及び関連電流路に位相反転増幅回路等が含まれるか否かを考慮して選択すればよい。

図７を用いて、係数信号合成回路６−３の２つの端子Ｔ２１Ａにおける係数信号ｅ２１Ａ及び端子Ｔ２１Ｂにおける係数信号ｅ２１Ｂの、時間領域での数値シミュレーション結果を説明する。シミュレーションに当たり、伝達信号発現回路７、外付回路Ｅ１およびＥ２の回路定数は、実施例４の場合と同じである。

横軸は、時間であり、その範囲は、０μＳから１０．５μＳである。縦軸は、基準信号出力回路５ｒ（図示せず）の出力信号ｅｎを１．４１４２Ｖ（尖頭値）とした場合の、係数Ａ信号端子Ｔ２１Ａの信号ｅ２１Ａと、係数Ｂ信号端子Ｔ２１Ｂの信号ｅ２１Ｂとの電圧Ｖである。これら２つの係数信号は、周波数特性を有する。

シミュレーションの結果、１０ＭＨｚの２倍の周波数成分のリップルは見当たらない。３μＳ程度までの顕著な過渡現象は、主に、外付回路Ｅ１およびＥ２に起因する現象である。一方、図示していないが、実施例４においては低域濾波回路６ｈと低域濾波回路６ｊとの遮断特性の不十分さに起因する残留リップルが見られる。これに対して、実施例５では、残留リップルが見られず、効果が明白である。また、立上特性も改善される。

実施例５の係数信号合成回路６−３においては、実施例４に示す２つの低域濾波回路６ｉ，６ｊを使用せず、互いに直交する２つの係数Ａ信号ｅ２１Ａと係数Ｂ信号ｅ２１Ｂに、端子Ｔ２及び端子Ｔ３に入力する周波数の２倍の周波数を含まない直流成分のみが現れると言う効果を発揮する。

従って、例えば、直交分配回路をデジタル回路ではなくアナログ部品で構成する場合、位相シフト回路を構成するリアクタンス素子以外の意図するリアクタンス素子は不要となる。これにより、ＬＳＩ化する場合の外付け部品を削減することができる。

（実施例６）
図８は、実施例６の分配型伝達関数転写回路の構成を示す図である。図８に示す分配型伝達関数転写回路１００は、伝達関数転写回路１の構成に、基準信号分配回路２００と、中継信号分配回路３００とを具備する。これにより、複数組の転写先である係数信号合成回路６ｉ及び伝達信号合成回路９ｉにおいて、互いに相似の転写信号を転写する機能を実現する。

ここでは、伝達関数転写回路１の構成の説明は省略する。基準信号分配回路２００と中継信号分配回路３００についてのみ図８を用いて説明する。

図８に示す分配型伝達関数転写回路１００を構成する伝達信号発現回路７には、端子Ｔ７−３を設け、この端子Ｔ７−３を基準端子に接続する例を示している。しかし、端子Ｔ７−３は必ずしも必要ではない。

基準信号分配回路２００と中継信号分配回路３００とを更に具備するために、伝達関数転写回路１の第１基準信号端子Ｔ２０Ａ、Ｔ２０Ｂ、及び中継信号端子Ｔ２２Ａ、Ｔ２２Ｂを、以下のように、分配送信側と分配受信側とにおいて複数に分割する。

説明の簡便さの為に、例えば、基準Ａ信号受信端子Ｔ２０ＡＲｉ（ｉ＝１，ｎ）を、基準Ａ信号受信端子Ｔ２０ＡＲｉと、（ｉ＝１，ｎ）を省略して表記して説明する。即ち、小文字の“ｉ”は、（ｉ＝１，ｎ）と繰り返されることを意味する。

実施例６に示す分配型伝達関数転写回路１００において、基準Ａ信号端子Ｔ２０Ａを、基準Ａ信号送信端子Ｔ２０ＡＴと、基準Ａ信号受信端子Ｔ２０ＡＲｉとに分割する。基準Ｂ信号端子Ｔ２０Ｂを、基準Ｂ信号送信端子Ｔ２０ＢＴと、基準Ｂ信号受信端子Ｔ２０ＢＲｉとに分割する。中継Ａ信号端子Ｔ２２Ａを、中継Ａ信号送信端子Ｔ２２ＡＴと、中継Ａ信号受信端子Ｔ２２ＡＲｉとに分割する。中継Ｂ信号端子Ｔ２２Ｂを、中継Ｂ信号送信端子Ｔ２２ＢＴと、中継Ｂ信号受信端子Ｔ２２ＢＲｉとに分割する。これにより、それぞれの端子の信号を分別して定義する。

以下に、実施例を詳しく説明する。

分配型伝達関数転写回路１００は、第１入力端子Ｔ２と、係数信号生成回路６ｉの入力端子Ｔ３ｉと、伝達信号合成回路９ｉの出力端子Ｔ４ｉと、基準信号分配回路２００と係数信号合成回路６ｉと中継信号分配回路３００と伝達信号合成回路９ｉとを備える。

基準信号分配回路２００は、分配回路２００Ａと分配回路２００Ｂとを備える。中継信号分配回路３００は、分配回路３００Ａと分配回路３００Ｂとを備える。

分配回路２００Ａは、端子Ｔ２０ＡＴから端子Ｔ２００−１Ａを介して端子Ｔ２００ＩＡに供給される係数Ａ信号ｅ２０ＡＴに分配処理を施し、得られた信号ｅ２００ＯＡｉを、端子Ｔ２００ＯＡｉからＴ２００−２Ａｉに出力し、端子Ｔ２０ＡＲｉを介してｉ番目の信号係数合成回路６ｉの端子Ｔ６−２Ａｉに分配供給する。

分配回路２００Ｂは、端子Ｔ２０ＢＴから端子Ｔ２００−１Ｂを介して端子Ｔ２００ＩＢに供給される係数Ｂ信号ｅ２０ＢＴに分配処理を施し、得られた信号ｅ２００ＯＢｉを、端子Ｔ２００ＯＢｉからＴ２００−２Ｂｉに出力し、端子Ｔ２０ＢＲｉを介してｉ番目の信号係数合成回路６ｉの端子Ｔ６−２Ｂｉに分配供給する。

係数信号合成回路６ｉは、端子Ｔ３ｉに供給された信号ｅ３ｉと、端子Ｔ６−２Ａｉと端子Ｔ６−２Ｂｉとにそれぞれ供給された信号ｅ２００ＯＡｉと信号ｅ２００ＯＢｉと、に係数信号合成処理を施し、得られた信号ｅ２１Ａｉを端子Ｔ６−３Ａｉから端子Ｔ２１Ａｉに出力し、信号ｅ２１Ｂｉを端子Ｔ６−３Ｂｉから端子Ｔ２１Ｂｉに出力する。

分配回路３００Ａは、端子Ｔ２２ＡＴから端子Ｔ３００−１Ａを介して端子Ｔ３００ＩＡに供給される係数Ａ信号ｅ２２ＡＴに分配処理を施した信号ｅ３００ＯＡｉを、端子Ｔ３００ＯＡｉからＴ３００−２Ａｉに出力し、端子Ｔ２２ＡＲｉを介してｉ番目の信号係数合成回路９ｉの端子Ｔ９−２Ａｉに分配供給する。

分配回路３００Ｂは、端子Ｔ２２ＢＴから端子Ｔ３００−１Ｂを介して端子Ｔ３００ＩＢに供給される係数Ｂ信号ｅ２２ＢＴに分配処理を施した信号ｅ３００ＯＢｉを、端子Ｔ３００ＯＢｉからＴ３００−２Ｂｉに出力し、端子Ｔ２２ＢＲｉを介してｉ番目の伝達信号合成回路９ｉの端子Ｔ９−２Ｂｉに分配供給する。

伝達信号合成回路９ｉは、端子Ｔ９−１Ａｉに供給された信号ｅ２１Ａｉと、端子Ｔ９−１Ｂｉに供給された信号ｅ２１Ｂｉと、端子Ｔ９−２Ａｉに供給された信号ｅ２２ＡＲｉと、端子Ｔ９−２Ｂｉに供給された信号ｅ２２ＢＲｉとに係数信号合成処理を施し、得られた信号ｅ４ｉを端子Ｔ９−３ｉから端子Ｔ４ｉに出力する。

分配回路２００Ａと分配回路２００Ｂとは、基準信号分配回路２００を構成する。分配回路３００Ａと分配回路３００Ｂとは、中継信号分配回路３００を構成する。

分配回路２００Ａと分配回路２００Ｂと分配回路３００Ａと分配回路３００Ｂは、それぞれ同じ構成である。このため、分配回路２００Ａの構成のみを説明し、他の分配回路の説明は省略する。

分配回路２００ａＡは、信号分配回路２００ａＡと緩衝回路２００ｂＡｉとを備える。

信号分配回路２００ａＡは、端子Ｔ２００ＩＡから端子Ｔ２００ａＡ−１に入力された信号ｅ２０ＡＴに１：ｎの信号分配処理を施し、得られた信号ｅ２００ａＡ−２ｉを端子Ｔ２００ａＡ−２ｉから端子Ｔ２００ｂＡ−１ｉに出力する。

緩衝回路２００ｂＡｉは、端子Ｔ２００ａＡ−２ｉから端子Ｔ２００ｂＡ−１ｉに入力された信号ｅ２００ａＡ−２ｉに逆方向減衰処理を施し、得られた信号ｅ２００ｂＡ−２ｉを端子Ｔ２００ｂＡ−２ｉから端子Ｔ２００ＯＡｉに出力する。

緩衝回路２００ｂＡｉは、意図しない閉ループ利得に減衰処理を施すことにより異常発振を防止する。従って、少なくとも意図する信号の流れ方向と逆方向の信号を減衰させる。緩衝回路２００ｂＡｉは、一般的緩衝増幅回路、又はアイソレータ、サーキュレータ、又は、双方向に減衰を与える減衰回路であってもよい。

また、分配回路２００ａＡｉと、分配回路２００ａＢｉと、及び、分配回路３００ａＡｉと、分配回路３００ａＢｉとは、実用的な設計上の選択の一つとしては、互いに振幅が等しく且つ互いの位相が直交する成分であるので、更に、振幅補償回路と、位相補償回路とを個々に具備しても良い。また、分配配線の配線長の違いによる遅延時間の補償が必要な場合には遅延時間補償回路を個々に具備しても良い。

各組を構成する信号配線は、２つの信号配線からなる単一駆動、又は４つの信号配線からなる差動駆動の何れであっても良い。また、三次元構造によるツイスト・ペアー配線であってもよい。

このように実施例６に係る分配型伝達関数転写回路１００によれば、一つの伝達信号発現回路７により発現される伝達関数を複数（ｎ）組の、係数信号合成回路６ｉと伝達信号合成回路９ｉとに分配供給する。その結果、このことは、複数（ｎ）組の、ｉ番目の第２入力端子Ｔ３ｉと、出力端子Ｔ４ｉと、の両端子間（転写先）に、一つの伝達関数発現回路７により発現される伝達関数信号が分配出力される。即ち、伝達関数信号が転写される。

次に、実施例１から実施例５までの伝達関数転写回路１と、及び実施例６の分配型伝達関数転写回路１００との変形例について説明する。

実施例１から実施例６までの実施例の説明では、アナログ処理を想定して説明を行った。しかし、本発明の開示する技術は、アナログ処理のみならず、デジタル処理であっても良い。

更に、実施例を詳しく説明する。実施例１から実施例５までの伝達関数転写回路１、及び実施例６の分配型伝達関数転写回路１００の、少なくとも１つの入力端子に供給される信号と、少なくとも１つの出力端子から出力される信号との何れの信号もアナログ信号であるとする。

更に、それらを処理する回路として、アナログ回路又はアナログ素子を組み合わせることを想定する実施例を用いて説明した。これらアナログ回路又はアナログ素子の組合せ部分はデジタル処理であっても良い。この場合、例えば、少なくとも１つの入力端子に供給されるアナログ信号をそれぞれの端子に接続されるＡＤコンバータがデジタル信号に変換する。デジタル処理後の少なくとも１つのデジタル信号を少なくとも１つの端子に接続されるＤＡコンバータがアナログ信号として出力端子から出力する。デジタル処理は、実施例１から実施例５までの伝達関数転写回路と、及び実施例６の分配型伝達関数転写回路とのそれぞれの処理に等価なデジタル処理であればよい。

以下に、実施例を更に詳しく説明する。

実施例１から実施例５は、第１アナログ・デジタル変換回路と第２アナログ・デジタル変換回路と第１デジタル・アナログ変換回路とを含む伝達関数転写回路１であればよい。第１アナログ・デジタル変換回路は、第１入力端子Ｔ２に供給するアナログ信号にアナログ・デジタル変換を施す。第２アナログ・デジタル変換回路は、第２入力端子Ｔ３に供給するアナログ信号にアナログ・デジタル変換を施す。第１デジタル・アナログ変換回路は、伝達信号合成処理を施したデジタル信号にデジタル・アナログ変換を施し、（第１）出力端子Ｔ４に出力する。

実施例６は、第１アナログ・デジタル変換回路と複数の第２ｉアナログ・デジタル変換回路と複数の第１ｉデジタル・アナログ変換回路とを含む分配型伝達関数転写回路１００であればよい。

第１アナログ・デジタル変換回路は、第１入力端子Ｔ２に供給するアナログ信号にアナログ・デジタル変換を施す。複数の第２ｉアナログ・デジタル変換回路は、複数の第２ｉ入力端子Ｔ３ｉに供給するアナログ信号にアナログ・デジタル変換を施す。複数の第１ｉデジタル・アナログ変換回路は、複数の伝達信号合成回路９ｉにより伝達信号合成処理を施したデジタル信号にデジタル・アナログ変換をそれぞれ施したそれぞれのアナログ信号をそれぞれの（第１ｉ）出力端子Ｔ４ｉに出力する。

次に、伝達関数発現回路７の処理をアナログ処理にて行う場合には、例えば、第２デジタル・アナログ変換回路と第３アナログ・デジタル変換回路とを含む実施例１から実施例５の伝達関数転写回路１及び実施例６の分配型伝達関数転写回路１００であればよい。

第２デジタル・アナログ変換回路は、端子Ｔ７−１に供給されるデジタル信号をアナログ信号に変換する。第３アナログ・デジタル変換回路は、伝達関数発現回路７により伝達関数発現処理を施したアナログ信号をデジタル信号に変換する。

又は、実施例１から実施例５の伝達関数転写回路１及び実施例６の分配型伝達関数転写回路１００が第３アナログ・デジタル変換回路を含んでもよい。第３アナログ・デジタル変換回路は、第１入力端子Ｔ２に供給するアナログ信号をアナログ的に分配した信号に、伝達関数発現回路７により伝達関数発現処理を施し、得られたアナログ信号をデジタル信号に変換する。

（実施例７）
図９は、実施例７の連動制御型位相変移回路の構成を示す図である。実施例７の連動制御型位相変移回路は、実施例６に示した分配型伝達関数転写回路１００を利用したもので、例えば、アンテナの放射方向を可変とする回路に利用する放射方向可変アンテナ回路５００からなる。

図９を用いて放射方向可変アンテナ回路５００を説明する。放射方向可変アンテナ回路５００は、位相変移回路５０ｉを有する。この位相変移回路５０ｉは、アンテナＡＮＴｉに直列に接続される抵抗素子Ｒ５７ｉと、シャント枝路に等価的な誘導性素子５８ｉとをそれぞれ一つ配置する。

説明の簡便さの為に、例えば、アンテナＡＮＴｉ（ｉ＝１，ｎ）の（ｉ＝１，ｎ）を省略して、アンテナＡＮＴｉと表記する。

放射方向可変アンテナ回路５００は、ｎ個のアンテナＡＮＴｉと、個々の位相変移量を互いに関連付けて制御するｎ個の位相変移回路５０ｉと、ｎ個の位相変移回路５０ｉと一つの送受信装置とに分配結合処理を施す（ｎ対１）の結合回路７０と、送信機、受信機、又は送受信機が接続される入出力端子Ｔ８０とを備える。

位相変移回路５０ｉは、端子Ｔ５１ｉと、端子Ｔ５２ｉと、基準端子Ｔ５３と、インピーダンス素子値制御端子Ｔ５４ｉと、利得制御端子Ｔ５５ｉと、帰還インピーダンス素子値制御端子Ｔ５６ｉとを備える。

また、位相変移回路５０ｉは、インピーダンス素子５７ｉと等価インピーダンス回路５８ｉとを備える。インピーダンス素子５７ｉは、一方の端子を端子Ｔ５１ｉに接続し、他方の端子を、接続点Ｔ６１ｉを介して端子Ｔ５２ｉと端子Ｔ６２ｉとに接続し、端子Ｔ５４ｉから供給される信号に応じてインピーダンス値Ｒｓｉを可変させる。等価インピーダンス回路５８ｉは、端子Ｔ６２ｉに供給された信号ｅ６２ｉに等価インピーダンス素子処理を施す。

等価インピーダンス回路５８ｉは、回路６０ｉとして、実施例６の分配型伝達関数転写回路１００を含む。等価インピーダンス回路５８ｉの基準端子は、基準端子Ｔ５３に接続される。

等価インピーダンス回路５８ｉは、可変増幅減衰回路５９ｉと回路６０ｉ（分配型伝達信号転写回路１００）と可変増幅減衰回路５９ｉと帰還インピーダンス回路６１ｉとを備える。

可変増幅減衰回路５９ｉは、端子Ｔ６２ｉから接続点Ｔ６３ｉを介して端子Ｔ５９−１ｉに供給された信号に、端子Ｔ５５ｉに供給された信号に応じて増幅減衰率Ａ０なる増幅減衰処理を施した信号ｅ５９−２ｉを端子Ｔ５９−２ｉから端子６０−１ｉ（端子Ｔ３ｉ）に出力する。

回路６０ｉは、端子６０−１ｉ（第２入力端子Ｔ３ｉ）に供給された信号ｅ５９−２ｉに等価伝達関数μｒ(ω)なる等価伝達関数処理を施した信号ｅ４ｉを端子６０−２ｉ（端子Ｔ４ｉ）から帰還インピーダンス素子６１ｉの一方の端子に出力する。

帰還インピーダンス回路６１ｉは、信号ｅ４ｉに端子Ｔ５６ｉに供給された信号に応じてｚｆｉなる帰還インピーダンス処理を施し、他方の端子から接続点Ｔ６３ｉに出力する。分配型伝達関数転写回路１００の第１入力端子Ｔ２は、例えば、端子Ｔ８０に接続すればよい。

なお、可変増幅減衰回路５９ｉとして、互いに位相反転する入力端子と出力端子とを有する可変増幅減衰回路を用いても良い。この可変増幅減衰回路は、互いに位相関係が反転する２つの反転接続帰還ループを構成し、反転接続帰還ループの一方に伝達関数発現回路６０ｉと帰還インピーダンス回路６１ｉとを配置し、他方の反転接続帰還ループに設けられた外部調整端子を有する第２の帰還回路６４ｉ（図示せず）の回路定数値を調整する。これにより、帰還回路全体の伝達関数の分母の“１”を小さくすることができる。

結合回路７０は、分配端子Ｔ７０ｄｉと、共通端子Ｔ７０ｃとの全ての端子間をスター状に接続する複数のインピーダンス素子からなる。また、この結合回路７０は分波回路であっても合波回路であっても良い。

端子Ｔ７０ｃは２分割され、入力端子８０Ｉと出力端子８０Ｏを介して、送信器、受信機、或は、送受信機に接続されてもよい。

また、分配型伝達関数転写回路１００を構成する伝達信号発現回路７の構成例としては、端子Ｔ７−１と端子Ｔ７−２の両端子間に抵抗素子値Ｒを接続し、端子Ｔ７−２と基準端子Ｔ７−３（図示せず）との間に容量性素子値を接続することにより、１＋（ωτ)×（ωτ)の逆数の伝達関数が得られる。ここにτは、抵抗素子値と容量性素子値との積で与えられる。

また、その容量値と抵抗値との両方又は一方、例えば、容量性素子の素子値を、制御端子Ｔ７−４（図示せず）に供給される信号に応じて、外部制御することにより、時定数τを外部可変としてもよい。

次に実施例７のシミュレーション結果について説明する。伝達信号発現回路７の回路形式と回路定数とは、以下のように設定した。伝達信号発現回路７の端子Ｔ７−１と端子Ｔ７−２との間に、１０Ωの抵抗を接続し、端子Ｔ７−２と基準端子に接続する端子Ｔ７−３との間に、容量値可変のコンデンサを接続し、その値を５３ｐＦから５０ｐＦまで変化させた。抵抗素子５７ｉの抵抗値は１０Ωとした。可変減衰増幅回路５９ｉの減衰増幅率Ａ０はパラメータとして、−２、−１．３３３３、−１．１４２８、−１．０６６７とした。

シミュレーション結果を図１０に示す。図１０の横軸は、時定数を“μｓ”を単位としている。縦軸は、位相変移量を“°”を単位としている。動作周波数は１ＧＨｚである。縦軸の値が大きい時に見られる、若干の飽和現象は、例えば、抵抗素子５７ｉの抵抗値を制御することにより補正可能である。

図１０の縦軸の正負の符号は、例えば伝達信号発現回路７に位相反転回路を挿入することにより、位相変移の可変方向を反転させることが可能である。なぜなら、端子Ｔ３ｉと端子Ｔ４ｉと、の間に発現する等価インダクタンスの値を、負の値にも、正の値にも、設定可能であるからである。

又、位相変移回路５０ｉとしては、ＡＬＬＰＡＳＳフィルタ回路ｉの一部の回路素子の素子値を、３ｉ端子と４ｉ端子に置き換えた回路であっても良い。

複数のアンテナと複数の位相変移回路と少なくとも一つの送信又は受信回路、或は、送受信回路とを結合する結合回路とを含む回路であってもよい。

また、位相変移回路は、位相変移回路の入力端子と出力端子と基準端子との何れかの２端子を含む電流路に、伝達関数転写回路１の第２入力端子Ｔ３ｉ（ｉ＝１，ｎ）と出力端子Ｔ４ｉ（ｉ＝１，ｎ）と増幅減衰利得制御端子を有する可変増幅減衰回路とを含むことを特徴とするフェーズド・アレイ回路であってもよい。

次にこのように構成された実施例７の動作を説明する。端子Ｔ５１ｉと、端子Ｔ５２ｉとの間の位相差は、次式で与えられる。

数式（４）の分母は、帰還インピーダンス値ｚｆｉとインピーダンス素子５７ｉのインピーダンス値Ｒｓｉと増幅減衰率Ａ０ｉとの選定により、時定数τの依存性を、任意に設定できることを意味する。従って、この分母の、ｚｆｉと、Ｒｓｉと、Ａ０ｉとの選定を、例えば、ＡＮＴ１、・・、ＡＮＴｉ、・・、ＡＮＴｎに対して例えば整数倍に設定することもできる。この場合、数式（４）のτを可変することにより、τの整数比に比例して、関連する複数の位相変移回路５０ｉの位相を連動して可変であると言う特徴を有することになる。

周波数ωに対しての時定数τの設定は、この値を幾分小さく選べば、(ωτ)の二乗の項の影響は急速に少なくなる。この値が同等以上の場合でも、周波数ωとして比較的狭い範囲の利用が大多数であるので、このような実用的な場合においても、上記効果が期待できる。

位相変移回路５０ｉの端子Ｔ５１ｉと端子Ｔ５２ｉとに接続される周辺インピーダンスを任意に与えても、上記効果が同様に得られる特徴を有する。また、位相変移回路５０ｉは、これを複数段従属接続しても、入出力反転して従属接続しても同様の効果を得られる。

アンテナのビームをＸ軸方向およびＹ軸方向の２次元方向に独立に可変するには、例えば、Ｘ軸方向に対応したアンテナにＸ軸方向に対応する位相変移回路５０ｉを、Ｙ軸方向に対応したアンテナにＹ軸方向に対応する位相変移回路５０ｊを、それぞれ具備し、２組の位相変移回路５０ｉと位相変移回路５０ｊとを、それぞれ独立に連動制御すればよい。この独立な制御に関連を持たせることにより、ＸＹ面の任意の方向にビームを可変できる。

位相変移回路５０ｉは、双方向性機能回路である。即ち、端子５１ｉと端子５２ｉとの何れの一方の端子を入力端子とし、他方を出力端子としても位相変移回路として機能することが特徴である。更に、位相変移回路５０ｉは、双方向性回路であるので、端子５１ｉと端子５２ｉとのそれぞれにおけるインピーダンス整合を適当に行うことにより、送信受信共用回路の構成回路として組み入れることが可能である。

このように、放射方向可変アンテナ回路５００に、分配型伝達関数転写回路１００を用いることにより、位相の増加又は減少の同じ方向に連動して位相を変移する複数の位相変移回路に用いられるリアクタンス部品点数を削減し、回路を簡略化することができる。また、複数の位相変移量を連動して制御する際の、互いの位相差の精度管理を高精度に簡便に実現することができる。

実施例７に示した放射方向可変アンテナ回路５００は、ｎ個のアンテナと一つの送受信回路との場合で説明したが、送受信回路の個数は複数個であっても良い。即ち、放射方向可変アンテナ回路５００は、ＭＩＭＯ(Multiple Input Multiple Output)構成であってもよい。

以上の説明では、分配型伝達関数転写回路１００を放射方向可変アンテナ回路５００に利用する例を示したが、分配型伝達関数転写回路１００は放射方向可変アンテナ回路５００以外にも利用できる。即ち、インピーダンス整合回路、分波回路、合波回路、アンテナの電気長可変回路等の相似な回路が繰り返される回路に利用することができる。また、リアクタンス素子の個数を削減でき、ＬＳＩ化を行う時の外付け部品点数を削減することができる。

１ 伝達関数転写回路
Ｔ２ 第１入力端子
Ｔ３ 第２入力端子
Ｔ４ 出力端子
５ 基準信号生成回路
６ 係数信号合成回路
７ 伝達関数発現回路
８ 伝達信号中継回路
９ 伝達信号合成回路
Ｔ２０ 第１基準信号端子
Ｔ２１ 係数信号端子
Ｔ２２ 中継信号端子
Ｔ２４ 第２基準信号端子
Ｔ２５ 伝達信号端子
１００ 分配型伝達関数転写回路
２００ 基準信号分配回路
３００ 中継伝達信号分配回路

Claims (9)

1. 第１入力信号に基づき第１基準信号と前記第１入力信号に比例する第２基準信号とを生成し、得られた前記第１基準信号と前記第１入力信号に比例する前記第２基準信号とを出力する基準信号生成回路と、
   前記第１入力信号に含まれる周波数成分を少なくとも含む第２入力信号を前記第１基準信号により除算又は前記第２入力信号と前記第１基準信号とを乗算し、得られた係数信号を出力する係数信号合成回路と、
   前記第２基準信号に所望の周波数選択制御処理を施し、得られた伝達信号を出力する伝達信号発現回路と、
   前記係数信号と前記伝達信号とを乗算する伝達信号合成処理を施し、得られた信号を出力端子に出力する伝達信号合成回路と、
   を備える伝達関数転写回路。
2. 前記基準信号生成回路は、
   前記第１入力信号に信号分配処理を施し、第１出力端子に第１出力信号を出力し、第２出力端子に前記第２基準信号を出力する信号分配回路と、
   基準信号を前記信号分配回路の前記第１出力端子から供給される前記第１出力信号により除算処理し、得られた商信号を前記第１基準信号として出力する除算回路とを備え、
   前記係数信号合成回路は、
   前記第２入力信号と前記第１基準信号とに乗算処理を施し、得られた信号を出力する乗算回路と、
   前記乗算回路から供給される信号に低域通過濾波処理を施し、得られた係数信号を前記伝達信号合成回路に出力する低域濾波回路とを備える請求項１記載の伝達関数転写回路。
3. 第１入力信号の振幅を、基準信号の信号振幅と同じ値とする基準化処理を施し、得られた出力信号を出力する信号振幅基準化回路、前記信号振幅基準化回路から供給される出力信号に信号分配処理を施し、第１出力端子に第１出力信号を出力し、第２出力端子に第２基準信号を出力する信号分配回路、及び前記信号分配回路から供給された前記第１出力信号の、互いに直交する２つの成分の一方の成分と他方の成分の符号を反転した成分とを、互いに直交する成分とする信号を生成する処理を施し、得られた信号を第１基準信号として出力する共役信号生成回路を備える基準信号生成回路と、
   前記第１入力信号に含まれる周波数成分を少なくとも含む第２入力信号を前記第１基準信号により除算又は前記第２入力信号と前記第１基準信号とを乗算し、得られた係数信号を出力する係数信号合成回路と、
   前記第２基準信号に所望の周波数選択制御処理を施し、得られた伝達信号を出力する伝達信号発現回路と、
   前記係数信号と前記伝達信号とを乗算する伝達信号合成処理を施し、得られた信号を出力端子に出力する伝達信号合成回路と、
   を備える伝達関数転写回路。
4. 前記伝達信号発現回路からの前記伝達信号を前記伝達信号合成回路に中継する伝達信号中継回路を備え、
   前記基準信号生成回路は、前記第１基準信号に直交分配処理を施し、互いに直交する２つの信号を前記係数信号合成回路へ供給する第１直交分配回路を備え、
   前記係数信号合成回路は、前記第１直交分配回路からの互いに直交する２つの信号と前記第２入力信号を２分配した信号とに前記係数信号合成処理を施し、得られた２つの前記係数信号を前記伝達信号合成回路へ供給し、
   前記伝達信号中継回路は、前記伝達信号発現回路からの前記伝達信号に直交分配処理を施し、互いに直交する２つの信号を前記伝達信号合成回路に中継する第２直交分配回路を備える請求項１乃至請求項３のいずれか１項記載の伝達関数転写回路。
5. 前記第１直交分配回路は、前記第１入力信号を前記基準信号に比例させた信号を、互いに直交する第１基準Ａ信号と第１基準Ｂ信号とに直交分配処理を施し、
   前記係数信号合成回路は、前記第２入力信号と前記第１基準Ａ信号とに乗算処理を施して係数Ａ信号を得る第１乗算回路と、
   前記第２入力信号と前記第１基準Ｂ信号とに乗算処理を施して係数Ｂ信号を得る第２乗算回路とを備え、
   前記第２直交分配回路は、前記伝達信号発現回路からの前記伝達信号に、直交分配処理を施し、互いに直交する中継Ａ信号と中継Ｂ信号とを得て、
   前記伝達信号合成回路は、前記係数Ａ信号と前記中継Ａ信号とに乗算処理を施して第１信号を得る第３乗算回路と、
   前記係数Ｂ信号と前記中継Ｂ信号とに乗算処理を施して第２信号を得る第４乗算回路と、
   前記前記第１信号と前記第２信号とに加算処理又は減算処理を施し、得られた信号を出力端子に出力する第１信号加減算回路と、
   を備える請求項４記載の伝達関数転写回路。
6. 前記係数信号合成回路は、
   前記第２入力信号に直交分配処理を施し、互いに直交する第２入力Ａ信号と第２入力Ｂ信号とを分配出力する第３直交分配回路と、
   互いに直交する第１基準Ａ信号と第１基準Ｂ信号との一方の信号と、前記第２入力Ａ信号と前記第２入力Ｂ信号との一方の信号とに乗算処理を施し、ＡＡ積信号を得る第５乗算回路と、
   前記第１基準Ａ信号と前記第１基準Ｂ信号との他方の信号と前記第２入力Ａ信号と前記第２入力Ｂ信号との他方の信号とに乗算処理を施し、ＢＢ積信号を得る第６乗算回路と、
   前記ＡＡ積信号と前記ＢＢ積信号とに加算処理又は減算処理を施し、得られた係数信号を出力する第２信号加減算回路と
   前記第１基準Ａ信号と前記第１基準Ｂ信号との一方の信号と、互いに直交する第２入力Ａ信号と第２入力Ｂ信号との他方の信号とに乗算処理を施し、ＡＢ積信号を得る第７乗算回路と、
   前記第１基準Ａ信号と前記第１基準Ｂ信号との他方の信号と前記第２入力Ａ信号と前記第２入力Ｂ信号との一方の信号とに乗算処理を施し、ＢＡ積信号を得る第８乗算回路と、
   前記ＡＢ積信号と前記ＢＡ積信号とに加算処理又は減算処理を施し、得られた係数信号を出力する第３信号加減算回路と、
   を備える請求項１乃至請求項５のいずれか１項記載の伝達関数転写回路。
7. 前記係数信号合成回路及び前記伝達信号合成回路の各々は、複数設けられ、
   前記基準信号生成回路からの信号を前記複数の係数信号合成回路に分配供給する基準信号分配回路と、
   前記伝達信号中継回路からの信号を前記複数の伝達信号合成回路に分配供給する中継信号分配回路と、
   を備える請求項１乃至請求項６のいずれか１項記載の伝達関数転写回路。
8. 少なくとも２つの入力端子に供給されるアナログ信号をデジタル信号に変換するアナログ・デジタル変換回路と、
   前記アナログ・デジタル変換回路により変換されたデジタル信号をアナログ信号に変換するデジタル・アナログ変換回路と、
   を備える請求項１乃至請求項７のいずれか１項記載の伝達関数転写回路。
9. 複数のアンテナと、前記複数のアンテナに対応して設けられた複数の位相変移回路と、送信回路と受信回路と送受信回路とのいずれか１つと前記複数のアンテナ及び前記複数の位相変移回路を結合する結合回路とを有する放射方向可変アンテナ回路を備え、
   前記複数の位相変移回路の各々は、
   請求項１乃至請求項８のいずれか１項記載の前記伝達関数転写回路と、
   前記位相変移回路の入力端子と出力端子と基準端子との何れかの２端子を含む電流路に、前記伝達関数転写回路の前記第２入力端子と出力端子と増幅減衰利得制御端子を有する可変増幅減衰回路とを備える連動制御型位相変移回路。

Images