JP6166792B2 - 電力管理 - Google Patents

電力管理 Download PDF

Info

Publication number
JP6166792B2
JP6166792B2 JP2015551825A JP2015551825A JP6166792B2 JP 6166792 B2 JP6166792 B2 JP 6166792B2 JP 2015551825 A JP2015551825 A JP 2015551825A JP 2015551825 A JP2015551825 A JP 2015551825A JP 6166792 B2 JP6166792 B2 JP 6166792B2
Authority
JP
Japan
Prior art keywords
die
access operation
dies
counter
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015551825A
Other languages
English (en)
Other versions
JP2016505992A (ja
Inventor
ワン ハ，チャン
ワン ハ，チャン
ティエン，ハーン
カン，ジョン
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2016505992A publication Critical patent/JP2016505992A/ja
Application granted granted Critical
Publication of JP6166792B2 publication Critical patent/JP6166792B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Description

本開示は、概してメモリに関し、より詳細には、一つ以上の実施形態においては、電力管理においてラップアラウンドカウンタを利用する装置に関する。
メモリデバイスは、コンピュータもしくは他の電子デバイスにおける内部、半導体集積回路デバイスとして典型的に提供される。ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、同期式ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）およびフラッシュメモリを含む多くの様々なタイプのメモリが存在する。
フラッシュメモリデバイスは、広範囲の電子アプリケーション用の不揮発性メモリの普及したソースへと開発されてきた。フラッシュメモリデバイスは、典型的には、高メモリ密度、高信頼性および低電力消費を可能とする１トランジスタメモリセルを利用する。メモリセルの閾値電圧における変化は、電荷格納構造（例えば、浮遊ゲートもしくは電荷捕捉）のプログラミング（しばしば書き込みとも称される）もしくは他の物理的現象（例えば、相変化もしくは分極）を介して、各セルのデータ値を決定する。フラッシュメモリの一般的な用途は、パーソナルコンピュータ、携帯情報端末（ＰＤＡ）、デジタルカメラ、デジタルメディアプレイヤー、携帯電話、ソリッドステートドライブおよびリムーバブルメモリモジュールを含み、その利用は、ますます増大している。
電力消費は、しばしばメモリデバイスの設計および用途において重要な考慮事項である。複数のメモリデバイスが同時に動作するときに問題が生じることがある。このような問題は、過度の電力消費仕様および／もしくは可用性を超えること含む可能性がある。
上述された理由のため、ならびに本明細書を読解すると当業者に明らかになるであろう、以下に記述される他の理由のため、本技術分野において電力を管理する別の方法、ならびに当該方法を実施する装置に対する必要性が存在する。
一実施形態による、電子システムの一部としてプロセッサと通信するメモリデバイスの簡略化されたブロック図である。 別の実施形態による、電子システムの一部としてホストと通信するメモリモジュールの簡略化されたブロック図である。 一実施形態による、マルチダイパッケージ表示の斜視図である。 一実施形態による、マルチダイパッケージの概略表示である。 一実施形態による、図４に示されたタイプのマルチダイパッケージの動作を示すタイミング図の一例である。 一実施形態による、図４に示されたタイプのマルチダイパッケージの動作を示すタイミング図の別の例である。 一実施形態による、クロックイネーブル信号を生成するための回路の簡略化された概略図である。 一実施形態による、ラップアラウンドカウンタの内部クロック信号およびカウントを生成するための回路の簡略化された概略図である。 一実施形態による、マルチダイパッケージの概略表示である。 一実施形態による、マルチダイパッケージの概略表示である。 一実施形態による、特定のダイが如何にしてクロック信号を提供するように指定されるかを概念的に示すタイミング図である。 一実施形態による、二つのマルチダイパッケージの概略表示である。 一実施形態による、特定のダイが如何にして其々のクロック信号を提供するように指定されるかを概念的に示すタイミング図である。 一実施形態による、マルチダイパッケージの概略表示である。 一実施形態による、図１４に示されたタイプのマルチダイパッケージ用のクロックイネーブル信号を生成するための回路の簡略化された概略図である。 一実施形態による、図４および図１４に示されたタイプのマルチダイパッケージ用のレディ／ビジー制御信号を生成するための回路の簡略化された概略図である。 一実施形態による、ラップアラウンドカウンタのクロック信号およびカウントを生成するための回路の簡略化された概略図である。 一実施形態によるレディ／ビジー制御信号およびクロックイネーブル信号の双方に応じて、クロック生成器を選択的に有効化するために使用されうる組み合わせ論理の簡略化された概略図である。 一実施形態による、マルチダイパッケージの概略表示である。 一実施形態による、特定のダイが如何にしてクロック信号を提供するように指定されるかを概念的に示すタイミング図である。 一実施形態による、複数のダイの動作方法のフローチャートである。 一実施形態による、ラップアラウンドカウンタの概略図である。 図２１のラップアラウンドカウンタに対する波形を示す。
以下の詳細な説明においては、本明細書の一部を形成する添付の図面に対して参照がなされ、図面は、例示する目的のために特定の実施形態が示される。図面においては、類似の参照番号は、幾つかの図面を通して、実質的に類似の構成要素を記述する。他の実施形態が使用されてもよく、構造的、論理的および電気的変更が本開示の範囲を逸脱することなく加えられてもよい。したがって、以下の詳細な説明は、限定する意味で解釈されるべきではない。
メモリデバイスアクセス動作（例えば、書き込み動作、読み出し動作もしくは消去動作）は、動作の間、変化する電流需要、すなわち、電力需要を有する。電子システムの複数のメモリデバイスが同時にアクセス動作を続けることを可能にすることによって、あまりにも多くのデバイスがアクセス動作を実施するときなどに、電力可用性を超える可能性がある。
多様な技術が複数のメモリデバイスを含むメモリシステム（例えば、ダイ、モジュールおよび／もしくはパッケージ）の電力消費を管理するために使用されてきたが、複数のメモリデバイスのうちの多くは、２以上のメモリデバイスでアクセス動作の高電力部分を同時に実施することを回避しようとするメモリデバイスの動作をずらすためにメモリコントローラに依存する。これらの技術の幾つかは、米国仮特許出願整理番号６１／７４９，７６８に議論される（例えば、１２−１７ページ参照）。
本明細書で記述される種々の実施形態は、外部コントローラの介在なしで、複数の装置間での電力管理を容易にする。ピーク電力管理を有するマルチダイ動作においては、各ダイは、一連の動作に関与することが可能な機会を与えられてもよい。あるダイが既にプログラミングもしくは読み出しプロセスにある間に新規の書き込みもしくは読み出し動作が開始する場合であっても、ピーク電力制御シーケンスを維持することができ、ダイは、シーケンス内で続行するための機会を与えられる可能性がある。種々の実施形態においては、マルチダイパッケージのうちの一ダイは、複数ダイ間のダイの優先順序を維持するためにクロックを生成することができ、他のダイはこのクロックを共有することができる。クロックイネーブル信号は、何時、ダイのうちの一つが動作のうちの高電流需要部分にあるかを示し、ダイのうちの一つが動作のうちの高電流需要部分にあるときにクロックを停止（例えば、無効化）し、かつ、如何なるダイも動作のうちの高電流需要部分にないときにクロックを再開する（例えば、有効化する）ために、これらのダイ間で共有することができる。
図１は、一実施形態による、電子システムの形態における第三の装置の一部として、プロセッサ１３０の形態における第二の装置と通信する、メモリデバイス１００の形態における第一の装置の簡略化されたブロック図である。電子システムの幾つかの実施例は、パーソナルコンピュータ、携帯情報端末（ＰＤＡ）、デジタルカメラ、デジタルメディアプレイヤー、デジタルレコーダ、ゲーム、家電製品、自動車、無線デバイス、携帯電話などを含む。プロセッサ１３０は、メモリコントローラもしくは他の外部ホストデバイスであってもよい。
メモリデバイス１００は、行および列に論理的に整列されたメモリセルのアレイ１０４を含む。論理行のメモリセルは、典型的には、同一のアクセス線（通常、ワード線と称される）に結合され、論理列のメモリセルは、典型的には、同一のデータ線（通常、ビット線と称される）に選択的に結合される。単一のアクセス線は、メモリセルのうちの２つ以上の論理行に関連付けられ、単一のデータ線は、２つ以上の論理列に関連付けられる。メモリセルのアレイ１０４の少なくとも一部のメモリセル（図１には示されていない）は、少なくとも二つのデータ状態のうちの一つにプログラムされることができる。
行デコード回路１０８および列デコード回路１１０は、アドレス信号を復号するために提供される。アドレス信号は、メモリセルのアレイ１０４にアクセスするために受信され、復号される。メモリデバイス１００は、メモリデバイス１００からのデータおよび状態情報の出力と共に、メモリデバイス１００へとコマンド、アドレスおよびデータの入力を管理するための入力／出力（Ｉ／Ｏ）制御回路１１２も含む。アドレスレジスタ１１４は、復号前にアドレス信号をラッチするために、Ｉ／Ｏ制御回路１１２、行デコード回路１０８、列デコード回路１１０と通信する。コマンドレジスタ１２４は、入力コマンドをラッチするために、Ｉ／Ｏ制御回路１１２および制御論理１１６と通信する。
内部コントローラ（例えば、制御論理１１６）は、コマンドに応じて、メモリセルのアレイ１０４へのアクセスを制御し、外部プロセッサ１３０に対する状態情報を生成する。即ち、制御論理１１６は、アクセス動作を実施するように構成される。制御論理１１６は、アドレスに応じて、行デコード回路１０８および列デコード回路１１０を制御するために、行デコード回路１０８および列デコード回路１１０と通信する。
制御論理１１６は、キャッシュレジスタ１１８とも通信する。メモリセルのアレイ１０４が其々他のデータを書き込みもしくは読み出すことでビジーである間に、キャッシュレジスタ１１８は、データを一時的に格納するように制御論理１１６によって指示されると、入力もしくは出力のいずれかのデータをラッチする。書き込み動作（例えばプログラム動作）中、データは、メモリセルのアレイ１０４への伝送用に、キャッシュレジスタ１１８からデータレジスタ１２０へと送られ、その後、新規データは、Ｉ／Ｏ制御回路１１２からキャッシュレジスタ１１８内にラッチされる。読み出し動作中、データは、外部プロセッサ１３０への出力用に、キャッシュレジスタ１１８からＩ／Ｏ制御回路１１２へと送られ、その後、新規データは、データレジスタ１２０からキャッシュレジスタ１１８へと送られる。状態レジスタ１２２は、プロセッサ１３０への出力用の状態情報をラッチするために、Ｉ／Ｏ制御回路１１２および制御論理１１６と通信する。
メモリデバイス１００は、制御リンク１３２を介してプロセッサ１３０から制御論理１１６で制御信号を受信する。制御信号は、少なくともチップイネーブルＣＥ＃、コマンドラッチイネーブルＣＬＥ、アドレスラッチイネーブルＡＬＥおよび書き込みイネーブルＷＥ＃を含んでもよい。さらなる制御信号（図示されていない）がメモリデバイス１００の性質に依存して、制御リンク１３２を介してさらに受信されてもよい。メモリデバイス１００は、（コマンドを表す）コマンド信号、（アドレスを表す）アドレス信号および（データを表す）データ信号を多重化入力／出力（Ｉ／Ｏ）バス１３４を介してプロセッサ１３０から受信し、Ｉ／Ｏバス１３４を介してプロセッサ１３０へとデータを出力する。
例えば、コマンドは、Ｉ／Ｏ制御回路１１２におけるＩ／Ｏバス１３４の入力／出力（Ｉ／Ｏ）ピン［７：０］を介して受信され、コマンドレジスタ１２４へと書き込まれる。アドレスは、Ｉ／Ｏ制御回路１１２におけるバス１３４の入力／出力（Ｉ／Ｏ）ピン［７：０］を介して受信され、アドレスレジスタ１１４へと書き込まれる。データは、Ｉ／Ｏ制御回路１１２における１６ビットデバイス用の入力／出力（Ｉ／Ｏ）ピン［１５：０］もしくは８ビットデバイス用の入力／出力（Ｉ／Ｏ）ピン［７：０］を介して受信され、キャッシュレジスタ１１８へと書き込まれる。データは、その後、メモリセルのアレイ１０４をプログラミングするためにデータレジスタ１２０へと書き込まれる。別の実施形態に対して、キャッシュレジスタ１１８は、省略されてもよく、データは、データレジスタ１２０へと直接書き込まれる。データは、８ビットデバイス用の入力／出力（Ｉ／Ｏ）ピン［７：０］もしくは１６ビットデバイス用の入力／出力（Ｉ／Ｏ）ピン［１５：０］を介して出力される。
さらなる回路および信号を提供することができ、図１のメモリデバイスは簡略化されたものであることを当業者は理解されたい。図１を参照して記述された種々のブロックコンポーネントの機能は、必ずしも集積回路デバイスの個別のコンポーネントもしくはコンポーネント部分に分離される必要はないことも理解されたい。例えば、集積回路デバイスの単一のコンポーネントもしくはコンポーネント部分は、図１の２つ以上のブロックコンポーネントの機能を実施するように適応することができる。或いは、集積回路デバイスの一つ以上のコンポーネントもしくはコンポーネント部分は、図１の単一のブロックコンポーネントの機能を実施するように組み合わせることができる。
さらに、特定のＩ／Ｏピンが、種々の信号の送受信の慣例に従って記述されているが、種々の実施形態においては、他の組み合わせもしくは他の数のＩ／Ｏピンが使用されてもよいことに留意されたい。
与えられたプロセッサ１３０は、一つ以上のメモリデバイス１００、例えば、ダイと通信してもよい。図２は、別の実施形態による、電子システムの一部としてのホスト２４０と通信する、メモリモジュール２０１の形態における装置の簡略化されたブロック図である。メモリデバイス１００およびプロセッサ１３０は、図１を参照して記述されたようなものであってもよい。メモリモジュール（例えば、パッケージ）２０１は、４つのメモリデバイス１００（例えば、ダイ）で示されるが、メモリモジュールは、一つ以上のメモリデバイス１００を有する可能性がある。
プロセッサ１３０（例えば、メモリコントローラ）は、ホスト２４０およびメモリデバイス１００の間にあるが、ホスト２４０およびプロセッサ１３０の間の通信は、プロセッサ１３０およびメモリデバイス１００の間で使用されるのとは異なる通信リンクを含んでもよい。例えば、メモリモジュール２０１は、ソリッドステートドライブ（ＳＳＤ）の組み込みマルチメディアカード（ｅＭＭＣ）であってもよい。既存の標準に従って、ｅＭＭＣでの通信は、データ伝送用のデータリンク２４２（例えば８ビットリンク）、コマンド伝送およびデバイス初期化用のコマンドリンク２４４、データリンク２４２およびコマンドリンク２４４上の伝送を同期するためのクロック信号を提供するクロックリンク２４６を含んでもよい。プロセッサ１３０は、エラー訂正、欠陥ブロックの管理、ウェアレベリング、アドレス変換などの多くのアクティビティを自律的に処理してもよい。
図３は、一実施形態による、マルチダイパッケージ３０２の表示の斜視図である。マルチダイパッケージ３０２は、４つのダイ１００（即ち、ダイ０−ダイ３に対応する１０００−１００３）を含むものとして示されているが、マルチダイパッケージは、より少ないダイもしくはより多くのダイを有する可能性がある。パッケージ３０２と同様に各ダイ１００は、レディ／ビジー制御信号ＲＢ＃を提供するためのノード３０４（例えばパッド）を含んでもよい。レディ／ビジー制御信号は、ダイ１００のうちの一つ以上が動作を実施していてビジーであるか否かを、マルチダイパッケージ３０２内のホストデバイスもしくはダイ１００へと示すために使用されてもよい。このように、ノード３０４は、共通に接続されてもよい。パッケージ３０２と同様に、各ダイ１００は、入力／出力（Ｉ／Ｏ）信号を提供するためのノード３０６を含んでもよい。各ノード３０６は、２つ以上の物理的ノード、例えば、ダイ１００およびマルチダイパッケージ３０２の各々に対する、図１のＩ／Ｏバス１３４の各信号用の一パッド、を表すことがあることに留意されたい。ノード３０６は、共通に接続されてもよい。パッケージ３０２と同様に、各ダイ１００は、制御信号を提供するためにノード３０８を含んでもよい。各ノード３０８は、２つ以上の物理的ノード、例えば、ダイ１００およびマルチダイパッケージ３０２の各々に対する、図１の制御リンク１３２の各信号用の一パッド、を表すことがあることに留意されたい。ノード３０８は、共通に接続されてもよい。パッケージ３０２と同様に、各ダイ１００は、クロックイネーブル信号ＨＣ＃を提供するためのノード３１０を含んでもよい。クロックイネーブル信号ＨＣ＃は、ダイ１００のうちの一つが、何時、動作のうちのピーク電流需要部分にあるかを示すために、ダイ１００間とホストデバイスとで共有されてもよい。ノード３１０は、共通に接続されてもよい。各ダイ１００は、内部クロック信号ＩＣＬＫを提供するためのノード３１２を含んでもよい。クロック信号は、ダイ１００間で共有されてもよい。クロック信号の使用は、以下の図面を参照して記述される。ノード３１２は、ダイ１００間で共通に接続されてもよいが、マルチダイパッケージへの如何なる接続も必要とされない。
図４は、一実施形態による、４つのダイ１００（例えば、１０００−１００３）を含むマルチダイパッケージ３０２の概略表示である。クロック信号ＩＣＬＫは、共通に、クロック信号線４２２を介してダイ１００間で共有される。クロックイネーブル信号ＨＣ＃は、クロックイネーブル信号線４２４を介して、ダイ１００間で共通に共有される。クロックイネーブル信号ＨＣ＃は、レジスタ４１６を介して（ときには、ウイークプルアップ（ｗｅａｋ ｐｕｌｌ ｕｐ）レジスタもしくは単にプルアップレジスタと集合的に称される）Ｖｃｃなどの供給電圧を受信するように結合された電圧供給ノード４１４にクロックイネーブル信号線４２４を接続することなどによって、通常特定の状態へとされてもよい（例えば、引き上げられてもよい）。
レディ／ビジー制御信号ＲＢ＃は、レディ／ビジー制御信号線４２６を介して、ダイ１００間で共通に共有される。レディ／ビジー制御信号ＲＢ＃は、レジスタ４２０を介して電圧供給ノード４１８へとレディ／ビジー制御信号線４２６を接続することなどによって、通常、特定の状態にされてもよい（例えば、引き上げられてもよい）。
図５は、一実施形態による、図４に示されたタイプのマルチダイパッケージの動作を示すタイミング図の一例である。本実施例においては、各ダイにおけるアクセス動作は、高電流需要期間に入る前に一つ以上の指定点で休止してもよく、ラップアラウンドカウンタの値が当該ダイに割り当てられたカウンタ数に一致するときのみ、高電流需要期間に入ることができるかをチェックする。チェックが、ラップアラウンドカウンタの値が、高電流需要期間に入るために待機しているダイに割り当てられたカウンタ数に一致することを判定する場合には、クロック信号ＩＣＬＫの生成が休止され、それによって、ラップアラウンドカウンタを休止する。結果として、残りのダイは、ラップアラウンドカウンタが、高電流需要部分を現在実施しているダイに対応する値で維持できているとき、高電流需要期間に入ることを防ぐことができる。
図５の実施例においては、ダイ１０００／１００１／１００２／１００３は、其々カウンタ数０／１／２／３が割り当てられてもよい。各ダイのカウンタ数は、当該ダイの初期化中に、ダイの特性を設定する間、割り当てステップ中もしくはＭＤＳピンによって割り当てられてもよい。ピーク電力管理は、例えば、高電力需要期間が一般的であることがある書き込み動作、読み出し動作および消去動作中に利用されてもよい。例えば、アクセス動作、例えば書き込み動作もしくは読み出し動作に対するアクセス線をプリチャージすることは、アクセス動作の高電流需要部分とみなされてもよい。他のアクセス動作は、当該ピーク電力管理から恩恵を受けてもよい。本明細書で使用されるように、高電流需要は、任意の特定の電流レベルのことを称するわけではない。その代わりに、当該用語は、クロック信号ＩＣＬＫを共通に共有する他のダイの電力利用を制限することが期間中に望まれるような、ダイの動作期間のことを称する。
図５を参照すると、時間ｔ１において、レディ／ビジー制御信号ＲＢ＃は、論理ロウへと遷移し、それは、ダイのうちの少なくとも一つが動作を実施することでビジーであることを示す。論理ハイでのクロックイネーブル信号ＨＣ＃によって、内部クロック信号ＩＣＬＫが開始する。クロック信号ＩＣＬＫに応じてラップアラウンドカウンタ（後により詳細に記述される）は計数を開始する。時間ｔ２の前に、ダイ１００３は、当該ダイに対する高電流需要の期間に入る前にアクセス動作における指定点に到達し、当該アクセス動作は、結果として休止されてもよい。例えば、ダイのコントローラは、高電流需要部分とみなされるアクセス動作の一部を実施する前に、一つ以上の指定点においてアクセス動作を休止させ、続行できるその後の指示を待機させるように構成され（例えば、符号化され）てもよい。ラップアラウンドカウンタが時間ｔ２においてダイ１００３に割り当てられたカウンタ数に対応する値に到達するとき、ダイ１００３におけるコントローラは、高電流時用部分の実施に対して待機するためにその指定点のうちのひとつでそのアクセス動作が休止されると仮定すると、クロックイネーブル信号ＨＣ＃を論理ロウへと遷移し、それによって、クロック信号ＩＣＬＫの生成を休止し、結果として、ラップアラウンドカウンタを休止する。時間ｔ３において動作の高電流時用部分を完了するダイ１００３に応じて、ダイ１００３におけるコントローラは、クロックイネーブル信号ＨＣ＃を論理ハイへと遷移し、それによってクロック信号ＩＣＬＫの生成を再開し、結果として、ラップアラウンドカウンタを再開する。同様に、時間ｔ４の前に、ダイ１００１は、当該ダイ用の高電流需要期間に入る前に、アクセス動作における指定点に到達し、そのアクセス動作は結果として休止されてもよい。ラップアラウンドカウンタが時間ｔ４において、ダイ１００１に割り当てられたカウンタ数に対応する値に到達すると、ダイ１００１におけるコントローラは、高電流需要部分を実施するために待機しているその指定点のうちの一つにおいてそのアクセス動作が休止されることを仮定すると、クロックイネーブル信号ＨＣ＃を論理ロウへと遷移し、それによって、クロック信号ＩＣＬＫの生成を休止し、結果としてラップアラウンドカウンタを休止する。時間ｔ５において、ダイ１００１が動作の高電流需要部分を完了させるのに応じて、ダイ１００１におけるコントローラは、クロックイネーブル信号ＨＣ＃を論理ハイへと遷移し、それによって、クロック信号ＩＣＬＫの生成を再開し、結果として、ラップアラウンドカウンタを再開する。時間ｔ６において、レディ／ビジー制御信号ＲＢ＃は、論理ハイに遷移し、それは、ダイ１０００−１００３のうちのいずれも、如何なるアクセス動作も実施することにもビジーではないことを示す。このレディ／ビジー制御信号ＲＢ＃は、クロック信号ＩＣＬＫの生成だけを停止するためにのみに使用されるのではなく、ラップアラウンドカウンタの値をリセットするためにも使用されてもよい。
コントローラは、記述されるように、レディ／ビジー制御信号ＲＢ＃およびクロックイネーブル信号ＨＣ＃を遷移させるように構成されてもよいことに留意されたい。例えば、コントローラは、アクセス動作の開始時にレディ／ビジー制御信号ＲＢ＃をダイの回路に遷移させ、かつ、アクセス動作の終了時にダイによってそれが解放されるようにアクセス動作をさせるように構成されてもよい。同様に、コントローラは、アクセス動作が高電流需要期間の前に、その指定点のうちの一つで休止されるとき、カウンタ値と割り当てられたカウンタ数との間の一致に応じて、ダイの回路にクロックイネーブル信号ＨＣ＃を遷移させ、かつ高電流需要期間に対応するアクセス動作の一部が完了するときにそれが解放されるようにアクセス動作をさせるように構成されてもよい。コントローラは、レディ／ビジー制御信号ＲＢ＃の遷移を生じさせるために其々のダイ内の動作を生じさせてもよいが、レディ／ビジー制御信号ＲＢ＃は、レディ／ビジー制御信号ＲＢ＃を共有する幾つかの他のダイにおける動作によって、コントローラによって求められた論理レベルを既に有することにさらに留意されたい。
図６は、一実施形態による、図４に示されたタイプのマルチダイパッケージの動作を示すタイミング図の別の例である。本実施例においては、同様に、ダイ１０００／１００１／１００２／１００３は、其々カウンタ数０／１／２／３が割り当てられてもよい。図６は、ダイ０においてアクセス動作が開始され、その後、ダイ１におけるアクセス動作が開始し、その後ダイ２におけるアクセス動作が開始する一実施例を示す。ダイ３は、本実施例の間計画された動作がないことを示す。ダイ０のアクセス動作は、ラップアラウンドカウンタの値がダイ０のカウンタ数、即ち、６２８ａ、６２８ｂ、６２８ｃに一致するまでアクセス動作を休止するための３つの指定点６２８を有する。ダイ１のアクセス動作は、ラップアラウンドカウンタの値がダイ１のカウンタ数、即ち点６２８ａに一致するまで、アクセス動作を休止するための一つの指定点６２８を有する。ダイ２のアクセス動作は、ラップアラウンドカウンタの値がダイ２のカウンタ数即ち、６２８ａ、６２８ｂ、６２８ｃに一致するまで、アクセス動作を休止するための３つの指定点６２８を有する。指定点６２８は、アクセス動作の高電流需要期間に入る前の、其々のアクセス動作内の点を表す。ダイ０およびダイ２のアクセス動作は、同一のアクセス動作であってもよく、例えば、同一の指定点６２８（即ち、アクセス動作が続行するダイに関係なく、アクセス動作の同一点において生じる指定点）を有してもよい。例えば、ダイ０およびダイ２のアクセス動作は、プログラミング動作であってもよいが、ダイ１のアクセス動作は、読み出し動作であってもよい。図６においては、ダイ０、ダイ１およびダイ２ならびに“（計画された）”とラベル付けされたレディ／ビジー制御信号ＲＢ＃のアクセス動作用のタイミングトレースは、計画されたタイミングを表し、即ち、各ダイが電流需要に関係なくそのアクセス動作を続行することを可能にされた場合にアクセス動作が如何に続行するかを表す。同様に、ダイ０、ダイ１およびダイ２ならびに“（実際の）”とラベル付けされたレディ／ビジー制御信号ＲＢ＃のアクセス動作用のタイミングトレースは、期待されるタイミングを表し、即ち、図５を参照して記述されたようなそれらのアクセス動作をダイが休止するときにアクセス動作は如何にして続行するかを表す。このように、ピーク電力管理が本明細書に記述される方法によって容易にされるが、アクセス動作の実際のタイミングは、結果としてその動作の計画されたタイミングを超えてもよい。
図６と組み合わせて、ダイ０のアクセス動作は、その指定点６２８ａに到達すると休止され、ラップアラウンドカウンタの値が一致するカウンタ値、即ち０に到達すると再開されるであろう。値が一致するとき、クロックイネーブル信号ＨＣ＃は、クロック信号ＩＣＬＫの生成を停止するために、ダイ０において論理ロウへと遷移され（例えば、引き下げられ）、このようにして、アクセス動作がその点６３０ａにおいて続行すると、ラップアラウンドカウンタを停止する。クロックイネーブル信号ＨＣ＃は、その後、その指定点６２８ａに対応するアクセス動作の高電流需要部分が完了したときに、ダイ０において論理ハイに遷移し（例えば、解放され）、クロック信号ＩＣＬＫおよびラップアラウンドカウンタを再開することを可能とする。ダイ０のアクセス動作は、その指定点６２８ｂに到達すると再度休止され、ラップアラウンドカウンタの値が一致するカウンタ値、即ち０に到達するときに再開される。値が一致すると、クロックイネーブル信号ＨＣ＃は、クロック信号ＩＣＬＫの生成を停止するために、ダイ０において論理ロウへと遷移され（例えば、引き下げられ）、それによって、その点６３０ｂにおいてアクセス動作が続行すると、ラップアラウンドカウンタを停止する。クロックイネーブル信号ＨＣ＃は、その後、その指定点６２８ｂに対応するアクセス動作の高電流需要部分が完了したときに、ダイ０において論理ハイへと遷移し（例えば、解放され）、クロック信号ＩＣＬＫおよびラップアラウンドカウンタを再開することを可能とする。ダイ０のアクセス動作は、その指定点６２８ｃに到達すると再度休止され、ラップアラウンドカウンタの値が一致するカウンタ値、即ち０に到達すると再開される。値が一致すると、クロックイネーブル信号ＨＣ＃は、クロック信号ＩＣＬＫの生成を停止するために、ダイ０において論理ロウへと遷移され（例えば、引き下げられ）、それによって、アクセス動作がその点６３０ｃにおいて続行すると、ラップアラウンドカウンタを停止する。クロックイネーブル信号ＨＣ＃は、その後、その指定点６２８ｃに対応するアクセス動作の高電流需要部分が完了したときに、ダイ０において論理ハイへと遷移され（例えば、解放され）、クロック信号ＩＣＬＫおよびラップアラウンドカウンタを再開することを可能とする。
ダイ１のアクセス動作は、その指定点６２８ａに到達すると休止され、ラップアラウンドカウンタの値が一致するカウンタ値、即ち１に到達すると再開される。値が一致すると、クロックイネーブル信号ＨＣ＃は、クロック信号ＩＣＬＫの生成を停止するために、ダイ１において論理ロウへと遷移され（例えば、引き下げられ）、それによって、アクセス動作がその点６３０ａにおいて続行するとラップアラウンドカウンタを停止する。クロックイネーブル信号ＨＣ＃は、その後、その指定点６２８ａに対応するアクセス動作の高電流需要部分が完了したときに、ダイ１において論理ハイへと遷移され（例えば、解放され）、クロック信号ＩＣＬＫおよびラップアラウンドカウンタを再開することを可能とする。
ダイ２のアクセス動作は、その指定点６２８ａに到達すると休止され、ラップアラウンドカウンタの値が一致するカウンタ値、即ち２に到達すると再開される。値が一致すると、クロックイネーブル信号ＨＣ＃は、クロック信号ＩＣＬＫの生成を停止するために、ダイ２において論理ロウへと遷移され（例えば、引き下げられ）、それによって、アクセス動作がその点６３０ａにおいて続行すると、ラップアラウンドカウンタを停止する。クロックイネーブル信号ＨＣ＃は、その後、その指定点６２８ａに対応するアクセス動作の高電流需要部分が完了したときに、ダイ２において論理ハイへと遷移され（例えば、解放され）、クロック信号ＩＣＬＫおよびラップアラウンドカウンタを再開することを可能とする。ダイ２のアクセス動作は、その指定点６２８ｂに到達すると再度休止され、ラップアラウンドカウンタの値が一致するカウンタ値、即ち２に到達すると再開される。値が一致すると、クロックイネーブル信号ＨＣ＃は、クロック信号ＩＣＬＫの生成を停止するために、ダイ２において論理ロウへと遷移され（例えば、引き下げられ）、それによって、アクセス動作がその点６３０ｂにおいて続行すると、ラップアラウンドカウンタを停止する。クロックイネーブル信号ＨＣ＃は、その後、その指定点６２８ｂに対応するアクセス動作の高電流需要部分が完了したときに、ダイ２において論理ハイへと遷移され（例えば、解放され）、クロック信号ＩＣＬＫおよびラップアラウンドカウンタを再開することを可能とする。ダイ２のアクセス動作は、その指定点６２８ｃに到達すると再度休止され、ラップアラウンドカウンタの値が一致するカウンタ値、即ち、２に到達すると再開される。値が一致すると、クロックイネーブル信号ＨＣ＃は、クロック信号ＩＣＬＫの生成を停止するために、ダイ２において論理ロウへと遷移され（例えば、引き下げられ）、それによって、アクセス動作がその点６３０ｃにおいて続行すると、ラップアラウンドカウンタを停止する。クロックイネーブル信号ＨＣ＃は、その後、その指定点６２８ｃに対応するアクセス動作の高電流需要部分が完了したときに、ダイ２において論理ハイへと遷移され（例えば、解放され）、クロック信号ＩＣＬＫおよびラップアラウンドカウンタを再開することを可能とする。
前述したように、同時に生じる高電流需要期間は、各ダイに対する指定点においてアクセス動作を休止し、ラップアラウンドカウンタ値が当該ダイに割り当てられた指定されたカウンタ数に一致するとき、特定のダイに対するアクセス動作を続行し、当該ダイがアクセス動作の高電流需要部分でビジーである間にラップアラウンドカウンタを停止することによって軽減する（例えば排除する）ことができる。同時に生じる高電流需要期間が回避されるが、計画されたレディ／ビジー制御信号ＲＢ＃に対するタイミングトレースを、実際のレディ／ビジー制御信号ＲＢ＃に対するタイミングトレースと比較することによってわかるように、ダイ０−ダイ３を含むパッケージは、より長い間ビジーのままである。
図７は、一実施形態による、クロックイネーブル信号ＨＣ＃を生成するための回路の簡略化された概略図である。図７に示されたように、４つのダイ１０００−１００３は、クロックイネーブル信号線４２４を介して、クロックイネーブル信号ＨＣ＃を共通に共有する。クロックイネーブル信号ＨＣ＃は、例えば電圧供給ノード４１４およびレジスタ４１６を利用して、通常論理ハイにされてもよい。ダイ１０００−１００３の各々に対して、接地もしくはＶｓｓなどの参照電位を受信するように結合された参照電位ノード７３４などの別の電圧供給ノードは、スイッチ、例えば、トランジスタ７３２を介してクロックイネーブル信号線４２４に選択的に接続されてもよく、トランジスタ７３２の各々は、制御信号を受信するように結合された制御ゲートを有する。例えば、ダイ１０００は、制御信号Ｇ０を受信するように結合されたそのトランジスタ７３２の制御ゲートを有し、ダイ１００１は、制御信号Ｇ１を受信するように結合された、そのトランジスタ７３２の制御ゲートを有し、ダイ１００２は、制御信号Ｇ２を受信するように結合された、そのトランジスタ７３２の制御ゲートを有し、ダイ１００３は、制御信号Ｇ３を受信するように結合された、そのトランジスタ７３２の制御ゲートを有してもよい。これらの制御信号は、その其々のダイ１００がアクセス動作の高電流需要部分に入ったとき、例えば、ダイ１００のアクセス動作が指定点のうちの一つにおいて休止される間に、当該ダイ１００に対して割り当てられたカウンタ値にラップアラウンドカウンタのカウンタ値が一致するのに応じて、其々のトランジスタ７３２をアクティブ化するために（例えば、ダイのコントローラによって）生成される。一実施例として、トランジスタ７３２のゲートに対する制御信号は、示されたｎ型電界効果トランジスタ（ｎ−ＦＥＴ）を非アクティブ化するために通常は論理ロウであって、其々のダイ１００に対する高電流需要期間中に論理ハイに遷移してもよい。このように、トランジスタ７３２はアクティブ化されると、クロックイネーブル信号線４２４の電圧レベルは、論理ロウへと引き下げられ、クロックイネーブル信号線４２４の電圧レベルは、如何なるトランジスタ７３２もアクティブ化されていないとき、論理ハイに引き戻される。
図８は、一実施形態によるラップアラウンドカウンタの内部クロック信号ＩＣＬＫおよびカウントを生成するための回路の簡略化された概略図である。図８に示されるように、４つのダイ１０００−１００３は、クロック信号線４２２を介してクロック信号ＩＣＬＫを共通に共有する。各ダイ１００は、クロックカウンタ（即ち、ラップアラウンドカウンタ）８３６、クロック生成器８３８、出力バッファ８４０、入力バッファ８４２を含むように示される。出力バッファ８４０（例えば、クロック出力）は、クロック信号線４２２に接続されたその出力を有するが、入力バッファ８４２は、クロック信号線４２２に接続されたその入力を有する。太字部分は、其々のダイ１０００―１００３の各々に対してアクティブでありうる回路の一部を示すが、幾つかの実施形態に対して、任意のダイ１０００−１００３がスタンバイモードにある場合でさえも、レディ／ビジー制御信号ＲＢ＃は、論理ロウである。図８の実施例に対して、ダイ１０００は、クロック信号ＩＣＬＫを生成するために指定され、残りのダイ１００に対するクロック生成器８３８は、非アクティブである。
各ラップアラウンドカウンタ８３６は、その対応するクロック生成器８３８から（ダイ１０００の場合など）直接か、その入力バッファ８４２から（ダイ１００１−１００３の場合など）のいずれかでクロック信号ＩＣＬＫを受信するために接続される。このように、各ラップアラウンドカウンタ８３６は、同一のクロック信号ＩＣＬＫ、即ち、ダイ１０００のクロック生成器８３８によって生成されるクロック信号ＩＣＬＫから各々が動作するように同期したままであってもよい。
図９は、一実施形態による、８つのダイ（例えば、１０００−１００７）を含むマルチダイパッケージの概略表示である。クロック信号ＩＣＬＫは、クロック信号線４２２を介してダイ１００間で共通に共有される。ダイ１０００−１００３は、図３に示されたように、パッケージ３０２０の一部であってもよく、ダイ１００４−１００７は、クロック信号線４２２が共通に接続される別のパッケージ３０２１の一部であってもよい。二つのパッケージ３０２として示されているが、これらのパッケージ３０２は、制御リンク１３２およびＩ／Ｏバス１３４を共有するため、単一のマルチダイパッケージとみなされてもよい。
ダイ１０００−１００７のうちの一つは、クロック信号ＩＣＬＫを生成するように指定される。クロックイネーブル信号ＨＣ＃は、クロックイネーブル信号線４２４を介してダイ１００間で共通に共有される。クロックイネーブル信号ＨＣ＃は、レジスタ４１６を介して電圧供給ノード４１４へとクロックイネーブル信号線４２４を接続することなどによって、通常特定の状態にされてもよい（例えば、引き上げられてもよい）。レディ／ビジー制御信号ＲＢ＃は、レディ／ビジー制御信号線４２６を介してダイ１００間で共通に共有される。レディ／ビジー制御信号ＲＢ＃は、レジスタ４２０を介して電圧供給ノード４１８へとレディ／ビジー制御信号線４２６を接続することなどによって、通常、特定の状態にされてもよい（例えば、引き上げられてもよい）。各ダイ１００は、共通に、制御リンク１３２およびＩ／Ｏバス１３４にさらに接続される。当該一実施例に対して、各ダイ１００に対するラップアラウンドカウンタは、０から７へと計数してもよい。
図１０は、４つのパッケージ３０２を含むマルチダイパッケージの概略表示であって、各々は、一実施形態による４つのダイ１００を含む。クロック信号ＩＣＬＫは、クロック信号線４２２を介して、パッケージ３０２のダイ１００間で共通に共有される。パッケージ３０２のうちの一つのダイ１００のうちの一つは、クロック信号ＩＣＬＫを生成するように指定される。例えば、パッケージ３０２０のダイ１０００は、そのように指定されてもよい。クロックイネーブル信号ＨＣ＃は、クロックイネーブル信号線４２４を介してダイ１００間で共通に共有される。クロックイネーブル信号ＨＣ＃は、レジスタ４１６を介して電圧供給ノード４１４へとクロックイネーブル信号線４２４を接続することなどによって、通常、特定の状態にされ（例えば、引き上げられ）てもよい。レディ／ビジー制御信号ＲＢ＃は、レディ／ビジー制御信号線４２６を介してダイ１００間で共通に共有される。レディ／ビジー制御信号ＲＢ＃は、レジスタ４２０を介して電圧供給ノード４１８へとレディ／ビジー制御信号線４２６を接続することなどによって、通常、特定の状態にされ（引き上げられ）てもよい。当該一実施例に対して、各ダイ１００に対するラップアラウンドカウンタは、０から１５へと計数してもよい。各パッケージ３０２０−３０２３は、其々、チップイネーブル信号ＣＥ１＃−ＣＥ＃４（例えば、チップイネーブル信号４３２０−４３２３）のうちの一つを受信してもよい。
図１１は、パッケージ３０２０のダイ１０００などの特定のダイ１００が、一実施形態により、如何にしてクロック信号ＩＣＬＫを提供するように指定されるかを概念的に示すタイミング図である。例えば、電力（例えば、Ｖｃｃ）の印加によって、各チップイネーブル信号ＣＥ１＃−ＣＥ４＃は、ロウに遷移され、ダイ１００がコマンドおよびパラメータを受信することを可能にする。初期化コマンド（例えば、ＦＦｈ）は、各ダイ１００における初期化ルーティンを開始するために提供されてもよい。初期化ルーティンが完了した後、パッケージ３０２のうちの一つのチップイネーブル信号、例えば、チップイネーブル信号ＣＥ１＃は、再度ロウへと遷移されるが、残りのチップイネーブル信号ＣＥ２＃−ＣＥ４＃は、ハイのままであって、それによって、パッケージ３０２０のダイ１０００がコマンドおよびパラメータを受信することを可能にする。その後、機能設定コマンド（ＥＦｈ／ＦＡ）およびパラメータ（Ｐ１−Ｐ４）は、クロック信号ＩＣＬＫを生成するためのものであることをパッケージ３０２０のダイ１０００へと示し、対応する回路をそのように動作するようにアクティブ化してもよい（例えば、図８のダイ１０００の太字回路をアクティブ化する）。残りのダイ１００、例えば、パッケージ３０２０のダイ１００１−１００３およびパッケージ３０２１−３０２３のダイ１０００−１００３は、クロック信号ＩＣＬＫを生成しないようにデフォルトにするが、その代わりに、クロック信号線４２２からクロック信号ＩＣＬＫを受信するための対応回路をアクティブ化してもよい（例えば、図８のダイ１００１−１００３の太字回路をアクティブ化する）。
図１２は、一実施形態による、二つのマルチダイパッケージの概略表示であって、各々は、二つのパッケージ３０２を含み、各パッケージ３０２は、４つのダイ１００を含む。クロック信号ＩＣＬＫ０は、クロック信号線４２２ａを介してパッケージ３０２０および３０２１のダイ１００間で共通に共有される。パッケージ３０２０、３０２１のうちの一つのダイ１００のうちの一つは、クロック信号ＩＣＬＫ０を生成するように指定される。例えば、パッケージ３０２０のダイ１０００はそのように指定されてもよい。クロック信号ＩＣＬＫ１は、クロック信号線４２２ｂを介してパッケージ３０２２、３０２３のダイ１００間で共通に共有される。パッケージ３０２２、３０２３のうちの一つのダイ１００のうちの一つは、クロック信号ＩＣＬＫ１を生成するように指定される。例えば、パッケージ３０２２のダイ１０００がそのように指定されてもよい。
クロックイネーブル信号ＨＣ０＃は、クロックイネーブル信号線４２４ａを介して、パッケージ３０２０および３０２１のダイ１００間で共通に共有される。クロックイネーブル信号ＨＣ０＃は、レジスタ４１６ａを介して、電圧供給ノード４１４ａへとクロックイネーブル信号線４２４ａを接続することなどによって、通常、特定の状態にされ（例えば、引き上げられ）てもよい。クロックイネーブル信号ＨＣ１＃は、クロックイネーブル信号線４２４ｂを介して、パッケージ３０２２および３０２３のダイ１００間で共通に共有される。クロックイネーブル信号ＨＣ１＃は、レジスタ４１６ｂを介して、電圧供給ノード４１４ｂへとクロックイネーブル信号線４２４ｂを接続することなどによって、通常、特定の状態にされ（例えば、引き上げられ）てもよい。
レディ／ビジー制御信号ＲＢ０＃は、レディ／ビジー制御信号線４２６ａを介してパッケージ３０２０および３０２１のダイ１００間で共通に共有される。レディ／ビジー制御信号ＲＢ０＃は、レジスタ４２０ａを介して、電圧供給ノード４１８ａへとレディ／ビジー制御信号線４２６ａを接続することなどによって、通常、特定の状態にされ（例えば、引き上げられ）てもよい。レディ／ビジー制御信号ＲＢ１＃は、レディ／ビジー制御信号線４２６ｂを介して、パッケージ３０２２および３０２３のダイ１００間で共通に共有される。レディ／ビジー制御信号ＲＢ１＃は、レジスタ４２０ｂを介して、電圧供給ノード４１８ｂへとレディ／ビジー制御信号線４２６ｂを接続することなどによって、通常、特定の状態にされ（例えば、引き上げられ）てもよい。
図１２の実施例に対して、各ダイ１００に対するラップアラウンドカウンタは、０から７を計数してもよい。各パッケージ３０２０−３０２３は、其々、チップイネーブル信号ＣＥ１＃−ＣＥ４＃（例えば、チップイネーブル信号４３２０−４３２３）のうちの一つを受信してもよい。
図１３は、一実施形態による、パッケージ３０２０および３０２２のダイ１０００などの特定のダイ１００が、如何にして其々のクロック信号ＩＣＬＫ０およびＩＣＬＫ１を提供するように指定されるかを概念的に示すタイミング図である。例えば、電力（例えば、Ｖｃｃ）の印加によって、各チップイネーブル信号ＣＥ１＃−ＣＥ４＃は、ダイ１００がコマンドおよびパラメータを受信することを可能にするためにロウに遷移されてもよい。初期化コマンド（例えば、ＦＦｈ）は、各ダイ１００における初期化ルーティンを開始するために提供されてもよい。初期化ルーティンが完了した後、パッケージ３０２のうちの二つのチップイネーブル信号、例えば、チップイネーブル信号ＣＥ１＃およびＣＥ３＃は、再度、ロウに遷移されるが、残りのチップイネーブル信号ＣＥ２＃およびＣＥ４＃は、ハイのままであって、それによって、パッケージ３０２０および３０２２のダイ１００がコマンドおよびパラメータを受信することを可能にする。その後、機能設定コマンド（ＥＦｈ／ＦＡ）およびパラメータ（Ｐ１−Ｐ４）は、其々のクロック信号ＩＣＬＫ０およびＩＣＬＬＫ１を生成する予定であることをパッケージ３０２０および３０２２のダイ１０００へと示し、そうするように対応する回路をアクティブ化する（例えば、図８のダイ１０００の太字回路をアクティブ化する）。残りのダイ１００、例えば、パッケージ３０２０および３０２２のダイ１００１−１００３ならびにパッケージ３０２１および３０２３のダイ１０００−１００３は、クロック信号を生成しないようにデフォルトにし、その代わりに、其々のクロック信号線４２２ａもしくは４２２ｂから、其々のクロック信号ＩＣＬＫ０もしくはＩＣＬＫ１を受信するために対応する回路をアクティブ化してもよい（例えば、図８のダイ１００１−１００３の太字回路をアクティブ化する）。
図１４は、一実施形態による、４つのダイ１００（例えば、１０００−１００３）を含むマルチダイパッケージ３０２の概略表示である。図１４のマルチダイパッケージ３０２は、クロックイネーブル信号線４２４およびレディ／ビジー制御信号線４２６のいずれも、プルアップレジスタへと接続されるように示されていないという点で、図４のマルチダイパッケージとは異なっている。当該構成は、クロックイネーブル信号線４２４に対して、外部プルアップレジスタに依存しないことを望まれる場合に使用されてもよい。例えば、これは、外部プルアップレジスタがレディ／ビジー制御信号線４２６に対して利用可能ではない場合のシステムで、上位互換性（ｂａｃｋｗａｒｄ ｃｏｍｐａｔｉｂｉｌｉｔｙ）のために有利である可能性がある。
図１５は、一実施形態による、図１４に示されたタイプのマルチダイパッケージのクロックイネーブル信号ＨＣ＃を生成するための回路の簡略化された概略図である。図１５に示されるように、４つのダイ１０００−１００３は、クロックイネーブル信号線４２４を介してクロックイネーブル信号ＨＣ＃を共通に共有する。クロックイネーブル信号線４２４は、レジスタ１５１６およびスイッチ（例えば、トランジスタ１５１５）を介して、Ｖｃｃなどの供給電圧を受信するように結合された電圧供給ノード１５１４に選択的に結合され、各トランジスタ１５１５は、制御信号を受信するために結合された制御ゲートを有する。レジスタ１５１６、トランジスタ１５１５および電圧供給ノード１５１４は、ウイークプルアップドライバ、もしくは単にプルアップドライバと集合的に称されてもよい。ダイ１０００は、制御信号Ｐｕｅｎｂ＿ｄｉｅ０を受信するために結合されたトランジスタ１５１５の制御ゲートを有し、ダイ１００１は、制御信号Ｐｕｅｎｂ＿ｄｉｅ１を受信するために結合されたトランジスタ１５１５の制御ゲートを有し、ダイ１００２は、制御信号Ｐｕｅｎｂ＿ｄｉｅ２を受信するために結合されたトランジスタ１５１５の制御ゲートを有し、ダイ１００３は、制御信号Ｐｕｅｎｂ＿ｄｉｅ３を受信するために結合されたトランジスタ１５１５の制御ゲートを有してもよい。これらの制御信号は、クロックイネーブル信号ＨＣ＃を引き上げるように指定されない限り、其々のトランジスタ１５１５を非アクティブ化するために生成される。例えば、ダイ１０００が、通常、クロックイネーブル信号ＨＣ＃をハイにするように指定される場合、その制御信号Ｐｕｅｎｂ＿ｄｉｅ０は、其々のｐ型電界効果トランジスタ（ｐ−ＦＥＴ）１５１５をアクティブ化するために通常ロウであるが、制御信号Ｐｕｅｎｂ＿ｄｉｅ１、Ｐｕｅｎｂ＿ｄｉｅ２、Ｐｕｅｎｂ＿ｄｉｅ３は、其々のトランジスタ１５１５を非アクティブ化するために通常ハイであってもよい。
各ダイ１０００−１００３に対して、接地もしくはＶｓｓなどの参照電位を受信するために結合された、参照電位ノード７３４などの別の電圧供給ノードは、スイッチ（例えば、トランジスタ７３２）を介してクロックイネーブル信号線４２４へと選択的に接続されうるが、各トランジスタ７３２は、制御信号を受信するために結合された制御ゲートを有する。例えば、ダイ１０００は、制御信号Ｇ０を受信するように結合されたトランジスタ７３２の制御ゲートを有し、ダイ１００１は、制御信号Ｇ１を受信するように結合されたトランジスタ７３２の制御ゲートを有し、ダイ１００２は、制御信号Ｇ２を受信するように結合されたトランジスタ７３２の制御ゲートを有し、ダイ１００３は、制御信号Ｇ３を受信するように結合されたトランジスタ７３２の制御ゲートを有してもよい。これらの制御信号は、其々のダイ１００がアクセス動作の高電流需要部分に入ったときに、例えば、ダイ１００のアクセス動作が、指定点の一つで休止される間、当該ダイ１００に対して割り当てられたカウンタ値にラップアラウンドカウンタのカウンタ値が一致するのに応じて、其々のトランジスタ７３２をアクティブ化するために（例えば、ダイのコントローラによって）生成される。一実施例として、トランジスタ７３２のゲートに対する制御信号は、示されたｎ−ＦＥＴを非アクティブ化するために通常、論理ロウであり、其々のダイ１００に対する高電流需要期間中に論理ハイへと遷移してもよい。このように、トランジスタ７３２がアクティブ化されると、クロックイネーブル信号線４２４の電圧レベルは、論理ロウにされ、トランジスタ７３２のうちの何れもアクティブ化されていないときに、クロックイネーブル信号線４２４の電圧レベルは、論理ハイに引き戻される。幾つかの実施形態に対して、クロックイネーブル信号ＨＣ＃を通常ハイにするように指定されたダイ１００は、クロックイネーブル信号ＨＣ＃を共有するダイ１００のいずれかが高電流需要期間内にあるとき、例えば、図１５の制御信号Ｇ０−Ｇ３のいずれかが其々のトランジスタ７３２をアクティブ化するための論理レベルを有するとき、そのプルアップドライバを無効化してもよい。トランジスタ１５１５のうちの一つがアクティブ化される前にクロックイネーブル信号ＨＣ＃がフローティングするのを防ぐため、クロックイネーブル信号ＨＣ＃を共有するダイ１００の各トランジスタ１５１５は、ダイ１００の電源投入中にアクティブ化され、その後、電源投入ルーティンの完了後に非アクティブ化されてもよい。この期間中、これらのダイ１００のトランジスタ７３２は、非アクティブ化されたままである。
図１６は、一実施形態による、例えば、レディ／ビジー制御信号線が利用可能なプルアップレジスタに接続できるか否かに関わらず、図４および図１４に示されたタイプのマルチダイパッケージ用のレディ／ビジー制御信号ＲＢ＃を生成するための回路の簡略化された概略図である。図１６に示されるように、４つのダイ１０００−１００３は、レディ／ビジー制御信号線４２６を介してレディ／ビジー制御信号ＲＢ＃を共通に共有する。レディ／ビジー制御信号線４２６は、外部プルアップレジスタ、即ち、Ｖｃｃなどの供給電圧を受信するように結合された電圧供給ノード４１８およびレジスタ４２０に接続することができる。さらに、もしくはその代わりに、レディ／ビジー制御信号線４２６を共有する各ダイ１００に対して、レディ／ビジー制御信号線４２６は、レジスタ１６２０およびスイッチ（例えばトランジスタ１６１９）を介して、Ｖｃｃなどの供給電圧を受信するように結合された電圧供給ノード１６１８へと選択的に接続される。レジスタ１６２０、トランジスタ１６１９および電圧供給ノード１６１８は、ウイークプルアップドライバ、もしくは単にプルアップドライバと集合的に称されてもよい。各トランジスタ１６１９は、制御信号を受信するように結合された制御ゲートを有してもよい。ダイ１０００は、制御信号ＲＢ＿ＰＵ０＃を受信するように結合されたトランジスタ１６１９の制御ゲートを有し、ダイ１００１は、制御信号ＲＢ＿ＰＵ１＃を受信するように結合されたトランジスタ１６１９の制御ゲートを有し、ダイ１００２は、制御信号ＲＢ＿ＰＵ２＃を受信するように結合されたトランジスタ１６１９の制御ゲートを有し、ダイ１００３は、制御信号ＲＢ＿ＰＵ３＃を受信するように結合されたトランジスタ１６１９の制御ゲートを有してもよい。これらの制御信号は、如何なるプルアップトランジスタ（例えば、電圧供給ノード４１８およびレジスタ４２０）もダイ１００に対して外部で使用可能ではない場合などに、レディ／ビジー制御信号ＲＢ＃を引き上げるように指定されていない限り、其々のトランジスタ１６１９を非アクティブ化するために生成される。例えば、ダイ１０００がレディ／ビジー制御信号ＲＢ＃を通常ハイにするように指定される場合、その制御信号ＲＢ＃＿ＰＵ０は、其々のｐ型電界効果トランジスタ（ｐ−ＦＥＴ）１６１９をアクティブ化するために通常ロウであるが、制御信号ＲＢ＃＿ＰＵ１、ＲＢ＃＿ＰＵ２、ＲＢ＃＿ＰＵ３は、其々のトランジスタ１６１９を非アクティブ化するために通常ハイであってもよい。プルアップトランジスタがダイ１００の外部のレディ／ビジー制御信号線４２６に対して使用可能ではない場合には、各トランジスタ１６１９は、非アクティブ化されてもよい。
各ダイ１０００−１００３に対して、接地もしくはＶｓｓなどの参照電位を受信するように結合された参照電位ノード１６３５などの別の電圧供給ノードは、スイッチ（例えば、トランジスタ１６３３）を介してレディ／ビジー制御信号線４２６に選択的に接続されてもよく、各トランジスタは、制御信号を受信するように結合された制御ゲートを有する。例えば、ダイ１０００は、制御信号ＲＢｅｎ０を受信するように結合されたトランジスタ１６３３の制御ゲートを有し、ダイ１００１は、制御信号ＲＢｅｎ１を受信するように結合されたトランジスタ１６３３の制御ゲートを有し、ダイ１００２は、制御信号ＲＢｅｎ２を受信するように結合されたトランジスタ１６３３の制御ゲートを有し、ダイ１００３は、制御信号ＲＢｅｎ３を受信するように結合されたトランジスタ１６３３の制御ゲートを有してもよい。これらの制御信号は、其々のダイ１００がビジーである、例えば、アクセス動作期間中に其々のトランジスタ１６３３をアクティブ化するために生成される。一実施例として、トランジスタ１６３３のゲートに対する制御信号は、示されたｎ−ＦＥＴを非アクティブ化するために通常論理ロウであるが、アクセス動作が開始されると、論理ハイへと遷移し、アクセス動作が完了すると論理ロウへと戻ってもよい。このように、トランジスタ１６３３がアクティブ化されると、レディ／ビジー制御信号線４２６の電圧レベルは、論理ロウにされ、レディ／ビジー制御信号線４２６の電圧レベルは、如何なるトランジスタ１６３３もアクティブ化されていないときに論理ハイへと引き戻される。幾つかの実施形態に対して、レディ／ビジー制御信号ＲＢ＃を共有するダイ１００のうち何らかのダイ１００が高電流需要期間にあるとき、例えば、図１６の任意の制御信号ＲＢｅｎ０−ＲＢｅｎ３が其々のトランジスタ１６３３をアクティブ化するための論理レベルを有するとき、レディ／ビジー制御信号ＲＢ＃を通常ハイに引き上げるように指定されたダイ１００は、そのプルアップドライバを無効化してもよい。トランジスタ１６１９のうちの一つがアクティブ化される前に、レディ／ビジー制御信号ＲＢ＃がフローティングすることを防ぐために、レディ／ビジー制御信号ＲＢ＃を共有するダイ１００の各トランジスタ１６１９は、ダイ１００の電源投入中にアクティブ化され、その後、電源投入ルーティンの完了後に非アクティブ化されてもよい。この期間中、これらのダイ１００のトランジスタ１６３３は、非アクティブ化されたままである。
図１７は、一実施形態によるクロック生成器を有効化するために、レディ／ビジー制御信号ＲＢ＃を利用する一実施例を示すラップアラウンドカウンタの内部クロック信号ＩＣＬＫおよびカウントを生成するための回路の簡略化された概略図である。図１７に示されるように、４つのダイ１０００−１００３は、クロック信号線４２２を介してクロック信号ＩＣＬＫを共通に共有する。各ダイ１００は、クロックカウンタ（即ち、ラップアラウンドカウンタ）８３６、クロック生成器８３８、出力バッファ８４０および入力バッファ８４２を含むものとして示される。出力バッファ８４０は、クロック信号線４２２に接続された出力を有し、入力バッファ８４２は、クロック信号線４２２に接続された入力を有する。各ダイ１００は、レディ／ビジー制御信号線４２６に接続された入力およびクロック生成器８３８に接続された出力を有する入力バッファ８４１を含むものとしてさらに示される。クロック生成器８３８は、イネーブル信号としてバッファ８４１の出力を利用してもよく、即ち、バッファ８４１の出力が論理ロウなどの第一の論理レベルを有する場合にクロック信号ＩＣＬＫを生成し、バッファ８４１の出力が論理ハイなどの第二の論理レベルを有する場合にクロック信号ＩＣＬＫの生成を停止してもよい。図１７には示されていないが、バッファ８４１の出力は、バッファ８４１の出力、したがって、レディ／ビジー制御信号ＲＢ＃が論理ハイであるとき、ラップアラウンドカウンタ８３６の値をリセットするために（例えば、ゼロにリセットするために）ラップアラウンドカウンタ８３６に接続されてもよい。
図１７の太字部分は、幾つかの実施形態に対しては、ダイ１０００−１００３のうちのいずれかがスタンバイモードにある場合でさえも、レディ／ビジー制御信号ＲＢ＃が論理ロウである間、其々のダイ１０００−１００３の各々に対してアクティブでありうる回路の一部を示す。図１７の実施例に対して、ダイ１０００は、クロック信号ＩＣＬＫを生成するように指定され、残りのダイ１００に対するクロック生成器８３８は非アクティブである。各ラップアラウンドカウンタ８３６は、ダイ１０００の場合などに、対応するクロック生成器８３８から直接か、ダイ１００１−１００３の場合などに入力バッファ８４２からのいずれかからクロック信号ＩＣＬＫを受信するように接続される。このように、各ラップアラウンドカウンタ８３６は、同一のクロック信号ＩＣＬＫ、即ち、ダイ１０００のクロック生成器８３８によって生成されるクロック信号ＩＣＬＫから各々が動作するように、同期されたままであってもよい。
図１７ａは、一実施形態による、レディ／ビジー制御信号ＲＢ＃およびクロックイネーブル信号ＨＣ＃の双方に応じて、選択的にクロック生成器を有効化するために使用されうる組み合わせ論理の簡略化された概略図である。バッファ８４１およびクロック生成器８３８の間で、ＯＲゲート１７４５が挿入されてもよい。例えば、図１７に示されるように、クロック生成器８３８にバッファ８４１の出力を接続する代わりに、バッファ８４１の出力は、ＯＲゲート１７４５の一入力へと接続でき、ＯＲゲート１７４５の出力は、クロック生成器８３８に接続される。さらに、ＯＲゲート１７４５の別の入力は、反転バッファ１７４３の出力に接続されてもよく、反転バッファ１７４３は、クロックイネーブル信号線４２４に接続された入力を有する。このように、クロック生成器８３８は、図５および図６を参照して示され、記述されたように、レディ／ビジー制御信号ＲＢ＃が論理ロウであり、かつ、クロックイネーブル信号ＨＣ＃が論理ハイであるときだけ、クロック信号ＩＣＬＫを生成するように有効化されてもよい。
図１８は、一実施形態による、８つのダイ１００（例えば、１０００−１００７）を含むマルチダイパッケージの概略表示である。クロック信号ＩＣＬＫは、クロック信号線４２２を介して、ダイ１００間で共通に共有される。ダイ１０００−１００７は、パッケージ３０２の一部であってもよい。ダイ１０００−１００３は、チップイネーブル信号線４３２ａを介してチップイネーブル信号ＣＥ１＃に応じて選択的に有効化されてもよい。ダイ１００４−１００７は、チップイネーブル信号線４３２ｂを介してチップイネーブル信号ＣＥ２＃に応じて選択的に有効化されてもよい。
ダイ１０００−１００３のうちの一つは、チップイネーブル信号ＣＥ１＃に応じて有効化されると、クロック信号ＩＣＬＫを生成するように指定され、ダイ１００４−１００７のうちの一つは、チップイネーブル信号ＣＥ２＃に応じて有効化されると、クロック信号ＩＣＬＫを生成するように指定されてもよい。クロックイネーブル信号ＨＣ＃は、クロックイネーブル信号線４２４を介して、ダイ１００間で共通に共有される。クロックイネーブル信号ＨＣ＃は、通常、特定の状態にされてもよい（例えば、引き上げられてもよい）。レディ／ビジー制御信号ＲＢ＃は、レディ／ビジー制御信号線４２６を介してダイ１００間共通に共有される。レディ／ビジー制御信号ＲＢ＃は、通常、特定の状態にされてもよい（例えば、引き上げられてもよい）。各ダイ１００は、制御リンク１３２およびＩ／Ｏバス１３４にさらに共通に接続されてもよい。当該一実施例に対して、各ダイ１００に対するラップアラウンドカウンタは、ダイ１００のうちのいくつかが其々のチップイネーブル信号に応じて無効化されたとしても、０から７に計数してもよい。
図１９は、一実施形態による、其々のチップイネーブル信号ＣＥ１＃およびＣＥ２＃に応じて有効化されると、例えば、ダイ１０００および１００４などの特定のダイ１００が如何にしてクロック信号ＩＣＬＫを提供するように指定されるかを概念的に示すタイミング図である。例えば、電力（例えば、Ｖｃｃ）の印加によって、各チップイネーブル信号ＣＥ１＃およびＣＥ２＃は、コマンドおよびパラメータを受信するために、ダイ１０００−１００７を有効化するためにロウに遷移されてもよい。初期化コマンド（例えば、ＥＦｈ）は、各ダイ１００に対する初期化ルーティンを開始するために提供されてもよい。初期化ルーティンが完了した後、チップイネーブル信号ＣＥ１＃およびＣＥ２＃は、再度ロウに遷移されてもよい。その後、機能設定コマンド（ＥＦｈ／ＦＡ）およびパラメータ（Ｐ１−Ｐ４）は、ダイ１０００および１００４に対して、クロック信号ＩＣＬＫを生成し、対応する回路をそのようにするようにアクティブ化する（例えば、図８もしくは図１７のダイ１０００の太字回路をアクティブ化する）予定であることを示してもよい。残りのダイ１００、例えば、本実施例においてはダイ１００１−１００３およびダイ１００５−１００７は、クロック信号を生成しないようにデフォルトにされるが、その代わりにクロック信号線４２２からクロック信号ＩＣＬＫを受信するために対応する回路をアクティブ化（例えば、図８もしくは図１７のダイ１００１−１００３の太字回路をアクティブ化）してもよい。
図２０は、一実施形態による、複数のダイの動作方法のフローチャートである。２０１０において、クロック信号は複数のダイの特定のダイにおいて生成される。複数のダイはクロック信号を共通に共有する。２０２０において、クロック信号のパルスは、複数のダイの各ダイにおけるラップアラウンドカウンタにおいて計数される。複数のダイのうちの各ダイは、割り当てられたカウンタ値を有する。例えば、Ｎ個のダイを含むマルチダイパッケージにおいては、０からＮ−１のカウンタ値が割り当てられ、各ダイに対して一つの値が繰り返しなく割り当てられる。このように、ラップアラウンドカウンタは、第一の値、例えば、０から最終値、例えばＮ−１まで計数し、その後、次のクロック信号において第一の値に戻る。２０３０において、ラップアラウンドカウンタの値が特定のダイに割り当てられたカウンタ値に一致するまで、複数のダイのうちの特定のダイに対するアクセス動作が指定点において休止される。
図２１は、一実施形態による、ラップアラウンドカウンタの概略図である。ラップアラウンドカウンタは、Ｄフリップフロップ２１４２の制御入力（例えばｄ入力）に結合された出力と、Ｖｃｃなどの供給電圧を受信するために供給ノード２１５２に結合された第一入力と、Ｄフリップフロップ２１４２の出力（例えば、通常出力もしくはｑ出力）に結合された第二入力とを有するＸＯＲゲート２１４０を含む。Ｄフリップフロップ２１４２は、例えば、立ち上がり端によってトリガーされるＤフリップフロップであってもよい。Ｄフリップフロップ２１４２の反転出力もしくはｑバー出力は、使用されなくてもよい。Ｄフリップフロップ２１４２は、内部クロック信号ＩＣＬＫを受信するように結合され、ＲＥＳＥＴ信号を受信するようにさらに結合されたクロック入力を有する。ＲＥＳＥＴ信号は、レディ／ビジー制御信号ＲＢ＃を表してもよい。ラップアラウンドカウンタは、ＸＯＲゲート２１４０の第一入力に結合された第一入力と、ＸＯＲゲート２１４０の第二入力に結合された第二入力と、インバータ２１５０の入力に結合された出力とを有するＮＡＮＤゲート２１４８をさらに含む。ラップアラウンドカウンタは、Ｄフリップフロップ２１４６の制御入力（例えばｄ入力）に結合された出力と、Ｄフリップフロップ２１４６の出力（例えば、通常出力もしくはｑ出力）に結合された第一入力と、インバータ２１５０の出力に結合された第二入力とを有するＸＯＲゲート２１４４をさらに含む。Ｄフリップフロップ２１４６は、例えば、立ち上がり端によってトリガーされるＤフリップフロップであってもよい。Ｄフリップフロップ２１４６の反転出力もしくはｑバー出力は、使用されなくてもよい。Ｄフリップフロップ２１４６は、内部クロック信号ＩＣＬＫを受信するように結合され、ＲＥＳＥＴ信号を受信するようにさらに結合されたクロック入力を有する。Ｄフリップフロップ２１４２の出力は、信号ｑ＜０＞を表すが、Ｄフリップフロップ２１４６の出力は信号ｑ＜１＞を表す。
図２１のラップアラウンドカウンタは、例えば、０から３の値を提供する２ビットラップアラウンドカウンタを表す。ラップアラウンドカウンタの信号ｑ＜０＞およびｑ＜１＞は、ラップアラウンドカウンタの値を表す信号を生成するように組み合わせられてもよい。例えば、ラップアラウンドカウンタは、その出力においてカウント０信号を提供し、ＮＡＮＤゲート２１５４の出力に結合された入力を有するインバータ２１６２をさらに含んでもよい。ＮＡＮＤゲート２１５４は、インバータ２１７０の出力に結合された第一入力と、インバータ２１７２の出力に結合された第二入力とを有する。インバータ２１７０は、ｑ＜０＞信号を受信するように結合された入力を有するが、インバータ２１７２は、ｑ＜１＞信号を受信するように結合された入力を有する。カウント０信号は、特定の論理レベル、例えば論理ハイを有するときにカウンタ値０を表してもよい。ラップアラウンドカウンタは、その出力においてカウント１信号を提供し、ＮＡＮＤゲート２１５６の出力に結合された入力を有するインバータ２１６４をさらに含んでもよい。ＮＡＮＤゲート２１５６は、ｑ＜０＞を受信するように結合された第一入力と、インバータ２１７４の出力に結合された第二入力とを有する。インバータ２１７４は、ｑ＜１＞信号を受信するように結合された入力を有する。カウント１信号は、特定の論理レベル、例えば論理ハイを有するとき、カウンタ値１を表してもよい。ラップアラウンドカウンタは、その出力においてカウント２信号を提供し、ＮＡＮＤゲート２１５８の出力に結合された入力を有するインバータ２１６６をさらに含んでもよい。ＮＡＮＤゲート２１５８は、インバータ２１７６の出力に結合された第一入力と、ｑ＜１＞信号を受信するように結合された第二入力とを有する。インバータ２１７６は、ｑ＜０＞信号を受信するように結合された入力を有する。カウント２信号は、特定の論理レベル、例えば論理ハイを有するときにカウンタ値２を表してもよい。ラップアラウンドカウンタは、その出力においてカウント３信号を提供し、ＮＡＮＤゲート２１６０の出力に結合された入力を有するインバータ２１６８をさらに含んでもよい。ＮＡＮＤゲート２１６０は、ｑ＜０＞信号を受信するように結合された第一入力と、ｑ＜１＞信号を受信するように結合された第二入力とを有する。カウント３信号は、特定の論理レベル、例えば論理ハイを有するとき、カウンタ値３を表してもよい。
図２２は、図２１のラップアラウンドカウンタに対する波形を示す。図２１の例示的ラップアラウンドカウンタに対して、信号ｑ＜０＞およびｑ＜１＞は、ＲＥＳＥＴ信号がアサートされる場合に、例えば、論理ハイレベルを有する場合に、論理ロウへと保持される。さらに、信号ｑ＜０＞およびｑ＜１＞は、ＲＥＳＥＴ信号のアサートが解除される間、例えば、論理ロウレベルを有する間に内部クロック信号ＩＣＬＫが有効化されるまで、遷移しない。図２２に示されるように、信号、カウント０、カウント１、カウント２およびカウント３は、内部クロック信号ＩＣＬＫのある期間に論理ハイへと連続的に遷移される。最終カウント信号、例えば信号カウント３が論理ロウに遷移されると、ラップアラウンドカウンタは、内部クロック信号ＩＣＬＫが有効化される間、周期を繰り返すために、信号カウント０を論理ハイへと遷移するために戻る。このように、４つのダイを使用する一実施形態に対して、各ダイは、ラップアラウンドカウンタ値が何時当該ダイに割り当てられたカウンタ数と一致するかを決定するために、図２１のラップアラウンドカウンタの其々のカウント信号を見ることができる。例えば、信号カウント０が論理ハイレベルを有するとき、カウンタ数０が割り当てられたダイは、カウンタ値を０とみなすことができ、カウンタ数１が割り当てられたダイは、信号カウント１が論理ハイレベルを有するとき、カウンタ値を１とみなすことができ、カウンタ数２を割り当てられたダイは、信号カウント２が論理ハイレベルを有するとき、カウンタ値を２とみなすことができ、カウンタ数３を割り当てられたダイは、信号カウント３が論理ハイレベルを有するとき、カウンタ値を３とみなすことができる。
図２１のラップアラウンドカウンタは、カウンタ値０から３を生成する（例えば、２ビットカウンタ）ための一実施例を示したが、異なるカウンタ値を有するラップアラウンドカウンタが当業者によって指定されてもよい。例えば、カウンタ値０から１を生成するためのラップアラウンドカウンタ（例えば、１ビットカウンタ）は、単一のＤフリップフロップを利用して得ることができ、カウンタ値０は、論理ハイレベルを有する通常出力に対応し、カウンタ値１は、論理ハイレベルを有する反転出力に対応する。さらに、０から７のカウンタ値を生成するためのラップアラウンドカウンタ（例えば、３ビットカウンタ）は、信号ｑ＜０＞およびｑ＜１＞を生成するための回路を繰り返すが、二つの追加Ｄフリップフロップの出力において、信号ｑ＜２＞およびｑ＜３＞（図示されていない）を生成するために、二つのＤフリップフロップのクロック入力に信号ｑ＜０＞を提供することによって得ることができる。結果として生じる信号ｑ＜０＞、ｑ＜１＞、ｑ＜２＞およびｑ＜３＞は、その後、８つのカウント信号を生成するために論理的に組み合わせることができ、各々は、内部クロック信号ＩＣＬＫの一期間中に論理ハイレベルに連続的に遷移する。同様に、特定の状態もしくはカウンタ値を表す論理レベルは、適切な組み合わせ論理を利用して、所望の場合変更することができる。
［結論］
特定の実施形態が本明細書で示され、記述されてきたが、同一の目的を達成するために推定された任意の配置が、示された特定の実施形態に対して置換されてもよいことを当業者には理解されたい。当該実施形態の多くの適応は、当業者にとって明らかであろう。例えば、動作が第一論理レベルに応じて有効化されるか、アクティブ化され、第二論理レベルに応じて無効化されるか、非アクティブ化されるものとして記述されてきたが、当該動作は、第二の論理レベルに応じて有効化／アクティブ化し、第一の論理レベルに応じて無効化／非アクティブ化するように論理を変化させることは、簡単なタスクである。同様に、電圧供給ノードおよび参照電位ノードをハイおよびロウ電圧に対応するものとして、其々参照したが、これらのやり方は、逆にすることができる。したがって、本出願は、実施形態の任意の適応もしくは変形例を包含することを意図される。

Claims (18)

  1. 複数のダイの動作方法であって、
    前記複数のダイのうちの特定のダイにおいてクロック信号を生成することと、
    前記複数のダイのうちの各ダイにおいてラップアラウンドカウンタにおける前記クロック信号の複数のパルスを計数することであって、前記複数のダイのうちの各ダイは、割り当てられたカウンタ値を有する、ことと、
    前記複数のダイのうちアクセス動作を実行中のダイは、前記アクセス動作に含まれる指定点に到達した際に、前記ラップアラウンドカウンタの値が前記アクセス動作を実行しているダイの割り当てられたカウンタ値に一致するまで、前記指定点において前記アクセス動作を休止することと、を含む、
    ことを特徴とする方法。
  2. 前記指定点においてアクセス動作を休止しているダイは、前記ラップアラウンドカウンタの前記値が前記割り当てられたカウンタ値に一致するとき、前記休止した前記アクセス動作を再開することをさらに含む、
    ことを特徴とする請求項１に記載の方法。
  3. 前記ラップアラウンドカウンタの前記値が別のダイの割り当てられたカウンタ値に一致するまで、前記別のダイで実行中の別のアクセス動作に含まれる指定点において前記別のダイに対する前記別のアクセス動作を休止することをさらに含む、
    ことを特徴とする請求項１に記載の方法。
  4. 前記アクセス動作を休止している別のダイは、前記ラップアラウンドカウンタの前記値が前記別のダイの前記割り当てられたカウンタ値に一致するとき、前記別のアクセス動作を再開することをさらに含む、
    ことを特徴とする請求項３に記載の方法。
  5. 前記アクセス動作の前記指定点は、前記アクセス動作の高電流需要部分に入る前の点である、
    ことを特徴とする請求項１に記載の方法。
  6. 前記アクセス動作は、二つ以上の指定点に関連付けられる、
    ことを特徴とする請求項１に記載の方法。
  7. 前記複数のダイのうちの前記特定のダイにおいて前記クロック信号を生成することは、前記複数のダイのうちの任意のダイがアクセス動作を実施してビジーであって、前記複数のダイのうちの如何なるダイもアクセス動作の高電流需要部分にないときに、前記クロック信号を生成することを含む、
    ことを特徴とする請求項１に記載の方法。
  8. 前記複数のダイのうちの前記特定のダイにおいて前記クロック信号を生成することは、クロックイネーブル信号に応じて前記クロック信号を生成することを含む、
    ことを特徴とする請求項１に記載の方法。
  9. クロックイネーブル信号に応じて前記クロック信号を生成することは、前記クロックイネーブル信号およびレディ／ビジー制御信号に応じて前記クロック信号を生成することを含む、
    ことを特徴とする請求項８に記載の方法。
  10. 前記レディ／ビジー制御信号が、前記複数のダイのうちの如何なるダイもアクセス動作を実施してビジーではないことを示すとき、前記ラップアラウンドカウンタをリセットすることをさらに含む、
    ことを特徴とする請求項９に記載の方法。
  11. 前記特定のダイにおける二つ以上のタイプのアクセス動作を実施することをさらに含み、一つ以上の前記タイプのアクセス動作は、一つ以上の指定点に関連付けられる、
    ことを特徴とする請求項１に記載の方法。
  12. 前記複数のタイプのアクセス動作は、書き込み動作、読み出し動作および消去動作から成る群から選択される、
    ことを特徴とする請求項１１に記載の方法。
  13. 前記複数のダイのうちの各ダイにおけるラップアラウンドカウンタにおける前記クロック信号の複数のパルスを計数することは、前記複数のダイのうちのダイの数に等しいカウンタ値の数を通して連続的に計数することを含む、
    ことを特徴とする請求項１に記載の方法。
  14. 前記指定点は、前記アクセス動作の高電流需要部分の前の、前記アクセス動作における点であり、前記方法は、
    前記ラップアラウンドカウンタの前記値が前記特定のダイの前記割り当てられたカウンタ値に一致するとき、前記アクセス動作を再開することと、
    前記アクセス動作が、前記アクセス動作のうちの前記高電流需要部分にある間、前記クロック信号の生成を停止することと、をさらに含む、
    ことを特徴とする請求項１に記載の方法。
  15. 前記複数のダイのうちの任意のダイにおいて実施される任意のアクセス動作が前記アクセス動作の高電流需要部分にある間、前記クロック信号の生成を停止することをさらに含む、ことを特徴とする請求項１４に記載の方法。
  16. 複数のダイの動作方法であって、
    前記複数のダイのそれぞれのラップアラウンドカウンタにてクロック信号を計数することであって、前記複数のダイのうちの各ダイは、割り当てられたカウンタ値を有する、ことと、
    前記複数のダイのうちの特定のダイにおいて、前記複数のダイの少なくとも一つでアクセス動作が開始されたことに応じて前記クロック信号を生成することと、
    前記複数のダイのうち前記アクセス動作を実行中のダイは、前記アクセス動作が指定点に到達した場合において、前記ラップアラウンドカウンタの値が前記アクセス動作を実行中のダイが割り当てられたカウンタ値に一致した場合には、前記指定点に対応する高電流需要部分を実行すると共に、前記特定のダイでのクロック生成を停止させ、前記ラップアラウンドカウンタの値が前記アクセス動作を実行中のダイが割り当てられたカウンタ値に一致しない場合には、前記ラップアラウンドカウンタの値が前記アクセス動作を実行中のダイが割り当てられたカウンタ値に一致するまで前記指定点において、前記アクセス動作を休止することと、を含む、
    ことを特徴とする方法。
  17. 前記アクセス動作を休止している前記ダイにおいて、前記ラップアラウンドカウンタの値が一致したら、前記指定点に対応する高電流需要部分を実行すると共に、前記ラップアラウンドカウンタの計数を停止し、前記高電流需要部分の実行が完了した後、前記ラップアラウンドカウンタの計数を再開することをさらに含む、
    ことを特徴とする請求項１６に記載の方法。
  18. 前記複数のダイは、それぞれ同じダイであることを特徴とする請求項１又は１６に記載の方法。
JP2015551825A 2013-01-07 2014-01-07 電力管理 Active JP6166792B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361749768P 2013-01-07 2013-01-07
US61/749,768 2013-01-07
US14/146,447 2014-01-02
US14/146,447 US9417685B2 (en) 2013-01-07 2014-01-02 Power management
PCT/US2014/010459 WO2014107711A1 (en) 2013-01-07 2014-01-07 Power management

Publications (2)

Publication Number Publication Date
JP2016505992A JP2016505992A (ja) 2016-02-25
JP6166792B2 true JP6166792B2 (ja) 2017-07-19

Family

ID=51061913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015551825A Active JP6166792B2 (ja) 2013-01-07 2014-01-07 電力管理

Country Status (6)

Country Link
US (3) US9417685B2 (ja)
JP (1) JP6166792B2 (ja)
KR (2) KR101823844B1 (ja)
CN (2) CN110083556B (ja)
TW (1) TWI520144B (ja)
WO (1) WO2014107711A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011008356A2 (en) * 2009-06-30 2011-01-20 Rambus Inc. Techniques for adjusting clock signals to compensate for noise
US9417685B2 (en) 2013-01-07 2016-08-16 Micron Technology, Inc. Power management
US9443600B2 (en) * 2013-03-28 2016-09-13 Intel Corporation Auto-suspend and auto-resume operations for a multi-die NAND memory device to reduce peak power consumption
US9293176B2 (en) 2014-02-18 2016-03-22 Micron Technology, Inc. Power management
US9349423B2 (en) * 2014-09-03 2016-05-24 Micron Technology, Inc. Single node power management for multiple memory devices
US11399344B2 (en) * 2015-01-26 2022-07-26 Apple Inc. System and method for SoC idle power state control based on I/O operation characterization
US10846158B2 (en) 2018-10-08 2020-11-24 Micron Technology, Inc. Apparatus having multiplexers for passive input/output expansion and methods of their operation
US20200119838A1 (en) * 2018-10-12 2020-04-16 Micron Technology, Inc. Adapting channel current
US10803962B1 (en) * 2019-04-01 2020-10-13 Micron Technology, Inc. Current monitoring in semiconductor packages
JP6734962B1 (ja) * 2019-04-17 2020-08-05 ウィンボンド エレクトロニクス コーポレーション 半導体装置
US11454941B2 (en) 2019-07-12 2022-09-27 Micron Technology, Inc. Peak power management of dice in a power network
US11079829B2 (en) * 2019-07-12 2021-08-03 Micron Technology, Inc. Peak power management of dice in a power network
US11237612B2 (en) * 2019-08-22 2022-02-01 Micron Technology, Inc. Charge-sharing capacitive monitoring circuit in a multi-chip package to control power
US11442525B2 (en) 2019-08-23 2022-09-13 Micron Technology, Inc. Power management
KR20220049570A (ko) * 2019-08-29 2022-04-21 마이크론 테크놀로지, 인크 구성 가능한 메모리 다이 커패시턴스
CN110739019A (zh) * 2019-09-16 2020-01-31 长江存储科技有限责任公司 一种新的存储器装置及操作方法
CN111210855B (zh) 2019-12-30 2020-09-15 深圳市芯天下技术有限公司 一种多晶元叠封存储器及其输出同步方法
US11175837B2 (en) 2020-03-16 2021-11-16 Micron Technology, Inc. Quantization of peak power for allocation to memory dice
US11216219B2 (en) * 2020-05-11 2022-01-04 Micron Technology, Inc. Management of peak current of memory dies in a memory sub-system
WO2022027403A1 (en) * 2020-08-06 2022-02-10 Yangtze Memory Technologies Co., Ltd. Multi-die peak power management for three-dimensional memory
CN112585682B (zh) * 2020-11-11 2023-07-07 长江存储科技有限责任公司 用于多管芯操作的模拟峰值功率管理
WO2022109901A1 (en) * 2020-11-26 2022-06-02 Yangtze Memory Technologies Co., Ltd. Dynamic peak power management for multi-die operations
US11532348B2 (en) * 2020-12-02 2022-12-20 Micron Technology, Inc. Power management across multiple packages of memory dies
US11520497B2 (en) 2020-12-02 2022-12-06 Micron Technology, Inc. Peak power management in a memory device
CN112930513B (zh) 2021-02-07 2022-09-02 长江存储科技有限责任公司 用于多管芯操作的峰值功率管理
CN112955957B (zh) 2021-02-07 2022-12-09 长江存储科技有限责任公司 用于多管芯操作的峰值功率管理
US11907547B2 (en) 2021-04-30 2024-02-20 Micron Technology, Inc. Power management
US11935602B2 (en) 2021-06-01 2024-03-19 Micron Technology, Inc. Power management
US11508450B1 (en) 2021-06-18 2022-11-22 Western Digital Technologies, Inc. Dual time domain control for dynamic staggering
US11960764B2 (en) 2021-09-02 2024-04-16 Micron Technology, Inc. Memory dice internal clock
US11893253B1 (en) 2022-09-20 2024-02-06 Western Digital Technologies, Inc. Dynamic TD-PPM state and die mapping in multi-NAND channels

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62297963A (ja) * 1986-06-18 1987-12-25 Fujitsu Ltd タイムスロツト割り当て回路
ATE185631T1 (de) 1991-08-16 1999-10-15 Cypress Semiconductor Corp Dynamisches hochleistungsspeichersystem
FI932373A0 (fi) 1993-05-25 1993-05-25 Nokia Telecommunications Oy Basstation foer cellulaert radiosystem samt cellulaert radiosystem
US5771373A (en) * 1994-12-22 1998-06-23 Texas Instruments Incorporated Power management masked clock circuitry, systems and methods
US6208655B1 (en) * 1996-11-27 2001-03-27 Sony Europa, B.V., Method and apparatus for serving data
DE69727465T2 (de) * 1997-01-09 2004-12-23 Hewlett-Packard Co. (N.D.Ges.D.Staates Delaware), Palo Alto Rechnersystem mit Speichersteuerung für Stossbetrieb-Übertragung
AUPO647997A0 (en) * 1997-04-30 1997-05-22 Canon Information Systems Research Australia Pty Ltd Memory controller architecture
US6100752A (en) * 1997-09-12 2000-08-08 Information Storage Devices, Inc. Method and apparatus for reducing power supply current surges in a charge pump using a delayed clock line
JP3180735B2 (ja) * 1997-10-22 2001-06-25 松下電器産業株式会社 送信タイミング補正機能付き無線端末及びその製造方法
US6999440B2 (en) * 1997-10-22 2006-02-14 Matsushita Electric Industrial Co., Ltd. TDMA radio terminal capable of adjusting transmit timing by using measured delay time
US6205084B1 (en) 1999-12-20 2001-03-20 Fujitsu Limited Burst mode flash memory
US6417705B1 (en) * 2000-04-18 2002-07-09 National Semiconductor Corporation Output driver with DLL control of output driver strength
US6275446B1 (en) * 2000-08-25 2001-08-14 Micron Technology, Inc. Clock generation circuits and methods
US7248570B2 (en) * 2001-09-17 2007-07-24 Microsoft Corporation System and method for coordinating bandwidth usage of a communication channel by wireless network nodes
JP4419049B2 (ja) * 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US8429313B2 (en) * 2004-05-27 2013-04-23 Sandisk Technologies Inc. Configurable ready/busy control
US7464225B2 (en) * 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US7562271B2 (en) * 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
KR101236384B1 (ko) * 2006-03-13 2013-02-22 삼성전자주식회사 디스플레이장치
JP4772546B2 (ja) * 2006-03-17 2011-09-14 富士通セミコンダクター株式会社 半導体メモリ、メモリシステムおよびメモリシステムの動作方法
US7701764B2 (en) 2006-05-17 2010-04-20 Micron Technology, Inc. Apparatus and method for reduced peak power consumption during common operation of multi-NAND flash memory devices
US7512029B2 (en) 2006-06-09 2009-03-31 Micron Technology, Inc. Method and apparatus for managing behavior of memory devices
US7684280B2 (en) * 2007-10-22 2010-03-23 Advantest Corporation Histogram generation with banks for improved memory access performance
US8751755B2 (en) * 2007-12-27 2014-06-10 Sandisk Enterprise Ip Llc Mass storage controller volatile memory containing metadata related to flash memory storage
US7855931B2 (en) * 2008-07-21 2010-12-21 Micron Technology, Inc. Memory system and method using stacked memory device dice, and system using the memory system
JP4723679B2 (ja) * 2009-01-14 2011-07-13 エルピーダメモリ株式会社 半導体記憶装置、メモリシステム、及び半導体記憶装置のリフレッシュ制御方法
US9160349B2 (en) * 2009-08-27 2015-10-13 Micron Technology, Inc. Die location compensation
US20110173462A1 (en) * 2010-01-11 2011-07-14 Apple Inc. Controlling and staggering operations to limit current spikes
US9261940B2 (en) 2011-02-25 2016-02-16 Samsung Electronics Co., Ltd. Memory system controlling peak current generation for a plurality of memories by monitoring a peak signal to synchronize an internal clock of each memory by a processor clock at different times
US8645723B2 (en) 2011-05-11 2014-02-04 Apple Inc. Asynchronous management of access requests to control power consumption
US8745369B2 (en) 2011-06-24 2014-06-03 SanDisk Technologies, Inc. Method and memory system for managing power based on semaphores and timers
US8954771B2 (en) * 2011-12-31 2015-02-10 Intel Corporation Split deep power down of I/O module
JP5337264B2 (ja) * 2012-03-05 2013-11-06 株式会社東芝 半導体記憶システム
US8923050B2 (en) * 2012-06-15 2014-12-30 Sandisk 3D Llc 3D memory with vertical bit lines and staircase word lines and vertical switches and methods thereof
US9417685B2 (en) * 2013-01-07 2016-08-16 Micron Technology, Inc. Power management

Also Published As

Publication number Publication date
CN110083556B (zh) 2023-01-13
KR101823844B1 (ko) 2018-01-30
US20140195734A1 (en) 2014-07-10
KR20170016530A (ko) 2017-02-13
CN105074832A (zh) 2015-11-18
JP2016505992A (ja) 2016-02-25
CN110083556A (zh) 2019-08-02
US20160342187A1 (en) 2016-11-24
US9880609B2 (en) 2018-01-30
CN105074832B (zh) 2019-03-29
TW201432708A (zh) 2014-08-16
US10365703B2 (en) 2019-07-30
US20180136707A1 (en) 2018-05-17
US9417685B2 (en) 2016-08-16
KR101706493B1 (ko) 2017-02-13
TWI520144B (zh) 2016-02-01
KR20150104618A (ko) 2015-09-15
WO2014107711A1 (en) 2014-07-10

Similar Documents

Publication Publication Date Title
JP6166792B2 (ja) 電力管理
US10014033B2 (en) Apparatus for power management
CN108369819B (zh) 在自刷新模式期间附加刷新操作的执行
US20150310904A1 (en) System and method of concurrent read/write magneto-resistive memory
US20200294605A1 (en) Memory system
US11740683B2 (en) Power management
CN106354671B (zh) 半导体存储器件及包括其的存储系统
US11099787B2 (en) Semiconductor memory
US10684672B2 (en) Selection of a low power consumption mode in a memory system based on information on a data transfer state
JP7343257B2 (ja) ホストシステム、方法、及び、システム
JP2021149999A (ja) 半導体記憶装置
US9928006B2 (en) Memory device and a memory system including the same
US20160260470A1 (en) Semiconductor device and semiconductor system
US20230024167A1 (en) Status polling based on die-generated pulsed signal

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170623

R150 Certificate of patent or registration of utility model

Ref document number: 6166792

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250