JP6166562B2 - 撮像素子及びその駆動方法、及び撮像装置 - Google Patents

Description

本発明は、撮像素子及びその駆動方法、及び撮像装置に関するものである。

従来、ＣＭＯＳイメージセンサを用いた撮像装置において、複数の画素の信号を加算してフレームレート及び感度を上昇させる駆動方法（以下、「画素加算駆動」と呼ぶ。）が知られている（図１７）。

ＣＭＯＳセンサにおいて画素加算を行う場合には、図１８に示すように、電荷電圧変換を行う際に電荷を蓄積するフローティングデフュージョン（ＦＤ）部を複数の画素で共有する構成が知られている（例えば、特許文献１及び２参照）。具体的には、複数の画素１８１内のフォトダイオードで発生した電荷を同時期にＦＤ部１８２へ転送した後、電荷電圧変換する動作を行う。このように駆動することで、複数の画素１８１のフォトダイオードで発生した電荷がＦＤ部１８２で加算されるため、加算される画素数に応じて感度を上昇させることができる。

特開２００９−４９７４０号公報 特開２０１２−２３３８９号公報

上述した動作は、ベイヤー配列を前提とした場合、垂直方向に連続する４つの画素でＦＤ部を共有している等、各色の画素が同数である複数の同色画素を１つのＦＤ部で共有している構成には有効である。しかしながら、図１８に示すように、水平２画素および垂直２画素の４画素でＦＤ部を共有する構成の場合には、それぞれ１画素ずつのＲ画素、Ｂ画素と、２画素のＧ画素によってＦＤ部を共有することになる。そのため、前記構成のような電荷加算動作を行うことができなかった。

本発明は、上記問題点を鑑みてなされたものであり、色毎に画素数が異なる複数画素でフローティングディフュージョン部を共有している構成においても、感度を向上させて暗時追従性を高めることを目的とする。

上記目的を達成するために、本発明の撮像素子は、複数色のフィルタにより覆われた複数の光電変換部と、該複数の光電変換部で発生した電荷が転送されるフローティングディフュージョン部と、前記フローティングディフュージョン部の電荷を電圧に変換して出力する増幅手段と、前記複数の光電変換部で発生した電荷を前記フローティングディフュージョン部に転送する複数の転送手段とをそれぞれ含む複数の単位画素を、２次元に配置した画素部と、前記複数の光電変換部で発生した電荷をそれぞれ前記フローティングディフュージョン部に転送して読み出す第１の読み出し方法と、前記複数の光電変換部で発生した電荷のうち、予め決められた色のフィルタにより覆われた複数の光電変換部の電荷を単位画素ごとに前記フローティングディフュージョン部に転送して電荷を加算してから読み出す第２の読み出し方法とを含む、複数の読み出し方法により前記画素部を駆動する駆動手段と、を有し、前記駆動手段は、前記第１の読み出し方法による読み出しと、前記第２の読み出し方法による読み出しとを、前記単位画素の行ごとに交互に行う。

本発明によれば、色毎に画素数が異なる複数画素でフローティングディフュージョン部を共有している構成においても、感度を向上させて暗時追従性を高めることができる。

本発明の実施形態に係わる撮像装置の機能構成を示すブロック図。 撮像装置に含まれる撮像素子の概略構成を示す模式図。 撮像素子の画素部の一部の構成を示す回路図。 第１の実施形態に係る通常画像を取得する際の垂直走査回路部の動作を示したタイミングチャート。 第１の実施形態に係る撮像素子の出力系の回路構成の一部を示す模式図。 第１の実施形態に係る通常画像を取得する際の出力系の動作を示したタイミングチャート。 第１の実施形態に係る通常画像及び画素加算画像の画素配列を表した模式図。 第１の実施形態に係る電荷加算画像を取得する際の垂直走査回路部の動作を示したタイミングチャート。 第１の実施形態に係る電荷加算画像を取得する際の出力系の動作を示したタイミングチャート。 第１の実施形態に係る電荷加算画像の画素配列を表した模式図。 第２の実施形態に係る電荷加算画像を取得する際の垂直走査回路の動作を示したタイミングチャート。 第２の実施形態に係る電荷加算画像の画素配列を表した模式図。 第３の実施形態に係る垂直走査回路部の動作を示したタイミングチャート。 第３の実施形態に係る撮像素子の出力系の回路構成の一部を示す模式図。 第３の実施形態に係る出力系の動作を示したタイミングチャート。 第３の実施形態に係る２種類の画像の画素配列を表した模式図。 従来動作における画素加算の模式図。 従来の画素部の構成例を示す回路図。

以下、添付図面を参照して本発明を実施するための最良の形態を詳細に説明する。

＜第１の実施形態＞
図１は、第１の実施形態の撮像装置１００の構成を示すブロック図であり、本第１の実施形態では、撮像装置１００として、デジタルカメラの例について説明する。

レンズ部１０１は、被写体からの光を撮像部１０３へ集光するもので、ズームレンズ、フォーカスレンズ、シャッタ等を含む。光量調整部１０２は、レンズ部１０１と撮像部１０３との間に配置されており、具体的には、減光フィルタの挿入機構または、絞り機構である。撮像部１０３は、レンズ部１０１と光量調整部１０２を通して入射した光をアナログ電気信号に変換する画素部と、アナログ信号をデジタル信号に変換するＡＤ変換回路等を含んでいる。

信号処理部１０４は、撮像部１０３から入力される画像信号に対して、補正用パラメータの生成や、必要な画像信号補正処理を行う。撮像制御部１０５は、全体制御・演算部１０６からの制御信号に基づいて、撮像部１０３及び信号処理部１０４の制御を行う。具体的には、撮像部１０３及び信号処理部１０４等に必要なタイミング信号、画像信号を増幅するためのゲインの設定信号、露出時間の設定信号、駆動モード設定及びその他の制御に必要な信号の生成を行う。

全体制御・演算部１０６は、撮像装置１００の動作に応じて必要な処理及び演算を行う。全体制御・演算部１０６は、信号処理部１０４等からの信号を一時的に記憶する記憶部１０７と、操作部１１０より入力される信号等に応じて撮像部１０３の駆動モードを切り替える駆動モード設定部１０８を含む。更に、全体制御・演算部１０６は、被写体を撮影する露出条件を決定する露出演算部１０９を含み、その演算結果に基づいて、光量調整部１０２を用いた光量の調整や、撮像制御部１０５を用いた露光時間や映像信号を増幅するためのゲインの調整を行う。

なお、図１では信号処理部１０４と全体制御・演算部１０６とは独立の構成として示したが、信号処理部１０４は全体制御・演算部１０６に含まれていてもよいし、撮像部１０３に含まれていてもよい。また、撮像制御部１０５は、撮像部１０３に含まれていてもよい。

操作部１１０は、釦やダイヤル等のヒューマンＩＦで構成され、撮影者が撮像装置１００の動作命令を行うために用いられる。記録部１１１は、全体制御・演算部１０６にて生成される画像データを、記録媒体（不図示）に記録する。表示部１１２は、信号処理部１０４からの信号を基にして全体制御・演算部１０６にて生成される画像データを表示したり、操作部１１０から入力された操作に対応したアイコン等を表示したりする。

次に、撮像部１０３に含まれる撮像素子２００の概略構成を図２に示す。画素部２０１は、図１のレンズ部１０１からの光を受光する受光画素部や、黒レベルを規定するために遮光されたＯＢ画素部等を含む。本実施形態では、各画素にはベイヤー配列のカラーフィルタが配置されている。ＡＤ変換部２０２は、画素部２０１から出力される画像信号のＡＤ変換を行う。水平走査回路部２０３は、ＡＤ変換部２０２から出力される信号を一時的に記憶する一時記憶部等や、一時記憶部に記憶している信号を水平方向（行方向）に順次出力するシフトレジスタ等を含む。出力バッファ部２０４は、水平走査回路部２０３からの信号を外部へ出力する。垂直走査回路部２０５は、画素部２０１を駆動する信号を生成する信号生成部や、画素部２０１の選択行を決定するデコーダ等を含む。

次に、図２の撮像素子２００の画素部２０１の一部の回路構成を図３に示す。本実施形態では、水平２画素、垂直２画素を１単位とし、図２では、垂直方向（列方向）に２単位分の単位画素３００が並んでいる様子を表している。

光電変換部を構成するフォトダイオード（ＰＤ）３０１ａ〜３０１ｄは、図１のレンズ部１０１より入射した光を光電変換して電荷に変換する。上述したようにベイヤー配列のカラーフィルタが配置されており、各ＰＤを覆っている。画素３０２ａは、ＰＤ３０１ａを備え、主にレッド色（Ｒ）の光を透過するＲフィルタで覆われている。画素３０２ｂ及び画素３０２ｃは、ＰＤ３０１ｂ及び３０１ｃをそれぞれ備え、輝度信号への寄与度がより高い主にグリーン色（Ｇ）の光を透過するＧフィルタで覆われている。画素３０２ｄは、ＰＤ３０１ｄを備え、主にブルー色（Ｂ）の光を透過するＢフィルタで覆われている。

転送トランジスタ（転送Ｔｒ）３０３ａ〜３０３ｄは、垂直走査回路部２０５からの転送信号（ＴＸ信号）を基にＰＤ３０１ａ〜３０１ｄで発生した電荷を後段のフローティングディフュージョン（ＦＤ）部３１０へ転送する。信号増幅アンプ３０４は、転送Ｔｒ３０３ａ〜３０３ｄが導通することによってＰＤ３０１ａ〜３０１ｄからＦＤ部３１０に転送された電荷を電圧に変換して増幅する動作を行う。信号リセット用トランジスタ（リセットＴｒ）３０５は、垂直走査回路部２０５からのリセット信号（ＲＳ信号）を基に、ＰＤ３０１ａ〜３０１ｄ及びＦＤ部３１０のリセット動作を行う。本実施形態においては、ＦＤ部３１０、信号増幅アンプ３０４及びリセットＴｒ３０５を４つのＰＤ３０１ａ〜３０１ｄで共有する構成となっている。垂直信号線３０６は、信号増幅アンプ３０４から出力される電圧信号をＡＤ変換部２０２に伝送する。

画素部２０１には、上述した構成を有する複数の単位画素３００が２次元的に配置され、ＴＸ信号及びＲＳ信号は同一行において、２以上の単位画素３００に共通に接続されている。ＴＸ信号及びＲＳ信号を制御することによって、ＰＤ３０１ａ〜３０１ｄの電荷蓄積及び読み出しを制御することができる。

次に、図１の撮像装置１００を用いて通常の画像を取得する方法（第１の読み出し方法）について説明する。図４は、第１の実施形態における通常画像を取得する際に、垂直走査回路部２０５から生成される信号を示したタイミングチャートである。

まず、ＲＳ信号が立ち上がっている間に（T401〜）、ＰＤ３０１ａの電荷を転送するＴＸ１１信号とＰＤ３０１ｂの電荷を転送するＴＸ１２信号が順次立ち上がる（T401及びT402）。この動作によって、ＰＤ３０１ａ及びＰＤ３０１ｂの電荷がリセットされ、順次、電荷蓄積が開始される。そして、所定時間経過後にＲＳ信号が再度立ち上がり（T405）、ＰＤ３０１ｃの電荷を転送するＴＸ１３信号とＰＤ３０１ｄの電荷を転送するＴＸ１４信号が順次立ち上がる（T405及びT406）。この動作によって、ＰＤ３０１ｃ及びＰＤ３０１ｄの電荷がリセットされ、順次、電荷蓄積が開始される。この動作は、撮像制御部１０５によって制御され、設定された条件によって他の行においても順次行われる。

一方で、リセット動作後に所定の露光時間が経過した後、ＴＸ１１信号が再度立ち上がり（T403）、ＰＤ３０１ａの電荷をＦＤ部３１０に転送する。ＦＤ部３１０に転送された電荷は、信号増幅アンプ３０４によって電圧に変換されて増幅され、電圧信号として垂直信号線３０６へ読み出され、ＡＤ変換部２０２に入力される。次に、ＴＸ１２信号が再度立ち上がり（T404）、ＰＤ３０１ｂの電荷をＦＤ部３１０に転送する。ＦＤ部３１０に転送された電荷についても、信号増幅アンプ３０４によって電圧に変換されて増幅され、電圧信号として同様に垂直信号線３０６へ読みだされ、ＡＤ変換部２０２に入力される。この動作も、撮像制御部１０５によって制御され設定された条件によって、他の行においても順次行われる（第１の転送ステップ）。

図５は、第１の実施形態におけるＡＤ変換部２０２、水平走査回路部２０３及び出力バッファ部２０４の回路構成の一部を示したものである。

ＡＤ変換回路５０１は、垂直信号線３０６経由で入力されたアナログ信号をデジタル信号に変換する。本第１の実施形態におけるＡＤ変換回路５０１は、必要に応じてＡＤ_ＰＷ信号によって動作を選択できる。動作させる必要の無い場合には、ＡＤ_ＰＷ信号を立ち下げることによって、電力供給を停止、或いは供給電力を減少させることで、省電力効果が得られる。また、ＡＤ変換回路５０１は、ＡＤ_ｅｎ信号が立ち上がるとＡＤ変換を開始し、ＡＤ_ｅｎ信号が立ち下がることでＡＤ変換を終了し、初期化動作を行う。デジタルメモリ５０２ａ、５０２ｂは、複数ビットの情報を記憶でき、ＡＤ変換回路５０１からの信号を一時的に記憶する。デジタルメモリ５０２ａ、５０２ｂの内、どちらのメモリに記憶するかは、メモリ選択信号（Ｍ１_ｓｅｌまたはＭ２_ｓｅｌ）によって選択できる。なお、本第１の実施形態では、ＡＤ変換回路一つに対してデジタルメモリを２つ有する構成をとっているが、３つ以上であってもよい。出力バッファ５０３は、デジタルメモリ５０２ａ、５０２ｂに記憶されたデジタル信号を順次読み出し、撮像素子２００の外部へ出力する。演算回路５０４は、デジタルメモリ５０２ａ、５０２ｂに記憶された複数行または複数列の画素信号を加算する動作等を行う。シフトレジスタ５０５は、出力バッファ５０３へ伝送する信号を選択する信号（ＳＷ信号）を出力する動作を行う。

図６は、図５に示す出力系の通常画像を取得する際の動作を示したタイミングチャートである。垂直信号線３０６に画素からのアナログ信号が読みだされるタイミングに合わせて、ＡＤ変換回路５０１のＡＤ_ＰＷ信号が立ち上がり、ＡＤ変換回路５０１への電力供給を開始する（T601）。そして、ＡＤ_ｅｎ信号が立ち上がり、各画素の信号をＡＤ変換する（T602及びT604）。各画素のＡＤ変換後のデジタルデータは、Ｍ１_ｓｅｌまたはＭ２_ｓｅｌ信号がＨの間（T602からT603の期間またはT604からT605の期間）に各デジタルメモリ５０２ａ、５０２ｂに記憶される。記憶されたデジタルデータはシフトレジスタ５０５からのＳＷ信号を受けて、ＳＷ１またはＳＷ２信号がＨの間（T606またはT607から始まる期間）に順次読み出され、出力バッファ５０３へ出力される。

ここで、図４及び図６で示した動作を繰り返し行い、読み出した複数行または複数列のデータを演算回路５０４にて加算して和をとる動作または平均する動作をすることで、通常の画素加算動作を実現することができる。図７（ａ）は、通常の画像を取得した場合の画素配列を示す図であり、図７（ｂ）は、通常の画素加算動作を行った画像の画素配列を示す図である。画素３０２ａを覆うＲフィルタと同作用（同色）のフィルタで覆われた画素において、垂直ｍ画素目、水平ｎ画素目の画素をＲ_ｍｎと表している。同様に、画素３０２ｂを覆うＧ１フィルタと同作用（同色）のフィルタはＧ１_ｍｎ、画素３０２ｃを覆うＧ２フィルタと同作用（同色）のフィルタはＧ２_ｍｎ、画素３０２ｄを覆うＢフィルタと同作用（同色）のフィルタはＢ_ｍｎと表している。

なお、図７（ｂ）に示すように、本実施形態では、水平２画素、垂直２画素分の同色画素を加算するものであるが、水平または垂直の加算数を変えても同様の効果を得られる。また、加算する複数画素の一部に対して所定のゲインを乗算すること等によって、加算後の重心位置を変更する場合においても、同様の効果が得られる。

ここで、本実施形態における撮像装置１００に搭載されている撮像素子２００は、ＣＭＯＳ型の撮像素子である。そのため、垂直走査回路部２０５の設定によって、どの行の転送Ｔｒ３０３をどのような順序で駆動させるか選択することができると共に、同一行を繰り返し選択して信号を読み出すこともできる。また、水平走査回路部２０３の設定によって、どの列のＳＷを動作させるかによって、同一行の信号において、どの列の信号から出力するかを選択することができる。これによって、画面内のどの画素からどのような順番で読み出すかを指定することができる。読み出した信号は、信号処理部１０４にて必要な補正処理が行われる。その後、全体制御・演算部１０６にて最終的な画像が作成される。

また、本実施形態では、各ＡＤ変換回路５０１に対して２つのデジタルメモリ５０２を持つ構成としているが、デジタルメモリは２つ以上でもよい。また、垂直信号線３０６に対して、ＡＤ変換回路は１つとしたが、２つ以上でもよい。また、図６の動作として、ＡＤ変換タイミングとデジタルデータ出力タイミングを時系列に行う例を示したが、直前または直後の行のＡＤ変換タイミングまたはデジタル出力タイミングと重ねる動作を行ってもよい。

次に、図１の撮像装置１００を用いて、第１の実施形態に係わる電荷加算画像を取得する方法に関して説明する。図８は、本第１の実施形態における電荷加算画像を取得する際の垂直走査回路部２０５で生成される信号を示したタイミングチャートである。なお、図７におけるＲ_１１画素は図３の画素３０２ａに対応し、Ｇ１_１１画素は画素３０２ｂに対応し、Ｇ２_１１画素は画素３０２ｃに対応し、Ｂ_１１画素は画素３０２ｄに対応するものとして説明する。

ＰＤ３０１ａ〜３０１ｄの電荷をそれぞれリセットした後、所定の露光時間の経過後にＴＸ信号が立ち上がり、電荷をＦＤ部３１０に転送する。そして、ＦＤ部３１０に転送された電荷は、信号増幅アンプ３０４によって電圧に変換されて増幅され、電圧信号として垂直信号線３０６へ読み出され、デジタル信号へと変換される。これらの動作は、通常画像を取得する場合と同様である。通常動作と異なるのは、Ｇ１_１１、Ｇ２_１１に接続されている転送Ｔｒ３０３ｂ、３０３ｃのそれぞれ対するＴＸ信号ＴＸ１２、ＴＸ１３が、リセット動作時及び電荷読み出し動作時に同時に立ち上がる点である（T802及びT804）。ＴＸ信号ＴＸ１２、ＴＸ１３が同時立ち上がるため、２つの画素のリセットタイミング、露光時間、及び読み出し時間は同一となる。そして、ＦＤ部３１０に転送される電荷量は２画素分となるため、信号増幅アンプ３０４から出力される電圧信号値も２画素分の値となる。

図９は、第１の実施形態における電荷加算画像を取得する際の図５に示す出力系の動作を示したタイミングチャートである。垂直信号線３０６に画素からのアナログ信号が読み出されるタイミングに合わせて、ＡＤ_ＰＷ信号が立ち上がり、ＡＤ変換回路５０１への電源供給を開始する（T901）。そして、ＡＤ_ｅｎ信号が立ち上がり、各画素の信号をＡＤ変換する（T902及びT904）。各画素のＡＤ変換後のデジタルデータは、Ｍ１_ｓｅｌまたはＭ２_ｓｅｌ信号がＨの間（T902からT903の期間、T904からT905の期間、T911からT912の期間）に各デジタルメモリ５０２ａまたは５０２ｂに記憶される。本動作のポイントは、ＴＸ１３のタイミングがＴＸ１２と同じタイミングにまで前倒しされたため、通常駆動におけるＴＸ１３に対応する期間（T908からT910）には、ＡＤ変換回路５０１への電力供給は停止される。加えて、上記タイミングのなか（T908からT909）で、ＳＷ３信号を受けて、デジタルメモリ５０２ｂのデータをデジタルメモリ５０２ａにコピーする動作を行う。そして、ＴＸ１４に対応する期間（T911からT912）において、デジタルメモリ５０２ｂに新しいデジタルＡＤ変換結果が記憶される。最後に、デジタルデータはシフトレジスタ５０５からのＳＷ信号（ＳＷ１またはＳＷ２信号）が立ち上がり（T906、T907、T913、T914）、順次出力バッファ５０３へ出力する。

以上の動作を各行に対して繰り返し行うことで、１面の画像を取得することができる。図１０は、本第１の実施形態における電荷加算動作を行って得られた電荷加算画像の画素配列を示す図である。また、本電荷加算動作においての出力順は、通常駆動時と同じになっている。そのため、図８及び図９で示した動作を繰り返し行うことで、読み出した複数行のデータを演算回路５０４等にて行う通常の加算動作（図７（ｂ））と組み合わせることも、同じ構成で行うことができる。

この動作を行うことによって通常に読み出す動作と、電荷加算動作を大きな回路の追加なしに同一の出力順番で実現することができる。そして、この電荷加算動作により従来の電圧平均による画素加算と比較して輝度レベルが２倍の輝度信号を得ることができ、暗時追従性を向上させることができる。なお、色比が異なる場合には、ホワイトバランス係数等を調節すればよい。

なお、第１の実施形態における通常の加算動作は、ＡＤ変換後のデジタルデータを水平回路内の演算回路５０４にて行う例を示したが、ＡＤ変換前のアナログ信号時に加算してもよいし、ＡＤ変換部で加算してもよい。

また、第１の実施形態では、ベイヤー配列のカラーフィルタを配置した撮像素子を例示したが、ベイヤー配列以外の複数色のカラーフィルタを用いた場合においても、上述した第１の実施形態の動作を行うことで、同様の効果を得ることができる。

また、主にグリーン色の光を透過するＧフィルタが配置された２つの画素の電荷を加算する例を示したが、グリーン色以外の同色のフィルタが配置された画素の電荷を加算してもよい。また、通常の加算動作に加えて、垂直または水平の画素の一部を間引く動作においても、本実施形態の電荷加算動作は有効である。

また、電荷加算しない画素に対しては、出力値が異なるため、出力前に出力差に応じたゲインを乗算してもよい。

＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。なお、第２の実施形態における撮像装置の構成、画素及びその周辺部の回路構成等は第１の実施形態において図１〜図３及び図５を参照して説明したものと同様であるため、ここでは説明を省略する。

上記第１の実施形態では、通常に読み出す動作と電荷加算動作とを、大きな回路の追加なしに同一の出力順で実現する撮像装置を例示した。さらに、電荷加算動作と通常の画素加算動作とを組み合わせることで、暗時追従性を向上させることもできる。

撮像素子２００の画素数が増加した場合、１面の画像を出力するのに要する時間は増加し、動画撮影時に所定のフレームレートを維持することが課題となる場合がある。そのため、全部の画素を読みだすのではなく、一部の画素を間引いて読みだした方が好ましい場合がある。以下、本第２の実施形態にかかる、一部の画素を間引いて読み出す場合の撮像素子２００の駆動方法（第２の読み出し方法）に関して説明する。

図１１は、本第２の実施形態における、撮像装置１００を用いて一部の画素を間引いて読みだす際の垂直走査回路部２０５で生成される信号を示したタイミングチャートである。ＰＤ３０１ａ〜３０１ｄの電荷をそれぞれリセットした後、所定の露光時間の経過後にＴＸ信号が立ち上がり、電荷をＦＤ部３１０に転送する。そして、ＦＤ部３１０に転送された電荷は、信号増幅アンプ３０４によって電圧に変換されて増幅され、電圧信号として垂直信号線３０６へ読み出され、デジタル信号へと変換される。これらの動作は、第１の実施形態の通常画像を取得する場合と同様である。通常動作と異なるのは、以下の点である。１点目は、ＴＸ１２信号とＴＸ１３信号が同時に立ち上がり（T1102）、Ｇ１_１１とＧ２_１１の電荷がリセットされ露光が開始される点である。２点目は、ＴＸ２２信号とＴＸ２３信号が同時に立ちあがり（T1105）、Ｇ１_２１とＧ２_２１の電荷がリセットされ露光が開始される点である。３点目は、ＴＸ１４信号及びＴＸ２１信号は立ち上がらないため、Ｂ_１１とＲ_２１（他の一色ではない方の色のフィルタ）のリセットが選択的になされない点である。これらの動作は、撮像制御部１０５によって設定された条件で、各画素から所定の順番で順次行われる。リセット後、所定の露光時間の経過後に、ＴＸ信号が再度立ち上がり、ＰＤ３０１の電荷をＦＤ部３１０に転送する。この場合も、ＴＸ１２とＴＸ１３、及びＴＸ２２とＴＸ２３は同時に立ち上がり（T1104及びT1107）、ＴＸ１４信号及びＴＸ２１信号は立ち上がらない。

このようにＴＸ１２とＴＸ１３、及びＴＸ２２とＴＸ２３が同時立ち上がるため、２つのＰＤ３０１のリセットタイミング、露光時間、及び読み出し時間は同一となる。そして、ＦＤ部３１０に転送される電荷量は２画素分となるため、信号増幅アンプ３０４から出力される電圧信号値も２画素分の値となる。さらに、ＴＸ１４及びＴＸ２１を立ち上げないことで、２行分の読み出し時間で、４行分の画像を取得することができるため、フレームレートを向上させることができる。また、演算回路５０４にて水平方向の加算を行うことで、さらにフレームレートを向上させることができる。

図１２は、本第２の実施形態における、垂直方向（列方向）に半分に間引いて読み出した後、水平方向（行方向）に２画素の信号を加算した場合の画素加算例である。なお、撮像素子２００の画素配列は、図７（ａ）に示すものとする。本第２の実施形態では、水平２画素の画素を加算し、垂直方向の画素を半分間引きするものであるが、水平または垂直の加算数または間引き数を変えても同様の効果を得ることができる。

この動作を行うことによって通常に読み出す動作と電荷加算動作とを、大きな回路の追加なしに同一の出力順番で実現することができる。そして、この電荷加算動作と通常の画素加算動作を組み合わせることで、暗時追従性を向上させることができる。

＜第３の実施形態＞
次に、本発明の第３の実施形態について説明する。なお、第３の実施形態における撮像装置の構成、画素及び周辺部の概略回路構成は第１の実施形態で図１〜図３を参照して説明したものと同様であるため、ここでは説明を省略する。ＡＤ変換部２０２、水平走査回路部２０３、及び、出力バッファ部２０４の詳細な回路構成は図５に示すものと異なるため、後述する。

上述した第２の実施形態では、フレームレートを向上させるために、一部の画素を間引く動作に関して説明した。しかし、一部の画素のみを電荷加算した場合に、電荷加算した画素の信号レベルは、電荷加算を行わない画素の信号の約２倍となるため、最終的な画質として好ましくない場合がある。一方で、焦点調節を行う場合や、フラッシュ動作時に調光する場合等は、必ずしも高画質である必要はない。

そこで、本第３の実施形態では、以下に示す動作を行うことによって、輝度信号が強調された画像と、強調されていない画像の２種類を、１回の撮像動作で取得する。以下に説明する本第３の実施形態の方法によれば、大規模な回路の追加なしに、画像の画質を低下させること無く、各種撮影補助機能の測定精度を向上させることができる。ここで、撮影補助機能には、被写体合焦度を測定する機能、被写体の輝度を算出する機能、画角を調整するフレーミング機能等が含まれる。

図１３は、本第３の実施形態における画像を取得する際の垂直走査回路部２０５で生成される信号を示したタイミングチャートである。ＰＤ３０１ａ〜３０１ｄの電荷をそれぞれリセットした後、所定の露光時間の経過後にＴＸ信号が立ち上がり、電荷をＦＤ部３１０に転送する。そして、ＦＤ部３１０に転送された電荷は、信号増幅アンプ３０４によって電圧に変換さて増幅され、電圧信号として垂直信号線３０６へ読み出され、デジタル信号へと変換される。これらの動作は、第１の実施形態の通常画像を取得する場合と同様である。

本第３の実施形態では、単位画素３００毎に電荷加算を行うか、行わないかを組み合わせた動作を、単位画素３００の行毎に交互に行う。具体的には、ＴＸ１２とＴＸ１３は同時に立ち上がり（T1303）、Ｇ１_１１とＧ２_１１の電荷がリセットされ、電荷蓄積が開始される。しかし、ＴＸ２２信号とＴＸ２３信号は同時に立ち上がらず（T1304及びT1310）、Ｇ１_２１とＧ２_２１の電荷は順次リセットされ電荷蓄積が開始される。この順次リセット動作は、撮像制御部１０５によって設定された条件で、各画素から所定の順番で順次行われる。その後、所定時間の経過後に各ＴＸ信号が再度立ち上がり、ＰＤ３０１の電荷をＦＤ部３１０に転送する。この場合も、ＴＸ１２とＴＸ１３は同時に（T1307）（第２の転送ステップ）、ＴＸ２２信号とＴＸ２３信号は順次（第１の転送ステップ）立ち上がる（T1308、T1313）。

図１４は、第３の実施形態におけるＡＤ変換部２０２、水平走査回路部２０３及び出力バッファ部２０４の回路構成の一部を示したものである。

ＡＤ変換回路１３１は、垂直信号線３０６経由で入力されたアナログ信号をデジタル信号に変換する。デジタルメモリ１３２ａ〜１３２ｄは、複数ビットの情報を記憶でき、ＡＤ変換回路１３１からの信号を一時的に記憶する。本第３の実施形態では、１つのＡＤ変換回路１３１に対して、４つのデジタルメモリを有する構成である。出力バッファ１３３ａ、１３３ｂはデジタルメモリ１３２ａ〜１３２ｄに記憶されたデジタル信号を順次読み出し、撮像素子２００の外部へ出力する。本第３の実施形態では、２つの出力バッファ１３３ａ、１３３ｂを有しており、それぞれ独立した信号を出力することができる。演算回路及び出力バッファ切り換え回路１３４は、デジタルメモリ１３２ａ〜１３２ｄに記憶された複数行または複数列の信号を加算する動作及び、どの出力バッファから出力するかの選択動作等を行う。シフトレジスタ１３５は、出力バッファ１３３へ伝送する信号を選択するＳＷ信号を出力する動作を行う。

図１５は、図１４に示す出力系の動作を示したタイミングチャートである。垂直信号線３０６に画素からのアナログ信号が読みだされるタイミングに合わせて、ＡＤ変換回路１３１のＡＤ_ＰＷ信号が立ち上がり、ＡＤ変換回路５０１への電力供給を開始する（T1501またはT1516）。そして、ＡＤ_ｅｎ信号が立ち上がり、各画素の信号をＡＤ変換する（T1502、T1504等）。各画素のＡＤ変換後のデジタルデータは、Ｍ１_ｓｅｌからＭ４_ｓｅｌ信号がＨの間に各デジタルメモリ１３２ａ〜１３２ｄに記憶される（T1502からT1503の期間、T1504からT1505の期間等）。シフトレジスタ１３５からのＳＷ信号（ＳＷ1、ＳＷ2、ＳＷ3、またはＳＷ4信号）が立ち上がり、記憶されたデジタルデータは、順次出力バッファ１３３ａまたは１３３ｂへ出力される。本動作のポイントは、ＴＸ１３のタイミングがＴＸ１２と同じタイミングにまで前倒しされたため、通常駆動におけるＴＸ１３に対応する期間（T1514からT1516の期間）には、ＡＤ変換回路１３１の電力供給は停止される。加えて、上記タイミングのなかで、ＳＷ５を受けて、デジタルメモリ１３２ｂのデータをデジタルメモリ１３２ａにコピーする動作を行う（T1514）。そして、ＴＸ１４に対応する期間において、デジタルメモリ１３２ｂに新しいデジタルＡＤ変換結果が記憶される（T1519からT1520の期間）。一方で、ＴＸ２３のタイミングは、通常読み出しを行う場合と同様である（T1517からT1518の期間）。また、デジタルメモリ１３２ａ及び１３２ｂに記憶されたデジタルデータは出力バッファ１３３ａから出力され、デジタルメモリ１３２ｃ及び１３２ｄに記憶されたデジタルデータは出力バッファ１３３ｂから出力される。

ここで、図１３及び図１５で示した動作を繰り返し行い、読みだした複数行のデータを演算回路１３４等にて水平方向に加算することで、通常の画素加算動作を実現することができる。図１６に電荷加算の画像を取得した場合の出力バッファ１３３ａから出力された画素の画素配列図１６（ａ）と、通常の画素加算動作の画像を取得した場合の出力バッファ１３３ｂから出力された画素の画素配列図１６（ｂ）を示す。どちらも演算回路１３４にて通常の水平２加算を行ったものである。

この動作を行うことによって、電荷加算動作を行わずに読み出す画像と、電荷加算動作を行って読み出す画像とを大規模な回路の追加なしに、同一のタイミングで出力することができる。画質が求められる用途においては図１６（ｂ）に示した画像を使用し、被写体合焦度を測定する場合や、フラッシュ動作時に調光する場合等、必ずしも高画質である必要はない用途においては図１６（ａ）に示した画像を使用する。このようにすることで、画質の低下なしに暗時追従性を向上させることができる。

また、本第３の実施形態においては、出力バッファを２つ有する構成としたが、３つ以上有していても、同様の効果が得られる。また、本第３の実施形態においては、同時に２種類の画像を出力する例を示したが、時分割に２種類を読み出してもよいし、２種類以上を読み出してもよい。また、垂直方向に対しては、更に、画素加算または間引き動作を行ってもよい。

Claims (12)

1. 複数色のフィルタにより覆われた複数の光電変換部と、該複数の光電変換部で発生した電荷が転送されるフローティングディフュージョン部と、前記フローティングディフュージョン部の電荷を電圧に変換して出力する増幅手段と、前記複数の光電変換部で発生した電荷を前記フローティングディフュージョン部に転送する複数の転送手段とをそれぞれ含む複数の単位画素を、２次元に配置した画素部と、
   前記複数の光電変換部で発生した電荷をそれぞれ前記フローティングディフュージョン部に転送して読み出す第１の読み出し方法と、前記複数の光電変換部で発生した電荷のうち、予め決められた色のフィルタにより覆われた複数の光電変換部の電荷を単位画素ごとに前記フローティングディフュージョン部に転送して電荷を加算してから読み出す第２の読み出し方法とを含む、複数の読み出し方法により前記画素部を駆動する駆動手段と、を有し、
   前記駆動手段は、前記第１の読み出し方法による読み出しと、前記第２の読み出し方法による読み出しとを、前記単位画素の行ごとに交互に行うことを特徴とする撮像素子。
2. 前記第２の読み出し方法において前記電荷を加算して読み出された信号を、対応する前記単位画素の前記予め決められた色のフィルタにより覆われた前記複数の光電変換部それぞれの信号として用いることを特徴とする請求項１に記載の撮像素子。
3. 前記駆動手段は、前記第２の読み出し方法において、前記予め決められた色以外の色のフィルタに覆われた光電変換部により変換された電荷をそれぞれ独立に前記フローティングディフュージョン部に転送することを特徴とする請求項１または２に記載の撮像素子。
4. 前記駆動手段は、前記第２の読み出し方法において、前記画素部から前記フィルタの色並び順と同じ色並び順の信号が得られるように、前記単位画素ごとに、前記複数色のうち、前記予め決められた色のフィルタと、他の一色のフィルタとにより覆われた光電変換部により変換された電荷を選択的に読み出すように駆動することを特徴とする請求項１に記載の撮像素子。
5. 前記増幅手段から出力された電圧信号をデジタル信号に変換するＡＤ変換手段と、該ＡＤ変換手段から出力された同色のデジタル信号を列方向及び行方向の少なくともいずれかの方向に加算する加算手段を更に有することを特徴とする請求項１乃至４のいずれか１項に記載の撮像素子。
6. 前記予め決められた色のフィルタは、輝度信号への寄与度がより高い色の光をより多く透過させる色のフィルタであることを特徴とする請求項１乃至５のいずれか１項に記載の撮像素子。
7. 前記単位画素に含まれる前記複数の光電変換部は２次元に配置されており、前記単位画素の各行に１つの光電変換部が前記予め決められた色のフィルタにより覆われていることを特徴とする請求項１乃至６のいずれか１項に記載の撮像素子。
8. 各単位画素は、行方向、列方向それぞれに２つの光電変換部が配置され、ベイヤー配列のフィルタにより覆われており、前記予め決められた色のフィルタは、主にグリーン色の光を透過するフィルタであることを特徴とする請求項７に記載の撮像素子。
9. 前記増幅手段から出力された電圧信号をデジタル信号に変換するＡＤ変換手段と、該ＡＤ変換手段により変換されたデジタル信号を一時的に記憶するメモリを更に有することを特徴とする請求項１乃至８のいずれか１項に記載の撮像素子。
10. 請求項１乃至９のいずれか１項に記載の撮像素子と、
    前記撮像素子に対して、駆動モードを設定する設定手段と、
    予め決められた駆動モードが設定された場合に、前記第２の読み出し方法により前記画素部を駆動するように前記駆動手段を制御する制御手段と
    を有することを特徴とする撮像装置。
11. 前記予め決められた駆動モードは、焦点調節または露出条件を決定するモードを少なくとも含むことを特徴とする請求項１０に記載の撮像装置。
12. 複数色のフィルタにより覆われた複数の光電変換部と、該複数の光電変換部で発生した電荷が転送されるフローティングディフュージョン部と、増幅手段と、前記複数の光電変換部で発生した電荷を前記フローティングディフュージョン部に転送する複数の転送手段とをそれぞれ含む複数の単位画素を、２次元に配置した画素部とを有する撮像素子の駆動方法であって、
    前記転送手段が、前記複数の光電変換部で発生した電荷をそれぞれ前記フローティングディフュージョン部に転送する第１の転送ステップと、
    前記転送手段が、前記複数の光電変換部で発生した電荷のうち、予め決められた色のフィルタにより覆われた複数の光電変換部の電荷を単位画素ごとに前記フローティングディフュージョン部に転送するとともに、前記複数の光電変換部で発生した電荷のうち、前記予め決められた色以外のフィルタにより覆われた光電変換部の電荷をそれぞれ前記フローティングディフュージョン部に転送する第２の転送ステップと、
    駆動手段が、前記第１の転送ステップと、前記第２の転送ステップとを、前記単位画素の行ごとに交互に行うように前記転送手段を制御するステップと、
    前記増幅手段が、前記フローティングディフュージョン部に電荷が転送されるごとに、前記フローティングディフュージョン部の電荷を電圧に変換して出力するステップと、
    を有することを特徴とする撮像素子の駆動方法。

Images