JP6147025B2 - 電子デバイス - Google Patents

電子デバイス Download PDF

Info

Publication number
JP6147025B2
JP6147025B2 JP2013036209A JP2013036209A JP6147025B2 JP 6147025 B2 JP6147025 B2 JP 6147025B2 JP 2013036209 A JP2013036209 A JP 2013036209A JP 2013036209 A JP2013036209 A JP 2013036209A JP 6147025 B2 JP6147025 B2 JP 6147025B2
Authority
JP
Japan
Prior art keywords
buffer member
electronic device
base
electrode
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013036209A
Other languages
English (en)
Other versions
JP2014165757A (ja
Inventor
克享 海法
克享 海法
皿田 孝史
孝史 皿田
田中 良和
良和 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2013036209A priority Critical patent/JP6147025B2/ja
Publication of JP2014165757A publication Critical patent/JP2014165757A/ja
Application granted granted Critical
Publication of JP6147025B2 publication Critical patent/JP6147025B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、水晶振動子や圧電素子に代表される電子デバイスに関する。
近年普及している携帯電話等の携帯情報端末には表面実装型の小型パッケージを用いた電子デバイスが多く使用されている。例えば振動子やMEMS、ジャイロセンサ、加速度センサ等は中空のキャビティ構造のパッケージに電子素子が収納される構造を有している。中空のキャビティ構造のパッケージは、例えばベースとリッドとを接合して気密封止する構成するものが知られている。近年小型化に伴って、電子デバイスをベースに接合する方法としてフリップチップボンディング方法が用いられている(例えば特許文献1)。
ここで、ベース上に圧電振動片が金属バンプで固定された圧電振動子について簡単に説明する。即ち、図11に示すように、圧電振動子は、ATカット水晶振動子片に代表される圧電振動片15と、凹型に形成されたベース13と、ベース13に接合部21で接合されたリッド14から構成されている。圧電振動片15の表面には、電極16が形成されている。圧電振動片15は、ベース上に形成された内部電極18上に金属バンプ17を介して接合される。
ベース13には凹部が形成され、リッド14で上部を封止することで素子収容部が構成される。該圧電振動片15は前記素子収容部内に収納される。
ベース13は、セラミック基板で構成され、ベース13の下面には、外部電極20が形成され、側面に形成された配線19を介して内部電極18と電気的に接続されている。
リッドはセラミック基板あるいは金属基板で構成され、ベース上の接合面21でシーム溶接あるいは金−スズ溶接されて、素子収容部を封止する。
上述のような金属バンプで圧電振動片を支持する場合、水晶振動子片と金属バンプとの固着強度が非常に強く、長期にわたり安定した支持が可能である。また、圧電振動片と金属バンプが接触する面積が小さくて済むので、パッケージの小型化が可能である。
特開2010−103868号公報
しかしながら、図11に示すように、圧電振動片15はベース13に金属バンプ17で強固に固定されているため、ベース13の歪や応力が直接圧電振動片15に掛かってしまう。
また一般的なATカット水晶振動子の圧電振動片では、圧電振動片を安定して保持するため、圧電振動片の一方の面の短辺両端部2箇所を保持する構造である。ベースと圧電振動片の熱膨張係数の差による応力は、圧電振動片を固定している金属バンプ間の距離に大きく依存する。そのため、この応力が圧電振動片に掛かり、圧電振動片の振動特性を大きく変化させてしまうという課題があった。
本発明は、上記課題に鑑みてなされたものであり、圧電振動片などの素子に対しベースから伝わる応力、歪を低減させた電子デバイスを提供することを目的とする。
上述した課題を解決するために、本発明は以下の手段を提供する。
請求項1に記載の発明において、本発明の電子デバイスは、ベースと、前記ベースの上面側に支持される素子と、を備える電子デバイスにおいて、前記素子を支持する複数の支持部を備え、少なくとも1つ以上の前記支持部は、前記素子の側面を支持する緩衝部材で構成され、前記緩衝部材は、前記素子の端部と接し、前記素子の前記側面方向及び前記側面方向と反対方向に変形可能な接触部を有するとともに、 前記緩衝部材の前記素子の前記側面側と反対側に第一の空隙を有し、前記素子の前記端部と前記ベースの上面との間に第二の空隙を有することを特徴とする。
請求項1記載の発明によると、緩衝部材が変形することでベースの応力、歪の影響が素子に伝わるのを最小限に抑えることができる。特にこれまでの金属バンプのみによる素子の保持方法に比べて、素子を複数点で強固に固定しないため、リッド又はベースから素子に印加される応力、歪変動が減少し素子の特性を安定させることができる。
請求項2に記載の発明において、前記素子と前記緩衝部材の間に、接続部材を備え、前記接続部材を介して、前記素子と前記緩衝部材が接続されていることを特徴とする。
また、請求項2記載の発明によると、素子と緩衝部材をより確実に接続することができる。
請求項3に記載の発明において、前記緩衝部材は屈曲部を備え、前記屈曲部から前記接触部の間で変形することを特徴とする。
請求項4に記載の発明において、前記ベースの前記上面から立直する側壁部を有し、前記第一の空隙は、前記緩衝部材の前記素子の前記側面側と反対側と前記側壁部との間に形成されることを特徴とする。
また、請求項3、4記載の発明によると、緩衝部材の変形をより容易に起こさせることができる。
請求項5に記載の発明において、前記第一の空隙は、前記素子の端部において、前記緩衝部材の前記素子の前記側面側と反対側と前記ベースの上面との間に形成されることを特徴とする。
また、請求項5記載の発明によると、ベースの構成を容易にすることができる。
請求項6に記載の発明において、前記複数の支持部は、すべて前記緩衝部材で構成されることを特徴とする。
また、請求項6記載の発明によると、素子に与える応力、歪変動の影響をより抑制することができる。
請求項7に記載の発明において、前記緩衝部材は、前記素子の前記端部から前記素子の下面に向かって延設する延設部を備え、前記延設部は、前記素子の下面と接することを特徴とする。
また、請求項7記載の発明によると、より安定して素子と緩衝部材とを接続することができる。
請求項8に記載の発明において、前記緩衝部材は、導電性材料からなり、前記素子に形成された電極と電気的に接続することを特徴とする。
また、請求項8記載の発明によると、緩衝部材及び接続部材にて素子と電気的接続をすることができる。
請求項9に記載の発明において、前記接続部材は、シリコーン樹脂からなるバインダと、銀からなる導電材とで形成される導電ペーストで構成されることを特徴とする。
また、請求項9記載の発明によると、素子の熱膨張、及び緩衝部材の変形によって生じるそれぞれの接点での歪を緩和することができる。
請求項10に記載の発明において、前記素子は、圧電素子であることを特徴とする。
また、請求項10記載の発明によると、電子デバイスに圧電素子を搭載することができる。
請求項1記載の発明によると、緩衝部材が変形することでベースの応力、歪の影響が素子に伝わるのを最小限に抑えることができる。特にこれまでの金属バンプのみによる素子の保持方法に比べて、素子を複数点で強固に固定しないため、リッド又はベースから素子に印加される応力、歪変動が減少し素子の特性を安定させることができる。
本発明の第1実施形態に係る電子デバイスの断面図及び上面図である。 本発明の第1実施形態に係る電子デバイスの製造工程を示す図である。 本発明の第1実施形態に係る電子デバイスの製造工程を示す図である。 本発明の第1実施形態に係る電子デバイスの製造工程を示す図である。 本発明の第1実施形態に係る電子デバイスの製造工程を示す図である。 本発明の第1実施形態に係る電子デバイスの製造工程を示す図である。 本発明の第2実施形態に係る第2の電子デバイスの断面図である。 本発明の第3実施形態に係る第3の電子デバイスの断面図である。 本発明の第4実施形態に係る第4の電子デバイスの断面図である。 本発明の第5実施形態に係る第5の電子デバイスの断面図である。 従来の電子デバイスの断面図である。
(第1実施形態)
以下、本発明の第1実施形態を図1(a)及び図1(b)に基づいて詳細に説明する。 図1(a)は本発明に係る第1実施形態における電子デバイスの断面図であり、図1(b)は上面図である。なお、図1(b)においては、リッド2及び封止部材10を省略している。
電子デバイス100は、ベース1と、ベース1の上面側に支持される素子3と、を備える。また、電子デバイス100は、素子3を支持する複数の支持部を備えている。また、少なくとも1つ以上の支持部は、素子3の側面を支持する緩衝部材4で構成される。また、緩衝部材4は、素子3の端部と接し、素子3の側面方向及び側面方向と反対方向に変形可能な接触部を有する。また、緩衝部材4の素子3の側面側と反対側に第一の空隙21を有する。ここで、素子3の側面とは、素子3の上面と下面の端辺を結ぶ面を指す。また、素子3の端部とベース1の上面との間に第二の空隙22を有する。なお、本実施形態において、支持部は1つの緩衝部材4と、1つの導電部材6とからなる。
ベース1はガラスで構成される。ここで、ベース1は、ガラスに換えて、セラミックやシリコン等を用いて構成してもよい。また、本実施形態において、ベース1は、凹部を有し、ベース1の上面から立直する側壁部を有する。
リッド2は、ベース1と同様のガラスで構成される。ここで、リッド2は、ガラスに換えて、ベース1とは異なるガラスや金属板、シリコン等を用いて構成してもよい。また、本実施形態において、リッド2は、封止部材10を介してベース1の側壁部の端部と接合され、ベース1の凹部とリッド2の下面とで構成されるキャビティからなる素子収容部を形成する。素子収容部は、真空封止されている。
封止部材10は、アルミニウムや多結晶シリコンで構成される。封止部材10の形成方法として、ベース1もしくはリッド2にスパッタ法とフォトリソ法を組み合わせて形成する。形成した封止部材10を介して、ベース1とリッド2を陽極接合することにより、素子収容部を真空封止することができる。ここで、封止部材10として、ベース1やリッド2の材料、及び接合方法によっては別の材料を用いることができる、例えば、ベース1にセラミックを、リッド2に金属板を用いる場合、封止部材10に表面が金及びニッケルのシールリングで構成することにより、シールリングと金属板をシーム溶接することで素子収容部を真空封止することができる。
素子3は、ATカット水晶振動子片(圧電素子片)であり、表面に2つの電極11が形成されている。当該素子3は、側面から接続部材5を介して緩衝部材4によって、下面の一端側から導電部材6によって支持される。なお、素子3は、ATカット水晶振動子片に限らず、半導体回路、LED、各種センサなどを用いることができる。また、素子3は、素子収容部内に実装されている。
電極11は素子3の表面上に形成され、最表面が金で、下地がクロムまたはニッケルで構成される。最表面は、金に限らず、銀や白金等の貴金属を使用して形成される表面層としてもよい。電極11の形成方法として、スパッタ法とフォトリソ法を組み合わせたものがある。スパッタ法以外の形成方法としては、真空蒸着法やめっき法を用いることができる。
緩衝部材4は、金属薄板によって構成され、接続部材5を介して素子3の側面を支持する。緩衝部材4は、ベース1の側壁部の端部に接合し、ベース1の側壁部の端部から素子収容部内に向かって形成される。また、緩衝部材4は、素子収容部内において、屈曲する屈曲部を有している。また、緩衝部材4は、屈曲部からベース1の上面に向かって延設し、延設された部分の先端側に素子3の端部と接する接触部を備える。このとき、電子デバイス100は、緩衝部材4において、延設された部分の素子3の側面側と反対側には、第一の空隙21を有する構成になっている。第一の空隙21は、素子3の端部において、緩衝部材4の素子3の側面側と反対側とベース1の上面との間に形成される。第一の空隙21により、接触部は、素子3の側面方向及び側面方向と反対方向に変形可能となっている。本実施形態の場合、緩衝部材4は、屈曲部と接触部との間で変形する。また、緩衝部材4は屈曲部をあらかじめ塑性変形させておく。緩衝部材4と素子3とが接続部材5を介して接している。また、本実施形態では、緩衝部材4は、ベース1の側壁部の端部のうち封止部材10の内部に配置されている。
接続部材5は、導電接着剤で構成され、銀を導電材とし、シリコーンをバインダとした導電ペーストを用いて形成される。接続部材5は、素子3の側面と、緩衝部材4の延設された部分との間に設けられる。素子3と緩衝部材4とは、接続部材5を焼成して接合される。ただし、素子3が半導体回路、LEDといった、自身が機械運動をしない素子の場合には、接続部材5は、エポキシやアクリル等をバインダとした導電ペーストや、金属はんだ等を用いることもできる。特に、接続部材5としてシリコーンをバインダとした導電ペーストを用いた場合、素子3の熱膨張、及び緩衝部材4の変形によって生じるそれぞれの接点のずれによる歪を緩和することができる。また、素子3の一方の電極11と、緩衝部材4とは、接続部材5を介して電気的に接続される。
導電部材6は、金の金属バンプによって構成され、ベース1の上面に内部電極7を介して配置され、素子3の他方の電極11と接続される。ここで、導電部材6は、シリコーンやエポキシ、アクリル等をバインダとした導電ペーストや、金属はんだを用いてもよい。特に、導電部材6として金属バンプを用いた場合、導電部材6と素子3上の電極11との接触面積を小さくすることができ、導電部材6の接触による素子3の特性劣化を低減することができる。
内部電極7は、ベース1の上面の素子収容部に設けられる電極である。
外部電極9は、ベース1の下面(外部と接触する位置)に設けられる電極である。
当該内部電極7、外部電極9は、それぞれ金属膜で形成され、最表面に金を、下地にクロムまたはニッケルが用いられる。なお、内部電極7、外部電極9の最表面は、金に限らず、銀や白金等の貴金属を使用して形成される表面層としてもよい。つまり、貴金属は一般に、イオン化傾向が小さく、耐腐食性がある。そのため、電子デバイス100は、当該貴金属により長期的劣化が抑えられるので、信頼性が向上する。また、下地のクロムまたはニッケルは、貴金属とベース材との密着性を向上させる効果がある。なお、内部電極7、外部電極9は、同一の材料を用いて形成することもできるが、異なる材料を用いて形成してもよい。
ここで、内部電極7、外部電極9の形成方法には、スパッタ法とフォトリソ法を組み合わせたものがある。スパッタ法以外の形成方法としては、真空蒸着法やめっき法を用いることができる。各金属膜は同様の形成方法により形成することもできるが、異なる方法を用いて形成してもよい。
配線8は、ベース1を貫通し、内部電極7と外部電極9とを電気的に接続する貫通電極である。配線8は、鉄−ニッケル合金、コバール合金、鉄−ニッケル−クロム合金等から構成される。なお、当該配線8の材料として、ベース1と熱膨張係数が近く、熱履歴による破壊を防ぐことができるものを用いることで、製品の安定性が向上する。また、配線8の他の形成方法として、ベース1内部を貫通せず、ベース1外部の側壁に薄膜状に形成し、端部で内部電極7、外部電極9とそれぞれ接続する引き回し電極で形成してもよい。この場合、内部電極7や外部電極9と同様の構成及び形成方法をとることができる。接続部材5及び導電部材6は、配線8を介して、プリント基板等に実装される端子である外部電極9と電気的に接続されている。また、内部電極7と接続する配線8は、ベース1の下面から上面まで貫通する。また、緩衝部材4と接続する配線8は、ベース1の下面から側壁部の端部まで貫通する。
本実施形態は、2つの導電部材6で素子を支持することなく、緩衝部材4及び導電部材6で素子を支持する。そのため、従来では導電部材6を配置した位置である緩衝部材4の接触部が接触する素子3の端部とベース1の上面との間に第二の空隙22を形成することができる。また、緩衝部材4の素子3の側面側と反対側に第一の空隙21を有する。
これにより、緩衝部材4側で素子が固定されない。そのため、緩衝部材4が素子3の側面方向に変形することで、素子3とベース1の熱膨張係数の差により素子3にかかる応力や歪を減少させることができる。また、緩衝部材4は屈曲部をあらかじめ塑性変形させておくことで、緩衝部材4の反力による余分な応力を素子3に与えることを防ぐことができる。
(電子デバイス100の製造工程)
次に、電子デバイス100の製造方法を図2〜図6を用いて説明する。図2〜図6は、個別パッケージで作製され得られる電子デバイス100の各製造工程を示す。なお、本願発明は、これに限定されず、ウェハレベルで作製され、最後にダイシング等で切断されて得られる製造方法でもよい。
図2(a)は、ベース1であるベースガラスを形成する工程を示す図である。ベースガラスは、パッケージ形状にガラスをプレス加工することで形成される。このときに配線8である貫通電極を同時に埋め込む。貫通電極の別の形成方法として、ガラスにサンドブラスト等で貫通孔を形成した後、貫通電極を挿入して周囲を接着剤等で固着させる工程を用いてもよい。
図2(b)は、緩衝部材4及び内部電極7と外部電極9とを、それぞれ配線8の上端と下端とにスパッタ法とフォトリソ法、及びめっき法を用いて形成する工程を示す図である。緩衝部材4及び内部配線7と外部電極9の金属は表層を金とし、下地層にクロムまたはニッケルを用いる。各金属膜は同様の形成方法により形成することもできるが、異なる方法を用いて形成してもよい。
図3(a)は、緩衝部材4を屈曲させる工程である。緩衝部材4をあらかじめ屈曲させておくことで、その後の工程にてスムーズに素子3を搭載することができる。さらに、屈曲部をあらかじめ塑性変形させることで、素子3搭載後に緩衝部材4からの反力が素子3にかかるのを防ぐことができる。
図3(b)は封止部材10であるアルミニウム膜を形成する工程である。アルミニウム膜は、スパッタ法とフォトリソ法を組み合わせて形成される。
図4(a)は導電部材6を形成する工程である。導電部材6は金による金属バンプを用いている。導電部材6は金属ワイヤの先端をボール上に成型し、内部電極7上に超音波接合することで形成される。また、その他の方法として、フォトリソ法とめっき法を組み合わせた製法を用いることもできる。この製法では、金属バンプの一括形成が可能であり、さらに、金属バンプ自体の小型化や低背化も可能である。
図4(b)は、素子3を形成する工程である。素子3はATカット水晶振動子片であり、必要な周波数や電気特性に合わせて厚み及び外形寸法を決定し、形成を行う。
図5(a)は、素子3の表面に電極11を形成する工程である。電極11は、左右の端部がそれぞれ、素子3の上下中心部まで形成されており、素子3の中心部では励振電極として素子3の振動特性を向上させる。電極11の最表面は金で、下地はクロムまたはニッケルで構成される。また、電極11の形成方法として、スパッタ法とフォトリソ法を組み合わせたものがある。スパッタ法以外の形成方法としては、真空蒸着法やめっき法を用いることができる。
図5(b)は、素子3をベース1に実装する工程である。素子3をベース1に搭載後、超音波接合により電極11と導電部材6が接合され、電気的に接続される。さらに、導電部材6により素子3は一点のみで強固に固定され、素子3の姿勢が一意に決められる。
図6(a)は、素子3と緩衝部材4の間に接続部材5を形成する工程である。接続部材5にシリコーンをバインダとした導電ペーストを用いており、接続部材5を焼成することで、素子3上の電極11と緩衝部材4が電気的に接続される。一般的にシリコーンをバインダとした導電ペーストは焼成時に収縮を起こし素子3に応力を与えるが、本発明においては、緩衝部材4が変形することにより、導電ペーストの焼成時の収縮による応力を緩和することができる。
図6(b)は、リッド2とベース1とを接合する工程である。リッド2はガラスであり、ベース1上の封止部材10を介してベース1とリッド2を陽極接合することにより素子収容部内を封止する。このとき接合を真空中で行うことにより、素子収容部内を真空にすることができる。
なお、本実施形態では、図2(a)、(b)、図3(a)、(b)、図4(a)に示すベース1の加工を行った後に、図4(b)、図5(a)に示す素子3の加工を行う場合を例示したが、逆の手順又は同時に加工を行っても良い。
(第2実施形態)
次いで、本発明に係る電子デバイスの第2実施形態について説明する。図7は本実施形態に係る電子デバイス100aの断面図である。なお、電子デバイス100aのうち、第1実施形態に係る電子デバイス100と同一の構成については同一の符号を付して、その説明を省略する。
第1実施形態に係る電子デバイス100では、緩衝部材4がベース1の側壁部の端部から上面側に向かって屈曲している。一方、図7に示すように、本実施形態に係る電子デバイス100aでは、ベース1の素子収容部側の上面から側壁部に向かって緩衝部材4aが屈曲している。すなわち、緩衝部材4aは、ベース1の上面に位置する配線8の端面に接合し、ベース1の上面から側壁部に向かって形成される。また、緩衝部材4aは、ベース1の上面において、屈曲する屈曲部を有している。また、緩衝部材4aは、屈曲部から素子3の側面方向と反対方向であるベース1の側壁部に向かって延設する。さらに、延設された部分で素子3の端部と接する接触部を備える。このとき、電子デバイス100aは、緩衝部材4aにおいて、延設された部分の素子3の側面側と反対側には、第一の空隙21を有する構成になっている。第一の空隙21により、接触部は、素子3の側面方向及び側面方向と反対方向に変形可能となっている。本実施形態の場合、緩衝部材4aは、屈曲部と接触部との間で変形する。これにより、電子デバイス100aは、電子デバイス100と同様の効果が得られる。
さらに、接触部の位置は、導電部材6の高さに対応する。図7に示すように、延設された部分のうち、屈曲部側に配置される。このため緩衝部材4aの長さも容易に短くできるので、電子デバイス100aの低背化も可能である。
さらに、配線8の長さを短くなるため、他の素子3の支持部と形状をそろえることができ、ベース1の構造を簡略化できる。
(第3実施形態)
次いで、本発明に係る電子デバイスの第3実施形態について説明する。図8は、本実施形態に係る電子デバイス100bを示す図である。なお、電子デバイス100と同一の構成については同一の符号を付して、その説明を省略する。
図8に示す電子デバイス100bでは、ベース1上の内部電極7bを緩衝部材4と同様に金属薄板を用いており、緩衝部材として作用している。すなわち、複数の支持部は、すべて緩衝部材で構成される。また、内部電極7bは、緩衝部材4と素子3を挟んで対向する位置に配置される。そのため、内部電極7bは、緩衝部材4が支持する素子3側面と対向する側面を支持する。導電部材6bは、素子3の側面に形成された電極11と内部電極7b(緩衝部材)とを電気的に接続している。また、導電部材6bは接続部材5と同様にシリコーンをバインダとした導電ペーストを用いている。これにより、素子3を支持するすべての部分が緩衝部材の構造となるため、ベースの応力、歪の影響が圧電振動片に伝わるのを最小限に抑えるという本願発明の効果を最大限に発揮できる。なお、内部電極7b及び導電部材6bの形成方法については、緩衝部材4及び接続部材5と同様の製造方法にて形成することができる。
(第4実施形態)
次いで、本発明に係る電子デバイスの第4実施形態について説明する。図9は、本実施形態に係る電子デバイス100cを示す図である。なお、電子デバイス100cのうち、第1実施形態に係る電子デバイス100と同一の構成については同一の符号を付して、その説明を省略する。
図9に示すように、電子デバイス100cにおいて、緩衝部材4cは、素子3の端部から素子3の下面に向かって延設する延設部を備え、延設部は、素子3の下面と接する。すなわち、緩衝部材4cの延設部は、素子3と水平になる面で構成され、この水平面にて素子3と接触する。これにより、電子デバイス100と同様の効果が得られることは勿論、素子3と緩衝部材4cの接触面積が増大し、より安定して素子3と接続することができる。
(第5実施形態)
次いで、本発明に係る電子デバイスの第5実施形態について説明する。図10は、本実施形態に係る電子デバイス100dを示す図である。なお、電子デバイス100dのうち、第1実施形態に係る電子デバイス100と同一の構成については同一の符号を付して、その説明を省略する。
図10に示す電子デバイス100dでは、素子3上の電極11とベース1の配線8とが、緩衝部材4d及び接続部材5dを介さずに、接続配線12によって電気的に接続されている。このように、当該緩衝部材4d及び接続部材5dは導電性を有していなくてもよい。これにより、素子3の構造や、素子3上の電極11、及び導通の必要性の有無に左右されず本発明の構造を適用することができる。接続配線12は、ワイヤボンディングで一般的に用いられている金ワイヤ等を用いることができる。
なお、本発明は、各実施形態に限定されず、ベース1と、ベース1の上面側に支持される素子3と、素子3を支持する複数の支持部を備え、少なくとも1つ以上の支持部は、素子3の側面を支持する緩衝部材4で構成され、緩衝部材4は、素子3の端部と接し、素子3の側面方向及び側面方向と反対方向に変形可能な接触部を有し、緩衝部材4の素子3の側面側と反対側に第一の空隙21を有すればよく、種々の構成を採用できる。例えば、図1において、示すベース1の側壁部は、ベースと別体で構成される側壁部でもよい。
100 電子デバイス
1 ベース
2 リッド
3 素子
4 緩衝部材
5 接続部材
6 導電部材
7 内部電極
8 配線
9 外部電極
10 封止部材
11 電極
100a 電子デバイス
4a 緩衝部材
100b 電子デバイス
6b 導電部材(接続部材)
7b 内部電極(緩衝部材)
8b 配線
100c 電子デバイス
4c 緩衝部材
100d 電子デバイス
4d 緩衝部材
5d 接続部材
12 接続配線
21 第一の空隙
22 第二の空隙

Claims (10)

  1. ベースと、前記ベースの上面側に支持される素子と、を備える電子デバイスにおいて、
    前記素子を支持する複数の支持部を備え、
    前記複数の支持部の少なくとも一つが、前記素子の側面を支持する緩衝部材で構成され、
    前記緩衝部材は、前記素子の端部と接し前記素子の前記側面方向及び前記側面方向と反対方向に変形可能な接触部と、塑性変形され前記接触部との間で変形する屈曲部と、を有するとともに、
    前記緩衝部材の前記素子の前記側面側と反対側に第一の空隙を有し、
    前記素子の前記端部と前記ベースの上面との間に第二の空隙を有することを特徴とする電子デバイス。
  2. 前記素子と前記緩衝部材の間に、接続部材を備え、前記接続部材を介して、前記素子と前記緩衝部材が接続されていることを特徴とする請求項1に記載の電子デバイス。
  3. 前記ベースの前記上面から立直する側壁部を有し、
    前記第一の空隙は、前記緩衝部材の前記素子の前記側面側と反対側と前記側壁部との間に形成されることを特徴とする請求項1または2に記載の電子デバイス。
  4. 前記第一の空隙は、前記素子の端部において、前記緩衝部材の前記素子の前記側面側と反対側と前記ベースの上面との間に形成されることを特徴とする請求項1または2に記載の電子デバイス。
  5. 前記ベースの前記上面から立直する側壁部を有し、
    前記側壁部の端部に、封止部材を介して前記素子を封止するリッドを有し、
    前記緩衝部材の前記接触部と反対側の端部が、前記側壁部の端部に配置されることを特徴とする請求項1に記載の電子デバイス。
  6. 前記複数の支持部は、すべて前記緩衝部材で構成されることを特徴とする請求項1に記載の電子デバイス。
  7. 前記緩衝部材は、前記素子の前記端部から前記素子の下面に向かって延設する延設部を備え、
    前記延設部は、前記素子の下面と接することを特徴とする請求項1に記載の電子デバイス。
  8. 前記緩衝部材は、導電性材料からなり、前記素子に形成された電極と電気的に接続することを特徴とする請求項1に記載の電子デバイス。
  9. 前記接続部材は、シリコーン樹脂からなるバインダと、銀からなる導電材とで形成される導電ペーストで構成されることを特徴とする請求項に記載の電子デバイス。
  10. 前記素子は、圧電素子であることを特徴とする請求項1に記載の電子デバイス。
JP2013036209A 2013-02-26 2013-02-26 電子デバイス Expired - Fee Related JP6147025B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013036209A JP6147025B2 (ja) 2013-02-26 2013-02-26 電子デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013036209A JP6147025B2 (ja) 2013-02-26 2013-02-26 電子デバイス

Publications (2)

Publication Number Publication Date
JP2014165757A JP2014165757A (ja) 2014-09-08
JP6147025B2 true JP6147025B2 (ja) 2017-06-14

Family

ID=51615975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013036209A Expired - Fee Related JP6147025B2 (ja) 2013-02-26 2013-02-26 電子デバイス

Country Status (1)

Country Link
JP (1) JP6147025B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5389390A (en) * 1976-12-28 1978-08-05 Seiko Epson Corp Coupling member of thickness slide crystal vibrator
JPH0642616B2 (ja) * 1989-02-20 1994-06-01 日本ビクター株式会社 水晶振動子
JPH0718183Y2 (ja) * 1989-12-18 1995-04-26 リバーエレテック株式会社 水晶振動子
JPH0453317U (ja) * 1990-09-12 1992-05-07
JPH04355509A (ja) * 1991-05-31 1992-12-09 Toyo Commun Equip Co Ltd 圧電振動子の支持構造
JPH07183756A (ja) * 1993-12-22 1995-07-21 Daishinku Co 表面実装型電子部品
WO2008099570A1 (ja) * 2007-02-13 2008-08-21 Daishinku Corporation 圧電振動デバイス

Also Published As

Publication number Publication date
JP2014165757A (ja) 2014-09-08

Similar Documents

Publication Publication Date Title
JP5078512B2 (ja) 水晶デバイス
JP2001196488A (ja) 電子部品装置及びその製造方法
JP2006279872A (ja) 圧電振動子及びその製造方法並びにその圧電振動子を用いた圧電発振器の製造方法
JP2009212905A (ja) 電子部品実装用基板及び電子部品の実装構造
JP2008131549A (ja) 水晶振動デバイス
JP4453763B2 (ja) 電子部品とその実装構造及び実装方法
JP5774295B2 (ja) 圧電デバイス
JP2009232150A (ja) 圧電デバイスおよび圧電デバイスの製造方法
JP2012134792A (ja) 表面実装型圧電発振器
JP6147025B2 (ja) 電子デバイス
JP4645376B2 (ja) 音叉型圧電振動子
JP2020120195A (ja) Mems発振器
JP5434712B2 (ja) 圧電振動片および圧電デバイス
JP5123139B2 (ja) 圧電デバイス
JP2014160980A (ja) 電子デバイス
JP2007324957A (ja) 圧電振動子
JP5838694B2 (ja) 物理量検出器、物理量検出デバイス及び電子機器
JP4765673B2 (ja) 電子デバイスの製造方法および電子デバイス
JP6567877B2 (ja) 水晶デバイス
JP5716594B2 (ja) 圧電振動デバイス
JP2012167941A (ja) センサーデバイス、モーションセンサー、電子機器
JP6567878B2 (ja) 水晶デバイス
JP6919502B2 (ja) Mems発振器
JP2009141641A (ja) 圧電デバイス
JP2007180919A (ja) 圧電デバイス、及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161006

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20161026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170516

R150 Certificate of patent or registration of utility model

Ref document number: 6147025

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees