JP6145961B2

JP6145961B2 - 高電圧インバータ装置

Info

Publication number: JP6145961B2
Application number: JP2012048119A
Authority: JP
Inventors: 鎌田　久浩; 久浩鎌田; 栄輝平間
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2012-03-05
Filing date: 2012-03-05
Publication date: 2017-06-14
Anticipated expiration: 2032-03-05
Also published as: JP2013183614A

Description

この発明は、高電圧電源装置や放電用電源装置等に用いられるスイッチングレギュレータ、インバータ等の高電圧インバータ装置に関する。

大型プラズマディスプレー用放電管、プラズマ発生装置等、種々の装置に高電圧を供給するためにスイッチングレギュレータ等の高電圧インバータ装置が用いられている。一般には高電圧にならないように触媒等の中で放電されるものなどもみられるが、出力電力値が数Ｗ未満のものが多く使用されている。

プラズマ発生装置等には、出力電圧が１０数ＫＶで電力値が数１０Ｗ〜数１００Ｗ以上の交流の出力を持つ高電圧インバータ装置が使用される。このような１０数ＫＶの交流の出力を持つ高電圧インバータ装置においては、出力が高電圧の交流のため、出力ラインの周りへの放電が誘電体放電となり放電しやすい。

そのために放電しにくい環境に設置する必要があるが、出力電流が負荷を経由してインバータ装置の筐体等のフレームグラウンドに戻る際には、一つの経路で戻ることが必要である。しかし、負荷やその給電経路への埃や水分の付着、異常な接続状態、故障等の予期しない事象によって、その給電経路の途中で高電圧が異常放電等によって漏電が発生することがある。そのような漏電が発生すると、負荷への供給電力が低下するばかりか、感電により人体に重大な問題を引き起こしたり、発火して火災を招く恐れもある。

そのため、インバータ装置の出力電圧又は出力電流を常時監視して漏電等の異常を検知し、インバータ装置の動作を停止させるなどして、危険を防止する必要がある。従来、放電灯点灯用のインバータ回路等では、出力端の電圧を検出して、それを正常時の電圧と比較して異常放電の発生等を検出していた。

例えば、特許文献１に記載されているように、インバータ回路の出力側の電圧を抵抗によって分圧し、その分圧電圧を整流及び平滑して、インバータ出力電圧のピーク値又は実効値を検出している。それを正常値と比較して異常放電の有無を監視し、異常放電を検出した時にはインバータ回路の動作を停止させるようにしている。

特開２００８−１８６６１５号公報

しかしながら、出力電圧が１０数ＫＶの交流の出力を持つ高電圧インバータ装置においては、上述のようにして出力電圧を検出することは部品の耐圧及び絶縁構造上、また時間応答遅れの点で無理であった。仮に実施するとしたら大がかりで大型なものとなり、コスト的にもスペース的にも要求に合わないものとなる。
そこで、高電圧インバータ装置の入力電力の変化で出力状態を監視することを試みたが、入力電力の変化では出力状態を正確に把握することは出来なかった。

この発明は上記の問題を解決するためになされたものであり、高電圧インバータ装置の出力経路における漏電を確実に検出できる小型で安価な漏電検出装置を備えた安全な高電圧インバータ装置を提供することを目的とする。

この発明は、励磁巻線と出力巻線を有するトランスと、直流電圧若しくは直流成分に脈流が重畳された入力電圧を前記励磁巻線に印加して励磁電流を流す回路をスイッチングするスイッチング素子と、該スイッチング素子を制御する制御回路とを有し、上記出力巻線から１０ＫＶ以上の交流高電圧を出力して、その出力巻線の両端がそれぞれ出力ラインを介して接続された一対の出力端子から負荷にその交流高電圧を供給するように構成され、上記出力巻線の一端と上記出力端子の一方との間の出力ラインがフレームグラウンドに接続された高電圧インバータ装置であって、上記の目的を達成するため、次のように構成したことを特徴とする。

すなわち、上記フレームグラウンドに接続された点から電流が流出する側の出力ラインに直列に介挿される第１の巻線と、上記フレームグラウンドに接続された点に電流が流入する側の出力ラインに直列に介挿される第２の巻線と、増幅用巻線とを有し、上記第１の巻線と第２の巻線は互いに巻方向が逆で巻数が同じであり、上記増幅用巻線の巻数は上記第１、第２の巻線より３桁以上多い漏電検出用トランスと、
その漏電検出用トランスの増幅用巻線の両端子間から出力される交流電圧を整流及び平滑して検出電圧を生成する検出回路と、
その検出回路によって生成された検出電圧を予め設定した比較電圧と比較して、その検出電圧が比較電圧を越えたときに漏電検出信号を出力する比較回路とからなり、
上記漏電検出用トランスは、コアに配置された絶縁材からなるボビンに、互いに絶縁された上記第１の巻線と第２の巻線とが互いに反対巻きに１回から数回の同じ巻数だけ巻かれ、上記増幅用巻線が１０００回から数１０００回巻かれており、上記第１の巻線と第２の巻線との間に上記ボビンと該ボビンに挟まれたトランス内部放電防止用の空間が設けられ、上記第２の巻線と増幅用巻線とは上記ボビンによって絶縁されている漏電検出装置を備える。

そして、その漏電検出装置の上記比較回路から出力される漏電検出信号を上記制御回路に入力させ、その制御回路は、上記比較回路から上記漏電検出信号が入力されると上記スイッチング素子をスイッチングするスイッチングパルス幅を狭め、上記漏電検出信号が所定期間以上連続して入力すると上記スイッチング素子のスイッチング動作を完全に停止させる。

上記励磁巻線と出力巻線を有するトランスを、同一の特性を持つ個別の複数の共振トランスによって構成し、その複数の共振トランスの各励磁巻線を並列又は直列に接続して同時に励磁させるようにし、各出力巻線を互いに直列又は並列に接続し、その複数の共振トランスの各出力巻線の出力電圧波形の時間軸が同期するように構成することができる。
これらの高電圧インバータ装置において、上記励磁巻線と出力巻線を有するトランス及び上記スイッチング素子を含む電力変換部と、上記制御回路及び漏電検出装置との間に、磁場を遮断する機能を持つ遮蔽板を設けるとよい。

この発明による高電圧インバータ装置は、出力経路における漏電を迅速且つ確実に検出することができ、しかも１０ＫＶ以上の交流高電圧に対する絶縁耐圧が得られ、小型で安価な漏電検出装置を備えている。そして、その漏電検出装置が漏電検出信号を制御回路に入力させると、制御回路がスイッチング素子をスイッチングするパルス幅を狭め、漏電検出信号が所定期間以上連続して上記制御回路に入力すると、スイッチング素子のスイッチング動作を完全に停止させるので交流高電圧を出力しなくなり、感電や発火等の事故を未然に確実に防止することができる。

この発明による漏電検出装置を備えた高電圧インバータ装置の第１実施例を示す回路図である。図１における漏電検出用トランスの構成を示す回路記号図（ａ）と巻線部の断面図（ｂ）である。図１における漏電検出用トランスの他の構成を示す回路記号図（ａ）と巻線部の断面図（ｂ）である。図１に示した高電圧インバータ装置におけるスイッチングパルス、出力電圧、出力電流、漏電検出用トランスの増幅用巻線の両端子間から出力される交流電圧、検出電圧及び漏電検出信号のタイミング関係の一例を示す波形図である。この発明による効果を説明するための出力電圧と出力電流の関係を示す説明図である。

この発明による漏電検出装置を備えた高電圧インバータ装置の第２実施例を示す回路図である。この発明による漏電検出装置を備えた高電圧インバータ装置の第３実施例を示す回路図である。漏電検出装置における検出回路の他の例を示す回路図である。この発明による高電圧インバータ装置に磁場を遮断する機能を持つ遮蔽板を設ける実施例の概念的な説明図である。

〔第１実施例：図１〜図５〕
図１は、この発明による漏電検出装置を備えた高電圧インバータ装置の第１実施例を示す回路図である。
この高電圧インバータ装置は、高電圧インバータ５と漏電検出装置６及び入力端子１ａ，１ｂと出力端子２ａ，２ｂを備えている。

高電圧インバータ５は、入力端子１ａ，１ｂから供給される直流電圧若しくは直流成分に脈流が重畳された入力電圧Ｖinを、スイッチング素子Ｑswによってスイッチングして共振トランスであるトランス１０の一次側の励磁巻線ＮＰに励磁電流を流し、そのトランス１０の二次側の出力巻線ＮＳから１０数ＫＶの交流高電圧を出力し、出力端子２ａ，２ｂからその交流高電圧の出力電圧Ｖout を、図示していない負荷に対して出力する。入力電圧Ｖinは安全特別低電圧（ＳＥＬＶ）以内の電圧にするのが望ましい。

トランス１０の励磁巻線ＮＰの一端が正極側の入力端子１ａに接続され、他端がＦＥＴによるスイッチング素子Ｑswのドレイン・ソース間を通して負極側の入力端子１ｂに接続されている。出力巻線ＮＳの一方の端部ｃは出力ライン１１によって出力端子２ａに接続され、他方の端部ｄは出力ライン１２によって出力端子２ｂに接続されている。
その出力ライン１２は中間のＧ点で、導電体からなる筐体やシャーシ又はフレーム等によるフレームグラウンドＧＮＤに接続されている。
また、負極側の入力端子１ｂとスイッチング素子Ｑswのソース側もフレームグラウンドＧＮＤに接続されている。そのフレームグラウンドＧＮＤはアース（接地）するのが安全上望ましい。

２０は発振回路を含む制御回路でありＩＣ（集積回路）として作られている。この制御回路２０は入力端子１ａ，１ｂから供給される入力電圧Ｖinによって動作し、抵抗Ｒ１を介してスイッチング素子ＱswのゲートにスイッチングパルスＳｐを印加して、そのスイッチング素子Ｑswをオン・オフさせる。それによって、トランス１０の励磁巻線ＮＰに断続的に電流を流し、出力巻線ＮＳに交流高電圧を発生させる。

また、入力電源の正極側のａ点とスイッチング素子Ｑswの正極側のｂ点との間に、ａ点に一端を接続したコンデンサＣと抵抗Ｒの並列回路とアノードをｂ点に接続したダイオードＤとを直列に接続してスナバ回路を構成している。このスナバ回路は、トランス１０のリセット用及びスイッチング素子Ｑswの電圧抑圧用に設けられている。

漏電検出装置６は、漏電検出用トランス３０と検出回路３１と基準電源３２と比較回路（コンパレータ）３３とによって構成されている。
漏電検出用トランス３０は、フレームグラウンドＧＮＤに接続された点であるＧ点から電流が流出する側の出力ライン１１に直列に介挿される第１の巻線Ｎ１と、Ｇ点に電流が流入する側の出力ライン１２に直列に介挿される第２の巻線Ｎ２と、増幅用巻線Ｎ２０とを有する。

第１の巻線Ｎ１と第２の巻線Ｎ２は互いに巻方向が逆で巻数が同じであり、増幅用巻線Ｎ２０の巻数は第１、第２の巻線Ｎ１，Ｎ２の巻数より１桁以上、好ましくは２桁以上多い。例えば、第１、第２の巻線Ｎ１，Ｎ２の巻数を１回から数回（好ましくは１回から２回）とし、増幅用巻線Ｎ２０の巻数を１０００回から数１０００回にするとよい。
この漏電検出用トランス３０の増幅用巻線Ｎ２０の両端子ｄ１，ｄ２間から出力される交流電圧Ｖ_N20を、検出回路３１に入力させる。

この検出回路３１は、漏電検出用トランス３０の増幅用巻線Ｎ２０の両端子ｄ１，ｄ２間から出力される交流電圧Ｖ_N20を整流及び平滑して検出電圧Ｖｄを生成する回路であり、この実施例では倍電圧整流回路を使用している。
この倍電圧整流回路は、２個のダイオードＤ１，Ｄ２と２個のコンデンサＣ１，Ｃ２によって構成されている。

すなわち、２個のコンデンサＣ１とＣ２を直列に接続し、その接続点を増幅用巻線Ｎ２０の一方の端子ｄ１に接続し、ダイオードＤ１のカソードとダイオードＤ２のアノードとを増幅用巻線Ｎ２０の他方の端子ｄ２に接続している。その一方のダイオードＤ１のアノードをコンデンサＣ１の上記接続点と反対側の端子に接続すると共にフレームグラウンドＧＮＤに接続し、他方のダイオードＤ２のカソードをコンデンサＣ２の上記接続点と反対側の端子に接続して、その接続点から検出電圧Ｖｄを出力する。

この倍電圧整流回路は全波倍電圧整流回路であり、交流電圧が入力すると、その正の半波でダイオードＤ２を通してコンデンサＣ２を充電し、負の半波でダイオードＤ１を通してコンデンサＣ１を充電することを交互に行う。そして、直列に接続されたコンデンサＣ１とＣ２に充電された電圧が加算されて、入力する交流電圧の先頭値の２倍近くの直流電圧を出力する。

したがって、漏電検出用トランス３０の増幅用巻線Ｎ２０の両端子ｄ１，ｄ２間から交流電圧Ｖ_N20が出力されると、それをこの倍電圧整流回路による検出回路３１によって整流及び平滑して、その先頭値の２倍近くの直流電圧を生成して検出電圧Ｖｄとして出力する。
増幅用巻線Ｎ２０の両端子ｄ１，ｄ２間には、抵抗値が１ｋΩ〜２００ｋΩ程度の抵抗Ｒ２を接続して漏電検出用トランス３０のＱ（共振の鋭さを示す）を下げ、漏電発生時に増幅用巻線Ｎ２０の両端子ｄ１，ｄ２間に発生する交流電圧Ｖ_N20のピークを抑えるようにしている。しかし、この抵抗Ｒ２は必須ではない。

この検出回路３１から出力される検出電圧Ｖｄを、比較回路３３の反転入力端子に入力させる。比較回路３３はその検出電圧Ｖｄを、基準電源３２から非反転入力端子に入力する予め設定されている比較電圧Ｖrefと比較する。そして、検出電圧Ｖｄが比較電圧Ｖrefを越えたときに、比較回路３３が出力をハイレベルからローレベルに反転して漏電検出信号Ｓｄ（ローレベルの信号）を出力する。

漏電検出用トランス３０の第１の巻線Ｎ１には負荷に流れ出す電流Ｉ１が流れ、第２の巻線Ｎ２には負荷を通して戻って来た電流Ｉ２が流れる。これらの出力電流が負荷に給電する所定の電流経路上のみを流れていれば、電流Ｉ１とＩ２の大きさが等しいから、互いに巻方向が逆の第１の巻線Ｎ１と第２の巻線Ｎ２によって発生する磁束が相殺され、増幅用巻線Ｎ２０に交流電圧Ｖ_N20が誘起されることはない。

しかし、出力端子２ａ，２ｂ間の電流経路の途中で意図しない放電等を起こして漏電等が生じると、戻りの電流Ｉ２が流れ出す電流Ｉ１より少なくなり、第１の巻線Ｎ１と第２の巻線Ｎ２によって発生する磁束が相殺されなくなる。その差分の磁束により、巻数比が数１００から数１０００倍の増幅用巻線Ｎ２０によって増幅された交流電圧Ｖ_N20が誘起される。
その交流電圧Ｖ_N20が検出回路３１によって倍電圧整流されて検出電圧Ｖｄが出力され、それが比較回路３３に入力することになる。

そして、検出電圧Ｖｄが比較電圧Ｖrefを越える（Ｖｄ＞Ｖrefになる）と漏電が発生していると見做し、比較回路３３が出力を反転（この例では正から負に反転）して漏電検出信号Ｓｄとして出力し、それを高電圧インバータ５の制御回路２０に入力させる。
制御回路２０は漏電検出信号Ｓｄが所定期間（例えばスイッチングパルスＳｐの１周期程度）以上連続して入力すると、スイッチングパルスＳｐの発生を停止し、スイッチング素子Ｑswのスイッチング動作を完全に停止させる。それにより、高電圧インバータ５は動作を停止する。なお、この漏電検出装置６は、比較回路３３が出力する漏電検出信号Ｓｄによってブザー等を動作させて警報を発したり、警告ランプを点灯あるいは点滅させるようにしてもよい。

この漏電検出装置６の動作を図４に示す波形図を参照して、より詳細に説明する。
図４は、図１に示した高電圧インバータ装置におけるスイッチングパルスＳｐ、出力電圧Ｖout、出力電流Ｉout、漏電検出用トランス３０の増幅用巻線Ｎ２０の両端子間から出力される交流電圧Ｖ_N20、検出電圧Ｖｄ及び漏電検出信号Ｓｄのタイミング関係の一例を示す波形図である。

図１に示した高電圧インバータ５の正常な動作時には、制御回路２０が制御信号として図４の（ｃ）に示すような一定の周期Ｔで所定のデューティ（パルス幅Ｗ／周期Ｔ）のスイッチングパルスＳｐを出力する。それによって、ＦＥＴによるスイッチング素子ＱswがＯＮ／ＯＦＦ動作する。スイッチングパルスＳｐがハイレベルの期間はスイッチング素子ＱswがＯＮになり、入力電圧Ｖinによってトランス１０の励磁巻線ＮＰに励磁電流を流し、スイッチングパルスＳｐがローレベルになると、スイッチング素子ＱswがＯＦＦになって励磁電流を遮断する。すると、トランス１０の出力巻線ＮＳに交流高電圧が誘起される。この動作を繰り返して、図４の（ａ）に示すような波形の出力電圧Ｖout を図示しない負荷に供給する。

このとき、出力電流Ｉout は図４の（ｂ）に示すような交流波形になる。
図４における時点ｔ_０〜ｔ_１は負荷及びその給電経路で漏電等が発生していない正常な動作期間であり、前述したように、漏電検出用トランス３０の第１の巻線Ｎ１に流れる負荷に流れ出す電流Ｉ１と、第２の巻線Ｎ２に流れる負荷を通して戻って来た電流Ｉ２の大きさが等しくなっている。したがって、互いに巻方向が逆の第１の巻線Ｎ１と第２の巻線Ｎ２によって発生する磁束が相殺され、増幅用巻線Ｎ２０に交流電圧Ｖ_N20が誘起されることはない。

しかし、出力端子２ａ，２ｂ間の電流経路の途中で意図しない放電等を起こして漏電等が生じ、それが定量的に増加した場合、図４における時点ｔ_１以降に示すようになる。すなわち、出力電流Ｉout が増加して出力電圧Ｖoutが低下すると共に、戻りの電流Ｉ２が流れ出す電流Ｉ１より少なくなり、あるいはまた位相ズレ等も発生して、第１の巻線Ｎ１と第２の巻線Ｎ２によって発生する磁束が相殺されなくなる。その差分の磁束により、増幅用巻線Ｎ２０に巻線比によって増幅された交流電圧Ｖ_N20が図４の（ｄ）に示すように誘起される。

この漏電検出用トランス３０の増幅用巻線Ｎ２０に発生する交流電圧Ｖ_N20は、＋−に交番された電圧であり、この電圧をそのまま比較回路３３に入力して比較電圧Ｖrefと比較すると、その電圧波形がある程度大きくなって比較電圧Ｖrefを一時的に越えても、すぐに越えなくなり、比較電圧Ｖrefを越えたり越えなくなったりを繰り返す。

そのため、交流電圧Ｖ_N20が比較電圧Ｖrefを越えたときは比較回路３３の出力が反転し、ローレベルの漏電検出信号Ｓｄを制御回路２０に入力し、制御回路２０はスイッチングパルスＳｐのパルス幅を狭める。しかし、短時間で交流電圧Ｖ_N20が比較電圧Ｖrefを越えなくなるため、漏電検出信号Ｓｄが入力されなくなり、スイッチングパルスＳｐのパルス幅が元に戻ることを繰り返す。
したがって、漏電等が発生しても、それがかなり大きくなるまでスイッチングパルスＳｐの発生が完全に停止せず、高電圧インバータ５の動作を停止させることができないことになる。

そこで、この高電圧インバータ５の漏電検出装置６は、漏電検出用トランス３０の増幅用巻線Ｎ２０に発生する交流電圧Ｖ_N20を、検出回路３１によって整流及び平滑して直流化した正電圧を比較回路３３に入力する。図１に示した実施例では、その検出回路３１が全波倍電圧整流回路であるから、図４の（ｅ）に示すように、交流電圧Ｖ_N20の先頭値の２倍近くの直流化された正電圧が検出電圧Ｖｄとなる。
そのため、この検出電圧Ｖｄを比較回路３１に入力して比較電圧Ｖrefと比較すると、漏電等が発生した場合、図４における時点ｔ２のように短時間で検出電圧Ｖｄが比較電圧Ｖrefを越え、同図の（ｆ）に示すように比較回路３３の出力が反転してローレベルの漏電検出信号Ｓｄを制御回路２０に入力し、その状態が継続する。

それによって、制御回路２０はスイッチングパルスＳｐのパルス幅を急速に狭め、漏電検出信号Ｓｄが所定期間（例えばスイッチングパルスＳｐの１周期程度）以上連続して入力すると、スイッチングパルスＳｐの発生を完全に停止し、スイッチング素子Ｑswのスイッチング動作を完全に停止させる。それにより、高電圧インバータ５は動作を停止する。
図４の例では時点ｔ３でスイッチングパルスＳｐの発生が停止し、その半周期後には高電圧インバータ５が動作を完全に停止する。

この発明による効果を、図５に示す出力電圧Ｖoutと出力電流Ｉoutの関係を示す図によって説明する。
高電圧インバータ装置が正常に動作している場合には、出力電圧Ｖoutと出力電流Ｉoutが図５に示すａ点の値であるものとする。もし負荷への給電経路で漏電等が発生すると出力電流Ｉoutが増加するため、僅かに増加したｂ点でそれを検知して、出力電圧Ｖoutの発生を停止させるのが理想であると仮定する。

しかし、漏電検出用トランス３０の増幅用巻線Ｎ２０に発生する交流電圧Ｖ_N20を直接比較回路に入力させて漏電検出信号Ｓｄを発生させるようにした場合には、出力電流Ｉoutが大幅に増加したｄ点に達するまで、出力電圧Ｖoutの発生を停止させることができない恐れがある。
この発明によれば、漏電検出用トランス３０の増幅用巻線Ｎ２０に発生する交流電圧Ｖ_N20を、検出回路３１によって整流及び平滑した正電圧の検出電圧Ｖｄを比較回路３３に入力して漏電検出信号Ｓｄを発生させるようにしたため、例えば図５のｃ点のように、出力電流Ｉoutがそれ程大きくならない早期に出力電圧Ｖoutの発生を停止させることができ、安全性を高めることができる。

図１に示した実施例では、検出回路３１に全波倍電圧整流回路を使用しているので、増幅用巻線Ｎ２０に発生する交流電圧Ｖ_N20を、その先頭値の２倍近くの正電圧にした検出電圧Ｖｄを出力することができる。そのため、比較電圧Ｖrefの設定が容易であり、極めて早期に漏電等の異常を検出して、出力電圧Ｖoutの発生を停止させることができる。
それによって、検出精度を理想値の５０％以内に納めることができる。

なお、この漏電検出装置６を高電圧インバータ５内に設けてもよい。その場合、漏電検出用トランス３０の第１の巻線Ｎ１をＧ点とトランス１０の出力巻線ＮＳの端部ｄとの間に介挿するとよい。それによって、トランス１０の内部の異常放電（漏電）等も検出できる。
トランス１０の内部の異常放電が発生すると、出力する電流Ｉ１と戻って来る電流Ｉ２の交流波形の位相に一時的な差異が生じ、そのとき第１の巻線Ｎ１と第２の巻線Ｎ２によって発生する磁束が相殺されなくなり、増幅用巻線Ｎ２０にその巻数比によって増幅された交流電圧Ｖ_N20が誘起され、検出回路３１から検出電圧Ｖｄが出力される。
また、漏電検出用トランス３０の第１の巻線Ｎ１と第２の巻線Ｎ２との間、及び増幅用巻線Ｎ２０との間の絶縁耐圧を低くすることもできる。

〔漏電検出用トランスの構成例〕
次に、漏電検出用トランス３０の構成例を図２及び図３によって説明する。図２及び図３は漏電検出用トランス３０の異なる構成例を示し、（ａ）はその回路記号図であり、（ｂ）は巻線部のボビンの窓枠の片側部分の断面図である。
図２の（ｂ）において、３５は図示を省略したコアに配置された絶縁材からなるボビンであり、図で下側から第１の巻線Ｎ１を１回から数回巻き、トランス内部放電防止用の空間３６を設けて、その上に第２の巻線Ｎ２を第１の巻線Ｎ１と反対巻きに同じ巻数だけまく。したがって、第１の巻線Ｎ１と記第２の巻線Ｎ２との間にボビン３５とそのボビン３５に挟まれたトランス内部放電防止用の空間３６が設けられる。その上に絶縁して増幅用巻線Ｎ２０を１０００回から数１０００回巻く。各巻線は円形の断面で示されている。

図３の（ｂ）は図２の（ｂ）の構造を９０度右回転した構造のもので、各巻線間にはボビン３５′の絶縁壁があり、図で左側から第１の巻線Ｎ１、トランス内部放電防止用の空間３６′、第２の巻線Ｎ２、及び増幅用巻線Ｎ２０の順に配置されている。この方が巻線し易い。この場合も、第１の巻線Ｎ１と記第２の巻線Ｎ２との間にボビン３５′とそのボビン３５′に挟まれたトランス内部放電防止用の空間３６′が設けられる。
これらの図において、コアの形状は、巻線を鎖交（巻線方向に対して９０度となる）するように配置されていればよいので、図示を省略している。

このような漏電検出用トランス３０を使用すれば、第１の巻線Ｎ１と第２の巻線Ｎ２に流れる電流の大きさに差異が生じると増幅用巻線Ｎ２０に増幅された電圧が誘起されるため、高電圧インバータから負荷への給電経路のどこかで異常放電等による漏電が発生した場合に、それを確実に検知出来る。この漏電検出用トランス３０はなるべく高電圧インバータ５の出力端の近くに設けるのがよく、高電圧インバータ５の内部に設けてもよい。
また、この漏電検出用トランス３０は高電圧に対する絶縁耐圧を得ることが容易であり、あまり大型化することなく、比較的安価に作製することができる。

〔実施例２：図６〕
次に、この発明による漏電検出装置を備えた高電圧インバータ装置の第２実施例を図６によって説明する。この図６において、図１と対応する部分には同一の符号を付してあり、それらの説明は省略する。
この第２実施例では、高電圧インバータ５１において交流高電圧を発生させるトランス１０′を、同じ構成で同一の特性を持つ２個の共振トランスＴ１，Ｔ２によって構成している。その共振トランスＴ１，Ｔ２の励磁巻線ＮＰ1，ＮＰ２が入力電源の正極側のａ点とＦＥＴによるスイッチング素子Ｑswの正極側のｂ点との間に並列に接続される。

その共振トランスＴ１，Ｔ２にはそれぞれ出力巻線ＮＳ１，ＮＳ２があり、共振トランスＴ２の出力巻線ＮＳ２の上に共振トランスＴ１の出力巻線ＮＳ１が積み上げられるように、出力巻線ＮＳ１と出力巻線ＮＳ２が直列に接続され、各出力巻線ＮＳ１，ＮＳ２の接続されていない方の各端部ｅ，ｆがそれぞれ出力ライン１１，１２を通して出力端子２ａ，２ｂへ繋がる。なお、この実施例におけるスナバ回路は、図１における抵抗Ｒを省いて、コンデンサＣとダイオードＤの直列回路によって構成している。

この第２実施例の高電圧インバータ５１は、トランス１０′を構成する磁路が全く違う別個のコアで同じ特性を持つ２個の共振トランスＴ１，Ｔ２の各励磁巻線ＮＰ１，ＮＰ２を同時に励磁する。そして、出力側において各出力巻線ＮＳ１，ＮＳ２の出力電圧波形の時間軸を同期させ、その各出力電圧を加算あるいは乗算する。
したがって、複数の励磁巻線に偏磁が生じることがなく、出力巻線の巻数を多くすることができ、昇圧比が高い高電圧を連続して安定にしかも安全に得ることができる。
なお、共振トランスＴ１，Ｔ２の各出力巻線ＮＳ１，ＮＳ２の出力電圧波形の時間軸が同期するように、スイッチング素子Ｑswのドレイン端子と各励磁巻線ＮＰ１，ＮＰ２の負極側端子との配線距離が均等になるようにスイッチング素子Ｑswを配置するとよい。

そして、共振トランスＴ２の端部ｆと出力端子２ｂとを接続する出力ライン１２をＧ点でフレームグラウンドＧＮＤに接続している。
また、図１に示した第１実施例と同様に、漏電検出用トランス３０と検出回路３１と基準電源３１と比較回路３３とによって漏電検出装置６を構成している。そして、その漏電検出用トランス３０の第１の巻線Ｎ１を出力ライン１１に介挿して、流出する電流Ｉ１を流し、第２の巻線Ｎ２をＧ点と出力端子２ｂとの間の出力ライン１２に介挿して、流入する電流Ｉ２を流すことによって、漏電発生時には増幅用巻線Ｎ２０から電流Ｉ１とＩ２の差に応じた交流電圧Ｖ_N20を得ることができる。

その交流電圧Ｖ_N20を検出回路３１で倍電圧整流した検出電圧Ｖｄを、比較回路３３によって比較電圧Ｖrefと比較し、検出電圧Ｖｄが比較電圧Ｖrefを越えると比較回路３３が漏電検出信号Ｓｄを継続して出力して、制御回路２０にスイッチングパルスＳｐの発生を完全に停止させ、高電圧インバータ５１の動作を停止させる点は、前述の第１実施例と同様である。
なお、漏電検出用トランス３０の第１の巻線Ｎ１は、フレームグラウンドＧＮＤに接続されたＧ点から出力端子２ａに向かって電流が流れる経路であればどこに介挿してもよい。例えば、図６の高電圧インバータ５１内に示す破線の円Ａ又はＢで示すラインに、第１の巻線Ｎ１を介挿してもよい。

〔実施例３：図７〕
次に、この発明による漏電検出装置を備えた高電圧インバータ装置の第３実施例を図７によって説明する。この図７において、図１及び図６と対応する部分には同一の符号を付してあり、それらの説明は省略する。
この第３実施例では、高電圧インバータ５２において交流高電圧を発生させるトランス１０″を、同じ構成で同一の特性を持つ３個の共振トランスＴ１，Ｔ２，Ｔ３によって構成している。

そして、その３個の共振トランスＴ１，Ｔ２，Ｔ３の各励磁巻線ＮＰ１，ＮＰ２，ＮＰ３を入力電源の正極側のａ点とスイッチング素子Ｑswの正極側のｂ点との間に並列に接続している。その各共振トランスＴ１，Ｔ２，Ｔ３の出力巻線ＮＳ１，ＮＳ２，ＮＳ３を全て直列に接続し、その出力巻線ＮＳ１とＮＳ３のそれぞれ接続されていない方の端部ｇ，ｈをそれぞれ出力ライン１１，１２を通して出力端子２ａ，２ｂに接続している。

この第３実施例の高電圧インバータ５２は、トランス１０″を構成する磁路が全く違う別個のコアで同じ特性を持つ３個の共振トランスＴ１，Ｔ２，Ｔ３の各励磁巻線ＮＰ１，ＮＰ２，ＮＰ３を同時に励磁する。そして、出力側において各出力巻線ＮＳ１，ＮＳ２，ＮＳ３の出力電圧波形の時間軸を同期させ、その各出力電圧を加算あるいは乗算する。
したがって、より高い高電圧出力及び大きな出力電力を、安定してしかも安全に供給することができる。
この場合も、共振トランスＴ１，Ｔ２，Ｔ３の各出力巻線ＮＳ１，ＮＳ２，ＮＳ３の出力電圧波形の時間軸が同期するように、スイッチング素子Ｑswのドレイン端子と各励磁巻線ＮＰ１，ＮＰ２、ＮＰ３の負極側端子との配線距離が均等になるようにスイッチング素子Ｑswを配置するとよい。

そして、共振トランスＴ３の端部ｈと出力端子２ｂとを接続する出力ライン１２をＧ点でフレームグラウンドＧＮＤに接続している。
また、図６に示した第２実施例と同様に、漏電検出用トランス３０と検出回路３１と基準電源３２と比較回路３３とによって漏電検出装置６を構成している。その漏電検出用トランス３０の第１の巻線Ｎ１を出力ライン１１に介挿して、流出する電流Ｉ１を流し、第２の巻線Ｎ２をＧ点と出力端子２ｂとの間の出力ライン１２に介挿して、流入する電流Ｉ２を流すことによって、漏電発生時には増幅用巻線Ｎ２０から電流Ｉ１とＩ２の差に応じた交流電圧Ｖ_N20を得ることができる。

その交流電圧Ｖ_N20を検出回路３１によって倍電圧整流した検出電圧Ｖｄを、比較回路３３によって比較電圧Ｖrefと比較し、検出電圧Ｖｄが比較電圧Ｖrefを越えると比較回路３３が漏電検出信号Ｓｄを継続して出力して、制御回路２０にスイッチングパルスＳｐの発生を完全に停止させ、高電圧インバータの動作を停止させる点は、前述の各実施例と同様である。
なお、漏電検出用トランス３０の第１の巻線Ｎ１は、フレームグラウンドＧＮＤに接続されたＧ点から出力端子２ａに向かって電流が流れる経路であればどこに介挿してもよい。例えば、図７の高電圧インバータ５２内に示す破線の円Ｃ，Ｅ，Ｆで示す各ラインのいずれかに、第１の巻線Ｎ１を介挿してもよい。

高電圧を発生させるトランスを、同一の特性を持つ４個以上の共振トランスによって構成してもよい。また、その複数の共振トランスの各励磁巻線を直列に接続したり、並列と直列を組み合わせて接続してもよい。その各出力巻線も並列に接続したり、直列と並列を組み合わせて接続してもよい。

〔検出回路の他の例〕
ここで、この発明による漏電検出装置の検出回路の他の例を図８によって説明する。
図８は、図１、図６、図７（以下「図１等」と言う）に示した漏電検出装置６における検出回路３１に代わる検出回路を、全波整流回路とＣＲ時定数回路とトランジスタ回路とによって構成した例を示す。
全波整流回路は４個のダイオードＤａ〜Ｄｄをブリッジ接続したダイオードブリッジ回路４０であり、その入力端子ｊ，ｋを図１等における漏電検出用トランス３０の増幅用巻線Ｎ２０の両端子ｄ１，ｄ２に接続し、増幅用巻線Ｎ２０に発生する交流電圧Ｖ_N20を入力する。

ダイオードブリッジ回路４０の一方の出力端子ｍはフレームグラウンドＧＮＤに接続し、他方の出力端子ｎは抵抗Ｒ３を介して、抵抗Ｒ４とコンデンサＣ３の並列回路の一端とトランジスタＱ２のベースに接続している。ＣＲ時定数回路４１の他端はフレームグラウンドＧＮＤに接続している。抵抗Ｒ３，Ｒ４とコンデンサＣ３とによってＣＲ時定数回路４１を構成している。このＣＲ時定数回路４１の充電時定数は抵抗Ｒ３の抵抗値とコンデンサＣ３の容量で決まり、放電時定数は抵抗Ｒ４の抵抗値とコンデンサＣ３の容量で決まる。
トランジスタＱ２はＮＰＮ型トランジスタであり、そのコレクタには電源４３から抵抗Ｒ５を介して電源電圧Ｖａが印加され、エミッタは抵抗Ｒ６を介してフレームグラウンドＧＮＤに接続して、エミッタホロワのトランジスタ回路４２を構成している。

この検出回路によれば、交流電圧Ｖ_N20が入力すると、それをダイオードブリッジ回路４０によって全波整流し、その脈流をＣＲ時定数回路４１のコンデンサＣ３に充電して平滑する。そのコンデンサＣ３の端子間の電圧が、図１等における検出電圧Ｖｄに相当する正電圧になる。この電圧Ｖｄをトランジスタ回路４２のベースに印加する。
したがって、この電圧Ｖｄが発生するとトランジスタＱ２が導通してコレクタ電流及びエミッタ電流が流れる。それによって、トランジスタＱ２のエミッタには、電源電圧Ｖａを抵抗Ｒ５とＲ６によって分圧した電圧が発生する。この電圧を検出電圧Ｖｄ′として出力する。

この検出電圧Ｖｄ′はトランジスタＱ２のベースに印加される電圧Ｖｄに応じた電圧になるが、電圧変換して電圧Ｖｄより大きな電圧にすることができる。
ダイオードブリッジ回路４０による全波整流回路では、図１等の検出回路３１に用いた倍電圧整流回路のように入力する交流電圧の先頭値の２倍近くの整流電圧を得ることはできないが、交流電圧が負の期間も整流電圧が出力されるので、安定した整流電圧になる。さらに、ＣＲ時定数回路によって時定数を持たせて平滑するので、外来ノイズ等の影響を除去して漏電等の発生による検出電圧Ｖｄを安定して得ることができる。
漏電検出用トランス３０の増幅用巻線Ｎ２０には、高電圧の交番によって発生する磁場の影響で、誘起される電圧にノイズがのることがあるが、それを除去することができる。

さらに、その検出電圧Ｖｄをトランジスタ回路４２によって電圧変換してその絶対値を大きくした検出電圧Ｖｄ′を、図１等に示した比較回路３３に入力させて、比較電圧Ｖref と比較させ、Ｖｄ′＞Ｖrefになると比較回路３３が出力を反転して漏電検出信号Ｓｄを出力し、それを高電圧インバータ５（又は５１，５２）の制御回路２０に入力させる。
この場合、検出電圧Ｖｄの増加に応じて検出電圧Ｖｄ′が急激に増加するため、比較電圧Ｖref の設定が容易であり、漏電の発生を精度よく早期に確実に検出することができ、それによって高電圧インバータ５（又は５１，５２）の動作を完全に停止させることが容易になる。

しかし、トランジスタ回路４２を省略して、ＣＲ時定数回路４１で平滑した検出電圧Ｖｄをそのまま比較回路３３に入力させて、比較電圧Ｖref と比較させるようにしてもよい。その場合の比較電圧Ｖref は、検出電圧Ｖｄ′を比較回路３３に入力させる場合より低い適切な値にすればよい。
あるいは、２段以上のトランジスタを有するトランジスタ回路によって、検出電圧を電圧変換するようにしてもよい。
さらに、漏電検出装置の検出回路は、少なくとも１個以上のダイオードとコンデンサとによって構成される交流電圧を整流及び平滑する整流回路であればよい。
したがって、前述した全波倍電圧整流回路、全波整流回路と平滑回路に限らず、半波整流回路と平滑回路、半波倍電圧整流回路、多段倍電圧整流回路等も使用できる。

〔遮蔽板を設ける実施例〕
図９は、この発明による高電圧インバータ装置に磁場を遮断する機能を持つ遮蔽板を設ける実施例の概念的な説明図である。
図１等に示した高電圧インバータ装置から負荷への給電経路において漏電や位相ズレ等が発生すると、前述したように漏電検出装置６の漏電検出用トランス３０の第１の巻線Ｎ１と第２の巻線Ｎ２を流れる源流に差が生じ、それにより増幅用巻線Ｎ２０に電圧が誘起されることによって、その漏電等を早期に検出することができる。

しかし、電力変換用のトランス１０（１０′、１０″も同じ）と漏電検出用トランス３０及び制御回路２０や検出回路３１等の実装配置によっては、漏電検出用トランス３０やその配線パターン等に、磁場の影響でノイズ電圧が誘起される恐れがある。
そのため、図９に示すように、電力変換用のトランス１０及びスイッチング素子Ｑsw等からなる電力変換部７、及びその入力端子１ａ，１ｂと出力端子２ａ，２ｂと、漏電検出装置６及び制御回路２０との間に、磁場を遮断する機能を持つ遮蔽板８を設けて磁場の影響を遮断する。

このようにすれば、漏電検出装置６の漏電検出用トランス３０やその配線パターン等に、磁場の影響でノイズ電圧のような誤信号が発生するのを低減させることができる。
遮蔽板８は、透磁率が高いアモルファス合金や鉄等の金属材料で形成するのがよく、さらには編み込んだ金属繊維であるとなおよい。
ノイズによる高周波電流はエッジ部にしか流れないが、編み込みを入れることによりその表面に高周波電流が流れやすくなる。それにより遮蔽効果を上げ、交流高電圧による磁場の影響を最小限にすることができる。

以上、この発明による高電圧インバータ装置の好ましい実施例について説明してきたが、この発明はこれらに限るものではなく、各実施例を矛盾しない範囲で組合せたり、種々の変形や追加をすることが可能であることは勿論である。

１ａ，１ｂ：入力端子２ａ，２ｂ：出力端子
５，５１，５２：高電圧インバータ６：漏電検出装置７：電力変換部
８：遮蔽板１０，１０′，１０″：トランス（共振トランス）
１１，１２：出力ライン２０：制御回路３０：漏電検出用トランス
３１：検出回路３２：基準電源３３：比較回路（コンパレータ）
３５，３５′：ボビン３６，３６′：トランス内部放電防止用の空間
４０：ダイオードブリッジ回路（全波整流回路）４１：ＣＲ時定数回路
４２：トランジスタ回路４３：電源

Ｑｓｗ：スイッチング素子Ｔ１，Ｔ２，Ｔ３：共振トランス
ＮＰ，ＮＰ１，ＮＰ２，ＮＰ３：励磁巻線
ＮＳ，ＮＳ１，ＮＳ２，ＮＳ３：出力巻線
Ｎ１：第１の巻線Ｎ２：第２の巻線Ｎ２０：増幅用巻線
Ｄ，Ｄ１，Ｄ２：ダイオードＣ，Ｃ１，Ｃ２，Ｃ３：コンデンサ
Ｒ，Ｒ１〜Ｒ６：抵抗ＧＮＤ：フレームグラウンド

Claims

励磁巻線と出力巻線を有するトランスと、直流電圧若しくは直流成分に脈流が重畳された入力電圧を前記励磁巻線に印加して励磁電流を流す回路をスイッチングするスイッチング素子と、該スイッチング素子を制御する制御回路とを有し、前記出力巻線から１０ＫＶ以上の交流高電圧を出力して、該出力巻線の両端がそれぞれ出力ラインを介して接続された一対の出力端子から負荷に該交流高電圧を供給するように構成され、前記出力巻線の一端と前記出力端子の一方との間の出力ラインがフレームグラウンドに接続された高電圧インバータ装置であって、
前記フレームグラウンドに接続された点から電流が流出する側の出力ラインに直列に介挿される第１の巻線と、前記フレームグラウンドに接続された点に電流が流入する側の出力ラインに直列に介挿される第２の巻線と、増幅用巻線とを有し、前記第１の巻線と第２の巻線は互いに巻方向が逆で巻数が同じであり、前記増幅用巻線の巻数は前記第１、第２の巻線より３桁以上多い漏電検出用トランスと、
該漏電検出用トランスの前記増幅用巻線の両端子間から出力される交流電圧を整流及び平滑して検出電圧を生成する検出回路と、
該検出回路によって生成された検出電圧を予め設定した比較電圧と比較して、前記検出電圧が前記比較電圧を越えたときに漏電検出信号を出力する比較回路とからなり、
前記漏電検出用トランスは、コアに配置された絶縁材からなるボビンに、互いに絶縁された前記第１の巻線と前記第２の巻線とが互いに反対巻きに１回から数回の同じ巻数だけ巻かれ、前記増幅用巻線が１０００回から数１０００回巻かれており、前記第１の巻線と前記第２の巻線との間に前記ボビンと該ボビンに挟まれたトランス内部放電防止用の空間が設けられ、前記第２の巻線と前記増幅用巻線とは前記ボビンによって絶縁されている漏電検出装置を備え、
前記比較回路から出力される漏電検出信号を前記制御回路に入力させ、該制御回路は、前記比較回路からの前記漏電検出信号が入力されると前記スイッチング素子をスイッチングするスイッチングパルス幅を狭め、前記漏電検出信号が所定期間以上連続して入力すると前記スイッチング素子のスイッチング動作を完全に停止させるようにしたことを特徴とする高電圧インバータ装置。
前記検出回路が、少なくとも１個以上のダイオードとコンデンサとによって構成される整流回路であることを特徴とする請求項１に記載の高電圧インバータ装置。
前記整流回路が倍電圧整流回路又は全波整流回路であることを特徴とする請求項２に記載の高電圧インバータ装置。
前記検出回路が、ダイオードブリッジによる全波整流回路と、その整流電圧を平滑する抵抗とコンデンサからなるＣＲ時定数回路と、該ＣＲ時定数回路によって平滑された電圧を少なくとも１段のトランジスタを介して電圧変換した電圧を前記検出電圧として出力するトランジスタ回路とからなることを特徴とする請求項１に記載の高電圧インバータ装置。
請求項１から４のいずれか一項に記載の高電圧インバータ装置であって、
前記励磁巻線と出力巻線を有するトランスを、同一の特性を持つ個別の複数の共振トランスによって構成し、該複数の共振トランスの各励磁巻線を並列又は直列に接続して同時に励磁させるようにし、該複数の共振トランスの各出力巻線を互いに直列又は並列に接続し、該複数の共振トランスの各出力巻線の出力電圧波形の時間軸が同期するように構成したことを特徴とする高電圧インバータ装置。
前記励磁巻線と出力巻線を有するトランス及び前記スイッチング素子を含む電力変換部と、前記制御回路及び前記漏電検出装置との間に、磁場を遮断する機能を持つ遮蔽板を設けたことを特徴とする請求項１から５のいずれか一項に記載の高電圧インバータ装置。