JP6142487B2 - パラレル伝送路状態確認装置、画像処理装置、パラレル伝送路状態確認方法及びパラレル伝送路状態確認プログラム - Google Patents

Description

本発明は、パラレル伝送路状態確認装置、画像処理装置、パラレル伝送路状態確認方法及びパラレル伝送路状態確認プログラムに関し、詳細には、パラレル伝送路状態の確認を簡素で安価かつ正確に行うパラレル伝送路状態確認装置、画像処理装置、パラレル伝送路状態確認方法及びパラレル伝送路状態確認プログラムに関する。

複写装置、プリンタ装置、スキャナ装置、複合装置等の画像処理装置においては、複数のデバイスを搭載しており、デバイス間によっては、パラレルＩ／Ｆ（インターフェイス）で接続されていて、データや信号の送受信を行っている。

ところが、画像処理装置は、デバイス間を接続するパラレルＩ／Ｆの１ヶ所以上で接触不良や断線が発生すると、必要なデータや信号が伝送されないこととなり、異常画像が発生したり、課金処理を行う場合には、課金結果に誤りが発生する場合がある。例えば、画像形成装置と課金装置との間のパラレルＩ／Ｆにおいて１ヶ所以上の断線があると、コピー用紙サイズ、両面／片面モード等の情報の誤伝達が発生して、誤った金額の課金、カードやお釣りの返却不具合等が発生するおそれがある。

そして、従来、制御装置と被制御装置の間を接続した複数のビットラインで構成されたパラレル伝送路の断線を監視する断線監視システムに於いて、前記制御装置に設けられ、前記パラレル伝送路の全ビットラインに同一論理レベルのパラレルビット信号を断線監視信号として送信する断線監視信号送信部と、前記被制御装置に設けられ、前記パラレル伝送路の全ビットラインの受信信号の論理演算により１ビットの断線応答情報を生成して専用の断線情報応答線により前記制御装置に返送する断線情報応答回路と、前記制御装置に設けられ、前記断線情報応答回路から返送された１ビットの断線応答情報に基づいて前記パラレル伝送路の断線の有無を検出する断線検出回路と、を備えた断線監視システムが提案されている（特許文献１参照）。

すなわち、この従来技術は、パラレル伝送路の全ビットラインの受信信号の論理演算を行って、１ビットの断線応答情報を生成して、専用の断線情報応答線により該断線応答情報を返送することで、パラレル伝送回線の断線の有無を検出している。

しかしながら、上記従来技術にあっては、パラレル伝送路の全ビットラインの受信信号の論理演算を行って、１ビットの断線応答情報を生成して、専用の断線情報応答線により該断線応答情報を返送することで、パラレル伝送回線の断線の有無を検出しているため、パラレル伝送回線の全ビットを論理演算する論理演算回路と断線応答情報を返送する専用の断線情報応答信号線を必要とし、回路規模が大型で複雑化するとともに、コストが高くつくという問題があった。

そこで、本発明は、パラレル伝送路状態の確認を簡素で安価かつ正確に行うことを目的としている。

上記目的を達成するために、請求項１記載のパラレル伝送路状態確認装置は、デバイス間を複数の通信線でパラレルに接続するパラレル伝送路と、前記通信線のうち、２本の通信線を特定通信線として、該特定通信線を用いて前記デバイス間で、該通信線の接続状態確認処理の開始を確認する開始確認手段と、２本の前記特定通信線と他の所定数の前記通信線を用いて該他の通信線の接続確認を順次行って、他の全ての該通信線の接続状態を確認する接続状態確認手段と、前記特定通信線を用いて前記接続状態確認手段による前記通信線の接続確認の終了を確認する終了確認手段と、を備えていることを特徴としている。

本発明によれば、パラレル伝送路状態の確認を簡素で安価かつ正確に行うことができる。

本発明の一実施例を適用した複合装置のブロック構成図。 パラレル伝送路状態確認処理を示すフローチャート。 パラレル伝送路状態確認処理の信号タイミング図。 パラレル伝送路状態確認開始処理を示すフローチャート。 図４の続きの処理を示すフローチャート。 パラレル伝送路状態確認本体処理を示すフローチャート。 図６の続きの処理を示すフローチャート。 パラレル伝送路状態確認終了処理を示すフローチャート。 動作可能モード判断処理を示すフローチャート。 同じ方向の制御信号の通信線をまとめて状態確認を行うパラレル伝送路状態確認処理の信号タイミング図。

以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。

図１〜図１０は、本発明のパラレル伝送路状態確認装置、画像処理装置、パラレル伝送路状態確認方法及びパラレル伝送路状態確認プログラムの一実施例を示す図であり、図１は、本発明のパラレル伝送路状態確認装置、画像処理装置、パラレル伝送路状態確認方法及びパラレル伝送路状態確認プログラムの一実施例を適用した複合装置１のブロック構成図である。

図１において、複合装置１は、コントローラ１０、エンジン制御部２０、画像処理部３１、書き込み処理部３２、センサ３３、負荷３４、作像部３５、定着部３６、操作表示部３７、ＮＣＵ（Network Control Unit）３８及びＦＣＵ（Facsimile Control Unit）３９等を備えているとともに、課金装置４０がパラレル伝送路５０によって接続されており、コントローラ１０とエンジン制御部２０とは、要求と応答が分離されて、応答を待たずに次の要求を発行できるＰＣＩ（Peripheral Component Interconnect） Express（以下、ＰＣＩｅという。）３０によって接続されている。

読み取り処理部３１には、図示しないスキャナ部が接続されており、読み取り処理部３１は、スキャナ部の光電変換素子が、原稿からの反射光を光電変換したアナログの画像データをサンプリング処理、Ａ／Ｄ（アナログ／デジタル）変換処理及び一様な濃度の原稿を読み取ったにもかかわらず、読み取りデータがばらつく現象を補正する通常のシェーディング補正等の処理を施して、エンジン制御部２０に出力する。

書き込み処理部３２は、エンジン制御部２０から渡される画像データ（描画データ）に基づいて、作像部３８の一様に帯電された感光体上に露光光を照射して静電潜像を形成する。

センサ３３は、用紙搬送路上の用紙の有無を検知する搬送路センサ、複合装置１の開閉ドアの開閉状況を確認するドアセンサ等の複合装置１に設けられている複合装置１の各種状態を検出する各種センサを総称したものであり、検出結果をエンジン制御部２０に出力する。

負荷３４は、エンジン制御部２０が、センサ３３からの検出信号を参照しながら駆動制御するモータ、ソレノイド、クラッチ等を総称したものである。

作像部３５は、図示しないが、電子写真方式で用紙に画像を記録出力するのに必要な部品、例えば、感光体、帯電部、現像部、転写部及びクリーニング部等を備えており、回転駆動される感光体上に、帯電部によって一様に帯電された後、書き込み処理部３２によって画像データに基づいて変調された露光光が照射されることで、静電潜像が形成される。作像部３５は、静電潜像の形成された感光体に、現像部によりトナーを供給することで現像してトナー画像を形成し、給紙部から感光体と転写部との間に搬送されてくる用紙に、感光体上のトナー画像を用紙に転写させて作像する。作像部３５は、トナー画像の転写された用紙を定着部３６に搬送し、定着部３６は、トナー画像の転写されている用紙を加熱・加圧して、トナー画像を用紙に定着させる。

操作表示部３７は、複合装置１に各種動作させるのに必要な各種キーを備えるとともに、ディスプレイ（例えば、液晶ディスプレイ）やＬＥＤ（Light Emitting Diode）等のランプを備えている。操作表示部３７は、操作キーから、複合装置１を利用したコピー機能、スキャナ機能、プリンタ機能、ファクシミリ機能等の各種機能動作処理を行わせるための各種操作が行われると、操作内容をコントローラ１０に渡し、コントローラ１０から渡される表示情報、すなわち、操作キーから入力された命令内容や複合装置１からオペレータに通知する各種情報を、ディスプレイに表示させる。

ＮＣＵ３８は、コントローラ１０に接続され、コントローラ１０の制御下で、外部装置との通信処理を行う。

ＦＣＵ３９は、公衆回線に接続され、コントローラ１０の制御下で、公衆回線を利用したファクシミリ送受信処理を行う。

コントローラ１０は、ＣＰＵ（Central Processing Unit）１１、ＮＶ−ＲＡＭ（Non Volatile ＲＡＭ）１２、ＲＯＭ（Read Only Memory）１３、ＲＡＭ（Random Access Memory）１４、ＡＳＩＣ（Application Specific Integrated Circuit）１５、ハードディスク１６、ワークメモリ１７及びフレームメモリ１８等を備えている。

ＲＯＭ１３には、複合装置１としての基本プログラム及びシステムデータ等が格納されており、ＣＰＵ１１は、ＲＯＭ１３内のプログラムに基づいてワークメモリ１７を利用して複合装置１の各部を制御して、複合装置１としての各種機能を実行する。

ＮＶ−ＲＡＭ１２は、リチウム電池を内蔵して、ＲＡＭのバックアップを行うとともに、時計を内蔵しており、複合装置１の電源がＯＦＦの場合にも記憶しておく必要のある各種データを、ＣＰＵ１１の制御下で記憶する。

ＡＳＩＣ１５は、コントローラ１０のシステムバス制御、フレームメモリ制御、ＦＩＦＯ等のＣＰＵ周辺を制御する。

フレームメモリ１８は、ＣＰＵ１１、ハードディスク１６、その他のデバイスから他のデバイスへの１フレーム分の画像データの転送に利用される。

ＲＡＭ１４は、ＣＰＵ１１が処理する各種処理で用いるデータを一時保管するのに用いられる。

ハードディスク１６は、システムのアプリケーションプログラム、アプリケーションデータベース及び画像データやドキュメントデータを蓄える画像データベースとして用いられる。

また、エンジン制御部２０は、ＣＰＵ２１、ＲＯＭ２２、ＲＡＭ２３、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory、登録商標）２４、ＩＯ制御部２５及び画像処理部２６等を備えており、センサ３３からの検出信号を参照して、読み取り処理部３１、書き込み処理部３２、作像部３５、定着部３６等の画像処理に関する動作制御を行うとともに、パラレル伝送路５０で接続されている課金装置４０に課金に必要なデータを提供するとともに、課金結果の情報を取得する。

ＲＯＭ２２は、エンジン制御部２０としての基本プログラムや本発明のパラレル伝送路状態確認プログラム及び必要なシステムデータが格納されており、ＣＰＵ２１は、ＲＯＭ２２内のプログラムに基づいてＲＡＭ２３をワークメモリとして利用しつつ、エンジン周りの動作制御を行うとともに、本発明のパラレル伝送路状態確認処理を実行する。

ＥＥＰＲＯＭ（登録商標）２４は、制御やタイミング等に関する調整値等を格納し、ＩＯ制御部２５は、センサ３３の入力を参照しながら負荷３２等の制御を行う。

画像処理部２６は、読み取り処理部３１から入力されるスキャナで読み取った原稿の画像データに対して、ＭＴＦ補正、画質補正等の画像処理を施し、コントローラ１０からの画像データを受け取って書き込み処理部３２で処理可能なデータに変換して書き込み処理部３２に渡す。

課金装置４０は、課金処理を行うのに必要な演算処理や信号処理を行うために、図示しないが、ＣＰＵ、ＲＯＭ、ＲＡＭ等の回路を備えており、現金またはプリペイドカード等でのユーザによる支払金の受け付け、支払金の管理、支払金額のエンジン制御部２０への通知を行うとともに、釣り銭がある場合には、ユーザに釣り銭を返却する。なお、課金装置４０としては、減算型課金装置と加算型課金装置があり、いずれであってもよい。なお、減算型課金装置は、入金され金額の残額を計算するもので、コインラックやＩＣカード等を用いたものであり、加算型課金装置は、ユーザ毎に印刷可能な枚数を計算するもので、キーカードやキーカウンタ等を用いたものである。

課金装置４０は、複数の通信線で構成されるパラレル伝送路５０によりエンジン制御部２０と接続されており、エンジン制御部２０から受信する信号に応じて課金処理を行う。したがって、課金装置４０とエンジン制御部２０とを接続するパラレル伝送路５０上に断線、地絡等の接続異常が発生すると、お釣り・カードの返却不具合、誤った金額の課金等を引き起こす可能性がある。

そして、このパラレル伝送路５０は、エンジン制御部２０側に設けられているパラレルＩ／Ｆ５１と課金装置４０側に設けられているパラレルＩ／Ｆ５２とに接続されており、これらパラレルＩ／Ｆ５１とパラレルＩ／Ｆ５２によって信号の同期と信号の授受がパラレル伝送路５０の複数の通信線を通して行われることで、エンジン制御部２０と課金装置４０との間で信号の授受が行われる。

そこで、本実施例の複合装置１は、デバイスとしてのエンジン制御部２０と課金装置４０に、パラレル伝送路状態確認プログラムを導入し、所定のタイミング、例えば、複合装置１の電源オン時等の所定時期に、該パラレル伝送路状態確認プログラムによってパラレル伝送路５０の状態を確認するパラレル伝送路状態確認処理を実行して、接続異常による不具合発生を未然に防止する。したがって、このＣＰＵ２１等を搭載してパラレルＩ／Ｆ５１によってパラレル伝送路５０を通して課金装置４０と接続されるエンジン制御部２０と、ＣＰＵ等を搭載してパラレルＩ／Ｆ５２によってパラレル伝送路５０を通してエンジン制御部２０と接続される課金装置４０は、全体として、パラレル伝送路５０の状態を確認するパラレル伝送路状態確認装置６０として機能し、上記パラレル伝送路状態確認プログラムが導入されることで、エンジン制御部２０のＣＰＵ２１と課金装置４０のＣＰＵが、パラレル伝送路５０の通信線のうち、２本の通信線を特定通信線として、該特定通信線を用いてデバイスとしてのエンジン制御部２０と課金装置４０との間で、該通信線の接続状態確認処理の開始を確認する開始確認手段、２本の前記特定通信線と他の所定数の前記通信線を用いて該他の通信線の接続確認を順次行って、他の全ての該通信線の接続状態を確認する接続状態確認手段及び前記特定通信線を用いて前記接続状態確認手段による前記通信線の接続確認の終了を確認する終了確認手段として機能している。具体的には、エンジン制御部２０のＣＰＵ２１とパラレルＩ／Ｆ５１及び課金装置４０のＣＰＵとパラレルＩ／Ｆ５２等が、パラレル伝送路状態確認装置６０の開始確認手段、接続状態確認手段及び終了確認手段として機能している。

すなわち、複合装置１は、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＥＰＲＯＭ、フラッシュメモリ、フレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory ）、ＣＤ−ＲＷ（Compact Disc Rewritable ）、ＤＶＤ（Digital Versatile Disk）、ＳＤ（Secure Digital）カード、ＭＯ（Magneto-Optical Disc）等のコンピュータが読み取り可能な記録媒体に記録されている本発明のパラレル伝送路状態確認方法を実行するパラレル伝送路状態確認プログラムを読み込んでエンジン制御部２０のＲＯＭ２２等及び課金装置４０のＲＯＭ等の不揮発性メモリに導入することで、後述するパラレル伝送路状態検査を簡素で安価かつ正確に行うパラレル伝送路状態確認方法を実行するパラレル伝送路状態確認装置を搭載した画像処理装置として構築されている。このパラレル伝送路状態確認プログラムは、アセンブラ、Ｃ、Ｃ＋＋、Ｃ＃、Ｊａｖａ（登録商標）等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。

次に、本実施例の作用について説明する。本実施例の複合装置１は、パラレル伝送路状態検査を簡素で安価かつ正確に行う。

複合装置１は、エンジン制御部２０と課金装置４０がパラレル伝送路５０で接続されており、パラレル伝送路５０によるエンジン制御部２０と課金装置４０の接続に異常があると、課金処理や画像処理に不具合が発生するおそれがある。

そこで、パラレル伝送路状態確認装置６０は、所定タイミング、例えば、複合装置１の電源オン時に、パラレル伝送路状態確認プログラムを立ち上げて、エンジン制御部２０がマスタデバイス（以下、単に、マスタという。）、課金装置４０がスレーブデバイス（以下、単に、スレーブという。）となって、該マスタと該スレーブの間で信号を授受することでパラレル伝送路５０の状態を確認するパラレル伝送路状態確認処理を、図２に示すように行う。なお、以下の説明では、エンジン制御部２０がマスタ、課金装置４０がスレーブであるものとして説明するが、逆であってもよい。

図２において、パラレル伝送路状態確認装置６０は、複合装置１の電源がオンされると、エンジン制御部２０と課金装置４０が、双方を接続するパラレル伝送路５０の接続状態を確認するパラレル伝送路状態確認処理を開始するためのパラレル伝送路状態確認開始処理を行い、エンジン制御部２０と課金制御部４０が、パラレル伝送路状態確認処理を開始することを確認する（ステップＳ１００）。

次に、パラレル伝送路状態確認装置６０は、エンジン制御部２０と課金装置４０との間で、パラレル伝送路５０の各通信線の接続状態を確認するパラレル伝送路状態確認本体処理を行う（ステップＳ２００）。

次に、パラレル伝送路状態確認装置６０は、パラレル伝送路状態確認処理を終了するためのパラレル伝送路状態確認終了処理を行い、エンジン制御部２０と課金制御部４０が、パラレル伝送路状態確認処理を終了することを確認する（ステップＳ３００）。

最後に、パラレル伝送路状態確認装置６０は、エンジン制御部２０、特に、ＣＰＵ２１が、パラレル伝送路状態確認処理で確認したパラレル伝送路５０の接続状態に基づいて課金に基づく動作として可能な動作を決定する動作可能モード判断処理を行う（ステップＳ４００）。すなわち、ＣＰＵ２１は、解析手段として機能している。

パラレル伝送路状態確認装置６０は、図２のステップＳ１００のパラレル伝送路状態確認開始処理を、図３及び図４と図５に示すように行う。パラレル伝送路状態確認装置６０は、このパラレル伝送路状態確認開始処理を、パラレル伝送路５０の複数ある通信線のうち、特定の２本の通信線（以下、特定通信線という。）を用いて、マスタであるエンジン制御部２０とスレーブである課金装置４０との間で信号の授受を行うことで実行する。

すなわち、パラレル伝送路状態確認装置６０は、図３に丸付き数字を付与した制御信号Ｌ１を規定回数（図３では、３回）だけ、スレーブである課金装置４０からマスタであるエンジン制御部２０へ、パラレル伝送路５０の複数存在する通信線のうち、上記特定通信線の１本を使用して、図４に示すように、接続確認開始コマンドとして、送信させる（ステップＳ１０１）。この接続確認開始コマンドとしての制御信号Ｌ１は、図３に示すように、所定パルス幅を有するクロックパルス信号（ＣＬＫ信号）である。

一方、マスタであるエンジン制御部２０は、上記特定通信線を監視してスレーブである課金装置４０からの接続確認開始コマンドを受信するかチェックし（ステップＳ１０２）、受信しないとき（ステップＳ１０２で、ＮＯのとき）には、電源オンから予め設定されている所定時間が経過したかチェックする（ステップＳ１０３）。

ステップＳ１０３で、所定時間が経過していないとき（ステップＳ１０３で、ＮＯのとき）には、エンジン制御部２０は、ステップＳ１０２に戻って、接続確認開始コマンドを受信するかのチェックから上記同様の処理を繰り返し行い（ステップＳ１０２、Ｓ１０３）、ステップＳ１０３で、電源オンから所定時間経過すると、特定通信線に断線等の異常が発生していると判断して、図５に示すように、接続異常処理、例えば、画像処理装置１の使用の停止を行う処理等の予め設定されている接続異常処理を行って、パラレル伝送路状態確認開始処理を終了する（ステップＳ１２４）。

ステップＳ１０２で、接続確認開始コマンドを受信すると（ステップＳ１０２で、ＹＥＳのとき）、エンジン制御部２０は、図３に示すように、接続確認開始コマンド受信応答と、マスタであるエンジン制御部２０からスレーブである課金装置４０への接続確認を求める接続確認信号として、制御信号Ｌ２をＬｏｗからＨｉｇｈに切り替えて、Ｈｉｇｈの制御信号Ｌ２を、特定通信線のもう１本を使用して課金装置４０に送信する（ステップＳ１０４）。

スレーブである課金装置４０は、接続確認開始コマンドを送信すると、特定通信線のもう１本を監視して、制御信号Ｌ２がＬｏｗからＨｉｇｈに切り替わるかをモニタし（ステップＳ１０５）、Ｈｉｇｈを検出したかチェックする（ステップＳ１０６）。ステップＳ１０６で、制御信号Ｌ２がＨｉｇｈでないとき（ステップＳ１０６で、ＮＯのとき）には、スレーブである課金装置４０は、制御信号Ｌ２の接続確認結果返答として異常であることを示すＬｏｗの制御信号Ｌ１を、特定信号線を通してマスタのエンジン制御部２０へ送出して（ステップＳ１０７）、電源オンから上記所定時間が経過したかチェックする（ステップＳ１０８）。

ステップＳ１０８で、所定時間経過していないときには、課金装置４０は、ステップＳ１０６に戻って、制御信号Ｌ２がＨｉｇｈになったかの確認から上記同様に繰り返し実行し（ステップＳ１０６〜Ｓ１０８）、ステップＳ１０８で、所定時間が経過すると（ステップＳ１０８で、ＹＥＳのとき）、特定通信線に断線等の異常が発生していると判断して、図５に示すように、上記接続異常処理を行って、パラレル伝送路状態確認開始処理を終了する（ステップＳ１２４）。

ステップＳ１０６で、所定時間経過する前に、制御信号Ｌ２がＨｉｇｈに切り替わると（ステップＳ１０６で、ＹＥＳのとき）、スレーブである課金装置４０は、制御信号Ｌ２を正常に受信したことを通知するための接続確認結果応答として、図３に示すように、制御信号Ｌ１をＬｏｗからＨｉｇｈに切り替える（ステップＳ１０９）。

そして、マスタであるエンジン制御部２０は、ステップＳ１０４で制御信号Ｌ２をＬｏｗからＨｉｇｈに切り替えると、特定通信線を監視してスレーブである課金装置４０からの制御信号Ｌ１がＬｏｗからＨｉｇｈに遷移するかモニタし（ステップＳ１１０）、図５に示すように、Ｈｉｇｈの制御信号Ｌ１を検出したかチェックする（ステップＳ１１１）。

ステップＳ１１１で、Ｈｉｇｈの制御信号Ｌ１を検出していないとき（ステップＳ１１１で、ＮＯのとき）には、エンジン制御部２０は、制御信号Ｌ１の接続確認結果返答として異常であることを示すＨｉｇｈの制御信号Ｌ２をスレーブである課金装置４０へ出力し（ステップＳ１１２）、複合装置１の電源オンから所定時間経過したかチェックする（ステップＳ１１３）。

ステップＳ１１３で、所定時間が経過していないとき（ステップＳ１１３で、ＮＯのとき）には、エンジン制御部２０は、ステップＳ１１１に戻って、Ｈｉｇｈの制御信号Ｌ１を検出するかのチェックから上記同様の処理を繰り返し行い（ステップＳ１１１、Ｓ１１２、Ｓ１１３）、ステップＳ１１３で、電源オンから所定時間経過すると、特定通信線に断線等の異常が発生していると判断して、上記接続異常処理を行って、パラレル伝送路状態確認開始処理を終了する（ステップＳ１２４）。

ステップＳ１１１で、所定時間が経過する前に、制御信号Ｌ１がＨｉｇｈに切り替わると（ステップＳ１１１で、ＹＥＳのとき）、エンジン制御部２０は、図３に示すように、制御信号Ｌ１の接続確認信号として、制御信号Ｌ２をＨｉｇｈからＬｏｗに切り替えて、スレーブである課金装置４０へ送信する（ステップＳ１１４）。

一方、課金装置４０は、ステップＳ１０９で、制御信号Ｌ１をＨｉｇｈからＬｏｗに切り替えると、特定通信線を監視してマスタであるエンジン制御部２０からの制御信号Ｌ２がＨｉｇｈからＬｏｗに遷移するかモニタし（ステップＳ１１５）、Ｌｏｗの制御信号Ｌ２を検出したかチェックする（ステップＳ１１６）。

ステップＳ１１６で、Ｌｏｗの制御信号Ｌ２を検出しないとき（ステップＳ１１６で、ＮＯのとき）には、スレーブである課金装置４０は、生後信号Ｌ２の接続確認結果応答として異常であることを示すＨｉｇｈの制御信号Ｌ１を特定信号線を通してマスタのエンジン制御部２０へ送出して（ステップＳ１１７）、複合装置１の電源がオンされてから所定時間経過したかチェックする（ステップＳ１１８）。

ステップＳ１１８で、所定時間経過していないとき（ステップＳ１１８で、ＮＯのとき）には、スレーブである課金装置４０は、ステップＳ１１６に戻って、Ｌｏｗの制御信号Ｌ２を検出するかのチェックから上記同様の処理を繰り返し行い（ステップＳ１１６、Ｓ１１７、Ｓ１１８）、ステップＳ１１８で、電源オンから所定時間経過すると、特定通信線に断線等の異常が発生していると判断して、上記接続異常処理を行って、パラレル伝送路状態確認開始処理を終了する（ステップＳ１２４）。

ステップＳ１１６で、所定時間が経過する前に、Ｌｏｗの制御信号Ｌ２を検出すると（ステップＳ１１６で、ＹＥＳのとき）、スレーブである課金装置４０は、制御信号Ｌ２を正常に確認した旨の接続確認結果応答として、図３に示すように、制御信号Ｌ１をＨｉｇｈからＬｏｗに切り替えてマスタであるエンジン制御部２０へ特定通信線を通して送信する（ステップＳ１１９）。

そして、マスタであるエンジン制御部２０は、ステップＳ１１４で、制御信号Ｌ２をＨｉｇｈからＬｏｗに切り替えると、特定通信線を監視してスレーブである課金装置４０からの制御信号Ｌ１がＨｉｇｈからＬｏｗに遷移するかモニタし（ステップＳ１２０）、Ｌｏｗの制御信号Ｌ１を検出したかチェックする（ステップＳ１２１）。

ステップＳ１２１で、Ｌｏｗの制御信号Ｌ１を検出していないとき（ステップＳ１２１で、ＮＯのとき）には、マスタであるエンジン制御部２０は、制御信号Ｌ１の接続確認結果返答として異常であることを示すＬｏｗの制御信号Ｌ２をスレーブである課金装置４０へ出力し（ステップＳ１２２）、複合装置１の電源オンから所定時間経過したかチェックする（ステップＳ１２３）。

ステップＳ１２３で、所定時間が経過していないとき（ステップＳ１２３で、ＮＯのとき）には、エンジン制御部２０は、ステップＳ１２１に戻って、Ｌｏｗの制御信号Ｌ１を検出するかのチェックから上記同様の処理を繰り返し行い（ステップＳ１２１、Ｓ１２２、Ｓ１２３）、ステップＳ１２３で、電源オンから所定時間経過すると、特定通信線に断線等の異常が発生していると判断して、上記接続異常処理を行って、パラレル伝送路状態確認開始処理を終了する（ステップＳ１２４）。

そして、ステップＳ１２１で、マスタであるエンジン制御部２０が、Ｌｏｗの制御信号Ｌ１を検出すると、特定通信線が正常に接続されていたとして、パラレル伝送路異常確認開始処理を正常に終了する。

次に、パラレル伝送路状態確認装置６０は、図２のステップＳ２００のパラレル伝送路状態確認本体処理を、図３及び図６と図７に示すように行う。パラレル伝送路状態確認装置６０は、パラレル伝送路状態確認本体処理においては、図３に示すように、通常の動作状態において、パラレル伝送路５０を使用して通信を行うときに、信号の送信と受信を行う向きと同じ状態で各通信線に制御信号Ｌ３〜Ｌｎを出力するとともに、そのときの制御信号Ｌ３〜Ｌｎの向きによって、特定通信線を使用して通信する制御信号Ｌ１、Ｌ２を、制御信号Ｌ３〜Ｌｎの接続検知タイミング生成信号と接続確認結果応答信号として使用する。図３の場合には、制御信号Ｌ３、Ｌ４については、制御信号Ｌ２が接続検知タイミング生成信号、制御信号Ｌ１が接続確認結果応答信号として動作処理し、制御信号Ｌ５〜Ｌｎについては、制御信号Ｌ１が接続検知タイミング生成信号、制御信号Ｌ２が接続確認結果応答信号として動作処理している場合が示されている。

すなわち、パラレル伝送路状態確認装置６０は、図６に示すように、パラレル伝送路５０の複数の通信線のうち、上記確認済みの特定通信線Ｌ１、Ｌ２以外の確認対象の通信線（以下、確認対象通信線という。）の接続確認を行うために、該確認対象の通信線を通して、確認対象制御信号Ｌ３〜Ｌｎ（実際には、確認対象制御信号Ｌ３〜Ｌｎを順番に１つずつ処理を行う。）を正常接続確認信号として、該確認対象制御信号Ｌ３〜Ｌｎと接続検知タイミング生成信号Ｌ２または接続検知タイミング生成信号Ｌ１を、ＬｏｗからＨｉｇｈに切り替えて、マスタであるエンジン制御部２０からスレーブである課金装置４０へ、または、スレーブである課金装置４０からマスタであるエンジン制御部２０へ送信する（ステップＳ２０１）。

正常接続確認信号を受信する側のスレーブである課金装置４０またはマスタであるエンジン制御部２０は、まず、特定通信線で送られてくる制御信号Ｌ２または制御信号Ｌ１の状態をモニタしてＬｏｗからＨｉｇｈに切り替わるかを監視し（ステップＳ２０２）、Ｈｉｇｈに切り替わったことを検出すると（ステップＳ２０３）、確認対象の制御信号Ｌ３〜Ｌｎの状態、すなわち、Ｈｉｇｈに遷移するかモニタして（ステップＳ２０４）、Ｈｉｇｈを検出したかチェックする（ステップＳ２０５）。

ステップＳ２０５で、確認対象の制御信号Ｌ３〜ＬｎがＨｉｇｈに遷移したことを検出すると、スレーブである課金装置４０またはマスタであるエンジン制御部２０は、図３に示すように、確認対象制御信号Ｌ３〜Ｌｎの正常受信した旨の接続確認結果返答信号として、制御信号Ｌ１または制御信号Ｌ２をＬｏｗからＨｉｇｈに切り替える（ステップＳ２０６）。正常接続確認信号を受信する側のスレーブである課金装置４０またはマスタであるエンジン制御部２０は、まず、特定通信線で送られてくる制御信号Ｌ１または制御信号Ｌ１の状態をモニタしてＬｏｗからＨｉｇｈに切り替わるかを監視する（ステップＳ２０７）。Ｈｉｇｈに切り替わったことを検出すると（ステップＳ２０８）、マスタであるエンジン制御部２０またはスレーブである課金装置４０は、確認対象制御信号Ｌ３〜Ｌｎの正常接続確認信号として、確認対象制御信号Ｌ３〜ＬｎをＨｉｇｈからＬｏｗに切り替えるとともに、制御信号Ｌ２または制御信号Ｌ１をＨｉｇｈからＬｏｗに切り替える（ステップＳ２０９）。

そして、図７に示すように、スレーブである課金装置４０またはマスタであるエンジン制御部２０は、相手からの制御信号Ｌ２または制御信号Ｌ１がＨｉｇｈからＬｏｗに遷移するか監視して（ステップＳ２１０）、制御信号Ｌ２または制御信号Ｌ１のＬｏｗを検出すると（ステップＳ２１１）、確認対象制御信号Ｌ３〜ＬｎがＬｏｗ状態であるかをモニタして（ステップＳ２１２）、Ｌｏｗを検出したかチェックする（ステップＳ２１３）。

ステップＳ２１３で、スレーブである課金装置４０またはマスタであるエンジン制御部２０は、確認対象制御信号Ｌ３〜ＬｎがＬｏｗ状態であることを検出すると、確認対象制御信号Ｌ３〜Ｌｎを正常受信した旨の接続確認結果として、制御信号Ｌ１または制御信号Ｌ２をＨｉｇｈからＬｏｗに切り替えて出力する（ステップＳ２１５）。
スレーブである課金装置４０またはマスタであるエンジン制御部２０は、相手からの制御信号Ｌ２または制御信号Ｌ１がＨｉｇｈからＬｏｗに遷移するか監視して（ステップＳ２１６）、制御信号Ｌ２または制御信号Ｌ１のＬｏｗを検出すると（ステップＳ２１７）、次の確認対象制御信号Ｌ４〜Ｌｎの正常接続確認信号として、該確認対象制御信号Ｌ４〜Ｌｎと接続検知タイミング生成信号Ｌ２または接続検知タイミング生成信号Ｌ１を、ＬｏｗからＨｉｇｈに切り替えて、マスタであるエンジン制御部２０からスレーブである課金装置４０へ、または、スレーブである課金装置４０からマスタであるエンジン制御部２０へ送信して（ステップＳ２１８）、ステップＳ２０２に戻って、上記同様の処理を全ての信号線について処理を完了するまで繰り返し行う（ステップＳ２０２〜Ｓ２１８）。

そして、図６のステップＳ２０５で、確認対象制御信号Ｌ３〜ＬｎがＨｉｇｈに遷移したことを検出しないとき（ステップＳ２０５で、ＮＯのとき）には、スレーブである課金装置４０またはマスタであるエンジン制御部２０は、確認対象制御信号Ｌ３〜Ｌｎが該確認対象制御信号Ｌ３〜Ｌｎの通信線の地絡等によりＬｏｗ固定状態になっていると判断して、確認対象制御信号Ｌ３〜Ｌｎの異常である旨の接続確認結果応答信号として、制御信号Ｌ１または制御信号Ｌ２をＬｏｗのまま維持し（ステップＳ２１４）、図７のステップＳ２１９に移行して、確認対象制御信号Ｌ３〜Ｌｎの異常接続状態をエンジン制御部２２のＲＡＭ２３に記憶させて（ステップＳ２１９）、ステップＳ２１８に移行して、次の確認対象制御信号Ｌ４〜Ｌｎについて同様に処理する（ステップＳ２０２〜Ｓ２１９）。

また、図７のステップＳ２１３で、スレーブである課金装置４０またはマスタであるエンジン制御部２０は、確認対象制御信号Ｌ３〜ＬｎがＨｉｇｈ状態のままであることを検出すると、確認対象制御信号Ｌ３〜Ｌｎが該確認対象制御信号Ｌ３〜Ｌｎの通信線の断線等によりＨｉｇｈ固定状態になっていると判断して、確認対象制御信号Ｌ３〜Ｌｎの異常である旨の接続確認結果応答信号として、制御信号Ｌ１または制御信号Ｌ２をＨｉｇｈのまま維持し（ステップＳ２２０）、確認対象制御信号Ｌ３〜Ｌｎの異常接続状態をエンジン制御部２２のＲＡＭ２３に記憶させて（ステップＳ２１９）、ステップＳ２１３に移行して、次の確認対象制御信号Ｌ４〜Ｌｎについて同様に処理する（ステップＳ２０２〜Ｓ２１９）。

パラレル伝送路状態確認装置６０は、パラレル伝送路５０の全ての確認対象通信線について、上記パラレル伝送路状態確認本体処理を実行すると、パラレル伝送路状態確認本体処理を終了する。

パラレル伝送路状態確認装置６０は、パラレル伝送路状態確認本体処理を終了すると、図２のステップＳ３００のパラレル伝送路状態確認終了処理を、図８に示すように実行する。

すなわち、パラレル伝送路状態確認装置６０は、パラレル伝送路状態確認終了処理に移行すると、図３に丸付き数字を付与した制御信号Ｌ１を規定回数（図３では、３回）だけ、スレーブである課金装置４０からマスタであるエンジン制御部２０へ、パラレル伝送路５０の上記特定通信線の１本を使用して、図８に示すように、接続確認終了コマンドとして、送信させる（ステップＳ３０１）。

一方、マスタであるエンジン制御部２０は、上記特定通信線を監視してスレーブである課金装置４０からの接続確認終了コマンドを受信すると（ステップＳ３０２）、図３に示すように、接続確認終了コマンド受信応答として、制御信号Ｌ２をＬｏｗからＨｉｇｈに切り替えて、さらに、Ｌｏｗに戻す制御信号Ｌ２を、特定通信線のもう１本を使用して課金装置４０に送信する（ステップＳ３０３）。

また、課金装置４０は、エンジン制御部２０からの接続確認終了コマンド受信応答信号を受信すると、パラレル伝送路接続確認処理を終了し、エンジン制御部２０と課金装置４０の双方で、パラレル伝送路状態確認処理が完了する。

そして、エンジン制御部２０の解析手段としてのＣＰＵ２１は、上述のようにして、パラレル伝送路状態を確認すると、図２のステップＳ４００の動作可能モード判断処理を、図９に示すように実行する。

すなわち、ＣＰＵ２１は、該パラレル伝送路状態確認処理でＲＡＭ２３に格納された接続確認結果を読み出し（ステップＳ４０１）、該接続確認結果と予め分かっているパラレル伝送路５０のどの通信線にどのような信号が流れるかの情報に基づいて、コピー動作可能モード（片面／両面、モノクロ／フルカラー等）を判断し（ステップＳ４０２）、さらに、動作可能なサイズ（用紙サイズ、原稿サイズ）を判断する（ステップＳ４０３）。なお、上述のように、ＲＡＭ２３に格納されている接続確認結果は、パラレル伝送路５０の全ての通信線の全信号に対して、正常接続されているか、異常接続の場合には、ＨｉｇｈとＬｏｗのいずれに固定されているかの情報である。すなわち、接続確認結果が、エンジン制御部２０と課金装置４０を接続するパラレル伝送路５０の全通信線のうち、例えば、モード信号及びサイズ信号のみに接続異常が発生している場合には、異常状態に応じて、特定の動作モード（片面／両面、モノクロ／フルカラー、特定の用紙サイズ）に限り、コピー動作を行うことが可能であると判断する。

ＣＰＵ２１は、動作可能モードや動作可能サイズを判断すると、該判断結果に基づいて、操作表示部３７の表示切替処理を行う（ステップＳ４０４）。この操作表示部３７の表示切替処理は、具体的には、動作不可能なモード（片面／両面、モノクロ／フルカラー、用紙サイズ等）に対しては、操作表示部３７上でユーザが選択できないようにしたり、パラレル伝送路５０の異常接続のため、特定の動作モードに限り、動作が可能である旨を操作表示部３７のディスプレイ上に表示する等の処理を行う。

なお、上記説明においては、特定通信線以外の通信線については、各通信線毎に状態確認処理を行っているが、パラレル伝送路状態確認本体処理は、上記方法に限るものではなく、例えば、図１０に示すように、同じ方向の制御信号の通信線については、纏めて状態確認を行ってもよい。

なお、図１０において、パラレル伝送路状態確認開始処理とパラレル状態確認終了処理は、図３の場合と同様である。

図１０において、パラレル伝送路状態確認装置６０は、パラレル伝送路状態確認本体処理では、通常の動作状態において、マスタであるエンジン制御部２０からスレーブである課金装置４０へ送信する信号を流す通信線、例えば、図１０では、制御信号Ｌ３と制御信号Ｌ４を流す通信線については、マスタであるエンジン制御部２０からスレーブである課金装置４０へ接続確認用の制御信号Ｌ３と制御信号Ｌ４を同時に送信するとともに、接続検知タイミング生成信号として制御信号Ｌ２を同時に送信し、スレーブである課金装置４０は、制御信号Ｌ２がＬｏｗからＨｉｇｈに切り替わると、確認対象の制御信号Ｌ３、Ｌ４の状態をモニタして、Ｈｉｇｈに遷移するかチェックする。スレーブである課金装置４０は、これらの確認対象制御信号Ｌ３、Ｌ４がＨｉｇｈに遷移するのを確認すると、確認対象制御信号Ｌ３、Ｌ４を正常受信した旨の接続確認結果として、制御信号Ｌ１をＨｉｇｈからＬｏｗに切り替えて出力する。

そして、パラレル伝送路状態確認装置６０は、スレーブである課金装置４０からマスタであるエンジン制御部２０へ送信する信号を流す通信線、例えば、図１０では、制御信号Ｌ５〜Ｌｎを流す通信線については、スレーブである課金装置４０からマスタであるエンジン制御部２０へ接続確認用の制御信号Ｌ５〜Ｌｎを同時に送信するとともに、接続検知タイミング生成信号として制御信号Ｌ１を同時に送信し、マスタであるエンジン制御部２０は、制御信号Ｌ１がＬｏｗからＨｉｇｈに切り替わると、確認対象の制御信号Ｌ５〜Ｌｎの状態をモニタして、Ｈｉｇｈに遷移するかチェックする。マスタであるエンジン制御部２０は、これらの確認対象制御信号Ｌ５〜ＬｎがＨｉｇｈに遷移するのを確認すると、確認対象制御信号Ｌ５〜Ｌｎを正常受信した旨の接続確認結果として、制御信号Ｌ２をＨｉｇｈからＬｏｗに切り替えて出力する。

なお、ある方向の通信線に流れる制御信号Ｌ３、Ｌ４または制御信号Ｌ５〜Ｌｎについて正常受信しないときには、その方向の通信線全てに対して、図３のように１本の通信線ずつ順番にパラレル伝送路状態確認処理を行って、異常のある通信線を特定してもよい。

したがって、図１０の場合には、パラレル伝送路５０が正常のときには、上記２回の確認処理を行うだけで、パラレル伝送路状態確認本体処理を完了する。

このように、本実施例の複合装置１は、そのパラレル伝送路状態確認装置６０が、デバイスであるエンジン制御部２０と課金装置４０の間を複数の通信線でパラレルに接続するパラレル伝送路５０と、前記通信線のうち、２本の通信線を特定通信線として、該特定通信線を用いてエンジン制御部２０と課金装置４０の間で、該通信線の接続状態確認処理の開始を確認する開始確認手段と、２本の前記特定通信線と他の所定数の前記通信線を用いて該他の通信線の接続確認を順次行って、他の全ての該通信線の接続状態を確認する接続状態確認手段と、前記特定通信線を用いて前記接続状態確認手段による前記通信線の接続確認の終了を確認する終了確認手段と、を備えている。そして、エンジン制御部２０のＣＰＵ２１とパラレルＩ／Ｆ５１及び課金装置４０のＣＰＵとパラレルＩ／Ｆ５２等が、パラレル伝送路状態確認装置６０の開始確認手段、接続状態確認手段及び終了確認手段として機能している。

したがって、専用回路や専用信号線を設けることなく、パラレル伝送路５０の各通信線の状態を確認することができ、パラレル伝送路５０の状態の確認を簡素で安価かつ正確に行うことができる。

また、本実施例の複合装置１は、そのパラレル伝送路状態確認装置６０が、デバイスであるエンジン制御部２０と課金装置４０の間を複数の通信線でパラレルに接続するパラレル伝送路５０の該通信線のうち、２本の通信線を特定通信線として、該特定通信線を用いてエンジン制御部２０と課金装置４０の間で、該通信線の接続状態確認処理の開始を確認する開始確認処理ステップと、２本の前記特定通信線と他の所定数の前記通信線を用いて該他の通信線の接続確認を順次行って、他の全ての該通信線の接続状態を確認する接続状態確認処理ステップと、前記特定通信線を用いて前記接続状態確認処理ステップによる前記通信線の接続確認の終了を確認する終了確認処理ステップと、を有しているパラレル伝送路状態確認方法を実行している。

したがって、専用回路や専用信号線を設けることなく、パラレル伝送路５０の各通信線の状態を確認することができ、パラレル伝送路５０の状態の確認を簡素で安価かつ正確に行うことができる。

さらに、本実施例の複合装置１は、そのパラレル伝送路状態確認装置６０が、制御プロセッサであるエンジン制御部２０のＣＰＵ２１と課金装置４０のＣＰＵに、デバイスであるエンジン制御部２０と課金装置４０の間を複数の通信線でパラレルに接続するパラレル伝送路５０の該通信線のうち、２本の通信線を特定通信線として、該特定通信線を用いて前記デバイス間で、該通信線の接続状態確認処理の開始を確認する開始確認処理と、２本の前記特定通信線と他の所定数の前記通信線を用いて該他の通信線の接続確認を順次行って、他の全ての該通信線の接続状態を確認する接続状態確認処理と、前記特定通信線を用いて前記接続状態確認処理による前記通信線の接続確認の終了を確認する終了確認処理と、を実行させるパラレル伝送路状態確認プログラムを搭載している。

したがって、専用回路や専用信号線を設けることなく、パラレル伝送路５０の各通信線の状態を確認することができ、パラレル伝送路５０の状態の確認を簡素で安価かつ正確に行うことができる。

また、本実施例の複合装置１は、そのパラレル伝送路状態確認装置６０が、パラレル伝送路５０の各前記通信線によってエンジン制御部２０と課金装置４０の間で授受される信号に基づいて該通信線の状態を確認して、該パラレル伝送路５０を使用した該エンジン制御部２０と課金装置４０との間で処理可能な機能と処理不可能な機能を解析するＣＰＵ（解析手段）２１を、備えている。

したがって、パラレル伝送路５０の通信線に、地絡や断線等の状態が発生している場合にも、該発生状態に応じて処理可能な機能と処理不可能な機能を把握することができ、利用性を向上させることができる。

さらに、本実施例の複合装置１のパラレル伝送路状態確認装置６０は、その前記開始確認手段が、一方の前記デバイス（エンジン制御部２０と課金装置４０の一方）から前記特定通信線のうちの１本を使用した他方の前記デバイス（エンジン制御部２０と課金装置４０の他方）へ所定の接続検知開始パルス信号を出力させ、該接続検知開始パルス信号に応じて、他方の該デバイスから一方の該デバイスへ該特定通信線のうち他の１本を使用した応答パルス信号を出力させている。

したがって、通常動作で使用している信号線を利用して、パラレル伝送路状態確認処理の開始をエンジン制御部２０と課金装置４０との間で確認することができ、パラレル伝送路５０の状態の確認を簡素で安価かつ正確に行うことができる。

また、本実施例の複合装置１のパラレル伝送路状態確認装置６０は、その前記接続状態確認手段が、パラレル伝送路５０の前記特定通信線以外の所定数の前記通信線において、エンジン制御部２０と課金装置４０の間で通常動作時に信号を出力する方向に、出力側の該デバイス（エンジン制御部２０と課金装置４０の一方）から所定の接続確認信号を出力させるとともに、該特定通信線に該接続確認信号の出力を通知するタイミング信号を出力させ、該タイミング信号を受信した受信側の該デバイス（エンジン制御部２０と課金装置４０の他方）に、該接続確認信号に対する応答信号を該特定通信線を用いて出力させている。

したがって、通常動作で使用している信号線を利用して、パラレル伝送路状態確認処理をエンジン制御部２０と課金装置４０との間で行うことができ、パラレル伝送路５０の状態の確認を簡素で安価かつ正確に行うことができる。

さらに、本実施例の複合装置１のパラレル伝送路状態家訓装置６０は、前記終了確認手段が、一方の前記デバイス（エンジン制御部２０と課金装置４０の一方）から前記特定通信線のうちの１本を使用した他方の前記デバイス（エンジン制御部２０と課金装置４０の他方）へ所定の接続検知終了パルス信号を出力させ、該接続検知終了パルス信号に応じて、他方の該デバイス（エンジン制御部２０と課金装置４０の他方）から一方の該デバイス（エンジン制御部２０と課金装置４０の一方）へ該特定通信線のうち他の１本を使用した応答パルス信号を出力させている。

したがって、通常動作で使用している信号線を利用して、パラレル伝送路状態確認処理の終了をエンジン制御部２０と課金装置４０との間で確認することができ、パラレル伝送路５０の状態の確認を簡素で安価かつ正確に行うことができる。

また、本実施例の複合装置１のパラレル伝送路状態家訓装置６０は、前記接続状態確認手段が、前記パラレル伝送路５０の前記特定通信線以外の全ての前記通信線において、前記デバイス（エンジン制御部２０と課金装置４０）間で通常動作時に信号を出力する方向に、出力側の該デバイス（エンジン制御部２０と課金装置４０の一方）から前記接続確認信号を出力させるとともに、該特定通信線に該信号方向と同じ方向に前記タイミング信号を出力させ、該タイミング信号を受信した受信側の該デバイス（エンジン制御部２０と課金装置４０の他方）に、該接続確認信号に対する応答信号を該特定通信線を用いて出力させる処理を、該通信線毎に順番に繰り返し行わせる。

したがって、パラレル伝送路５０の全ての通信線の状態を、より一層簡素で安価かつより一層正確に行うことができる。

さらに、本実施例の複合装置１のパラレル伝送路状態家訓装置６０は、前記接続状態確認手段が、前記パラレル伝送路５０の前記特定通信線以外の全ての前記通信線のうち、前記デバイス（エンジン制御部２０と課金装置４０）間で通常動作時に信号を出力する方向が同じ通信線同士を纏めて該信号の方向に、該信号の出力側の該デバイス（エンジン制御部２０と課金装置４０の一方）から前記接続確認信号を出力させるとともに、該特定通信線に該信号方向と同じ方向に前記タイミング信号を出力させ、該タイミング信号を受信した受信側の該デバイス（エンジン制御部２０と課金装置４０の他方）に、該接続確認信号に対する応答信号を、該特定通信線を用いて出力させる処理を、該信号方向毎に行わせている。

したがって、少なくとも２回の接続状態確認処理で、パラレル伝送路５０の全ての通信線の状態を、より一層簡素で安価かつ正確に行うことができる。

以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

１ 複合装置
１０ コントローラ
１１ ＣＰＵ
１２ ＮＶ−ＲＡＭ
１３ ＲＯＭ
１４ ＲＡＭ
１５ ＡＳＩＣ
１６ ハードディスク
１７ ワークメモリ
１８ フレームメモリ
２０ エンジン制御部
２１ ＣＰＵ
２２ ＲＯＭ
２３ ＲＡＭ
２４ ＥＥＰＲＯＭ（登録商標）
２５ ＩＯ制御部
２６ 画像処理部
３０ ＰＣＩｅ
３１ 画像処理部
３２ 書き込み処理部
３３ センサ
３４ 負荷
３５ 作像部
３６ 定着部
３７ 操作表示部
３８ ＮＣＵ
３９ ＦＣＵ
４０ 課金装置
５０ パラレル伝送路
６０ パラレル伝送路状態確認装置

特開平１１−９６４８８号公報

Claims (10)

1. デバイス間を複数の通信線でパラレルに接続するパラレル伝送路と、
   前記通信線のうち、２本の通信線を特定通信線として、該特定通信線を用いて前記デバイス間で、該通信線の接続状態確認処理の開始を確認する開始確認手段と、
   ２本の前記特定通信線と他の所定数の前記通信線を用いて該他の通信線の接続確認を順次行って、他の全ての該通信線の接続状態を確認する接続状態確認手段と、
   前記特定通信線を用いて前記接続状態確認手段による前記通信線の接続確認の終了を確認する終了確認手段と、
   を備えていることを特徴とするパラレル伝送路状態確認装置。
2. パラレル伝送路状態確認装置は、
   前記パラレル伝送路の各前記通信線によって前記デバイス間で授受される信号に基づいて該通信線の状態を確認して、該パラレル伝送路を使用した該デバイス間で処理可能な機能と処理不可能な機能を解析する解析手段を、備えていることを特徴とする請求項１記載のパラレル伝送路状態確認装置。
3. 前記開始確認手段は、
   一方の前記デバイスから前記特定通信線のうちの１本を使用した他方の前記デバイスへ所定の接続検知開始パルス信号を出力させ、該接続検知開始パルス信号に応じて、他方の該デバイスから一方の該デバイスへ該特定通信線のうち他の１本を使用した応答パルス信号を出力させることを特徴とする請求項１または請求項２記載のパラレル伝送路状態確認装置。
4. 前記接続状態確認手段は、
   前記パラレル伝送路の前記特定通信線以外の所定数の前記通信線において、前記デバイス間で通常動作時に信号を出力する方向に、出力側の該デバイスから所定の接続確認信号を出力させるとともに、該特定通信線に該接続確認信号の出力を通知するタイミング信号を出力させ、該タイミング信号を受信した受信側の該デバイスに、該接続確認信号に対する応答信号を該特定通信線を用いて出力させることを特徴とする請求項１から請求項３のいずれかに記載のパラレル伝送路状態確認装置。
5. 前記終了確認手段は、
   一方の前記デバイスから前記特定通信線のうちの１本を使用した他方の前記デバイスへ所定の接続検知終了パルス信号を出力させ、該接続検知終了パルス信号に応じて、他方の該デバイスから一方の該デバイスへ該特定通信線のうち他の１本を使用した応答パルス信号を出力させることを特徴とする請求項１から請求項４のいずれかに記載のパラレル伝送路状態確認装置。
6. 前記接続状態確認手段は、
   前記パラレル伝送路の前記特定通信線以外の全ての前記通信線において、前記デバイス間で通常動作時に信号を出力する方向に、出力側の該デバイスから前記接続確認信号を出力させるとともに、該特定通信線に該信号の方向と同じ方向に前記タイミング信号を出力させ、該タイミング信号を受信した受信側の該デバイスに、該接続確認信号に対する応答信号を該特定通信線を用いて出力させる処理を、該通信線毎に順番に繰り返し行わせることを特徴とする請求項４記載のパラレル伝送路状態確認装置。
7. 前記接続状態確認手段は、
   前記パラレル伝送路の前記特定通信線以外の全ての前記通信線のうち、前記デバイス間で通常動作時に信号を出力する方向が同じ通信線同士を纏めて該信号の方向に、該信号の出力側の該デバイスから前記接続確認信号を出力させるとともに、該特定通信線に該信号の方向と同じ方向に前記タイミング信号を出力させ、該タイミング信号を受信した受信側の該デバイスに、該接続確認信号に対する応答信号を該特定通信線を用いて出力させる処理を、該信号の方向毎に行わせることを特徴とする請求項４記載のパラレル伝送路状態確認装置。
8. 複数の通信線からなるパラレル伝送路で接続されるデバイス間で信号の授受を行って種々の画像処理を行う画像処理装置において、
   前記パラレル伝送路の接続状態を確認するパラレル伝送路状態確認部として、請求項１から請求項７のいずれかに記載のパラレル伝送路状態確認装置を搭載していることを特徴とする画像処理装置。
9. デバイス間を複数の通信線でパラレルに接続するパラレル伝送路の該通信線のうち、２本の通信線を特定通信線として、該特定通信線を用いて前記デバイス間で、該通信線の接続状態確認処理の開始を確認する開始確認処理ステップと、
   ２本の前記特定通信線と他の所定数の前記通信線を用いて該他の通信線の接続確認を順次行って、他の全ての該通信線の接続状態を確認する接続状態確認処理ステップと、
   前記特定通信線を用いて前記接続状態確認処理ステップによる前記通信線の接続確認の終了を確認する終了確認処理ステップと、
   を有していることを特徴とするパラレル伝送路状態確認方法。
10. 制御プロセッサに、
    デバイス間を複数の通信線でパラレルに接続するパラレル伝送路の該通信線のうち、２本の通信線を特定通信線として、該特定通信線を用いて前記デバイス間で、該通信線の接続状態確認処理の開始を確認する開始確認処理と、
    ２本の前記特定通信線と他の所定数の前記通信線を用いて該他の通信線の接続確認を順次行って、他の全ての該通信線の接続状態を確認する接続状態確認処理と、
    前記特定通信線を用いて前記接続状態確認処理による前記通信線の接続確認の終了を確認する終了確認処理と、
    を実行させることを特徴とするパラレル伝送路状態確認プログラム。