従来より、交流で使用するSSRとして、図13に示すような回路構成を有するものがある。このSSR8は、LED(発光ダイオード)等の発光素子1および点弧用の双方向フォトサイリスタ2から成る光点弧カプラ3と、負荷を実制御するための双方向サイリスタ(以下、メインサイリスタと言う場合もある)4と、抵抗器5や容量6等で成るスナバ回路7とで構成されている。
また、上記SSR8を構成する光点弧カプラ3の等価回路図は、図14に示す通りである。双方向フォトサイリスタ2は、CH(チャネル)1のフォトサイリスタ9とCH2のフォトサイリスタ10とで構成されている。そして、CH1のフォトサイリスタ9は、PNPトランジスタQ1のベースをNPNトランジスタQ2のコレクタに接続する一方、PNPトランジスタQ1のコレクタをNPNトランジスタQ2のベースに接続して構成されている。同様に、CH2のフォトサイリスタ10は、PNPトランジスタQ3のベースをNPNトランジスタQ4のコレクタに接続する一方、PNPトランジスタQ3のコレクタをNPNトランジスタQ4のベースに接続して構成されている。
さらに、上記CH1側においては、PNPトランジスタQ1のエミッタが直接電極T1に接続されている。一方、NPNトランジスタQ2のエミッタは直接に、ベースはゲート抵抗11を介して、電極T2に接続されている。同様に、CH2側においては、PNPトランジスタQ3のエミッタが直接電極T2に接続されている。一方、NPNトランジスタQ4のエミッタは直接に、ベースはゲート抵抗12を介して、電極T1に接続されている。
上記構成を有する光点弧カプラ3は、以下のように動作する。すなわち、図14において、電極T1‐電極T2間に素子のオン電圧(約1.5V)よりも高い電圧の電源電圧がバイアスされている条件下で、先ず、電極T1側が電極T2側よりも正電位にある場合は、LED1からの光信号を双方向フォトサイリスタ2が受光すると、CH1側のNPNトランジスタQ2がオン状態となる。そうすると、CH1側のPNPトランジスタQ1のベース電流が引き出されることになり、このPNPトランジスタQ1がオンする。続いて、PNPトランジスタQ1のコレクタ電流によってCH1側のNPNトランジスタQ2にベース電流が供給され、正帰還によりCH1側のPNPN部がオンして、電極T1から電極T2へ交流回路の負荷に応じたオン電流が流れる。その場合、CH2側では、バイアス印加の向きが逆であるからPNPN部の正帰還が起こらず、1次光電流のみが流れる。
一方、上記電極T2側が電極T1側よりも正電位にある場合には、CH2側のPNPN部が、上述の場合と全く同様に正帰還動作してオンし、CH1側では1次光電流のみが流れる。
こうして、上記CH1側のPNPN部またはCH2側のPNPN部がオン動作すると、この電流がメインサイリスタ4のゲートに流れ込み、メインサイリスタ4をオンさせるのである。
上述のような上記光トリガ用の双方向フォトサイリスタ2と、負荷を実制御するための双方向サイリスタであるメインサイリスタ4とのハイブリッド構成を有するSSR8は、電流容量を大きくできるという特徴を有している。その理由は、バーティカル型のチップ構造を採用しているために、電流経路がPNPN素子の面積に比例して増えるためチップサイズを小さくできるからである。つまり、コストに対する効率がよい構造であるといえる。
これに対し、不利な点は、(1) バーティカル型のチップ構造を得るために、アイソレーションやメサ構造を採用する必要があり、作り難い。(2) 上記(1)のためにプロセスコストが高い。(3) メインサイリスタ4は、光でトリガができない(メインサイリスタ4のトリガ電流としては約10mAが必要であり、光励起で発生するキャリア電流では大幅に不足するため)。
近年、電子業界を取り巻く経済環境は益々厳しくなってきており、電子機器のコストの削減や軽便性の向上が益々強く望まれるようになってきている。このような要求に対応するために、図13に示すような構成を有する従来のSSRにおいて、例えば、部品点数を削減するため、メインサイリスタ4を省略して図12に示すような回路構成のSSRを作製し、上記光トリガ用の双方向フォトサイリスタのみでダイレクトに負荷を制御する試みがなされている。
このように、メインサイリスタを省略した回路構成のSSRを作製でき、ダイレクトに負荷を制御できる上記光トリガ用の双方向フォトサイリスタとして、特許第4065825号公報(特許文献1)に開示された双方向フォトサイリスタチップがある。
図15は、上記特許文献1に開示された双方向フォトサイリスタチップにおける概略パターンレイアウトを示す。また、図16および図17は、図15におけるB‐B’矢視断面概略図である。尚、図16は光オン時の状態を示し、図17は光オフ時である電圧反転時(転流時)の状態を示す。
上記従来の双方向フォトサイリスタチップにおいては、平面的には、図15に示すように、中心線A‐A’とこの中心線に直交する線分B‐B’との交点に対して180度の回転対称に、つまり上記交点に対して点対称のパターンを有している。また、断面的には、図16および図17に示すように、中心線A‐A’と直交する垂直方向の線分C‐C’に対して左右対称に構成されている。以下、中心線A‐A’および線分C‐C’に対して左側のフォトサイリスタをCH1のフォトサイリスタ20aと称する一方、右側のフォトサイリスタをCH2のフォトサイリスタ20bと称する。
図15,図16および図17において、21はN型シリコン基板、22は高濃度N型拡散領域22aと高濃度P型拡散領域22bとから構成されたショートダイオード(チャネル分離領域)、23はアノード拡散領域(P型)、24はゲート拡散領域(P型)、25はカソード拡散領域(N型)、26はゲート抵抗領域、27はチャネルストッパとしての高濃度N型拡散領域、23a,24a,27aはAl電極である。また、T1,T2はリードフレーム、28a,28b,28a’,28b’はAuワイヤ、29はショットキーバリアダイオードである。
上記構成によれば、双方向フォトサイリスタにおける重要な設計パラメータである転流特性を大幅に向上させることができる。したがって、本双方向フォトサイリスタをSSRの光点弧カプラとして用いることによって、メインサイリスタを省略することが可能になるのである。
ここで、上記「転流特性」とは、転流失敗を起こすこと無く制御可能な最大の動作電流値Icomを表す特性のことである。そして、上記特許文献1に開示された双方向フォトサイリスタチップにおいては、N型シリコン基板21の表面側にショートダイオード22を有している。したがって、図17に示すように、ショートダイオード22によって、転流時において、N型シリコン基板21内の少数キャリア30が回収される。その結果、上記CH2側の正帰還作用によってCH2のフォトサイリスタ20bがオンするという誤動作(転流失敗)が抑制されて、転流特性が改善されるのである。
上述のように、上記特許文献1に開示された双方向フォトサイリスタチップは、光トリガを目的とした双方向フォトサイリスタであって、負荷を実制御するためのドライバー素子の目的としても作製されており、それらの目的に適したラテラル構造を有している。そのために、プレーナー構造のために作り易く、プロセスコストが安価であるという利点がある。
また、上記従来の特許文献1に開示された双方向フォトサイリスタチップは、電流容量(定格電流)が1A以下(≒サージ耐圧10A以下に相当)のSSRを作成するのには有効である。ところが、電流容量が1Aより大きなSSRへの適用は、効率(=性能/コスト)に劣りが見え始めると言う問題がある。ここで、上記「性能」とは、「サージ耐圧」と「転流特性」と「臨界オフ電圧上昇率dV/dt特性(以下、単にdV/dt特性と言う)」とである。
以下、この発明を図示の実施の形態により詳細に説明する。
・第1実施の形態
図1は、本実施の形態の双方向フォトサイリスタチップにおける概略パターンレイアウトを示す。本双方向フォトサイリスタチップ40は、例えば、図15に示す上記特許文献1に開示された双方向フォトサイリスタチップのごとく、中心線とこの中心線に直交する線分との交点に対して点対称のパターンを有するCH1のフォトサイリスタとCH2のフォトサイリスタとを含む双方向フォトサイリスタを最小単位のセル42と定義した場合、1つの半導体チップ上に任意の数のセル42を搭載したものである。ここで、上記CH1の第1フォトサイリスタ42aおよびCH2の第2フォトサイリスタ42bは、アノード拡散領域43とゲート拡散領域44とカソード拡散領域45とを有している。また、矢印は電流の流れる方向を示す。
本双方向フォトサイリスタチップ40は、例えばN型シリコンウェハ上に上記双方向フォトサイリスタでなる複数のセル42をマトリクス状に形成する。そして、所望のセル数になるようにダイシングによって切り出し、各セル42間をワイヤー接続(図示せず)することによって形成される。
以下、上記セル42の具体的構成について説明する。
図2は、本実施の形態の上記セル42を構成する双方向フォトサイリスタにおける概略パターンレイアウトを示し、図3は図2におけるD‐D'矢視断面概略図である。
本実施の形態における上記セル42(双方向フォトサイリスタ)は、図2および図3に示すように、セル42を構成するN型シリコン基板41の表面に、互いに離間して形成されたCH1の第1フォトサイリスタ42aとCH2の第2フォトサイリスタ42bとで構成されている。
上記第1フォトサイリスタ42aおよび第2フォトサイリスタ42bは、夫々、P型のアノード拡散領域43と、アノード拡散領域43に対向するP型のゲート拡散領域44と、ゲート拡散領域44内にアノード拡散領域43に対向して形成されたN型のカソード拡散領域45を有している。こうして、アノード拡散領域43からカソード拡散領域45に向かってPNPN部が形成される。尚、46はゲート抵抗領域である。
また、上記セル42の周辺に沿って、N型シリコン基板21の表面側に、例えば高濃度N型拡散領域と高濃度P型拡散領域とで構成されたショートダイオード47で成るチャネル分離構造が形成されている。また、アノード拡散領域43を覆うようにAl電極(破線表示)43aが形成され、ゲート拡散領域44,カソード拡散領域45およびゲート抵抗領域46を覆うようにAl電極(破線表示)44aが形成されている。
上記セル42(双方向フォトサイリスタ)は、平面的には、図2に示すように、中心線E‐E’とこの中心線に直交する線分D‐D’との交点に対して180度の回転対称に、つまり上記交点に対して略点対称のパターンを有している。また、断面的には、図3に示すように、中心線E‐E’と直交する垂直方向の線分F‐F’に対して略左右対称に構成されている。すなわち、中心線E‐E’および線分F‐F’に対して、左側のフォトサイリスタが上記CH1の第1フォトサイリスタ42aであり、右側のフォトサイリスタが上記CH2の第2フォトサイリスタ42bである。
さらに、上記CH1の第1フォトサイリスタ42aのアノード拡散領域43上のAl電極43aと、CH2の第2フォトサイリスタ42bのカソード拡散領域45上のAl電極44aとが、Auワイヤ48a,48bによってリードフレームT1に接続されている。また、CH1の第1フォトサイリスタ42aにおけるカソード拡散領域45上のAl電極44aと、CH2の第2フォトサイリスタ42bにおけるアノード拡散領域43上のAl電極43aとが、Auワイヤ48a’,48b’によってリードフレームT2に接続されている。こうして、CH1の第1フォトサイリスタ42aとCH2の第2フォトサイリスタ42bとが、逆並列にワイヤーボンドで配線されている。
さらに、本セル42では、上記第1フォトサイリスタ42aおよび第2フォトサイリスタ42bにおいて、アノード拡散領域43およびカソード拡散領域45の長手方向を第1方向、この第1方向に垂直な方向であってN型シリコン基板41の表面に略平行な方向を第2方向とした場合に、上記第2方向において、セル42の外周面のうちゲート拡散領域44に対向する外周面と当該ゲート拡散領域44との間の距離Xを、400μm以内に設定している。
以下、図4および図5を参照しながら、転流特性IcomがX≦400μmの領域で改善される理由について説明する。図4および図5は、図3と同じ、図2のD‐D’矢視断面概略図であり、上記距離Xは「X≦400μm」である。但し、図4は光オン時の状態を示し、図5は光オフ時である電圧反転時(転流時)の状態を示す。
図4に示すように、上記CH1側における第1フォトサイリスタ42aのオン時に発生した少数キャリア49は、図5に示す転流時には、本双方向フォトサイリスタの電位勾配によって、CH1の第1フォトサイリスタ42aにおけるアノード拡散領域43、あるいは、CH2の第2フォトサイリスタ42bにおけるゲート拡散領域44に回収される。その場合に、CH2側のゲート拡散領域44に回収される少数キャリアの量がある臨界値を超えると、CH2の第2フォトサイリスタ42bにおける上記PNPN部を構成するNPNトランジスタがオンし、CH2の第2フォトサイリスタ42bの正帰還を促して、第2フォトサイリスタ42bがオンして、上記「転流失敗」を招くことになる。
そこで、上記「転流失敗」を抑制するためには、できる限り動作電流の臨界値Icomを増大させる必要がある。そして、Icomを増大させるためには、CH2側のゲート拡散領域44に回収される少数キャリアの量を抑制する必要がある。
ここで、上記CH1の第1フォトサイリスタ42aにおけるセル42の外周面とゲート拡散領域44との間の距離Xを縮小すると、図4に示すようにオン時にCH1側で発生した少数キャリア49が、CH2側に移動する前に、図5に示すように、CH1側のセル42の外周面におけるN型シリコン基板21の表面に形成されたショートダイオード47に回収されることになる。
したがって、上記セル42の外周面とゲート拡散層44との距離Xは、本双方向フォトサイリスタにおける上記転流特性以外の特性(例えば、耐圧等の特性)を満足した上で、最大限に縮小することが望ましい。特に、X≦400μmとすることが望ましい。
このように、本実施の形態においては、上記第1フォトサイリスタ42aおよび第2フォトサイリスタ42bは、上記第2方向において、セル42の外周面とゲート拡散領域44との間の距離Xを、400μm以内に設定している。
したがって、例えば、オン時に上記CH1側で発生した少数キャリア49が、CH2側に移動する前に、図5に示すように、CH1側のセル42の外周面上に形成されたショートダイオード47に回収されることになる。その結果、上記ショットキーバリアダイオードや上記チャネル分離領域が無くても、上記転流特性を大幅に向上させることができる。
そのために、セル42の面積の増大を抑制し、且つ1セル42で光点弧して負荷を制御する機能を有してSSRのメインサイリスタを省略できる、安価な双方向フォトサイリスタを得ることができるのである。
ところで、上記構成におけるセル42(双方向フォトサイリスタ)において、高電流化を図るためには、突入電流のサージ耐量を上げて定格電流値を上げる必要がある。一般的には、定格電流値の10倍の突入電流サージ耐量が必要とされ、例えば定格電流値が0.3Aである定格品の場合には、3Aの突入電流サージ耐量が必要とされている。
図2に示す双方向フォトサイリスタのパターンレイアウトにおいて、CH1の第1フォトサイリスタ42aおよびCH2の第2フォトサイリスタ42bにおける互いに対向する一直線状の側辺を有するアノード拡散領域43とゲート拡散領域44/カソード拡散領域45との間に突入電流であるサージ電流を流すと、図4に示すように、アノード拡散領域43の側部から横の方向(ラテラル方向)へ流れる電流が、ゲート拡散領域44/カソード拡散領域45の上記第1方向中央部に集中して接合破壊が発生してしまう。したがって、本双方向フォトサイリスタチップの高電流化を図る上で、セル42の上記第1方向中央部への電流集中を緩和する必要がある。
本実施の形態では、上記アノード拡散領域43とゲート拡散領域44とカソード拡散領域45とのパターン構造の変更によって、セル42の上記第1方向中央部への電流集中の緩和を図るようにしている。すなわち、本実施の形態においては、カソード拡散領域45におけるアノード拡散領域43に対向する側辺の形状を変更することによって、セル42の上記第1方向中央部への電流集中を緩和する。
図6は、図2に示すパターンレイアウトにおける上記第1フォトサイリスタ42a側のアノード拡散領域43とゲート拡散領域44とカソード拡散領域45とのパターン概略図を示す。図6において、アノード拡散領域43およびゲート拡散領域44のパターンは、図2に示すパターンレイアウトの場合と同様に矩形を成している。これに対し、カソード拡散領域45のパターンは、アノード拡散領域43に対向する側辺45aの上記第1方向中央部に、矩形状の切り欠き部50を形成している。
こうすることによって、上記アノード拡散領域43と、ゲート拡散領域44/カソード拡散領域45(ゲート拡散領域44とカソード拡散領域45との複合体)との間に突入電流が流れた場合に、アノード拡散領域43からゲート拡散領域44/カソード拡散領域45に供給される電流のうち上記第1方向中央部に集中している電流の一部が、切り欠き部50における中央壁50aよりもPゲート接合面からの距離が近い両側壁50b,50cに向かって流れる。尚、上記「Pゲート接合面」とは、P型のゲート拡散領域44におけるN型シリコン基板41との接合面であり、ゲート拡散領域44のアノード拡散領域43に対向する側面である。
こうして、上記ゲート拡散領域44/カソード拡散領域45の上記第1方向中央部に集中している電流が両側壁50b,50cに分散されることによって、上記第1方向中央部への電流集中が緩和される。その結果、ゲート拡散領域44/カソード拡散領域45の接合破壊が防止されて、突入電流サージ耐圧を上げることができるのである。
ここで、上記ゲート拡散領域44/カソード拡散領域45の接合破壊は、破壊の初動においては、接合が相対的に最も浅いカソード拡散領域45が破壊され、その後破壊はゲート拡散領域44に波及する。ゲート拡散領域44/カソード拡散領域45の何れの箇所まで接合破壊が進むかは突入電流量に依存し、カソード拡散領域45のみの破壊で接合破壊が留まる場合もある。
尚、本実施の形態においては、上記カソード拡散領域45の形状を変更することによって、セル42の上記第1方向中央部への電流集中を緩和するようにしている。しかしながら、この発明はこれに限定されるものではなく、ゲート拡散領域44の形状、ゲート拡散領域44およびカソード拡散領域45の形状、アノード拡散領域43の形状、アノード拡散領域43,ゲート拡散領域44およびカソード拡散領域45の形状を変更しても差し支えない。要は、アノード拡散領域43とゲート拡散領域44とカソード拡散領域45との少なくとも何れか一つパターン形状を変更すれば良いのである。
図7は、本実施の形態における双方向フォトサイリスタチップのコストパフォーマンスを示す。図7から分かるように、コストはチップ面積と正比例の関係にある。また、サージ耐量はチップ面積と正比例の関係にあり、各セル42間における最適化構造のバランスが維持されている。また、ノイズ耐量(上記dV/dt特性)はチップ面積と正比例の関係にあり、上記最適化構造のバランスが維持されている。
図8には、図7との対比のため、セル42を構成する双方向フォトサイリスタと同じ構造を有する1個の双方向フォトサイリスタで成る双方向フォトサイリスタチップのコストパフォーマンスを示す。図8から分かるように、コストはチップ面積と正比例の関係にある。また、サージ耐量はチップ面積に比例して向上しない。その理由は、電流集中箇所に偏りがあり、電流増加に伴って電流集中箇所間に電流差が生ずるためである。その結果、両CHのフォトサイリスタ間における最適化構造のバランスが崩れる。また、ノイズ耐量(上記dV/dt特性)はチップ面積に比例して向上しない。その理由は、チップ面積の増大により、ゲート接合容量の増加と、カソード拡散領域/ゲート拡散領域の面積比の低下とが起こり、dV/dt特性の低下が生ずるためである。その結果、上記最適化構造のバランスが崩れるのである。
以上のごとく、本実施の形態の上記セル42においては、アノード拡散領域43とゲート拡散領域44とカソード拡散領域45との少なくとも何れか一つパターン形状を変更することによって、セル42のサイズを増大させずにセル42の上記第1方向中央部への電流集中を緩和し、突入電流サージ耐圧を上げて高電流化を図っている。
さらに、上記セル42の外周面とゲート拡散領域44との間の距離Xを400μm以内に設定することによって、例えば、オン時に上記CH1側で発生した少数キャリア49をセル42の外周面上に形成されたショートダイオード47に回収して、上記転流特性の大幅な向上を図っている。
さらに、上記高電流化を図るに際してセル42のサイズを増大させないようにすることにより、dV/dt特性の低下の抑制を図っている。
そして、上述のようにして、上記「サージ耐圧」と「転流特性」と「dV/dt特性」とが最適化された一つのセル42を複数搭載して,双方向フォトサイリスタチップを構成している。したがって、電流容量が1A以下(サージ耐圧10A以下に相当)のSSRを動作可能な能力の双方向フォトサイリスタを最小単位のセル42として、1Aより大きな電流容量のSSRへの適用を可能にする双方向フォトサイリスタチップを構築することができるのである。
例えば、上述のようにして、0.6Aで最適設計されたセル42を複数用いて、セル42が2並列に配置された双方向フォトサイリスタチップを構築すれば、1.2AのSSRを作製することが可能になる。
すなわち、1Aより大きな高電流容量のSSRを一つの双方向フォトサイリスタチップで実現するためには、上記「サージ耐圧」と「転流特性」と「dV/dt特性」との総ての課題を解決する必要があり、現時点では実現できていない。そこで、通常は、図13に示すような、光トリガ用の双方向フォトサイリスタと負荷を実制御するための双方向サイリスタとのハイブリッド構成で実現している。しかしながら、コストが高く、安価なメカニカルリレーには価格面で及ばない。
本実施の形態によれば、上記「サージ耐圧」と「転流特性」と「dV/dt特性」とが最適化された一種類のセル42を作成すれば、それを所望数だけ用いることで、高電流容量であって電流容量が異なるSSRのラインナップを可能にする双方向フォトサイリスタチップを作製でき、開発効率(開発人員と手番短縮)を大幅に向上することが可能になる。また、安価なメカニカルリレーの代替を可能にする安価なSSRを作製することが可能になる。
さらに、ウエハープロセスにおいては、1種類のセル42を生産すれば良いので、生産性が向上し、在庫もミニマイズされ、多品種少量生産を回避することができる。また、品質管理や改善取り組みも効率よく進められるので、工程の一元管理による品質の安定化や向上を図ることができる。
尚、本実施の形態においては、上記ショートダイオード47を、セル42の外周面全体に形成している。しかしながら、この発明は、外周面全体に限定されるものではなく、セル42の外周面のうち少なくともゲート拡散領域44に対向する外周面を含む隣接するセル42との間に形成されていれば良い。
また、上記ショートダイオード47に限らず、ショットキーバリアダイオード等を用いることも可能である。
・第2実施の形態
図9は、本実施の形態の双方向フォトサイリスタチップにおける上記セルの配線構造を示す。本双方向フォトサイリスタチップ40には、上記第1実施の形態の場合と同様に、中心線とこの中心線に直交する線分との交点に対して点対称のパターンを有するCH1の第1フォトサイリスタ42aとCH2の第2フォトサイリスタ42bとを含む双方向フォトサイリスタで成るセル42が、任意の数だけ搭載されている。
上記第1実施の形態において上記セル42を構成している双方向フォトサイリスタは、リードフレームT1およびリードフレームT2によって、CH1の第1フォトサイリスタ42aとCH2の第2フォトサイリスタ42bとが、逆並列に配線されている。したがって、CH1の第1フォトサイリスタ42aとCH2の第2フォトサイリスタ42bとが交互に点弧して、リードフレームT1からリードフレームT2へとリードフレームT2からリードフレームT1へとの双方向のAC動作使用になっている。
これに対し、本実施の形態においては、上記CH1の第1フォトサイリスタ42aのアノード拡散領域43上のAl電極43aと、CH2の第2フォトサイリスタ42bのアノード拡散領域43上のAl電極43aとが、Auワイヤ51a,51bによってリードフレームAに接続されている。また、CH1の第1フォトサイリスタ42aにおけるカソード拡散領域45上のAl電極44aと、CH2の第2フォトサイリスタ42bにおけるカソード拡散領域45上のAl電極44aとが、Auワイヤ52a,52bによってリードフレームKに接続されている。こうして、CH1の第1フォトサイリスタ42aとCH2の第2フォトサイリスタ42bとが、順並列にワイヤーボンドで配線されている。
上記構成を有するセル42は、以下のように動作する。すなわち、上記リードフレームA‐リードフレームK間に、リードフレームA側がリードフレームK側よりも素子のオン電圧よりも高い電圧の直流電圧がバイアスされた場合には、LED等からの光がセル42に入射すると、CH1の第1フォトサイリスタ42aとCH2の第2フォトサイリスタ42bとにおいて、N型シリコン基板41とPゲート拡散領域44とカソード拡散領域45とでなるNPNトランジスタのN型シリコン基板41におけるPゲート拡散領域44との境界に多数のキャリア(正孔)が発生し、Pゲート拡散領域44に光電流が発生する。そして、この光電流の寄与によって上記NPNトランジスタがオン状態となる。そして、正帰還によって、アノード拡散領域43からカソード拡散領域45に向かって形成されたPNPN部がオンして、図9に矢印で示すように、リードフレームAからリードフレームKへの一方向に回路の負荷に応じたオン電流が流れる。
以上のごとく、本実施の形態においては、上記セル42を構成しているCH1の第1フォトサイリスタ42aとCH2の第2フォトサイリスタ42bとをリードフレームAおよびリードフレームKによって順並列に配線して、リードフレームAからリードフレームKへの一方向のDC動作使用にしている。その場合、セル42の構成は、双方向のAC動作使用になっている上記第1実施の形態におけるセル42と全く同様である。
すなわち、本実施の形態によれば、セル42に対する配線を変えるだけで、双方向のAC動作使用の双方向フォトサイリスタチップと一方向のDC動作使用の双方向フォトサイリスタチップとに自在に使用を変更することが可能になるのである。そして、上記DC動作使用の双方向フォトサイリスタチップを用いてDC用途のSSRを作成した場合には、上記AC動作使用の双方向フォトサイリスタチップを用いて作成したAC用途のSSRに対して、電流容量を2倍に上げることができる。したがって、更なる大電流容量のSSRへの適用を可能にすることができるのである。
・第3実施の形態
図10は、本実施の形態の双方向フォトサイリスタチップにおける上記セル間の配線構造を示す。本実施の形態の双方向フォトサイリスタチップ40は、2個のセル(双方向フォトサイリスタ)42で構成されている。そして、各セル42においては、上記第1実施の形態の場合と同様に、CH1の第1フォトサイリスタ42aのアノード拡散領域43と、CH2の第2フォトサイリスタ42bのカソード拡散領域45とが、内部配線53によって互いに接続されている。また、CH1の第1フォトサイリスタ42aのカソード拡散領域45と、CH2の第2フォトサイリスタ42bのアノード拡散領域43とが、内部配線54によって互いに接続されている。
さらに、上記2個のセル(双方向フォトサイリスタ)42において、CH1の第1フォトサイリスタ42aのアノード拡散領域43上のAl電極43aの夫々が、Auワイヤ55a,55bによってリードフレームT2に接続されている。また、CH1の第1フォトサイリスタ42aのカソード拡散領域45上のAl電極44aの夫々が、Auワイヤ56a,56bによってリードフレームT1に接続されている。こうして、2個のセル42が並列にワイヤーボンドで接続されて、各セル42におけるCH1の第1フォトサイリスタ42aとCH2の第2フォトサイリスタ42bとが逆並列に配線されている。
上記構成を有する双方向フォトサイリスタチップ40においては、上記第1実施の形態の場合と同様に、上記リードフレームT2‐リードフレームT1間に素子のオン電圧よりも高い電圧の電源電圧がバイアスされている条件下で、先ず、リードフレームT2側がリードフレームT1側よりも正電位にある場合には、LED等からの光が双方向フォトサイリスタチップ40に入射すると、各セル42において上記第1実施の形態の場合と同様の動作が行われてCH1側のPNPN部が正帰還動作によってオンして、図10に実線の矢印で示すようにアノード拡散領域43からゲート拡散領域44/カソード拡散領域45へ電流が流れる。その場合、CH2側では、バイアス印加の向きが逆であるからPNPN部の正帰還が起こらず、1次光電流のみが流れる。
一方、上記リードフレームT1側がリードフレームT2側よりも正電位にある場合には、CH2側のPNPN部が、上述の場合と全く同様に正帰還動作してオンし、CH1側では1次光電流のみが流れる。
その結果、リードフレームT2‐リードフレームT1間において双方向に、回路の負荷に応じたオン電流が流れる。
以上のごとく、本実施の形態においては、上記双方向フォトサイリスタチップ40を構成している各セル42においては、CH1の第1フォトサイリスタ42aとCH2の第2フォトサイリスタ42bとを内部配線53および内部配線54によって逆並列に配線する。さらに、各セル42間において、CH1の第1フォトサイリスタ42aのアノード拡散領域43上のAl電極43aの夫々を、Auワイヤ55a,55bによりリードフレームT2に接続する一方、CH1の第1フォトサイリスタ42aのカソード拡散領域45上のAl電極44aの夫々を、Auワイヤ56a,56bによってリードフレームT1に接続している。このように、2個のセル42を並列にワイヤーボンドで接続して、各セル42におけるCH1の第1フォトサイリスタ42aとCH2の第2フォトサイリスタ42bとを、逆並列に配線している。
その場合、各セル42の構成は全く同様である。したがって、本実施の形態によれば、各セル42を並列に接続するだけで、簡単にセル42の数が2個の双方向のAC動作使用の双方向フォトサイリスタチップを構成することが可能になるのである。
尚、本実施の形態においては、上記各セル42の並列接続を、CH1の第1フォトサイリスタ42aのAl電極43a同士およびCH1の第1フォトサイリスタ42aAl電極44a同士を接続することによって行っているが、この発明はそれに限定されるものではない。例えば、CH2の第2フォトサイリスタ42bのAl電極43a同士およびCH2の第2フォトサイリスタ42bのAl電極44a同士を接続しても差し支えない。さらに、CH1の第1フォトサイリスタ42aのAl電極43aとCH2の第2フォトサイリスタ42bのAl電極44aとの何れか一方をリードフレームT1に、および、CH1の第1フォトサイリスタ42aのAl電極44aとCH2の第2フォトサイリスタ42bのAl電極43aとの何れか一方をリードフレームT2に、接続しても差し支えない。
・第4実施の形態
図11は、本実施の形態の双方向フォトサイリスタチップにおける上記セル間の配線構造を示す。本実施の形態の双方向フォトサイリスタチップ40は、4個のセル(双方向フォトサイリスタ)42で構成されている。各セル42の構造および内部配線は、上記第3実施の形態におけるセル42の場合と同様である。
本実施の形態においては、上記4個のセル42におけるCH1の第1フォトサイリスタ42aのアノード拡散領域43上のAl電極43aの夫々が、Auワイヤ57a〜57dによりリードフレームT1に接続されている。また、CH1の第1フォトサイリスタ42aのカソード拡散領域45上のAl電極44aの夫々が、Auワイヤ58a〜58dによってリードフレームT2に接続されている。こうして、4個のセル42が並列にワイヤーボンドで接続されて、各セル42におけるCH1の第1フォトサイリスタ42aとCH2の第2フォトサイリスタ42bとが、逆並列に配線されている。
図11においては、上記双方向フォトサイリスタチップ40を、4個のセル42で構成しているが、4個に限定されるものではなく、3個や5個以上であっても構わない。
以上のごとく、本実施の形態によれば、上記双方向フォトサイリスタチップ40を構成しているセル42の数が3個以上であっても、単に、各セル42におけるCH1の第1フォトサイリスタ42aのAl電極43aおよびCH2の第2フォトサイリスタ42bのAl電極44aの何れか一方をリードフレームT1に、CH1の第1フォトサイリスタ42aのAl電極44aおよびCH2の第2フォトサイリスタ42bのAl電極43aの何れか一方をリードフレームT2に接続するだけで、高電流容量のSSRに適用可能な双方向のAC動作使用の双方向フォトサイリスタチップを形成することができる。
尚、上記第3実施の形態および第4実施の形態においては、CH1の第1フォトサイリスタ42aとCH2の第2フォトサイリスタ42bとを逆並列に配線したセル42同士を、並列に接続することによって、双方向のAC動作使用の双方向フォトサイリスタチップ40を構成する場合を例示している。
しかしながら、この発明は、上記双方向のAC動作使用の双方向フォトサイリスタチップに限定されるものではなく、各セル42において、CH1の第1フォトサイリスタ42aのアノード拡散領域43上のAl電極43aと、CH2の第2フォトサイリスタ42bのアノード拡散領域43上のAl電極43aとを、上記内部配線によって接続する一方、CH1の第1フォトサイリスタ42aのカソード拡散領域45上のAl電極44aと、CH2の第2フォトサイリスタ42bのカソード拡散領域45上のAl電極44aとを、上記内部配線によって接続して、順並列に配線する。そして、各セル42間において、CH1の第1フォトサイリスタ42aのAl電極43aとCH2の第2フォトサイリスタ42bのAl電極43aとの何れか一方の夫々を、Auワイヤによって第1リードフレームに接続する。一方、CH1の第1フォトサイリスタ42aのAl電極44aとCH2の第2フォトサイリスタ42bのAl電極44aとの何れか一方の夫々を、Auワイヤによって第2リードフレームに接続する。
こうして、複数個のセル42を並列にワイヤーボンドで接続して、各セル42におけるCH1の第1フォトサイリスタ42aとCH2の第2フォトサイリスタ42bとを、順並列に配線することによって、一方向のDC動作使用の双方向フォトサイリスタチップを構成することも可能である。
すなわち、この発明によれば、各セル42の内部構造を変えることなく、各セル42の内部配線と各セル42間の配線とを変更するだけで、簡単に一方向のDC動作使用の双方向フォトサイリスタチップ40と双方向のAC動作使用の双方向フォトサイリスタチップとを、作成することができるのである。
尚且つ、その場合に双方向フォトサイリスタチップに搭載するセル42の数を変更するだけで、目的とする電流容量のSSRを作成可能にする双方向フォトサイリスタチップを提供することが可能になる。その際に、個々のセル42における突入電流サージ耐量,転流特性およびdV/dt特性の基本性能を最適化しておくことによって、1Aより大きな高電流容量のSSRへの適用が可能は双方向フォトサイリスタチップを構築することができるのである。
尚、上記第1実施の形態〜第4実施の形態においては、双方向フォトサイリスタチップ40に搭載されている各セル42の周辺に形成されるチャネル分離構造を、ショートダイオード47で構成している。その場合には、各セル42の転流特性が、ショートダイオード47の性能で決まることになる。
そこで、さらなる転流特性の向上を図るために、各セル42の境界にはチャネル分離構造としての分離溝を形成し、双方向フォトサイリスタチップ40の外周面をダイシング面としても良い。こうして、各セル42の周辺を開放端とすることにより、転流特性のさらなる向上を図ることができる。但し、この場合でも、各セル42の転流特性が、分離溝の深さや幅に依存する。
そこで、シリコンウェハ上にマトリクス状に形成された複数のセル42を、ダイシングによって個々のセル42に切り離す。そして、切り離された個々のセル42を所望の数だけ基板上にマトリクス状に所定の間隔を空けて実装して、双方向フォトサイリスタチップ40を形成しても良い。このように、ダイシングによって切り出された個々のセル42では、理論的には転流誤動作は起きないので転流特性は最良となる。
但し、この場合には、ダイシングや実装のために、得られる双方向フォトサイリスタチップ40のコストが高くなる。また、セル42間の間隔のバラツキにより、受光量のバラツキが発生する可能性がある。
また、上記第1実施の形態〜第4実施の形態では、P型アノード拡散領域43と、N型シリコン基板41と、P型ゲート拡散領域44と、N型カソード拡散領域45とで、PNPN部を形成している。しかしながら、N型アノード拡散領域と、P型シリコン基板と、N型ゲート拡散領域と、P型カソード拡散領域とで形成しても構わない。
・第5実施の形態
本実施の形態は、上記第1実施の形態から上記第4実施の形態までの何れかにおける双方向フォトサイリスタチップを用いた光点弧カプラ、および、その光点弧カプラを用いたSSRに関する。
図12は、本実施の形態におけるSSRの回路構成を示す。本実施の形態におけるSSRは、図13に示すような構成を有する従来のSSRにおいて、例えば、部品点数を削減するために、メインサイリスタ4を省略したものである。そこで、図12においては、図13に示すSSRと同じ部材には、図13と同じ番号を付している。
本実施の形態における光トリガ用の双方向フォトサイリスタ2としては、高電流化を図ることができるラテラル構造のPNPN素子を有すると共に、高電流容量のSSRに適用可能な、上記第1実施の形態〜上記第4実施の形態における双方向フォトサイリスタチップ40を用いている。したがって、この双方向フォトサイリスタ2と発光素子1とで成る光点弧カプラ3では、発光素子1からの光信号に応じてダイレクトに負荷を制御することが可能になる。また、高電流容量のSSRに適用することが可能になる。
さらに、本実施の形態におけるSSR8は、上記発光素子1からの光信号に応じてダイレクトに負荷を制御することを可能にすると共に、高電流容量のSSRに適用可能な光点弧カプラ3と、スナバ回路7とを用いている。したがって、負荷を制御するためのメインサイリスタを省略することが可能になり、部品点数の少ない安価で高電流容量のSSR8を実現できるのである。
尚、上記各実施の形態においては、図2および図3に示すように、CH1の第1フォトサイリスタ42aとCH2の第2フォトサイリスタ42bとは、共に、アノード拡散領域43がゲート拡散領域44よりも中心線E‐E’側に配置されている。
しかしながら、この発明は、必ずしも上記アノード拡散領域43がゲート拡散領域44よりも中心線E‐E’側に配置されている必要はない。CH1の第1フォトサイリスタ42aとCH2の第2フォトサイリスタ42bとは、共に、ゲート拡散領域44がアノード拡散領域43よりも中心線E‐E’側に配置されていても差し支えない。
その場合も図2および図3に示す双方向フォトサイリスタチップの場合と同様に、セル42の外周面とゲート拡散領域44との間の距離Xを400μm以内に設定することにより、例えば、オン時に上記CH1側で発生した少数キャリアが、CH2側に移動する前に、CH1側のショートダイオード47に回収されることになる。したがって、転流特性を大幅に向上させることができるのである。
以上のごとく、この発明の双方向フォトサイリスタチップ40は、
1つの半導体チップの表面に、複数のセル42が搭載されており、
上記各セル42は、互いに離間して形成された第1フォトサイリスタ部42aおよび第2フォトサイリスタ部42bを備え、
上記各フォトサイリスタ部42a,42bは、一方向に延在すると共にN型またはP型のうち一方の導電型を持つアノード拡散領域43と、N型またはP型のうち他方の導電型を持つ基板41と、上記アノード拡散領域43に対向する上記一方の導電型を持つゲート拡散領域44と、このゲート拡散領域44内に上記アノード拡散領域43に対向して形成されると共に上記他方の導電型を持つカソード拡散領域45とを含むPNPN部を有している
ことを特徴としている。
上記構成によれば、上記半導体チップの表面に複数搭載されている上記各セル42は、光トリガと負荷を実制御するためのドライバー素子との目的に適したラテラル構造の双方向フォトサイリスタで構成されている。したがって、上記セル42を用いてSSR8を形成する場合には、負荷を制御するためのメインサイリスタを省略することが可能になり、部品点数の少ない安価で高性能なSSR8を実現できるのである。
さらに、この発明の双方向フォトサイリスタチップ40においては、1つの半導体チップの表面に、複数の上記セル42を搭載している。したがって、上記セル42の能力が、電流容量が1Aより大きいSSR8を動作できない能力であっても、複数搭載することによって、1Aよりも大きい高電流容量のSSR8への適用を可能にする双方向フォトサイリスタチップ40を構築することができる。
すなわち、この発明によれば、上記「サージ耐圧」と「転流特性」と「dV/dt特性」とが最適化された一種類のセル42を作成すれば、それを所望数だけ用いることで、高電流容量であって電流容量の異なるSSR8のラインナップを可能にする双方向フォトサイリスタチップ40を提供することができ、開発効率(開発人員と手番短縮)を大幅に向上することが可能になる。また、安価なメカニカルリレーの代替を可能にする安価なSSR8を作製することが可能になる。
また、一実施の形態の双方向フォトサイリスタチップ40では、
上記各セル42間に、オン時に発生した少数キャリアを回収するチャネル分離構造47を備えている。
この実施の形態によれば、上記各セル42の間に、オン時に発生した少数キャリアを回収するチャネル分離構造47を備えているので、例えば、オン時に上記第1フォトサイリスタ部42a側で発生した少数キャリア49を上記セル42の外周部に形成された上記チャネル分離構造47に回収して、転流特性の大幅な向上を図ることができる。
また、一実施の形態の双方向フォトサイリスタチップ40では、
上記各セル42における第1フォトサイリスタ部42aおよび第2フォトサイリスタ部42bは、互いに逆並列または順並列に配線されている。
この実施の形態によれば、上記各セル42における上記第1フォトサイリスタ部42aおよび上記第2フォトサイリスタ部42bを、互いに逆並列に配線した場合には、上記第1フォトサイリスタ部42aと上記第2フォトサイリスタ部42bとは交互に点弧して、双方向のAC動作使用となる。これに対し、上記各セル42における上記第1フォトサイリスタ部42aおよび上記第2フォトサイリスタ部42bを、互いに順並列に配線した場合には、上記第1フォトサイリスタ部42aと上記第2フォトサイリスタ部42bとは同時に点弧して、一方向のDC動作使用となる。
その場合、上記セル42の構成は、何れの動作使用の場合も全く同様である。したがって、上記セル42に対する配線を変えるだけで、双方向のAC動作使用の上記セル42と一方向のDC動作使用の上記セル42とに自在に使用を変更することが可能になる。
また、一実施の形態の双方向フォトサイリスタチップ40では、
各セル42は、並列に接続されている。
この実施の形態によれば、例えば、双方向のAC動作使用の上記セル42を並列に接続した場合には、高電流容量のSSR8に適用可能な双方向のAC動作使用の双方向フォトサイリスタチップ40を形成することができる。また、一方向のDC動作使用の上記セル42を並列に接続した場合には、高電流容量のSSR8に適用可能な一方向のDC動作使用の双方向フォトサイリスタチップ40を形成することができる。
また、この発明の光点弧カプラ3は、
上記この発明の双方向フォトサイリスタチップ40とLED1とで構成されている
ことを特徴としている。
上記構成によれば、高電流容量のSSR8に適用可能な双方向フォトサイリスタチップ40を用いている。したがって、本光点弧カプラ3によれば、上記LED1からの光信号に応じてダイレクトに負荷を制御可能であり、高電流容量のSSR8に適用可能な光点弧カプラ3を提供することができる。
また、この発明のSSR8は、
上記この発明の光点弧カプラ3とスナバ回路7とで構成されている
ことを特徴としている。
上記構成によれば、LED1からの光信号に応じてダイレクトに負荷を効率よく制御することを可能にすると共に、高電流容量のSSR8に適用可能な光点弧カプラ3を用いている。したがって、負荷を制御するためのメインサイリスタを省略することができ、部品点数の少ない安価で高性能ななSSR8を実現できる。さらに、1Aより大きな高電流容量のSSR8を実現できる。