JP5870140B2 - 双方向フォトサイリスタチップ、ソリッドステートリレー - Google Patents

Description

この発明は、双方向フォトサイリスタチップ、上記双方向フォトサイリスタチップを用いたソリッドステートリレー(以下、ＳＳＲと略称する)に関する。

従来より、交流で使用するＳＳＲとして、図１５に示すような回路構成を有するものがある。このＳＳＲ８は、ＬＥＤ(発光ダイオード)等の発光素子１および点弧用の双方向フォトサイリスタ２から成る光点弧カプラ３と、負荷を実制御するための双方向サイリスタ(以下、メインサイリスタと言う場合もある)４と、抵抗器５や容量６等で成るスナバ回路７とで構成されている。

また、上記ＳＳＲ８を構成する光点弧カプラ３の等価回路図は、図１６に示す通りである。双方向フォトサイリスタ２は、ＣＨ(チャネル)1のフォトサイリスタ９とＣＨ2のフォトサイリスタ１０とで構成されている。そして、ＣＨ1のフォトサイリスタ９は、ＰＮＰトランジスタＱ1のベースをＮＰＮトランジスタＱ2のコレクタに接続する一方、ＰＮＰトランジスタＱ1のコレクタをＮＰＮトランジスタＱ2のベースに接続して構成されている。同様に、ＣＨ2のフォトサイリスタ１０は、ＰＮＰトランジスタＱ3のベースをＮＰＮトランジスタＱ4のコレクタに接続する一方、ＰＮＰトランジスタＱ3のコレクタをＮＰＮトランジスタＱ4のベースに接続して構成されている。

さらに、上記ＣＨ1側においては、ＰＮＰトランジスタＱ1のエミッタが直接電極Ｔ1に接続されている。一方、ＮＰＮトランジスタＱ2のエミッタは直接に、ベースはゲート抵抗１１を介して、電極Ｔ2に接続されている。同様に、ＣＨ2側においては、ＰＮＰトランジスタＱ3のエミッタが直接電極Ｔ2に接続されている。一方、ＮＰＮトランジスタＱ4のエミッタは直接に、ベースはゲート抵抗１２を介して、電極Ｔ1に接続されている。

上記構成を有する光点弧カプラ３は、以下のように動作する。すなわち、図１６において、電極Ｔ1‐電極Ｔ2間に素子のオン電圧(約１.５Ｖ)よりも高い電圧の電源電圧がバイアスされている条件下で、先ず、電極Ｔ1側が電極Ｔ2側よりも正電位にある場合は、ＬＥＤ１からの光信号を双方向フォトサイリスタ２が受光すると、ＣＨ1側のＮＰＮトランジスタＱ2がオン状態となる。そうすると、ＣＨ1側のＰＮＰトランジスタＱ1のベース電流が引き出されることになり、このＰＮＰトランジスタＱ1がオンする。続いて、ＰＮＰトランジスタＱ1のコレクタ電流によってＣＨ1側のＮＰＮトランジスタＱ2にベース電流が供給され、正帰還によりＣＨ1側のＰＮＰＮ部がオンして、電極Ｔ1から電極Ｔ2へ交流回路の負荷に応じたオン電流が流れる。その場合、ＣＨ2側では、バイアス印加の向きが逆であるからＰＮＰＮ部の正帰還が起こらず、１次光電流のみが流れる。

一方、上記電極Ｔ2側が電極Ｔ1側よりも正電位にある場合には、ＣＨ2側のＰＮＰＮ部が、上述の場合と全く同様に正帰還動作してオンし、ＣＨ1側では１次光電流のみが流れる。

こうして、上記ＣＨ1側のＰＮＰＮ部またはＣＨ2側のＰＮＰＮ部がオン動作すると、この電流がメインサイリスタ４のゲートに流れ込み、メインサイリスタ４をオンさせるのである。

上述のような上記光トリガ用の双方向フォトサイリスタ２と、負荷を実制御するための双方向サイリスタであるメインサイリスタ４とのハイブリッド構成を有するＳＳＲ８は、電流容量を大きくできるという特徴を有している。その理由は、バーティカル型のチップ構造を採用しているために、電流経路がＰＮＰＮ素子の面積に比例して増えるためチップサイズを小さくできるからである。つまり、コストに対する効率がよい構造であるといえる。

これに対し、不利な点は、(１) バーティカル型のチップ構造を得るために、アイソレーションやメサ構造を採用する必要があり、作り難い。(２) 上記(１)のためにプロセスコストが高い。(３) メインサイリスタ４は、光でトリガができない(メインサイリスタ４のトリガ電流としては約１０mＡが必要であり、光励起で発生するキャリア電流では大幅に不足するため)。

近年、電子業界を取り巻く経済環境は益々厳しくなってきており、電子機器のコストの削減や軽便性の向上が益々強く望まれるようになってきている。このような要求に対応するために、図１５に示すような構成を有する従来のＳＳＲにおいて、例えば、部品点数を削減するため、メインサイリスタ４を省略して図１４に示すような回路構成のＳＳＲを作製し、上記光トリガ用の双方向フォトサイリスタのみでダイレクトに負荷を制御する試みがなされている。

このように、メインサイリスタを省略した回路構成のＳＳＲを作製でき、ダイレクトに負荷を制御できる上記光トリガ用の双方向フォトサイリスタとして、特許第４０６５８２５号公報(特許文献１)に開示された双方向フォトサイリスタチップがある。

図１７は、上記特許文献１に開示された双方向フォトサイリスタチップにおける概略パターンレイアウトを示す。また、図１８および図１９は、図１７におけるＢ‐Ｂ’矢視断面概略図である。尚、図１８は光オン時の状態を示し、図１９は光オフ時である電圧反転時(転流時)の状態を示す。

上記従来の双方向フォトサイリスタチップにおいては、平面的には、図１７に示すように、中心線Ａ‐Ａ’とこの中心線に直交する線分Ｂ‐Ｂ’との交点に対して１８０度の回転対称に、つまり上記交点に対して点対称のパターンを有している。また、断面的には、図１８および図１９に示すように、中心線Ａ‐Ａ’と直交する垂直方向の線分Ｃ‐Ｃ’に対して左右対称に構成されている。以下、中心線Ａ‐Ａ’および線分Ｃ‐Ｃ’に対して左側のフォトサイリスタをＣＨ1のフォトサイリスタ２０aと称する一方、右側のフォトサイリスタをＣＨ2のフォトサイリスタ２０bと称する。

図１７,図１８および図１９において、２１はＮ型シリコン基板、２２は高濃度Ｎ型拡散領域２２aと高濃度Ｐ型拡散領域２２bとから構成されたショートダイオード(チャネル分離領域)、２３はアノード拡散領域(Ｐ型)、２４はゲート拡散領域(Ｐ型)、２５はカソード拡散領域(Ｎ型)、２６はゲート抵抗領域、２７はチャネルストッパとしての高濃度Ｎ型拡散領域、２３a,２４a,２７aはＡl電極である。また、Ｔ1,Ｔ2はリードフレーム、２８a,２８b,２８a’,２８b’はＡuワイヤ、２９はショットキーバリアダイオードである。

上記構成によれば、双方向フォトサイリスタにおける重要な設計パラメータである転流特性を大幅に向上させることができる。したがって、本双方向フォトサイリスタをＳＳＲの光点孤カプラとして用いることによって、メインサイリスタを省略することが可能になるのである。

ここで、上記「転流特性」とは、転流失敗を起こすこと無く制御可能な最大の動作電流値Ｉcomを表す特性のことである。そして、上記特許文献１に開示された双方向フォトサイリスタチップにおいては、Ｎ型シリコン基板２１の表面側にショートダイオード２２を有している。したがって、図１９に示すように、ショートダイオード２２によって、転流時において、Ｎ型シリコン基板２１内の少数キャリア３０が回収される。その結果、上記ＣＨ2側の正帰還作用によってＣＨ2のフォトサイリスタ２０bがオンするという誤動作(転流失敗)が抑制されて、転流特性が改善されるのである。

上述のように、上記特許文献１に開示された双方向フォトサイリスタチップは、光トリガを目的とした双方向フォトサイリスタであって、負荷を実制御するためのドライバー素子の目的としても作製されており、それらの目的に適したラテラル構造を有している。そのために、プレーナー構造のために作り易く、プロセスコストが安価であるという利点がある。

しかしながら、上記従来の特許文献１に開示された双方向フォトサイリスタチップにおいては、以下のような問題がある。

すなわち、上記双方向フォトサイリスタチップのようなラテラル構造のＰＮＰＮ素子の場合には、電流経路が、互いに対向しているアノード拡散領域(Ｐ型)２３と、ゲート拡散領域(Ｐ型)２４とカソード拡散領域(Ｎ型)２５との複合体(以下、「ゲート拡散領域２４/カソード拡散領域２５」と記載する)とのうちのＣＨ1のフォトサイリスタ２０aまたはＣＨ2のフォトサイリスタ２０bの領域に位置する片側と、その幅(奥行き)とに依存するために、チップサイズ(∝コスト)に対する電流効率が悪いと言う問題がある。

そのため、上記特許文献１に開示された双方向フォトサイリスタにおいては、高電流化を図る必要がある。

上記高電流化を図るためには、上記双方向フォトサイリスタのチップサイズを増大させて、電流が流れ込む面の距離(アノード拡散領域２３,ゲート拡散領域２４およびカソード拡散領域２５の幅)を長くすれば可能になる。しかしながら、チップコストが増大することになってしまう。

特許第４０６５８２５号公報

そこで、この発明の課題は、ラテラル構造のＰＮＰＮ素子を有すると共に高電流化を図ることが可能な双方向フォトサイリスタチップ、上記双方向フォトサイリスタチップを用いたＳＳＲを提供することにある。

上記課題を解決するため、この発明の双方向フォトサイリスタチップは、
１つの半導体チップの表面に、互いに離間して形成された第１フォトサイリスタ部および第２フォトサイリスタ部を備え、
上記各フォトサイリスタ部は、一方向に延在すると共にＮ型またはＰ型のうち一方の導電型を持つアノード拡散領域と、Ｎ型またはＰ型のうち他方の導電型を持つ基板と、上記アノード拡散領域に対向する上記一方の導電型を持つゲート拡散領域と、このゲート拡散領域内に上記アノード拡散領域に対向して形成されると共に上記他方の導電型を持つカソード拡散領域とを含むＰＮＰＮ部を有しており、
上記アノード拡散領域と上記ゲート拡散領域とにおける互いに対向する二つの側辺と、上記カソード拡散領域における上記アノード拡散領域と対向する側辺とのうち、少なくとも何れか一つの側辺の平面形状が、上記アノード拡散領域から上記ゲート拡散領域および上記カソード拡散領域に向かって供給される電流が、上記アノード拡散領域の延在方向である上記一方向の中央部へ集中するのを緩和する形状になっており、
上記カソード拡散領域における上記アノード拡散領域と対向する第１の側辺の平面形状は、上記ゲート拡散領域における上記アノード拡散領域と対向する第２の側辺から上記第１の側辺までの上記一方向と直交する他方向への距離が、上記一方向の中央部において最大になるような形状になっており、
上記カソード拡散領域は上記一方向の中央部で二分割されており、互いに対向する分割面には、当該分割面の間隔が上記ゲート拡散領域の上記第２の側辺からの上記他方向への距離に応じて小さくなるように傾斜が設けられている
ことを特徴としている。

また、この発明のＳＳＲは、
上記この発明の双方向フォトサイリスタチップと、ＬＥＤとで構成された光点孤カプラと、
スナバ回路と
で構成されていることを特徴としている。

以上より明らかなように、この発明の双方向フォトサイリスタチップは、上記アノード拡散領域から上記ゲート拡散領域および上記カソード拡散領域に向かって供給される電流が、上記一方向の中央部に集中することを緩和することができる。すなわち、上記アノード拡散領域と上記ゲート拡散領域/上記カソード拡散領域との間に突入電流であるサージ電流が流れた場合に、電流が上記一方向の中央部に集中するのを緩和することができる。

したがって、この発明によれば、上記ゲート拡散領域/上記カソード拡散領域の接合破壊を防止して突入電流サージ耐圧を上げることができ、ラテラル構造のＰＮＰＮ素子を有する双方向フォトサイリスタチップの高電流化を図って電流効率を高めることができる。

また、この発明のＳＳＲは、ＬＥＤからの光信号に応じてダイレクトに負荷を制御するために、ラテラル構造のＰＮＰＮ素子を有する双方向フォトサイリスタチップを用いた場合であっても、電流効率を上げることが可能な光点弧カプラを用いている。したがって、負荷を制御するためのメインサイリスタを省略することが可能になり、部品点数の少ない安価で高性能なＳＳＲを実現できる。

この発明の双方向フォトサイリスタチップにおける概略パターンレイアウトを示す図である。 図１におけるＤ‐Ｄ'矢視断面図である。 光オン時の状態を示す図１のＤ‐Ｄ'矢視断面図である。 光オフ時である転流時の状態を示す図１のＤ‐Ｄ'矢視断面図である。 アノード拡散領域とゲート拡散領域とカソード拡散領域とのパターン概略図である。 突入電流のサージ耐量とチップ面積との関係を示す図である。 図５とは異なるパターン概略図である。 図５および図７とは異なるパターン概略図である。 図５,図７および図８とは異なるパターン概略図である。 図５,図７〜図９とは異なるパターン概略図である。 図５,図７〜図１０とは異なるパターン概略図である。 図５,図７〜図１１とは異なるパターン概略図である。 図５,図７〜図１２とは異なるパターン概略図である。 メインサイリスタを省略したＳＳＲの回路図である。 交流で使用するＳＳＲの回路図である。 図１５に示すＳＳＲを構成する光点弧カプラの等価回路図である。 従来の双方向フォトサイリスタにおける概略パターンレイアウトを示す図である。 光オン時の状態を示す図１７のＢ‐Ｂ'矢視断面図である。 光オフ時である転流時の状態を示す図１７のＢ‐Ｂ'矢視断面図である。

以下、この発明を図示の実施の形態により詳細に説明する。

・第１実施の形態
図１は、本実施の形態の双方向フォトサイリスタチップにおける概略パターンレイアウトを示し、図２は図１におけるＤ‐Ｄ'矢視断面概略図である。

本実施の形態の双方向フォトサイリスタチップは、図１および図２に示すように、チップを構成するＮ型シリコン基板４１の表面に、互いに離間して形成されたＣＨ1の第１フォトサイリスタ４２aとＣＨ2の第２フォトサイリスタ４２bとで構成されている。

上記第１フォトサイリスタ４２aおよび第２フォトサイリスタ４２bは、夫々、Ｐ型のアノード拡散領域４３と、アノード拡散領域４３に対向するＰ型のゲート拡散領域４４と、ゲート拡散領域４４内にアノード拡散領域４３に対向して形成されたＮ型のカソード拡散領域４５を有している。こうして、アノード拡散領域４３からカソード拡散領域４５に向かってＰＮＰＮ部が形成される。尚、４６はゲート抵抗領域である。

また、上記チップの周辺に沿って、チャネルストッパとしての高濃度Ｎ型拡散領域４７が形成されている。さらに、高濃度Ｎ型拡散領域４７上に破線で示すようにＡl電極４７aが形成されている。また、アノード拡散領域４３を覆うようにＡl電極(破線表示)４３aが形成され、ゲート拡散領域４４,カソード拡散領域４５およびゲート抵抗領域４６を覆うようにＡl電極(破線表示)４４aが形成されている。

上記双方向フォトサイリスタは、平面的には、図１に示すように、中心線Ｅ‐Ｅ’とこの中心線に直交する線分Ｄ‐Ｄ’との交点に対して１８０度の回転対称に、つまり上記交点に対して略点対称のパターンを有している。また、断面的には、図２に示すように、中心線Ｅ‐Ｅ’と直交する垂直方向の線分Ｆ‐Ｆ’に対して略左右対称に構成されている。すなわち、中心線Ｅ‐Ｅ’および線分Ｆ‐Ｆ’に対して左側のフォトサイリスタが上記ＣＨ1の第１フォトサイリスタ４２aであり、右側のフォトサイリスタが上記ＣＨ2の第２フォトサイリスタ４２bである。

さらに、上記ＣＨ1の第１フォトサイリスタ４２aのアノード拡散領域４３上のＡl電極４３aと、ＣＨ2の第２フォトサイリスタ４２bのカソード拡散領域４５上のＡl電極４４aとが、Ａuワイヤ４８a,４８bによってリードフレームＴ1に接続されている。また、ＣＨ1の第１フォトサイリスタ４２aにおけるカソード拡散領域４５上のＡl電極４４aと、ＣＨ2の第２フォトサイリスタ４２bにおけるアノード拡散領域４３上のＡl電極４３aとが、Ａuワイヤ４８a’,４８b’によってリードフレームＴ2に接続されている。こうして、ＣＨ1の第１フォトサイリスタ４２aとＣＨ2の第２フォトサイリスタ４２bとが、逆並列にワイヤーボンドで配線されている。

さらに、本双方向フォトサイリスタチップでは、上記第１フォトサイリスタ４２aおよび第２フォトサイリスタ４２bにおいて、アノード拡散領域４３およびカソード拡散領域４５の長手方向を第１方向、この第１方向に垂直な方向であってＮ型シリコン基板４１の表面に略平行な方向を第２方向とした場合に、上記第２方向において、チップ最外周のダイシング面のうちゲート拡散領域４４に対向するダイシング面と当該ゲート拡散領域４４との間の距離Ｘを、４００μm以内に設定している。

以下、図３および図４を参照しながら、転流特性ＩcomがＸ≦４００μmの領域で改善される理由について説明する。図３および図４は、図２と同じ、図１のＤ‐Ｄ'矢視断面概略図であり、上記距離Ｘは「Ｘ≦４００μm」である。但し、図３は光オン時の状態を示し、図４は光オフ時である電圧反転時(転流時)の状態を示す。

図３に示すように、上記ＣＨ1側における第１フォトサイリスタ４２aのオン時に発生した少数キャリア４９は、図４に示す転流時には、本双方向フォトサイリスタの電位勾配によって、ＣＨ1の第１フォトサイリスタ４２aにおけるアノード拡散領域４３、あるいは、ＣＨ2の第２フォトサイリスタ４２bにおけるゲート拡散領域４４に回収される。その場合に、ＣＨ2側のゲート拡散領域４４に回収される少数キャリアの量がある臨界値を超えると、ＣＨ2の第２フォトサイリスタ４２bにおける上記ＰＮＰＮ部を構成するＮＰＮトランジスタがオンし、ＣＨ2の第２フォトサイリスタ４２bの正帰還を促して、第２フォトサイリスタ４２bがオンして、上記「転流失敗」を招くことになる。

そこで、上記「転流失敗」を抑制するためには、できる限り動作電流の臨界値Ｉcomを増大させる必要がある。そして、Ｉcomを増大させるためには、ＣＨ2側のゲート拡散領域４４に回収される少数キャリアの量を抑制する必要がある。

ここで、上記ＣＨ1の第１フォトサイリスタ４２aにおけるチップ外周のダイシング面とゲート拡散領域４４との間の距離Ｘを縮小すると、図３に示すようにオン時にＣＨ1側で発生した少数キャリア４９が、ＣＨ2側に移動する前に、図４に示すように、ＣＨ1側のダイシング面に回収されることになる。

したがって、上記チップ外周のダイシング面とゲート拡散層４４との距離Ｘは、本双方向フォトサイリスタにおける上記転流特性以外の特性(例えば、耐圧等の特性)を満足した上で、最大限に縮小することが望ましい。特に、Ｘ≦４００μmとすることが望ましい。

このように、本実施の形態においては、上記第１フォトサイリスタ４２aおよび第２フォトサイリスタ４２bは、上記第２方向において、チップ最外周のダイシング面とゲート拡散領域４４との間の距離Ｘを、４００μm以内に設定している。

したがって、例えば、オン時に上記ＣＨ1側で発生した少数キャリア４９が、ＣＨ2側に移動する前に、図４に示すように、ＣＨ1側のダイシング面に回収されることになる。その結果、上記ショットキーバリアダイオードや上記チャネル分離領域が無くても、上記転流特性を大幅に向上させることができる。

そのために、チップ面積の増大を抑制し、且つ１チップで光点孤して負荷を制御する機能を有してＳＳＲのメインサイリスタを省略できる、安価な双方向フォトサイリスタチップを得ることができるのである。

ところで、上記構成における双方向フォトサイリスタチップにおいて、高電流化を図るためには、突入電流のサージ耐量を上げて定格電流値を上げる必要がある。一般的には、定格電流値の１０倍の突入電流サージ耐量が必要とされ、例えば定格電流値が０.３Ａである定格品の場合には、３Ａの突入電流サージ耐量が必要とされている。

図１に示す本双方向フォトサイリスタチップのパターンレイアウトにおいて、ＣＨ1の第１フォトサイリスタ４２aまたはＣＨ2の第２フォトサイリスタ４２bにおける互いに対向する一直線状の側辺を有するアノード拡散領域４３とゲート拡散領域４４/カソード拡散領域４５との間に突入電流であるサージ電流を流すと、図３に示すように、アノード拡散領域４３の側部から横の方向(ラテラル方向)へ流れる電流が、ゲート拡散領域４４/カソード拡散領域４５の上記第１方向中央部に集中して接合破壊が発生してしまう。したがって、本双方向フォトサイリスタチップの高電流化を図る上で、チップの上記第１方向中央部への電流集中を緩和する必要がある。

この発明は、上記アノード拡散領域４３とゲート拡散領域４４とカソード拡散領域４５とのパターン構造の変更によって、上記チップの上記第１方向中央部への電流集中の緩和を図るものである。

先ず、本実施の形態においては、上記カソード拡散領域４５におけるアノード拡散領域４３に対向する側辺の形状を変更することによって、上記チップの上記第１方向中央部への電流集中を緩和する。

図５は、図１に示すパターンレイアウトにおける上記第１フォトサイリスタ４２a側のアノード拡散領域４３とゲート拡散領域４４とカソード拡散領域４５とのパターン概略図を示す。図５において、アノード拡散領域４３およびゲート拡散領域４４のパターンは、図１に示すパターンレイアウトの場合と同様に矩形を成している。これに対し、カソード拡散領域４５のパターンは、アノード拡散領域４３に対向する側辺４５aの上記第１方向中央部に、矩形状の切り欠き部５０を形成している。

こうすることによって、上記アノード拡散領域４３と、ゲート拡散領域４４/カソード拡散領域４５(ゲート拡散領域４４とカソード拡散領域４５との複合体)との間に突入電流が流れた場合に、アノード拡散領域４３からゲート拡散領域４４/カソード拡散領域４５に供給される電流のうち上記第１方向中央部に集中している電流の一部が、切り欠き部５０における中央壁５０aよりもＰゲート接合面からの距離が近い両側壁５０b,５０cに向かって流れる。尚、上記「Ｐゲート接合面」とは、Ｐ型のゲート拡散領域４４におけるＮ型シリコン基板４１との接合面であり、ゲート拡散領域４４のアノード拡散領域４３に対向する側面である。

こうして、上記ゲート拡散領域４４/カソード拡散領域４５の上記第１方向中央部に集中している電流が両側壁５０b,５０cに分散されることによって、上記第１方向中央部への電流集中が緩和される。その結果、ゲート拡散領域４４/カソード拡散領域４５の接合破壊が防止されて、突入電流サージ耐圧を上げることができるのである。

ここで、上記ゲート拡散領域４４/カソード拡散領域４５の接合破壊は、破壊の初動においては、接合が相対的に最も浅いカソード拡散領域４５が破壊され、その後破壊はゲート拡散領域４４に波及する。ゲート拡散領域４４/カソード拡散領域４５の何れの箇所まで接合破壊が進むかは突入電流量に依存し、カソード拡散領域４５のみの破壊で接合破壊が留まる場合もある。

図６は、突入電流のサージ耐量と双方向フォトサイリスタチップのチップ面積との関係を示す。本実施の形態におけるカソード拡散領域４５のパターンを用いることによって、チップ面積が１mm²〜８mm²において、サージ耐量を上げることができる。尚、サージ耐量は、チップ面積に比例して上がることはない。その理由は、電流集中箇所に偏りがあるためである。

以上のごとく、本実施の形態においては、双方向フォトサイリスタチップは、平面的には、図１に示すように、中心線Ｅ‐Ｅ’とこの中心線に直交する線分Ｄ‐Ｄ’との交点に対して１８０度の回転対称に、つまり上記交点に対して点対称のパターンを有しており、断面的には、図２に示すように、中心線Ｅ‐Ｅ’と直交する垂直方向の線分Ｆ‐Ｆ’に対して左右対称に構成されている。そして、中心線Ｅ‐Ｅ’および線分Ｆ‐Ｆ’に対して左側にＣＨ1の第１フォトサイリスタ４２aを形成し、右側にＣＨ2の第２フォトサイリスタ４２bを形成している。

そして、上記第１フォトサイリスタ４２aおよび第２フォトサイリスタ４２bは、夫々、Ｐ型のアノード拡散領域４３と、アノード拡散領域４３に対向するＰ型のゲート拡散領域４４と、ゲート拡散領域４４内にアノード拡散領域４３に対向して形成されたＮ型のカソード拡散領域４５を有している。また、上記第２方向において、チップ最外周のダイシング面とゲート拡散領域４４との間の距離Ｘを、４００μm以内に設定している。

したがって、例えば、オン時に上記ＣＨ1側で発生した少数キャリア４９を、ＣＨ2側に移動する前にＣＨ1側のダイシング面に回収することができる。その結果、チップ面積の増大させること無くＳＳＲのメインサイリスタを省略でき、安価な双方向フォトサイリスタチップを得ることができる。

さらに、上記カソード拡散領域４５のパターンは、アノード拡散領域４３に対向する側辺４５aの上記第１方向中央部に、矩形状の切り欠き部５０を形成している。そのため、アノード拡散領域４３とゲート拡散領域４４/カソード拡散領域４５との間に突入電流が流れた場合に、アノード拡散領域４３からゲート拡散領域４４/カソード拡散領域４５に供給される電流のうち上記第１方向中央部に集中している電流を、切り欠き部５０の両側壁５０b,５０cに分散させることができ、ゲート拡散領域４４/カソード拡散領域４５の上記第１方向中央部への電流集中を緩和することができる。

したがって、上記ゲート拡散領域４４/カソード拡散領域４５の接合破壊を防止して突入電流サージ耐圧を上げることができ、高電流化を図ることができるのである。

尚、本実施の形態においては、上記カソード拡散領域４５の側辺４５aの上記第１方向中央部に、矩形状の切り欠き部５０を形成している。しかしながら、上記切り欠き部の形状は矩形に限定されるものではなく、半円形や楕円形等であっても良い。要は、ゲート拡散領域４４における上記Ｐゲート接合面から側辺４５aまでの上記第２方向への距離が、上記第１方向中央部において最大になるような形状であれば良いのである。

・第２実施の形態
本実施の形態の双方向フォトサイリスタチップにおける基本のパターンレイアウトは、上記第１実施の形態において図１に示すパターンレイアウトと同じである。また、基本の縦断面図は、上記第１実施の形態において図２に示すＤ‐Ｄ'矢視断面概略図と同じである。

したがって、本実施の形態の双方向フォトサイリスタチップにおいても、チップ面積の増大を抑制し、且つ１チップで光点孤して負荷を制御する機能を有してＳＳＲのメインサイリスタを省略できる、安価な双方向フォトサイリスタチップを得ることができるのである。

尚、上述のことは、以下の総ての実施の形態においても同様である。

本実施の形態においては、上記第１実施の形態の場合と同様に、上記カソード拡散領域４５におけるアノード拡散領域４３に対向する側辺の形状を変更することによって、上記チップの上記第１方向中央部への電流集中を緩和するものである。

図７は、図１に示すパターンレイアウトにおける上記第１フォトサイリスタ４２a側のアノード拡散領域４３とゲート拡散領域４４とカソード拡散領域４５とのパターン概略図を示す。図７において、アノード拡散領域４３およびゲート拡散領域４４のパターンは、図１に示すパターンレイアウトの場合と同様に矩形を成している。これに対し、カソード拡散領域４５のパターンは、上記第１方向中央で５１aと５１bとに二分割されている。そして、第１カソード拡散領域５１aと第２カソード拡散領域５１bとにおける互いに対向する上記分割面である端面５２a,５２bに、上記Ｐゲート接合面からの距離が近い程両端面５２a,５２bの間隔が広がるような傾斜を設けている。つまり、上記Ｐゲート接合面からの距離に反比例して両端面５２a,５２b間の距離が小さくなっている。

こうすることによって、上記カソード拡散領域４５におけるゲート拡散領域４４との接合面であるカソード接合面の長さを効率よく増大させることができる。そして、アノード拡散領域４３とゲート拡散領域４４/カソード拡散領域４５との間に突入電流が流れた場合に、アノード拡散領域４３からゲート拡散領域４４/カソード拡散領域４５に供給される電流のうち上記第１方向中央部に集中している電流の一部が、第１カソード拡散領域５１aの端面５２aと第２カソード拡散領域５１bの端面５２bとにおける上記Ｐゲート接合面からの距離が近いＰゲート接合面側の領域に向かって流れる。

こうして、上記ゲート拡散領域４４/カソード拡散領域４５の上記第１方向中央部に集中している電流が、上記両端面５２a,５２bにおけるＰゲート接合面側の領域に広がって分散されることによって、上記第１方向中央部への電流集中が緩和される。その結果、ゲート拡散領域４４/カソード拡散領域４５の接合破壊が防止されて、突入電流サージ耐圧を上げることができるのである。

以上のごとく、本実施の形態においては、双方向フォトサイリスタチップは、上記第１実施の形態の場合と同様に、チップ面積の増大させること無くＳＳＲのメインサイリスタを省略でき、安価な双方向フォトサイリスタチップを得ることができる。

さらに、上記カソード拡散領域４５のパターンは、上記第１方向中央で５１aと５１bとに二分割し、互いに対向する第１カソード拡散領域５１aの端面５２aと第２カソード拡散領域５１bの端面５２bとに、上記Ｐゲート接合面からの距離に反比例して両端面５２a,５２b間の距離が小さくなるような傾斜を設けている。

したがって、上記アノード拡散領域４３とゲート拡散領域４４/カソード拡散領域４５との間に突入電流が流れた場合に、ゲート拡散領域４４/カソード拡散領域４５の上記第１方向中央部に集中している電流を上記両端面５２a,５２bにおけるＰゲート接合面側の領域に広がって分散させることができ、上記第１方向中央部への電流集中を緩和することができる。

その結果、上記ゲート拡散領域４４/カソード拡散領域４５の接合破壊を防止して突入電流サージ耐圧を上げることができ、高電流化を図ることができるのである。

・第３実施の形態
本実施の形態においては、上記第１実施の形態の場合と同様に、上記カソード拡散領域４５におけるアノード拡散領域４３に対向する側辺の形状を変更することによって、上記チップの上記第１方向中央部への電流集中を緩和するものである。

図８において、上記第１フォトサイリスタ４２a側のアノード拡散領域４３およびゲート拡散領域４４のパターンは、図１に示すパターンレイアウトの場合と同様に矩形を成している。これに対して、カソード拡散領域４５のパターンは、アノード拡散領域４３に対向する側辺４５aが、上記第１方向中央における上記Ｐゲート接合面からの距離が上記第１方向両端部より長くなるように、上記中央部が窪んだ円弧状の形状になっている。

こうすることによって、上記アノード拡散領域４３とゲート拡散領域４４/カソード拡散領域４５との間に突入電流が流れた場合に、アノード拡散領域４３からゲート拡散領域４４/カソード拡散領域４５に供給される電流のうち上記第１方向中央部に集中している電流の一部が、カソード拡散領域４５における上記Ｐゲート接合面からの距離が短い上記両端部に向かって流れることになる。

こうして、上記ゲート拡散領域４４/カソード拡散領域４５の上記第１方向中央部に集中している電流が、カソード拡散領域４５の上記両端部側に広がって分散されることによって、上記第１方向中央部への電流集中が緩和される。その結果、ゲート拡散領域４４/カソード拡散領域４５の接合破壊が防止されて、突入電流サージ耐圧を上げることができる。その結果、高電流化を図ることができるのである。

すなわち、本実施の形態によれば、チップ面積の増大を抑制し、安価で且つ高電流化を図ることが可能な双方向フォトサイリスタチップを得ることができるのである。

・第４実施の形態
本実施の形態においては、上記ゲート拡散領域４４におけるアノード拡散領域４３に対向する側辺４４bの形状を変更することによって、上記チップの上記第１方向中央部への電流集中を緩和するものである。

図９において、上記第１フォトサイリスタ４２a側のアノード拡散領域４３およびカソード拡散領域４５のパターンは、図１に示すパターンレイアウトの場合と同様に矩形を成している。これに対して、ゲート拡散領域４４のパターンは、アノード拡散領域４３に対向する側辺４４bが、上記第１方向中央における上記カソード接合面からの距離が上記第１方向両端部より長くなるように、上記中央部が突出した円弧状の形状になっている。

こうすることによって、上記アノード拡散領域４３とゲート拡散領域４４/カソード拡散領域４５との間に突入電流が流れた場合に、アノード拡散領域４３からゲート拡散領域４４/カソード拡散領域４５に供給される電流は、アノード拡散領域４３からの距離がより近い上記第１方向中央部に集中する。そして、上記第１方向中央部に集中している電流の一部が、カソード拡散領域４５における上記Ｐゲート接合面からの距離が短い上記両端部側に向かって流れることになる。

こうして、上記ゲート拡散領域４４/カソード拡散領域４５の上記第１方向中央部に集中している電流が、カソード拡散領域４５の上記両端部側に広がって分散されることによって、上記第１方向中央部への電流集中が緩和される。その結果、ゲート拡散領域４４/カソード拡散領域４５の接合破壊が防止されて、突入電流サージ耐圧を上げることができる。その結果、高電流化を図ることができるのである。

すなわち、本実施の形態によれば、チップ面積の増大を抑制し、安価で且つ高電流化を図ることが可能な双方向フォトサイリスタチップを得ることができるのである。

・第５実施の形態
本実施の形態においては、上記ゲート拡散領域４４およびカソード拡散領域４５におけるアノード拡散領域４３に対向する側辺４４b,４５aの形状を変更することによって、上記チップの上記第１方向中央部への電流集中を緩和するものである。

図１０において、上記第１フォトサイリスタ４２a側のアノード拡散領域４３のパターンは、図１に示すパターンレイアウトの場合と同様に矩形を成している。これに対して、ゲート拡散領域４４およびカソード拡散領域４５のパターンは、アノード拡散領域４３に対向する側辺４４bおよび側辺４５aが、上記第１方向中央におけるアノード拡散領域４３からの距離が上記第１方向両端部より長くなるように、上記中央部が窪んだ円弧状の形状になっている。但し、カソード拡散領域４５の側辺４５aにおける上記Ｐゲート接合面からの距離は、上記第１方向全域に亘って略等しくなっている。

こうすることによって、上記ゲート拡散領域４４とカソード拡散領域４５とにおけるアノード拡散領域４３からの距離が、上記第１方向中央部の「長」から両端部の「短」に向かって滑らかに変化しているので、アノード拡散領域４３とゲート拡散領域４４/カソード拡散領域４５との間に突入電流が流れた場合に、アノード拡散領域４３からゲート拡散領域４４/カソード拡散領域４５に供給される電流が上記第１方向に略均一になり、上記第１方向中央部への電流集中が緩和される。

したがって、上記ゲート拡散領域４４/カソード拡散領域４５の接合破壊が防止されて突入電流サージ耐圧を上げることができ、高電流化を図ることができるのである。

すなわち、本実施の形態によれば、チップ面積の増大を抑制し、安価で且つ高電流化を図ることが可能な双方向フォトサイリスタチップを得ることができるのである。

・第６実施の形態
本実施の形態においては、上記アノード拡散領域４３におけるゲート拡散領域４４に対向する側辺４３bの形状を変更することによって、上記チップの上記第１方向中央部への電流集中を緩和するものである。

図１１において、上記第１フォトサイリスタ４２a側のゲート拡散領域４４およびカソード拡散領域４５のパターンは、図１に示すパターンレイアウトの場合と同様に矩形を成している。これに対して、アノード拡散領域４３のパターンは、ゲート拡散領域４４に対向する側辺４３bが、上記第１方向中央におけるゲート拡散領域４４からの距離が上記第１方向両端部よりも長くなるように、上記中央部が窪んだ円弧状の形状になっている。

こうすることによって、上記アノード拡散領域４３におけるゲート拡散領域４４からの距離が、上記第１方向中央部の「長」から両端部の「短」に向かって滑らかに変化しているので、アノード拡散領域４３とゲート拡散領域４４/カソード拡散領域４５との間に突入電流が流れた場合に、アノード拡散領域４３からゲート拡散領域４４/カソード拡散領域４５に供給される電流が上記第１方向に略均一になり、上記第１方向中央部への電流集中が緩和される。

したがって、上記ゲート拡散領域４４/カソード拡散領域４５の接合破壊を防止して突入電流サージ耐圧を上げることができ、高電流化を図ることができるのである。

すなわち、本実施の形態によれば、チップ面積の増大を抑制し、安価で且つ高電流化を図ることが可能な双方向フォトサイリスタチップを得ることができるのである。

・第７実施の形態
本実施の形態においては、上記アノード拡散領域４３におけるゲート拡散領域４４に対向する側辺４３bと、ゲート拡散領域４４およびカソード拡散領域４５におけるアノード拡散領域４３に対向する側辺４４b,４５aとの形状を変更することによって、上記チップの上記第１方向中央部への電流集中を緩和するものである。

図１２において、上記第１フォトサイリスタ４２a側のアノード拡散領域４３のパターンは、ゲート拡散領域４４に対向する側辺４３bが上記中央部が窪んだ円弧状の形状になっている。同様に、ゲート拡散領域４４およびカソード拡散領域４５のパターンは、アノード拡散領域４３に対向する側辺４４bおよび側辺４５aが上記中央部が窪んだ円弧状の形状になっている。但し、カソード拡散領域４５の側辺４５aにおける上記Ｐゲート接合面からの距離は、上記第１方向全域に亘って略等しくなっている。

こうすることによって、上記アノード拡散領域４３とゲート拡散領域４４/カソード拡散領域４５との間の距離が、上記第１方向中央部の「長」から両端部の「短」に向かって滑らかに、且つ上記第５実施の形態および上記第６実施の形態よりも大きく変化しているので、アノード拡散領域４３とゲート拡散領域４４/カソード拡散領域４５との間に突入電流が流れた場合に、アノード拡散領域４３からゲート拡散領域４４/カソード拡散領域４５に供給される電流が上記第１方向により均一になり、上記第１方向中央部への電流集中が緩和される。

したがって、上記ゲート拡散領域４４/カソード拡散領域４５の接合破壊を防止して突入電流サージ耐圧を上げることができ、高電流化を図ることができるのである。

尚、本実施の形態は、上記第６実施の形態におけるアノード拡散領域４３のパターン構成を、上記第５実施の形態におけるゲート拡散領域４４およびカソード拡散領域４５のパターンに適用した場合に相当している。しかしながら、この発明は、上記第５実施の形態に限定されるものではなく、上記第１実施の形態〜上記第４実施の形態の何れの実施の形態に適用しても一向に構わない。

・第８実施の形態
本実施の形態においては、上記アノード拡散領域４３上のＡl電極４３aとカソード拡散領域４５上のＡl電極４４aに対するＡuワイヤ４８a,４８a’を接続する位置によって、上記チップの上記第１方向中央部への電流集中を緩和するものである。

図１３は、図１に示すパターンレイアウトにおける第１フォトサイリスタ４２a側のアノード拡散領域４３とゲート拡散領域４４とカソード拡散領域４５とのパターン概略図を示す。ここで、本実施の形態におけるアノード拡散領域４３とゲート拡散領域４４とカソード拡散領域４５とのパターンは、上記第１実施の形態において図５に示すパターンと同一のパターンを有している。したがって、カソード拡散領域４５の上記第１方向中央部に集中する電流を切り欠き部５０の両側壁５０b,５０cに分散させることができ、カソード拡散領域４５の上記第１方向中央部への電流集中を緩和することができる。

さらに、本実施の形態においては、上記Ｎ型シリコン基板４１のチップにおける上記第１方向中央を通り、且つ上記線分Ｄ‐Ｄ’(図１参照)に平行な線分をチップセンターラインＣＬとし、チップセンターラインＣＬからカソード拡散領域４５の両端面４５b,４５cまでの距離のうちの最短距離をＬとした場合に、チップセンターラインＣＬからの距離がＬ/２であってチップセンターラインＣＬと平行な線分Ｇ‐Ｇ’および線分Ｈ‐Ｈ’を考える。そして、アノード拡散領域４３における線分Ｇ‐Ｇ’と線分Ｈ‐Ｈ’との交差位置に、アノード拡散領域４３上のＡl電極４３a(図１参照)をリードフレームＴ1(図１参照)にワイヤボンディングするＡuワイヤ４８a用の金属ボール５３a,５３bを形成する。同様に、カソード拡散領域４５における線分Ｇ‐Ｇ’と線分Ｈ‐Ｈ’との交差位置に、カソード拡散領域４５上のＡl電極４４a(図１参照)をリードフレームＴ2(図１参照)にワイヤボンディングするＡuワイヤ４８a’用の金属ボール５４a,５４bを形成するのである。

つまり、本実施の形態においては、上記アノード拡散領域４３のリードフレームＴ1への接続と、カソード拡散領域４５のリードフレームＴ2への接続とを、チップセンターラインＣＬの両側におけるチップセンターラインＣＬからＬ/２の距離の２箇所で行うのである。

したがって、本実施の形態によれば、上記リードフレームＴ1から上記アノード拡散領域４３への電流の供給位置、および、カソード拡散領域４５からリードフレームＴ2への電流の流出位置を、チップセンターラインＣＬの両側におけるチップセンターラインＣＬからＬ/２の等距離の２箇所に分散させることができる。

すなわち、本実施の形態においては、上記カソード拡散領域４５における側辺４５aの上記第１方向中央部に矩形状の切り欠き部５０を形成して、カソード拡散領域４５の上記第１方向中央部に集中する電流を切り欠き部５０の両側壁５０b,５０cに分散させることに加えて、上記アノード拡散領域４３への電流の供給位置およびカソード拡散領域４５からの電流の流出位置を、上記第１方向中央部からＬ/２の距離の２箇所に分散させるようにしている。そのために、アノード拡散領域４３とゲート拡散領域４４/カソード拡散領域４５との間に突入電流が流れた場合に、アノード拡散領域４３からゲート拡散領域４４/カソード拡散領域４５に供給される電流が上記第１方向中央部に集中することをさらに防止して、上記第１方向中央部への電流集中を更に緩和することができるのである。

尚、本実施の形態においては、ボールボンディングを例に挙げて説明したが、ウェッジボンディングの場合でも同様である。

また、本実施の形態においては、上記アノード拡散領域４３のリードフレームＴ1への接続とカソード拡散領域４５のリードフレームＴ2への接続とを、チップセンターラインＣＬの両側におけるチップセンターラインＣＬからＬ/２の距離の２箇所で行う構成を、上記第１実施の形態に適用した場合を例に説明した。しかしながら、この発明はこれに限定されるものではなく、第２実施の形態〜第７実施の形態の何れの実施の形態に適用しても一向に構わない。

・第９実施の形態
本実施の形態は、上記第１実施の形態から上記第８実施の形態までの何れかにおける双方向フォトサイリスタチップを用いた光点孤カプラ、および、その光点孤カプラを用いたＳＳＲに関する。

図１４は、本実施の形態におけるＳＳＲの回路構成を示す。本実施の形態におけるＳＳＲは、図１５に示すような構成を有する従来のＳＳＲにおいて、例えば、部品点数を削減するために、メインサイリスタ４を省略したものである。そこで、図１４においては、図１５に示すＳＳＲと同じ部材には、図１５と同じ番号を付している。

本実施の形態における光トリガ用の双方向フォトサイリスタ２としては、高電流化を図ることができるラテラル構造のＰＮＰＮ素子を有する、上記第１実施の形態から上記第８実施の形態までの何れかの実施の形態における双方向フォトサイリスタチップを用いている。したがって、この双方向フォトサイリスタ２と発光素子１とで成る光点弧カプラ３では、発光素子１からの光信号に応じてダイレクトに負荷を制御するために、ラテラル構造のＰＮＰＮ素子を有する双方向フォトサイリスタチップ２を用いた場合であっても、電流効率を上げることができる。

さらに、本実施の形態におけるＳＳＲ８は、上記発光素子１からの光信号に応じてダイレクトに負荷を制御することを可能にする、電流効率の高い光点弧カプラ３と、スナバ回路７とを用いている。したがって、負荷を制御するためのメインサイリスタを省略することが可能になり、部品点数の少ない安価で高性能なＳＳＲ８を実現できるのである。

尚、上記各実施の形態においては、図１および図２に示すように、ＣＨ1の第１フォトサイリスタ４２aとＣＨ2の第２フォトサイリスタ４２bとは、共に、アノード拡散領域４３がゲート拡散領域４４よりも中心線Ｅ‐Ｅ’側に配置されている。

しかしながら、この発明は、必ずしも上記アノード拡散領域４３がゲート拡散領域４４よりも中心線Ｅ‐Ｅ’側に配置されている必要はない。ＣＨ1の第１フォトサイリスタ４２aとＣＨ2の第２フォトサイリスタ４２bとは、共に、ゲート拡散領域４４がアノード拡散領域４３よりも中心線Ｅ‐Ｅ’側に配置されていても差し支えない。

この場合も図１および図２に示す双方向フォトサイリスタチップの場合と同様に、チップ最外周のダイシング面とゲート拡散領域４４との間の距離Ｘを４００μm以内に設定することによって、例えば、オン時に上記ＣＨ1側で発生した少数キャリアが、ＣＨ2側に移動する前に、ＣＨ1側のダイシング面に回収されることになる。したがって、上記ショットキーバリアダイオードや上記チャネル分離領域が無くても、転流特性を大幅に向上させることができるのである。

また、上記各実施の形態においては、上記第１フォトサイリスタ４２a側のアノード拡散領域４３とゲート拡散領域４４とカソード拡散領域４５とのパターンについて説明しているが、第２フォトサイリスタ４２b側も第１フォトサイリスタ４２a側と同様である。

以上のごとく、この発明の双方向フォトサイリスタチップは、
１つの半導体チップの表面に、互いに離間して形成されている第１フォトサイリスタ部４２aおよび第２フォトサイリスタ部４２bを備え、
上記各フォトサイリスタ部４２a,４２bは、一方向に延在すると共にＮ型またはＰ型のうち一方の導電型を持つアノード拡散領域４３と、Ｎ型またはＰ型のうち他方の導電型を持つ基板４１と、上記アノード拡散領域４３に対向する上記一方の導電型を持つゲート拡散領域４４と、このゲート拡散領域４４内に上記アノード拡散領域４３に対向して形成されると共に上記他方の導電型を持つカソード拡散領域４５とを含むＰＮＰＮ部を有しており、
上記アノード拡散領域４３と上記ゲート拡散領域４４とにおける互いに対向する二つの側辺４３b,４４bと、上記カソード拡散領域４５における上記アノード拡散領域４３と対向する側辺４５aとのうち、少なくとも何れか一つの側辺の平面形状が、上記アノード拡散領域４３から上記ゲート拡散領域４４および上記カソード拡散領域４５に向かって供給される電流が、上記アノード拡散領域４３の延在方向である上記一方向の中央部へ集中するのを緩和する形状になっている
ことを特徴としている。

上記構成によれば、上記アノード拡散領域４３から上記ゲート拡散領域４４および上記カソード拡散領域４５に向かって供給される電流が、上記一方向の中央部に集中することを緩和することができる。すなわち、上記アノード拡散領域４３と上記ゲート拡散領域４４/上記カソード拡散領域４５との間に突入電流であるサージ電流が流れた場合に、電流が上記一方向の中央部に集中するのを緩和することができる。

したがって、この発明によれば、上記ゲート拡散領域４４/上記カソード拡散領域４５の接合破壊を防止して突入電流サージ耐圧を上げることができ、ラテラル構造のＰＮＰＮ素子を有する双方向フォトサイリスタチップの高電流化を図って電流効率を高めることができるのである。

また、一実施の形態の双方向フォトサイリスタチップでは、
上記カソード拡散領域４５における上記アノード拡散領域４３と対向する第１の側辺４５aの平面形状は、上記ゲート拡散領域４４における上記アノード拡散領域４３と対向する第２の側辺４４bから上記第１の側辺４５aまでの上記一方向と直交する他方向への距離が、上記一方向の中央部において最大になるような形状になっている。

この実施の形態によれば、上記ゲート拡散領域４４の上記第２の側辺４４bから上記カソード拡散領域４５の上記第１の側辺４５aまでの距離が、上記一方向の中央部において最大になっている。したがって、上記アノード拡散領域４３と上記ゲート拡散領域４４/上記カソード拡散領域４５との間に突入電流が流れた場合に、上記アノード拡散領域４３から上記ゲート拡散領域４４/上記カソード拡散領域４５に供給される電流のうち上記一方向の中央部に集中する電流の一部が、上記第２の側辺４４bから上記第１の側辺４５aまでの距離が上記一方向の中央部よりも近い両側部に分散されて、上記一方向の中央部への電流集中が緩和される。

その結果、上記ゲート拡散領域４４/上記カソード拡散領域４５の接合破壊が防止されて、突入電流サージ耐圧を上げることができる。

また、一実施の形態の双方向フォトサイリスタチップでは、
上記カソード拡散領域４５は上記一方向の中央部で二分割されており、互いに対向する分割面５２a,５２bには、当該分割面５２a,５２bの間隔が上記ゲート拡散領域４４の上記第２の側辺４４bからの上記他方向への距離に応じて小さくなるように傾斜が設けられている。

この実施の形態によれば、上記一方向の中央部で二分割された上記カソード拡散領域４５における互いに対向する二つの分割面５２a,５２bには、上記ゲート拡散領域４４の上記第２の側辺４４b側に向かって開くような傾斜が設けられている。したがって、上記アノード拡散領域４３と上記ゲート拡散領域４４/上記カソード拡散領域４５との間に突入電流が流れた場合に、上記ゲート拡散領域４４/上記カソード拡散領域４５の上記一方向の中央部に集中している電流を上記両分割面５２a,５２bにおける上記ゲート拡散領域４４の上記第２の側辺４４b側の領域に広がるように分散させて、上記電流集中を緩和することができる。

また、一実施の形態の双方向フォトサイリスタチップでは、
上記カソード拡散領域４５における上記第１の側辺４５aの平面形状は、上記一方向の中央部における上記ゲート拡散領域４４の上記第２の側辺４４bからの上記他方向への距離が上記一方向両端部よりも長くなるように、上記中央部が窪んだ円弧状の形状になっている。

この実施の形態によれば、上記カソード拡散領域４５の上記第１の側辺４５aにおける上記ゲート拡散領域４４の上記第２の側辺４４bからの距離が、上記一方向の中央部で最大になっている。したがって、上記アノード拡散領域４３と上記ゲート拡散領域４４/上記カソード拡散領域４５との間に突入電流が流れた場合に、上記アノード拡散領域４３から上記ゲート拡散領域４４/上記カソード拡散領域４５に供給される電流のうち上記一方向の中央部に集中している電流の一部を、上記カソード拡散領域４５における上記ゲート拡散領域４４の上記第２の側辺４４bからの距離が短い上記両端部に向かって広がるように分散させて、上記電流集中を緩和することができる。

また、一実施の形態の双方向フォトサイリスタチップでは、
上記ゲート拡散領域４４における上記第２の側辺４４bの平面形状は、上記一方向の中央部における上記アノード拡散領域４３からの上記他方向への距離が上記一方向両端部よりも長くなるように、上記中央部が窪んだ円弧状の形状になっており、
上記カソード拡散領域４５における上記中央部が窪んだ円弧状の上記第１の側辺４５aと、上記ゲート拡散領域４４における上記中央部が窪んだ円弧状の上記第２の側辺４４bとの上記他方向への距離は、上記一方向全域に亘って等しくなっている。

この実施の形態によれば、上記ゲート拡散領域４４における上記第２の側辺４４bの平面形状は上記一方向の中央部が窪んだ円弧状の形状になっており、上記カソード拡散領域４５における上記中央部が窪んだ円弧状の上記第１の側辺４５aと上記第２の側辺４４bとの距離は、上記一方向全域に亘って等しくなっている。したがって、上記アノード拡散領域４３と上記ゲート拡散領域４４/上記カソード拡散領域４５との間に突入電流が流れた場合に、上記アノード拡散領域４３から上記ゲート拡散領域４４/上記カソード拡散領域４５に供給される電流が上記一方向に略均一になり、上記一方向の中央部への電流集中が緩和される。

また、一実施の形態の双方向フォトサイリスタチップでは、
上記ゲート拡散領域４４における上記アノード拡散領域４３と対向している第３の側辺４４bの平面形状は、上記カソード拡散領域４５における上記アノード拡散領域４３と対向している第４の側辺からの上記一方向と直交する他方向への距離が、上記一方向の中央部において両端部よりも長くなるように、上記中央部が突出した円弧状の形状になっている。

この実施の形態によれば、上記ゲート拡散領域４４の上記アノード拡散領域４３と対向している上記第３の側辺４４bにおける上記アノード拡散領域４３からの距離が、上記一方向の中央部で最小になっている。したがって、上記アノード拡散領域４３と上記ゲート拡散領域４４/上記カソード拡散領域４５との間に突入電流が流れた場合に、上記アノード拡散領域４３から上記ゲート拡散領域４４/上記カソード拡散領域４５に供給される電流は、上記アノード拡散領域４３からの距離がより近い上記一方向の中央部に集中する。そして、上記第１方向中央部に集中している電流の一部が、カソード拡散領域４５における上記ゲート拡散領域４４からの距離が短い上記両端部側に向かって流れることになる。その結果、上記一方向の中央部への電流集中が緩和される。

また、一実施の形態の双方向フォトサイリスタチップでは、
上記アノード拡散領域４３における上記ゲート拡散領域４４に対向している第５の側辺４３bの平面形状は、上記ゲート拡散領域４４における上記アノード拡散領域４３と対向している第６の側辺からの上記他方向への距離が、上記一方向の中央部において両端部よりも長くなるように、上記中央部が窪んだ円弧状の形状になっている。

この実施の形態によれば、上記アノード拡散領域４３の上記第５の側辺４３bにおける上記ゲート拡散領域４４の上記第６の側辺からの距離が、上記一方向の中央部で最大になっている。したがって、上記アノード拡散領域４３と上記ゲート拡散領域４４/上記カソード拡散領域４５との間に突入電流が流れた場合、上記アノード拡散領域４３から上記ゲート拡散領域４４/上記カソード拡散領域４５に供給される電流が上記一方向に略均一になり、上記一方向の中央部への電流集中が緩和される。

また、一実施の形態の双方向フォトサイリスタチップでは、
上記半導体チップにおける上記一方向の中央を通り、且つ上記他方に延在するチップセンターラインＬＣを設定し、
上記チップセンターラインＬＣから上記カソード拡散領域４５の両端面までの距離のうちの最短距離をＬとし、
上記チップセンターラインＬＣに平行な線分であって、上記チップセンターラインＬＣから上記一方向に距離Ｌ/２だけ離間している第１の線分Ｇ‐Ｇ’および第２の線分Ｈ‐Ｈ’を設定し
た場合に、
上記アノード拡散領域４３における上記第１の線分Ｇ‐Ｇ’と上記第２の線分Ｈ‐Ｈ’との交差位置を、上記アノード拡散領域４３に対してワイヤボンディングを行う際にワイヤの先端を接続する接続位置とする一方、
上記カソード拡散領域４５における上記第１の線分Ｇ‐Ｇ’と上記第２の線分Ｈ‐Ｈ’との交差位置を、上記カソード拡散領域４５に対してワイヤボンディングを行う際にワイヤの先端を接続する接続位置とする。

この実施の形態によれば、上記アノード拡散領域４３に対してワイヤボンディングを行う際におけるワイヤの接続位置を、上記一方向の中央から距離Ｌ/２だけ離間している位置とする。一方、上記カソード拡散領域４５に対してワイヤボンディングを行う際におけるワイヤの接続位置を、上記一方向の中央から距離Ｌ/２だけ離間している位置としている。したがって、上記アノード拡散領域４３に対する上記ワイヤを介した電流の供給位置および上記カソード拡散領域４５に対する上記ワイヤを介した電流の流出位置を、上記一方向の中央から等距離の２箇所に分散させることができる。

すなわち、本実施の形態においては、上記アノード拡散領域４３と上記ゲート拡散領域４４/上記カソード拡散領域４５との間に突入電流が流れた場合に、上記アノード拡散領域４３から上記ゲート拡散領域４４/上記カソード拡散領域４５に供給される電流が上記一方向の中央部に集中することを防止して、上記一方向の中央部への電流集中を更に緩和することができる。

また、この発明の光点孤カプラは、
上記この発明の双方向フォトサイリスタチップとＬＥＤとで構成されていることを特徴としている。

上記構成によれば、高電流化を図ることができるラテラル構造のＰＮＰＮ素子を有する双方向フォトサイリスタチップを用いている。したがって、本光点弧カプラによれば、上記ＬＥＤからの光信号に応じてダイレクトに負荷を制御するために、ラテラル構造のＰＮＰＮ素子を有する双方向フォトサイリスタチップを用いた場合であっても、電流効率を上げることが可能になる。

また、この発明のＳＳＲは、
上記この発明の光点孤カプラとスナバ回路とで構成されていることを特徴としている。

上記構成によれば、ＬＥＤからの光信号に応じてダイレクトに負荷を効率よく制御することを可能にする光点弧カプラを用いている。したがって、負荷を制御するためのメインサイリスタを省略することが可能になり、部品点数の少ない安価で高性能なＳＳＲを実現できる。

１…発光素子(ＬＥＤ)、
２…双方向フォトサイリスタ、
３…光点弧カプラ、
７…スナバ回路、
４１…Ｎ型シリコン基板
４２a…第１フォトサイリスタ
４２b…第２フォトサイリスタ
４３…Ｐ型アノード拡散領域
４３a,４４a,４７a…Ａl電極
４３b…アノード拡散領域の側辺
４４…Ｐ型ゲート拡散領域
４４b…ゲート拡散領域の側辺
４５…Ｎ型カソード拡散領域
４５a…カソード拡散領域の側辺
４６…Ｐ型ゲート抵抗領域
４７…高濃度Ｎ型拡散領域
４８a,４８b,４８a’,４８b’…Ａuワイヤ
Ｔ1,Ｔ2…リードフレーム
４９…少数キャリア
５０…切り欠き部
５０a…切り欠き部の中央壁
５０b,５０c…切り欠き部の両側壁
５１a…第１カソード拡散領域
５１b…第２カソード拡散領域
５２a,５２b…端面
５３a,５３b,５４a,５４b…Ａuワイヤ用の金属ボール

Claims (2)

1. １つの半導体チップの表面に、互いに離間して形成された第１フォトサイリスタ部および第２フォトサイリスタ部を備え、
   上記各フォトサイリスタ部は、一方向に延在すると共にＮ型またはＰ型のうち一方の導電型を持つアノード拡散領域と、Ｎ型またはＰ型のうち他方の導電型を持つ基板と、上記アノード拡散領域に対向する上記一方の導電型を持つゲート拡散領域と、このゲート拡散領域内に上記アノード拡散領域に対向して形成されると共に上記他方の導電型を持つカソード拡散領域とを含むＰＮＰＮ部を有しており、
   上記アノード拡散領域と上記ゲート拡散領域とにおける互いに対向する二つの側辺と、上記カソード拡散領域における上記アノード拡散領域と対向する側辺とのうち、少なくとも何れか一つの側辺の平面形状が、上記アノード拡散領域から上記ゲート拡散領域および上記カソード拡散領域に向かって供給される電流が、上記アノード拡散領域の延在方向である上記一方向の中央部へ集中するのを緩和する形状になっており、
   上記カソード拡散領域における上記アノード拡散領域と対向する第１の側辺の平面形状は、上記ゲート拡散領域における上記アノード拡散領域と対向する第２の側辺から上記第１の側辺までの上記一方向と直交する他方向への距離が、上記一方向の中央部において最大になるような形状になっており、
   上記カソード拡散領域は上記一方向の中央部で二分割されており、互いに対向する分割面には、当該分割面の間隔が上記ゲート拡散領域の上記第２の側辺からの上記他方向への距離に応じて小さくなるように傾斜が設けられている
   ことを特徴とする双方向フォトサイリスタチップ。
2. 請求項１に記載の双方向フォトサイリスタチップと、発光ダイオードとで構成された光点孤カプラと、
   スナバ回路と
   で構成されていることを特徴とするソリッドステートリレー。

Images