JP6086832B2

JP6086832B2 - インバータ回路

Info

Publication number: JP6086832B2
Application number: JP2013144295A
Authority: JP
Inventors: 寛史城; 和之指田
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2013-07-10
Filing date: 2013-07-10
Publication date: 2017-03-01
Anticipated expiration: 2033-07-10
Also published as: JP2015019481A

Description

本発明は、インバータ回路に関する。

従来、交流電力を出力するインバータ回路は、様々な機器や装置に用いられている（例えば、特許文献１、２、３参照）。

図７は、従来例に係るインバータ回路１００の回路図である。インバータ回路１００は、ハイサイドスイッチ素子Ｑ１およびローサイドスイッチ素子Ｑ２を備え、コイルＬに対して交流電力を出力する。コイルＬは、例えば、ウエハやレクチルなどの試料の位置制御を行うステージ装置や、ソレノイドや、モータなどに設けられるコイルのことである。

ハイサイドスイッチ素子Ｑ１のコレクタには、高電位電源（図７では、＋５００Ｖの電源）に接続され、ハイサイドスイッチ素子Ｑ１のエミッタには、コイルＬの一端と、ローサイドスイッチ素子Ｑ２のコレクタと、が接続される。ローサイドスイッチ素子Ｑ２のエミッタには、高電位電源よりも電位の低い低電位電源（図７では、−５００Ｖの電源）に接続される。コイルＬの他端には、基準電位源ＧＮＤが接続される。

ハイサイドスイッチ素子Ｑ１のゲートと、ローサイドスイッチ素子Ｑ２のゲートと、には図示しない制御部が接続される。この制御部は、ハイサイドスイッチ素子Ｑ１のゲートと、ローサイドスイッチ素子Ｑ２のゲートと、に制御信号を供給し、これらハイサイドスイッチ素子Ｑ１およびローサイドスイッチ素子Ｑ２をＰＷＭ制御して、図８に示すようにハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２とを交互にオン状態にする。

図８は、インバータ回路１００の出力電流をゼロアンペアにする場合における、インバータ回路１００のタイミングチャートである。ＶＧＥ_Ｑ１は、ハイサイドスイッチ素子Ｑ１のゲート−エミッタ間電圧を示し、ＶＧＥ_Ｑ２は、ローサイドスイッチ素子Ｑ２のゲート−エミッタ間電圧を示す。これらハイサイドスイッチ素子Ｑ１およびローサイドスイッチ素子Ｑ２は、それぞれ、ゲート−エミッタ間電圧がＶＨである場合にオン状態になり、ゲート−エミッタ間電圧がＶＬである場合にオフ状態になる。Ｉ_ＯＵＴは、コイルＬを流れる電流、すなわちインバータ回路１００の出力電流を示し、ハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２との接続点からコイルＬに向かって、すなわちコイルＬの一端から他端に向かって電流が流れる場合に、正の値を取る。

特開２００７−２３５５２６号公報特開２００４−２０８４５４号公報特開２００２−１４２４９１号公報

図８に示したように、出力電流Ｉ_ＯＵＴにはリプルが含まれるが、この出力リプル電流により、出力電流Ｉ_ＯＵＴの精度が低下してしまう。そこで、出力リプル電流を小さくすることが要請されていた。

また、ハイサイドスイッチ素子Ｑ１およびローサイドスイッチ素子Ｑ２をＰＷＭ制御するための制御信号は、発振器やオペアンプなどを用いて生成されるが、生成の過程において制御信号にジッタが発生してしまう場合がある。ジッタが発生してしまうと、ハイサイドスイッチ素子Ｑ１やローサイドスイッチ素子Ｑ２のオンオフのタイミングがずれてしまうため、出力電流Ｉ_ＯＵＴの精度が低下してしまう。そこで、ハイサイドスイッチ素子Ｑ１およびローサイドスイッチ素子Ｑ２の制御信号のジッタを低減することが要請されていた。

上述の課題に鑑み、本発明は、インバータ回路において、出力リプル電流を小さくするとともに、ハイサイドスイッチ素子およびローサイドスイッチ素子の制御信号のジッタを低減することを目的とする。

本発明は、上述の課題を解決するために、以下の事項を提案している。
（１）本発明は、交流電力を出力するインバータ回路（例えば、図１のインバータ回路１に相当）であって、ハイサイドスイッチ素子（例えば、図１のハイサイドスイッチ素子Ｑ１に相当）およびローサイドスイッチ素子（例えば、図１のローサイドスイッチ素子Ｑ２に相当）と、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との接続点と、基準電位点（例えば、図１の基準電位源ＧＮＤに相当）と、の間に設けられたコイル（例えば、図１のコイルＬに相当）に並列接続された双方向スイッチング手段（例えば、図１の双方向スイッチング部１０に相当）と、を備えることを特徴とするインバータ回路を提案している。

この発明によれば、双方向スイッチング手段をコイルに並列接続した。ここで、双方向スイッチング手段は、オン状態になると、一端から他端と、他端から一端と、の双方向に電流を流すことができる状態になるものである。このため、コイルにエネルギーが蓄えられている状態において、ハイサイドスイッチ素子およびローサイドスイッチ素子をオフ状態にするとともに双方向スイッチング手段をオン状態にすると、コイルに蓄えられているエネルギーにより、コイルの一端または他端から、オン状態の双方向スイッチング手段を介してコイルの他端または一端に電流を流し続けることができる。したがって、ハイサイドスイッチ素子およびローサイドスイッチ素子をオフ状態にするとともに双方向スイッチング手段をオン状態にしている期間では、ハイサイドスイッチ素子とローサイドスイッチ素子と双方向スイッチング手段とをスイッチングさせないので、出力リプル電流を小さくすることができるとともに、ハイサイドスイッチ素子とローサイドスイッチ素子と双方向スイッチング手段との制御信号のジッタを大幅に減少させることができる。

（２）本発明は、（１）のインバータ回路について、４つの動作モードを有し、第１の動作モード（図２の第１の動作モードに相当）では、前記ハイサイドスイッチ素子をオン状態にするとともに、前記ローサイドスイッチ素子をオフ状態にし、かつ、前記双方向スイッチング手段をオフ状態にして、前記ハイサイドスイッチ素子から前記コイルに向けて電力を供給し、第２の動作モード（図３の第２の動作モードに相当）では、前記ハイサイドスイッチ素子および前記ローサイドスイッチ素子をオフ状態にし、かつ、前記双方向スイッチング手段をオン状態にして、前記コイルから、前記双方向スイッチング手段のうち前記基準電位点との接続部に向けて電力を供給し、第３の動作モード（図４の第３の動作モードに相当）では、前記ハイサイドスイッチ素子をオフ状態にするとともに、前記ローサイドスイッチ素子をオン状態にし、かつ、前記双方向スイッチング手段をオフ状態にして、前記コイルから前記ローサイドスイッチ素子に向けて電力を供給し、第４の動作モード（図５の第４の動作モードに相当）では、前記ハイサイドスイッチ素子および前記ローサイドスイッチ素子をオフ状態にし、かつ、前記双方向スイッチング手段をオン状態にして、前記コイルから、前記双方向スイッチング手段のうち前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との接続点との接続部に向けて電力を供給することを特徴とするインバータ回路を提案している。

この発明によれば、（１）のインバータ回路は、第１の動作モード、第２の動作モード、第３の動作モード、および第４の動作モードの４つの動作モードを有するものとした。このため、第１の動作モードにすることでコイルの一端から他端に電流を流してコイルにエネルギーを蓄積させ、第１の動作モードから第２の動作モードに遷移させることで、第１の動作モードにおいてコイルに蓄えられたエネルギーにより、コイルの一端から他端に電流を流し続けることができる。また、第３の動作モードにすることでコイルの他端から一端に電流を流してコイルにエネルギーを蓄積させ、第３の動作モードから第４の動作モードに遷移させることで、第３の動作モードにおいて蓄えられたエネルギーにより、コイルの他端から一端に電流を流し続けることができる。ここで、コイルの一端とは、コイルのうち、ハイサイドスイッチ素子とローサイドスイッチ素子との接続点に接続される部分のことであり、コイルの他端とは、コイルのうち、基準電位点に接続される部分のことである。したがって、上述した効果と同様の効果を奏することができる。

（３）本発明は、（１）または（２）のインバータ回路について、前記ハイサイドスイッチ素子および前記ローサイドスイッチ素子は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）で構成されることを特徴とするインバータ回路を提案している。

この発明によれば、（１）または（２）のインバータ回路において、ハイサイドスイッチ素子およびローサイドスイッチ素子をＩＧＢＴで構成することとした。このため、ハイサイドスイッチ素子およびローサイドスイッチ素子に大電流を流すことができるので、インバータ回路の出力電流を大きくしたい場合にも対応できる。

（４）本発明は、（１）から（３）のいずれかのインバータ回路について、前記双方向スイッチング手段は、第１のスイッチ素子（例えば、図１のスイッチ素子Ｑ３に相当）と、前記第１のスイッチ素子にコモン接続された第２のスイッチ素子（例えば、図１のスイッチ素子Ｑ４に相当）と、を備えることを特徴とするインバータ回路を提案している。

この発明によれば、（１）から（３）のいずれかのインバータ回路において、双方向スイッチング手段が、第１のスイッチ素子と、第１のスイッチ素子にコモン接続された第２のスイッチ素子と、を備えるものとした。このため、第１のスイッチ素子および第２のスイッチ素子をオン状態にすると、双方向スイッチング手段がオン状態になり、第１のスイッチ素子や第２のスイッチ素子をオフ状態にすると、双方向スイッチング手段がオフ状態になる。したがって、上述した効果と同様の効果を奏することができる。

（５）本発明は、（４）のインバータ回路について、前記第１のスイッチ素子および前記第２のスイッチ素子は、ＮチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成されることを特徴とするインバータ回路を提案している。

この発明によれば、（４）のインバータ回路において、第１のスイッチ素子および第２のスイッチ素子をＮチャネルＭＯＳＦＥＴで構成することとした。このため、第１のスイッチ素子および第２のスイッチ素子を小型化できるので、インバータ回路を小型化できる。

（６）本発明は、（１）から（３）のいずれかのインバータ回路について、前記双方向スイッチング手段は、トライアックを備えることを特徴とするインバータ回路を提案している。

この発明によれば、（１）から（３）のいずれかのインバータ回路において、双方向スイッチング手段が、トライアックを備えるものとした。このため、上述した効果と同様の効果を奏することができる。

（７）本発明は、（１）から（６）のいずれかのインバータ回路について、前記コイルを備えることを特徴とするインバータ回路を提案している。

この発明によれば、（１）から（６）のいずれかのインバータ回路において、コイルを備えることとした。このため、負荷をこのコイルに接続することで、コイルを有していない負荷に対しても、本発明のインバータ回路から電力を供給することができる。

本発明によれば、出力リプル電流を小さくすることができるとともに、ハイサイドスイッチ素子とローサイドスイッチ素子と双方向スイッチング手段との制御信号のジッタを大幅に減少させることができる。

本発明の一実施形態に係るインバータ回路の回路図である。第１の動作モードにおいて前記実施形態に係るインバータ回路に流れる電流を示す図である。第２の動作モードにおいて前記実施形態に係るインバータ回路に流れる電流を示す図である。第３の動作モードにおいて前記実施形態に係るインバータ回路に流れる電流を示す図である。第４の動作モードにおいて前記実施形態に係るインバータ回路に流れる電流を示す図である。前記実施形態に係るインバータ回路のタイミングチャートである。従来例に係るインバータ回路の回路図である。従来例に係るインバータ回路のタイミングチャートである。

以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組み合わせを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。

［インバータ回路１の構成］
図１は、本発明の一実施形態に係るインバータ回路１の回路図である。インバータ回路１は、図７に示した従来例に係るインバータ回路１００とは、双方向スイッチング部１０を備える点が異なる。なお、インバータ回路１において、インバータ回路１００と同一構成要件については、同一符号を付し、その説明を省略する。

双方向スイッチング部１０は、コイルＬに並列接続され、ＮチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成されるスイッチ素子Ｑ３、Ｑ４を備える。これらスイッチ素子Ｑ３、Ｑ４は、コモン接続されており、スイッチ素子Ｑ３のソースと、スイッチ素子Ｑ４のソースと、が接続される。スイッチ素子Ｑ３のドレインには、ハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２との接続点が接続され、スイッチ素子Ｑ４のドレインには、基準電位源ＧＮＤが接続される。

スイッチ素子Ｑ３、Ｑ４をオフ状態にすると、双方向スイッチング部１０がオフ状態になる。一方、スイッチ素子Ｑ３、Ｑ４をオン状態にすると、双方向スイッチング部１０がオン状態になり、一端から他端と、他端から一端と、の双方向に電流を流すことができる状態になる。

スイッチ素子Ｑ３のゲートと、スイッチ素子Ｑ４のゲートと、には図示しない制御部が接続される。この制御部は、スイッチ素子Ｑ３のゲートと、スイッチ素子Ｑ４のゲートと、に制御信号を供給して、スイッチ素子Ｑ３、Ｑ４のそれぞれのオンオフを制御する。

なお、ハイサイドスイッチ素子Ｑ１およびローサイドスイッチ素子Ｑ２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）で構成される。

［インバータ回路１の動作］
以上の構成を備えるインバータ回路１は、ハイサイドスイッチ素子Ｑ１、ローサイドスイッチ素子Ｑ２、スイッチ素子Ｑ３、Ｑ４のそれぞれの状態に応じて、第１の動作モード（図２参照）、第２の動作モード（図３参照）、第３の動作モード（図４参照）、および第４の動作モード（図５参照）の４つの動作モードで動作する。

（第１の動作モード）
図２は、第１の動作モードにおいてインバータ回路１に流れる電流を示す図である。第１の動作モードでは、インバータ回路１は、ハイサイドスイッチ素子Ｑ１をオン状態にするとともに、ローサイドスイッチ素子Ｑ２をオフ状態にし、かつ、スイッチ素子Ｑ３、Ｑ４をオフ状態にして双方向スイッチング部１０をオフ状態にする。これによれば、高電位電源からオン状態のハイサイドスイッチ素子Ｑ１を介してコイルＬに電力が供給される。このため、時間が経過するに従ってコイルＬの一端から他端に流れる電流が増加し、コイルＬにエネルギーが蓄えられる。

（第２の動作モード）
図３は、第２の動作モードにおいてインバータ回路１に流れる電流を示す図である。第２の動作モードでは、インバータ回路１は、ハイサイドスイッチ素子Ｑ１およびローサイドスイッチ素子Ｑ２をオフ状態にし、かつ、スイッチ素子Ｑ３、Ｑ４をオン状態にして双方向スイッチング部１０をオン状態にする。このため、第１の動作モードから第２の動作モードに遷移させると、第１の動作モードにおいてコイルＬに蓄えられたエネルギーにより、コイルＬから、双方向スイッチング部１０のうち基準電位源ＧＮＤとの接続部に向けて電力が供給され、コイルＬの他端から、オン状態のスイッチ素子Ｑ４、Ｑ３を介してコイルＬの一端に向かって電流が流れる。したがって、第１の動作モードから第２の動作モードに遷移させると、第１動作モードにおいてコイルＬに蓄えられたエネルギーにより、コイルＬの一端から他端に電流が流れ続ける。

（第３の動作モード）
図４は、第３の動作モードにおいてインバータ回路１に流れる電流を示す図である。第３の動作モードでは、インバータ回路１は、ハイサイドスイッチ素子Ｑ１をオフ状態にするとともに、ローサイドスイッチ素子Ｑ２をオン状態にし、かつ、スイッチ素子Ｑ３、Ｑ４をオフ状態にして双方向スイッチング部１０をオフ状態にする。これによれば、コイルＬからオン状態のローサイドスイッチ素子Ｑ２を介して低電位電源に電力が供給される。このため、時間が経過するに従ってコイルＬの他端から一端に流れる電流が増加し、コイルＬにエネルギーが蓄えられる。

（第４の動作モード）
図５は、第４の動作モードにおいてインバータ回路１に流れる電流を示す図である。第４の動作モードでは、インバータ回路１は、ハイサイドスイッチ素子Ｑ１およびローサイドスイッチ素子Ｑ２をオフ状態にし、かつ、スイッチ素子Ｑ３、Ｑ４をオン状態にして双方向スイッチング部１０をオン状態にする。このため、第３の動作モードから第４の動作モードに遷移させると、第３の動作モードにおいてコイルＬに蓄えられたエネルギーにより、コイルＬから、双方向スイッチング部１０のうちハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２との接続点との接続部に向けて電力が供給され、コイルＬの一端から、オン状態のスイッチ素子Ｑ３、Ｑ４を介してコイルＬの他端に向かって電流が流れる。したがって、第３の動作モードから第４の動作モードに遷移させると、第３の動作モードにおいてコイルＬに蓄えられたエネルギーにより、コイルＬの他端から一端に電流が流れ続ける。

図６は、インバータ回路１の出力電流をゼロアンペアにする場合における、インバータ回路１のタイミングチャートである。ＶＧＳ_Ｑ３は、スイッチ素子Ｑ３のゲート−ソース間電圧を示し、ＶＧＳ_Ｑ４は、スイッチ素子Ｑ４のゲート−ソース間電圧を示す。

時刻ｔ１からｔ２の期間は、インバータ回路１が第３の動作モードである期間を示している。このため、時刻ｔ１からｔ２の期間では、時間が経過するに従ってコイルＬの他端から一端に流れる電流が増加する。出力電流Ｉ_ＯＵＴは、コイルＬの一端から他端に向かって電流が流れる場合に正の値を取るので、時間が経過するに従って減少する。

時刻ｔ２からｔ３の期間は、インバータ回路１が第４の動作モードである期間を示している。このため、時刻ｔ２からｔ３の期間では、時刻ｔ１からｔ２の期間においてコイルＬに蓄えられたエネルギーにより、出力電流Ｉ_ＯＵＴは、時刻ｔ２における出力電流Ｉ_ＯＵＴの電流値を保持し続ける。

時刻ｔ３からｔ４の期間は、インバータ回路１が第１の動作モードである期間を示している。このため、時刻ｔ３からｔ４の期間では、時間が経過するに従ってコイルＬの一端から他端に流れる電流が増加する。したがって、出力電流Ｉ_ＯＵＴは、時間が経過するに従って増加し、時刻ｔ４ではゼロになっている。

時刻ｔ４以降の期間は、インバータ回路１が第２の動作モードである期間を示している。このため、時刻ｔ４以降の期間では、時刻ｔ３からｔ４の期間においてコイルＬに蓄えられたエネルギーにより、出力電流Ｉ_ＯＵＴは、時刻ｔ４における出力電流Ｉ_ＯＵＴの電流値ゼロを保持し続ける。

以上のインバータ回路１によれば、以下の効果を奏することができる。

インバータ回路１では、双方向スイッチング部１０がコイルＬに並列接続される。このため、第１の動作モードでは、コイルＬの一端から他端に電流が流れることによってコイルＬにエネルギーが蓄えられ、第１の動作モードから第２の動作モードに遷移させると、第１の動作モードにおいてコイルＬに蓄えられたエネルギーにより、コイルＬの一端から他端に電流が流れ続ける。また、第３の動作モードでは、コイルＬの他端から一端に電流が流れることによってコイルＬにエネルギーが蓄えられ、第３の動作モードから第４の動作モードに遷移させると、第３の動作モードにおいてコイルＬに蓄えられたエネルギーにより、コイルＬの他端から一端に電流が流れ続ける。ここで、第２の動作モードおよび第４の動作モードでは、ハイサイドスイッチ素子Ｑ１およびローサイドスイッチ素子Ｑ２がオフ状態であり、双方向スイッチング部１０に設けられたスイッチ素子Ｑ３、Ｑ４がオン状態である。このため、第２の動作モードおよび第４の動作モードでは、ハイサイドスイッチ素子Ｑ１、ローサイドスイッチ素子Ｑ２、およびスイッチ素子Ｑ３、Ｑ４をスイッチングさせないので、出力リプル電流を小さくすることができるとともに、これらスイッチ素子の制御信号のジッタを大幅に減少させることができる。

また、インバータ回路１では、ハイサイドスイッチ素子Ｑ１およびローサイドスイッチ素子Ｑ２がＩＧＢＴで構成される。このため、ハイサイドスイッチ素子Ｑ１およびローサイドスイッチ素子Ｑ２に大電流を流すことができるので、インバータ回路１の出力電流を大きくしたい場合にも対応できる。

また、インバータ回路１では、双方向スイッチング部１０が、スイッチ素子Ｑ３と、スイッチ素子Ｑ３にコモン接続されたスイッチ素子Ｑ４と、を備える。このため、スイッチ素子Ｑ３、Ｑ４をオン状態にすると、双方向スイッチング部１０がオン状態になり、スイッチ素子Ｑ３、スイッチ素子Ｑ４をオフ状態にすると、双方向スイッチング部１０がオフ状態になる。したがって、上述した効果と同様の効果を奏することができる。

また、インバータ回路１では、スイッチ素子Ｑ３、Ｑ４がＮチャネルＭＯＳＦＥＴで構成される。このため、スイッチ素子Ｑ３、Ｑ４を小型化できるので、インバータ回路１を小型化できる。

本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。

例えば、上述の実施形態では、第１の動作モードにおいて、スイッチ素子Ｑ４をオフ状態にするものとしたが、これに限らず、スイッチ素子Ｑ４をオン状態にしてもよい。この場合にも、スイッチ素子Ｑ３がオフ状態であるため、双方向スイッチング部１０をオフ状態にすることができる。

また、上述の実施形態では、第３の動作モードにおいて、スイッチ素子Ｑ３をオフ状態にするものとしたが、これに限らず、スイッチ素子Ｑ３をオン状態にしてもよい。この場合にも、スイッチ素子Ｑ４がオフ状態であるため、双方向スイッチング部１０をオフ状態にすることができる。

また、上述の実施形態では、双方向スイッチング部１０は、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ３、Ｑ４を備えるものとしたが、これに限らず、例えばトライアックを備えるものであってもよい。トライアックをオン状態にすると、双方向スイッチング部１０がオン状態になり、双方向に電流を流すことができる。

また、上述の実施形態では、コイルＬは、インバータ回路１の外部に設けられるものとしたが、これに限らず、インバータ回路１が備えるものであってもよい。これによれば、負荷をコイルＬに接続することで、コイルを有していない負荷に対しても、インバータ回路１から電力を供給することができる。

１、１００；インバータ回路
１０；双方向スイッチング部
Ｌ；コイル
Ｑ１；ハイサイドスイッチ素子
Ｑ２；ローサイドスイッチ素子
Ｑ３、Ｑ４；スイッチ素子

Claims

交流電力を出力するインバータ回路であって、
ハイサイドスイッチ素子およびローサイドスイッチ素子と、
前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との接続点と、基準電位点と、の間に設けられたコイルに並列接続された双方向スイッチング手段と、を備え、
４つの動作モードを有し、
第１の動作モードでは、前記ハイサイドスイッチ素子をオン状態にするとともに、前記ローサイドスイッチ素子をオフ状態にし、かつ、前記双方向スイッチング手段をオフ状態にして、前記ハイサイドスイッチ素子から前記コイルに向けて電力を供給し、
第２の動作モードでは、前記ハイサイドスイッチ素子および前記ローサイドスイッチ素子をオフ状態にし、かつ、前記双方向スイッチング手段をオン状態にして、前記コイルから、前記双方向スイッチング手段のうち前記基準電位点との接続部に向けて電力を供給し、
第３の動作モードでは、前記ハイサイドスイッチ素子をオフ状態にするとともに、前記ローサイドスイッチ素子をオン状態にし、かつ、前記双方向スイッチング手段をオフ状態にして、前記コイルから前記ローサイドスイッチ素子に向けて電力を供給し、
第４の動作モードでは、前記ハイサイドスイッチ素子および前記ローサイドスイッチ素子をオフ状態にし、かつ、前記双方向スイッチング手段をオン状態にして、前記コイルから、前記双方向スイッチング手段のうち前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との接続点との接続部に向けて電力を供給することを特徴とするインバータ回路。
前記ハイサイドスイッチ素子および前記ローサイドスイッチ素子は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）で構成されることを特徴とする請求項１に記載のインバータ回路。
前記双方向スイッチング手段は、
第１のスイッチ素子と、
前記第１のスイッチ素子にコモン接続された第２のスイッチ素子と、を備えることを特徴とする請求項１または２のいずれかに記載のインバータ回路。
前記第１のスイッチ素子および前記第２のスイッチ素子は、ＮチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成されることを特徴とする請求項３に記載のインバータ回路。
前記双方向スイッチング手段は、トライアックを備えることを特徴とする請求項１または２のいずれかに記載のインバータ回路。
前記コイルを備えることを特徴とする請求項１から５のいずれかに記載のインバータ回路。