JP6075448B2 - 部品内蔵配線基板および部品内蔵配線基板の製造方法 - Google Patents

部品内蔵配線基板および部品内蔵配線基板の製造方法 Download PDF

Info

Publication number
JP6075448B2
JP6075448B2 JP2015518217A JP2015518217A JP6075448B2 JP 6075448 B2 JP6075448 B2 JP 6075448B2 JP 2015518217 A JP2015518217 A JP 2015518217A JP 2015518217 A JP2015518217 A JP 2015518217A JP 6075448 B2 JP6075448 B2 JP 6075448B2
Authority
JP
Japan
Prior art keywords
wiring
electronic component
main surface
wiring board
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015518217A
Other languages
English (en)
Other versions
JPWO2014188964A1 (ja
Inventor
要一 守屋
要一 守屋
山本 祐樹
祐樹 山本
安隆 杉本
安隆 杉本
高田 隆裕
隆裕 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6075448B2 publication Critical patent/JP6075448B2/ja
Publication of JPWO2014188964A1 publication Critical patent/JPWO2014188964A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/1319Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199Material of the matrix
    • H01L2224/1329Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/13291The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73259Bump and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009Pre-treatment of the connector or the bonding area
    • H01L2224/8203Reshaping, e.g. forming vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92222Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145Organic substrates, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09054Raised area or protrusion of metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、大電流に対応可能な部品内蔵配線基板および部品内蔵基板の製造方法に関する。
近年のパワー機器の大容量化、大電流化に伴い、このようなパワー機器に用いられるパワーエレクトロニクス用の部品が実装される配線基板においては、パワー配線を厚くすることが要求されている。そのような要求に対し、たとえば、一つの金属部材から一体形成される厚配線形成技術が開示されている(たとえば、特許文献1参照)。図9は、特許文献1に記載の配線基板1の一例を示す断面模式図である。
図9に示される配線基板1は、絶縁層2と、一つの金属部材から一体に形成された配線部3とを備えている。また、配線部3は、絶縁層2の上下面それぞれから一部が露出するように設けられている。この配線基板1における配線部3は、たとえば、厚さ0.20mm以上の金属配線を有しており、パワーエレクトロニクス用の配線基板として最適に用いることができる。また、特許文献1に記載の配線基板1の製造方法では、このような信頼性の高い配線部3を備えた配線基板1を容易に得ることができる。
国際公開第2012/133380号
しかしながら、上述したように、このような大電力容量基板である配線基板1は、たとえば、電源配線として用いられていることから、大断面積化が求められることとなり、その結果、配線部3の厚みが増加している。一方、配線基板1に形成される配線部3は信号配線と比較して回路が複雑ではない。したがって、配線基板1の層内には、配線部3の形成されていない空間がかなりの体積で生じる場合がある。
それゆえに、この発明の主たる目的は、大電流に対応可能であり、かつ、配線が形成されていない空間を有効に活用し得ることにより、小型化を実現した部品内蔵配線基板および部品内蔵配線基板の製造方法を提供することである。
この発明にかかる部品内蔵配線基板は、絶縁層と、導電性の一つの連続した金属部材から形成され、絶縁層内に設けられた第1の配線部と、を備え、絶縁層内における第1の配線部が設けられた層と同一の層に、第1の配線部の厚みより小さい第1の電子部品が配置され、絶縁層の一方主面から露出した第1の配線部の一部に、第2の電子部品が実装されており、第1の電子部品が温度検出用素子であり、第2の電子部品がパワー半導体素子であることを特徴とする、部品内蔵配線基板である。
また、この発明にかかる部品内蔵配線基板は、絶縁部の一方主面または他方主面の表面に金属箔を含む第2の配線部が設けられることが好ましい。
また、この発明にかかる部品内蔵配線基板は、部品内蔵配線基板を平面視したとき、第1の電子部品と第2の電子部品とは重なるように配置されることが好ましい。
この発明にかかる部品内蔵配線基板の製造方法は、導電性の一つの金属部材の一方主面をエッチングして第1の配線パターンを形成する工程と、一方主面における、エッチングにより金属部材が除去された部分に第1の電子部品を実装する工程と、一方主面における、エッチングにより金属部材が除去された部分に絶縁樹脂を充填する工程と、金属部材の他方主面をエッチングして第2の配線パターンおよび第1の電子部品に接続される導通部を形成する工程と、他方主面における、エッチングにより金属部材が除去された部分に絶縁樹脂を充填する工程と、一方主面において露出されている第1の配線パターンと接合部材を用いて第2の電子部品を実装する工程と、を含第1の電子部品が温度検出用素子であり、第2の電子部品がパワー半導体素子である、部品内蔵配線基板の製造方法である。
また、この発明にかかる部品内蔵配線基板の製造方法は、導電性の一つの金属部材の一方主面をエッチングして第1の配線パターンを形成する工程と、一方主面における、エッチングにより金属部材が除去された部分に絶縁樹脂を充填する工程と、金属部材の他方主面をエッチングして、第2の配線パターンを形成する工程と、他方主面における、エッチングにより金属部材が除去された部分に第1の電子部品を配置する工程と、他方主面における、エッチングにより金属部材が除去された部分に絶縁樹脂を充填する工程と、一方主面において露出されている第1の配線パターンと接合部材を用いて第2の電子部品を実装する工程と、を含第1の電子部品が温度検出用素子であり、第2の電子部品がパワー半導体素子である、部品内蔵配線基板の製造方法である。
さらに、この発明にかかる部品内蔵配線基板の製造方法は、他方主面における、エッチングにより金属部材が除去された部分に絶縁樹脂を充填する工程において、他方主面に充填された絶縁樹脂の表面に金属箔を配置して、絶縁樹脂と金属箔とを同時に圧着する工程と、圧着された金属箔をエッチングすることにより他の配線パターンを形成する工程と、をさらに含むことが好ましい。
この発明にかかる部品内蔵配線基板によれば、絶縁層内に設けられた第1の配線部が、導電性の一つの連続した金属部材から形成されており、異なる物質で形成された配線や導体により接合されていないので、配線部の抵抗値を小さくできることから、大電流に対応可能とすることができる。また、絶縁層内における第1の配線部が設けられた層と同一の層に、第1の配線部の厚みより小さい第1の電子部品が配置されているので、部品内蔵配線基板における配線が形成されていない空間を有効に活用し得ることにより、小型化を実現した部品内蔵配線基板を得ることができる。
また、この発明にかかる部品内蔵配線基板によれば、絶縁層の一方主面から露出した第1の配線部の一部に、第2の電子部品が実装されており、第1の電子部品が温度検出用素子であり、第2の電子部品がパワー半導体素子であるので、第1の電子部品により第2の電子部品の温度を検出することができることから、第2の電子部品の温度管理を行うことができる。
さらに、この発明にかかる部品内蔵配線基板によれば、絶縁部の一方主面または他方主面の表面に金属箔を含む第2の配線部が設けられると、部品内蔵配線基板の内部の空間だけでなく、部品内蔵配線基板の外部表面も有効に活用し得る部品内蔵配線基板を得ることができる。
また、この発明にかかる部品内蔵配線基板によれば、部品内蔵配線基板を平面視したとき、第1の電子部品と第2の電子部品とは重なるように配置されると、より正確に第2の電子部品の温度を検出することができる。
この発明にかかる部品内蔵配線基板の製造方法によれば、第1の配線パターンと第2の配線パターンとが一つの金属部材をエッチングすることで形成されており、異なる物質で形成された配線や導体により接合されていないので、配線部の抵抗を小さくできることから、大電流に対応可能とすることができ、エッチングにより除去された部分に第1の電子部品が実装されるので、部品内蔵配線基板における配線が形成されていない空間を有効に活用し得ることにより、小型化を実現した部品内蔵配線基板を得ることができる。
また、この発明にかかる部品内蔵配線基板の製造方法によれば、絶縁層の他方主面に充填された絶縁樹脂の表面に金属箔が配置され、絶縁樹脂と金属箔を同時に圧着した後、金属箔をエッチングすることにより他の配線パターンを形成するので、部品内蔵配線基板の内部の空間だけでなく、部品内蔵配線基板の外部表面も有効に活用し得る部品内蔵配線基板を得ることができる。
この発明によれば、大電流に対応可能であり、かつ、配線が形成されていない空間を有効に活用し得ることにより、小型化を実現した部品内蔵配線基板を得ることができる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明にかかる部品内蔵配線基板の第1の実施の形態の一例を示す断面模式図である。 (a)〜(e)は、図1に記載の部品内蔵配線基板の製造方法に含まれる工程の一例を順次図解的に示す断面模式図である。 (a)〜(d)は、図1に記載の部品内蔵配線基板の製造方法に含まれる工程の一例を順次図解的に示す断面模式図である。 図3に記載の部品内蔵配線基板の製造方法において、ビアを形成する方法の一例を示す断面模式図である。 この発明にかかる部品内蔵配線基板の第1の実施の形態の他の例を示す断面模式図である。 この発明にかかる部品内蔵配線基板の第2の実施の形態の一例を示す断面模式図である。 (a)〜(e)は、図6に記載の部品内蔵配線基板の製造方法に含まれる工程の一例を順次図解的に示す断面模式図である。 (a)〜(d)は、図6に記載の部品内蔵配線基板の製造方法に含まれる工程の一例を順次図解的に示す断面模式図である。 従来の配線基板の一例を示す断面模式図である。
この発明にかかる部品内蔵配線基板の第1の実施の形態の一例について説明する。図1は、この発明にかかる部品内蔵配線基板の第1の実施の形態の一例を示す断面模式図である。
この実施の形態にかかる部品内蔵配線基板100は、大電流に対応可能な配線基板を含む部品内蔵配線基板である。部品内蔵配線基板100は、平面視で、矩形板状に形成される。部品内蔵配線基板100は、絶縁層10、第1の配線部21,22および第1の電子部品30を含む。また、部品内蔵配線基板100は、第2の配線部41を含む。さらに、部品内蔵配線基板100には、第2の電子部品32が実装される。
絶縁層10は、シート状の絶縁樹脂であり、平面視で、部品内蔵配線基板100の上下面が正方形状の直方体に形成される。絶縁層10は、第1の配線部21,22および第1の電子部品30の周囲をコーティングしている。絶縁樹脂は、たとえば、エポキシ系樹脂、ポリイミド系樹脂、フェノール系樹脂、シリコーン系樹脂あるいはビスマレイミド樹脂等が挙げられる。絶縁層10は、一層であってもよいし、多層であってもよい。また、以下では、絶縁層10の上下面に隣接する四面を側面という。
第1の配線部21,22は、絶縁層10の一方主面10a側に搭載される第2の電子部品32と、絶縁層10の他方主面10bに接続される電極とを電気的に接続する。
第1の配線部21,22は、それぞれ一つの金属部材たる、たとえば銅板から形成されている。なお、本実施の形態における第1の配線部21,22の材料は、銅が用いられているが、これに限られるものではなく、たとえば、銀、アルミ、ステンレス等の金属であれば、どのような材質であってもよい。また、第1の配線部21,22の材料は、比抵抗が小さいものを用いるのが好ましい。
第1の配線部21は、第1の配線パターン211および第2の配線パターン212から構成されている。
第1の配線パターン211は、各面が長方形からなる直方体に形成されている。そして、第1の配線パターン211における上面(一方主面20aの反対側の面)の一部が、第2の配線パターン212の下面(他方主面20bの反対側の面)の一部に接続する。また、第1の配線パターン211の一方主面20aの一部が絶縁層10の一方主面10aから露出するように設けられている。絶縁層10の一方主面10aから露出した第1の配線パターン211の一方主面20aの一部には、第2の電子部品32の端子が接合部材32aを用いて接続される。接合部材32aは、たとえば、はんだが用いられる。
第2の配線パターン212は、各面が長方形からなる直方体に形成されている。この直方体の最大面積をなす対向する2面を上下面とする。第2の配線パターン212は、直方体の長手方向が絶縁層10の一側面と平行し、かつ、第2の配線パターン212の他方主面20bの一部が絶縁層10の他方主面10bから露出するように設けられている。絶縁層10の他方主面10bから露出した第2の配線パターン212の他方主面20bには、図示しないが、ニッケルメッキ皮膜が形成される。ニッケルメッキ皮膜を形成することで、露出部分における強度を確保している。第2の配線パターン212は、基板等の電極に対し電気的に接続される。
このように、第1の配線部21は、一つの銅板から第1の配線パターン211および第2の配線パターン212が一体形成されているため、途中に異なる物質の接合部がなく、抵抗値が大きくなることを防止している。また、第1の配線パターン211および第2の配線パターン212が上下方向(部品内蔵配線基板100の厚み方向)において一部重なっているため、大電流に対応することが可能となっている。また、第1の配線パターン211および第2の配線パターン212が上下方向(部品内蔵配線基板100の厚み方向)において完全に重なっていないため、第1の配線部21が絶縁層10から抜け落ちることが抑制される。
第1の配線部22は、第1の配線パターン221および第2の配線パターン222から構成されている。また、第1の配線パターン221の一方主面20aの一部が絶縁層10の一方主面10aから露出するように設けられている。絶縁層10の一方主面10aから露出した第1の配線パターン221の一方主面20aの一部には、第2の電子部品32の端子が接合部材32aを用いて接続される。一方、第2の配線パターン222は、基板等の電極に対し電気的に接続される。なお、配線部22は、配線部21と同様の構成を有しているため、説明は省略する。
また、第1の配線部21の第1の配線パターン211と第1の配線部22の第1の配線パターン221との間の空間(層)に、第1の電子部品30が実装される。第1の電子部品30の厚みは、第1の配線部21,22の厚みよりも小さい厚みである。第1の電子部品30は、コンデンサ、インダクタ、サーミスタ、半導体素子(IC、ダイオード、FET)等で適宜変更可能である。なお、第2の電子部品32の温度状態を監視するために、第1の電子部品30は、温度検出用素子である、たとえば、サーミスタであるのが好適である。また、半導体素子としては、たとえば、シリコン半導体素子、ガリウム砒素半導体素子等の能動素子を用いることができる。第1の電子部品30の上面には接合部材30aを介してそれぞれ導通部23が形成され、互いに電気的に接続されている。接合部材30aは、たとえば、導電性接合材が用いられるが、導電性樹脂、はんだ等、導電性を有する接合材であれば、種類は問わない。導通部23の上端側は、ビア40cを介して、それぞれ第2の配線部41と電気的に接続している。
第2の配線部41は、絶縁層10の他方主面10bの表面に形成されており、金属箔40aおよびめっき層40bにより構成される。第2の配線部41は、絶縁層10の他方主面10bに形成される。第2の配線部41は、所望の配線パターンとなるように形成されている。本実施の形態では、金属箔40aとして銅箔が用いられる。
また、上述したように、部品内蔵配線基板100において、絶縁層10の一方主面10a側には、第2の電子部品32が実装される。第2の電子部品32は、絶縁層10の一方主面10aにおいて露出されている第1の配線部21,22と接合部材32aを用いて実装される。第2の電子部品32は、コンデンサ、インダクタ、サーミスタ、半導体素子(IC、ダイオード、FET:Field−Effect Transistor)で適宜変更可能である。なお、第1の電子部品30として温度検出用素子であるサーミスタが実装されている場合には、第2の電子部品32は、たとえば、FET等の温度依存性を有するパワー半導体素子を実装するのが好適である。このとき、第2の電子部品32は、第1の電子部品30の直下に実装される。パワー半導体素子は、電力変換用半導体素子や電力制御用半導体素子のことをいい、電力用半導体素子ともいう。すなわち、部品内蔵配線基板100を平面視したとき、第1の電子部品30と第2の電子部品32とは重なるように配置される。
次に、上述した第1の実施の形態にかかる部品内蔵配線基板100の製造方法の一例について説明する。図2および図3は、図1に記載の部品内蔵配線基板100の製造方法に含まれる工程の一例を順次図解的に示す断面模式図である。
まず、図2(a)に示すように、第1工程では、たとえば、厚みが0.06mmの金属部材20が用意される。用意される金属部材20は、たとえば、一方主面20aおよび他方主面20bを有する矩形板状である。なお、用意される金属部材20は、たとえば、銅、銀、アルミ、ステンレス等の金属であれば、どのような材質であってもよい。また、金属部材は、比抵抗が小さいものを用いるのが好ましい。本実施の形態では、金属部材20として銅板が用いられる。
それから、図2(b)に示すように、第2工程では、金属部材20の一方主面20a側を厚み方向に厚さ0.30mmの矩形状のパターンが残るように露光および現像し、エッチングが行われる。このエッチングにより残ったパターンが、第1の配線パターン211,221となる。このエッチングには、塩化第二鉄液を用いたスプレーエッチング法が一般的に用いられるが、エッチングできるものであれば、その方法は問わない。本実施の形態では、塩化第二鉄液を用いたスプレーエッチングが用いられる。
次に、図2(c)に示すように、第3工程では、第2工程のエッチングにより形成された第1の配線パターン211と第1の配線パターン221との間の空間(層)に、第1の電子部品30が設置される。第1の電子部品30は、たとえば、接合部材30aを用いて設置される。接合部材30aは、たとえば、導電性接合材が用いられるが、導電性樹脂、はんだ等、導電性を有する接合材であれば、種類は問わない。また、第1の電子部品30は、コンデンサ、インダクタ、サーミスタ、半導体素子(IC、ダイオード、FET)等で適宜変更可能である。なお、第2の電子部品32の温度状態を監視するために、第1の電子部品30は、サーミスタであるのが好適である。また、半導体素子としては、たとえば、シリコン半導体素子、ガリウム砒素半導体素子等の能動素子を用いることができる。本実施の形態では、第1の電子部品30の厚みが0.15mmのサーミスタであり、接合部材30aは、導電性接着剤が用いられる。
それから、図2(d)に示すように、第4工程では、第2工程のエッチングにより除去された空間が、たとえば、絶縁樹脂11で充填される。絶縁樹脂11は、たとえば、エポキシ系樹脂であり、充填後、絶縁樹脂11がプレスされ、硬化される。なお、絶縁樹脂11は、エポキシ系樹脂以外にも、たとえば、ポリイミド系樹脂、フェノール系樹脂、シリコーン系樹脂、ビスマレイミド系樹脂等を用いることができる。
次に、図2(e)に示すように、第5工程では、第2の工程でエッチングしていない金属部材20の他方主面20b側を厚み方向に厚さ0.30mmの所望の配線パターンが残るように露光および現像し、エッチングが行われる。このエッチングにより残ったパターンが、第2の配線パターン212,222と、第1の電子部品30を設置する際に形成された接合部材30aから基板表面に向けて形成されている導通部23となる。このエッチングには、塩化第二鉄液を用いたスプレーエッチング法が一般的に用いられるが、エッチングできるものであれば、その方法は問わない。本実施の形態では、塩化第二鉄液を用いたスプレーエッチングが用いられる。
それから、図3(a)に示すように、第6工程では、金属部材20の他方主面20bにおいて、第4工程のエッチングにより除去された空間が、たとえば、エポキシ系樹脂の絶縁樹脂12により充填され、さらに、金属箔40aが絶縁樹脂12の表面に置かれ、圧着される。この絶縁樹脂11,12が、図1に示す絶縁層10となる。また、この金属箔40aは、金属であれば、どのような材質であってもよい。金属箔40aの厚みは、たとえば、0.018mmである。本実施の形態では、金属箔40aとして、銅箔が用いられる。また、絶縁樹脂12は、エポキシ系樹脂以外にも、たとえば、ポリイミド系樹脂、フェノール系樹脂、シリコーン系樹脂、ビスマレイミド系樹脂等を用いることができる。
次に、図3(b)に示すように、第7工程では、金属箔40aと導通部23とを電気的に接続するためにビア40cが形成される。ここで、図4を用いて、ビア40cが形成される工程について、詳細に説明する。ビア40cの形成には、一般的な、コンフォーマルビアの形成方法が用いられる。すなわち、まず、図4(a)のように、絶縁層10の他方主面10bに金属箔40aである銅箔をコンフォーマルエッチングし、続いて、図4(b)に示すように、レーザーで絶縁層10に穴あけすることによりスルーホール10cが形成される。続いて、デスミアして残渣を除去した後、無電解、電解銅めっきにより金属箔40aの表面にめっき層40bが形成され、図4(c)に示すように、ビア40cが形成される。なお、金属箔40aと導通部23とを電気的に接続できれば、どのようなビアの形成方法が用いられてもよい。
それから、図3(c)に示すように、第8工程では、金属箔40aおよびめっき層40bがエッチングされ、所望の配線パターンに形成された第2の配線部41が形成される。このエッチングには、塩化第二鉄液を用いたスプレーエッチング法が一般的に用いられるが、エッチングできるものであれば、その方法は問わない。本実施の形態では、塩化第二鉄液を用いたスプレーエッチング法が用いられる。
次に、図3(d)に示すように、第9工程では、部品内蔵配線基板100に第2の電子部品32が実装される。第2の電子部品32は、絶縁層10の一方主面10aにおいて露出されている第1の配線部21,22と接合部材32aを用いて実装される。接合部材32aは、たとえば、はんだが用いられる。また、第2の電子部品32は、コンデンサ、インダクタ、サーミスタ、半導体素子(IC、ダイオード、FET:Field−Effect Transistor)で適宜変更可能である。また、半導体素子は、パワー半導体素子でもよい。パワー半導体素子は、電力変換用半導体素子や電力制御用半導体素子のことをいい、電力用半導体素子ともいう。なお、本実施の形態では、第2の電子部品32は、半導体素子としてICが実装される。
図1に示す部品内蔵配線基板100では、第1の配線部21,22において、第1の配線パターン211,221と第2の配線パターン212,222とがそれぞれ一体に形成されており、かつ絶縁層10の一方主面10aにおいて第1の配線パターン211,221の一部が露出し、他方主面10bにおいて第2の配線パターン212,222の一部が露出するように形成されており、異なる物質で形成された配線や導体により接合されていないので、配線部の抵抗値を小さくできることから、大電流に対応可能とすることができる。さらに、図1に示す部品内蔵配線基板100では、第1の配線部21,22の間、すなわち第1の配線パターン211と第1の配線パターン221との間に、第1の電子部品30が配置されているので、部品内蔵配線基板100における配線が形成されていない空間を有効に活用し得ることにより、小型化を実現した部品内蔵配線基板100を得ることができる。
また、図1に示す部品内蔵配線基板100では、絶縁層10の他方主面10bの表面に第2の配線部41が形成されているので、部品内蔵配線基板100の内部の空間だけでなく、部品内蔵配線基板100の外部表面も有効に活用し得る部品内蔵配線基板100を得ることができる。
さらに、図1に示す部品内蔵配線基板100では、第1の電子部品30として温度検出用素子が設けられ、第2の電子部品32が温度依存性を有するパワー半導体素子であると、第1の電子部品30により第2の電子部品32の温度を検出することができることから、第2の電子部品32の温度管理を行うことができる。また、第2の電子部品32が、第1の電子部品30の直下に実装されていると、より正確に第2の電子部品32の温度を検出することができる。
次に、この発明にかかる部品内蔵配線基板の第1の実施の形態についての他の例について説明する。図5は、この発明にかかる部品内蔵配線基板の第1の実施の形態についての他の例における断面模式図である。なお、図5において、図1に示した部品内蔵配線基板100と同一の部分には、同一の符号を付し、その説明を省略する。
図5に記載の部品内蔵配線基板100は、図1に示す部品内蔵配線基板100と比べて、第1の配線部21,22における第1の配線パターン211,221の一方主面20aが完全に露出している点で異なる。また、図5に記載の部品内蔵配線基板100は、図1に示す部品内蔵配線基板100と同様に、第1の配線部21,22における第1の配線パターン211,221の一方主面20aには、第2の電子部品32が接合部材32aを介して実装されているが、図1に示す部品内蔵配線基板100と比べて、接合部材32aの周りにはレジスト部50が形成されている点で異なる。
図5に示す部品内蔵配線基板100でも、図1に示す部品内蔵配線基板100によって奏する効果と同様の効果を奏する。
また、図5に示す部品内蔵配線基板100では、第1の配線パターン211,221の一方主面20aには、レジスト部50が形成されていることから、たとえば、リフロー処理時に、接合部材32aが溶融しても、他の配線等とショートすることを防ぐことができる。
次に、この発明にかかる部品内蔵配線基板の第2の実施の形態の一例について説明する。図6は、この発明にかかる部品内蔵配線基板の第2の実施の形態の一例を示す断面模式図である。
この実施の形態にかかる部品内蔵配線基板100は、平面視で、矩形板状に形成される。部品内蔵配線基板100は、絶縁層10、第1の配線部61および第1の電子部品30を含む。また、部品内蔵配線基板100は、第2の配線部41を含む。さらに、部品内蔵配線基板100には、第2の電子部品32が実装される。
絶縁層10は、シート状の絶縁樹脂であり、平面視で、部品内蔵配線基板100の上下面が正方形状の直方体に形成される。絶縁層10は、第1の配線部61および第1の電子部品30の周囲をコーティングしている。絶縁樹脂は、たとえば、エポキシ系樹脂、ポリイミド系樹脂、フェノール系樹脂、シリコーン系樹脂あるいはビスマレイミド樹脂等が挙げられる。絶縁層10は、一層であってもよいし、多層であってもよい。また、以下では、絶縁層10の上下面に隣接する四面を側面という。
第1の配線部61は、絶縁層10の一方主面10a側に搭載される第2の電子部品32と、絶縁層10の他方主面10bに接続される電極とを電気的に接続する。第1の配線部61は、一つの銅板から形成されている。なお、本実施の形態における第1の配線部61の材料は、銅が用いられているが、これに限られるものではなく、たとえば、銀、アルミ、ステンレス等の金属であれば、どのような材質であってもよい。また、第1の配線部61の材料は、比抵抗が小さいものを用いるのが好ましい。第1の配線部61は、第1の配線パターン611および第2の配線パターン612,613から構成されている。
第1の配線パターン611は、各面が長方形からなる直方体に形成される。第1の配線パターン611は、たとえば、グランド電極である。第1の配線パターン611の上面(一方主面60aの反対側の面)における両端側には、第2の配線パターン612,613の下面(他方主面60bの反対側の面)の一部が接続する。第1の配線パターン611の一方主面60aの全面は、絶縁層10の一方主面10aから露出するように設けられている。絶縁層10の一方主面10aから露出した第1の配線パターン611の一方主面60aは、たとえば、第2の電子部品32のグランド端子が接合部材32aを用いて接続される。接合部材32aは、たとえば、はんだが用いられる。
第2の配線パターン612,613は、各面が長方形からなる直方体に形成される。この直方体の最大面積をなす対向する2面を上下面とする。第2の配線パターン612,613は、直方体の長手方向が絶縁層10の一側面と平行し、かつ、第2の配線パターン612,613の他方主面60bの一部が絶縁層10の他方主面10bから露出するように設けられている。絶縁層10の他方主面10bから露出した第2の配線パターン612,613の他方主面60bには、図示しないが、ニッケルメッキ皮膜が形成される。ニッケルメッキ皮膜を形成することで、露出部分における強度を確保している。第2の配線パターン612,613は、基板等の電極に対し電気的に接続される。
このように、第1の配線部61は、一つの銅板から第1の配線パターン611および第2の配線パターン612,613が一体形成されているため、途中に異なる物質の接合部がなく、抵抗値が大きくなることを防止している。また、第1の配線パターン611および第2の配線パターン612,613が上下方向(部品内蔵配線基板100の厚み方向)において一部重なっているため、大電流に対応することが可能となっている。また、第1の配線パターン611および第2の配線パターン612,613が上下方向(部品内蔵配線基板100の厚み方向)において完全に重なっていないため、第1の配線部61が絶縁層10から抜け落ちることが抑制される。
また、第1の配線部61の第1の配線パターン611の上面(一方主面60aの反対側の面)にスペーサ30bを介して第1の電子部品30が設置される。スペーサ30bの材料は、絶縁樹脂を用いることができ、たとえば、エポキシ系樹脂、ポリイミド系樹脂、フェノール系樹脂、シリコーン系樹脂、ビスマレイミド系樹脂等を用いることができるが、絶縁層10に用いられる材料と同じ材料を用いるのが好ましい。また、第1の電子部品30は、第2の配線パターン612と第2の配線パターン613との間の空間(層)に設置される。第1の電子部品30の厚みは、第1の配線部61における第2の配線パターン612,613の厚みよりも小さい厚みである。第1の電子部品30は、コンデンサ、インダクタ、サーミスタ、半導体素子(IC、ダイオード、FET)等で適宜変更可能である。なお、第2の電子部品32の温度状態を監視するために、第1の電子部品30は、温度検出用素子である、たとえば、サーミスタであるのが好適である。また、半導体素子としては、たとえば、シリコン半導体素子、ガリウム砒素半導体素子等の能動素子を用いることができる。第1の電子部品30の上面には接合部材30aを介してビア40cが形成されており、互いに電気的に接続されている。接合部材30aは、たとえば、導電性接合材が用いられるが、導電性樹脂、はんだ等、導電性を有する接合材であれば、種類は問わない。そして、ビア40cは、それぞれ第2の配線部41と電気的に接続している。
第2の配線部41は、絶縁層10の他方主面10bの表面に形成されており、金属箔40aおよびめっき層40bにより構成される。第2の配線部41は、絶縁層10の他方主面10bに形成される。第2の配線部41は、所望の配線パターンとなるように形成されている。本実施の形態では、金属箔40aとして銅箔が用いられる。
また、上述したように、部品内蔵配線基板100において、絶縁層10の一方主面10a側には、第2の電子部品32が実装される。第2の電子部品32は、絶縁層10の一方主面10aにおいて露出されている第1の配線部61と接合部材32aを用いて実装される。第2の電子部品32は、コンデンサ、インダクタ、サーミスタ、半導体素子(IC、ダイオード、FET:Field−Effect Transistor)で適宜変更可能である。なお、第1の電子部品30として温度検出素子であるサーミスタが実装されている場合には、第2の電子部品32は、たとえば、FET等の温度依存性を有するパワー半導体素子を実装するのが好適である。このとき、第2の電子部品32は、第1の電子部品30の直下に実装される。パワー半導体素子は、電力変換用半導体素子や電力制御用半導体素子のことをいい、電力用半導体素子ともいう。すなわち、部品内蔵配線基板100を平面視したとき、第1の電子部品30と第2の電子部品32とは重なるように配置される。
次に、上述した第2の実施の形態にかかる部品内蔵配線基板100の製造方法の一例について説明する。図7および図8は、図6に記載の部品内蔵配線基板100の製造方法に含まれる工程の一例を順次図解的に示す断面模式図である。
まず、図7(a)に示すように、第1工程では、たとえば、厚みが0.06mmの金属部材60が用意される。用意される金属部材60は、たとえば、一方主面60aおよび他方主面60bを有する矩形板状である。なお、用意される金属部材60は、たとえば、銅、銀、アルミ、ステンレス等の金属であれば、どのような材質であってもよい。また、金属部材は、比抵抗が小さいものが好ましい。なお、本実施の形態では、金属部材60として銅板が用いられる。
それから、図7(b)に示すように、第2工程では、金属部材60の一方主面60a側を厚み方向に厚さ0.03mmの矩形状のパターンが残るように露光および現像し、エッチングが行われる。このエッチングにより残ったパターンが、第1の配線パターン611となる。このエッチングには、塩化第二鉄液を用いたスプレーエッチング法が一般的に用いられるが、エッチングできるものであれば、その方法は問わない。本実施の形態では、塩化第二鉄液を用いたスプレーエッチングが用いられる。
次に、図7(c)に示すように、第3工程では、第2工程のエッチングにより除去された空間が、たとえば、絶縁樹脂11で充填される。絶縁樹脂11は、たとえば、エポキシ系樹脂であり、充填後、絶縁樹脂11がプレスされ、硬化される。なお、絶縁樹脂11は、エポキシ系樹脂以外にも、たとえば、ポリイミド系樹脂、フェノール系樹脂、シリコーン系樹脂、ビスマレイミド系樹脂等を用いることができる。
それから、図7(d)に示すように、第4工程では、第2工程でエッチングしていない金属部材60の他方主面60b側を厚み方向に0.30mmの所望の配線パターンが残るように露光および現像し、エッチングが行われる。このエッチングにより残ったパターンが、第2の配線パターン612,613となる。このエッチングには、塩化第二鉄液を用いたスプレーエッチング法が一般的に用いられるが、エッチングできるものであれば、その方法は問わない。本実施の形態では、塩化第二鉄液を用いたスプレーエッチングが用いられる。
次に、図7(e)に示すように、第5工程では、第4の工程のエッチングにより除去された空間であって、第2の配線パターン612と第2の配線パターン613との間の空間(層)に、第1の電子部品30が設置される。第1の電子部品30は、第1の配線パターン611の上面(金属部材60の一方主面60aとは反対側の面)にスペーサ30bを介して第1の電子部品30が設置される。スペーサ30bの材料は、絶縁樹脂を用いることができ、たとえば、エポキシ系樹脂、ポリイミド系樹脂、フェノール系樹脂、シリコーン系樹脂、ビスマレイミド系樹脂等を用いることができるが、絶縁層10に用いられる材料と同じ材料を用いるのが好ましい。また、第1の電子部品30の上面(スペーサ30bと接する面とは反対側の面)に配置される端子電極(図示せず)に、接合部材30aが予め形成される。また、第1の電子部品30は、コンデンサ、インダクタ、サーミスタ、半導体素子(IC、ダイオード、FET)等で適宜変更可能である。なお、第2の電子部品32の温度状態を監視するために、第1の電子部品30は、サーミスタであるのが好適である。また、半導体素子としては、たとえば、シリコン半導体素子、ガリウム砒素半導体素子等の能動素子を用いることができる。本実施の形態では、第1の電子部品30の厚みが0.15mmのサーミスタであり、接合部材30aは、導電性接着剤が用いられる。
それから、図8(a)に示すように、第6工程では、金属部材60の他方主面60bにおいて、第4工程のエッチングにより除去された空間が、たとえば、エポキシ系樹脂の絶縁樹脂12により充填され、さらに、金属箔40aとして、たとえば、銅箔が絶縁樹脂12の表面に置かれ、圧着される。この絶縁樹脂11,12が、図6に示す絶縁層10となる。また、この金属箔40aは、金属であれば、どのような材質であってもよい。金属箔40aの厚みは、たとえば、0.018mmである。本実施の形態では、金属箔40aとして、銅箔が用いられる。また、絶縁樹脂12は、エポキシ系樹脂以外にも、たとえば、ポリイミド系樹脂、フェノール系樹脂、シリコーン系樹脂、ビスマレイミド系樹脂等を用いることができる。
次に、図8(b)に示すように、第7工程では、金属箔40aと第1の電子部品30に形成された接合部材30aとを電気的に接続するためにビア40cが形成される。なお、ビア40cが形成される工程ついては、上述した図4に示す一般的なコンフォーマルビアの形成方法により行われるので、詳細な説明は省略する。なお、金属箔40aと第1の電子部品30に形成された接合部材30aとを電気的に接続できれば、どのようなビアの形成方法が用いられてもよい。
それから、図8(c)に示すように、第8工程では、金属箔40aおよびめっき層40bがエッチングされ、所望の配線パターンに形成された第2の配線部41が形成される。このエッチングには、塩化第二鉄液を用いたスプレーエッチング法が一般的に用いられるが、エッチングできるものであれば、その方法は問わない。本実施の形態では、塩化第二鉄液を用いたスプレーエッチング法が用いられる。
次に、図8(d)に示すように、第9工程では、部品内蔵配線基板100に第2の電子部品32が実装される。第2の電子部品32は、絶縁層10の一方主面10aにおいて露出されている第1の配線部61の第1の配線パターン611と接合部材32aを用いて実装される。接合部材32aは、たとえば、はんだが用いられる。また、第2の電子部品32は、コンデンサ、インダクタ、サーミスタ、半導体素子(IC、ダイオード、FET:Field−Effect Transistor)で適宜変更可能である。また、半導体素子は、パワー半導体素子でもよい。パワー半導体素子は、電力変換用半導体素子や電力制御用半導体素子のことをいい、電力用半導体素子ともいう。なお、本実施の形態では、第2の電子部品32は、半導体素子としてICが実装される。
図6に示す部品内蔵配線基板100でも、図1に示す部品内蔵配線基板100によって奏する効果と同様の効果を奏する。
さらに、図6に示す部品内蔵配線基板100では、第1の配線部61における第1の配線パターン611がグランド配線として形成されているので、外乱としての信号等を効果的に遮蔽することができる。
なお、上述の各部品内蔵配線基板100では、第2の電子部品32が実装されているが、これに限るものではなく、必ずしも実装されていなくてもよい。
また、上述の各部品内蔵配線基板100では、絶縁層10の他方主面10bに第2の配線部41が形成されているが、これに限るものではなく、絶縁層10の一方主面10aに第2の配線部41が形成されるようにしてもよい。なお、この場合は、絶縁層10の一方主面10aには、第2の電子部品32は実装されない。
さらに、上述の各部品内蔵配線基板100では、第2の配線部41は、絶縁層10の他方主面10bに形成されているが、これに限るものではなく、一方主面10aに形成されてもよい。また、上述の各内蔵配線基板100では、第2の配線部41は、1層のみ形成されているが、これに限るものではなく、多層に形成されていてもよい。
また、上述の各部品内蔵配線基板100では、第1の電子部品30が温度検出用素子であり、第2の電子部品32が温度依存性を有するパワー半導体素子である場合、第2の電子部品32は、第1の電子部品30の直下に実装され、すなわち、部品内蔵配線基板100を平面視したとき、第1の電子部品30と第2の電子部に32とは重なるように配置されるが、これに限るものではない。
さらに、上述の各部品内蔵配線基板100では、この部品内蔵配線基板100に実装される第2の電子部品32は、なんら保護されていないが、これに限るものではなく、絶縁樹脂により封止されていてもよい。第2の電子部品32が絶縁樹脂により封止されることで、第2の電子部品32を熱や湿度などの環境から保護することができる。絶縁樹脂としては、エポキシ系樹脂以外にも、たとえば、ポリイミド系樹脂、フェノール系樹脂、シリコーン系樹脂、ビスマレイミド系樹脂等を用いることができる。
また、上述の各部品内蔵配線基板100では、第1の配線パターン211,611および第2の配線パターン212,612,613の各面が長方形に形成されているが、これに限るものではなく、略長方形であってもよいし、その他の形状であってもよい。
この発明にかかる電子部品は、特にたとえば大電流に対応可能なパワーエレクトロニクス用基板として好適に用いられる。
100 部品内蔵配線基板
10 絶縁層
10a 一方主面
10b 他方主面
10c スルーホール
11、12 絶縁樹脂
20、60 金属部材
20a、60a 一方主面
20b、60b 他方主面
21、22、61 第1の配線部
211、221、611 第1の配線パターン
212、222、612、613 第2の配線パターン
23 導通部
30 第1の電子部品
30a 接合部材
30b スペーサ
32 第2の電子部品
32a 接合部材
40a 金属箔
40b めっき層
40c ビア
41 第2の配線部
50 レジスト部

Claims (6)

  1. 絶縁層と、
    導電性の一つの連続した金属部材から形成され、前記絶縁層内に設けられた第1の配線部と、
    を備え、
    前記絶縁層内における前記第1の配線部が設けられた層と同一の層に、前記第1の配線部の厚みより小さい第1の電子部品が配置され
    前記絶縁層の一方主面から露出した前記第1の配線部の一部に、第2の電子部品が実装されており、
    前記第1の電子部品が温度検出用素子であり、前記第2の電子部品がパワー半導体素子であることを特徴とする、部品内蔵配線基板。
  2. 前記絶縁部の一方主面または他方主面の表面に金属箔を含む第2の配線部が設けられることを特徴とする、請求項1に記載の部品内蔵配線基板。
  3. 前記部品内蔵配線基板を平面視したとき、前記第1の電子部品と前記第2の電子部品とは重なるように配置されることを特徴とする、請求項1または請求項2に記載の部品内蔵配線基板。
  4. 導電性の一つの金属部材の一方主面をエッチングして第1の配線パターンを形成する工程と、
    前記一方主面における、エッチングにより金属部材が除去された部分に第1の電子部品を実装する工程と、
    前記一方主面における、エッチングにより金属部材が除去された部分に絶縁樹脂を充填する工程と、
    前記金属部材の他方主面をエッチングして第2の配線パターンおよび前記第1の電子部品に接続される導通部を形成する工程と、
    前記他方主面における、エッチングにより金属部材が除去された部分に絶縁樹脂を充填する工程と、
    前記一方主面において露出されている前記第1の配線パターンと接合部材を用いて第2の電子部品を実装する工程と、
    を含み、
    前記第1の電子部品が温度検出用素子であり、前記第2の電子部品がパワー半導体素子である、部品内蔵配線基板の製造方法。
  5. 導電性の一つの金属部材の一方主面をエッチングして第1の配線パターンを形成する工程と、
    前記一方主面における、エッチングにより金属部材が除去された部分に絶縁樹脂を充填する工程と、
    前記金属部材の他方主面をエッチングして、第2の配線パターンを形成する工程と、
    前記他方主面における、エッチングにより金属部材が除去された部分に第1の電子部品を配置する工程と、
    前記他方主面における、エッチングにより金属部材が除去された部分に絶縁樹脂を充填する工程と、
    前記一方主面において露出されている前記第1の配線パターンと接合部材を用いて第2の電子部品を実装する工程と、
    を含み、
    前記第1の電子部品が温度検出用素子であり、前記第2の電子部品がパワー半導体素子である、部品内蔵配線基板の製造方法。
  6. 前記他方主面における、エッチングにより金属部材が除去された部分に絶縁樹脂を充填する工程において、
    前記他方主面に充填された絶縁樹脂の表面に金属箔を配置して、前記絶縁樹脂と前記金属箔とを同時に圧着する工程と、
    前記圧着された金属箔をエッチングすることにより他の配線パターンを形成する工程と、
    をさらに含む、請求項4または請求項5に記載の部品内蔵配線基板の製造方法。
JP2015518217A 2013-05-22 2014-05-16 部品内蔵配線基板および部品内蔵配線基板の製造方法 Active JP6075448B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013108278 2013-05-22
JP2013108278 2013-05-22
PCT/JP2014/063008 WO2014188964A1 (ja) 2013-05-22 2014-05-16 部品内蔵配線基板および部品内蔵配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP6075448B2 true JP6075448B2 (ja) 2017-02-08
JPWO2014188964A1 JPWO2014188964A1 (ja) 2017-02-23

Family

ID=51933521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015518217A Active JP6075448B2 (ja) 2013-05-22 2014-05-16 部品内蔵配線基板および部品内蔵配線基板の製造方法

Country Status (2)

Country Link
JP (1) JP6075448B2 (ja)
WO (1) WO2014188964A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3069405B1 (fr) * 2017-07-24 2021-08-27 Elvia Printed Circuit Boards Circuit imprime dual et procede de fabrication.
JP6568637B1 (ja) * 2018-12-04 2019-08-28 板橋精機株式会社 プリント基板及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021423A (ja) * 2008-07-11 2010-01-28 Tdk Corp Ic内蔵基板及びその製造方法
WO2012128269A1 (ja) * 2011-03-24 2012-09-27 株式会社村田製作所 配線基板
WO2012133380A1 (ja) * 2011-03-28 2012-10-04 株式会社村田製作所 回路基板及び回路基板の製造方法
JP2014096886A (ja) * 2012-11-08 2014-05-22 Panasonic Corp 電源装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021423A (ja) * 2008-07-11 2010-01-28 Tdk Corp Ic内蔵基板及びその製造方法
WO2012128269A1 (ja) * 2011-03-24 2012-09-27 株式会社村田製作所 配線基板
WO2012133380A1 (ja) * 2011-03-28 2012-10-04 株式会社村田製作所 回路基板及び回路基板の製造方法
JP2014096886A (ja) * 2012-11-08 2014-05-22 Panasonic Corp 電源装置

Also Published As

Publication number Publication date
JPWO2014188964A1 (ja) 2017-02-23
WO2014188964A1 (ja) 2014-11-27

Similar Documents

Publication Publication Date Title
JP6626697B2 (ja) 配線基板およびその製造方法
US9179549B2 (en) Packaging substrate having embedded passive component and fabrication method thereof
JP2005217225A (ja) 半導体装置及びその製造方法
JP2003197809A (ja) 半導体装置用パッケージ及びその製造方法並びに半導体装置
US20150171064A1 (en) Package assembly and method for manufacturing the same
US20130258623A1 (en) Package structure having embedded electronic element and fabrication method thereof
JP4839824B2 (ja) コンデンサ内蔵基板およびその製造方法
TWI466611B (zh) 晶片封裝結構、具有內埋元件的電路板及其製作方法
JP2014135502A (ja) 回路基板の製造方法及び回路基板
TWI498056B (zh) 具有內埋元件的電路板、其製作方法及封裝結構
KR101477818B1 (ko) 배선 회로 기판 및 그 제조 방법
JP6075448B2 (ja) 部品内蔵配線基板および部品内蔵配線基板の製造方法
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR20170090772A (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
JP2011061175A (ja) 半田ボール及び半導体パッケージ
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
US10219380B2 (en) Electronic device module and manufacturing method thereof
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR20160009391A (ko) 칩 내장형 기판 및 이의 제조 방법
JP2019096754A (ja) 部品内蔵基板
JP2006041238A (ja) 配線基板及び配線基板の製造方法
JP2009094168A (ja) 回路基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161226

R150 Certificate of patent or registration of utility model

Ref document number: 6075448

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150