JP6063047B2 - より効率的なクロッキングを提供するための高インピーダンス電圧源を用いたスイッチのインピーダンス制御 - Google Patents
より効率的なクロッキングを提供するための高インピーダンス電圧源を用いたスイッチのインピーダンス制御 Download PDFInfo
- Publication number
- JP6063047B2 JP6063047B2 JP2015530050A JP2015530050A JP6063047B2 JP 6063047 B2 JP6063047 B2 JP 6063047B2 JP 2015530050 A JP2015530050 A JP 2015530050A JP 2015530050 A JP2015530050 A JP 2015530050A JP 6063047 B2 JP6063047 B2 JP 6063047B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- voltage
- gate
- transistor
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 230000007704 transition Effects 0.000 claims description 12
- 230000005669 field effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 11
- 238000013461 design Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Power Sources (AREA)
- Nonlinear Science (AREA)
Description
Claims (16)
- スイッチであって、前記スイッチが閉鎖されると、前記スイッチの入力ノードでクロック信号を受信し、前記スイッチの出力ノードで前記クロック信号を供給するように結合されている、スイッチと、
前記スイッチと直列に結合されたインダクタであって、前記スイッチが閉鎖されると、クロックシステムが共振モードで動作可能であり、前記スイッチが開放されると、前記クロックシステムが非共振モードで動作可能である、インダクタと、
第1の電圧を、前記スイッチの第1のトランジスタの第1のゲートノードに供給するように結合された第1の高インピーダンス電圧源と、
第2の電圧を、前記スイッチの第2のトランジスタの第2のゲートノードに供給するように結合された第2の高インピーダンス電圧源と、を備える装置。 - 前記第1のゲートノードでの第1のゲート電圧は、前記クロック信号に従って前記第1の電圧を中心にして遷移する、請求項1に記載の装置。
- 前記クロック信号に従って前記第1の電圧を中心にした前記第1のゲート電圧の前記遷移は、前記スイッチが閉鎖される場合により大きい、請求項2に記載の装置。
- 前記第2のゲートノードでの第2のゲート電圧は、前記クロック信号に従って前記第2の電圧を中心にして遷移する、請求項1〜3の何れかに記載の装置。
- 前記クロック信号に従って前記第2の電圧を中心にした前記第2のゲート電圧の前記遷移は、前記スイッチが閉鎖される場合により大きい、請求項4に記載の装置。
- ほぼ一定のゲートオーバードライブ電圧が前記第1のゲートノードに維持されており、第2のほぼ一定のゲートオーバードライブ電圧が前記第2のゲートノードに維持されている、請求項1〜5の何れかに記載の装置。
- 前記第1の高インピーダンス電圧源は、スイッチトキャパシタ回路を備える、請求項1〜6の何れかに記載の装置。
- 前記スイッチトキャパシタ回路は、前記共振モードの動作において前記スイッチに供給される前記クロック信号よりも遅い第2のクロック信号によってクロッキングされる、請求項7に記載の装置。
- 前記スイッチは、pチャネル電界効果トランジスタおよびnチャネル電界効果トランジスタを備える、請求項1〜8の何れかに記載の装置。
- 第1の電圧を、スイッチの第1のトランジスタのゲートに結合された第1の高インピーダンス電圧源から供給することと、
第2の電圧を、前記スイッチの第2のトランジスタのゲートに結合された第2の高インピーダンス電圧源から供給することと、
前記第1のトランジスタおよび前記第2のトランジスタの各々の第1の導電ノードにクロック信号を供給し、前記スイッチが閉鎖されると、前記第1のトランジスタおよび前記第2のトランジスタの各々の第2の導電ノードからインダクタに前記クロック信号を供給することと、を含む方法。 - 前記第1のトランジスタおよび前記第2のトランジスタによって形成された前記スイッチが閉鎖された状態で、共振モードでクロックシステムを動作し、前記スイッチが開放された状態で、非共振モードで前記クロックシステムを動作することをさらに含む、請求項10に記載の方法。
- 前記第1のトランジスタの前記ゲートでのゲート電圧は、前記クロック信号の遷移に従って前記第1の電圧を中心として遷移する、請求項10又は11に記載の方法。
- 前記第1の電圧を中心とした前記第1のゲート電圧の電圧振幅は、前記スイッチが開放された状態よりも前記スイッチが閉鎖された状態でより大きい、請求項12に記載の方法。
- 前記第1のトランジスタの前記ゲートで実質的に一定のゲートオーバードライブ電圧を維持することをさらに含む、請求項10〜13の何れかに記載の方法。
- スイッチトキャパシタ回路から前記第1の電圧を供給することをさらに含む、請求項10〜14の何れかに記載の方法。
- 前記スイッチトキャパシタ回路に、共振モードの動作において前記スイッチに供給される前記クロック信号よりも遅い第2のクロック信号を供給することをさらに含む、請求項15に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/601,155 | 2012-08-31 | ||
US13/601,155 US8742817B2 (en) | 2012-08-31 | 2012-08-31 | Controlling impedance of a switch using high impedance voltage sources to provide more efficient clocking |
PCT/US2013/057331 WO2014036288A1 (en) | 2012-08-31 | 2013-08-29 | Controlling impedance of a switch using high impedance voltage sources to provide more efficient clocking |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015534670A JP2015534670A (ja) | 2015-12-03 |
JP2015534670A5 JP2015534670A5 (ja) | 2016-10-20 |
JP6063047B2 true JP6063047B2 (ja) | 2017-01-18 |
Family
ID=49118840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015530050A Active JP6063047B2 (ja) | 2012-08-31 | 2013-08-29 | より効率的なクロッキングを提供するための高インピーダンス電圧源を用いたスイッチのインピーダンス制御 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8742817B2 (ja) |
EP (1) | EP2891025B1 (ja) |
JP (1) | JP6063047B2 (ja) |
KR (1) | KR102141675B1 (ja) |
CN (1) | CN104541223B (ja) |
IN (1) | IN2015DN02272A (ja) |
WO (1) | WO2014036288A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9429982B2 (en) | 2014-09-27 | 2016-08-30 | Qualcomm Incorporated | Configurable last level clock driver for improved energy efficiency of a resonant clock |
US10003337B1 (en) * | 2017-05-17 | 2018-06-19 | International Business Machines Corporation | Resonant virtual supply booster for synchronous logic circuits and other circuits with use of on-chip integrated magnetic inductor |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU5382494A (en) | 1994-01-18 | 1995-08-03 | Premlex Pty. Ltd. | A switching circuit |
US6025738A (en) | 1997-08-22 | 2000-02-15 | International Business Machines Corporation | Gain enhanced split drive buffer |
US6088250A (en) | 1998-05-29 | 2000-07-11 | The Aerospace Corporation | Power converters for multiple input power supplies |
US6205571B1 (en) | 1998-12-29 | 2001-03-20 | International Business Machines Corporation | X-Y grid tree tuning method |
US6310499B1 (en) | 2000-07-17 | 2001-10-30 | Hewlett-Packard Company | Methods and apparatus for adjusting the deadtime between non-overlapping clock signals |
US7015765B2 (en) | 2003-01-13 | 2006-03-21 | The Trustees Of Columbia In The City Of New York | Resonant clock distribution for very large scale integrated circuits |
US7082580B2 (en) | 2003-02-10 | 2006-07-25 | Lsi Logic Corporation | Energy recycling in clock distribution networks using on-chip inductors |
TWI261158B (en) | 2003-09-08 | 2006-09-01 | Via Tech Inc | Method and related apparatus for outputting clock through data path |
US6882182B1 (en) | 2003-09-23 | 2005-04-19 | Xilinx, Inc. | Tunable clock distribution system for reducing power dissipation |
US7237217B2 (en) | 2003-11-24 | 2007-06-26 | International Business Machines Corporation | Resonant tree driven clock distribution grid |
US7516350B2 (en) | 2004-09-09 | 2009-04-07 | International Business Machines Corporation | Dynamic frequency scaling sequence for multi-gigahertz microprocessors |
WO2008133739A2 (en) | 2006-12-01 | 2008-11-06 | The Regents Of The University Of Michigan | Clock distribution network architecture for resonant-clocked systems |
US7973565B2 (en) | 2007-05-23 | 2011-07-05 | Cyclos Semiconductor, Inc. | Resonant clock and interconnect architecture for digital devices with multiple clock networks |
US7675121B2 (en) | 2007-10-08 | 2010-03-09 | International Business Machines Corporation | SOI substrate contact with extended silicide area |
US8080988B2 (en) * | 2008-06-18 | 2011-12-20 | Active-Semi, Inc. | Switch driver with low impedance initial drive and higher impedance final drive |
US8362811B2 (en) | 2009-10-12 | 2013-01-29 | Cyclos Semiconductor, Inc. | Architecture for single-stepping in resonant clock distribution networks |
US8719748B2 (en) | 2011-06-29 | 2014-05-06 | The Regents Of The University Of California | Distributed resonant clock grid synthesis |
US8576000B2 (en) | 2011-08-25 | 2013-11-05 | International Business Machines Corporation | 3D chip stack skew reduction with resonant clock and inductive coupling |
-
2012
- 2012-08-31 US US13/601,155 patent/US8742817B2/en active Active
-
2013
- 2013-08-29 CN CN201380042914.8A patent/CN104541223B/zh active Active
- 2013-08-29 EP EP13759412.3A patent/EP2891025B1/en active Active
- 2013-08-29 JP JP2015530050A patent/JP6063047B2/ja active Active
- 2013-08-29 KR KR1020157007588A patent/KR102141675B1/ko active IP Right Grant
- 2013-08-29 IN IN2272DEN2015 patent/IN2015DN02272A/en unknown
- 2013-08-29 WO PCT/US2013/057331 patent/WO2014036288A1/en unknown
Also Published As
Publication number | Publication date |
---|---|
CN104541223B (zh) | 2017-10-10 |
US8742817B2 (en) | 2014-06-03 |
CN104541223A (zh) | 2015-04-22 |
IN2015DN02272A (ja) | 2015-08-21 |
WO2014036288A1 (en) | 2014-03-06 |
US20140062563A1 (en) | 2014-03-06 |
EP2891025A1 (en) | 2015-07-08 |
KR102141675B1 (ko) | 2020-09-14 |
KR20150052117A (ko) | 2015-05-13 |
EP2891025B1 (en) | 2019-06-19 |
JP2015534670A (ja) | 2015-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8941432B2 (en) | Transitioning between resonant clocking mode and conventional clocking mode | |
KR20120095393A (ko) | 공진 클록 분배 네트워크에서의 주파수 스케일링된 동작을 위한 아키텍처 | |
US8704576B1 (en) | Variable resistance switch for wide bandwidth resonant global clock distribution | |
US20230306174A1 (en) | Reduced-power dynamic data circuits with wide-band energy recovery | |
US10348300B2 (en) | Multi-level adiabatic charging methods, devices and systems | |
JP4034781B2 (ja) | 集積回路用のクロック・ジェネレータ | |
JP6063047B2 (ja) | より効率的なクロッキングを提供するための高インピーダンス電圧源を用いたスイッチのインピーダンス制御 | |
US20140062562A1 (en) | Constraining clock skew in a resonant clocked system | |
Jeanniot et al. | Synchronised 4-phase resonant power clock supply for energy efficient adiabatic logic | |
ur Rahman et al. | Quasi-resonant clocking: Continuous voltage-frequency scalable resonant clocking system for dynamic voltage-frequency scaling systems | |
US9438233B1 (en) | Low-power digital logic using a Boolean logic switched inductor-capacitor (SLC) circuit | |
KR102219822B1 (ko) | 전압 드룹의 제약에 의한 파워-게이트 섹션들의 크기조정 | |
WO2009067470A2 (en) | Charge recycling a 1 of n ndl gate with a time varying power supply | |
Inoue | Design constraint of fine grain supply voltage control LSI | |
KR102615562B1 (ko) | 듀얼 패드 전압 레벨 시프터용 정적 및 간헐적인 동적 멀티-바이어스 코어 | |
CN105048998A (zh) | 冗余时钟转变容限锁存电路 | |
Sankar | Energy Saving Techniques for Energy Constrained CMOS Circuits and Systems | |
Mathiazhagan | A dynamic logic gate without switching power | |
CN104883169A (zh) | 用于功率门控芯片器件中的硬件部件的方法和装置 | |
Singh et al. | Design of 2: 1 Multiplexer using two phase drive adiabatic dynamic CMOS logic for low power applications | |
JP2020520218A (ja) | 動的内部電源ノードへの供給電圧の提供 | |
Sharma et al. | Signal Stepping Based Multimode Multi-threshold CMOS Technique for Ground Bounce Noise Reduction in Static CMOS Adders | |
Liu et al. | High speed low swing dynamic circuits with multiple supply and threshold voltages | |
Reynders et al. | Gate-Level Building Blocks | |
Henzler et al. | Power gating |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160829 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160829 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20160829 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20161005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6063047 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |