JP6045314B2 - 固体撮像装置、固体撮像装置の制御方法、および撮像装置 - Google Patents

Description

本発明は、固体撮像装置、固体撮像装置の制御方法、および撮像装置に関する。

近年、固体撮像装置としてＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補型金属酸化膜半導体）型固体撮像装置（以下、「ＭＯＳ型固体撮像装置」という）が注目され、実用化されている。
このＭＯＳ型固体撮像装置は、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ：電荷結合素子）型固体撮像装置と異なり、単一電源で駆動することが可能である。また、ＣＣＤ型固体撮像装置では、専用の製造プロセスを必要とするのに対し、ＭＯＳ型固体撮像装置は、他のＬＳＩと同じ製造プロセスを用いて製造することができることからＳＯＣ（Ｓｙｓｔｅｍ Ｏｎ Ｃｈｉｐ）への対応が容易であり、固体撮像装置の多機能化を可能としている。
また、ＭＯＳ型固体撮像装置は、各画素に増幅回路を備えることによって画素内で信号電荷を増幅しているため、信号の伝達経路からのノイズの影響を受けづらい構成になっている。さらに、各画素の信号電荷を選択して取り出す（選択方式）ことが可能であり、原理上、信号の蓄積時間や読み出し順序を画素毎に自由に制御することができるという特徴がある。

従来から、ＭＯＳ型固体撮像装置（以下、「固体撮像装置」ともいう）を搭載した撮像装置として、デジタル一眼レフカメラがある。
従来のデジタル一眼レフカメラでは、レンズを通過した被写体光（入射光）を固体撮像装置に入射させると共に、ミラーを使用して、例えば、位相差ＡＦセンサのようなオートフォーカス（ＡＦ）用のセンサに被写体光を導いて、被写体情報を得ている。

しかし、上記のようなミラーを備えない、いわゆる、ミラーレスカメラも普及している。このミラーレスカメラでは、従来のデジタル一眼レフカメラのように、被写体光をミラーによって位相差ＡＦセンサに導くことができない。このため、ミラーレスカメラにおけるＡＦ方式では、固体撮像装置から出力される画素信号に基づいてオートフォーカスの制御を行う、いわゆる、コントラストＡＦの方式を採用せざるを得ない。

しかしながら、一般的に、コントラストＡＦ方式のオートフォーカス制御は、位相差ＡＦセンサを用いた方式のオートフォーカス制御に比べて、ＡＦ動作が遅いという問題がある。
このような問題を解決するための技術として、例えば、特許文献１のように、固体撮像装置の有効画素エリア内に、画像を取得するための通常の画素だけではなく、オートフォーカス制御を行うための被写体情報を取得する位相差ＡＦ用の画素を設ける技術が開示されている。

特開２０１１−１７１７４９号公報

しかしながら、特許文献１で開示された技術のように、固体撮像装置の有効画素エリア内にオートフォーカス制御を行うために用いる位相差ＡＦ用の画素を配置すると、この位相差ＡＦ用の画素が配置された位置には通常の画素を配置することができなくなる。このため、画像を取得するための通常の画素アレイとしては、位相差ＡＦ用の画素が配置された位置に画素欠けが発生しているのと同様の状態になり、欠陥画素と同様に扱って、位相差ＡＦ用の画素が配置された位置の画素を補完する処理が必要となる。

ところで、オートフォーカス制御においてＡＦ動作の性能を確保するためには、ある程度の数の位相差ＡＦ用の画素を、固体撮像装置の画素アレイ内に配置しなければならない。このため、画像を取得するための通常の画素アレイには多数の欠陥画素を有してしまうことになり、その結果、欠陥画素の補完処理を行ったとしても、カメラとして良好な画質の画像を得ることが困難になってしまうということが懸念される。

また、従来から、一般的な固体撮像装置の露光動作の方式として、ライン露光方式と、グローバル露光方式とが知られている。ライン露光方式は、固体撮像装置内に２次元に配列された多数の画素を、行毎に異なるタイミングで露光し、露光を行った行毎にそれぞれの画素の画素信号を順次読み出すことによって、被写体の画像を得る露光動作の方式である。ライン露光方式の場合、行単位で露光と読み出しとを連続して行うことが可能であるため、それぞれの画素におけるノイズの影響を最小限に抑えた状態で、被写体の画像を得ることができる。しかし、ライン露光方式で移動する被写体を撮影した場合には、行毎に露光のタイミングが異なることにから被写体を正しく撮像することができず、被写体が歪曲した画像が得られてしまうという不具合が発生する。

一方、グローバル露光方式は、固体撮像装置内に２次元に配列された全ての画素を、同時のタイミングで露光した後に、それぞれの画素の画素信号を順次読み出すことによって、被写体の画像を得る露光動作の方式である。グローバル露光方式の場合は、全ての画素が同時のタイミングで露光を行うため、移動する被写体を撮影する際にも、歪曲した画像が得られてしまうという不具合が発生することはない。

ところが、このグローバル露光方式の露光動作を、特許文献１で開示された有効画素エリア内に位相差ＡＦ用の画素と通常の画素とを配置した固体撮像装置で行うと、通常の画素のそれぞれから画素信号を読み出す動作の制御が煩雑になるばかりではなく、位相差ＡＦ用の画素を駆動するための信号が通常の画素の駆動に影響を及ぼし、画像が劣化してしまうことが懸念される。しかしながら、特許文献１には、位相差ＡＦ用の画素と通常の画素とのそれぞれを駆動して、位相差ＡＦ用の信号と通常の画素信号とを読み出す際の読み出し制御に関しての開示はされていない。

本発明は、上記の課題認識に基づいてなされたものであり、位相差ＡＦ用の画素と通常の画素とが有効画素エリア内に配置された固体撮像装置においてグローバル露光方式の露光動作を行った場合でも、効率良く位相差ＡＦ用の信号と撮像用の通常の画素信号とを読み出し、高速なオートフォーカス制御と良好な画質の画像の取得とを両立させることができる固体撮像装置、固体撮像装置の制御方法、および撮像装置を提供することを目的としている。

上記の課題を解決するため、本発明の固体撮像装置は、２次元の行列状に配置された複数の画素を有し、複数の前記画素のそれぞれに入射した光量に応じた信号を出力する固体撮像装置であって、前記画素は、入射光を電気信号に変換して蓄積する第１の光電変換手段を具備した第１の画素と、入射光を電気信号に変換して蓄積する第２の光電変換手段と、該第２の光電変換手段に入射する光線を選択する光線選択手段とを具備した第２の画素とを含み、前記第１の画素に対して、全ての前記第１の画素の前記第１の光電変換手段を同時に露光し、予め定めた蓄積時間が経過した後に、前記第１の画素が配置された行毎に、それぞれの前記第１の光電変換手段に蓄積された電気信号を順次出力させる第１の読み出し動作を行う第１の走査回路と、前記第２の画素に対して、前記第２の画素が配置された行毎に、それぞれの前記第２の画素の前記第２の光電変換手段を順次露光し、それぞれの前記第２の光電変換手段に蓄積された電気信号を順次出力させる第２の読み出し動作を行う第２の走査回路と、を備え、前記第１の光電変換手段に蓄積された電気信号を、画像信号として出力し、前記第２の光電変換手段に蓄積された電気信号を、フォーカス信号として出力し、前記第２の走査回路は、前記第１の走査回路が、前記第１の画素の露光期間中に、前記第２の読み出し動作を行わない、ことを特徴とする。

また、本発明の固体撮像装置の制御方法は、２次元の行列状に配置された複数の画素を有し、複数の前記画素のそれぞれに入射した光量に応じた信号を出力する固体撮像装置の制御方法であって、当該固体撮像装置の前記画素は、入射光を電気信号に変換して蓄積する第１の光電変換手段を具備した第１の画素と、入射光を電気信号に変換して蓄積する第２の光電変換手段と、該第２の光電変換手段に入射する光線を選択する光線選択手段とを具備した第２の画素とを含んでおり、第１の走査回路によって、前記第１の画素に対して、全ての前記第１の画素の前記第１の光電変換手段を同時に露光し、予め定めた蓄積時間が経過した後に、前記第１の画素が配置された行毎に、それぞれの前記第１の光電変換手段に蓄積された電気信号を順次出力させる第１の読み出し動作を行う第１の走査ステップと、第２の走査回路によって、前記第２の画素に対して、前記第２の画素が配置された行毎に、それぞれの前記第２の画素の前記第２の光電変換手段を順次露光し、それぞれの前記第２の光電変換手段に蓄積された電気信号を順次出力させる第２の読み出し動作を行う第２の走査ステップと、を含み、前記第１の光電変換手段に蓄積された電気信号を、画像信号として出力し、前記第２の光電変換手段に蓄積された電気信号を、フォーカス信号として出力し、前記第２の走査回路による前記第２の読み出し動作を、前記第１の走査回路による前記第１の画素の露光期間中に行わない、ことを特徴とする。

また、本発明の撮像装置は、２次元の行列状に配置された複数の画素を有し、複数の前記画素のそれぞれに入射した光量に応じた信号を出力する固体撮像装置であって、前記画素は、入射光を電気信号に変換して蓄積する第１の光電変換手段を具備した第１の画素と、入射光を電気信号に変換して蓄積する第２の光電変換手段と、該第２の光電変換手段に入射する光線を選択する光線選択手段とを具備した第２の画素とを含み、前記第１の画素に対して、全ての前記第１の画素の前記第１の光電変換手段を同時に露光し、予め定めた蓄積時間が経過した後に、前記第１の画素が配置された行毎に、それぞれの前記第１の光電変換手段に蓄積された電気信号を順次出力させる第１の読み出し動作を行う第１の走査回路と、前記第２の画素に対して、前記第２の画素が配置された行毎に、それぞれの前記第２の画素の前記第２の光電変換手段を順次露光し、それぞれの前記第２の光電変換手段に蓄積された電気信号を順次出力させる第２の読み出し動作を行う第２の走査回路と、を備え、前記第１の光電変換手段に蓄積された電気信号を、画像信号として出力し、前記第２の光電変換手段に蓄積された電気信号を、フォーカス信号として出力し、前記第２の走査回路は、前記第１の走査回路が、前記第１の画素の露光期間中に、前記第２の読み出し動作を行わない固体撮像装置、を備えることを特徴とする。

本発明によれば、位相差ＡＦ用の画素と通常の画素とが有効画素エリア内に配置された固体撮像装置においてグローバル露光方式の露光動作を行った場合でも、効率良く位相差ＡＦ用の信号と撮像用の通常の画素信号とを読み出し、高速なオートフォーカス制御と良好な画質の画像の取得とを両立させることができる固体撮像装置、固体撮像装置の制御方法、および撮像装置を提供することができるという効果が得られる。

本発明の第１の実施形態による固体撮像装置の概略構成を示したブロック図である。 本第１の実施形態の固体撮像装置に備えた撮像用単位画素の概略構成を示した回路図である。 本第１の実施形態の固体撮像装置に備えたＡＦ用単位画素の概略構成を示した回路図である。 本第１の実施形態の固体撮像装置においてＡＦ用単位画素の読み出しとグローバル露光の動作とを行う際の動作シーケンスの概略を示したシーケンス図である。 本発明の第２の実施形態による固体撮像装置の概略構成を示した概観図である。 本第２の実施形態の固体撮像装置の概略構成を示したブロック図である。 本第２の実施形態の固体撮像装置に備えた画素チップ内の撮像用単位画素の概略構成を示した回路図である。 本第２の実施形態の固体撮像装置に備えた画素信号処理チップ内の撮像用単位メモリの概略構成を示した回路図である。 本第２の実施形態の固体撮像装置においてＡＦ用単位画素の読み出しとグローバル露光の動作とを行う際の第１の動作シーケンスの概略を示したシーケンス図である。 本第２の実施形態の固体撮像装置においてＡＦ用単位画素の読み出しとグローバル露光の動作とを行う際の第２の動作シーケンスの概略を示したシーケンス図である。 本発明の第３の実施形態の固体撮像装置の概略構成を示したブロック図である。 本第３の実施形態の固体撮像装置に備えた画素信号処理チップ内の補正用単位画素の概略構成を示した回路図である。 本発明の実施形態による固体撮像装置を搭載した撮像装置の概略構成を示したブロック図である。

＜第１の実施形態＞
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の説明は、例示のために特定の詳細な内容が含まれている。しかし、当業者であれば、以下に説明する詳細な内容に様々な変更を加えた場合であっても、本発明の範囲を超えないことは理解できるであろう。従って、以下に説明する本発明の例示的な実施形態は、権利を請求された発明に対して、一般性を失わせることなく、また、何ら限定をすることもなく、述べられたものである。

図１は、本第１の実施形態による固体撮像装置の概略構成を示したブロック図である。本第１の実施形態の固体撮像装置は、被写体を撮像するための通常の画素（以下、「撮像用単位画素」という）が２次元の行列状に配列され、入射した被写体光の受光量（光線量）に応じた電気信号を出力するＭＯＳ型固体撮像装置である。また、本第１の実施形態の固体撮像装置は、撮像用単位画素以外に、オートフォーカス制御に用いられる位相差ＡＦ用の画素（以下、「ＡＦ用単位画素」という）が任意の間隔で配置されている。図１において、固体撮像装置１は、複数の撮像用単位画素１３およびＡＦ用単位画素１４で構成された画素アレイ部１０、撮像画素用垂直走査回路１１、ＡＦ画素用垂直走査回路１２、水平走査回路１５から構成される。なお、以下の説明においては、画素アレイ部１０の領域が、固体撮像装置１における有効画素の領域（有効画素エリア）であるものとして説明する。

画素アレイ部１０内のそれぞれの撮像用単位画素１３は、入射した被写体光を電気信号に変換し、撮像画素用垂直走査回路１１から入力された制御信号に応じて、入射した被写体光の受光量（光線量）に応じた電気信号を撮像用画素信号として、水平走査回路１５に出力する。また、画素アレイ部１０内のそれぞれのＡＦ用単位画素１４は、例えば、遮光部材（光線選択手段）によって一部の被写体光が遮光されており、遮光されていない側から入射した被写体光を電気信号に変換する。そして、ＡＦ用単位画素１４は、ＡＦ画素用垂直走査回路１２から入力された制御信号に応じて、入射した一部の被写体光の受光量（光線量）に応じた電気信号をＡＦ用画素信号として、水平走査回路１５に出力する。

なお、図１に示したように、ＡＦ用単位画素１４は、隣り合うＡＦ用単位画素１４同士で異なる方向の被写体光が遮光されている。すなわち、隣接するＡＦ用単位画素１４同士で、入射する被写体光の方向（入射方向）が異なっている。この隣接するＡＦ用単位画素１４に入射する被写体光の入射方向の違いによって、隣り合うＡＦ用単位画素１４がそれぞれ出力するＡＦ用画素信号が位相差を持つことになる。そして、固体撮像装置１を搭載した撮像装置では、隣接する２つのＡＦ用単位画素１４を１つの組として扱うことによって、位相差ＡＦセンサを用いた方式のオートフォーカス制御と同様のオートフォーカス制御を、それぞれの組のＡＦ用単位画素１４が出力したＡＦ用画素信号に基づいて行うことができる。図１には、左側が遮光されたＡＦ用単位画素１４と、右側が遮光されたＡＦ用単位画素１４とが交互に、左から順番に配置されている場合の一例を示している。なお、撮像用単位画素１３およびＡＦ用単位画素１４に関する詳細な説明は、後述する。

撮像画素用垂直走査回路１１は、画素アレイ部１０内のそれぞれの撮像用単位画素１３を制御し、各撮像用単位画素１３からの撮像用画素信号を水平走査回路１５に出力させる。撮像画素用垂直走査回路１１は、撮像用単位画素１３がグローバル露光の動作を行うように制御するための制御信号を、画素アレイ部１０に備えた撮像用単位画素１３に出力する。

ＡＦ画素用垂直走査回路１２は、画素アレイ部１０内のそれぞれのＡＦ用単位画素１４を制御し、各ＡＦ用単位画素１４からのＡＦ用画素信号を水平走査回路１５に出力させる。ＡＦ画素用垂直走査回路１２は、ＡＦ用単位画素１４がライン露光の動作を行うように制御するための制御信号を、画素アレイ部１０に備えたＡＦ用単位画素１４に出力する。なお、撮像画素用垂直走査回路１１およびＡＦ画素用垂直走査回路１２による撮像用単位画素１３およびＡＦ用単位画素１４の制御方法に関する詳細な説明は、後述する。

水平走査回路１５は、画素アレイ部１０の各列の撮像用単位画素１３からそれぞれ入力された撮像用画素信号を、固体撮像装置１が被写体を撮像した画像信号として、固体撮像装置１の外部に順次出力する。また、水平走査回路１５は、画素アレイ部１０の各列のＡＦ用単位画素１４からそれぞれ入力されたＡＦ用画素信号を、オートフォーカス制御に用いる位相差ＡＦ用の信号（以下、「ＡＦ用信号」という）として、固体撮像装置１の外部に順次出力する。

次に、本第１の実施形態の固体撮像装置１内の画素アレイ部１０に備えた撮像用単位画素１３およびＡＦ用単位画素１４について説明する。図２は、本第１の実施形態の固体撮像装置１に備えた撮像用単位画素１３の概略構成を示した回路図である。また、図３は、本第１の実施形態の固体撮像装置１に備えたＡＦ用単位画素１４の概略構成を示した回路図である。

まず、撮像用単位画素１３について説明する。撮像用単位画素１３は、入射した光を電気信号に変換した撮像用画素信号を、撮像用画素垂直信号線１３４に出力する回路である。撮像用単位画素１３は、それぞれ、フォトダイオードＰＤ、画素電荷蓄積部ＦＤ、画素転送トランジスタＰＭ１、画素リセットトランジスタＰＭ２、画素増幅トランジスタＰＭ３、画素選択トランジスタＰＭ４から構成される。

画素電荷蓄積部ＦＤは、画素増幅トランジスタＰＭ３のゲート端子に接続されたノードに付随する容量であり、図２に示した撮像用単位画素１３の概略構成においては、キャパシタの記号で示す。図２に示した撮像用単位画素１３の概略構成は、従来のイメージセンサの画素と同様の構成である。

フォトダイオードＰＤは、入射した光を光電変換して信号電荷を発生する光電変換部（光電変換素子）である。
画素電荷蓄積部ＦＤは、フォトダイオードＰＤが発生した信号電荷を蓄積する容量である。
画素転送トランジスタＰＭ１は、撮像画素用垂直走査回路１１から撮像用画素転送線１１２を介して入力される画素転送パルスΦＰＴ１に基づいて、フォトダイオードＰＤが発生した信号電荷を、画素増幅トランジスタＰＭ３のゲート端子に接続された画素電荷蓄積部ＦＤに転送する。画素転送トランジスタＰＭ１によって転送された信号電荷は、画素電荷蓄積部ＦＤに蓄積される。
画素増幅トランジスタＰＭ３は、画素電荷蓄積部ＦＤに蓄積された信号電荷に応じた電圧を出力する。

画素リセットトランジスタＰＭ２は、撮像画素用垂直走査回路１１から撮像用画素リセット線１１１を介して入力される画素リセットパルスΦＰＲ１に基づいて、画素電荷蓄積部ＦＤを電源電位ＶＤＤＰにリセットする。
画素選択トランジスタＰＭ４は、撮像画素用垂直走査回路１１から撮像用画素選択線１１３を介して入力される画素選択パルスΦＰＳ１に基づいて、画素増幅トランジスタＰＭ３が出力した電圧を、撮像用単位画素１３が出力する撮像用画素信号として撮像用画素垂直信号線１３４に出力する。
撮像用画素垂直信号線１３４に出力された撮像用画素信号は、水平走査回路１５に入力される。

続いて、ＡＦ用単位画素１４について説明する。ＡＦ用単位画素１４は、入射した光を電気信号に変換したＡＦ用画素信号を、ＡＦ用画素垂直信号線１４４に出力する回路である。ＡＦ用単位画素１４は、上述したように、入射する一部の被写体光が遮光されており、ＡＦ画素用垂直走査回路１２によって制御されるが、それ以外の構成は、図２に示した撮像用単位画素１３の構成と同様である。従って、ＡＦ用単位画素１４の構成要素には、撮像用単位画素１３と同様の構成要素に同一の符号を付加し、撮像用単位画素１３と異なる動作のみを説明する。

画素転送トランジスタＰＭ１は、ＡＦ画素用垂直走査回路１２からＡＦ用画素転送線１２２を介して入力される画素転送パルスΦＰＴ２に基づいて、フォトダイオードＰＤが発生した信号電荷を、画素増幅トランジスタＰＭ３のゲート端子に接続された画素電荷蓄積部ＦＤに転送する。画素転送トランジスタＰＭ１によって転送された信号電荷は、画素電荷蓄積部ＦＤに蓄積される。
画素増幅トランジスタＰＭ３は、画素電荷蓄積部ＦＤに蓄積された信号電荷に応じた電圧を出力する。

画素リセットトランジスタＰＭ２は、ＡＦ画素用垂直走査回路１２からＡＦ用画素リセット線１２１を介して入力される画素リセットパルスΦＰＲ２に基づいて、画素電荷蓄積部ＦＤを電源電位ＶＤＤＰにリセットする。
画素選択トランジスタＰＭ４は、ＡＦ画素用垂直走査回路１２からＡＦ用画素選択線１２３を介して入力される画素選択パルスΦＰＳ２に基づいて、画素増幅トランジスタＰＭ３が出力した電圧を、ＡＦ用単位画素１４が出力するＡＦ用画素信号としてＡＦ用画素垂直信号線１４４に出力する。
ＡＦ用画素垂直信号線１４４に出力されたＡＦ用画素信号は、水平走査回路１５に入力される。

このような構成によって、本第１の実施形態の固体撮像装置１では、撮像用単位画素１３が出力した撮像用画素信号を画像信号とし、ＡＦ用単位画素１４が出力したＡＦ用画素信号をＡＦ用信号として、それぞれ固体撮像装置１の外部に出力する。

＜動作シーケンス＞
次に、本第１の実施形態の固体撮像装置１にけるグローバル露光の動作シーケンスについて説明する。図４は、本第１の実施形態の固体撮像装置１においてＡＦ用単位画素１４の読み出しとグローバル露光の動作とを行う際の動作シーケンスの概略を示したシーケンス図である。図４に示したグローバル露光の動作シーケンス図には、撮像用単位画素１３をリセットするリセットパルス、より具体的には、撮像画素用垂直走査回路１１から画素リセットトランジスタＰＭ２に入力される画素リセットパルスΦＰＲ１を併せて示している。

図４において、横軸は時間を示し、縦軸は固体撮像装置１の行を示している。そして、シーケンス１０１は撮像用画素リセット動作を示し、シーケンス１０２は撮像用画素転送動作を示し、シーケンス１０３は画像信号読み出し動作を示している。また、シーケンス１０４は、ＡＦ用信号読み出し動作を示している。また、蓄積時間１０５は、撮像用画素リセット動作から撮像用画素転送動作までの１回の露光期間を示している。

固体撮像装置１にけるグローバル露光の動作シーケンスでは、まず、時刻ｔ１において、シーケンス１０１に示した撮像用画素リセット動作を行う。シーケンス１０１の撮像用画素リセット動作では、画素アレイ部１０に備えた全ての撮像用単位画素１３内のフォトダイオードＰＤおよび画素電荷蓄積部ＦＤに蓄積された信号電荷を同時にリセットする。

より具体的には、撮像画素用垂直走査回路１１が、画素アレイ部１０の全ての行の画素リセットパルスΦＰＲ１および画素転送パルスΦＰＴ１を、例えば、“Ｈｉｇｈ”レベルにすることによって、画素アレイ部１０に備えた全ての撮像用単位画素１３内の画素リセットトランジスタＰＭ２と画素転送トランジスタＰＭ１とをＯＮ状態にする。これにより、全ての撮像用単位画素１３内のフォトダイオードＰＤおよび画素電荷蓄積部ＦＤをリセットする。その後、撮像画素用垂直走査回路１１は、画素アレイ部１０の全ての行の画素リセットパルスΦＰＲ１および画素転送パルスΦＰＴ１を、例えば、“Ｌｏｗ”レベルにすることによって、画素アレイ部１０に備えた全ての撮像用単位画素１３内の画素リセットトランジスタＰＭ２と画素転送トランジスタＰＭ１とをＯＦＦ状態にし、全ての撮像用単位画素１３内のフォトダイオードＰＤおよび画素電荷蓄積部ＦＤのリセットを終了する。

続いて、予め定めた蓄積時間１０５が経過した時刻ｔ２のときに、シーケンス１０２に示した撮像用画素転送動作を行う。シーケンス１０２の撮像用画素転送動作では、画素アレイ部１０に備えた全ての撮像用単位画素１３内のフォトダイオードＰＤが発生した信号電荷を、それぞれの撮像用単位画素１３内の画素電荷蓄積部ＦＤに同時に転送する。

より具体的には、撮像画素用垂直走査回路１１が、画素アレイ部１０に備えた全ての撮像用単位画素１３に、例えば、“Ｈｉｇｈ”レベルの画素転送パルスΦＰＴ１を入力することによって、全ての撮像用単位画素１３内の画素転送トランジスタＰＭ１をＯＮ状態にする。これにより、それぞれの撮像用単位画素１３内のフォトダイオードＰＤが発生した信号電荷が、それぞれの撮像用単位画素１３内の画素電荷蓄積部ＦＤに転送され、保持される。そして、撮像画素用垂直走査回路１１は、画素アレイ部１０に備えた全ての撮像用単位画素１３に、例えば、“Ｌｏｗ”レベルの画素転送パルスΦＰＴ１を入力することによって、全ての撮像用単位画素１３内の画素転送トランジスタＰＭ１をＯＦＦ状態にし、それぞれの撮像用単位画素１３内の画素電荷蓄積部ＦＤへの信号電荷の転送を終了する。

その後、シーケンス１０３に示した画像信号読み出し動作を行う。シーケンス１０３の画像信号読み出し動作では、シーケンス１０２によってそれぞれの撮像用単位画素１３内の画素電荷蓄積部ＦＤに保持された信号電荷を、撮像用画素信号として水平走査回路１５に順次出力する。そして、水平走査回路１５は、撮像用単位画素１３から順次入力された撮像用画素信号を、固体撮像装置１が出力する画像信号として順次外部に出力する。

より具体的には、撮像画素用垂直走査回路１１が、画素アレイ部１０に備えた撮像用単位画素１３の行毎に、画素選択パルスΦＰＳ１を、例えば、“Ｈｉｇｈ”レベルにすることによって、撮像用画素信号を出力する撮像用単位画素１３内の画素選択トランジスタＰＭ４を順次ＯＮ状態にする。これにより、それぞれの撮像用単位画素１３内の画素電荷蓄積部ＦＤに保持された信号電荷が、画素アレイ部１０のそれぞれの列の撮像用画素垂直信号線１３４を介して、画素アレイ部１０の行毎に水平走査回路１５に順次出力される。そして、水平走査回路１５は、それぞれの列の撮像用単位画素１３から行毎に入力されたそれぞれの撮像用画素信号を、固体撮像装置１が出力する画像信号として列毎に順次外部に出力する。

また、シーケンス１０２の撮像用画素転送動作が完了した後の時刻ｔ３のときから、シーケンス１０４に示したＡＦ用信号読み出し動作を行う。シーケンス１０４のＡＦ用信号読み出し動作では、ＡＦ用単位画素１４をライン露光の動作で制御して、ＡＦ用単位画素１４を備えた画素アレイ部１０の行毎に、ＡＦ用画素信号を水平走査回路１５に順次出力する。

シーケンス１０４のＡＦ用信号読み出し動作では、まず、ＡＦ用画素信号を出力する画素アレイ部１０の行に備えた全てのＡＦ用単位画素１４内のフォトダイオードＰＤおよび画素電荷蓄積部ＦＤに蓄積された信号電荷を同時にリセットする。

より具体的には、ＡＦ画素用垂直走査回路１２が、ＡＦ用画素信号を出力する画素アレイ部１０の行の画素リセットパルスΦＰＲ２および画素転送パルスΦＰＴ２を、例えば、“Ｈｉｇｈ”レベルにすることによって、その行の全てのＡＦ用単位画素１４内の画素リセットトランジスタＰＭ２と画素転送トランジスタＰＭ１とをＯＮ状態にする。これにより、その行の全てのＡＦ用単位画素１４内のフォトダイオードＰＤおよび画素電荷蓄積部ＦＤをリセットする。その後、ＡＦ画素用垂直走査回路１２は、ＡＦ用画素信号を出力する画素アレイ部１０の行の画素リセットパルスΦＰＲ２および画素転送パルスΦＰＴ２を、例えば、“Ｌｏｗ”レベルにすることによって、その行の全てのＡＦ用単位画素１４内の画素リセットトランジスタＰＭ２と画素転送トランジスタＰＭ１とをＯＦＦ状態にし、その行の全てのＡＦ用単位画素１４内のフォトダイオードＰＤおよび画素電荷蓄積部ＦＤのリセットを終了する。これにより、ＡＦ用画素信号を出力する画素アレイ部１０の行の全てのＡＦ用単位画素１４が同時に被写体光の露光を開始する。

その後、予め定めた蓄積時間が経過したときに、ＡＦ用画素信号を出力する画素アレイ部１０の行に備えた全てのＡＦ用単位画素１４内のフォトダイオードＰＤが発生した信号電荷を、それぞれのＡＦ用単位画素１４内の画素電荷蓄積部ＦＤに同時に転送する。

より具体的には、ＡＦ画素用垂直走査回路１２が、ＡＦ用画素信号を出力する画素アレイ部１０の行の画素転送パルスΦＰＴ２を、例えば、“Ｈｉｇｈ”レベルにすることによって、その行の全てのＡＦ用単位画素１４内の画素転送トランジスタＰＭ１をＯＮ状態にする。これにより、その行のそれぞれのＡＦ用単位画素１４内のフォトダイオードＰＤが発生した信号電荷が、それぞれのＡＦ用単位画素１４内の画素電荷蓄積部ＦＤに転送され、保持される。そして、ＡＦ画素用垂直走査回路１２は、ＡＦ用画素信号を出力する画素アレイ部１０の行の画素転送パルスΦＰＴ２を、例えば、“Ｌｏｗ”レベルにすることによって、その行の全てのＡＦ用単位画素１４内の画素転送トランジスタＰＭ１をＯＦＦ状態にし、その行のそれぞれのＡＦ用単位画素１４内の画素電荷蓄積部ＦＤへの信号電荷の転送を終了する。

その後、ＡＦ用画素信号を出力する画素アレイ部１０の行に備えた全てのＡＦ用単位画素１４内の画素電荷蓄積部ＦＤに保持された信号電荷を、ＡＦ用画素信号として水平走査回路１５に順次出力する。

より具体的には、ＡＦ画素用垂直走査回路１２が、ＡＦ用画素信号を出力する画素アレイ部１０の行の画素選択パルスΦＰＳ２を、例えば、“Ｈｉｇｈ”レベルにすることによって、その行の全てのＡＦ用単位画素１４内の画素選択トランジスタＰＭ４を順次ＯＮ状態にする。これにより、その行のそれぞれのＡＦ用単位画素１４内の画素電荷蓄積部ＦＤに保持された信号電荷が、画素アレイ部１０のそれぞれの列のＡＦ用画素垂直信号線１４４を介して、水平走査回路１５に出力される。そして、水平走査回路１５は、それぞれの列のＡＦ用単位画素１４から入力されたそれぞれのＡＦ用画素信号を、固体撮像装置１が出力するＡＦ用信号として列毎に順次外部に出力する。

このような、ＡＦ用単位画素１４に対するライン露光の動作の制御を、画素アレイ部１０においてＡＦ用単位画素１４が配置されている行毎に繰り返すことによって、画素アレイ部１０に備えた全てのＡＦ用単位画素１４からのＡＦ用画素信号を、固体撮像装置１が出力するＡＦ用信号として順次外部に出力する。

なお、シーケンス１０４のＡＦ用信号読み出し動作は、ＡＦ用単位画素１４の数が、画素アレイ部１０内に備えた撮像用単位画素１３の数よりも少ないため、シーケンス１０３の画像信号読み出し動作によって全ての画像信号の出力が完了するよりも前の、例えば、時刻ｔ４のときにＡＦ用信号の出力を完了する。

その後、シーケンス１０３の画像信号読み出し動作が完了した時刻ｔ５以降、次の画像を取得するためのグローバル露光の動作シーケンスを開始することができる。図４に示したグローバル露光の動作シーケンス図では、時刻ｔ５のときから、次の画像を取得するグローバル露光の動作シーケンスを開始し、連続して複数の画像を取得する場合を示している。

このように、本第１の実施形態の固体撮像装置１における動作シーケンスでは、グローバル露光方式の露光動作を行いながら、効率良く位相差ＡＦ用の信号を取得することができる。このとき、動作シーケンスでは、固体撮像装置１のグローバル露光の動作に影響を及ぼさないタイミングで、ＡＦ用単位画素１４を駆動することによって、ＡＦ用信号の読み出しを行う。より具体的には、撮像用単位画素１３内のフォトダイオードＰＤが発生した信号電荷を画素電荷蓄積部ＦＤに転送している撮像用画素転送動作（シーケンス１０２）の期間や、フォトダイオードＰＤが被写体光を露光している期間（蓄積時間１０５）中に、ＡＦ用信号読み出し動作（シーケンス１０４）を行わない。これにより、本第１の実施形態の固体撮像装置１では、信号線のカップリングノイズや、電源およびグラウンドのノイズなどの回路ノイズによる撮像用単位画素１３に対する影響を低減し、グローバル露光方式の露光動作によって良好な画質の画像を取得することができる。

なお、図４に示した動作シーケンスでは、ＡＦ用単位画素１４からのＡＦ用信号読み出し動作（シーケンス１０４）を、撮像用単位画素１３の撮像用画素転送動作（シーケンス１０２）から次の撮像用画素リセット動作（シーケンス１０１）の間に１回行う場合について説明した。しかし、ＡＦ用単位画素１４からのＡＦ用信号読み出し動作の回数は、図４に示した動作シーケンスの回数に限定されるものではない。例えば、撮像用単位画素１３の画像信号読み出し動作（シーケンス１０３）の期間中に、ＡＦ用単位画素１４によるＡＦ用信号の取得動作、すなわち、ＡＦ用単位画素１４の画素リセット動作、画素転送動作、およびＡＦ用信号読み出し動作（シーケンス１０４）を行うことができる時間がある場合には、ＡＦ画素用垂直走査回路１２が、次のＡＦ用信号の取得動作を行うようにＡＦ用単位画素１４を駆動する制御を行うこともできる。

なお、グローバル露光方式の露光動作では、上述したように、全ての撮像用単位画素１３の露光を行った後に、全ての撮像用単位画素１３内のフォトダイオードＰＤが発生した信号電荷を順次読み出す。すなわち、図４に示したシーケンス１０１の撮像用画素リセット動作で撮像用単位画素１３をリセットし、蓄積時間１０５が経過してシーケンス１０２の撮像用画素転送動作を行った後に、シーケンス１０３に示した画像信号読み出し動作を行う。このとき、撮像用単位画素１３の露光が終了してから信号電荷の読み出しを開始するまでに時間を要する撮像用単位画素１３では、撮像用単位画素１３内の画素電荷蓄積部ＦＤに信号電荷を保持している時間が長くなり、この信号電荷を保持している期間に、例えば、光に起因するノイズが画素電荷蓄積部ＦＤで発生し、固体撮像装置１が出力する画像信号が劣化してしまうことがある。このため、信号電荷を保持する画素電荷蓄積部ＦＤは、ノイズの原因となり得る被写体光が入射しないように、遮光されていることが望ましい。そこで、１つの固体撮像装置を複数のチップで形成し、それぞれのチップを重ね合わせた構造にすることによって、信号電荷を保持する画素電荷蓄積部を遮光された位置に配置する構造の固体撮像装置が考えられる。

＜第２の実施形態＞
次に、第２の実施形態の固体撮像装置について説明する。図５は、本第２の実施形態による固体撮像装置の概略構成を示した概観図である。本第２の実施形態の固体撮像装置２も、第１の実施形態の固体撮像装置１と同様に、被写体を撮像するための撮像用単位画素が２次元の行列状に配列され、入射した被写体光の受光量（光線量）に応じた電気信号を出力するＭＯＳ型固体撮像装置である。また、固体撮像装置２にも、第１の実施形態の固体撮像装置１と同様に、撮像用単位画素以外にＡＦ用単位画素が任意の間隔で配置されている。そして、固体撮像装置２は、図５に示したように、画素チップ２１、画素信号処理チップ２２、チップ接続部２３から構成される。

画素チップ２１は、後述する撮像用単位画素が２次元の行列状に配列され、入射した被写体光（入射光）を電気信号に変換するチップである。また、画素チップ２１内の予め定められた画素の位置には、ＡＦ用単位画素が配置されている。画素チップ２１は、画素チップ２１内の信号、あるいは画素信号処理チップ２２から送信された信号によって駆動、制御される。そして、画素チップ２１は、変換した電気信号を画素信号処理チップ２２に送信（転送）する。

画素信号処理チップ２２は、画素チップ２１の撮像用単位画素から送信（転送）されてきた電気信号の一時的な記憶（保持）や積分、電気信号に対する簡単な演算などの処理を行うチップである。また、画素信号処理チップ２２は、画素チップ２１を駆動、制御するための信号を画素チップ２１に送信する。

チップ接続部２３は、画素チップ２１と画素信号処理チップ２２とを電気的に接続するための接続部である。チップ接続部２３は、例えば、蒸着法、めっき法で作製されるバンプなどを用いる。なお、チップ接続部１３は、画素チップ１１に配置された電極（第１の電極）と画素信号処理チップ１２に配置された電極（第２の電極）とを接続する構成にしてもよい。また、画素チップ２１と画素信号処理チップ２２との間に存在する空間には、接着剤などの絶縁部材を充填させてもよい。画素チップ２１と画素信号処理チップ２２とは、チップ接続部２３を介して信号の送受信を行う。

ここで、本第２の実施形態の固体撮像装置２の構成について、さらに詳細に説明する。図６は、本第２の実施形態の固体撮像装置２の概略構成を示したブロック図である。固体撮像装置２は、図６に示したように、複数の撮像用単位画素２１３およびＡＦ用単位画素１４で構成された画素アレイ部２１０、撮像画素用垂直走査回路２１１、ＡＦ画素用垂直走査回路１２、画素チップ水平走査回路２１５から構成された画素チップ２１と、複数の撮像用単位メモリ２２３で構成されたメモリアレイ部２２０、メモリ用垂直走査回路２２１、画素信号処理チップ水平走査回路２２５から構成された画素信号処理チップ２２と、から構成される。本第２の実施形態の固体撮像装置２では、撮像用単位画素２１３と撮像用単位メモリ２２３とによって、被写体を撮像するための通常の画素を構成している。なお、以下の説明においては、画素アレイ部２１０の領域が、固体撮像装置２における有効画素の領域（有効画素エリア）であるものとして説明する。

なお、本第２の実施形態の固体撮像装置２は、１つの固体撮像装置２を２つのチップ（画素チップ２１および画素信号処理チップ２２）で構成しているが、一部の構成要素は、第１の実施形態の固体撮像装置１と同様である。従って、本第２の実施形態の固体撮像装置２の構成要素において、第１の実施形態の固体撮像装置１と異なる構成要素のみを説明し、第１の実施形態の固体撮像装置１と同様の構成要素には、同一の符号を付加して詳細な説明は省略する。

画素アレイ部２１０内のそれぞれの撮像用単位画素２１３は、第１の実施形態の固体撮像装置１に備えた画素アレイ部１０内の撮像用単位画素１３と同様に、入射した被写体光を電気信号に変換する。そして、撮像用単位画素２１３は、撮像画素用垂直走査回路２１１から入力された制御信号に応じて、入射した被写体光の受光量（光線量）に応じた撮像用画素信号を、チップ接続部２３を介して、画素信号処理チップ２２のメモリアレイ部２２０内の対応する撮像用単位メモリ２２３に出力する。なお、撮像用単位画素２１３に関する詳細な説明は、後述する。

また、画素アレイ部２１０内のそれぞれのＡＦ用単位画素１４は、第１の実施形態の固体撮像装置１と同様に、遮光されていない側から入射した一部の被写体光の受光量（光線量）に応じたＡＦ用画素信号を、ＡＦ画素用垂直走査回路１２から入力された制御信号に応じて画素チップ水平走査回路２１５に出力する。

撮像画素用垂直走査回路２１１は、画素信号処理チップ２２内の画素信号処理チップ水平走査回路２２５から入力された制御信号に応じて、画素アレイ部２１０内のそれぞれの撮像用単位画素２１３を制御し、各撮像用単位画素２１３からの撮像用画素信号を、対応する撮像用単位メモリ２２３に出力させる。撮像画素用垂直走査回路２１１は、撮像用単位画素２１３がグローバル露光の動作を行うように制御するための制御信号を、画素アレイ部２１０に備えた撮像用単位画素２１３に出力する。

画素チップ水平走査回路２１５は、画素アレイ部２１０の各列のＡＦ用単位画素１４からそれぞれ入力されたＡＦ用画素信号を、ＡＦ用信号として固体撮像装置２の外部に順次出力する。

メモリアレイ部２２０内のそれぞれの撮像用単位メモリ２２３は、画素チップ２１の画素アレイ部２１０内の対応する撮像用単位画素２１３からチップ接続部２３を介して入力された撮像用画素信号を保持する。そして、撮像用単位メモリ２２３は、メモリ用垂直走査回路２２１から入力された制御信号に応じて、保持した撮像用画素信号を撮像用メモリ信号として、画素信号処理チップ水平走査回路２２５に出力する。なお、撮像用単位メモリ２２３に関する詳細な説明は、後述する。

メモリ用垂直走査回路２２１は、メモリアレイ部２２０内のそれぞれの撮像用単位メモリ２２３を制御し、各撮像用単位メモリ２２３に保持した撮像用画素信号（撮像用メモリ信号）を、画素信号処理チップ水平走査回路２２５に出力させる。メモリ用垂直走査回路２２１は、撮像用単位メモリ２２３がグローバル露光の動作を行うように制御するための制御信号を、メモリアレイ部２２０に備えた撮像用単位メモリ２２３に出力する。

画素信号処理チップ水平走査回路２２５は、メモリアレイ部２２０の各列の撮像用単位メモリ２２３からそれぞれ入力された撮像用メモリ信号を、固体撮像装置２が被写体を撮像した画像信号として、固体撮像装置２の外部に順次出力する。

次に、本第２の実施形態の固体撮像装置２において被写体を撮像するための通常の画素、すなわち、画素チップ２１内の画素アレイ部２１０に備えた撮像用単位画素２１３、および画素信号処理チップ２２内のメモリアレイ部２２０に備えた撮像用単位メモリ２２３について説明する。図７は、本第２の実施形態の固体撮像装置２に備えた画素チップ２１内の撮像用単位画素２１３の概略構成を示した回路図である。また、図８は、本第２の実施形態の固体撮像装置２に備えた画素信号処理チップ２２内の撮像用単位メモリ２２３の概略構成を示した回路図である。

まず、撮像用単位画素２１３について説明する。撮像用単位画素２１３は、第１の実施形態の固体撮像装置１の撮像用単位画素１３と同様に、入射した光を電気信号に変換した撮像用画素信号を、撮像用画素垂直信号線２１３４に出力する回路である。撮像用画素垂直信号線２１３４は、一方がチップ接続部２３に接続されており、撮像用単位画素２１３から出力された撮像用画素信号を、対応する撮像用単位メモリ２２３に送信（転送）する。

なお、撮像用単位画素２１３は、撮像画素用垂直走査回路２１１から入力された制御信号によってそれぞれの構成要素の駆動が制御されるが、撮像用単位画素２１３の構成と、図２に示した撮像用単位画素１３の構成との違いは、撮像用単位画素１３の撮像用画素垂直信号線１３４が撮像用画素垂直信号線２１３４に代わり、撮像用画素垂直信号線２１３４がチップ接続部２３に接続されていることのみである。従って、撮像用単位画素２１３の構成要素には、図２に示した撮像用単位画素１３と同様の構成要素および信号線名に同一の符号を付加し、詳細な説明は省略する。

続いて、撮像用単位メモリ２２３について説明する。撮像用単位メモリ２２３は、チップ接続部２３を介して入力された撮像用画素信号を保持し、保持した撮像用画素信号を撮像用メモリ信号として撮像用メモリ垂直信号線２２３５に出力する回路である。撮像用単位メモリ２２３は、それぞれ、撮像用単位メモリ結合容量ＣＣ、メモリ電荷蓄積部ＭＣ、メモリ転送トランジスタＭＭ１、メモリリセットトランジスタＭＭ２、メモリ増幅トランジスタＭＭ３、メモリ選択トランジスタＭＭ４、撮像用単位メモリ電流負荷ＣＳから構成される。

撮像用単位メモリ結合容量ＣＣは、一方がチップ接続部２３に接続され、もう一方がメモリ転送トランジスタＭＭ１のソース端子に接続される結合容量である。
メモリ電荷蓄積部ＭＣは、信号電荷を蓄積する容量である。メモリ電荷蓄積部ＭＣは、撮像用単位画素２１３内のフォトダイオードＰＤに対応した信号電荷、すなわち、撮像用画素信号を蓄積する。

メモリ転送トランジスタＭＭ１は、メモリ用垂直走査回路２２１から撮像用メモリ転送線２２１２を介して入力されるメモリ転送パルスΦＭＴ１に基づいて、撮像用単位メモリ結合容量ＣＣの一方に発生した信号電荷を、メモリ増幅トランジスタＭＭ３のゲート端子に接続されたメモリ電荷蓄積部ＭＣに転送する。メモリ転送トランジスタＭＭ１によって転送された信号電荷は、メモリ電荷蓄積部ＭＣに蓄積される。
メモリ増幅トランジスタＭＭ３は、メモリ電荷蓄積部ＭＣに蓄積された信号電荷に応じた電圧を出力する。

メモリリセットトランジスタＭＭ２は、メモリ用垂直走査回路２２１から撮像用メモリリセット線２２１１を介して入力されるメモリリセットパルスΦＭＲ１に基づいて、メモリ電荷蓄積部ＭＣを電源電位ＶＤＤＭにリセットする。
メモリ選択トランジスタＭＭ４は、メモリ用垂直走査回路２２１から撮像用メモリ選択線２２１３を介して入力されるメモリ選択パルスΦＭＳ１に基づいて、メモリ増幅トランジスタＭＭ３が出力した電圧を、撮像用単位メモリ２２３が出力する撮像用メモリ信号として撮像用メモリ垂直信号線２２３５に出力する。
撮像用メモリ垂直信号線２２３５に出力された撮像用メモリ信号は、画素信号処理チップ水平走査回路２２５に入力される。

撮像用単位メモリ電流負荷ＣＳは、一方が撮像用画素メモリ信号線２２３４に接続され、もう一方が画素信号処理チップ３２のグラウンドに接続される。撮像用単位メモリ電流負荷ＣＳは、チップ接続部２３に接続された信号線を一定の電流で駆動する。なお、撮像用単位メモリ電流負荷ＣＳは、一方が画素チップ２１の撮像用画素垂直信号線２１３４に接続され、もう一方が画素チップ２１のグラウンドに接続される構成であってもよい。
撮像用画素メモリ信号線２２３４は、チップ接続部２３に接続される。

このような構成によって、本第２の実施形態の固体撮像装置２では、撮像用単位メモリ２２３が出力した撮像用メモリ信号を、画素信号処理チップ水平走査回路２２５が画像信号として固体撮像装置２の外部に出力し、ＡＦ用単位画素１４が出力したＡＦ用画素信号を、画素チップ水平走査回路２１５がＡＦ用信号として固体撮像装置２の外部に出力する。

＜第１の動作シーケンス＞
次に、本第２の実施形態の固体撮像装置２にけるグローバル露光の第１の動作シーケンスについて説明する。図９は、本第２の実施形態の固体撮像装置２においてＡＦ用単位画素１４の読み出しとグローバル露光の動作とを行う際の第１の動作シーケンスの概略を示したシーケンス図である。図９に示したグローバル露光の第１の動作シーケンス図には、撮像用単位画素２１３をリセットするリセットパルス、より具体的には、撮像画素用垂直走査回路２１１から画素リセットトランジスタＰＭ２に入力される画素リセットパルスΦＰＲ１を併せて示している。

図９において、横軸は時間を示し、縦軸は固体撮像装置２の行を示している。そして、シーケンス２０１は撮像用画素リセット動作を示し、シーケンス２０２は撮像用画素転送動作を示し、シーケンス２０３は画像信号読み出し動作を示している。また、シーケンス２０４は、ＡＦ用信号読み出し動作を示している。また、蓄積時間２０５は、撮像用画素リセット動作から撮像用画素転送動作までの１回の露光期間を示している。

固体撮像装置２にけるグローバル露光の第１の動作シーケンスでは、まず、時刻ｔ１において、シーケンス２０１に示した撮像用画素リセット動作を行う。シーケンス２０１の撮像用画素リセット動作では、画素アレイ部２１０に備えた全ての撮像用単位画素２１３内のフォトダイオードＰＤおよび画素電荷蓄積部ＦＤに蓄積された信号電荷と、メモリアレイ部２２０に備えた全ての撮像用単位メモリ２２３内の撮像用単位メモリ結合容量ＣＣおよびメモリ電荷蓄積部ＭＣに蓄積された信号電荷とを同時にリセットする。

より具体的には、撮像画素用垂直走査回路２１１が、画素アレイ部２１０の全ての行の画素リセットパルスΦＰＲ１および画素転送パルスΦＰＴ１を、例えば、“Ｈｉｇｈ”レベルにすることによって、画素アレイ部２１０に備えた全ての撮像用単位画素２１３内の画素リセットトランジスタＰＭ２と画素転送トランジスタＰＭ１とをＯＮ状態にし、全ての撮像用単位画素２１３内のフォトダイオードＰＤおよび画素電荷蓄積部ＦＤをリセットする。また、メモリ用垂直走査回路２２１が、メモリアレイ部２２０の全ての行のメモリリセットパルスΦＭＲ１およびメモリ転送パルスΦＭＴ１を、例えば、“Ｈｉｇｈ”レベルにすることによって、メモリアレイ部２２０に備えた全ての撮像用単位メモリ２２３内のメモリリセットトランジスタＭＭ２とメモリ転送トランジスタＭＭ１とをＯＮ状態にし、全ての撮像用単位メモリ２２３内の撮像用単位メモリ結合容量ＣＣおよびメモリ電荷蓄積部ＭＣをリセットする。その後、撮像画素用垂直走査回路２１１は、画素アレイ部２１０の全ての行の画素リセットパルスΦＰＲ１および画素転送パルスΦＰＴ１を、例えば、“Ｌｏｗ”レベルにすることによって、画素アレイ部２１０に備えた全ての撮像用単位画素２１３内の画素リセットトランジスタＰＭ２と画素転送トランジスタＰＭ１とをＯＦＦ状態にし、全ての撮像用単位画素２１３内のフォトダイオードＰＤおよび画素電荷蓄積部ＦＤのリセットを終了する。また、メモリ用垂直走査回路２２１は、メモリアレイ部２２０の全ての行のメモリリセットパルスΦＭＲ１およびメモリ転送パルスΦＭＴ１を、例えば、“Ｌｏｗ”レベルにすることによって、メモリアレイ部２２０に備えた全ての撮像用単位メモリ２２３内のメモリリセットトランジスタＭＭ２と画素転送トランジスタＰＭ１とをＯＦＦ状態にし、全ての撮像用単位メモリ２２３内の撮像用単位メモリ結合容量ＣＣおよびメモリ電荷蓄積部ＭＣのリセットを終了する。

続いて、予め定めた蓄積時間２０５が経過した時刻ｔ２のときに、シーケンス２０２に示した撮像用画素転送動作を行う。シーケンス２０２の撮像用画素転送動作では、画素アレイ部２１０に備えた全ての撮像用単位画素２１３内のフォトダイオードＰＤが発生した信号電荷を、それぞれの撮像用単位画素２１３内の画素電荷蓄積部ＦＤに同時に転送することによって、それぞれの撮像用単位画素２１３が出力する撮像用画素信号を、対応する撮像用単位メモリ２２３に同時に送信（転送）する。

より具体的には、撮像画素用垂直走査回路２１１が、画素アレイ部２１０に備えた全ての撮像用単位画素２１３に、例えば、“Ｈｉｇｈ”レベルの画素転送パルスΦＰＴ１を入力することによって、全ての撮像用単位画素２１３内の画素転送トランジスタＰＭ１をＯＮ状態にする。これにより、それぞれの撮像用単位画素２１３内のフォトダイオードＰＤが発生した信号電荷が、それぞれの撮像用単位画素２１３内の画素電荷蓄積部ＦＤに転送され、保持される。そして、撮像画素用垂直走査回路２１１は、画素アレイ部２１０に備えた全ての撮像用単位画素２１３に、例えば、“Ｌｏｗ”レベルの画素転送パルスΦＰＴ１を入力することによって、全ての撮像用単位画素２１３内の画素転送トランジスタＰＭ１をＯＦＦ状態にし、それぞれの撮像用単位画素２１３内の画素電荷蓄積部ＦＤへの信号電荷の転送を終了する。その後、撮像画素用垂直走査回路２１１は、画素アレイ部２１０に備えた全ての撮像用単位画素２１３に、例えば、“Ｈｉｇｈ”レベルの画素選択パルスΦＰＳ１を入力することによって、全ての撮像用単位画素２１３内の画素選択トランジスタＰＭ４をＯＮ状態にする。これにより、それぞれの撮像用単位画素２１３内の画素増幅トランジスタＰＭ３が出力する画素電荷蓄積部ＦＤに蓄積された信号電荷に応じた電圧が、撮像用画素信号として撮像用画素垂直信号線２１３４に出力され、チップ接続部２３を介して撮像用画素メモリ信号線２２３４に送信される。そして、メモリ用垂直走査回路２２１は、メモリアレイ部２２０の全ての撮像用単位メモリ２２３に、例えば、“Ｈｉｇｈ”レベルのメモリ転送パルスΦＭＴ１を入力することによって、全ての撮像用単位メモリ２２３内のメモリ転送トランジスタＭＭ１をＯＮ状態にする。これにより、それぞれの撮像用単位メモリ２２３内の撮像用単位メモリ結合容量ＣＣの一方に発生した信号電荷、すなわち、撮像用画素メモリ信号線２２３４に送信された撮像用画素信号に応じた電圧が、メモリ電荷蓄積部ＭＣに転送され、保持される。

その後、シーケンス２０３に示した画像信号読み出し動作を行う。シーケンス２０３の画像信号読み出し動作では、シーケンス２０２によってそれぞれの撮像用単位メモリ２２３内のメモリ電荷蓄積部ＭＣに保持された信号電荷を、撮像用メモリ信号として画素信号処理チップ水平走査回路２２５に順次出力する。そして、画素信号処理チップ水平走査回路２２５は、撮像用単位メモリ２２３から順次入力された撮像用メモリ信号を、固体撮像装置１が出力する画像信号として順次外部に出力する。

より具体的には、撮像画素用垂直走査回路２１１が、メモリアレイ部２２０に備えた撮像用単位メモリ２２３の行毎に、メモリ選択パルスΦＭＳ１を、例えば、“Ｈｉｇｈ”レベルにすることによって、撮像用メモリ信号を出力する撮像用単位メモリ２２３内のメモリ選択トランジスタＭＭ４を順次ＯＮ状態にする。これにより、それぞれの撮像用単位メモリ２２３内のメモリ電荷蓄積部ＭＣに保持された信号電荷が、メモリアレイ部２２０のそれぞれの列の撮像用メモリ垂直信号線２２３５を介して、メモリアレイ部２２０の行毎に画素信号処理チップ水平走査回路２２５に順次出力される。そして、画素信号処理チップ水平走査回路２２５は、それぞれの列の撮像用単位メモリ２２３から行毎に入力されたそれぞれの撮像用メモリ信号を、固体撮像装置２が出力する画像信号として列毎に順次外部に出力する。

また、シーケンス２０２の撮像用画素転送動作が完了した後の時刻ｔ３のときから、シーケンス２０４に示したＡＦ用信号読み出し動作を行う。シーケンス２０４のＡＦ用信号読み出し動作では、第１の実施形態の固体撮像装置１における動作シーケンスと同様に、ＡＦ用単位画素１４をライン露光の動作で制御して、ＡＦ用単位画素１４を備えた画素アレイ部２１０の行毎に、ＡＦ用画素信号を画素チップ水平走査回路２１５に順次出力する。

シーケンス２０４のＡＦ用信号読み出し動作では、まず、図４に示した第１の実施形態の固体撮像装置１におけるＡＦ用信号読み出し動作（シーケンス１０４）と同様に、ＡＦ用画素信号を出力する画素アレイ部２１０の行に備えた全てのＡＦ用単位画素１４内のフォトダイオードＰＤおよび画素電荷蓄積部ＦＤに蓄積された信号電荷を同時にリセットする。

より具体的には、ＡＦ画素用垂直走査回路１２が、ＡＦ用画素信号を出力する画素アレイ部２１０の行の画素リセットパルスΦＰＲ２および画素転送パルスΦＰＴ２を、例えば、“Ｈｉｇｈ”レベルにすることによって、その行の全てのＡＦ用単位画素１４内の画素リセットトランジスタＰＭ２と画素転送トランジスタＰＭ１とをＯＮ状態にする。これにより、その行の全てのＡＦ用単位画素１４内のフォトダイオードＰＤおよび画素電荷蓄積部ＦＤをリセットする。その後、ＡＦ画素用垂直走査回路１２は、ＡＦ用画素信号を出力する画素アレイ部２１０の行の画素リセットパルスΦＰＲ２および画素転送パルスΦＰＴ２を、例えば、“Ｌｏｗ”レベルにすることによって、その行の全てのＡＦ用単位画素１４内の画素リセットトランジスタＰＭ２と画素転送トランジスタＰＭ１とをＯＦＦ状態にし、全てのＡＦ用単位画素１４内のフォトダイオードＰＤおよび画素電荷蓄積部ＦＤのリセットを終了する。これにより、ＡＦ用画素信号を出力する画素アレイ部２１０の行の全てのＡＦ用単位画素１４が同時に被写体光の露光を開始する。

その後、予め定めた蓄積時間が経過したときに、図４に示した第１の実施形態の固体撮像装置１におけるＡＦ用信号読み出し動作（シーケンス１０４）と同様に、ＡＦ用画素信号を出力する画素アレイ部２１０の行に備えた全てのＡＦ用単位画素１４内のフォトダイオードＰＤが発生した信号電荷を、それぞれのＡＦ用単位画素１４内の画素電荷蓄積部ＦＤに同時に転送する。

より具体的には、ＡＦ画素用垂直走査回路１２が、ＡＦ用画素信号を出力する画素アレイ部２１０の行の画素転送パルスΦＰＴ２を、例えば、“Ｈｉｇｈ”レベルにすることによって、その行の全てのＡＦ用単位画素１４内の画素転送トランジスタＰＭ１をＯＮ状態にする。これにより、その行のそれぞれのＡＦ用単位画素１４内のフォトダイオードＰＤが発生した信号電荷が、それぞれのＡＦ用単位画素１４内の画素電荷蓄積部ＦＤに転送され、保持される。そして、ＡＦ画素用垂直走査回路１２は、ＡＦ用画素信号を出力する画素アレイ部２１０の行の画素転送パルスΦＰＴ２を、例えば、“Ｌｏｗ”レベルにすることによって、その行の全てのＡＦ用単位画素１４内の画素転送トランジスタＰＭ１をＯＦＦ状態にし、その行のそれぞれのＡＦ用単位画素１４内の画素電荷蓄積部ＦＤへの信号電荷の転送を終了する。

その後、ＡＦ用画素信号を出力する画素アレイ部２１０の行に備えた全てのＡＦ用単位画素１４内の画素電荷蓄積部ＦＤに保持された信号電荷を、ＡＦ用画素信号として画素チップ水平走査回路２１５に順次出力する。

より具体的には、ＡＦ画素用垂直走査回路１２が、ＡＦ用画素信号を出力する画素アレイ部２１０の行の画素選択パルスΦＰＳ２を、例えば、“Ｈｉｇｈ”レベルにすることによって、その行の全てのＡＦ用単位画素１４内の画素選択トランジスタＰＭ４を順次ＯＮ状態にする。これにより、その行のそれぞれのＡＦ用単位画素１４内の画素電荷蓄積部ＦＤに保持された信号電荷が、画素アレイ部２１０のそれぞれの列のＡＦ用画素垂直信号線１４４を介して、画素チップ水平走査回路２１５に出力される。そして、画素チップ水平走査回路２１５は、それぞれの列のＡＦ用単位画素１４から入力されたそれぞれのＡＦ用画素信号を、固体撮像装置２が出力するＡＦ用信号として列毎に順次外部に出力する。

このような、ＡＦ用単位画素１４に対するライン露光の動作の制御を、画素アレイ部２１０においてＡＦ用単位画素１４が配置されている行毎に繰り返すことによって、画素アレイ部２１０に備えた全てのＡＦ用単位画素１４からのＡＦ用画素信号を、固体撮像装置１が出力するＡＦ用信号として順次外部に出力する。

なお、シーケンス２０４のＡＦ用信号読み出し動作は、ＡＦ用単位画素１４の数が、画素アレイ部２１０内に備えた撮像用単位画素２１３および撮像用単位メモリ２２３の数よりも少ないため、シーケンス２０３の画像信号読み出し動作によって全ての画像信号の出力が完了するよりも前の、例えば、時刻ｔ４のときにＡＦ用信号の出力を完了する。

その後、固体撮像装置２では、シーケンス２０４のＡＦ用信号読み出し動作が完了した時刻ｔ４以降、次の画像を取得するためのグローバル露光の第１の動作シーケンスを開始することができる。これは、固体撮像装置２では、撮像用単位画素２１３内のフォトダイオードＰＤが発生した信号電荷を、対応する撮像用単位メモリ２２３内のメモリ電荷蓄積部ＭＣに保持しているからである。より具体的には、第１の実施形態の固体撮像装置１では、画素アレイ部１０に備えた撮像用単位画素１３内のフォトダイオードＰＤが発生した信号電荷を、それぞれの撮像用単位画素１３内の画素電荷蓄積部ＦＤに保持している。これに対して、固体撮像装置２では、シーケンス２０２の撮像用画素転送動作によって、画素アレイ部２１０に備えた撮像用単位画素２１３内のフォトダイオードＰＤが発生した信号電荷を、それぞれの撮像用単位画素２１３内の画素電荷蓄積部ＦＤに転送し、さらに、対応する撮像用単位メモリ２２３に送信（転送）して、それぞれの撮像用単位メモリ２２３内のメモリ電荷蓄積部ＭＣに保持している。これにより、固体撮像装置２では、撮像用単位メモリ２２３内のメモリ電荷蓄積部ＭＣに保持している撮像用メモリ信号の画素信号処理チップ水平走査回路２２５への出力が終了していない状態であっても、次の画像を取得するためのグローバル露光の第１の動作シーケンスを開始することができる。図９に示したグローバル露光の第１の動作シーケンス図では、シーケンス２０３の画像信号読み出し動作が完了してない時刻ｔ５のときから、次の画像を取得するグローバル露光の第１の動作シーケンスを開始し、連続して複数の画像を取得する場合を示している。

このように、本第２の実施形態の固体撮像装置２における第１の動作シーケンスでは、第１の実施形態の固体撮像装置１におけるグローバル露光の動作シーケンスと同様に、グローバル露光方式の露光動作を行いながら、効率良く位相差ＡＦ用の信号を取得することができる。このとき、第１の動作シーケンスでは、図４に示した第１の実施形態の固体撮像装置１におけるグローバル露光の動作シーケンスと同様に、固体撮像装置２のグローバル露光の動作に影響を及ぼさないタイミングで、ＡＦ用単位画素１４を駆動することによって、ＡＦ用信号の読み出しを行う。より具体的には、撮像用単位画素２１３内のフォトダイオードＰＤが発生した信号電荷を画素電荷蓄積部ＦＤに転送し、さらに、対応するメモリ電荷蓄積部ＭＣに送信（転送）する撮像用画素転送動作（シーケンス２０２）の期間や、フォトダイオードＰＤが被写体光を露光している期間（蓄積時間２０５）中に、ＡＦ用信号読み出し動作（シーケンス２０４）を行わない。これにより、本第２の実施形態の固体撮像装置２でも、第１の実施形態の固体撮像装置１と同様に、信号線のカップリングノイズや、電源およびグラウンドのノイズなどの回路ノイズによる撮像用単位画素２１３および撮像用単位メモリ２２３に対する影響を低減し、グローバル露光方式の露光動作によって良好な画質の画像を取得することができる。

＜第２の動作シーケンス＞
次に、本第２の実施形態の固体撮像装置２にけるグローバル露光の第２の動作シーケンスについて説明する。図１０は、本第２の実施形態の固体撮像装置２においてＡＦ用単位画素１４の読み出しとグローバル露光の動作とを行う際の第２の動作シーケンスの概略を示したシーケンス図である。図１０に示したグローバル露光の第２の動作シーケンス図には、図９に示したグローバル露光の第１の動作シーケンス図と同様に、撮像用単位画素２１３をリセットする画素リセットパルスΦＰＲ１を併せて示している。

図１０においても、図９に示したグローバル露光の第１の動作シーケンス図と同様に、横軸に時間を示し、縦軸に固体撮像装置２の行を示している。そして、シーケンス２０１は撮像用画素リセット動作を示し、シーケンス２０２は撮像用画素転送動作を示し、シーケンス２０３は画像信号読み出し動作を示し、シーケンス２０４は、ＡＦ用信号読み出し動作を示し、蓄積時間２０５は、撮像用画素リセット動作から撮像用画素転送動作までの１回の露光期間を示している。

図１０に示したグローバル露光の第２の動作シーケンスは、撮像画素用垂直走査回路２１１が画素リセットトランジスタＰＭ２に入力する画素リセットパルスΦＰＲ１のタイミング以外は、図９に示したグローバル露光の第１の動作シーケンスと同様である。従って、図１０に示したグローバル露光の第２の動作シーケンスの説明においては、図９に示したグローバル露光の第１の動作シーケンスと異なる動作のみを説明する。

固体撮像装置２にけるグローバル露光の第２の動作シーケンスでは、まず、時刻ｔ１において、第１の動作シーケンスと同様のシーケンス２０１の撮像用画素リセット動作によって、画素アレイ部２１０に備えた全ての撮像用単位画素２１３内のフォトダイオードＰＤおよび画素電荷蓄積部ＦＤに蓄積された信号電荷を同時にリセットする。また、メモリアレイ部２２０に備えた全ての撮像用単位メモリ２２３内の撮像用単位メモリ結合容量ＣＣおよびメモリ電荷蓄積部ＭＣに蓄積された信号電荷を同時にリセットする。

続いて、予め定めた蓄積時間２０５が経過した時刻ｔ２のときに、第１の動作シーケンスと同様のシーケンス２０２の撮像用画素転送動作によって、画素アレイ部２１０に備えた全ての撮像用単位画素２１３内のフォトダイオードＰＤが発生した信号電荷を、それぞれの撮像用単位画素２１３およびＡＦ用単位画素１４内の画素電荷蓄積部ＦＤに同時に転送する。さらに、それぞれの撮像用単位画素２１３が出力する撮像用画素信号を、対応する撮像用単位メモリ２２３に同時に送信（転送）して、それぞれの撮像用単位メモリ２２３内のメモリ電荷蓄積部ＭＣに保持させる。

その後、第１の動作シーケンスと同様のシーケンス２０３の画像信号読み出し動作によって、メモリアレイ部２２０に備えた撮像用単位メモリ２２３の行毎に撮像用メモリ信号を画素信号処理チップ水平走査回路２２５に順次出力する。これにより、画素信号処理チップ水平走査回路２２５は、それぞれの列の撮像用単位メモリ２２３から行毎に入力されたそれぞれの撮像用メモリ信号を、固体撮像装置２が出力する画像信号として列毎に順次外部に出力する。

また、シーケンス２０２の撮像用画素転送動作が完了した後の時刻ｔ３のときから、第１の動作シーケンスと同様のシーケンス２０４のＡＦ用信号読み出し動作によって、画素アレイ部２１０においてＡＦ用単位画素１４が配置されている行毎にＡＦ用画素信号を画素チップ水平走査回路２１５に順次出力する。これにより、画素チップ水平走査回路２１５は、それぞれの列のＡＦ用単位画素１４から行毎に入力されたそれぞれのＡＦ用画素信号を、固体撮像装置２が出力するＡＦ用信号として列毎に順次外部に出力する。

なお、固体撮像装置２にけるグローバル露光の第２の動作シーケンスでは、シーケンス２０４のＡＦ用信号読み出し動作の期間中に、画素アレイ部２１０に備えた全ての撮像用単位画素２１３内のフォトダイオードＰＤおよび画素電荷蓄積部ＦＤをリセットしている状態にする。

より具体的には、撮像画素用垂直走査回路２１１が、画素アレイ部２１０の全ての行の画素リセットパルスΦＰＲ１および画素転送パルスΦＰＴ１を、例えば、“Ｈｉｇｈ”レベルにすることによって、画素アレイ部２１０に備えた全ての撮像用単位画素２１３内の画素リセットトランジスタＰＭ２と画素転送トランジスタＰＭ１とをＯＮ状態にし、全ての撮像用単位画素２１３内のフォトダイオードＰＤおよび画素電荷蓄積部ＦＤをリセットする。

その後、シーケンス２０４のＡＦ用信号読み出し動作が完了した時刻ｔ４以降、第１の動作シーケンスと同様に、次の画像を取得するためのグローバル露光の第２の動作シーケンスを開始する。

このように、本第２の実施形態の固体撮像装置２における第２の動作シーケンスでも、固体撮像装置２におけるグローバル露光の第１の動作シーケンスと同様に、固体撮像装置２のグローバル露光の動作に影響を及ぼさないタイミングで、ＡＦ用単位画素１４を駆動することによって、グローバル露光方式の露光動作を行いながら、効率良く位相差ＡＦ用の信号を取得することができる。

また、第２の動作シーケンスでは、ＡＦ用単位画素１４からＡＦ用画素信号を読み出している期間中に、撮像用単位画素２１３内のフォトダイオードＰＤおよび画素電荷蓄積部ＦＤをリセットしている状態、つまり、撮像用単位画素２１３が被写体の撮像を行わない状態にする。これにより、本第２の実施形態の固体撮像装置２における第２の動作シーケンスでは、第１の実施形態の固体撮像装置１におけるグローバル露光の動作シーケンスや、固体撮像装置２におけるグローバル露光の第１の動作シーケンスと同様に、回路ノイズによる画質への影響を低減すると共に、ブルーミングなどの電荷のノイズによる画質への影響を低減し、グローバル露光方式の露光動作によってさらに良好な画質の画像を取得することができる。

なお、第１の動作シーケンスおよび第１の動作シーケンスでも、ＡＦ用単位画素１４からのＡＦ用信号読み出し動作（シーケンス２０４）を、撮像用単位画素２１３と撮像用単位メモリ２２３との撮像用画素転送動作（シーケンス２０２）から次の撮像用画素リセット動作（シーケンス２０１）の間に１回行う場合について説明した。しかし、ＡＦ用単位画素１４からのＡＦ用信号読み出し動作の回数は、図９に示した第１の動作シーケンスの回数や図１０に示した第２の動作シーケンスの回数に限定されるものではなく、図４に示した第１の実施形態の固体撮像装置１におけるグローバル露光の動作シーケンスと同様の考え方に基づいて制御を行うことができる。例えば、撮像用単位メモリ２２３の画像信号読み出し動作（シーケンス２０３）の期間中に、ＡＦ用単位画素１４によるＡＦ用信号の取得動作、すなわち、ＡＦ用単位画素１４の撮像用画素リセット動作、撮像用画素転送動作、およびＡＦ用信号読み出し動作（シーケンス２０４）を行うことができる時間がある場合には、ＡＦ画素用垂直走査回路１２が、次のＡＦ用信号の取得動作を行うようにＡＦ用単位画素１４を駆動する制御を行うこともできる。

なお、図６に示した本第２の実施形態の固体撮像装置２の構成では、画素アレイ部２１０においてＡＦ用単位画素１４が配置されている位置に対応するメモリアレイ部２２０の位置には、何も配置されていない構成について説明した。しかし、例えば、撮像用単位画素２１３に対応した撮像用単位メモリ２２３のように、対応するＡＦ用単位画素１４から送信（転送）されてきたＡＦ用画素信号の一時的な記憶（保持）などを行う構成要素を配置した構成にすることもできる。この構成にすることによって、例えば、ＡＦ用画素信号の画素信号処理チップ水平走査回路２２５への出力が終了していない状態であっても、ＡＦ画素用垂直走査回路１２が、次のＡＦ用信号の取得動作を行うようにＡＦ用単位画素１４を駆動する制御を行うことができる。

なお、図６に示した本第２の実施形態の固体撮像装置２の構成では、画素アレイ部２１０のＡＦ用単位画素１４が配置されている位置には、撮像用単位画素２１３を配置することができず、固体撮像装置２は画像信号を取得することができない。このため、画素アレイ部２１０を、画像を取得するための通常の画素アレイとして考えると、ＡＦ用単位画素１４が配置された位置に画素欠けが発生しているのと同様の状態になる。これにより、固体撮像装置２を搭載した撮像装置では、ＡＦ用単位画素１４が配置されている位置の画像信号を欠陥画素と同様に扱って、ＡＦ用単位画素１４が配置された位置の画素を補完する処理が必要となる。撮像装置におけるオートフォーカス制御では、ＡＦ動作の性能を確保するために、ある程度の数のＡＦ用単位画素１４を画素アレイ部２１０内に配置しなければならない。画素アレイ部２１０内に配置するＡＦ用単位画素１４の数を多くすると、画像を取得するための通常の画素アレイには多数の欠陥画素を有してしまうことになり、その結果、欠陥画素の補完処理を行ったとしても、撮像装置としては良好な画質の画像を得ることが困難になってしまうことが懸念される。そこで、図６に示した本第２の実施形態の固体撮像装置２の構成では何も配置されていない、画素アレイ部２１０においてＡＦ用単位画素１４が配置されている位置に対応するメモリアレイ部２２０内の位置に、画像信号を取得することができる構成要素を配置する構成の固体撮像装置が考えられる。

＜第３の実施形態＞
次に、第３の実施形態の固体撮像装置について説明する。本第３の実施形態の固体撮像装置も、第２の実施形態の固体撮像装置２と同様に、被写体を撮像するための撮像用単位画素が２次元の行列状に配列され、入射した被写体光の受光量（光線量）に応じた電気信号を出力する、２つのチップで構成されたＭＯＳ型固体撮像装置である。また、本第３の実施形態の固体撮像装置にも、第２の実施形態の固体撮像装置２と同様に、撮像用単位画素以外にＡＦ用単位画素が任意の間隔で配置されている。

図１１は、本第３の実施形態の固体撮像装置の概略構成を示したブロック図である。図１１において、固体撮像装置３は、複数の撮像用単位画素２１３およびＡＦ用単位画素１４で構成された画素アレイ部２１０、撮像画素用垂直走査回路２１１、ＡＦ画素用垂直走査回路１２、画素チップ水平走査回路２１５から構成された画素チップ２１と、複数の撮像用単位メモリ２２３および補正用単位画素３２３で構成されたメモリアレイ部３２０、メモリ用垂直走査回路３２１、画素信号処理チップ水平走査回路３２５から構成された画素信号処理チップ３２と、から構成される。本第３の実施形態の固体撮像装置３では、撮像用単位画素２１３と撮像用単位メモリ２２３とによって、被写体を撮像するための通常の画素を構成し、さらに、補正用単位画素３２３も通常の画素として構成されている。なお、以下の説明においては、画素アレイ部２１０の領域が、固体撮像装置３における有効画素の領域（有効画素エリア）であるものとして説明する。

なお、本第３の実施形態の固体撮像装置３も、第２の実施形態の固体撮像装置２と同様に、１つの固体撮像装置３を２つのチップ（画素チップ２１および画素信号処理チップ３２）で構成しているが、一部の構成要素は、第２の実施形態の固体撮像装置２と同様である。より具体的には、画素信号処理チップ３２に備えた構成要素のみが、第２の実施形態の固体撮像装置２の画素信号処理チップ２２に備えた構成要素と異なる。従って、本第３の実施形態の固体撮像装置３の構成要素において、第２の実施形態の固体撮像装置２と異なる構成要素のみを説明し、第２の実施形態の固体撮像装置２と同様の構成要素には、同一の符号を付加して詳細な説明は省略する。

メモリアレイ部３２０内のそれぞれの補正用単位画素３２３は、画素チップ２１の画素アレイ部２１０内に配置されたそれぞれのＡＦ用単位画素１４を透過して入射した被写体光を電気信号に変換し、メモリ用垂直走査回路３２１から入力された制御信号に応じて、入射した被写体光の受光量（光線量）に応じた電気信号を補正用画素信号として、画素信号処理チップ水平走査回路３２５に出力する。メモリアレイ部３２０内には、画素アレイ部２１０内に配置されたＡＦ用単位画素１４の位置に対応した位置に、それぞれの補正用単位画素３２３が配置されている。なお、補正用単位画素３２３に関する詳細な説明は、後述する。

メモリ用垂直走査回路３２１は、第２の実施形態の固体撮像装置２に備えたメモリ用垂直走査回路２２１と同様に、メモリアレイ部３２０内のそれぞれの撮像用単位メモリ２２３を制御し、各撮像用単位メモリ２２３に保持した撮像用画素信号（撮像用メモリ信号）を、画素信号処理チップ水平走査回路３２５に出力させる。さらに、メモリ用垂直走査回路３２１は、メモリアレイ部３２０内のそれぞれの補正用単位画素３２３を制御し、各補正用単位画素３２３からの補正用画素信号を、画素信号処理チップ水平走査回路３２５に出力させる。メモリ用垂直走査回路３２１は、撮像用単位メモリ２２３および補正用単位画素３２３がグローバル露光の動作を行うように制御するための制御信号を、メモリアレイ部３２０に備えた撮像用単位メモリ２２３および補正用単位画素３２３に出力する。

画素信号処理チップ水平走査回路３２５は、メモリアレイ部３２０の各列の撮像用単位メモリ２２３からそれぞれ入力された撮像用メモリ信号と、補正用単位画素３２３からそれぞれ入力された補正用画素信号とを、固体撮像装置３が被写体を撮像した画像信号として、固体撮像装置３の外部に順次出力する。つまり、画素信号処理チップ水平走査回路３２５による画像信号の出力において、ＡＦ用単位画素１４が配置された位置の画像信号を出力するタイミングのときに、補正用単位画素３２３から入力された補正用画素信号を画像信号として出力し、その他のタイミングのときに、撮像用単位メモリ２２３から入力された撮像用メモリ信号を画像信号として出力する。

次に、本第３の実施形態の固体撮像装置３内のメモリアレイ部３２０に備えた補正用単位画素３２３について説明する。図１２は、本第３の実施形態の固体撮像装置３に備えた画素信号処理チップ３２内の補正用単位画素３２３の概略構成を示した回路図である。

補正用単位画素３２３は、ＡＦ用単位画素１４を透過して入射した被写体光を電気信号に変換した補正用画素信号を、補正用画素垂直信号線３２３５に出力する回路である。補正用単位画素３２３は、それぞれ、フォトダイオードＰＤ、メモリ電荷蓄積部ＭＣ、メモリ転送トランジスタＭＭ１、メモリリセットトランジスタＭＭ２、メモリ増幅トランジスタＭＭ３、メモリ選択トランジスタＭＭ４から構成される。なお、補正用単位画素３２３は、画素信号処理チップ３２のメモリアレイ部３２０内に配置された撮像用単位メモリ２２３が、チップ接続部２３を介して入力された撮像用画素信号を保持する代わりに、補正用単位画素３２３内に備えたフォトダイオードＰＤが発生した信号電荷を保持する構成である。つまり、図１２を見てわかるように、第１の実施形態の固体撮像装置１に備えた撮像用単位画素１３や、第２の実施形態の固体撮像装置２に備えた撮像用単位画素２１３と同様の構成である。従って、補正用単位画素３２３の構成要素には、図２に示した撮像用単位画素１３、図７に示した撮像用単位画素２１３、および図８に示した撮像用単位メモリ２２３と同様の構成要素に同一の符号を付加し、異なる動作のみを説明する。

フォトダイオードＰＤは、ＡＦ用単位画素１４を透過して入射した光を光電変換して信号電荷を発生する。
メモリ電荷蓄積部ＭＣは、フォトダイオードＰＤが発生した信号電荷を蓄積する容量である。
メモリ転送トランジスタＭＭ１は、メモリ用垂直走査回路３２１から補正用画素転送線３２１２を介して入力される補正画素転送パルスΦＭＴ２に基づいて、フォトダイオードＰＤが発生した信号電荷を、メモリ増幅トランジスタＭＭ３のゲート端子に接続されたメモリ電荷蓄積部ＭＣに転送する。メモリ転送トランジスタＭＭ１によって転送された信号電荷は、メモリ電荷蓄積部ＭＣに蓄積される。
メモリ増幅トランジスタＭＭ３は、メモリ電荷蓄積部ＭＣに蓄積された信号電荷に応じた電圧を出力する。

メモリリセットトランジスタＭＭ２は、メモリ用垂直走査回路３２１から補正用画素リセット線３２１１を介して入力される補正画素リセットパルスΦＭＲ２に基づいて、メモリ電荷蓄積部ＭＣを電源電位ＶＤＤＭにリセットする。
メモリ選択トランジスタＭＭ４は、メモリ用垂直走査回路３２１から補正用画素選択線３２１３を介して入力される補正画素選択パルスΦＭＳ２に基づいて、メモリ増幅トランジスタＭＭ３が出力した電圧を、補正用単位画素３２３が出力する補正用画素信号として補正用画素垂直信号線３２３５に出力する。
補正用画素垂直信号線３２３５に出力された補正用画素信号は、画素信号処理チップ水平走査回路３２５に入力される。

このような構成によって、本第３の実施形態の固体撮像装置３では、補正用単位画素３２３内のフォトダイオードＰＤによって、ＡＦ用単位画素１４を透過した被写体光を受光し、受光量（光線量）に応じた補正用画素信号を、画素アレイ部２１０内にＡＦ用単位画素１４が配置された位置に対応した画像信号として、画素信号処理チップ水平走査回路３２５が固体撮像装置３の外部に出力する。

なお、本第３の実施形態の固体撮像装置３にけるグローバル露光の動作シーケンスは、メモリ用垂直走査回路３２１がメモリアレイ部３２０内のそれぞれの撮像用単位メモリ２２３を制御するときに、同時に補正用単位画素３２３を制御することで、第１の実施形態の固体撮像装置１や第２の実施形態の固体撮像装置２にけるグローバル露光の動作シーケンスと同様に考えることができる。より具体的には、メモリ用垂直走査回路３２１が、メモリ転送パルスΦＭＴ１、メモリリセットパルスΦＭＲ１、およびメモリ選択パルスΦＭＳ１を“Ｈｉｇｈ”レベルまたは“Ｌｏｗ”レベルにするときに、補正画素転送パルスΦＭＴ２、補正画素リセットパルスΦＭＲ２、および補正画素選択パルスΦＭＳ２を同じように制御する。従って、本第３の実施形態の固体撮像装置３にけるグローバル露光の動作シーケンスに関する詳細な説明は省略する。

このように、本第３の実施形態の固体撮像装置３でも、第１の実施形態の固体撮像装置１や第２の実施形態の固体撮像装置２と同様に、グローバル露光方式の露光動作を行いながら、効率良く位相差ＡＦ用の信号を取得することができる。

また、本第３の実施形態の固体撮像装置３では、補正用単位画素３２３が、ＡＦ用単位画素１４を透過した被写体光を受光して、ＡＦ用単位画素１４が配置された位置における補正用画素信号を出力する。そして、画素信号処理チップ水平走査回路３２５が、ＡＦ用単位画素１４が配置された位置の画像信号を出力するタイミングのときに、補正用画素信号を、固体撮像装置３が被写体を撮像した画像信号として固体撮像装置３の外部に出力する。これにより、本第３の実施形態の固体撮像装置３では、ＡＦ用単位画素１４が配置された位置での画素欠けの発生を防ぐことができ、固体撮像装置３を搭載した撮像装置において、さらに良好な画質の画像を取得することができる。

上記に述べたように、本実施形態の固体撮像装置では、被写体を撮像するための通常の画素を制御する垂直走査回路と、オートフォーカス制御に用いられる位相差ＡＦ用の画素を制御する垂直走査回路とをそれぞれ備える。これにより、本実施形態の固体撮像装置によって被写体を撮像する際に、通常の画素と位相差ＡＦ用の画素とを分けて、それぞれの画素の駆動を制御することができる。このことにより、本実施形態の固体撮像装置を搭載した撮像装置では、固体撮像装置が出力したＡＦ用信号に基づいた位相差ＡＦセンサを用いた方式のオートフォーカス制御と同様の高速なオートフォーカス制御を行うことができ、グローバル露光方式の露光動作によって、良好な画質の画像を取得することができる。

なお、本実施形態の固体撮像装置においては、ＡＦ用単位画素が、画素アレイ部内の特定の行に全て配置された、すなわち、１行分のＡＦ用単位画素を備えた場合について説明した。しかし、固体撮像装置の画素アレイ部内に配置されるＡＦ用単位画素の位置は、固体撮像装置を搭載した撮像装置において位相差ＡＦ用のオートフォーカス制御を行う際に必要な位置に配置されることが望ましい。

＜撮像装置＞
次に、第１の実施形態〜第３の実施形態の固体撮像装置のいずれかを搭載した撮像装置について説明する。図１３は、本発明の実施形態による固体撮像装置を搭載した撮像装置（例えば、ミラーレスデジタルカメラ）の概略構成を示したブロック図である。図１３には、第３の実施形態の固体撮像装置３を搭載した撮像装置の一例を示している。ここに示した各構成要素は、ハードウェア的には、コンピュータのＣＰＵやメモリをはじめとする素子で実現することができ、ソフトウェア的にはコンピュータプログラムなどによって実現されるものであるが、ここでは、これらの連携によって実現される機能ブロックとして示している。従って、これらの機能ブロックは、ハードウェア、ソフトウェアの組合せによって、様々な形式で実現できるということは、当業者には理解できるであろう。

図１３に示した撮像装置４は、レンズユニット部４１、固体撮像装置３、発光装置４２、メモリ４３、記録装置４４、表示装置４５、画像信号処理回路４６、レンズ制御装置４７、イメージセンサ制御装置４８、発光制御装置４９、カメラ制御装置４１０から構成される。

レンズユニット部４１は、レンズ制御装置４７によってズーム、フォーカス、絞りなどが駆動制御され、被写体像を固体撮像装置３に結像させる。

固体撮像装置３は、第３の実施形態の固体撮像装置３である。固体撮像装置３は、イメージセンサ制御装置４８によって駆動、制御され、レンズユニット部４１を介して固体撮像装置３に入射した被写体光の受光量に応じた画像信号を出力するＭＯＳ型固体撮像装置である。また、固体撮像装置３は、入射した被写体光の受光量に応じたＡＦ用信号も出力する。

発光装置４２は、発光制御装置４９によって駆動、制御され、発光装置４２から発せられる光を被写体に当てることにより、被写体から反射する光を調節するストロボやフラッシュなどの装置である。

画像信号処理回路４６は、固体撮像装置３から出力された画像信号に対して、信号の増幅、画像データへの変換および各種の補正、画像データの圧縮などの処理を行う。また、画像信号処理回路４６は、固体撮像装置３から出力されたＡＦ用信号に基づいて、位相差ＡＦセンサを用いた方式のオートフォーカス制御と同様のオートフォーカス制御を行うための処理を行う。なお、画像信号処理回路４６は、各処理における画像データや処理データの一時記憶手段としてメモリ４３を利用する。

記録装置４４は、半導体メモリなどの着脱可能な記録媒体であり、画像データや処理データの記録または読み出しを行う。
表示装置４５は、固体撮像装置３に結像され、画像信号処理回路４６によって処理された画像データ、または記録装置４４から読み出された画像データに基づく画像を表示する液晶などの表示装置である。

カメラ制御装置４１０は、撮像装置４の全体の制御を行う制御装置である。また、カメラ制御装置４１０は、固体撮像装置３にグローバル露光方式の露光動作を実行させるように、イメージセンサ制御装置４８による固体撮像装置の駆動を制御する。また、カメラ制御装置４１０は、画像信号処理回路４６による位相差ＡＦセンサを用いた方式のオートフォーカス制御の処理結果に基づいて、レンズ制御装置４７を制御することによって、レンズユニット部４１によるフォーカス駆動を制御する。また、カメラ制御装置４１０は、イメージセンサ制御装置４８と発光制御装置４９とを制御することによって、固体撮像装置３と、発光装置４２とを協調制御する。

上記に述べたように、本実施形態の撮像装置４は、第１の実施形態〜第３の実施形態のいずれかの固体撮像装置を搭載する。そして、本実施形態の撮像装置４に備えたカメラ制御装置４１０は、グローバル露光方式の露光動作を行いながら、位相差ＡＦ用の信号を取得するように、固体撮像装置の駆動を制御する。これにより、本実施形態の撮像装置４に備えた画像信号処理回路４６は、位相差ＡＦセンサを用いた方式のオートフォーカス制御と同様のオートフォーカス制御を行うと共に、良好な画質の画像を生成することができる。

上記に述べたように、本発明を実施するための形態によれば、固体撮像装置内に被写体を撮像するための通常の画素を制御する垂直走査回路の他に、オートフォーカス制御に用いられる位相差ＡＦ用の画素を制御する垂直走査回路を設ける。そして、通常の画素と位相差ＡＦ用の画素とを分けて、それぞれの画素の駆動を制御する。これにより、本発明を実施するための形態による固体撮像装置では、通常の画素をグローバル露光方式の露光動作で駆動することができ、通常の画素をグローバル露光方式で動作させている最中に、位相差ＡＦ用の画素をライン露光方式の露光動作で駆動させることができる。

このことにより、本発明を実施するための形態による固体撮像装置を搭載した撮像装置では、移動する被写体を撮影する場合でも被写体が歪曲していない良好な画質の画像を取得することができると共に、固体撮像装置が出力した位相差ＡＦ用の信号に基づいて、位相差ＡＦセンサを用いた方式のオートフォーカス制御と同様の高速なオートフォーカス制御を行うことができる。

なお、本発明における回路構成および駆動方法の具体的な構成は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更をすることができる。例えば、撮像用単位画素、撮像用単位メモリ、補正用単位画素、またはＡＦ用単位画素の構成要素や駆動方法が変わったことにより、固体撮像装置の制御方法や画素の駆動方法を変更した場合であっても、グローバル露光動作による撮影と位相差ＡＦ用の信号の取得とを両立する方法として、本発明の考え方を適用することができる。

また、撮像用単位画素、撮像用単位メモリ、補正用単位画素、またはＡＦ用単位画素の行方向および列方向の配置は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において撮像用単位画素、撮像用単位メモリ、補正用単位画素、またはＡＦ用単位画素を配置する行方向および列方向の数を変更することができる。

また、本発明の実施形態に係る固体撮像装置は、２枚の基板が接続部により接続されていてもよいし、３枚以上の基板が接続部で接続されていてもよい。３枚以上の基板が接続部で接続される固体撮像装置の場合、そのうちの２枚が請求項に係る第１の基板と第２の基板に相当する。

以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。

１・・・固体撮像装置
１０・・・画素アレイ部（画素，第１の画素，第２の画素）
１１・・・撮像画素用垂直走査回路（第１の走査回路）
１１１・・・撮像用画素リセット線
１１２・・・撮像用画素転送線
１１３・・・撮像用画素選択線
１２・・・ＡＦ画素用垂直走査回路（第２の走査回路）
１２１・・・ＡＦ用画素リセット線
１２２・・・ＡＦ用画素転送線
１２３・・・ＡＦ用画素選択線
１３・・・撮像用単位画素（第１の画素）
ＰＤ・・・フォトダイオード（第１の光電変換手段，第２の光電変換手段）
ＦＤ・・・画素電荷蓄積部
ＰＭ１・・・画素転送トランジスタ
ＰＭ２・・・画素リセットトランジスタ（リセット手段）
ＰＭ３・・・画素増幅トランジスタ
ＰＭ４・・・画素選択トランジスタ
１３４・・・撮像用画素垂直信号線
１４・・・ＡＦ用単位画素（第２の画素）
１４４・・・ＡＦ用画素垂直信号線
１５・・・水平走査回路
２・・・固体撮像装置
２１・・・画素チップ（第１の基板）
２１０・・・画素アレイ部（画素，第１の画素，第２の画素）
２１１・・・撮像画素用垂直走査回路（第１の走査回路）
２１３・・・撮像用単位画素（第１の画素）
２１３４・・・撮像用画素垂直信号線
２１５・・・画素チップ水平走査回路
２２・・・画素信号処理チップ（第２の基板）
２２０・・・メモリアレイ部（画素，第１の画素，第２の画素）
２２１・・・メモリ用垂直走査回路（第１の走査回路）
２２１１・・・撮像用メモリリセット線
２２１２・・・撮像用メモリ転送線
２２１３・・・撮像用メモリ選択線
２２３・・・撮像用単位メモリ（第１の画素）
ＣＣ・・・撮像用単位メモリ結合容量
ＭＣ・・・メモリ電荷蓄積部（電荷蓄積部）
ＭＭ１・・・メモリ転送トランジスタ
ＭＭ２・・・メモリリセットトランジスタ
ＭＭ３・・・メモリ増幅トランジスタ
ＭＭ４・・・メモリ選択トランジスタ
ＣＳ・・・撮像用単位メモリ電流負荷
２２３４・・・撮像用画素メモリ信号線
２２３５・・・撮像用メモリ垂直信号線
２２５・・・画素信号処理チップ水平走査回路
２３・・・チップ接続部（接続部）
３・・・固体撮像装置
３２・・・画素信号処理チップ（第２の基板）
３２０・・・メモリアレイ部（画素，第１の画素，第２の画素）
３２１・・・メモリ用垂直走査回路（第１の走査回路）
３２１１・・・補正用画素リセット線
３２１２・・・補正用画素転送線
３２１３・・・補正用画素選択線
３２３・・・補正用単位画素（第２の画素）
３２３５・・・補正用画素垂直信号線
３２５・・・画素信号処理チップ水平走査回路
４・・・撮像装置
４１・・・レンズユニット部
４２・・・発光装置
４３・・・メモリ
４４・・・記録装置
４５・・・表示装置
４６・・・画像信号処理回路
４７・・・レンズ制御装置
４８・・・イメージセンサ制御装置
４９・・・発光制御装置
４１０・・・カメラ制御装置

Claims (8)

1. ２次元の行列状に配置された複数の画素を有し、複数の前記画素のそれぞれに入射した光量に応じた信号を出力する固体撮像装置であって、
   前記画素は、
   入射光を電気信号に変換して蓄積する第１の光電変換手段を具備した第１の画素と、
   入射光を電気信号に変換して蓄積する第２の光電変換手段と、該第２の光電変換手段に入射する光線を選択する光線選択手段とを具備した第２の画素とを含み、
   前記第１の画素に対して、全ての前記第１の画素の前記第１の光電変換手段を同時に露光し、予め定めた蓄積時間が経過した後に、前記第１の画素が配置された行毎に、それぞれの前記第１の光電変換手段に蓄積された電気信号を順次出力させる第１の読み出し動作を行う第１の走査回路と、
   前記第２の画素に対して、前記第２の画素が配置された行毎に、それぞれの前記第２の画素の前記第２の光電変換手段を順次露光し、それぞれの前記第２の光電変換手段に蓄積された電気信号を順次出力させる第２の読み出し動作を行う第２の走査回路と、
   を備え、
   前記第１の光電変換手段に蓄積された電気信号を、画像信号として出力し、
   前記第２の光電変換手段に蓄積された電気信号を、フォーカス信号として出力し、
   前記第２の走査回路は、
   前記第１の走査回路が、前記第１の画素の露光期間中に、前記第２の読み出し動作を行わない、
   ことを特徴とする固体撮像装置。
2. 前記第２の走査回路は、
   前記第１の走査回路が、前記第１の画素が配置された行毎にそれぞれの前記第１の光電変換手段に蓄積された電気信号を順次出力させている期間中に、前記第２の読み出し動作を行う、
   ことを特徴とする請求項１に記載の固体撮像装置。
3. 前記第２の走査回路は、
   前記第１の走査回路が、全ての前記第１の画素の前記第１の光電変換手段を同時に露光している期間および前記蓄積時間の期間以外の期間中に、前記第２の読み出し動作を行う、
   ことを特徴とする請求項２に記載の固体撮像装置。
4. 前記画素を構成する回路要素は、接続部によって電気的に接続される第１の基板と第２の基板とに分けて形成され、
   前記第１の画素は、
   前記第１の光電変換手段が、前記第１の基板内に形成され、
   前記第２の基板内に形成され、前記第１の光電変換手段に蓄積された電気信号を保持する電荷蓄積部、
   をさらに備え、
   前記第２の画素は、
   前記第２の光電変換手段と前記光線選択手段とが、前記第１の基板内に形成され、
   前記第１の走査回路は、
   前記蓄積時間が経過した後に、全ての前記第１の画素の前記第１の光電変換手段に蓄積された電気信号を、対応する前記電荷蓄積部に同時に転送させ、その後、前記第１の画素が配置された行毎に、それぞれの前記電荷蓄積部に保持した電気信号を順次出力させ、
   前記電荷蓄積部に保持した電気信号を、画像信号として出力する、
   ことを特徴とする請求項１から請求項３のいずれか１の項に記載の固体撮像装置。
5. 前記第１の画素は、
   前記第１の光電変換手段に蓄積された電気信号をリセットするリセット手段、
   をさらに備え、
   前記第１の走査回路は、
   前記第２の走査回路が、前記第２の読み出し動作を行っている期間中、前記リセット手段による前記リセットが有効な状態にする、
   ことを特徴とする請求項４に記載の固体撮像装置。
6. 前記第２の画素は、
   前記第２の基板内に形成され、前記第１の基板を透過した入射光を電気信号に変換して蓄積する第３の光電変換手段、
   をさらに備え、
   前記第１の走査回路は、
   全ての前記第１の画素の前記第１の光電変換手段と、全ての前記第２の画素の前記第３の光電変換手段とを同時に露光し、前記蓄積時間が経過した後に、全ての前記第１の画素の前記第１の光電変換手段に蓄積された電気信号を、対応する前記電荷蓄積部に同時に転送させ、その後、前記第１の画素および前記第２の画素が配置された行毎に、それぞれの前記電荷蓄積部に保持した電気信号および前記第３の光電変換手段に蓄積された電気信号を順次出力させ、
   前記電荷蓄積部に保持した電気信号と、前記第３の光電変換手段に蓄積された電気信号とを、画像信号として出力する、
   ことを特徴とする請求項４または請求項５に記載の固体撮像装置。
7. ２次元の行列状に配置された複数の画素を有し、複数の前記画素のそれぞれに入射した光量に応じた信号を出力する固体撮像装置の制御方法であって、
   当該固体撮像装置の前記画素は、
   入射光を電気信号に変換して蓄積する第１の光電変換手段を具備した第１の画素と、
   入射光を電気信号に変換して蓄積する第２の光電変換手段と、該第２の光電変換手段に入射する光線を選択する光線選択手段とを具備した第２の画素とを含んでおり、
   第１の走査回路によって、前記第１の画素に対して、全ての前記第１の画素の前記第１の光電変換手段を同時に露光し、予め定めた蓄積時間が経過した後に、前記第１の画素が配置された行毎に、それぞれの前記第１の光電変換手段に蓄積された電気信号を順次出力させる第１の読み出し動作を行う第１の走査ステップと、
   第２の走査回路によって、前記第２の画素に対して、前記第２の画素が配置された行毎に、それぞれの前記第２の画素の前記第２の光電変換手段を順次露光し、それぞれの前記第２の光電変換手段に蓄積された電気信号を順次出力させる第２の読み出し動作を行う第２の走査ステップと、
   を含み、
   前記第１の光電変換手段に蓄積された電気信号を、画像信号として出力し、
   前記第２の光電変換手段に蓄積された電気信号を、フォーカス信号として出力し、
   前記第２の走査回路による前記第２の読み出し動作を、前記第１の走査回路による前記第１の画素の露光期間中に行わない、
   ことを特徴とする固体撮像装置の制御方法。
8. ２次元の行列状に配置された複数の画素を有し、複数の前記画素のそれぞれに入射した光量に応じた信号を出力する固体撮像装置であって、
   前記画素は、
   入射光を電気信号に変換して蓄積する第１の光電変換手段を具備した第１の画素と、
   入射光を電気信号に変換して蓄積する第２の光電変換手段と、該第２の光電変換手段に入射する光線を選択する光線選択手段とを具備した第２の画素とを含み、
   前記第１の画素に対して、全ての前記第１の画素の前記第１の光電変換手段を同時に露光し、予め定めた蓄積時間が経過した後に、前記第１の画素が配置された行毎に、それぞれの前記第１の光電変換手段に蓄積された電気信号を順次出力させる第１の読み出し動作を行う第１の走査回路と、
   前記第２の画素に対して、前記第２の画素が配置された行毎に、それぞれの前記第２の画素の前記第２の光電変換手段を順次露光し、それぞれの前記第２の光電変換手段に蓄積された電気信号を順次出力させる第２の読み出し動作を行う第２の走査回路と、
   を備え、
   前記第１の光電変換手段に蓄積された電気信号を、画像信号として出力し、
   前記第２の光電変換手段に蓄積された電気信号を、フォーカス信号として出力し、
   前記第２の走査回路は、
   前記第１の走査回路が、前記第１の画素の露光期間中に、前記第２の読み出し動作を行わない固体撮像装置、
   を備えることを特徴とする撮像装置。

Images