JP6030898B2 - 電圧バランス回路 - Google Patents

Description

本発明の実施形態は、電圧バランス回路に関する。

例えばインバータ装置などの回路は、整流器および主回路コンデンサにより交流電圧を直流電圧に変換した後、半導体スイッチを用いてＰＷＭパルス電圧に応じて負荷（例えば電動機）を駆動する。主回路コンデンサは、直流電圧がより高い電圧でも耐えうる必要があるため主端子間に直列接続して使用される。

このとき主回路コンデンサには漏れ電流が生じる。この主回路コンデンサの漏れ電流には個体差、温度に応じたバラつきがあり、時間経過に伴い複数の主回路コンデンサの電圧分担が変化し、主回路コンデンサの耐圧を超える虞がある。よって、一般にバランス抵抗が各主回路コンデンサの端子間に接続されている。これらのバランス抵抗には常に電流が流れるため、交流電圧が装置に供給されるだけで常に多くの電力損失を生じてしまう。そこで、供給される交流電圧に応じて、整流後の平滑用主回路コンデンサの直列接続個数を変化させることが望ましいが、主回路コンデンサの直列接続個数を２つではなく３以上とすることで耐圧をより高耐圧化できる。

従来、電界コンデンサ直列体の中点にトランジスタコンプリメンタル接続体を接続すると共に、抵抗直列体の中点が当該トランジスタコンプリメンタル接続体の共通ベース端子に接続されており、これにより電圧バランスを図る手法が提案されている。

しかしながら、従来技術においては、例えば４つ以上の偶数個の電界コンデンサ直列体を用いるときには、隣接して直列接続された電界コンデンサ直列体を１ペアとし、当該１ペア間で電圧バランスを図っているため、複数のペア同士の電圧バランスを図ることが困難である。

特開平１０−２９５０８１号公報 特許第３８９３１０３号公報 特開平５−５７８０８号公報

そこで、３段以上接続した主回路コンデンサの互いの端子電圧のアンバランスを極力解消できるようにした電圧バランス回路を提供する。

実施形態によれば、直流電圧を出力する主端子間に高圧側の第１基準ノードから低圧側の第ｎ＋１基準ノードまでの間にｎ段直列接続されるｎ段の抵抗体を備える。また、主端子間において、高圧側の第１出力ノードから低圧側の第ｎ＋１出力ノードまでの間にｎ（ｎ≧３）段直列接続されるｎ段の主回路コンデンサを備える。

また、ｎ段の抵抗体の第ｋ（２≦ｋ≦ｎ）基準ノードとｎ段の主回路コンデンサの第ｋ出力ノードとの間にｎ−１個構成され、それぞれ、互いに逆導電型で且つ基準入力端子及び出力端子がそれぞれ共通接続される第１および第２のトランジスタを備え、ｎ段の抵抗体の第ｋ基準ノードに基準入力端子が接続されると共にｎ段の主回路コンデンサの第ｋ出力ノードに出力端子が接続され、基準入力端子の電圧が出力端子の電圧より高いときには第１トランジスタを通じて通電元ノードから出力端子に通電すると共に基準入力端子の電圧が出力端子の電圧より低いときには出力端子から第２トランジスタを通じて通電先ノードに通電することにより基準入力端子の電圧に出力端子の電圧を一致させるように安定化するｎ−１個の電圧安定化回路を備える。また、ｋ段目（２≦ｋ≦ｎ）の電圧安定化回路は、第１のトランジスタから第１抵抗を通じて通電元ノードとなる第ｋ−ａ出力ノードに接続されると共に、第２のトランジスタから第２抵抗を通じて通電先ノードとなる第ｋ＋ｂ出力ノードに接続されている。また、第１抵抗は、ｎ段の抵抗体のうちのａ段数分の抵抗値に対応して比例する抵抗値に設定され、第２抵抗は、ｎ段の抵抗体のうちのｂ段数分の抵抗値に対応して比例する抵抗値に設定され、電圧安定化回路は、ａ＋ｂが３以上を満たすものを含む。

第１の実施形態について示すインバータ装置の電気的構成図 第１の実施形態において、漏れ電流に応じた各主回路コンデンサの端子電圧特性図 第１の実施形態において漏れ電流に応じて各抵抗に流れる電流特性図 第２の実施形態について示す図１相当図 第２の実施形態について示す図２相当図 第２の実施形態について示す図３相当図 第３の実施形態について示す図１相当図 第３の実施形態について示す図２相当図 第４の実施形態について示す図１相当図 第４の実施形態について示す図２相当図 第５の実施形態について示す図１相当図 第５の実施形態について示す図２相当図 第６の実施形態について示す図１相当図 第６の実施形態について示す図２相当図 全ての実施形態について示す電圧安定化回路の組合せ説明図

以下、電圧バランス回路のいくつかの実施形態について図面を参照しながら説明する。なお、以下に説明する複数の実施形態間では、同一又は類似の構成部分には同一又は類似の符号を付して必要に応じて説明を省略し、異なる部分を中心に説明する。

（第１の実施形態）
第１の実施形態について図１乃至図３を参照して説明する。本実施形態では特に入力交流電圧６９０Ｖクラスのインバータ装置を例示して説明する。なお、本実施形態は、（ｎ，ｋ，ａ，ｂ）＝（３，２，１，２）及び（３，３，２，１）の場合の電圧安定化回路を組み合わせた形態を示す。この（ｎ，ｋ，ａ，ｂ）の意味は後述参照。

インバータ装置１は、三相交流電源２を入力する端子Ｒ，Ｓ，Ｔを備え、端子Ｒ，Ｓ，Ｔには整流器３が接続されている。この整流器３は、端子Ｒ，Ｓ，Ｔに入力された三相交流電源２の交流電源を入力し整流する。この整流器３の出力は主電源線Ｎ１およびＮ２に与えられている。

これらの主電源線Ｎ１（第１の主端子：ノードは第１基準ノード、第１出力ノード相当）と主電源線Ｎ２（第２の主端子：ノードは第ｎ＋１基準ノード、第ｎ＋１出力ノードに相当）との間には、３つの主回路コンデンサＣ１乃至Ｃ３が直列接続され、これらのコンデンサＣ１ないしＣ３は整流器３の整流出力を平滑化し主電源線Ｎ１およびＮ２間に直流電力を出力する。

例えば４００Ｖ程度の三相交流電源を入力交流電圧として用いるときには、例えば２つの主回路コンデンサＣ１およびＣ２を直列接続するだけでも良い場合もあるが、より高い電源電圧となる例えば実効値６９０Ｖの三相交流電源２を用いるときには、３つのコンデンサＣ１ないしＣ３を直列接続することで高耐圧化を実現しやすくなる。

そこで、本実施形態では、３つのコンデンサＣ１ないしＣ３を主電源線Ｎ１およびＮ２間に直列接続している。コンデンサＣ１ないしＣ３は、それぞれアルミ電解コンデンサにより構成されているが、これらにはそれぞれ内部抵抗ｒ１ないしｒ３が存在しそれぞれ漏れ電流が流れる。

コンデンサＣ１ないしＣ３は漏れ電流特性、温度特性など特性値に個体差を生じるため、当該個体差に応じた電圧のアンバランスが生じやすい。複数のコンデンサＣ１ないしＣ３の静電容量値の比に応じて、通常動作時の端子電圧Ｖ１ないしＶ３がそれぞれ決定される。このため、コンデンサＣ１ないしＣ３を３段以上直列接続するときには、同一の静電容量値、同一の耐電圧のコンデンサが用いられる。以下では、コンデンサＣ１乃至Ｃ３のうち、隣接するコンデンサＣ１及びＣ２間、Ｃ２及びＣ３間の共通接続点をそれぞれノードＮ３、Ｎ４（第２出力ノード（ｋ＝２）、第３出力ノード（ｋ＝３）に相当）として説明を行う。

これらのコンデンサＣ１乃至Ｃ３により平滑化された直流電力は、インバータ主回路４に与えられる。インバータ主回路４は、入力した直流電力について制御回路５の制御信号に基づいて交流変換し端子Ｕ，Ｖ，Ｗから出力する。端子Ｕ，Ｖ，Ｗは負荷となるモータ６に接続されており、インバータ装置１はこの端子Ｕ，Ｖ，Ｗを通じて三相交流電力をモータ６に供給する。なお、制御回路５は例えばマイクロコンピュータなどにより構成されている。

さて、主電源線Ｎ１およびＮ２間には基準電圧生成用の抵抗Ｒ１ないしＲ３が３段（ｎ＝３）直列接続されている。これらの抵抗Ｒ１ないしＲ３には互いに同一抵抗値のものが用いられる。以下では、抵抗Ｒ１ないしＲ３のうち隣接する抵抗Ｒ１及びＲ２間、抵抗Ｒ２及びＲ３間の共通接続点をそれぞれノードＮ５、Ｎ６（それぞれ第２基準ノード、第３基準ノードに相当（ｋ＝２，３））として説明を行う。

また、主電源線Ｎ１およびＮ２間には、２段目（ｋ＝２）及び３段目（ｋ＝３）に電圧安定化回路７２及び７３が構成されている。２段目（ｋ＝２）の電圧安定化回路７２は、主電源線Ｎ１及びＮ２間に、抵抗Ｒ４、ＮＰＮ形トランジスタＴｒ１のコレクタエミッタ間、ＰＮＰ形トランジスタＴｒ２のエミッタコレクタ間、抵抗Ｒ５を直列接続して構成されている。

これらのトランジスタＴｒ１及びＴｒ２の共通エミッタ（出力端子に相当）はコンデンサＣ１及びＣ２の共通接続ノードＮ３に接続されている。また、トランジスタＴｒ１およびＴｒ２のベースは互いに共通接続されると共にノードＮ５に接続され基準入力端子になる。抵抗Ｒ１およびＲ２の共通接続ノードＮ５とコンデンサＣ１およびＣ２の共通接続ノードＮ３との間には抵抗Ｒ８が接続されている。

また、３段目（ｋ＝３）の電圧安定化回路７３は、主電源線Ｎ１およびＮ２間に、抵抗Ｒ６、ＮＰＮ形トランジスタＴｒ３のコレクタエミッタ間、ＰＮＰ形トランジスタＴｒ４のエミッタコレクタ間、及び抵抗Ｒ７を直列接続して構成されている。

これらのトランジスタＴｒ３及びＴｒ４の共通エミッタ（出力端子に相当）はコンデンサＣ２及びＣ３の共通接続ノードＮ４に接続されている。また、トランジスタＴｒ３およびＴｒ４のベースは互いに共通接続されると共にノードＮ６に接続され基準入力端子になる。抵抗Ｒ２およびＲ３の共通接続ノードＮ６とコンデンサＣ２およびＣ３の共通接続ノードＮ４との間には抵抗Ｒ９が接続されている。

（ｎ，ｋ，ａ，ｂ）は、ｎ段（ｎ＝３）の基準電圧生成用の抵抗Ｒ１〜Ｒ３が接続されているときに、ｋ段目（ｋ＝２、３）の電圧安定化回路７２、７３が、第１トランジスタＴｒ１、Ｔｒ３からそれぞれ抵抗Ｒ４、Ｒ６を介してｋ−ａ（ａ＝１、２）出力ノード（通電元ノード）に接続されると共に、第２トランジスタＴｒ２、Ｔｒ４からそれぞれ抵抗Ｒ５、Ｒ７を介してｋ＋ｂ（ｂ＝２、１）出力ノード（通電先ノード）に接続されることを意味している。

上記構成の作用について説明する。以下では、交流電源電圧の最大値（＝６９０×√２）をインバータ主回路４に供給される直流電圧Ｖ０として定義して説明を行う。コンデンサＣ１ないしＣ３は、個体差、温度条件に応じた漏れ電流特性のバラつきがある。この漏れ電流特性の個体差に起因して、コンデンサＣ１ないしＣ３の漏れ電流が互いに異なる値となる。このため、コンデンサＣ１ないしＣ３の各端子電圧もまた互いに異なりアンバランスの原因となる。本実施形態では、コンデンサＣ１の漏れ電流が他のコンデンサＣ２及びＣ３の漏れ電流と異なり、端子電圧Ｖ１がコンデンサＣ２及びＣ３の端子電圧Ｖ２及びＶ３に比較して上昇又は下降している場合の作用説明を行う。

コンデンサＣ１の漏れ電流が、他のコンデンサＣ２及びＣ３の漏れ電流よりも大きいと、コンデンサＣ１の端子電圧Ｖ１がコンデンサＣ２及びＣ３の端子電圧Ｖ２及びＶ３より低下する。すると、ノードＮ３が分圧電圧（２×Ｖ０／３）より上昇すると共に、ノードＮ４も分圧電圧（Ｖ０／３）より上昇する。

ノードＮ５、Ｎ６の電圧はそれぞれ抵抗Ｒ１乃至Ｒ３の分圧電圧となっている。このため、ノードＮ５、Ｎ６の電圧はそれぞれ対応した分圧電圧（＝２×Ｖ０／３，Ｖ０／３）となるが、ノードＮ５の電圧がノードＮ３の電圧より低くなるため、トランジスタＴｒ２にベース電流が流れることでトランジスタＴｒ２がオンする。

このとき、抵抗Ｒ５は、３段分の抵抗Ｒ１乃至Ｒ３のうち２段分の抵抗（つまりＲ２及びＲ３）の抵抗値を加算した抵抗値に対応して比例する抵抗値に設定される。そして、抵抗Ｒ４は抵抗Ｒ１乃至Ｒ３のうち１段分の抵抗値に対応して比例する抵抗値に設定される。

本実施形態において、基準電圧生成用の抵抗Ｒ１乃至Ｒ３がそれぞれ２００［ｋΩ］に設定されるとき、抵抗Ｒ５は２段分の抵抗値に対応した抵抗値４００［ｋΩ］に設定され、抵抗Ｒ４は１段分の抵抗値に対応した抵抗値２００［ｋΩ］に設定される。また、その他の例を示すと、抵抗Ｒ５が２段分の抵抗値に対応した抵抗値１００［ｋΩ］に設定されるときには、抵抗Ｒ４は１段分の抵抗値に対応した抵抗値５０［ｋΩ］に設定される。すなわち、抵抗Ｒ４の抵抗値：抵抗Ｒ５の抵抗値＝１：２となっており、これは、それぞれの段数分の抵抗値比になっている。これらの抵抗Ｒ４及びＲ５の抵抗値の比は、設計上、漏れ電流の補償量に応じて定められる比であるため、特に段数分の抵抗値比に定める必要はなく、その他の抵抗値に設定しても良い。

このように、各トランジスタＴｒ１〜Ｔｒ４のコレクタやエミッタに接続される抵抗Ｒ４〜Ｒ７が、それぞれ対応した段数分の抵抗値に対応して比例した抵抗値に設定されていると、各コンデンサＣ１乃至Ｃ３にかかる電圧バランスを有効に保つことができる。このような場合、ノードＮ３の電圧をノードＮ５の電圧にほぼ一致させる方向にトランジスタＴｒ２のエミッタコレクタ間に通電され、ノードＮ３の電圧をノードＮ５の電圧にほぼ一致させる方向に制御できる。

逆に、コンデンサＣ１の漏れ電流が他のコンデンサＣ２及びＣ３の漏れ電流より小さいと、コンデンサＣ１の端子電圧Ｖ１がコンデンサＣ２及びＣ３の端子電圧Ｖ２及びＶ３より大きくなる。すると、ノードＮ３の電圧が標準値２×Ｖ０／３より下降する。ノードＮ５、Ｎ６の電圧は、それぞれ抵抗Ｒ１乃至Ｒ３の分圧電圧となるため、それぞれ、電圧＝２×Ｖ０／３、Ｖ０／３となる。したがって、ノードＮ５の電圧がノードＮ３の電圧より高くなるため、トランジスタＴｒ１にベース電流が流れトランジスタＴｒ１がオンする。するとノードＮ１から抵抗Ｒ４を通じてノードＮ３に通電される。

このとき、抵抗Ｒ４は３段分の抵抗Ｒ１乃至Ｒ３のうち１段分の抵抗（つまりＲ１）に対応して比例した抵抗値に設定されている。また、抵抗Ｒ５は２段分の抵抗（つまりＲ２及びＲ３）に対応して比例した抵抗値に設定されている。すなわち、抵抗Ｒ４が２００［ｋΩ］に設定されているときには抵抗Ｒ５が４００［ｋΩ］に設定されている。

したがって、ノードＮ３の電圧がノードＮ５の電圧にほぼ一致するようにトランジスタＴｒ１のコレクタエミッタ間に通電される。主回路コンデンサＣ１乃至Ｃ３のうち何れのコンデンサの漏れ電流が異なっていたとしても、各段（ｋ＝２、ｋ＝３）には電圧安定化回路７２、７３が設けられているため、前述説明と同様の作用に応じて電圧バランスを解消できる。

発明者らは、コンデンサＣ１の漏れ電流が他のコンデンサＣ２及びＣ３の漏れ電流に比較して大きいときのコンデンサＣ１乃至Ｃ３の各端子電圧、漏れ電流Ｉ、抵抗Ｒ５に流れる電流特性（Ｔｒ２のＯＮ時）をシミュレーションしている。図２はコンデンサの端子電圧の漏れ電流に応じた特性を示し、図３は漏れ電流に応じて抵抗に流れる電流特性を示している。特に、図２は、その縦軸が各コンデンサの端子間電圧Ｖを示し、横軸はコンデンサＣ１で発生すると仮定した漏れ電流Ｉを示している。これらの図２及び図３では、コンデンサＣ２及びＣ３に流れる漏れ電流を０とした場合のシミュレーション結果を示している。

図３に示すように、漏れ電流Ｉが大きくなると当該漏れ電流Ｉに比例した電流が抵抗Ｒ５に流れる。この作用によりノードＮ３の電圧が上昇し、分圧電圧の標準値２×Ｖ０／３に近づく。

図２に示す例ではコンデンサＣ２及びＣ３の漏れ電流は０と仮定しているものの、コンデンサＣ１の漏れ電流Ｉが他のコンデンサＣ２及びＣ３の漏れ電流に比較して大きいと、図２に示すように、コンデンサＣ１の端子電圧Ｖ１は他のコンデンサＣ２及びＣ３の端子電圧Ｖ２及びＶ３より低下する。しかし、コンデンサＣ２及びＣ３の端子電圧Ｖ２及びＶ３をほぼ同一電圧にできるため電圧バランスを極力良好にできる。しかも、全てのコンデンサＣ１乃至Ｃ３の端子電圧Ｖ１乃至Ｖ３の最大値と最小値の偏差が、後述の第２の実施形態に比較して小さくなるため、後述の第２の実施形態に比較しても電圧のバランスを極力良好にできる。

本実施形態によれば、電圧安定化回路７２及び７３の通電元ノードを共に第１の主電源線Ｎ１とすると共に、電圧安定化回路７２及び７３の通電先ノードを第２の主電源線Ｎ２としている。コンデンサＣ１乃至Ｃ３の共通接続ノードＮ３及びＮ４に接続される電圧安定化回路７２及び７３は、それぞれ、ノードＮ３及びＮ４の電圧を標準値（それぞれ２×Ｖ０／３、Ｖ０／３）に制御する。

したがって、電圧安定化回路７２はノードＮ３の電圧を標準値２×Ｖ０／３に近づけることができると共に、電圧安定化回路７３はノードＮ４の電圧を標準値Ｖ０／３に近づけることができる。このため、全ての主回路コンデンサＣ１乃至Ｃ３の共通接続ノードＮ３及びＮ４の電圧を理想的な分圧電圧に近づけることができ、電圧のアンバランスを極力解消できる。

また、電圧アンバランスを生じていないときには、各トランジスタＴｒ１乃至Ｔｒ４のオフ状態が維持されるため、抵抗Ｒ４乃至Ｒ７による電力損失を生じることはなく、消費電力を抑制できる。これにより各コンデンサＣ１乃至Ｃ３間の漏れ電流差を補正できる。

（第２の実施形態）
図４乃至図６は第２の実施形態を示すもので、前述実施形態と異なるところは、電圧安定化回路７２の通電先ノードを第３出力ノードＮ４とし、電圧安定化回路７３の通電元ノードを第２出力ノードＮ３に変更したところにある。本実施形態は（ｎ，ｋ，ａ，ｂ）＝（３，２，１，１）及び（３，３，１，１）の場合の電圧安定化回路を組み合わせた一形態を示すものである。前述実施形態と同一又は類似部分については同一又は類似符号を付して説明を省略し、以下、異なる部分のみ説明する。

前述実施形態においては、電圧安定化回路７２は、抵抗Ｒ５を通じて第２の主電源線Ｎ２（第ｎ＋１出力ノード）を通電先ノードとし、電圧安定化回路７３は抵抗Ｒ６を通じて、第１の主電源線Ｎ１（第１出力ノード）を通電元ノードとしている。これに代わる本実施形態では図４に示すように、電圧安定化回路７２の抵抗Ｒ５を通じた通電先ノードをノードＮ４（第３出力ノードに相当）とし、電圧安定化回路７２の抵抗Ｒ６を通じた通電元ノードをノードＮ３（第２出力ノードに相当）としている。この回路構成では、隣接するコンデンサＣ１−Ｃ２間、Ｃ２−Ｃ３間で電圧のバランスを取っている点が前述実施形態の回路構成と異なっている。

図５及び図６は、図２及び図３にそれぞれ対応した特性を示す。特に、図５は、その縦軸が各コンデンサの端子間電圧Ｖを示し、横軸はコンデンサＣ１で発生すると仮定した漏れ電流Ｉを示している。これらの図５及び図６では、コンデンサＣ２及びＣ３に流れる漏れ電流を０とした場合のシミュレーション結果を示している。

図５に示す例ではコンデンサＣ２及びＣ３の漏れ電流は０と仮定しているものの、図５に示すように、コンデンサＣ１の漏れ電流が大きいと、コンデンサＣ１、Ｃ２、Ｃ３の端子電圧Ｖ１→Ｖ２→Ｖ３の順に大きくなる。コンデンサＣ１−Ｃ２間、Ｃ２−Ｃ３間の電圧バランスは良化するものの、コンデンサＣ１−Ｃ３間の電圧バランスは第１の実施形態の回路構成の方が良い。

第１及び第２の主電源線Ｎ１及びＮ２間には整流及び平滑化された電圧Ｖ０が与えられるが、本実施形態ではこの電圧Ｖ０を３分割した電圧に余裕電圧を見込んだ電圧について、各トランジスタ（Ｔｒ１、Ｔｒ２、Ｔｒ３）の耐電圧とした素子を用いることができる。

第１の実施形態では、トランジスタＴｒ２、Ｔｒ３のエミッタコレクタ間耐圧は２段分の電圧（電圧Ｖ０の２／３）に余裕電圧を見込んだ電圧を耐電圧とすることになるものの、本実施形態では、１段分の電圧に余裕電圧を見込んだ電圧を耐電圧とすることができ、コンデンサＣ１乃至Ｃ３の耐電圧を極力低くした素子を採用できる。したがって、コスト面で有利な回路構成となる。

また、図６に示すように前述実施形態に比較すると抵抗Ｒ７にも通電される。これはノードＮ４の電位が上昇しトランジスタＴｒ４がオンするためである。前述実施形態では、図２に示すようにコンデンサＣ２及びＣ３の端子電圧Ｖ２及びＶ３がほぼ同一電圧となるものの、本実施形態の構成では、図５に示すようにコンデンサＣ３の端子電圧Ｖ３がコンデンサＣ２の端子電圧Ｖ２より高くなるため、ノードＮ４の電位が高くなりやすくなりトランジスタＴｒ４もオンする。トランジスタＴｒ４がオンすることで、ノードＮ４の電位を低下方向に制御できる。このように結線接続しても前述実施形態と同様の作用効果が得られる。

（第３の実施形態）
図７及び図８は第３の実施形態を示すもので、前述実施形態と異なるところは、偶数個の主回路コンデンサＣ１乃至Ｃ４を直列接続し、直流最大電圧の１／２の電圧Ｖ０ａ（＝Ｖ１＋Ｖ２）、Ｖ０ｂ（＝Ｖ３＋Ｖ４）を得られるようにしたところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下、異なる部分のみ説明する。

本実施形態は（ｎ，ｋ，ａ，ｂ）＝（４，２，１，３）、（４，３，２，２）及び（４，４，３，１）の場合の電圧安定化回路７２，７３及び７４を組み合わせた一形態を示している。なお、（ｎ，ｋ，ａ，ｂ）の組合せ、特にａ，ｂの組合せはこれに限定されるものではない。

この種のインバータ装置１は、その種類に応じて直流電圧の中間電圧を得て利用することがある。このため、偶数個（例えば４個）のコンデンサＣ１乃至Ｃ４を直列接続し、高圧側の第１の主電源線Ｎ１と低圧側の第２の主電源線Ｎ２との間から互いに同数個のコンデンサＣ１及びＣ２と、Ｃ３及びＣ４との分圧電圧を得る。これにより、コンデンサＣ１及びＣ２の直列回路の電圧Ｖ０ａ（＝Ｖ１＋Ｖ２）、又は、コンデンサＣ３及びＣ４の直列回路の電圧Ｖ０ｂ（＝Ｖ３＋Ｖ４）を取得することで、第１及び第２の主電源線Ｎ１及びＮ２間の直流電圧の１／２の電圧を出力できる。

このような場合、図７に示すように、第１の主電源線Ｎ１及び第２の主電源線Ｎ２間には、偶数個（本実施形態では４個（＝ｎ））の抵抗Ｒ１乃至Ｒ３及びＲ１４を直列接続すると共に、偶数個（本実施形態では４個）のコンデンサＣ１乃至Ｃ４を直列接続した構成を用いると良い。なお、図７にはコンデンサＣ１〜Ｃ４の内部抵抗をそれぞれ抵抗ｒ１〜ｒ４としている。

本実施形態では図７に示すように、電圧安定化回路７２、７３、７４が設けられている。電圧安定化回路７２はトランジスタＴｒ１及びＴｒ２を備え、電圧安定化回路７３はトランジスタＴｒ３及びＴｒ４を備えている。さらに電圧安定化回路７４はＮＰＮ形のトランジスタＴｒ５及びＰＮＰ形のトランジスタＴｒ６をベース共通に接続すると共にエミッタ共通に接続して構成されている。

トランジスタＴｒ１のコレクタに接続される抵抗Ｒ４が通電元ノードとして第１の主電源線Ｎ１（第１出力ノード）に接続されている。トランジスタＴｒ３のコレクタに接続される抵抗Ｒ６もまた通電元ノードとして第１の主電源線Ｎ１に接続されている。同様に、トランジスタＴｒ５のコレクタには抵抗Ｒ１０が接続されているが、この抵抗Ｒ１０もまた通電元ノードとして第１の主電源線Ｎ１に接続されている。

また、トランジスタＴｒ２のコレクタに接続される抵抗Ｒ５が通電先ノードとして第２の主電源線Ｎ２（第５出力ノード）に接続されている。トランジスタＴｒ４のコレクタに接続される抵抗Ｒ７もまた通電先ノードとして第２の主電源線Ｎ２に接続されている。さらに、トランジスタＴｒ６のコレクタには抵抗Ｒ１１が接続されているが、この抵抗Ｒ１１もまた通電先ノードとして第２の主電源線Ｎ２に接続されている。なお、トランジスタＴｒ５の共通ベースと共通エミッタとの間には抵抗Ｒ１２が接続されている。

抵抗Ｒ５は、４段分の抵抗Ｒ１〜Ｒ３及びＲ１４のうち３段分の抵抗値に対応して比例した抵抗値に設定され、抵抗Ｒ４は１段分の抵抗値に対応して比例した抵抗値に設定されている。すなわち、抵抗Ｒ４の抵抗値：抵抗Ｒ５の抵抗値＝１：３に設定されている。

抵抗Ｒ６は、４段分の抵抗Ｒ１〜Ｒ３及びＲ１４のうち２段分の抵抗値に対応して比例した抵抗値に設定され、抵抗Ｒ７もまた２段分の抵抗値に対応して比例した抵抗値に設定されている。すなわち、抵抗Ｒ６の抵抗値：抵抗Ｒ７の抵抗値＝２：２＝１：１に設定されている。

抵抗Ｒ１０は、４段分の抵抗Ｒ１〜Ｒ３及びＲ１４のうち３段分の抵抗値に対応して比例した抵抗値に設定され、抵抗Ｒ１１は１段分の抵抗値に対応して比例した抵抗値に設定されている。すなわち、抵抗Ｒ１０の抵抗値：抵抗Ｒ１１の抵抗値＝３：１に設定されている。電圧安定化回路７２は（ｎ，ｋ，ａ，ｂ）＝（４，２，１，３）の組合せに相当する構成を示す。電圧安定化回路７３は（ｎ，ｋ，ａ，ｂ）＝（４，３，２，２）の組合せに相当する構成を示す。電圧安定化回路７４は（ｎ，ｋ，ａ，ｂ）＝（４，４，３，１）の組合せに相当する構成を示す。

図８に、（ａ）コンデンサＣ１の漏れ電流が多い場合、（ｂ）コンデンサＣ２の漏れ電流が多い場合、（ｃ）コンデンサＣ３の漏れ電流が多い場合、（ｄ）コンデンサＣ４の漏れ電流が多い場合、の４パターンについて、発明者らが各コンデンサＣ１〜Ｃ４の端子電圧Ｖ１〜Ｖ４をシミュレーションによって検討した結果を示す。なお、各図８（ａ）〜図８（ｄ）においては、漏れ電流が多い対象コンデンサ（図８（ａ）ではコンデンサＣ１）以外のコンデンサ（例えば図８（ａ）ではコンデンサＣ２乃至Ｃ４）は漏れ電流を０と仮定したシミュレーション結果を示している。

これらの４パターンにおいて、（ａ）の場合には、コンデンサＣ１の端子電圧Ｖ１が特に低く、コンデンサＣ２乃至Ｃ４の端子電圧Ｖ２乃至Ｖ４はほぼ同等となっている。また（ｂ）の場合には、端子電圧Ｖ２＜Ｖ１＜Ｖ３≒Ｖ４の順序で電圧の高低があることが判明している。また（ｃ）の場合には、端子電圧Ｖ３＜Ｖ１≒Ｖ２＜Ｖ４の順序で電圧の高低があることが判明している。また（ｄ）の場合には、端子電圧Ｖ４＜Ｖ１≒Ｖ２≒Ｖ３の順序で電圧の高低があることが判明している。すなわち、漏れ電流の多いコンデンサの端子電圧が低くなり、その他のコンデンサの端子電圧は高くなることがわかる。

ノードＮ３の電位がノードＮ５の電位より高いときには、トランジスＴｒ２がオンすることでノードＮ３の電位がノードＮ５の電位にほぼ一致するように低く制御される。逆に、ノードＮ３の電位がノードＮ５の電位より低いときには、トランジスタＴｒ１がオンすることでノードＮ３の電位がノードＮ５の電位にほぼ一致するように高く制御される。

同様に、ノードＮ４の電位がノードＮ６の電位より高いときには、トランジスタＴｒ４がオンすることでノードＮ４の電位がノードＮ６の電位にほぼ一致するように低く制御される。逆に、ノードＮ４の電位がノードＮ６の電位より低いときには、トランジスタＴｒ３がオンすることでノードＮ４の電位がノードＮ６の電位にほぼ一致するように高く制御される。

さらに同様に、コンデンサＣ３及びＣ４の共通接続ノードＮ７の電位が抵抗Ｒ３及びＲ１４の共通接続ノードＮ８の電位より高いときには、トランジスタＴｒ６がオンすることでノードＮ７の電位がノードＮ８の電位にほぼ一致するように低く制御される。逆に、ノードＮ７の電位がノードＮ８の電位より低いときには、トランジスタＴｒ５がオンすることでノードＮ７の電位がノードＮ８の電位にほぼ一致するように高く制御される。このようにして前述実施形態と同様に電圧バランスを図ることができる。

（第４の実施形態）
図９及び図１０は第４の実施形態を示すもので、前述実施形態と異なるところは、通電先ノード、通電元ノードを変更したところにある。
本実施形態は（ｎ，ｋ，ａ，ｂ）＝（４，２，１，１）、（４，３，２，２）及び（４，４，１，１）の場合の電圧安定化回路７２，７３及び７４を組み合わせた一形態を示している。本実施形態では、図９に示すように、ｋ＝２の電圧安定化回路７２は、トランジスタＴｒ２のコレクタに接続される抵抗Ｒ５の通電先ノードをノードＮ４（第３出力ノード（ｂ＝１））としている。また、ｋ＝４の電圧安定化回路７４は、トランジスタＴｒ５のコレクタに接続される抵抗Ｒ１０の通電元ノードをノードＮ４（第３出力ノード（ａ＝１））としている。

図１０に、（ａ）コンデンサＣ１の漏れ電流が多い場合、（ｂ）コンデンサＣ２の漏れ電流が多い場合、（ｃ）コンデンサＣ３の漏れ電流が多い場合、（ｄ）コンデンサＣ４の漏れ電流が多い場合、の４パターンについて発明者らが検討した結果を示す。なお、各図１０（ａ）〜図１０（ｄ）では、漏れ電流が多い対象コンデンサ（図１０（ａ）ではコンデンサＣ１）以外のコンデンサ（例えば図１０（ａ）ではコンデンサＣ２乃至Ｃ４）は漏れ電流を０と仮定したシミュレーション結果を示している。

これらの４パターンにおいて、（ａ）の場合にはコンデンサＣ１の端子電圧Ｖ１が特に低く、コンデンサＣ２の端子電圧Ｖ２が端子電圧Ｖ１より高くなり、コンデンサＣ３及びＣ４の端子電圧Ｖ３及びＶ４がほぼ同一電圧であり端子電圧Ｖ２より高くなっている。

また（ｂ）の場合には、端子電圧Ｖ２＜Ｖ１＜Ｖ３≒Ｖ４の順序で電圧の高低があることが判明している。また（ｃ）の場合には、端子電圧Ｖ３＜Ｖ１≒Ｖ２＜Ｖ４の順序で電圧の高低があることが判明している。また、（ｄ）の場合には、端子電圧Ｖ４＜Ｖ３＜Ｖ１≒Ｖ２の順序で電圧の高低があることが判明している。前述実施形態と同様に、漏れ電流の多いコンデンサの端子電圧が低くなり、その他のコンデンサの端子電圧が高くなっている。このような実施形態においても前述実施形態と同様の作用に応じて同様の効果が得られる。

（第５の実施形態）
図１１及び図１２は第５の実施形態を示すもので、前述実施形態と異なるところは、通電先ノード、通電元ノードを変更したところにある。
本実施形態は（ｎ，ｋ，ａ，ｂ）＝（４，２，１，２）、（４，３，１，１）及び（４，４，２，１）の場合の電圧安定化回路７２，７３、７４を組み合わせた一形態を示している。本実施形態では、図１１に示すように、電圧安定化回路７２は、トランジスタＴｒ１のコレクタに接続される抵抗Ｒ４の通電元ノードを第１の主電源線Ｎ１（第１出力ノード）とすると共に、トランジスタＴｒ２のコレクタに接続される抵抗Ｒ５の通電先ノードをノードＮ７（第４出力ノード）としている。

また、電圧安定化回路７３は、トランジスタＴｒ３のコレクタに接続される抵抗Ｒ６の通電元ノードをノードＮ３（第２出力ノード）とすると共に、トランジスタＴｒ４のコレクタに接続される抵抗Ｒ７の通電先ノードをノードＮ７（第４出力ノード）としている。また、電圧安定化回路７４は、トランジスタＴｒ５のコレクタに接続される抵抗Ｒ１０の通電元ノードをノードＮ３（第２出力ノード）とすると共に、トランジスタＴｒ６のコレクタに接続される抵抗Ｒ１１の通電先ノードを第２の主電源線Ｎ２（第５出力ノード）としている。

図１２に、（ａ）コンデンサＣ１の漏れ電流が多い場合、（ｂ）コンデンサＣ２の漏れ電流が多い場合、（ｃ）コンデンサＣ３の漏れ電流が多い場合、（ｄ）コンデンサＣ４の漏れ電流が多い場合、の４パターンについて、発明者らが各コンデンサＣ１〜Ｃ４の端子電圧Ｖ１〜Ｖ４を検討した結果を示す。なお、各図１２（ａ）〜図１２（ｄ）では、漏れ電流が多い対象コンデンサ（図１２（ａ）ではコンデンサＣ１）以外のコンデンサ（例えば図１２（ａ）ではコンデンサＣ２乃至Ｃ４）は漏れ電流を０と仮定したシミュレーション結果を示している。

これらの４パターンにおいて、（ａ）の場合には、コンデンサＣ１の端子電圧Ｖ１が特に低く、コンデンサＣ３及びＣ２の端子電圧Ｖ３及びＶ２が端子電圧Ｖ１より高くなり、コンデンサＣ４の端子電圧Ｖ４が端子電圧Ｖ３及びＶ２より高くなっている。

また（ｂ）の場合には、端子電圧Ｖ２＜Ｖ１≒Ｖ３＜Ｖ４の順序で電圧の高低があることが判明している。また（ｃ）の場合には、端子電圧Ｖ３＜Ｖ２＜Ｖ４＜Ｖ１の順序で電圧の高低があることが判明している。また、（ｄ）の場合には、端子電圧Ｖ４＜Ｖ２≒Ｖ３＜Ｖ１の順序で電圧の高低があることが判明している。前述実施形態と同様に、漏れ電流の多いコンデンサの端子電圧が低くなり、その他のコンデンサの端子電圧が高くなっている。このような実施形態においても前述実施形態と同様の作用に応じて同様の効果を得ることができる。

（第６の実施形態）
図１３及び図１４は第６の実施形態を示すもので、前述実施形態と異なるところは、通電先ノード、通電元ノードを変更したところにある。
本実施形態は（ｎ，ｋ，ａ，ｂ）＝（４，２，１，１）、（４，３，１，１）及び（４，４，１，１）の場合の電圧安定化回路７２，７３、７４を組み合わせた一形態を示している。本実施形態では、図１３に示すように、電圧安定化回路７２は、トランジスタＴｒ１のコレクタに接続される抵抗Ｒ４の通電元ノードを第１の主電源線Ｎ１（第１出力ノード）とすると共に、トランジスタＴｒ２のコレクタに接続される抵抗Ｒ５の通電先ノードをノードＮ４（第３出力ノード）としている。

また、電圧安定化回路７３は、トランジスタＴｒ３のコレクタに接続される抵抗Ｒ６の通電元ノードをノードＮ３（第２出力ノード）とすると共に、トランジスタＴｒ４のコレクタに接続される抵抗Ｒ７の通電先ノードをノードＮ７（第４出力ノード）としている。また、電圧安定化回路７４は、トランジスタＴｒ５のコレクタに接続される抵抗Ｒ１０の通電元ノードをノードＮ４（第３出力ノード）とすると共に、トランジスタＴｒ６のコレクタに接続される抵抗Ｒ１１の通電先ノードを第２の主電源線Ｎ２（第５出力ノード）としている。

図１４に、（ａ）コンデンサＣ１の漏れ電流が多い場合、（ｂ）コンデンサＣ２の漏れ電流が多い場合、（ｃ）コンデンサＣ３の漏れ電流が多い場合、（ｄ）コンデンサＣ４の漏れ電流が多い場合、の４パターンについて、発明者らが各コンデンサＣ１〜Ｃ４の端子電圧Ｖ１〜Ｖ４をシミュレーションによって検討した結果を示す。なお、各図１４（ａ）〜図１４（ｄ）では、漏れ電流が多い対象コンデンサ（図１４（ａ）ではコンデンサＣ１）以外のコンデンサ（例えば図１４（ａ）ではコンデンサＣ２乃至Ｃ４）は漏れ電流を０と仮定したシミュレーション結果を示している。

これらの４パターンにおいて、（ａ）の場合には、コンデンサＣ１の端子電圧Ｖ１が特に低く、これに続き、コンデンサＣ２の端子電圧Ｖ２、コンデンサＣ３の端子電圧Ｖ３、コンデンサＣ４の端子電圧Ｖ４の順に高くなっている。

また（ｂ）の場合には、端子電圧Ｖ２＜Ｖ１≒Ｖ３＜Ｖ４の順序で電圧の高低があることが判明している。また（ｃ）の場合には、端子電圧Ｖ３＜Ｖ２＜Ｖ４＜Ｖ１の順序で電圧の高低があることが判明している。また、（ｄ）の場合には、端子電圧Ｖ４＜Ｖ３＜Ｖ２＜Ｖ１の順序で電圧の高低があることが判明している。前述実施形態と同様に、漏れ電流の多いコンデンサの端子電圧が低くなり、その他のコンデンサの端子電圧が高くなっている。このような実施形態においても、前述実施形態と同様の作用に応じて同様の効果を得ることができる。

（第３乃至第６の実施形態の相互比較）
以下、第３乃至第６の実施形態に示した回路構成の相互比較結果を説明する。各コンデンサＣ１〜Ｃ４の端子電圧Ｖ１〜Ｖ４のシミュレーション結果を比較して観察すると、漏れ電流に応じた電圧偏差（ある漏れ電流値に対応した端子電圧の最大値と最小値の差）は、第３の実施形態（図７、図８）、第４の実施形態（図９、図１０）、第５の実施形態（図１１、図１２）、第６の実施形態（図１３、図１４）、の順に小さくなる傾向がある。すなわち、漏れ電流が大きくなったとしても、コンデンサＣ１〜Ｃ４の端子電圧Ｖ１〜Ｖ４の最大値−最小値の差が一番小さい回路構成は第３の実施形態（図７）であり、逆に一番大きい回路構成は第６の実施形態（図１３）である。

すなわち、第３乃至第６の実施形態に示した中では、第３の実施形態（図７）の回路構成は最も高い性能を示す回路構成であり、以下、第４の実施形態（図９）、第５の実施形態（図１１）、第６の実施形態（図１３）の順に高い性能を示す回路構成となる。

他方、電圧安定化回路７２、７３、７４を構成する各トランジスタＴｒ１〜Ｔｒ６のコレクタエミッタ間耐圧は、通電元ノード又は通電先ノードまでの段数分の電圧に対応した耐圧に設定される。したがって、第３の実施形態（図７）では、トランジスタＴｒ２は４段分の抵抗Ｒ１〜Ｒ３及びＲ１４にかかる直流電圧の３段分の耐圧に設定される。

同様に、トランジスタＴｒ３、Ｔｒ４は、４段分の抵抗Ｒ１〜Ｒ３及びＲ１４にかかる直流電圧の２段分の耐圧に設定される。また、トランジスタＴｒ５は、４段分の抵抗Ｒ１〜Ｒ３及びＲ１４にかかる直流電圧の３段分の耐圧に設定される。

他方、第４の実施形態（図９）において、トランジスタＴｒ３、Ｔｒ４は、４段分の抵抗Ｒ１〜Ｒ３及びＲ１４にかかる直流電圧の２段分の耐圧に設定される。第５の実施形態（図１１）において、トランジスタＴｒ２、Ｔｒ５は、４段分の抵抗Ｒ１〜Ｒ３及びＲ１４にかかる直列電圧の２段分の耐圧に設定される。さらに、第６の実施形態（図１３）では、トランジスタＴｒ１〜Ｔｒ６の何れも抵抗Ｒ１〜Ｒ３及びＲ１４にかかる直列電圧の１段分の耐圧しか必要としない。すなわち、第６の実施形態は、コレクタエミッタ間の耐電圧を低くしたトランジスタを用いて構成できる点で最も有利な回路構成となっている。

すなわち、第３乃至第６の実施形態に示した中では、第６の実施形態（図１３）の回路構成は最も耐圧性能の低いトランジスタを用いて構成できる回路であり、以下、第５の実施形態（図１１）及び第４の実施形態（図９）、第３の実施形態（図７）の順に耐圧性能の低いトランジスタを用いて構成できる。耐圧性能の低いトランジスタを用いれば費用面で有利になる。すなわち、第６の実施形態（図１３）の回路構成は、前述の第３乃至第６実施形態で詳細説明した回路構成の中ではコスト面で最も有利となる。前述の回路構成の何れを用いても良いが、電圧バランス性能とトランジスタの耐圧性能とをトレードオフで考慮し回路構成することが望ましい。

（他の実施形態）
幾つかの実施形態を示したが前述説明した実施形態に限定されることはない。例えば、幾つかの電圧安定化回路７２、７３（、７４）を備えた各実施形態を示したが、これらの電圧安定化回路における（ｎ，ｋ，ａ，ｂ）の組合せは、前述実施形態に示した例に限られるものではない。例えば、図１５に示すような（ｎ，ｋ，ａ，ｂ）の組合せの電圧安定化回路を用いることができる。すなわち、第１実施形態、第２実施形態ではｎ＝３の電圧安定化回路、第３乃至第６の実施形態ではｎ＝４の電圧安定化回路を用いた例を示しているが、ｎ≧５の場合にも適用できる。

各トランジスタＴｒ１−Ｔｒ２間、Ｔｒ３−Ｔｒ４間、Ｔｒ５−Ｔｒ６間の共通ベース及び共通エミッタ間に抵抗Ｒ８、Ｒ９、Ｒ１２を接続した構成を示したが、これらの抵抗Ｒ８、Ｒ９、Ｒ１２は必要に応じて設ければ良い。

各トランジスタＴｒ１〜Ｔｒ６のコレクタに接続される抵抗の抵抗値は抵抗Ｒ１〜Ｒ３、Ｒ１４の各段数分に対応して比例する抵抗値に設定した形態を示しているが、各素子値のバラつき、設計値等を考慮すれば前述実施形態で示した抵抗値に厳密に設定する必要はなく適宜変更しても良い。

（全実施形態に係る作用効果）
以上説明したように、全実施形態において次に示す作用効果を奏する。ｎ段の抵抗体が主端子間の電圧を分圧し、ｎ段の主回路コンデンサもまた主端子間の電圧を分圧するが、主回路コンデンサは漏れ電流を生じるため当該分圧電圧が変動する。ｎ−１個の電圧安定化回路はそれぞれ第１および第２のトランジスタを備える。通電元ノードとなる第ｋ−ａ出力ノードは、例えばａ段数分に対応して比例する第１抵抗および第１のトランジスタを通じて第１および第２のトランジスタの出力端子に接続されている。

このため、ｎ段の抵抗体の第ｋ基準ノードの電圧がｎ段の主回路コンデンサの第ｋ出力ノードの電圧より高いときには、第ｋ−ａ出力ノードから第１のトランジスタを通じてその出力端子側に通電されるようになり、該出力端子に接続される主回路コンデンサの第ｋ出力ノードの電圧を上昇制御することができる。

逆に、通電先ノードとなる第ｋ＋ｂ出力ノードは、例えばｂ段数分の抵抗体に対応して比例する第２抵抗、および第２のトランジスタを通じて第１および第２のトランジスタの出力端子に接続されている。このため、ｎ段の抵抗体の第ｋ基準ノードの電圧がｎ段の主回路コンデンサの第ｋ出力ノードの電圧より低いときには、出力端子から第２のトランジスタを通じて第ｋ＋ｂ出力ノードに通電されるようになり、該出力端子に接続される主回路コンデンサの第ｋ出力ノードの電圧を下降制御することができる。

ｋ（２≦ｋ≦ｎ）番目の電圧安定化回路は、ｋ番目の第ｋ出力ノードの電位を標準電圧に安定化させることができるので、全ての主回路コンデンサの共通接続ノードの電圧を標準値に近づけるように安定化させることができる。これにより、隣接した主回路コンデンサの１ペア間で電圧バランスを図りつつも、複数のペア同士で電圧バランスを図っていない従来技術に比較して、全ての主回路コンデンサの端子電圧のアンバランスを極力解消できる。

本発明のいくつかの実施形態を説明したが、各実施形態に示した構成に限定されることはなく、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

図面中、１はインバータ装置、Ｃ１〜Ｃ４は主回路コンデンサ、Ｒ１〜Ｒ３、Ｒ１４は抵抗（ｎ段の抵抗体）、７２〜７４は電圧安定化回路（それぞれｋ段目の電圧安定化回路）、Ｎ１は第１の主電源線（第１の主端子、第１出力ノード）、Ｎ２は第２の主電源線（第２の主端子、第ｎ＋１出力ノード）、Ｎ３はノード（第２出力ノード）、Ｎ４はノード（第３出力ノード）、Ｎ７はノード（第４出力ノード）、Ｔｒ１〜Ｔｒ６はトランジスタ（Ｔｒ１，Ｔｒ３，Ｔｒ５は第１トランジスタ、Ｔｒ２，Ｔｒ４，Ｔｒ６は第２トランジスタ）を示す。

Claims (1)

1. 直流電圧を出力する第１及び第２の主端子間に高圧側の第１基準ノードから低圧側の第ｎ＋１基準ノードまでの間にｎ段（ｎ≧３）直列接続されるｎ段の抵抗体と、
   前記第１及び第２の主端子間において高圧側の第１出力ノードから低圧側の第ｎ＋１出力ノードまでの間にｎ段直列接続されるｎ段の主回路コンデンサと、
   前記ｎ段の抵抗体の第ｋ（２≦ｋ≦ｎ）基準ノードと前記ｎ段の主回路コンデンサの第ｋ出力ノードとの間にそれぞれ構成され、それぞれ、互いに逆導電型で且つ基準入力端子及び出力端子がそれぞれ共通接続される第１および第２のトランジスタを備え、前記ｎ段の抵抗体の第ｋ基準ノードに前記基準入力端子が接続されると共に前記ｎ段の主回路コンデンサの第ｋ出力ノードに前記出力端子が接続され、前記基準入力端子の電圧が前記出力端子の電圧より高いときには前記第１のトランジスタを通じて通電元ノードから前記出力端子に通電すると共に前記基準入力端子の電圧が前記出力端子の電圧より低いときには前記出力端子から前記第２のトランジスタを通じて通電先ノードに通電することにより前記基準入力端子の電圧に前記出力端子の電圧を一致させるように安定化するｎ−１個の電圧安定化回路と、を備え、
   前記ｋ段目（２≦ｋ≦ｎ）の電圧安定化回路は、前記第１のトランジスタから第１抵抗を通じて前記通電元ノードとなる第ｋ−ａ出力ノード（ａは１≦ａ≦ｋ−１を満たす何れか）に接続されると共に、前記第２のトランジスタから第２抵抗を通じて前記通電先ノードとなる第ｋ＋ｂ出力ノード（ｂは１≦ｂ≦ｎ＋１−ｋを満たす何れか）に接続され、
   前記第１抵抗は、前記ｎ段の抵抗体のうちの前記ａ段数分の抵抗値に対応して比例する抵抗値に設定され、
   前記第２抵抗は、前記ｎ段の抵抗体のうちの前記ｂ段数分の抵抗値に対応して比例する抵抗値に設定され、
   前記電圧安定化回路は、ａ＋ｂが３以上を満たすものを含むことを特徴とする電圧バランス回路。

Images