JP6013059B2 - スイッチ制御回路、イグナイタ、エンジン点火装置、車両 - Google Patents

Description

本発明は、スイッチ制御回路に関する。

近年、イグナイタ（車両のエンジン点火装置を構成する電子部品）に組み込まれるスイッチ制御回路には、ＥＣＵ［engine control unit］から入力される点火指示信号ＩＧＴ［iginition timing signal］に応じてＩＧＢＴ［insulated gate bipolar transistor］やＭＯＳＦＥＴ［metal oxide semiconductor field effect transistor］等のスイッチ素子をオン／オフさせる機能だけでなく、スイッチ素子に流れる電流を所定の上限値以下に制限する機能や、スイッチ素子に流れる電流の状態を検出してＥＣＵに点火確認信号ＩＧＦ［ignition confirmation signal］を送出する機能などが要求されている。

特開２００９−２２１８５０号公報

しかしながら、上記従来のスイッチ制御回路では、電流制限手法や電流検出手法について更なる改善の余地があった。

本明細書で開示されている種々の発明のうち、第１の発明は、スイッチ素子に流れる電流を適切に制限することのできるスイッチ制御回路、並びに、これを用いたイグナイタ、エンジン点火装置、及び、車両を提供することを目的とする。

また、本明細書で開示されている種々の発明のうち、第２の発明は、スイッチ素子に流れる電流の状態を高精度に検出することのできるスイッチ制御回路、並びに、これを用いたイグナイタ、エンジン点火装置、及び、車両を提供することを目的とする。

＜第１の発明＞
上記第１の発明に係るスイッチ制御回路は、上側電圧の印加端と下側電圧の印加端との間に接続されてスイッチ素子のゲート信号を出力するトーテムポール出力段と、前記トーテムポール出力段を駆動するプリドライバと、前記スイッチ素子に流れる電流を監視して電流制限信号を生成する電流検出部と、前記電流制限信号に応じて前記上側電圧を可変制御する上側電圧生成部と、を有する構成（第１−１の構成）とされている。

なお、第１−１の構成から成るスイッチ制御回路において、前記上側電圧生成部は、前記電流制限信号に応じた分圧比で一定の内部電圧を分圧することにより分圧電圧を生成する分圧回路と、前記分圧電圧の印加端と前記上側電圧の印加端との間に接続されて前記分圧回路の出力インピーダンスを低下させるインピーダンス変換回路と、を含む構成（第１−２の構成）にするとよい。

また、第１−２の構成から成るスイッチ制御回路において、前記インピーダンス変換回路は、ボルテージフォロワまたはエミッタフォロワである構成（第１−３の構成）にするとよい。

また、第１−１の構成から成るスイッチ制御回路において、前記上側電圧生成部は、電源電圧の印加端と前記上側電圧の印加端との間に接続されたトランジスタと、前記電流制限信号に応じた分圧比で前記上側電圧を分圧することにより分圧電圧を生成する分圧回路と、一定の内部電圧と前記分圧電圧とを一致させるように前記トランジスタを駆動するオペアンプと、を含む構成（第１−４の構成）にするとよい。

また、第１−１〜１−４いずれかの構成から成るスイッチ制御回路において、前記上側電圧生成部は、前記電流制限信号を鈍らせるローパスフィルタ回路をさらに含む構成（第１−５の構成）にするとよい。

また、第１−５の構成から成るスイッチ制御回路において、前記ローパスフィルタ回路は、容量と抵抗から成るＣＲ時定数回路である構成（第１−６の構成）にするとよい。

また、第１−６の構成から成るスイッチ制御回路において、前記ローパスフィルタ回路は、前記容量と前記抵抗の少なくとも一方の値を調整することが可能な構成（第１−７の構成）にするとよい。

また、上記第１の発明に係るイグナイタは、スイッチ素子と、第１−１〜第１−７いずれかの構成から成るスイッチ制御回路と、をパッケージングして成る構成（第１−８の構成）とされている。

また、上記第１の発明に係るエンジン点火装置は、イグニッションコイルと、前記イグニッションコイルの一次側コイルに流れる電流をオン／オフさせる第１−８の構成から成るイグナイタと、前記イグニッションコイルの二次側コイルに接続される点火プラグと、を有する構成（第１−９の構成）とされている。

また、上記第１の発明に係る車両は、第１−９の構成から成るエンジン点火装置と、前記エンジン点火装置に電力を供給するカーバッテリと、前記エンジン点火装置を制御するエンジンコントロールユニットと、を有する構成（第１−１０の構成）とされている。

＜第２の発明＞
上記第２の発明に係るスイッチ制御回路は、スイッチ素子のオン／オフ制御を行うドライバ部と；前記スイッチ素子のオン時に流れる電流に応じた検出電圧を監視し、バイポーラトランジスタのＩｃ−Ｖｂｅ特性、または、電界効果トランジスタのＩｄ−Ｖｇｓ特性を利用して、前記検出電圧と複数の閾値電圧とを比較することにより、前記スイッチ素子に流れる電流の状態を検出する電流検出部と；を有する構成（第２−１の構成）とされている。

なお、第２−１の構成から成るスイッチ制御回路において、前記電流検出部は、ベースまたはゲートとコレクタまたはドレインが共通接続され、エミッタまたはソースが第１閾値電圧の印加端に接続された第１トランジスタと；ベースまたはゲートが前記第１トランジスタのベースまたはゲートに接続され、エミッタまたはソースが前記検出電圧の印加端に接続され、コレクタまたはドレインが第１検出信号の出力端に接続された第２トランジスタと；ベースまたはゲートとコレクタまたはドレインが共通接続され、エミッタまたはソースが前記第１閾値電圧よりも高い第２閾値電圧の印加端に接続された第３トランジスタと；ベースまたはゲートが前記第３トランジスタのベースまたはゲートに接続され、エミッタまたはソースが前記検出電圧の印加端に接続され、コレクタまたはドレインが第２検出信号の出力端に接続された第４トランジスタと；前記第１検出信号と前記第２検出信号に応じた状態確認信号を生成して外部出力する信号出力部と；を含む構成（第２−２の構成）にするとよい。

また、第２−２の構成から成るスイッチ制御回路において、前記電流検出部は、ベースまたはゲートとコレクタまたはドレインが共通接続され、エミッタまたはソースが前記第２閾値電圧よりも高い第３閾値電圧の印加端に接続された第５トランジスタと；ベースまたはゲートが前記第５トランジスタのベースまたはゲートに接続され、エミッタまたはソースが前記検出電圧の印加端に接続され、コレクタまたはドレインが電流制限信号の出力端に接続された第６トランジスタと；をさらに含み、前記ドライバ部は、前記電流制限信号に基づいて前記スイッチ素子に流れる電流を所定の上限値以下に制限する構成（第２−３の構成）にするとよい。

また、第２−３の構成から成るスイッチ制御回路において、前記電流検出部は、前記第１〜第６トランジスタのコレクタまたはドレインに各々定電流を供給する電流源をさらに含む構成（第２−４の構成）にするとよい。

また、第２−４の構成から成るスイッチ制御回路において、前記第１トランジスタ、前記第３トランジスタ、及び、前記第５トランジスタのエミッタまたはソースは、それぞれ第１〜第３抵抗を介して接地電圧の印加端に共通接続されている構成（第２−５の構成）にするとよい。

また、第２−５の構成から成るスイッチ制御回路において、前記第１トランジスタのエミッタまたはソースと前記接地電圧の印加端との間を結ぶ第１配線と、前記第３トランジスタのエミッタまたはソースと前記接地電圧の印加端との間を結ぶ第３配線は、各々の配線長が同一値となるようにレイアウトされている構成（第２−６の構成）にするとよい。

また、第２−５または第２−６の構成から成るスイッチ制御回路において、前記第２トランジスタのエミッタまたはソースと前記検出電圧の印加端との間を結ぶ第２配線と、前記第４トランジスタのエミッタまたはソースと前記検出電圧の印加端との間を結ぶ第４配線は、各々の配線長が同一値となるようにレイアウトされている構成（第２−７の構成）にするとよい。

また、上記第２の発明に係るイグナイタは、スイッチ素子と、第２−１〜第２−７いずれかの構成から成るスイッチ制御回路と、をパッケージングして成る構成（第２−８の構成）とされている。

また、上記第２の発明に係るエンジン点火装置は、イグニッションコイルと、前記イグニッションコイルの一次側コイルに流れる電流をオン／オフさせる第２−８の構成から成るイグナイタと、前記イグニッションコイルの二次側コイルに接続される点火プラグと、を有する構成（第２−９の構成）とされている。

また、上記第２の発明に係る車両は、第２−９の構成から成るエンジン点火装置と、前記エンジン点火装置に電力を供給するカーバッテリと、前記エンジン点火装置を制御するエンジンコントロールユニットと、を有する構成（第２−１０の構成）とされている。

上記第１の発明によれば、スイッチ素子に流れる電流を適切に制限することのできるスイッチ制御回路、並びに、これを用いたイグナイタ、エンジン点火装置、及び、車両を提供することが可能となる。

また、上記第２の発明によれば、スイッチ素子に流れる電流の状態を高精度に検出することのできるスイッチ制御回路、並びに、これを用いたイグナイタ、エンジン点火装置、及び、車両を提供することが可能となる。

エンジン点火装置１を備えた車両Ｘの第１構成例を示すブロック図 スイッチ制御回路１１の第１実施形態を示す回路図 電圧源１１７の第１構成例に関する回路図 電圧源１１７の第２構成例に関する回路図 電圧源１１７の第３構成例に関する回路図 イグナイタ１０における第１のフレーム実装例を示す平面図 温度とワイヤ抵抗値との関係を表すグラフ 温度とＦＥＴオン抵抗との関係を表すグラフ スイッチ制御回路１１の第２実施形態を示す回路図 フィルタ回路１１９の全体的な構成図 ２次ローパスフィルタ回路Ｆ２の構成図 ラテラルＰＮＰトランジスタの内部構造を模式的に示す縦断面図 １次ローパスフィルタ回路Ｆ１の構成図 ＮＰＮトランジスタの内部構造を模式的に示す縦断面図 スイッチ素子１２の誤オンが生じる原因を説明するための回路図 スイッチ制御回路１１の第３実施形態を示す回路図 上側電圧生成部Ａの第１構成例を示す回路図 上側電圧生成部Ａの第２構成例を示す回路図 コレクタ電流Ｉｃ及びゲート信号Ｓｇの制限挙動を示す図 上側電圧生成部Ａの第３構成例を示す回路図 可変容量Ａ３１及び可変抵抗Ａ３２の一具体例を示す回路図 コレクタ電流Ｉｃの制限動作を説明するためのタイミングチャート エンジン点火装置１を備えた車両Ｘの第２構成例を示すブロック図 点火確認信号Ｓｆの第１生成例を示すタイミングチャート 点火確認信号Ｓｆの第２生成例を示すタイミングチャート スイッチ制御回路１１の第４実施形態を示す回路図 電流検出部Ｂの第１構成例を示す回路図 電流検出部Ｂの一部分を抜き出した部分回路図 バイポーラトランジスタのＩｃ−Ｖｂｅ特性を示す図 電流検出動作を説明するためのタイミングチャート 電流検出部Ｂの配線レイアウトを模式的に示す平面図 イグナイタ１０における第２のフレーム実装例を示す平面図 電流検出部Ｂの第２構成例を示す回路図 ＭＯＳ電界効果トランジスタのＩｄ−Ｖｇｓ特性を示す図 車両Ｘの一構成例を示す外観図

＜全体構成＞
図１は、車両Ｘの第１構成例（エンジン点火装置１及びその周辺）を示すブロック図である。エンジン点火装置１は、カーバッテリ２及びＥＣＵ３とともに、車両Ｘに搭載された形態で用いられる。なお、以下の説明では、電気回路上の抵抗として機能する要素を一般化して「抵抗要素」と称し、容量として機能する要素（寄生容量等を含む）を一般化して「容量要素」と称することがある。

図１で示すように、エンジン点火装置１は、イグナイタ１０と、イグニッションコイル２０と、点火プラグ３０と、を有する。

イグナイタ１０は、スイッチ制御回路１１と、スイッチ素子１２と、抵抗要素１３と、をパッケージングした半導体集積回路装置として提供される。

スイッチ制御回路１１は、ＬＳＩチップとして形成されており、エンジン点火装置１の外部に設けられたＥＣＵ３から受信する制御信号（点火指示信号）Ｓｃに応じて、スイッチ素子１２を駆動させるためのゲート信号Ｓｇを生成する。スイッチ制御回路１１のより詳細な構成等については、改めて説明する。

スイッチ素子１２は、スイッチ制御回路１１によってオン／オフされるスイッチ素子であり、図１ではＩＧＢＴが採用されている。スイッチ素子１２は、ゲートがスイッチ制御回路１１に接続されており、コレクタがイグニッションコイル２０の一次側コイル２１に接続されており、エミッタが抵抗要素１３（具体的には、後述するワイヤＷ３）を介して接地されている。なお、スイッチ素子１２としては、ＭＯＳＦＥＴを採用してもよい。

イグニッションコイル２０は、巻線数Ｍ１の一次側コイル２１と巻線数Ｍ２（＞Ｍ１）の二次側コイル２２とを含み、カーバッテリ２から供給される入力電圧をより高い電圧に変換（昇圧）する役割を果たす。一次側コイル２１の第１端と二次側コイル２２の第１端は、いずれもカーバッテリ２に接続されている。一次側コイル２１の第２端は、スイッチ素子１２のコレクタに接続されている。二次側コイル２２の第２端は、点火プラグ３０に接続されており、二次側コイル２２に生じる高電圧が点火プラグ３０に供給される。

点火プラグ３０は、イグニッションコイル２０によって得られる高電圧を用いて、車両Ｘのエンジン（図１では不図示）を点火するためのスパークを発生させる。

カーバッテリ２は、エンジン点火装置１を含め、車両Ｘに搭載された各種電装品に電力を供給するための電源である。なお、カーバッテリ２の供給電力は、後述する電源電圧Ｖｃｃの生成にも用いられる。

ＥＣＵ３は、車両Ｘのエンジン駆動に関わる各種制御を実行する。特に、ＥＣＵ３は、上記各種制御の一つとして、イグナイタ１０（特にスイッチ制御回路１１）の動作制御に用いられる制御信号Ｓｃを出力する。より具体的に述べると、ＥＣＵ３は、スイッチ素子１２をオンさせるときに制御信号Ｓｃをオン時の論理レベル（例えばハイレベル）とし、スイッチ素子１２をオフさせるときに制御信号Ｓｃをオフ時の論理レベル（例えばローレベル）とする。

＜第１実施形態＞
図２は、スイッチ制御回路１１の第１実施形態を示す回路図である。第１実施形態のスイッチ制御回路１１は、プリドライバ１１１と、Ｐチャネル型ＭＯＳ電界効果トランジスタ１１２と、Ｎチャネル型ＭＯＳ電界効果トランジスタ１１３〜１１５と、比較器１１６と、電圧源１１７と、電流源１１８と、を含む。

プリドライバ１１１は、ＣＭＯＳ［Complementary MOS］構造（トーテムポール型出力段）を形成するトランジスタ１１２及び１１３の各ゲートに接続されており、外部入力される制御信号Ｓｃに応じてトランジスタ１１２及び１１３の各ゲート電圧を生成する。

トランジスタ１１２のソースは、電源電圧Ｖｃｃの印加端に接続されている。トランジスタ１１３のソースは、接地端に接続されている。トランジスタ１１２のドレインとトランジスタ１１３のドレインは互いに接続されており、その接続ノードはスイッチ素子１２のゲートに接続されている。

トランジスタ１１４のドレインは、スイッチ素子１２のゲートに接続されている。トランジスタ１１４のソースは、接地端に接続されている。トランジスタ１１４のゲートは、比較器１１６の出力端に接続されている。

比較器１１６の非反転入力端（＋）は、スイッチ素子１２のエミッタと抵抗要素１３との接続ノードに接続されている。トランジスタ１１５のドレインは、比較器１１６の反転入力端（−）に接続されているとともに、電流源１１８から定電流ＩＢＧが入力されるようになっている。定電流ＩＢＧは、温度の影響を受けないバンドギャップ電流である。トランジスタ１１５のソースは、接地端に接続されている。トランジスタ１１５のゲートは電圧源１１７に接続されており、電圧源１１７からゲート電圧Ｖｇが印加される。

なお、電圧源１１７は、ゲート電圧Ｖｇの大きさが調節可能であるように構成されている。ゲート電圧Ｖｇの大きさを調節可能とするための形態としては、種々の形態が採用され得る。ここで、図３Ａ〜図３Ｃに、電圧源１１７の具体的な構成例を示す。

図３Ａは、電圧源１１７の第１構成例（分圧比可変とした形態）を示す回路図である。第１構成例の電圧源１１７は、可変抵抗１１７ａ及び１１７ｂを有している。可変抵抗１１７ａの第１端は、バンドギャップ電圧Ｖｂｇ（温度特性がフラットな一定電圧）の印加端に接続されている。可変抵抗１１７ａの第２端と可変抵抗１１７ｂの第１端は、いずれもトランジスタ１１５のゲートに接続されている。可変抵抗１１７ｂの第２端は、接地端に接続されている。第１構成例では、可変抵抗１１７ａと可変抵抗１１７ｂを用いてバンドギャップ電圧Ｖｂｇの分圧電圧が生成され、この分圧電圧がゲート電圧Ｖｇとしてトランジスタ１１５のゲートに出力される。なお、第１構成例では、可変抵抗１１７ａ或いは可変抵抗１１７ｂの抵抗値を調節することにより、ゲート電圧Ｖｇの大きさを調節することが可能である。可変抵抗１１７ａ及び１１７ｂの構成としては、例えば複数のトリミング素子を設けておく構成（必要な分だけトリミングを行うことにより、抵抗値の調節が可能である構成）等が採用され得る。

図３Ｂは、電圧源１１７の第２構成例（外部抵抗を用いて分圧比可変とする形態）を示す回路図である。第２構成例の電圧源１１７は、抵抗１１７ｃと外部抵抗接続端子１１７ｄを有している。抵抗１１７ｃの第１端は、バンドギャップ電圧Ｖｂｇの印加端に接続されている。抵抗１１７ｃの第２端は、トランジスタ１１５のゲートに接続される一方、外部抵抗接続端子１１７ｄにも接続されている。外部抵抗接続端子１１７ｄは、外部抵抗ＲＥＸ（例えば外部チップ抵抗）を介して接地端に接続される。第２構成例では、抵抗１１７ｃと外部抵抗ＲＥＸを用いてバンドギャップ電圧Ｖｂｇの分圧電圧が生成され、この分圧電圧がゲート電圧Ｖｇとしてトランジスタ１１５のゲートに出力される。なお、第２構成例では、外部抵抗ＲＥＸの抵抗値を調節する（適切な抵抗値の外部抵抗ＲＥＸを採用する）ことにより、ゲート電圧Ｖｇの大きさを調節することが可能である。

図３Ｃは、電圧源１１７の第３構成例（電流値可変とした形態）を示す回路図である。第３構成例の電圧源１１７は、可変電流源１１７ｅと抵抗１１７ｆを有している。可変電流源１１７ｅは、一定のバンドギャップ電流を用いて所望値の電流Ｉｂｇを生成する。電流Ｉｂｇは、抵抗１１７ｆを介して接地端に流れる。可変電流源１１７ｅと抵抗１１７ｆとの接続ノードは、トランジスタ１１５のゲートに接続されている。第３構成例では、抵抗１１７ｆに電流Ｉｂｇが流れるときの電圧降下分がゲート電圧Ｖｇとしてトランジスタのゲートに出力される。なお、第３構成例では、電流Ｉｂｇの値を調節することにより、ゲート電圧Ｖｇの大きさを調節することが可能である。可変電流源１１７ｅの構成としては、例えば複数のトリミング素子を設けておく構成（必要な分だけトリミングを行うことにより、電流値の調節が可能である構成）等が採用され得る。

図４は、イグナイタ１０における第１のフレーム実装例を示す平面図である。なお、本図に示すワイヤＷ１〜Ｗ６はいずれもボンディングワイヤであり、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、または金（Ａｕ）といった金属によって形成されている。また、第１フレームＦＲ１はカーバッテリ２に繋がるフレームであり、第２フレームＦＲ２は接地端（ＧＮＤ）に繋がるフレームであり、第３フレームＦＲ３はＥＣＵ３に繋がるフレームであり、第４フレームＦＲ４はスイッチ素子１２のコレクタに繋がるフレームである。

図４に示すように、スイッチ制御回路１１のゲート制御パッド１１ａ（トランジスタ１１２とトランジスタ１１３との接続ノードに繋がっている）と、スイッチ素子１２のゲートパッド１２ａ（スイッチ素子１２のゲートに繋がっている）とは、ワイヤＷ１を用いたワイヤボンディングによって接続されている。従って、スイッチ制御回路１１からスイッチ素子１２へのゲート信号Ｓｇの供給は、ワイヤＷ１を介してなされることになる。

スイッチ制御回路１１のエミッタ電圧検出パッド１１ｂ（比較器１１６の非反転入力端（＋）に繋がっている）と、スイッチ素子１２のエミッタパッド１２ｂ（スイッチ素子１２のエミッタに繋がっている）とは、ワイヤＷ２を用いたワイヤボンディングによって接続されている。従って、スイッチ素子１２のエミッタから比較器１１６へのエミッタ電圧Ｖｅの出力は、ワイヤＷ２を介してなされることになる。

スイッチ素子１２のエミッタパッド１２ｂは、ワイヤＷ３を用いたワイヤボンディングによって、第２フレームＦＲ２に接続されている。従って、スイッチ素子１２のエミッタから出力されるエミッタ電流Ｉｅ（例えば、数Ａの大きさの電流）は、ワイヤＷ３を介して第２フレームＦＲ２へ流れることになる。なお、ワイヤＷ３が接地端にボンディングされる形態は、上述した形態には限定されない。例えば、スイッチ制御回路１１の接地用パッド１１ｃにボンディングされる形態であっても良い。

スイッチ制御回路１１の接地用パッド１１ｃは、ワイヤＷ４を用いたワイヤボンディングによって第２フレームＦＲ２に接続されている。

スイッチ制御回路１１の電源用パッド１１ｄは、ワイヤＷ５を用いたワイヤボンディングによって第１フレームＦＲ１に接続されている。従って、カーバッテリ２からスイッチ制御回路１１への電力供給は、ワイヤＷ５を介してなされることになる。

スイッチ制御回路１１の信号入力パッド１１ｅは、ワイヤＷ６を用いたワイヤボンディングによって第３フレームＦＲ３に接続されている。従って、ＥＣＵ３からスイッチ制御回路１１への制御信号Ｓｃの供給は、ワイヤＷ６を介してなされることになる。

先に説明した抵抗要素１３は、ワイヤＷ３によって実現されている。抵抗要素１３の抵抗値や温度特性などは、ワイヤＷ３を形成する金属の種類やその形状等によって定まることになる。ワイヤＷ３の抵抗値は数ｍΩとしておくことができ、エミッタ電流Ｉｅの大きさが数Ａであっても、ワイヤＷ３を特に問題なく使用することが可能である。なお、エミッタ電圧Ｖｅは、ワイヤＷ３の両端間に発生する電圧降下に相当すると言える。

次に、エンジン点火装置１の主な動作について説明する。プリドライバ１１１は、ＥＣＵ３から入力される制御信号Ｓｃに応じて、トランジスタ１１２及び１１３の各ゲート電圧を生成し、トランジスタ１１２及び１１３を駆動させる。

具体的に述べると、プリドライバ１１１は、制御信号Ｓｃがオン時の論理レベル（例えばハイレベル）であるときに、トランジスタ１１２をオンさせてトランジスタ１１３をオフさせる。その結果、スイッチ素子１２のゲートに印加されるゲート信号Ｓｇがハイレベル（ほぼ電源電圧Ｖｃｃ）となり、スイッチ素子１２がオンとなる。従って、カーバッテリ２から、イグニッションコイル２０の一次側コイル２１、スイッチ素子１２、及び、抵抗要素１３を介して接地端に至る経路に電流が流れ、一次側コイル２１にエネルギが蓄えられる。

上記の状態から、制御信号Ｓｃがオフ時の論理レベル（例えばローレベル）に切り替わると、プリドライバ１１１は、トランジスタ１１２をオフさせて、トランジスタ１１３をオンさせる。その結果、スイッチ素子１２のゲートに印加されるゲート信号Ｓｇがローレベル（ほぼ接地電圧ＧＮＤ）となり、スイッチ素子１２がオフとなる。このとき、一次側コイル２１には自己誘導作用によって大きな逆起電力が発生し、二次側コイル２２には一次側コイル２１との相互誘導作用により、巻数比（Ｍ２／Ｍ１）に応じてさらに大きな起電力が発生する。このようにして発生した二次側コイル２２の起電力によって点火プラグ３０には高電圧（１万ボルト以上）が掛かり、スパーク（火花）が生じてエンジンの点火が行われる。

また、スイッチ素子１２のエミッタから出力されるエミッタ電流Ｉｅは、抵抗要素１３を介して接地端に流れる。抵抗要素１３にエミッタ電流Ｉｅを流すことにより生じるエミッタ電圧Ｖｅ（スイッチ素子１２のエミッタと抵抗要素１３の第１端との接続ノードに現れる検出電圧）は、比較器１１６の非反転入力端（＋）に入力される。

一方、比較器１１６の反転入力端（−）には基準電圧Ｖｒｅｆが入力される。基準電圧Ｖｒｅｆは、トランジスタ１１５に定電流ＩＢＧを流すことにより、トランジスタ１１５のオン抵抗によって生じる電圧である。比較器１１６は、エミッタ電圧Ｖｅと基準電圧Ｖｒｅｆを比較し、この比較結果に応じた信号をトランジスタ１１４のゲートに出力する。

このように、抵抗要素１３、トランジスタ１１５、比較器１１６、電圧源１１７、及び電流源１１８（図２において点線枠で囲まれた部分）は、エミッタ電流Ｉｅ（入力電流）と所定の基準値Ｓｔとの大小関係を検出する電流検出回路ＤＴを形成している。つまり、電流検出回路ＤＴにおいて定電流ＩＢＧの大きさは基準値Ｓｔに応じて設定されている。そして、比較器１１６は、エミッタ電流Ｉｅに対応したエミッタ電圧Ｖｅを、基準値Ｓｔに対応した基準電圧Ｖｒｅｆと比較することにより、当該大小関係を検出するようになっている。

エミッタ電圧Ｖｅが基準電圧Ｖｒｅｆより大きいとき（エミッタ電流Ｉｅが基準値Ｓｔより大きいと検出されたとき）にはトランジスタ１１４がオンとなり、そうでないときにはトランジスタ１１４がオフとなる。トランジスタ１１４がオンであるときには、スイッチ素子１２のゲートがトランジスタ１１４を介する経路で接地端に短絡されるので、ゲート信号Ｓｇが引き下げられる。これにより、エミッタ電流Ｉｅの大きさが基準値Ｓｔを超えないように調節され、エミッタ電流Ｉｅについての過電流保護機能が実現される。

ところで、ワイヤＷ３の抵抗値には、所定の温度特性（特にワイヤＷ３の抵抗値の変化率）が存在する。なお、本明細書中では、特に断りの無い限り、「抵抗値の変化率」（或いは、「オン抵抗の変化率」）は、温度変化による抵抗値（或いはオン抵抗）の変化についての変化率（温度傾斜）のことを指す。また、この温度特性は、ワイヤＷ３を形成する金属の種類によって様々である。

図５は、温度（横軸）とワイヤＷ３の抵抗値（縦軸）との関係を表すグラフである。なお、図５は、一例として、ワイヤＷ３が銅（Ｃｕ）により形成された場合、アルミニウム（Ａｌ）により形成された場合、及び、金（Ａｕ）により形成された場合の各グラフを示している。本図に示すように、ワイヤＷ３の材質によって、ワイヤＷ３の抵抗値の変化率は異なる。

このような温度特性により、エミッタ電圧Ｖｅの大きさは、エミッタ電流Ｉｅの大きさが同じであったとしても、温度の変化によって変動することになる。そこで電流検出回路ＤＴにおいては、このような変動による検出精度の低下が抑えられるように、基準電圧Ｖｒｅｆの調節がなされている。

より具体的には、トランジスタ１１５のオン抵抗の変化率が、ワイヤＷ３の抵抗値の変化率（先にワイヤＷ３の材質等が決まっており、ある値に特定されている）と一致するように、トランジスタ１１５のゲート電圧Ｖｇが調節されている。

金属と同等の温度特性（温度傾斜）を半導体素子で実現することは一般的に困難であるが、電流検出回路ＤＴでは、トランジスタ１１５のオン抵抗を利用することにより、金属と同等の温度特性を得ることが可能となっている。なお、トランジスタ１１５のオン抵抗は、反転層を横切る電荷の運動量で決まり、原理的には金属抵抗とほぼ同様である。そして更に、この反転層はゲートに印加される電圧によって自由に制御可能であることから、オン抵抗の温度傾斜は任意の状態に設定され得る。

図６は、温度（横軸）とトランジスタ１１５のオン抵抗（縦軸）との関係を表すグラフである。図６は、一例として、トランジスタ１１５のゲート電圧Ｖｇが１Ｖである場合、１．５Ｖである場合、及び、２Ｖである場合の各グラフを示している。本図に示す通り、ゲート電圧Ｖｇによって、トランジスタ１１５のオン抵抗の変化率は異なる。

このように、トランジスタ１１５のオン抵抗の変化率は、ゲート電圧Ｖｇの大きさに対応して変化する。そのため、ゲート電圧Ｖｇを調節することにより、当該オン抵抗の変化率を、ワイヤＷ３の抵抗値の変化率と一致させることが可能である。なお、当該オン抵抗の変化率は、ワイヤＷ３の抵抗値の変化率と必ずしも完全に一致する必要は無く、許容範囲内での誤差があっても構わない。

また、ゲート電圧Ｖｇの調節は、既に説明した通り、電圧源１１７の出力電圧の大きさを調節することにより実現される。ゲート電圧Ｖｇと定電流ＩＢＧの大きさを予め適切に調節しておくことにより、基準電圧Ｖｒｅｆを温度に関わらず適切な値となるように調節し、電流検出回路ＤＴの検出精度の低下を抑えることが可能である。

また、トランジスタ１１５のオン抵抗の変化率は、容易にかつ自由に調節可能であるため、ワイヤＷ３を形成する金属の種類に関わらず、当該オン抵抗の変化率を、ワイヤＷ３の抵抗値の変化率と一致させることが可能である。そのため、ワイヤＷ３の材質を何れの金属とするかについては、製造設備等に応じて自由に選択可能である。

上記で述べたように、イグナイタ１０は、エミッタ電流Ｉｅ（入力電流）の大きさと基準値Ｓｔとの大小関係を検出する電流検出回路ＤＴを有している。電流検出回路ＤＴは、金属によって形成された抵抗要素１３と、トランジスタ１１５に基準値Ｓｔに応じた定電流ＩＢＧを流すことによりトランジスタ１１５のオン抵抗によって生じる電圧を基準電圧Ｖｒｅｆとして生成する基準電圧生成部と、抵抗要素１３にエミッタ電流Ｉｅを流すことにより生じるエミッタ電圧Ｖｅを基準電圧Ｖｒｅｆと比較し、この比較の結果を表す信号を、エミッタ電流Ｉｅの大きさと基準値Ｓｔとの大小関係を表す信号として出力する比較部と、を備えている。

そのため、電流検出回路ＤＴによれば、トランジスタ１１５のオン抵抗の温度特性を利用することにより、温度変化による検出精度の低下を抑えることが容易となっている。

なお、抵抗要素１３に相当するものとして、例えばスイッチ制御回路１１内にアルミ配線抵抗を設けるようにしたり、数ｍΩの短絡抵抗部品を設けるようにしたりすることも可能であるが、この場合にはスイッチ制御回路１１や電流検出回路ＤＴの小型化や簡素化が難しくなり易い。この点、本実施形態の電流検出回路ＤＴによれば、抵抗要素１３としてワイヤＷ３（ボンディングワイヤ）を用いているので、スイッチ制御回路１１や電流検出回路ＤＴの小型化や簡素化が容易であり、イグナイタ１０の低コスト化が容易である。

＜第２実施形態＞
次に、スイッチ制御回路１１の第２実施形態について、詳細な説明を行う。なお、第２実施形態は、スイッチ制御回路１１内にフィルタ回路１１９を設けた点を除き、基本的には第１実施形態と同等である。以下の説明では、第１実施形態と異なる部分の説明に重点をおき、共通する部分については説明を省略することがある。

図７は、スイッチ制御回路１１の第２実施形態を示す回路図である。本図に示したように、スイッチ制御回路１１内においては、プリドライバ１１１の前段に、フィルタ回路１１９が設けられている。フィルタ回路１１９は、ＥＣＵ３から制御信号Ｓｃが入力され、制御信号Ｓｃに含まれる高周波ノイズを低減する処理（ローパスフィルタ処理）を行う。なお、制御信号Ｓｃに含まれるノイズは、例えば数Ｈｚから数百Ｈｚ程度となっている。フィルタ回路１１９によるフィルタ処理済みの制御信号Ｓｃ’は、プリドライバ１１１へ出力され、第１実施形態の場合の制御信号Ｓｃと同様の役割を果たす。

なお、フィルタ回路１１９は、ディスクリート部品で構成された形態ではなく、上述したように、ＬＳＩチップとして実装されるスイッチ制御回路１１内に設けられた形態となっている。そのため、本実施形態のイグナイタ１０は、部品数の削減による小型化や低コスト化等の要請に沿うものとなっている。

但し、制御信号Ｓｃに対するローパスフィルタ処理には、比較的大きなノイズ減衰（例えば、１ＭＨｚ以上の周波数帯域で数十ｄＢ以上のノイズ減衰）が要求されるため、フィルタ回路１１９の回路構成は必然的に大規模なものとなり易い。スイッチ制御回路１１の面積増加を抑えつつ、フィルタ回路１１９をスイッチ制御回路１１に搭載可能とするためには、フィルタ回路１１９の回路構成を出来るだけ小型化することが重要である。

そこで、フィルタ回路１１９は、比較的大きなノイズ減衰の実現を可能としながらも、回路構成が小型化されるように工夫されている。具体的な回路構成は、以下の説明により明らかとなる。

図８は、フィルタ回路１１９の全体的な構成図である。本構成例のフィルタ回路１１９は、２次ローパスフィルタ回路Ｆ２−１、２次ローパスフィルタ回路Ｆ２−２、及び、１次ローパスフィルタ回路Ｆ１が、前段側から順に直列に接続された構成となっている。

また、２次ローパスフィルタ回路Ｆ２−１及びＦ２−２は基本的に同じ構成であり、以下では、これらを２次ローパスフィルタ回路Ｆ２と総称することがある。なお、詳しくは後述するが、図８において点線で示す容量要素は、トランジスタの寄生容量によって実現されている。２次ローパスフィルタ回路Ｆ２と１次ローパスフィルタ回路Ｆ１の具体的構成について、以下に説明する。

図９は、２次ローパスフィルタ回路Ｆ２の構成図である。本図に示すように、２次ローパスフィルタ回路Ｆ２は、ＰＮＰトランジスタＱ１と、抵抗素子Ｒ１及びＲ２と、容量素子Ｃ１と、容量要素Ｃ２と、を有している。

ＰＮＰトランジスタＱ１のベースは、抵抗素子Ｒ１と抵抗素子Ｒ２を順に介して、２次ローパスフィルタ回路Ｆ２の入力端に接続されている。ＰＮＰトランジスタＱ１のエミッタは、容量素子Ｃ１の一端と２次ローパスフィルタ回路Ｆ２の出力端に接続されている。容量素子Ｃ１の他端は、抵抗素子Ｒ１と抵抗素子Ｒ２との接続ノードに接続されている。ＰＮＰトランジスタＱ１のエミッタと容量素子Ｃ１と２次ローパスフィルタ回路Ｆ２の出力端との接続ノードには、定電流Ｉ１が入力されるようになっている。ＰＮＰトランジスタＱ１のコレクタは接地されている。ＰＮＰトランジスタＱ１のベースと抵抗素子Ｒ１との接続ノードは、容量要素Ｃ２を介して接地されている。

このように、２次ローパスフィルタ回路Ｆ２は、ＰＮＰトランジスタＱ１を用いたエミッタフォロア回路、及び、ＰＮＰトランジスタＱ１のベースに接続された容量要素Ｃ２を有する、サレンキー型のローパスフィルタ（エミッタフォロア２次ローパスフィルタ）となっている。ＰＮＰトランジスタＱ１を用いたエミッタフォロア回路は、インピーダンス変換を行う役割をも有している。

なお、ＰＮＰトランジスタＱ１としては、ラテラルＰＮＰトランジスタが採用されている。図１０は、ラテラルＰＮＰトランジスタの内部構造を模式的に示す縦断面図である。図１０に示すように、ラテラルＰＮＰトランジスタにおいては、ベースとサブストレートの間に寄生容量ＣＢＳが生じる。この寄生容量ＣＢＳは、当該ラテラルＰＮＰトランジスタを有する等価回路上では、当該ラテラルＰＮＰトランジスタのベースと接地端との間に設けられた容量要素に相当する。

このことを利用し、２次ローパスフィルタ回路Ｆ２においては、容量要素Ｃ２として、ＰＮＰトランジスタＱ１の寄生容量ＣＢＳが用いられている。すなわち、図９の破線で囲まれた部分は、１個のラテラルＰＮＰトランジスタによって実現されており、コンデンサ等の容量素子が別に設けられたものとはなっていない。

このように、２次ローパスフィルタ回路Ｆ２は、容量要素Ｃ２としてコンデンサ等の容量素子の代わりに寄生容量ＣＢＳが積極的に用いられ、当該容量素子の設置が省略されている。そのため、２次ローパスフィルタ回路Ｆ２は、容量要素Ｃ２としてコンデンサ等の容量素子が用いられる場合に比べ、回路構成の小型化が達成されている。

なお、２次ローパスフィルタＦ２は、１次ローパスフィルタＦ１より減衰傾斜の特性が高く、カットオフ周波数を高く設定することができる。そのため、２次ローパスフィルタＦ２においては、容量素子Ｃ１のサイズも比較的小さくすることが可能である。

図１１は、１次ローパスフィルタ回路Ｆ１の構成図である。本図に示すように、１次ローパスフィルタ回路Ｆ１は、ＮＰＮトランジスタＱ２及びＱ３と、抵抗素子Ｒ３と、容量要素Ｃ３と、を有している。

ＮＰＮトランジスタＱ２のベースは、１次ローパスフィルタ回路Ｆ１の入力端に接続されており、ＮＰＮトランジスタＱ２のコレクタには、電源電圧Ｖｃｃが供給されるようになっている。ＮＰＮトランジスタＱ２のエミッタは、抵抗素子Ｒ３を介して、ＮＰＮトランジスタＱ３のコレクタに接続されている。抵抗素子Ｒ３とＮＰＮトランジスタＱ３のコレクタとの接続ノードは、ＮＰＮトランジスタＱ３のベースに接続されるとともに、容量要素Ｃ３を介して接地されている。ＮＰＮトランジスタＱ３のエミッタは、１次ローパスフィルタ回路Ｆ１の出力端に接続されている。ＮＰＮトランジスタＱ３のエミッタと１次ローパスフィルタ回路Ｆ１の出力端との接続ノードからは、接地端に向けて定電流Ｉ２が流れるようになっている。

このように、１次ローパスフィルタ回路Ｆ１は、ＮＰＮトランジスタＱ２及びＱ３を用いたエミッタフォロア回路であると共に、抵抗Ｒ３と容量要素Ｃ３から成る１次ローパスフィルタとしても機能する。なお、フィルタ回路１１９においては、２段分の２次ローパスフィルタ回路Ｆ２により２ＶＢＥ分の電圧が増加（変化）するが、当該エミッタフォロア回路により、この変化した電圧が調整されるようになっている。１次ローパスフィルタ回路Ｆ１は、このように当該エミッタフォロア回路を用いて変化した電圧を調整する回路でありながら、更に抵抗素子Ｒ３や容量要素Ｃ３を利用してフィルタ機能を有するようにした回路であると言える。

図１２は、ＮＰＮトランジスタの内部構造を模式的に示す縦断面図である。図１２に示すように、ＮＰＮトランジスタにおいては、コレクタとサブストレートとの間に寄生容量ＣＣＳが生じる。この寄生容量ＣＣＳは、当該ＮＰＮトランジスタを有する等価回路上では、当該ＮＰＮトランジスタのコレクタと接地端の間に設けられた容量要素に相当する。

このことを利用し、１次ローパスフィルタ回路Ｆ１においては、容量要素Ｃ３として、ＮＰＮトランジスタＱ３の寄生容量ＣＣＳが用いられている。すなわち、図１１の破線で囲まれた部分は、１個のＮＰＮトランジスタによって実現されており、コンデンサ等の容量素子が別に設けられたものとはなっていない。

このように、１次ローパスフィルタ回路Ｆ１は、容量要素Ｃ３としてコンデンサ等の容量素子の代わりに寄生容量ＣＣＳが積極的に用いられ、当該容量素子の設置が省略されている。そのため、１次ローパスフィルタ回路Ｆ１は、容量要素Ｃ３としてコンデンサ等の容量素子が用いられる場合に比べ、回路構成の小型化が達成されている。

上述のように、フィルタ回路１１９は、複数のローパスフィルタ回路が直列に接続されている。そのため、フィルタ回路１１９は、ディスクリート部品としてのフィルタ回路と比べても殆ど遜色のない機能や特性を有し、大きなノイズ減衰の実現を可能する。なお、フィルタ回路１１９に設けられる１次ローパスフィルタ回路や２次ローパスフィルタ回路の個数等は、特に限定されない。例えば、フィルタ回路１１９には、３個以上の２次ローパスフィルタ回路が設けられても構わない。

そして更に、フィルタ回路１１９では、回路形成に要する容量要素として、トランジスタが有する寄生容量ＣＢＳや寄生容量ＣＣＳが積極的に用いられている。フィルタ回路１１９はこのような手法等によって回路構成の小型化が達成されており、スイッチ制御回路１１の面積増加を出来るだけ伴わずに、スイッチ制御回路１１に搭載可能となっている。

なお、フィルタ回路１１９においては、２次ローパスフィルタＦ２に各々含まれる抵抗素子Ｒ１及びＲ２によって生じる電圧降下を、１次ローパスフィルタＦ１の抵抗素子Ｒ３で修正することが可能である。そのため、フィルタ回路１１９においては、入力電圧と出力電圧の間のオフセットを抑えることが可能である。

＜第３実施形態＞
図１３は、スイッチ素子１２の誤オンが生じる原因を説明するための回路図である。先の第１、第２実施形態では、スイッチ素子１２のコレクタ電流Ｉｃ（エミッタ電流Ｉｅ）に応じた検出電圧（エミッタ電圧）Ｖｅが基準電圧Ｖｒｅｆよりも高くなると、トランジスタ１１４をオンしてゲート信号Ｓｇを引き下げる（分圧する）ことにより、スイッチ素子１２の導通度を下げて、スイッチ素子１２のコレクタ電流Ｉｃ（エミッタ電流Ｉｅ）を抑制する構成が採用されていた。このとき、電源電圧Ｖｃｃの印加端からトランジスタ１１４を介して接地端に至る経路を流れる電流を小さく絞るためには、その電流経路上に設けられた抵抗Ｒｂの抵抗値を高く設定しておく必要がある。

しかしながら、スイッチ素子１２には、図１３で示すように、帰還容量Ｃｒｅｓや入力容量Ｃｉｅｓが寄生しているので、スイッチ素子１２のコレクタやエミッタにノイズが重畳すると、これらの帰還容量Ｃｒｅｓや入力容量Ｃｉｅｓを介してスイッチ素子１２のゲートにノイズが回り込んでしまう。

このような状況において、抵抗Ｒｂの抵抗値を高く設定していると、スイッチ素子１２のゲート信号Ｓｇがノイズの影響を受けて変動しやすくなるので、スイッチ素子１２が意図せずに誤オンしてしまうおそれがあった。なお、抵抗Ｒｂの抵抗値を低く設定しておけば、スイッチ素子１２の誤オンを防止し得るが、その代償として消費電流が増加するという背反の問題があった。

図１４は、スイッチ制御回路１１の第３実施形態を示す回路図である。第３実施形態のスイッチ制御回路１１は、上側電圧ＶＨの印加端と下側電圧（ここでは接地電圧ＧＮＤ）の印加端との間に接続されてスイッチ素子１２のゲート信号Ｓｇを出力するトーテムポール出力段（１１２及び１１３）と、トーテムポール出力段（１１２及び１１３）を駆動するプリドライバ１１１と、スイッチ素子１２に流れるエミッタ電流Ｉｅ（コレクタ電流Ｉｃ）を監視して電流制限信号Ｓｄを生成する電流検出部１１６と、電流制限信号Ｓｄに応じて上側電圧ＶＨを可変制御する上側電圧生成部Ａと、を有する。

このように、第３実施形態のスイッチ制御回路１１は、基本的に先出の第１、第２実施形態と同様の構成であり、スイッチ素子１２のゲートと接地端との間に設けられていたトランジスタ１１４に代えて、上側電圧生成部Ａを設けた点に特徴を有している。そこで、第１、第２実施形態と同様の構成部分については、図２ないしは図７と同一の符号を付すことで重複した説明を割愛し、以下では、第３実施形態の特徴部分である上側電圧生成部Ａについて重点的に説明する。

図１５は、上側電圧生成部Ａの第１構成例を示す回路図である。本構成例の上側電圧生成部Ａは、抵抗Ａ１１〜Ａ１３と、Ｎチャネル型ＭＯＳ電界効果トランジスタＡ１４と、インピーダンス変換回路Ａ１５と、を含む。

抵抗Ａ１１〜Ａ１３は、一定の内部電圧Ｖｒｅｇ（例えば、温度特性のフラットなバンドギャップ電圧）の印加端と接地端との間に直列接続されている。抵抗Ａ１１と抵抗Ａ１２との接続ノードは、分圧電圧Ｖ１の出力端に相当し、インピーダンス変換回路Ａ１５を介して上側電圧ＶＨの印加端（トーテムポール出力段を形成するトランジスタ１１２のソース）に接続されている。抵抗Ａ１２と抵抗Ａ１３との接続ノードは、トランジスタＡ１４のドレインに接続されている。トランジスタＡ１４のソースは、接地端に接続されている。トランジスタＡ１４のゲートは、電流制限信号Ｓｄの印加端に接続されている。

上記構成から成る上側電圧生成部Ａにおいて、抵抗Ａ１１〜Ａ１３とトランジスタＡ１４は、電流制限信号Ｓｄに応じた分圧比で内部電圧Ｖｒｅｇを分圧することにより分圧電圧Ｖ１を生成する分圧回路に相当する。なお、分圧回路の消費電流を低減するためには、抵抗Ａ１１〜Ａ１３の抵抗値を十分高い値に設定することが望ましい。

電流制限信号Ｓｄがローレベル（電流非制限時の論理レベル）であるときには、トランジスタＡ１４がオフされて分圧電圧Ｖ１（延いては上側電圧ＶＨ）が高くなる。一方、電流制限信号Ｓｄがハイレベル（電流制限時の論理レベル）であるときには、トランジスタＡ１４がオンされて分圧電圧Ｖ１（延いては上側電圧ＶＨ）が低くなる。従って、電流制限時にはゲート信号Ｓｇのハイレベルを引き下げて、スイッチ素子１２のコレクタ電流Ｉｃ（エミッタ電流Ｉｅ）を所定の上限値以下に制限することができる。

インピーダンス変換回路Ａ１５は、分圧電圧Ｖ１の印加端と上側電圧ＶＨの印加端との間に接続されており、分圧回路（Ａ１１〜Ａ１４）の出力インピーダンスを低下させるように働く。なお、インピーダンス変換回路Ａ１５としては、図１５で示したようにボルテージフォロワを用いてもよいし、或いは、エミッタフォロワを用いてもよい。

図１６は、上側電圧生成部Ａの第２構成例を示す回路図である。本構成例の上側電圧生成部Ａは、抵抗Ａ２１〜Ａ２３と、Ｎチャネル型ＭＯＳ電界効果トランジスタＡ２４と、ｎｐｎ型バイポーラトランジスタＡ２５と、オペアンプＡ２６と、を含む。

トランジスタＡ２５のコレクタは、電源電圧Ｖｃｃの印加端に接続されている。トランジスタＡ２５のエミッタは、上側電圧ＶＨの印加端（トーテムポール出力段を形成するトランジスタ１１２のソース）に接続されている。トランジスタＡ２５のベースは、オペアンプＡ２６の出力端に接続されている。オペアンプＡ２６の非反転入力端（＋）は、内部電圧Ｖｒｅｇの印加端に接続されている。抵抗Ａ２１〜Ａ２３は、上側電圧ＶＨの印加端と接地端との間に直列接続されている。抵抗Ａ２１と抵抗Ａ２２との接続ノードは、分圧電圧Ｖ２の出力端に相当し、オペアンプＡ２６の反転入力端（−）に接続されている。抵抗Ａ２２と抵抗Ａ２３との接続ノードは、トランジスタＡ２４のドレインに接続されている。トランジスタＡ２４のソースは、接地端に接続されている。トランジスタＡ２４のゲートは、反転電流制限信号ＳｄＢ（電流制限信号Ｓｄの論理反転信号）の印加端に接続されている。なお、オペアンプＡ２６としては、出力インピーダンスの低いものを用いることが望ましい。

上記構成から成る上側電圧生成部Ａにおいて、オペアンプＡ２６は、内部電圧Ｖｒｅｇと分圧電圧Ｖ２とを一致（イマジナリーショート）させるようにトランジスタ２５を駆動する。また、抵抗Ａ２１〜Ａ２３とトランジスタＡ２４は、反転電流制限信号ＳｄＢ（延いては電流制限信号Ｓｄ）に応じた分圧比で上側電圧ＶＨを分圧することにより分圧電圧Ｖ２を生成する分圧回路に相当する。なお、分圧回路の消費電流を低減するためには、抵抗Ａ２１〜Ａ２３の抵抗値を十分高い値に設定することが望ましい。

反転電流制限信号ＳｄＢがハイレベル（電流非制限時の論理レベル）であるときには、トランジスタＡ２４がオンされて分圧電圧Ｖ２が低くなるので、上側電圧ＶＨを上げるようにトランジスタＡ２５が駆動される。一方、反転電流制限信号ＳｄＢがローレベル（電流制限時の論理レベル）であるときには、トランジスタＡ２４がオフされて分圧電圧Ｖ２が高くなるので、上側電圧ＶＨを引き下げるようにトランジスタＡ２５が駆動される。従って、電流制限時にはゲート信号Ｓｇのハイレベルを引き下げてスイッチ素子１２のコレクタ電流Ｉｃ（エミッタ電流Ｉｅ）を所定の上限値以下に制限することができる。

このように、第３実施形態のスイッチ制御回路１１によれば、第１、第２実施形態と異なり、消費電流の低減を目的として抵抗Ａ１１〜１３や抵抗Ａ２１〜２３の抵抗値を大きく設定しても、スイッチ素子１２のゲートを常に低インピーダンスとすることができる。従って、スイッチ素子１２のゲートにノイズが回り込んだとしても、ゲート信号Ｓｇに大きな電圧変動を生じ難くなるので、スイッチ素子１２の意図しない誤オンを防止することが可能となる。

図１７は、スイッチ素子１２のコレクタ電流Ｉｃ及びゲート信号Ｓｇの制限挙動を示す図である。電流制限を開始してからコレクタ電流Ｉｃが一定値に落ち着くまでのセトリング時間ｔｄが適切に調整されていれば、ゲート信号Ｓｇを所望の時定数で緩やかに制限することができる（実線ｂを参照）。しかしながら、セトリング時間ｔｄが短過ぎると、コレクタ電流Ｉｃに意図しないオーバーシュートが生じてゲート信号Ｓｇが急峻に制限されてしまい（実線ａを参照）、逆に、セトリング時間ｔｄが長過ぎると、コレクタ電流Ｉｃがなかなか上限値Ｉｌｍｔまで上昇せずゲート信号Ｓｇの制限が遅れてしまう（実線ｃを参照）。このように、セトリング時間ｔｄを適切に調整することは非常に重要である。

図１８は、上側電圧生成部Ａの第３構成例を示す回路図（要部のみ）である。第３構成例の上側電圧生成部Ａは、先出の第１、第２構成例を改良したものであり、トランジスタＡ１４（ないしはＡ２４）のゲートに印加される電流制限信号Ｓｄ（ないしは反転電流制限信号ＳｄＢ）を鈍らせるローパスフィルタ回路Ａ３０を含む点に特徴を有している。

ローパスフィルタ回路Ａ３０は、可変容量Ａ３１と可変抵抗Ａ３２から成るＣＲ時定数回路である。可変容量Ａ３１及び可変抵抗Ａ３２の具体的な回路構成としては、例えば、図１９で示すように、複数用意された容量素子や抵抗素子をレーザトリミングなどによって選択的に用いる構成を採用すればよい。

ＣＲ時定数を任意に調整することが可能なローパスフィルタ回路Ａ３０を用いれば、可変容量Ａ３１と可変抵抗Ａ３２の少なくとも一方の値を調整することにより、先述のセトリング時間ｔｄを任意に調整することができるので、ゲート信号Ｓｇを任意の時定数で緩やかに制限することが可能となる。

図２０は、スイッチ素子１２に流れるコレクタ電流Ｉｃの制限動作を説明するためのタイミングチャートであり、上から順番に、点火指示信号Ｓｃ、ゲート信号Ｓｇ、コレクタ電圧Ｖｃ、電流制限信号Ｓｄ、及び、コレクタ電流Ｉｃが描写されている。

時刻ｔ１〜ｔ２では、点火指示信号Ｓｃのハイレベル期間が短く、コレクタ電流Ｉｃが上限値Ｉｌｍｔに達していないので、電流制限信号Ｓｄはローレベルに維持されている。従って、ゲート信号Ｓｇのハイレベルは引き下げられることなく、通常レベルのままとなる。一方、時刻ｔ３〜ｔ５では、点火指示信号Ｓｃのハイレベル期間が長く、コレクタ電流Ｉｃが時刻ｔ４において上限値Ｉｌｍｔに達している。その結果、時刻ｔ４で電流制限信号Ｓｄがハイレベルに立ち上がり、ゲート信号Ｓｇのハイレベルが適切な時定数で引き下げられて、コレクタ電流Ｉｃが上限値Ｉｌｍｔに制限される。

＜第４実施形態＞
図２１は、エンジン点火装置１を備えた車両Ｘの第２構成例を示すブロック図である。第２構成例では、電子制御燃料噴射装置（ＥＦＩ［electronic fuel injection］）に対応すべく、スイッチ制御回路１１からＥＣＵ３に点火確認信号Ｓｆを送出する機能が盛り込まれている。

図２２Ａは、点火確認信号Ｓｆの第１生成例（コレクタ電圧検出型）を示すタイミングチャートであり、上から順番に、点火指示信号Ｓｃ、コレクタ電圧Ｖｃ、コレクタ電流Ｉｃ、及び、点火確認信号Ｓｆが描写されている。

スイッチ素子１２のオフ時（時刻ｔ１２、ｔ１４）に生じるコレクタ電圧Ｖｃの急上昇を検出して点火確認信号Ｓｆを生成する場合、コレクタ電圧検出回路には、非常に高耐圧（数百ボルト）が要求されるので、回路規模が不要に大型化するという問題があった。

図２２Ｂは、点火確認信号Ｓｆの第２生成例（コレクタ電流検出型）を示すタイミングチャートであり、上から順番に、点火指示信号Ｓｃ、コレクタ電圧Ｖｃ、コレクタ電流Ｉｃ、及び、点火確認信号Ｓｆが描写されている。

スイッチ素子１２のオン期間（時刻ｔ１１〜１２、及び、時刻ｔ１３〜ｔ１４）に流れるコレクタ電流Ｉｃ（エミッタ電流Ｉｅ）を閾値電流ＩｔｈＬ及びＩｔｈＨと比較して点火確認信号Ｓｆを生成する場合には、先出の第１〜第３実施形態でも示したように、コレクタ電流Ｉｃ（エミッタ電流Ｉｅ）を抵抗要素１３で電圧に変換し、検出電圧（エミッタ電圧）Ｖｅとして閾値電圧ＶｔｈＬ及びＶｔｈＨと比較する方式が一般的である。

ただし、数Ａ〜十数Ａのコレクタ電流Ｉｃ（エミッタ電流Ｉｅ）を数ｍΩの抵抗要素１３（ワイヤボンディング）に流した場合、検出電圧Ｖｅは、非常に微小な電圧値（数ｍＶ〜十数ｍＶ）となる。そのため、点火確認信号Ｓｆのパルス幅ｔｗに要求される仕様（規定値）を満たすためには、非常に精度の高い電圧比較回路が必要となる。なお、広く一般的に用いられているオペアンプ型の電圧比較回路は、差動対のオフセットに起因する誤差が大きく、コレクタ電流Ｉｃ（エミッタ電流Ｉｅ）の状態を正しく検出するには、その検出精度に課題があった。

図２３は、スイッチ制御回路１１の第４実施形態を示す回路図である。第４実施形態のスイッチ制御回路１１は、スイッチ素子１２のオン／オフ制御を行うドライバ部（プリドライバ１１１、トランジスタ１１２及び１１３、並びに、上側電圧生成部Ａ）と、スイッチ素子１２のオン時に流れるコレクタ電流Ｉｃ（エミッタ電流Ｉｅ）に応じた検出電圧Ｖｅを監視し、バイポーラトランジスタのＩｃ−Ｖｂｅ特性、または、電界効果トランジスタのＩｄ−Ｖｇｓ特性を利用して、検出電圧Ｖｅと複数の閾値電圧とを比較することにより、スイッチ素子１２に流れるコレクタ電流Ｉｃ（エミッタ電流Ｉｅ）の状態を検出する電流検出部Ｂと、を有する。

また、スイッチ制御回路１１は、先出の各種パッド１１ａ〜１１ｅに加えて、さらに、点火確認信号ＳｆをＥＣＵ３に出力するための信号出力パッド１１ｆと、電流検出部Ｂを接地端に接続するための第２接地用パッド１１ｇを有する。なお、信号出力パッド１１ｆは、外付けの抵抗素子を介してＥＣＵ３の電源電圧Ｖｄｄにプルアップされている。

このように、第４実施形態のスイッチ制御回路１１は、基本的に先出の第３実施形態と同様の構成であり、比較器１１６に代えて電流検出部Ｂを設けた点に特徴を有している。そこで、第３実施形態と同様の構成部分については、図１４と同一の符号を付すことで重複した説明を割愛し、以下では、第４実施形態の特徴部分である電流検出部Ｂについて重点的に説明する。

図２４は、電流検出部Ｂの第１構成例を示す回路図である。第１構成例の電流検出部Ｂは、ｎｐｎ型バイポーラトランジスタＢ１〜Ｂ６と、ｐｎｐ型バイポーラトランジスタＢ７〜Ｂ１３と、電流源Ｂ１４と、抵抗Ｂ１５〜Ｂ２４と、フリップフロップＢ２５と、Ｎチャネル型ＭＯＳ電界効果トランジスタＢ２６と、を含む。

トランジスタＢ１及びＢ２のベースは、いずれもトランジスタＢ１のコレクタに接続されている。トランジスタＢ１のエミッタは、抵抗Ｂ２２の第１端（第１閾値電圧ＶｔｈＬの印加端）に接続されている。抵抗Ｂ２２の第２端は、第２接地用パッド１１ｇ（接地電圧ＧＮＤの印加端）に接続されている。トランジスタＢ２のエミッタは、エミッタ電圧検出パッド１１ｂ（検出電圧Ｖｅの印加端）に接続されている。トランジスタＢ２のコレクタは、第１検出信号ＳＬの出力端に接続されている。

トランジスタＢ３及びＢ４のベースは、いずれもトランジスタＢ３のコレクタに接続されている。トランジスタＢ３のエミッタは、抵抗Ｂ２３の第１端（第２閾値電圧ＶｔｈＨ（＞ＶｔｈＬ）の印加端）に接続されている。抵抗Ｂ２３の第２端は、第２接地用パッド１１ｇに接続されている。トランジスタＢ４のエミッタは、エミッタ電圧検出パッド１１ｂに接続されている。トランジスタＢ４のコレクタは、第２検出信号ＳＨの出力端に接続されている。

トランジスタＢ５及びＢ６のベースは、いずれもトランジスタＢ５のコレクタに接続されている。トランジスタＢ５のエミッタは、抵抗Ｂ２４の第１端（第３閾値電圧Ｖｌｍｔ（＞ＶｔｈＨ）の印加端）に接続されている。抵抗Ｂ２４の第２端は、第２接地用パッド１１ｇに接続されている。トランジスタＢ５のエミッタは、エミッタ電圧検出パッド１１ｂに接続されている。トランジスタＢ５のコレクタは、電流制限信号Ｓｄの出力端に接続されている。なお、電流制限信号Ｓｄは上側電圧生成部Ａに送出されており、上側電圧生成部Ａを含むドライバ部は、先に説明した電流制限動作により、スイッチ素子１２に流れるコレクタ電流Ｉｃ（エミッタ電流Ｉｅ）を所定の上限値以下に制限する。

トランジスタＢ７〜Ｂ１３のベースは、いずれもトランジスタＢ７のコレクタに接続されている。トランジスタＢ７のコレクタは、電流源Ｂ１４を介して接地端に接続されている。トランジスタＢ７〜Ｂ１３のエミッタは、それぞれ、抵抗Ｂ１５〜Ｂ２１を介して電源電圧Ｖｃｃの印加端に接続されている。トランジスタＢ８〜Ｂ１３のコレクタは、それぞれ、トランジスタＢ１〜Ｂ６のコレクタに接続されている。これらの回路要素Ｂ７〜Ｂ２１は、トランジスタＢ１〜Ｂ６のコレクタに各々定電流を供給する電流源を形成する。

フリップフロップＢ２５は、第１検出信号ＳＬと第２検出信号ＳＨに応じてトランジスタＢ２６のオン／オフ制御を行う。具体的に述べると、フリップフロップＢ２５は、第１検出信号ＳＬの立上りエッジをトリガとしてトランジスタＢ２６をオンし、第２検出信号ＳＨの立上りエッジをトリガとしてトランジスタＢ２６をオフする。なお、同様の動作を実現し得る限り、フリップフロップＢ２５以外の論理回路を用いることも可能である。トランジスタＢ２６のドレインは、信号出力パッド１１ｆに接続されている。トランジスタＢ２６のソースは、接地端に接続されている。トランジスタＢ２６のゲートは、フリップフロップＢ２５の出力端に接続されている。これらの回路要素Ｂ２５及びＢ２６は、点火確認信号Ｓｆを生成して外部出力するオープンドレイン形式の信号出力部を形成する。

なお、トランジスタＢ１、Ｂ３、及び、Ｂ５のエミッタは、それぞれ抵抗Ｂ２２〜Ｂ２４を介して第２接地用パッド１１ｇ（接地電圧ＧＮＤの印加端）に共通接続されている。このような構成とすることにより、接地電圧ＧＮＤに重畳するノイズの影響を受けにくくなるので、電流検出部Ｂの検出精度を高めることが可能となる。

また、閾値電圧を定めるための抵抗Ｂ２２〜Ｂ２４としては、ワイヤボンディングを用いた抵抗要素１３との温度特性を一致させるべく、ＭＯＳ電界効果トランジスタのオン抵抗を利用するとよい。この点については、先出の第１、第２実施形態と同様であるため、重複した説明は割愛する。

次に、図２５及び図２６を参照しながら、電流検出部Ｂによる電流検出動作について詳細に説明する。図２５は、電流検出部Ｂの一部分（第１検出信号ＳＬの生成部分）を抜き出した部分回路図であり、図２６は、バイポーラトランジスタのＩｃ−Ｖｂｅ特性を示す図である。

カレントミラー段を形成するバイポーラトランジスタＢ１及びＢ２は、各々のコレクタに流れるコレクタ電流Ｉｃ１及びＩｃ２と、各々のベース・エミッタ間電圧Ｖｂｅ１及びＶｂｅ２との間に、図２６のＩｃ−Ｖｂｅ特性を持っており、ベース・エミッタ間電圧Ｖｂｅ１及びＶｂｅ２がオンスレッショルド電圧Ｖｔｈを上回らない限り、コレクタ電流Ｉｃ１及びＩｃ２を流さない。

ここで、トランジスタＢ１及びＢ２のベース電圧は、第１閾値電圧ＶｔｈＬよりもオンスレッショルド電圧Ｖｔｈだけ高い電圧値として定まる。従って、トランジスタＢ２のエミッタに印加される検出電圧Ｖｅが第１閾値電圧ＶｔｈＬよりも低いときには、トランジスタＢ２のベース・エミッタ間電圧Ｖｂｅ２がオンスレッショルド電圧Ｖｔｈよりも高くなるので、トランジスタＢ２がオン状態となり、トランジスタＢ２のコレクタにコレクタ電流Ｉｃ２が流れる。その結果、トランジスタＢ２のコレクタから引き出される第１検出信号ＳＬはローレベルとなる。逆に、検出電圧Ｖｅが第１閾値電圧ＶｔｈＬよりも高いときには、トランジスタＢ２のベース・エミッタ間電圧Ｖｂｅ２がオンスレッショルド電圧Ｖｔｈよりも低くなるので、トランジスタＢ２がオフ状態となる。その結果、第１検出信号ＳＬはハイレベルとなる。

トランジスタＢ１に流れるコレクタ電流Ｉｃ１の電流値をｉ１とし、抵抗Ｂ２２の抵抗値をｒ１とした場合、第１閾値電圧ＶｔｈＬは（ｉ１×ｒ１）で算出することができる。一方、スイッチ素子１２に流れるコレクタ電流Ｉｃの電流値をｉ２とし、抵抗要素１３の抵抗値をｒ２とした場合、検出電圧Ｖｅは（ｉ２×ｒ２）で算出することができる。

先にも述べたように、第１検出信号ＳＬの論理レベルは、検出電圧Ｖｅが第１閾値電圧ＶｔｈＬよりも高いか低いかに応じて切り替わる。従って、スイッチ素子１２のコレクタ電流Ｉｃが閾値電流ＩｔｈＬ（立ち上がり検出用の閾値レベル）まで上昇した時点で、ｉ１×ｒ１＝ｉ２×ｉ２となるようにコレクタ電流Ｉｃ１と抵抗Ｂ２２を設計しておけば、スイッチ素子１２に流れるコレクタ電流Ｉｃの立ち上がりを検出することができる。

なお、第２検出信号ＳＨと電流制限信号Ｓｄについても、上記と同様の動作によって生成されているので、重複した説明は割愛する。

このように、バイポーラトランジスタのＩｃ−Ｖｂｅ特性を利用した電流検出部Ｂであれば、オペアンプ型の電圧比較回路と異なり、差動対のオフセットに起因する誤差を生じないので、微小な検出電圧Ｖｅを精度良く検出することが可能となる。

また、電流検出部Ｂは、先出の図２４で示したように、バイポーラトランジスタのＩｃ−Ｖｂｅ特性を利用した上記の比較回路を３つ組み合わせた構成とされているので、コレクタ電流Ｉｃの３状態（立ち上がり状態、充電状態、及び、制限状態）を正確に検出することができる。

図２７は、電流検出部Ｂによる電流検出動作を説明するためのタイミングチャートであり、上から順に、検出電圧Ｖｅ、第１検出信号ＳＬ、第２検出信号ＳＨ、点火確認信号Ｓｆ、及び、電流制限信号Ｓｄが描写されている。

時刻ｔ２１において、検出電圧Ｖｅが第１閾値電圧ＶｔｈＬを上回ると、第１検出信号ＳＬがローレベルからハイレベルに立ち上がり、点火確認信号Ｓｆがハイレベルからローレベルに立ち下がる。

時刻ｔ２２において、検出電圧Ｖｅが第２閾値電圧ＶｔｈＨを上回ると、第２検出信号ＳＨがローレベルからハイレベルに立ち上がり、点火確認信号Ｓｆがローレベルからハイレベルに立ち上がる。

時刻ｔ２３において、検出電圧Ｖｅが第３閾値電圧Ｖｌｍｔを上回ると、電流制限信号Ｓｄがローレベルからハイレベルに立ち上がり、先述の電流制限動作が行われて、検出電圧Ｖｅが第３閾値電圧Ｖｌｍｔ近傍に制限される。

なお、電流検出部Ｂの検出精度は、オペアンプ型の比較回路よりも高いので、点火確認信号Ｓｆのパルス幅ｔｗに要求される仕様（規定値）を十分に満たすことが可能である。ただし、点火確認信号Ｓｆのパルス幅ｔｗは、接地電圧ＧＮＤに重畳するノイズの影響を受けやすいので、以下では、その対策について説明する。

図２８は、電流検出部Ｂの配線レイアウトを模式的に示す平面図である。本図で示したように、トランジスタＢ１のエミッタと第２接地用パッド１１ｇ（接地電圧ＧＮＤの印加端）との間を結ぶ配線Ｌ１と、トランジスタＢ３のエミッタと第２接地用パッド１１ｇとの間を結ぶ配線Ｌ３は、各々の配線長が同一値となるようにレイアウトされている。

このような配線レイアウトを採用することにより、接地電圧ＧＮＤに重畳するノイズを相殺することができるので、点火確認信号Ｓｆのパルス幅ｔｗに生じる変動を抑えることが可能となる。

また、トランジスタＢ２のエミッタとエミッタ電圧検出パッド１１ｂ（検出電圧Ｖｅの印加端）との間を結ぶ配線Ｌ２と、トランジスタＢ４のエミッタとエミッタ電圧検出パッド１１ｂとの間を結ぶ配線Ｌ４についても、各々の配線長が同一値となるようにレイアウトされている。

このような配線レイアウトを採用することにより、検出電圧Ｖｅに重畳するノイズについても相殺することができるので、点火確認信号Ｓｆのパルス幅ｔｗに生じる変動を抑えることが可能となる。

なお、図２８では、図示の便宜上、抵抗Ｂ２２〜Ｂ２４を各々チップ抵抗として描写したが、先にも述べたように、抵抗Ｂ２２〜Ｂ２４としては、ワイヤボンディングを用いた抵抗要素１３との温度特性を一致させるべく、ＭＯＳ電界効果トランジスタのオン抵抗を利用することもできる。

図２９は、イグナイタ１０における第２のフレーム実装例（第４実施形態への適用例）を示す平面図である。第１フレームＦＲ１ａ及びＦＲ１ｂは、カーバッテリ２に繋がるフレームである。第２フレームＦＲ２は、接地端（ＧＮＤ）に繋がるフレームである。第３フレームＦＲ３ａ及びＦＲ３ｂは、ＥＣＵ３に繋がるフレームである。第４フレームＦＲ４は、スイッチ素子１２のコレクタに繋がるフレームである。なお、第１フレームＦＲ１ａ及びＦＲ１ｂの間には、サージノイズ対策用のチップ抵抗Ｒが接続されている。また、第１フレームＦＲ１ａと第２フレームＦＲ２との間には、ＤＣカップリング用のチップコンデンサＣが接続されている。

スイッチ制御回路１１のゲート制御パッド１１ａと、スイッチ素子１２のゲートパッド１２ａとは、ワイヤＷ１を用いたワイヤボンディングによって接続されている。従って、スイッチ制御回路１１からスイッチ素子１２へのゲート信号Ｓｇの供給は、ワイヤＷ１を介してなされることになる。

スイッチ制御回路１１のエミッタ電圧検出パッド１１ｂと、スイッチ素子１２のエミッタパッド１２ｂとは、ワイヤＷ２を用いたワイヤボンディングによって接続されている。従って、スイッチ素子１２のエミッタから比較器１１６へのエミッタ電圧Ｖｅの出力は、ワイヤＷ２を介してなされることになる。

スイッチ素子１２のエミッタパッド１２ｂは、ワイヤＷ３を用いたワイヤボンディングによって、第２フレームＦＲ２に接続されている。従って、スイッチ素子１２のエミッタから出力されるエミッタ電流Ｉｅは、ワイヤＷ３を介して第２フレームＦＲ２へ流れることになる。なお、ワイヤＷ３が接地端にボンディングされる形態は、上述した形態には限定されない。例えば、スイッチ制御回路１１の接地用パッド１１ｃや第２接地用パッド１１ｇにボンディングされる形態であっても良い。

スイッチ制御回路１１の接地用パッド１１ｃは、ワイヤＷ４ａを用いたワイヤボンディングによって第２フレームＦＲ２に接続されている。

スイッチ制御回路１１の電源用パッド１１ｄは、ワイヤＷ５を用いたワイヤボンディングによって第１フレームＦＲ１ｂに接続されている。従って、カーバッテリ２からスイッチ制御回路１１への電力供給は、ワイヤＷ５を介してなされることになる。

スイッチ制御回路１１の信号入力パッド１１ｅは、ワイヤＷ６ａを用いたワイヤボンディングにより第３フレームＦＲ３ａに接続されている。従って、ＥＣＵ３からスイッチ制御回路１１への点火指示信号Ｓｃの供給は、ワイヤＷ６ａを介してなされることになる。

スイッチ制御回路１１の信号出力パッド１１ｆは、ワイヤＷ６ｂを用いたワイヤボンディングにより第３フレームＦＲ３ｂに接続されている。従って、スイッチ制御回路１１からＥＣＵ３への点火確認信号Ｓｆの供給は、ワイヤＷ６ｂを介してなされることになる。

スイッチ制御回路１１の第２接地用パッド１１ｇは、ワイヤＷ４ｂを用いたワイヤボンディングによって第２フレームＦＲ２に接続されている。なお、第２接地用パッド１１ｇを別途設けた理由は、先の図２８で説明した等長配線レイアウトを実現するためである。

図３０は、電流検出部Ｂの第２構成例を示す回路図である。第２構成例の電流検出部Ｂは、先出の第１構成例（図２４を参照）とほぼ同一の構成であり、バイポーラトランジスタＢ１〜Ｂ１３をＭＯＳ電界効果トランジスタＢ１’〜Ｂ１３’に置換したものである。

すなわち、第２構成例の電流検出部Ｂは、スイッチ素子１２のオン時に流れるコレクタ電流Ｉｃに応じた検出電圧Ｖｅを監視し、電界効果トランジスタのＩｄ−Ｖｇｓ特性（図３１を参照）を利用して、検出電圧Ｖｅと複数の閾値電圧とを比較することにより、スイッチ素子１２に流れるコレクタ電流Ｉｃの状態を検出する構成であると言える。

このように、バイポーラトランジスタを電界効果トランジスタに置き換えても、上記と同様の作用効果を享受することが可能である。また、第２構成例の電流検出部Ｂでは、トランジスタＢ７’〜Ｂ１３’の面積比を適宜設計することにより、各々に流れる電流の大きさを調整することができるので、第１構成例の抵抗Ｂ１５〜Ｂ２１（図２４を参照）を省略することもできる。

＜車両＞
図３２は、車両Ｘの一構成例を示す外観図である。本構成例の車両Ｘは、車載機器Ｘ１１〜Ｘ１７と、これらの車載機器Ｘ１１〜Ｘ１７に電力を供給するバッテリ（図３２では不図示）と、を搭載している。

車載機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニット（図１のＥＣＵ３に相当）である。車両Ｘに搭載されるエンジン点火装置１は、上記のエンジンコントロールユニットによって制御される。

車載機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。

車載機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。

車載機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power Steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。

車載機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。

車載機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、電動サンルーフ、電動シート、及び、エアコンなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。

車載機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザの任意で車両Ｘに装着される電子機器である。

＜その他の変形例＞
なお、上記実施形態では、イグナイタに組み込まれるスイッチ制御回路を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の用途に供されるスイッチ制御回路にも広く適用することが可能である。

また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明は、例えばイグナイタに利用することができる。

１ エンジン点火装置
２ カーバッテリ
３ ＥＣＵ
１０ イグナイタ
１１ スイッチ制御回路
１１ａ ゲート制御パッド
１１ｂ エミッタ電圧検出パッド
１１ｃ 接地用パッド
１１ｄ 電源用パッド
１１ｅ 信号入力パッド
１１ｆ 信号出力パッド
１１ｇ 第２接地用パッド
１１１ プリドライバ
１１２ Ｐチャネル型ＭＯＳ電界効果トランジスタ
１１３〜１１５ Ｎチャネル型ＭＯＳ電界効果トランジスタ
１１６ 比較器
１１７ 電圧源
１１８ 電流源
１１９ フィルタ回路
１２ スイッチ素子
１２ａ ゲートパッド
１２ｂ エミッタパッド
１３ 抵抗要素
２０ イグニッションコイル
２１ 一次側コイル
２２ 二次側コイル
３０ 点火プラグ
ＣＢＳ 寄生容量
ＣＣＳ 寄生容量
ＤＴ 電流検出回路
Ｆ１ １次ローパスフィルタ
Ｆ２、Ｆ２−１、Ｆ２−２ ２次ローパスフィルタ
Ｗ１〜Ｗ６ ワイヤ（ボンディングワイヤ）
Ａ 上側電圧生成部
Ａ１１〜Ａ１３、Ａ２１〜Ａ２３ 抵抗
Ａ１４、Ａ２４ Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ａ１５ インピーダンス変換回路
Ａ２５ ｎｐｎ型バイポーラトランジスタ
Ａ２６ オペアンプ
Ａ３０ ローパスフィルタ回路
Ａ３１ 可変容量
Ａ３２ 可変抵抗
Ｂ 電流検出部
Ｂ１〜Ｂ６ ｎｐｎ型バイポーラトランジスタ
Ｂ７〜Ｂ１３ ｐｎｐ型バイポーラトランジスタ
Ｂ１’〜Ｂ６’ Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｂ７’〜Ｂ１３’ Ｐチャネル型ＭＯＳ電界効果トランジスタ
Ｂ１４ 電流源
Ｂ１５〜Ｂ２４ 抵抗
Ｂ２５ フリップフロップ
Ｂ２６ Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｌ１〜Ｌ６ 配線
Ｘ 車両
Ｘ１１〜Ｘ１７ 車載機器

Claims (7)

1. スイッチ素子とスイッチ制御回路をパッケージングして成り、
   前記スイッチ制御回路は、
   前記スイッチ素子のオン／オフ制御を行うドライバ部と；
   前記スイッチ素子のオン時に流れる電流に応じた検出電圧を監視し、バイポーラトランジスタのＩｃ−Ｖｂｅ特性、または、電界効果トランジスタのＩｄ−Ｖｇｓ特性を利用して、前記検出電圧と複数の閾値電圧とを比較することにより、前記スイッチ素子に流れる電流の状態を検出する電流検出部と；
   接地端に接続される第１接地用パッドと；
   前記電流検出部を前記接地端に接続するために前記第１接地用パッドとは別に設けられた第２接地用パッドと；
   を有し、
   前記電流検出部は、
   ベースまたはゲートとコレクタまたはドレインが共通接続され、エミッタまたはソースが第１閾値電圧の印加端に接続された第１トランジスタと；
   ベースまたはゲートが前記第１トランジスタのベースまたはゲートに接続され、エミッタまたはソースが前記検出電圧の印加端に接続され、コレクタまたはドレインが第１検出信号の出力端に接続された第２トランジスタと；
   ベースまたはゲートとコレクタまたはドレインが共通接続され、エミッタまたはソースが前記第１閾値電圧よりも高い第２閾値電圧の印加端に接続された第３トランジスタと；
   ベースまたはゲートが前記第３トランジスタのベースまたはゲートに接続され、エミッタまたはソースが前記検出電圧の印加端に接続され、コレクタまたはドレインが第２検出信号の出力端に接続された第４トランジスタと；
   前記第１検出信号と前記第２検出信号に応じた状態確認信号を生成して外部出力する信号出力部と；
   を含み、
   前記第１トランジスタと前記第３トランジスタのエミッタまたはソースは、それぞれ、第１抵抗と第２抵抗を介して前記第２接地用パッドに共通接続されており、
   前記第１トランジスタのエミッタまたはソースと前記第２接地用パッドとの間を結ぶ第１配線、及び、前記第３トランジスタのエミッタまたはソースと前記第２接地用パッドとの間を結ぶ第３配線は、各々の配線長が同一値となるようにレイアウトされており、
   前記第１接地用パッドと前記第２接地用パッドは、隣り合っており、
   前記第１接地用パッドと前記第２接地用パッドは、それぞれ、第１ワイヤと第２ワイヤを介して前記接地端に繋がるフレームに共通接続されており、
   前記第１ワイヤと前記第２ワイヤは、前記スイッチ制御回路から離れるほど相互間の距離が大きくなるように非平行に敷設されている、
   ことを特徴とする半導体集積回路装置。
2. 前記電流検出部は、
   ベースまたはゲートとコレクタまたはドレインが共通接続され、エミッタまたはソースが前記第２閾値電圧よりも高い第３閾値電圧の印加端に接続された第５トランジスタと；
   ベースまたはゲートが前記第５トランジスタのベースまたはゲートに接続され、エミッタまたはソースが前記検出電圧の印加端に接続され、コレクタまたはドレインが電流制限信号の出力端に接続された第６トランジスタと；
   をさらに含み、
   前記ドライバ部は、前記電流制限信号に基づいて前記スイッチ素子に流れる電流を所定の上限値以下に制限することを特徴とする請求項１に記載の半導体集積回路装置。
3. 前記電流検出部は、前記第１〜第６トランジスタのコレクタまたはドレインに各々定電流を供給する電流源をさらに含むことを特徴とする請求項２に記載の半導体集積回路装置。
4. 前記第５トランジスタのエミッタまたはソースは、第３抵抗を介して前記第２接地用パッドに接続されていることを特徴とする請求項２または請求項３に記載の半導体集積回路装置。
5. 前記第２トランジスタのエミッタまたはソースと前記検出電圧の印加端との間を結ぶ第２配線、及び、前記第４トランジスタのエミッタまたはソースと前記検出電圧の印加端との間を結ぶ第４配線は、各々の配線長が同一値となるようにレイアウトされていることを特徴とする請求項１〜請求項４のいずれか一項に記載の半導体集積回路装置。
6. イグニッションコイルと、
   前記イグニッションコイルの一次側コイルに流れる電流をオン／オフさせるためのイグナイタとして動作する請求項１〜請求項５のいずれか一項に記載の半導体集積回路装置と、
   前記イグニッションコイルの二次側コイルに接続される点火プラグと、
   を有することを特徴とするエンジン点火装置。
7. 請求項６に記載のエンジン点火装置と、
   前記エンジン点火装置に電力を供給するカーバッテリと、
   前記エンジン点火装置を制御するエンジンコントロールユニットと、
   を有することを特徴とする車両。

Images