JP6006163B2 - ピーク検出回路 - Google Patents

ピーク検出回路 Download PDF

Info

Publication number
JP6006163B2
JP6006163B2 JP2013102809A JP2013102809A JP6006163B2 JP 6006163 B2 JP6006163 B2 JP 6006163B2 JP 2013102809 A JP2013102809 A JP 2013102809A JP 2013102809 A JP2013102809 A JP 2013102809A JP 6006163 B2 JP6006163 B2 JP 6006163B2
Authority
JP
Japan
Prior art keywords
terminal
voltage
input
power supply
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013102809A
Other languages
English (en)
Other versions
JP2014224687A (ja
Inventor
美和 武藤
美和 武藤
裕之 福山
裕之 福山
秀之 野坂
秀之 野坂
村田 浩一
浩一 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2013102809A priority Critical patent/JP6006163B2/ja
Publication of JP2014224687A publication Critical patent/JP2014224687A/ja
Application granted granted Critical
Publication of JP6006163B2 publication Critical patent/JP6006163B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Description

この発明は、光通信システム、無線通信システム等の受信器や受信増幅器において、広く用いられているピーク検出回路に関するものである。
従来より、光受信器、無線受信器において、入力信号の強度の検出や、自動利得制御を行うために必要となる信号の振幅検出の際に、ピーク検出回路が広く用いられている。
図18に従来のピーク検出回路の回路図を示す。このピーク検出回路200は、トランジスタTrhと、電圧保持用コンデンサCHと、バッファBFと、リセット回路RSとで構成されている。
このピーク検出回路200において、トランジスタTrhは、ベースが入力端子P1に接続され、コレクタが電源端子P2に接続され、エミッタがホールド端子P3に接続されている。電圧保持用コンデンサCHはトランジスタTrhのエミッタと接地端子P4との間に接続されている。リセット回路RSはホールド端子P3と接地端子P4との間に接続されている。バッファBFはホールド端子P3と出力端子P5との間に接続されている。
トランジスタTrhは、入力端子P1からの入力信号Vinに応じて電流ITrを流し、電圧保持用コンデンサCHを充電する。電圧保持用コンデンサCHは、トランジスタTrhを流れる電流ITrによって蓄えられた電荷Qを保持し、入力信号Vinのピーク値に応じた電圧を記憶する。
バッファBFでは、電圧保持用コンデンサCHによって保持されている電圧をモニタして出力端子P5に出力する一方、出力端子P5側からの影響がホールド端子P3の電位に及ばないようにする。バッファBFは、通常、図19に示すようなボルテージフォロワ回路や、図20に示すようなエミッタフォロワ回路などが用いられる。
リセット回路RSは、微小な電流を流すことにより、電圧保持用コンデンサCHに蓄えられた電荷Qを一定時間かけて逃がし、電圧保持用コンデンサCHが記憶する入力信号Vinのピーク値が時間とともに更新されることを可能とする。電圧保持用コンデンサCHが電圧を保持する時定数は、電圧保持用コンデンサCHの保持容量と、リセット電流Irによって決まる。この時定数は、入力信号Vinの周波数や回路の用途などに応じて適切に設定される。
理想的なバッファは、入力端子に電流が流れないが、現実のバッファは入力端子に微小な電流が流れる。したがって、リセット電流Irは、バッファBFの入力端子への入力電流とリセット回路RSを流れる電流の和になる。ピーク検出回路によっては、リセット回路RSを省略し、バッファBFの入力電流のみによって、電圧保持用コンデンサCHが電圧を保持する時定数を決めている場合もある。
次に、このピーク検出回路200の基本動作を説明する。入力信号Vinに応じて、トランジスタTrhに流れる電流ITrは下記(1)式で表される(Is:飽和電流、VT:熱電圧、VBE:ベースエミッタ間電圧)。
Tr=Is*exp(VBE/VT) ・・・・(1)
(1)式をVBEについて解くと、
BE=VTIn(ITr/Is) ・・・・(2)
となる。
まず、入力信号Vinがない状態を考える。この時、電圧保持用コンデンサCHに電流は流れないので、ITrはIrに等しい。このときのVBEをVBE0とすると、(2)式より、
BE0=VTIn(Ir/Is) ・・・・(3)
となる。
この状態では、入力信号Vinの電圧(入力電圧Vin)も、ホールド端子P3の電圧(ホールド端子電圧VH)も一定であり、その値をそれぞれVin0、VH0とする。VBE0とVin0、VH0との間には、
H0=Vin0−VBE0 ・・・・(4)
の関係がある。
(4)式は、ホールド端子電圧VHのバイアス電圧は、入力電圧Vinのバイアス電圧よりもVBE0だけ低いという、電気回路として当然の事実を示している。
〔VBE>VBE0の時〕
入力電圧Vinが入力により増加する場合には、ホールド端子電圧VHは電圧保持用コンデンサCHにより、その電圧値を保とうとするため、VBE>VBE0となる。それに伴い、(1)式よりITrは指数関数的に増加し、ITr>Irとなる。
電圧保持用コンデンサCHは、「ITr−Ir」により充電され、電荷Qが増加し、VH=Q/Cにより、ホールド端子電圧VHは増加する。ホールド端子電圧VHの増加は、VBE=VBE0となり、ITr=Irとなって、電圧保持用コンデンサCHの充電が終わるまで続く。
〔VBE<VBE0の時〕
入力電圧Vinが入力により減少する場合には、ホールド端子電圧VHは電圧保持用コンデンサCHにより、その電圧値を保とうとするため、VBE<VBE0となる。(1)式よりITrは指数関数的に減少し、ITr<Irとなる。
電圧保持用コンデンサCHは、「Ir−ITr」により放電し、電荷Qは減少する。しかし、「Ir−ITr」の値は非常に小さいので、ホールド端子電圧VHの減少は非常に緩やかである。このホールド端子電圧VHの減少は、再び入力電圧Vinが増加に転じ、VBE=VBE0となるまで続く。
図21に動作波形を示す。図21(a)は入力信号Vinの動作波形(入力電圧Vinの動作波形)、図21(b)はホールド端子電圧VHの動作波形である。
図21(a)に示されるような入力信号Vinを与えた場合、前述の説明のとおり、入力電圧Vinが増加する過程では、VBE>VBE0となり、ITrが指数関数的に増加して、電圧保持用コンデンサCHが「ITr−Ir」により充電される(動作領域I)。
ホールド端子電圧VHは「Vin−VBE0」まで増加していくので、入力電圧Vinのピーク値をxとすると、ホールド端子電圧VHのピーク値yは、
x−y=VBE0 ・・・・(5)
となる。
一方、入力電圧Vinが減少する過程では、VBE<VBE0となり、ITrは指数関数的に減少し、電圧保持用コンデンサCHは、「Ir−ITr」により放電する。しかし、「Ir−ITr」の値は非常に小さいので、ホールド端子電圧VHの減少は非常に緩やかであり、ホールド端子電圧VHはyに近い値を保つ(動作領域II)。
再び入力電圧Vinが増加に転じ、VBE>VBE0となると、再び電圧保持用コンデンサCHは充電される(動作領域III)。
このような過程の繰り返しにより、従来のピーク検出回路200は、ある一定時間内での入力信号Vinのピーク値に対応する電圧を出力することができるようになっている。なお、このピーク検出回路200と同様の回路は、例えば非特許文献1などにも示されている。
Robert.G. Meyer,「Low-Power Monolithic RF Peak Detector Analysis」, 1995,IEEE JOURNAL OF SOLID-STATE CIRCUIS,VOL.30, NO.1. P65〜67.
このようなピーク検出回路は、集積回路の一部として組み入れられていることが多い。集積回路を動作させるためには、集積回路の接地端子をパッケージ上の接地金属面(0V電位)に、集積回路の電源端子をパッケージの電源供給線(VCC電源)に、ボンディングワイヤ等を用いて接続する必要がある。
一般に、集積回路を安定動作させるため、パッケージの接地金属面は広く確保されており、これに対応して、集積回路上の接地端子の数は多く用意され、多数のボンディングワイヤを用いて接続できる。
一方、パッケージ上の電源供給線については、集積回路直近まで引き回せる配線の幅には制約がある上、パッケージのピン数に上限があるので数も限られ、接続に寄与できるボンディングワイヤの数も限定される。従って、集積回路側からみると、接地への配線(以下、接地配線と呼ぶ)のインピーダンス(主にインダクタンス成分:Lg)に比べ、電源への配線(以下、電源配線と呼ぶ)のインピーダンス(主にインダクタンス成分:Lc)はかなり大きくなってしまう(Lc≫Lg)。
ここで、従来のピーク検出回路200の基本動作を振り返ると、入力電圧Vinが減少する過程で電圧保持用コンデンサCHが放電し、ホールド端子電圧VHが下降する場合に流れる電流は、大きさが小さく、また変化も緩やかであるため低い周波数成分しか含まれない。
しかし、入力電圧Vinが増加する過程で電圧保持用コンデンサCHを充電し、ホールド端子電圧VHが上昇する場合に流れる電流は、大きさが大きく、また急速な充電がおきるため、高い周波数成分が含まれる。
この充電時の過渡的な電流Iは、集積回路の電源端子から電圧保持用コンデンサCHを介して接地端子に流れる(図22参照)。このため、過渡的な電流Iが、電源配線のインピーダンス(主にインダクタンスLc)や接地配線のインピーダンス(主にインダクタンスLg)上を流れると、これらインピーダンスの両端に電流Iに依存して電圧が発生する。
前述したように、接地配線のインピーダンス(主にインダクタンス成分:Lg)に比べ、電源配線のインピーダンス(主にインダクタンス成分:Lc)はかなり大きくなっているため、特に電源配線のインピーダンスに発生する電圧の大きさは大きい。このように、電源配線のインピーダンスに過渡的な電流Iによる電圧が発生すると、集積回路上の電源端子の電圧が、一定に保たれなくなる。
すなわち、従来のピーク検出回路200において、VCC電源から電源端子P2に接続された電源配線を介して流れる充電時の過渡的な電流Iは、入力信号Vinの大きさに依存して集積回路の電源端子電圧が揺らぐ現象の原因となる。このような集積回路の電源端子電圧の揺らぎは、回路の発振現象や、回路の信号波形の歪の原因となるため、極力抑圧する必要がある。
本発明は、このような課題を解決するためになされたもので、その目的とするところは、VCC電源から電源端子に接続された電源配線を介して流れる充電時の過渡的な電流の発生を抑え、電源端子電圧の揺らぎを生じにくくすることが可能なピーク検出回路を提供することにある。
このような目的を達成するために本発明は、入力端子と、電源端子と、ホールド端子とを備え、入力端子に与えられる入力信号の最大値を検出してこの最大値に応じた電圧をホールド端子に生じるピーク検出回路において、入力端子と接続された制御端子と、電源端子と接続された第1の端子とホールド端子と接続された第2の端子とを有し、制御端子に与えられる信号の大きさに応じて第1の端子と第2の端子との間を流れる電流を制御する制御手段と、電源端子とホールド端子との間に接続された電圧保持用コンデンサとを有し、入力端子は、第1の入力端子と第2の入力端子とを有し、制御手段は、第1の入力端子と接続されたベースと、電源端子と接続されたコレクタと、ホールド端子と接続されたエミッタとを有する第1のトランジスタと、第2の入力端子と接続されたベースと、電源端子と接続されたコレクタと、ホールド端子と接続されたエミッタとを有する第2のトランジスタとを有することを特徴とする。これにより、本発明では、充電時の過渡的な電流を電圧保持用コンデンサの正負電極間のみに流し、電源端子や接地端子を介して外部回路に流れ出ないようにして、接地配線のインピーダンス(主にインダクタンス成分:Lg)や、電源配線のインピーダンス(主にインダクタンス成分:Lc)の影響により、電源端子の電圧(VCC)や接地端子の電圧(GND)が揺らぐことをなくすことが可能となる。
本発明によれば、電源端子とホールド端子との間に電圧保持用コンデンサを接続するようにしたので、充電時の過渡的な電流を電圧保持用コンデンサの正負電極間のみに流し、電源端子や接地端子を介して外部回路に流れ出ないようにして、VCC電源から電源端子に接続された電源配線を介して流れる充電時の過渡的な電流の発生を抑え、電源端子電圧の揺らぎを生じにくくすることが可能となる。
本発明に係るピーク検出回路の第1の実施の形態(実施の形態1)の回路図である。 本発明に係るピーク検出回路の第2の実施の形態(実施の形態2)の回路図である。 ピーク検出回路を備えた受信増幅器のブロック図(受信増幅器の内部構成を単純化したブロック図)である。 図3に示した受信増幅器を動作させた場合の電源端子電圧(VCC)の時間変動を示す図である。 図3に示した受信増幅器の出力信号Vsoの波形を示す図である。 本発明に係るピーク検出回路の第3の実施の形態(実施の形態3)の回路図である。 実施の形態3のピーク検出回路の各部の動作波形を示す図である。 本発明に係るピーク検出回路の第4の実施の形態(実施の形態4)の回路図である。 実施の形態4のピーク検出回路における差動増幅器として用いる差動バッファ回路の一例を示す図である。 実施の形態4のピーク検出回路における差動増幅器として用いる差動バッファ回路の別の例を示す図である。 実施の形態4のピーク検出回路の各部の動作波形を示す図である。 本発明に係るピーク検出回路の第5の実施の形態(実施の形態5)の回路図である。 実施の形態5のピーク検出回路の各部の動作波形を示す図である。 PNPトランジスタを用いた場合の本発明に係るピーク検出回路の一例を示す図である。 ダイオードを用いた場合の本発明に係るピーク検出回路の一例を示す図である。 Nチャネルのディプリッション型FETを用いた場合の本発明に係るピーク検出回路の一例を示す図である。 Nチャネルのディプリッション型FETを用いた場合の本発明に係るピーク検出回路の別の例を示す図である。 従来のピーク検出回路の回路図である。 従来のピーク検出回路においてバッファとして用いられるボルテージフォロワ回路を示す図である。 従来のピーク検出回路においてバッファとして用いられるエミッタジフォロワ回路を示す図である。 従来のピーク検出回路の各部の動作波形を示す図である。 従来のピーク検出回路において充電時の過渡的な電流Iが電源端子から電圧保持用コンデンサCHを介して接地端子に流れる様子を示す図である。
以下、本発明を図面に基づいて詳細に説明する。なお、以下の説明では、本発明の権利範囲に含まれないものも実施の形態として記載されているが、ここでは全て実施の形態として説明する。
〔実施の形態1〕
図1に本発明に係るピーク検出回路の第1の実施の形態(実施の形態1)の回路図を示す。この実施の形態1のピーク検出回路101は、トランジスタTrhと、電圧保持用コンデンサCHとで構成されている。また、本実施の形態においては、バッファBFと、リセット回路RSとが設けられている。
このピーク検出回路101において、トランジスタTrhは、ベースが入力端子P1に接続され、コレクタが電源端子P2に接続され、エミッタがホールド端子P3に接続されている。電圧保持用コンデンサCHは電源端子P2とホールド端子P3との間に接続されている。バッファBFはホールド端子P3と出力端子P5との間に接続されている。また、リセット回路RSは電源端子P2とホールド端子P3との間に接続されている。なお、リセット回路RSは、後述するように、ホールド端子P3と接地端子P4との間に設けてもよい。
このピーク検出回路101では、入力電圧Vinが入力により増加する場合に、前記(1)式よりITrが指数関数的に増加し、電圧保持用コンデンサCHが充電される。しかし、このとき流れる電流ITrは、電圧保持用コンデンサCHの正負電極間のみを流れ、電源端子P2や接地端子P4を介して回路外部に流れ出ることはない。
このため、接地配線のインピーダンス(主にインダクタンス成分:Lg)や、電源配線のインピーダンス(主にインダクタンス成分:Lc)の影響により、電源端子P2の電圧(VCC)や接地端子P4の電圧(GND)が揺らぐことはなくなる。
なお、このピーク検出回路101では、図18に示した従来のピーク検出回路200とは異なり、電圧保持用コンデンサCHに蓄えられている電荷Qは減少する方向に充電される。しかし、電源端子P2の電圧VCCとホールド端子P3の電圧VHとの差が減少するように電荷Qが変化するので、ホールド端子P3の電圧VHは、図18に示した従来のピーク検出回路200と同様に増加する。
また、バッファBFのバイアス電流やリセット回路RSを流れる電流よりなるリセット電流Irは、大きさが小さく、変動も緩やかであるため、電源端子P2の電圧(VCC)や接地端子P4の電圧(GND)の揺らぎの原因とはならない。このため、前述したように、リセット回路RSは、ホールド端子P3と接地端子P4との間に設けてもよい。
以上説明したように、このピーク検出回路101では、入力端子P1に入力信号Vinが入力された場合に、入力電圧Vinが増加する過程において、電圧保持用コンデンサCHを充電し、ホールド端子電圧VHを上昇させるために流れる過渡的な電流ITrは、電圧保持用コンデンサCHの正負電極間のみを流れ、電源端子P2や接地端子P4を介して回路外部に流れ出ることはない。このため、接地配線のインピーダンス(主にインダクタンス成分:Lg)や、電源配線のインピーダンス(主にインダクタンス成分:Lc)の影響により、電源端子P2の電圧(VCC)や接地端子P4の電圧(GND)が入力信号Vinの大きさに依存して揺らぐ現象を抑制することが出来る。
〔実施の形態2〕
図2に本発明に係るピーク検出回路の第2の実施の形態(実施の形態2)の回路図を示す。この実施の形態2のピーク検出回路102は、トランジスタTrhと、電圧保持用コンデンサCHとで構成されている。また、本実施の形態においては、バッファBFが設けられている。
このピーク検出回路102において、トランジスタTrhは、ベースが入力端子P1に接続され、コレクタが電源端子P2に接続され、エミッタがホールド端子P3に接続されている。電圧保持用コンデンサCHは電源端子P2とホールド端子P3との間に接続されている。バッファBFはホールド端子P3と出力端子P5との間に接続されている。
なお、このピーク検出回路102において、リセット回路は明示的には示されていないが、ホールド端子P3はバッファBFの入力端子に接続されており、この入力端子はバッファBFの内部のトランジスタのベース端子等に接続されている。このため、バッファBFの入力端子には、わずかではあるが、バイアス電流が流れるので、電圧保持用コンデンサCHに溜まった電荷はバッファBFのバイアス電流として漏えいして、実効的にリセット回路があるのと同等の動作となる。
このピーク検出回路102においても、入力電圧Vinが入力により増加する場合に、前記(1)式よりITrは指数関数的に増加し、電圧保持用コンデンサCHが充電される。しかし、このとき流れる電流ITrは、電圧保持用コンデンサCHの正負電極間のみを流れ、電源端子P2や接地端子P4を介して回路外部に流れ出ることはない。このため、接地配線のインピーダンス(主にインダクタンス成分:Lg)や、電源配線のインピーダンス(主にインダクタンス成分:Lc)の影響により、電源端子P2の電圧(VCC)や接地端子P4の電圧(GND)が揺らぐことはなくなる。
図3にピーク検出回路を備えた受信増幅器のブロック図(受信増幅器の内部構成を単純化したブロック図)を示す。この受信増幅器10において、プリアンプ11は受信信号Vsiをある一定の利得で線形に増幅して出力する。後段アンプ12は、プリアンプ11の出力Vinを更に増幅し、出力信号Vsoとして出力する。この後段アンプ12は、一定利得の線形増幅器でもよいし、利得が可変の可変利得増幅器、出力振幅を一定に保つ機能を有する自動利得制御増幅器、出力振幅飽和特性を利用したリミッタ増幅器でもよい。
ピーク検出回路13は、プリアンプ11の出力Vinを入力とし、ピーク検出信号Voutを出力する。プリアンプ11は一定の利得で線形増幅しているので、ピーク検出信号Voutは、受信信号Vsiの入力振幅の大きさを反映した電圧値となっている。この受信増幅器10では、ピーク検出回路13として、本発明のピーク検出回路(例えば、実施の形態2のピーク検出回路102)が用いられている。
図4は、図3に示した受信増幅器10を動作させた場合の電源端子電圧(VCC)の時間変動を示したものである。点線が従来のピーク検出回路を用いた場合であり、実線が本発明のピーク検出回路を用いた場合である。本発明のピーク検出回路を用いると、電源端子電圧(VCC)の振動が大幅に低減されていることがわかる。
図5は、図3に示した受信増幅器10の出力信号Vsoの動作波形である。点線が従来例のピーク検出回路を用いた場合の出力信号Vsoの動作波形であり、実線が本発明のピーク検出回路を用いた場合の出力信号Vsoの動作波形である。従来例のピーク検出回路を用いた場合の出力信号Vsoの動作波形は、電源端子電圧(VCC)が時間変動することにより歪んでしまうが、本発明のピーク検出回路を用いた場合の出力信号Vsoの動作波形は、電源端子電圧(VCC)の時間変動が極めて小さいため、歪がほとんど生じていないことがわかる。
〔実施の形態3〕
図6に本発明に係るピーク検出回路の第3の実施の形態(実施の形態3)の回路図を示す。この実施の形態3のピーク検出回路103は、第1のトランジスタTrh1と、第2のトランジスタTrh2と、電圧保持用コンデンサCHとで構成されている。また、本実施の形態においては、バッファBFが設けられている。また、入力端子は、第1の入力端子P11と第2の入力端子P12とに分かれている。
このピーク検出回路103において、第1のトランジスタTrh1はベースが入力端子P11に接続され、コレクタが電源端子P2に接続され、エミッタがホールド端子P3に接続されている。第2のトランジスタTrh2はベースが入力端子P12に接続され、コレクタが電源端子P2に接続され、エミッタがホールド端子P3に接続されている。電圧保持用コンデンサCHは電源端子P2とホールド端子P3との間に接続されている。バッファBFはホールド端子P3と出力端子P5との間に接続されている。
このピーク検出回路103では、ピーク検出回路102(図2)とは異なり、入力信号として差動信号が入力される。この例では、第1の入力端子P11に差動信号の非反転信号Vtが入力され、第2の入力端子P12に差動信号の反転信号Vcが入力される。
このピーク検出回路103においては、非反転信号Vtが増加する場合に、ITr1は指数関数的に増加し、電圧保持用コンデンサCHが充電される。逆に、非反転信号Vtが減少する場合には、反転信号Vcが増加して、ITr2が指数関数的に増加し、電圧保持用コンデンサCHが充電される。
電流ITr1、電流ITr2のいずれも、電圧保持用コンデンサCHの正負電極間のみを流れ、電源端子P2や接地端子P4を介して回路外部に流れ出ることはない。このため、接地配線のインピーダンス(主にインダクタンス成分:Lg)や、電源配線のインピーダンス(主にインダクタンス成分:Lc)の影響により、電源端子P2の電圧(VCC)や接地端子P4の電圧(GND)が揺らぐことはない。
図7に動作波形を示す。図7(a)は差動信号(非反転信号Vtおよび反転信号Vc)の動作波形(差動入力電圧(非反転信号電圧Vt,反転信号電圧Vc)の動作波形)、図7(b)はホールド端子電圧VHの動作波形である。
図7(a)に示されるような差動信号(非反転信号Vtおよび反転信号Vc)を与えた場合、非反転信号電圧Vtが増加する過程では、トランジスタTrh1のVBEはVBE>VBE0となり、ITr1は指数関数的に増加する。他方、反転信号電圧Vcは減少するので、トランジスタTrh2のVBEはVBE<VBE0となり、ITr2は指数関数的に減少する。電圧保持用コンデンサCHは 「ITr1+ITr2−Ir」により充電されるが、主たる電流の寄与はITr1による。ホールド端子電圧VHは「Vt−VBE0」まで増加していくので、非反転信号電圧Vtがピーク値xに達すると、ホールド端子電圧VHはそのピーク値xに応じた値yとなる(動作領域I)。この場合、電圧保持用コンデンサCHの電荷Qの値は減少する。
ホールド端子電圧VHがいったんピーク値xに対応した値yに達し、非反転信号電圧Vtがピーク値xから減少していくと、トランジスタTrh1、Trh2のいずれのVBEに対しても、VBE<VBE0となる状態となる。この状態では、電圧保持用コンデンサCHは、「Ir−ITr1−ITr2」により放電する。しかし、「Ir−ITr1−ITr2」の値は非常に小さいので、ホールド端子電圧VHの減少は非常に緩やかであり、ホールド端子電圧VHはほぼyに近い値を保つ(動作領域II)。この場合、電圧保持用コンデンサCHの電荷Qの値は増加する。
更に非反転信号電圧Vtが減少していくと、ITr1は指数関数的に減少していくが、逆に反転信号電圧Vcは増加し、ITr2は指数関数的に増加していく。その結果、トランジスタTrh2のVBEがVBE>VBE0となると、電圧保持用コンデンサCHは「ITr1+ITr2−Ir」により再び充電される(動作領域III)。なお、この状態での主たる電流の寄与はITr2である。また、この場合、電圧保持用コンデンサCHの電荷Qの値は減少する。
このような過程の繰り返しにより、ある一定時間内での入力信号(差動信号(Vt,Vc))のピーク値に対応する電圧を出力することができる。このピーク検出回路103では、上述したように非反転信号電圧Vtと反転信号電圧Vcのピーク値に応じたホールド端子電圧VHを出力する為、単相入力信号に比べ、2倍の頻度でピークホールド動作を行うことができ、ホールド端子電圧VHの収束が早いという利点がある。
〔実施の形態4〕
図8に本発明に係るピーク検出回路の第4の実施の形態(実施の形態4)の回路図を示す。この実施の形態4のピーク検出回路104は、トランジスタTrhと、トランジスタTraと、抵抗Rと、電圧保持用コンデンサCHと、コンデンサCAと、差動増幅器OPとで構成されている。
このピーク検出回路104において、トランジスタTrhは、ベースが入力端子P1に接続され、コレクタが電源端子P2に接続され、エミッタがホールド端子P3に接続されている。電圧保持用コンデンサCHは電源端子P2とホールド端子P3との間に接続されている。抵抗Rは入力端子P1と平均値端子P6との間に接続されている。コンデンサCAは電源端子P2と平均値端子P6との間に接続されている。すなわち、入力端子P1に抵抗Rの一端が接続され、抵抗Rの他端と電源端子P2との間にコンデンサCAが接続されている。この抵抗RとコンデンサCAとによってローパスフィルタが構成されている。
トランジスタTraはベースが平均値端子P6に接続され、コレクタが電源端子P2に接続されている。差動増幅器OPは、非反転入力端子P7と反転入力端子P8とを備え、非反転入力端子P7がホールド端子P3に接続され、反転入力端子P8がトランジスタTraのエミッタに接続されている。
トランジスタTrhは、入力信号Vinに応じて電流ITrを流し、電圧保持用コンデンサCHを充電する。電圧保持用コンデンサCHは、トランジスタTrhを流れる電流ITrによって蓄えられた電荷Qを保持し、入力信号Vinのピーク値に応じた電圧を記憶する。抵抗RとコンデンサCAはローパスフィルタを構成し、入力信号Vinの平均値、すなわちDC成分を検出する。
トランジスタTraは平均値端子P6の電圧(平均値端子電圧)VAからVBE0だけ低い電圧をエミッタに出力する。差動増幅器OPは、ホールド端子電圧VHを非反転入力端子P7への電圧(非反転入力電圧)Vdtとし、トランジスタTraのエミッタの電圧とを反転入力端子P8への電圧(反転入力電圧)Vdcとし、非反転入力電圧Vdtと反転入力電圧Vdcとの差をモニタして増幅し、出力端子P5に出力電圧Voutとして出力する。更に、出力端子P5側からの影響がホールド端子電圧VH、およびトランジスタTraのエミッタの電圧に及ばないようにする。差動増幅器OPとしては、通常、図9、図10に示すような差動バッファ回路などが用いられる。
このピーク検出回路104においても、入力電圧Vinが入力により増加する場合に、前記(1)式よりITrは指数関数的に増加し、電圧保持用コンデンサCHが充電される。しかし、このとき流れる電流ITrは、電圧保持用コンデンサCHの正負電極間のみを流れ、電源端子P2や接地端子P4を介して回路外部に流れ出ることはない。このため、接地配線のインピーダンス(主にインダクタンス成分:Lg)や、電源配線のインピーダンス(主にインダクタンス成分:Lc)の影響により、電源端子P2の電圧(VCC)や接地端子P4の電圧(GND)が揺らぐことはなくなる。
図11に動作波形を示す。図11(a)は入力信号Vinの動作波形(入力電圧Vinの動作波形)、図11(b)はホールド端子電圧VH(非反転入力電圧Vdt)の動作波形、図11(c)は平均値端子電圧VAおよび反転入力電圧Vdcの動作波形、図11(d)は出力電圧Voutの動作波形である。
図11(a)に示されるような入力信号Vinを与えた場合、入力電圧Vinが増加する過程では、トランジスタTrhのVBEが、VBE>VBE0となり、ITrが指数関数的に増加して、電圧保持用コンデンサCHが「ITr−Ir」により充電される。ホールド端子電圧VHは「Vin−VBE0」まで増加していくので、入力電圧Vinのピーク値をxとすると、ホールド端子電圧VHはそのピーク値xに応じた値y(y=x−VBE0)となる(動作領域I)。この場合、電圧保持用コンデンサCHの電荷Qの値は減少する。
ホールド端子電圧VHがいったんピーク値xに対応した値yに達し、入力電圧Vinがピーク値xから減少していくと、VBE<VBE0となり、ITrは指数関数的に減少し、電圧保持用コンデンサCHは、「Ir−ITr」により放電する。この場合、電圧保持用コンデンサCHの電荷Qの値は増加する。しかし、「Ir−ITr」の値は非常に小さいので、ホールド端子電圧VHの減少は非常に緩やかであり、ホールド端子電圧VHはほぼyに近い値を保つ(動作領域II)。
再び入力電圧Vinが増加に転じ、VBE>VBE0となると、再び電圧保持用コンデンサCHは充電される(動作領域III)。この場合、電圧保持用コンデンサCHの電荷Qの値は減少する。
このような過程の繰り返しにより、ホールド端子電圧VHは、ある一定時間内での入力信号Vinのピーク値に対応する電圧に到達する。
一方、平均値端子P6にはコンデンサCAと抵抗Rとからなるローパスフィルタにより、入力電圧Vinの平均値Vin0が出力されている。差動増幅器OPの反転入力端子P8には、トランジスタTraにより、入力電圧Vinの平均値Vin0からVBE0だけ低い電圧が反転入力電圧Vdcとして入力される。
従って、差動増幅器OPは、非反転入力電圧Vdt(ホールド端子電圧VH)と反転入力電圧Vdcとの差として「x−Vin0」を増幅して出力することになる。これにより、入力信号Vinの振幅値に応じた電圧として、出力電圧Voutが出力端子P5より出力されるものとなる。
また、このピーク検出回路104の回路構成では以下の効果も奏する。このピーク検出回路104を用いれば、入力信号Vinの大きさに依存して電源端子電圧(VCC)が変動することを抑圧することができるが、同一集積回路内の他の回路ブロックの影響により電源端子電圧(VCC)が変動する場合もある。このピーク検出回路104の構成では、電圧保持用コンデンサCHに蓄積されている電荷Qにより、電源端子電圧VCCとホールド端子電圧VHとの電圧の差が保持されるので、この場合、ホールド端子電圧VHの電圧は、電源端子電圧VCCと同様に一定の電圧の差をもって変動する。しかし、平均値端子電圧VAも、同様の機構により、電源端子電圧VCCと同様に一定の電圧の差をもって変動するので、差動増幅器OPの出力は電源端子電圧VCCの変動分が相殺される。このため、出力電圧Voutに、もはや電源端子電圧VCCの変動の影響は生じない、という利点が生じる。
〔実施の形態5〕
図12に本発明に係るピーク検出回路の第5の実施の形態(実施の形態5)の回路図を示す。この実施の形態5のピーク検出回路105は、第1のトランジスタTrh1と、第2のトランジスタTrh2、トランジスタTraと、第1の抵抗R1と、第2の抵抗R2と、電圧保持用コンデンサCHと、コンデンサCAと、差動増幅器OPとで構成されている。また、入力端子は、第1の入力端子P11と第2の入力端子P12とに分かれている。
このピーク検出回路105において、第1のトランジスタTrh1は、ベースが入力端子P11に接続され、コレクタが電源端子P2に接続され、エミッタがホールド端子P3に接続されている。第2のトランジスタTrh2は、ベースが入力端子P12に接続され、コレクタが電源端子P2に接続され、エミッタがホールド端子P3に接続されている。電圧保持用コンデンサCHは電源端子P2とホールド端子P3との間に接続されている。
第1の抵抗R1は入力端子P11と平均値端子P6との間に、第2の抵抗R2は入力端子P12と平均値端子P6との間に接続されており、抵抗R1とR2との抵抗値は等しくされている。コンデンサCAは電源端子P2と平均値端子P6との間に接続されている。すなわち、入力端子P11に抵抗R1の一端が接続され、入力端子P12に抵抗R2の一端が接続され、抵抗R1の他端と対向R2の他端との接続点と電源端子P2との間にコンデンサCAが接続されている。この抵抗R1およびR2とコンデンサCAとによってローパスフィルタが構成されている。
トランジスタTraはベースが平均値端子P6に接続され、コレクタが電源端子P2に接続されている。差動増幅器OPは、非反転入力端子P7と反転入力端子P8とを備え、非反転入力端子P7がホールド端子P3に接続され、反転入力端子P8がトランジスタTraのエミッタに接続されている。
トランジスタTraは平均値端子P6の電圧(平均値端子電圧)VAからVBE0だけ低い電圧をエミッタに出力する。差動増幅器OPは、ホールド端子電圧VHを非反転入力端子P7への電圧(非反転入力電圧)Vd1とし、トランジスタTraのエミッタの電圧とを反転入力端子P8への電圧(反転入力電圧)Vd2とし、非反転入力電圧Vd1と反転入力電圧Vd2との差をモニタして増幅し、出力端子P5に出力電圧Voutとして出力する。更に、出力端子P5側からの影響がホールド端子電圧VH、およびトランジスタTraのエミッタの電圧に及ばないようにする。
このピーク検出回路105には、ピーク検出回路103(図6)と同様に、入力信号として差動信号が入力される。この例では、第1の入力端子P11に差動信号の非反転信号Vtが入力され、第2の入力端子P12に差動信号の反転信号Vcが入力される。
このピーク検出回路105でも、ピーク検出回路103と同様に、非反転信号Vtが増加する場合に、ITr1は指数関数的に増加し、電圧保持用コンデンサCHが充電される。逆に、非反転信号Vtが減少する場合には、反転信号Vcが増加して、ITr2が指数関数的に増加し、電圧保持用コンデンサCHが充電される。
電流ITr1、電流ITr2のいずれも、電圧保持用コンデンサCHの正負電極間のみを流れ、電源端子P2や接地端子P4を介して回路外部に流れ出ることはない。このため、接地配線のインピーダンス(主にインダクタンス成分:Lg)や、電源配線のインピーダンス(主にインダクタンス成分:Lc)の影響により、電源端子P2の電圧(VCC)や接地端子P4の電圧(GND)が揺らぐことはない。
図13に動作波形を示す。図13(a)は差動信号(非反転信号Vtおよび反転信号Vc)の動作波形(差動入力電圧(非反転信号電圧Vt,反転信号電圧Vc)の動作波形)、図13(b)はホールド端子電圧VH(非反転入力電圧Vd1)の動作波形、図13(c)は平均値端子電圧VAおよび反転入力電圧Vd2の動作波形、図13(d)は出力電圧Voutの動作波形である。
図13(a)に示されるような差動信号(非反転信号Vtおよび反転信号Vc)を与えた場合、非反転信号電圧Vtが増加する過程では、トランジスタTrh1のVBEはVBE>VBE0となり、ITr1は指数関数的に増加する。他方、反転信号電圧Vcは減少するので、トランジスタTrh2のVBEはVBE<VBE0となり、ITr2は指数関数的に減少する。電圧保持用コンデンサCHは 「ITr1+ITr2−Ir」により充電されるが、主たる電流の寄与はITr1による。ホールド端子電圧VHは「Vt−VBE0」まで増加していくので、非反転信号電圧Vtがピーク値xに達すると、ホールド端子電圧VHはそのピーク値xに応じた値yとなる(動作領域I)。この場合、電圧保持用コンデンサCHの電荷Qの値は減少する。
ホールド端子電圧VHがいったんピーク値xに対応した値yに達し、非反転信号電圧Vtがピーク値xから減少していくと、トランジスタTrh1、Trh2のいずれのVBEに対しても、VBE<VBE0となる状態となる。この状態では、電圧保持用コンデンサCHは、「Ir−ITr1−ITr2」により放電する。しかし、「Ir−ITr1−ITr2」の値は非常に小さいので、ホールド端子電圧VHの減少は非常に緩やかであり、ホールド端子電圧VHはほぼyに近い値を保つ(動作領域II)。この場合、電圧保持用コンデンサCHの電荷Qの値は増加する。
更に非反転信号電圧Vtが減少していくと、ITr1は指数関数的に減少していくが、逆に反転信号電圧Vcは増加し、ITr2は指数関数的に増加していく。その結果、トランジスタTrh2のVBEがVBE>VBE0となると、電圧保持用コンデンサCHは「ITr1+ITr2−Ir」により再び充電される(動作領域III)。なお、この状態での主たる電流の寄与はITr2である。また、この場合、電圧保持用コンデンサCHの電荷Qの値は減少する。
このような過程の繰り返しにより、ホールド端子電圧VHは、ある一定時間内での入力信号(差動信号(Vt,Vc))のピーク値に対応する電圧に到達する。
一方、平均値端子P6にはコンデンサCAと抵抗R1およびR2とからなるローパスフィルタにより、非反転信号電圧Vtと反転信号電圧Vcの同相成分の平均値Vin0が出力されている。抵抗R1と抵抗R2の抵抗値を等しく選んでいるので、差動入力信号VtとVcの差動成分は平均値端子P6に影響を与えない。差動増幅器OPの反転入力端子P8には、トランジスタTraにより、非反転信号電圧Vtと反転信号電圧Vcの平均値Vin0からVBE0だけ低い電圧が反転入力電圧Vd2として入力される。
従って、差動増幅器OPは、非反転入力電圧Vd1(ホールド端子電圧VH)と反転入力電圧Vd2との差として「x−Vin0」を増幅して出力する。これにより、入力信号(差動信号(Vt,Vc))の振幅値に応じた電圧として、出力電圧Voutが出力端子P5より出力されるものとなる。
このピーク検出回路105では、ピーク検出回路103(図6)と同様に、非反転信号電圧Vtと反転信号電圧Vcの振幅値に応じたホールド端子電圧VHを出力する為、単相入力信号に比べ、2倍の頻度でピークホールド動作を行うことができ、ホールド端子電圧の収束が早いという利点がある。
また、このピーク検出回路105では、ピーク検出回路104(図8)と同様に、以下の効果も奏する。すなわち、このピーク検出回路105を用いれば、入力信号(差動信号(Vt,Vc))の大きさに依存して電源端子電圧(VCC)が変動することを抑圧することができるが、同一集積回路内の他の回路ブロックの影響により電源端子電圧(VCC)が変動する場合もある。このピーク検出回路105の構成では、電圧保持用コンデンサCHに蓄積されている電荷Qにより、電源端子電圧VCCとホールド端子電圧VHとの電圧の差が保持されるので、この場合、ホールド端子電圧VHの電圧は、電源端子電圧VCCと同様に一定の電圧の差をもって変動する。しかし、平均値端子電圧VAも、同様の機構により、電源端子電圧VCCと同様に一定の電圧の差をもって変動するので、差動増幅器OPの出力は電源端子電圧VCCの変動分が相殺される。このため、出力電圧Voutに、もはや電源端子電圧VCCの変動の影響は生じない、という利点が生じる。
以上の実施の形態の説明では、トランジスタTrhにNPNバイポーラトランジスタを用いた例を示したが、本発明はこれに限るものではない。例えば、Nチャネルのエンハンスメント型FETに置き換えても同様の効果を得ることができる。更に、NPNバイポーラトランジスタやNチャネルのエンハンスメント型FETを、PNPバイポーラトランジスタやPチャネルのエンハンスメント型FETに置き換え、電源端子の電圧の極性を正から負に置き換えても同様の効果を得ることができる。
また、トランジスタTrhの代わりに、バッファとダイオードの組み合わせを利用しても同様の効果を得ることができる。この場合、ダイオードは、ショットキー型ダイオード、PN接合型ダイオード、バイポーラトランジスタのいずれか2端子のPN接合を利用したダイオード、FETのゲートを利用したダイオード等を利用して実現することができる。また、ダイオードを利用することにより、NチャネルあるいはPチャンネルのディプリッション型FETを利用しても同様の効果が得られる回路を構成することができるようになる。
図14にPNPトランジスタを用いた場合の本発明に係るピーク検出回路の一例を示す。図15にダイオードを用いた場合の本発明に係るピーク検出回路の一例を示す。図16にNチャネルのディプリッション型FETを用いた場合の本発明に係るピーク検出回路の一例を示す。図17にNチャネルのディプリッション型FETを用いた場合の本発明に係るピーク検出回路の別の例を示す。図16のピーク検出回路ではダイオードD1を用いているが、図17のピーク検出回路では、ダイオードD1の代わりに、FETのゲートを利用したダイオードを使用している。
〔実施の形態の拡張〕
以上、実施の形態を参照して本発明を説明したが、本発明は上記の実施の形態に限定されるものではない。本発明の構成や詳細には、本発明の技術思想の範囲内で当業者が理解し得る様々な変更をすることができる。
Trh,Trh1,Trh2,Tra…トランジスタ、CH…電圧保持用コンデンサ、BF…バッファ、RS…リセット回路、OP…差動増幅器、CA…コンデンサ、R,R1,R2…抵抗、P1,P11,P12…入力端子、P2…電源端子、P3…ホールド端子、P4…接地端子、P5…出力端子、P6…平均値端子、P7…非反転入力端子、P8…反転入力端子、101〜105…ピーク検出回路。

Claims (3)

  1. 入力端子と、電源端子と、ホールド端子とを備え、前記入力端子に与えられる入力信号の最大値を検出してこの最大値に応じた電圧を前記ホールド端子に生じるピーク検出回路において、
    前記入力端子と接続された制御端子と、前記電源端子と接続された第1の端子と前記ホールド端子と接続された第2の端子とを有し、前記制御端子に与えられる信号の大きさに応じて前記第1の端子と前記第2の端子との間を流れる電流を制御する制御手段と、
    前記電源端子と前記ホールド端子との間に接続された電圧保持用コンデンサとを有し、
    前記入力端子は、
    第1の入力端子と第2の入力端子とを有し、
    前記制御手段は、
    前記第1の入力端子と接続されたベースと、前記電源端子と接続されたコレクタと、前記ホールド端子と接続されたエミッタとを有する第1のトランジスタと、
    前記第2の入力端子と接続されたベースと、前記電源端子と接続されたコレクタと、前記ホールド端子と接続されたエミッタとを有する第2のトランジスタとを有する
    ことを特徴とするピーク検出回路。
  2. 入力端子と、電源端子と、ホールド端子とを備え、前記入力端子に与えられる入力信号の最大値を検出してこの最大値に応じた電圧を前記ホールド端子に生じるピーク検出回路において、
    前記入力端子と接続された制御端子と、前記電源端子と接続された第1の端子と前記ホールド端子と接続された第2の端子とを有し、前記制御端子に与えられる信号の大きさに応じて前記第1の端子と前記第2の端子との間を流れる電流を制御する制御手段と、
    前記電源端子と前記ホールド端子との間に接続された電圧保持用コンデンサと、
    前記入力端子に一端が接続された抵抗と、
    この抵抗の他端と前記電源端子との間に接続されたコンデンサと、
    前記抵抗と前記コンデンサとの接続点にベースが接続され、前記電源端子にコレクタが接続された第3のトランジスタと、
    前記ホールド端子に接続された第1の入力信号端子と、前記第3のトランジスタのエミッタに接続された第2の入力信号端子と、前記第1の入力信号端子に入力される信号と前記第2の入力信号端子に入力される信号との差に応じた信号を出力する出力端子とを有する差動増幅器とを備え、
    前記制御手段は、
    前記入力端子に接続されたベースと、前記電源端子に接続されたコレクタと、前記ホールド端子に接続されたエミッタとを有するトランジスタである
    ことを特徴とするピーク検出回路。
  3. 請求項1に記載されたピーク検出回路において、
    前記第1の入力端子に一端が接続された第1の抵抗と、
    前記第2の入力端子に一端が接続された第2の抵抗と、
    前記電源端子に一端が接続され、前記第1の抵抗の他端および前記第2の抵抗の他端に他端が接続されたコンデンサと、
    前記第1の抵抗および前記第2の抵抗と前記コンデンサとの接続点にベースが接続され、前記電源端子にコレクタが接続された第3のトランジスタと、
    前記ホールド端子に接続された第1の入力信号端子と、前記第3のトランジスタのエミッタに接続された第2の入力信号端子と、前記第1の入力信号端子に入力される信号と前記第2の入力信号端子に入力される信号との差に応じた信号を出力する出力端子とを有する差動増幅器と
    をさらに備える
    ことを特徴とするピーク検出回路。
JP2013102809A 2013-05-15 2013-05-15 ピーク検出回路 Expired - Fee Related JP6006163B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013102809A JP6006163B2 (ja) 2013-05-15 2013-05-15 ピーク検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013102809A JP6006163B2 (ja) 2013-05-15 2013-05-15 ピーク検出回路

Publications (2)

Publication Number Publication Date
JP2014224687A JP2014224687A (ja) 2014-12-04
JP6006163B2 true JP6006163B2 (ja) 2016-10-12

Family

ID=52123470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013102809A Expired - Fee Related JP6006163B2 (ja) 2013-05-15 2013-05-15 ピーク検出回路

Country Status (1)

Country Link
JP (1) JP6006163B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07151798A (ja) * 1993-11-30 1995-06-16 Sanyo Electric Co Ltd 尖頭電圧検出装置

Also Published As

Publication number Publication date
JP2014224687A (ja) 2014-12-04

Similar Documents

Publication Publication Date Title
US9948250B2 (en) Sensor amplifier arrangement and method of amplifying a sensor signal
US10211792B2 (en) Sensor amplifier arrangement and method of amplifying a sensor signal
JP4738090B2 (ja) Btl方式の増幅回路
JP7115065B2 (ja) トランスインピーダンスアンプ
JP5088334B2 (ja) 光受信回路
US7719361B2 (en) Differential amplifier with current source controlled through differential feedback
CN110710105B (zh) 放大器装置和具有这种放大器装置的传感器装置
JP2018098766A (ja) バイアス回路
US8330543B2 (en) Differential amplifier
CN104253590A (zh) 全差分运算放大器模块电路、模数转换器和读出电路
US8552802B2 (en) Amplifying circuit and current-voltage conversion circuit
JP4573602B2 (ja) 増幅装置
JP6006163B2 (ja) ピーク検出回路
JP5471960B2 (ja) 電荷検出回路
WO2005093946A1 (ja) 前置増幅器
JP2007189600A (ja) のこぎり波発生回路
JP2007159020A (ja) 電流電圧変換回路
WO2013072950A1 (ja) 電荷検出回路
JP6046536B2 (ja) Fm復調装置
JP5776794B2 (ja) 増幅回路
JP6666230B2 (ja) 自動利得制御増幅器
CN211089598U (zh) D类功放振荡电路及d类功放振荡器
JP5726335B2 (ja) 半導体集積回路
WO2020129884A1 (ja) 温度検出回路
KR100698583B1 (ko) 디지털 음향증폭기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160908

R150 Certificate of patent or registration of utility model

Ref document number: 6006163

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees