JP6004203B2 - 半導体発光素子及びその製造方法 - Google Patents

Description

本発明は半導体発光素子及びその製造方法に関する。

窒化物半導体を用いた発光素子として、下記特許文献１の構造が知られている。図６は、同文献に開示されている半導体発光素子の構造を模式的に示す断面図である。

図６に示す従来の半導体発光素子１００は、基板１０１、バッファ層１０２、ｎ型コンタクト層１０３、ｎ型クラッド層１０４，活性層１０５、ｐ型クラッド層１０６、第一のｐ型コンタクト層１０７、第二のｐ型コンタクト層１０８を備える。また、半導体発光素子１００は、ｎ型コンタクト層１０３の上面にｎ側電極１０９を有し、第二のｐ型コンタクト層１０８の上面にｐ側電極１１０を有する。

特許文献１によれば、ｐ側電極１１０と接触する第二のｐ型コンタクト層１０８はｐ型不純物濃度が高くＡｌ組成比の低い半導体層で構成され、第一のｐ型コンタクト層１０７は第二のｐ型コンタクト層１０８と比較してｐ型不純物濃度が低くＡｌ組成比の高い半導体層で構成されると記載されている。同文献によれば、このようにｐ型不純物濃度とＡｌ組成比が異なる２種類の層でｐ型コンタクト層（１０７，１０８）を形成することにより、ｐ側電極１１０とのオーミック接触を実現しながらも、自己吸収を防止しながら素子特性を維持できる程度にコンタクト層の膜厚を確保することができると記載されている。

特許第３６１４０７０号明細書

特許文献１によれば、図６に示す従来の半導体発光素子１００は以下の手順で作製される。

基板１０１の上層にＧａＮよりなるバッファ層１０２を５１０℃で成長させた後、ｎ型Ａｌ_０．０４Ｇａ_０．９６Ｎよりなるｎ型コンタクト層１０３を１０５０℃で成長させる。次に、ｎ型コンタクト層１０３の上層にｎ型Ａｌ_０．１８Ｇａ_０．８２Ｎよりなるｎ型クラッド層１０４を１０５０℃で成長させ、その後に７００℃でアンドープＩｎＧａＮよりなる活性層１０５を成長させる。なお、本明細書において、ＩｎＧａＮとの記載は、Ｉｎ_ａ１Ｇａ_１−ａ１Ｎ（０＜ａ１＜１）という意味であり、ＩｎとＧａの組成比が１：１であることを表すものではない。ＡｌＧａＮ等の記載も同趣旨である。

次に、１０５０℃で、Ａｌ_０．２Ｇａ_０．８Ｎよりなるｐ型クラッド層１０６を成長させる。次に、ｐ型クラッド層１０６上にＭｇを１×１０^１９／ｃｍ^３ドープしたＡｌ_０．０４Ｇａ_０．９６Ｎよりなる第一のｐ型コンタクト層１０７を０．１μｍの膜厚で成長させた後、ガスの流量を調整してＭｇを２×１０^２１／ｃｍ^３ドープしたＡｌ_０．０１Ｇａ_０．９９Ｎよりなる第二のｐ型コンタクト層１０８を０．０２μｍの膜厚で成長させる。

その後、ウェハを反応容器内において、７００℃でアニーリングを行い、ｐ型半導体層を低抵抗化した後、ウェハを反応容器から取り出す。そして、最上層に位置する第二のｐ型コンタクト層１０８の表面に所定の形状のマスクを形成し、ＲＩＥ（反応性イオンエッチング）装置で第二のｐ型コンタクト層１０８側から半導体層をエッチングして、図６に示すようにｎ型コンタクト層１０３の表面を露出させる。そして、露出したｎ型コンタクト層１０３の上面にｎ側電極１０９を形成し、第二のｐ型コンタクト層１０８の上面にｐ側電極１１０を形成する。

ここで、上述したように、ｐ型クラッド層１０６、第一のｐ型コンタクト層１０７、及び第二のｐ型コンタクト層１０８は、いずれも炉内を１０００℃以上の高温状態としてエピタキシャル成長させることで形成される。その後、炉内の温度は低下される。上記の方法では、７００℃程度まで低下されてアニール処理が施された後、ウェハは炉外へと出される。

しかし、本発明者の鋭意研究によれば、上述した方法によって製造された半導体発光素子は、動作電圧が高くなることを見出した。

本発明は、上記の課題に鑑み、動作電圧を従来よりも低下させながらも高い光出力を得ることのできる半導体発光素子及びその製造方法を実現することを目的とする。

本発明者は、鋭意研究により、特許文献１に記載された半導体発光素子の動作電圧が高くなる理由を以下のように考えている。

特許文献１に記載された半導体発光素子１００の半導体層のうち最上面に位置する半導体層、すなわちｐ側電極１１０と接触する半導体層（第二のｐ型コンタクト層１０８）は、Ａｌ_０．０１Ｇａ_０．９９Ｎで構成されている。そして、この層は、炉内の温度を１０５０℃という高温にした状態でエピタキシャル成長することで形成された層である。

ところで、ＡｌＧａＮはＧａＮとＡｌＮの混晶であり、ＡｌＮの形成温度はＧａＮの形成温度よりも高い。つまり、１０５０℃という高温下でＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、アンモニア等の原料ガスを供給しながらＡｌＧａＮからなる第二のｐ型コンタクト層１０８を成長させた後、ガスの供給を停止しても、炉内はしばらくの間、極めて高い温度下に晒される。このとき、第二のｐ型コンタクト層１０８を構成するＡｌＧａＮのうちのＧａＮが選択的に蒸発してしまい、ＡｌＧａＮのＡｌ組成比が高まる。

つまり、成長条件としては、Ａｌ_０．０１Ｇａ_０．９９Ｎが形成されるように各原料ガスの流量比を設定していたとしても、ガスの供給を停止してから、ＧａＮが蒸発しない程度に炉内が低温になるまでの間、特に第二のｐ型コンタクト層１０８の上面からＧａＮが蒸発してしまう。このため、第二のｐ型コンタクト層１０８の上面にはＡｌリッチの層が形成される。

このように第二のｐ型コンタクト層１０８の上面にＡｌリッチの層が存在すると、当該層のバンドギャップが拡がり、キャリア濃度が下がってしまう。また、Ａｌリッチの層が酸化してＡｌ_２Ｏ_３等の高抵抗層が表面に形成される場合がある。これらの理由により、ｐ側電極１１０と第二のｐ型コンタクト層１０８との間のコンタクト抵抗が高くなり、半導体発光素子１００の動作電圧が上昇してしまう。

かかる考察の下、本発明に係る半導体発光素子の製造方法は、
基板を準備する工程（ａ）、
前記基板上に、ｎ−Ａｌ_ｘ１Ｇａ_ｙ１Ｉｎ_{１−ｘ１−ｙ１}Ｎ（０≦ｘ１≦１，０≦ｙ１≦１）よりなるｎ型の第一半導体層を形成する工程（ｂ）、
前記第一半導体層の上層に活性層を形成する工程（ｃ）、
前記活性層の上層に、炉内の温度を８００℃以上としてｐ−Ａｌ_ｘ２Ｇａ_ｙ２Ｉｎ_{１−ｘ２−ｙ２}Ｎ（０＜ｘ２≦１，０≦ｙ２＜１）よりなるｐ型の第二半導体層を形成する工程（ｄ）、
前記第二半導体層の上層に、前記炉内の温度を８００℃以上としてｐ−ＧａＮよりなるｐ型の第三半導体層を形成する工程（ｅ）、
及び、前記工程（ｅ）の後に炉内温度を低下させる工程（ｆ）を有することを特徴とする。

上記の方法とすることで、炉内の温度が低下する直前の状態、すなわち工程（ｆ）の直前の状態で、ｐ−Ａｌ_ｘ２Ｇａ_ｙ２Ｉｎ_{１−ｘ２−ｙ２}Ｎ（０＜ｘ２≦１，０≦ｙ２＜１）よりなるｐ型の第二半導体層の上面にはｐ−ＧａＮよりなるｐ型の第三半導体層が形成されている。つまり、炉内の温度が高温の状態でガスの供給を停止しても、Ａｌを含む混晶で構成される第二半導体層は最上面に位置していないため、この第二半導体層からＧａＮが蒸発して第二半導体層の上面がＡｌリッチになるということはない。また、ガスの供給を停止した時点で最上面に位置している第三半導体層はｐ−ＧａＮで構成されているため、炉内の温度を低下させている工程中に第三半導体層からＧａＮが蒸発したとしても、Ａｌリッチな層が第三半導体層の最上面に形成されるということはない。

従って、従来のように、ｐ側電極と接触するｐ型半導体層の上面にＡｌリッチな層が形成されていないため、炉内温度を低下させる工程（ｆ）の後に第三半導体層の上面にｐ側電極を形成しても、ｐ側電極と第三半導体層の間のコンタクト抵抗が高くなるということがない。よって、従来よりも動作電圧の低い半導体発光素子が実現される。この結果は、「発明を実施するための形態」の項で実施例を参照して後述される。

なお、第三半導体層は、ドープされているｐ型不純物濃度が高い（例えば１×１０^１９／ｃｍ^３以上）層としても構わない。

また、第二半導体層についても、ドープされているｐ型不純物濃度が高い（例えば１×１０^１９／ｃｍ^３以上）層としても構わない。この場合、工程（ｆ）の過程において、第三半導体層が全て蒸発してしまっても構わない。このとき、第三半導体層は、第二半導体層を構成するＡｌを含む混晶からＧａＮの蒸発を防ぐための保護層としてのみ機能する。そして、工程（ｆ）の後、第二半導体層の上面にｐ側電極が形成される。この場合、ｐ側電極と接触する半導体層は、ｐ−Ａｌ_ｘ２Ｇａ_ｙ２Ｉｎ_{１−ｘ２−ｙ２}Ｎからなる第二半導体層である。この第二半導体層がＡｌＧａＮ層である場合には、ｐ−ＡｌＧａＮ層の上層にｐ側電極が形成されている点に関しては、図６を参照して上述した従来の構造と同様である。しかし、上述したように、第二半導体層は、工程（ｆ）の後、特に炉内温度が高い初期段階においては、その上面に保護層としての第三半導体層が形成されているため、従来構成とは異なり、ｐ−Ａｌ_ｘ２Ｇａ_ｙ２Ｉｎ_{１−ｘ２−ｙ２}Ｎからなる第二半導体層の上面にはＡｌリッチな層が形成されない。よって、従来の構成よりも動作電圧の低い半導体発光素子が実現される。

なお、工程（ｄ）は、ｐ−Ａｌ_ｘ２Ｇａ_ｙ２Ｉｎ_{１−ｘ２−ｙ２}Ｎ（０＜ｘ２≦１，０≦ｙ２＜１）を成長することのできる温度以上の温度で形成するものとして構わない。同様に、工程（ｅ）は、ｐ−ＧａＮを成長することのできる温度以上の温度で形成するものとして構わない。

また、本発明の半導体発光素子の製造方法は、前記工程（ｆ）の後に前記第三半導体層の上層に電極を形成する工程（ｇ）を更に有するものとして構わない。

また、前記工程（ｅ）は、前記工程（ｄ）と比べて、前記炉内に供給される原料ガスの流量のみが変更されて実行される工程とすることもできる。すなわち、工程（ｄ）と工程（ｅ）とで成長温度をほぼ同じとしても構わない。

このとき、工程（ｅ）は工程（ｄ）に引き続き炉内を高い温度として半導体層を成長させる工程であるため、工程（ｄ）によって形成されたｐ−Ａｌ_ｘ２Ｇａ_ｙ２Ｉｎ_{１−ｘ２−ｙ２}Ｎ（０＜ｘ２≦１，０≦ｙ２＜１）よりなる第二半導体層の上面からＧａＮが蒸発してＡｌリッチの層が上面に形成されるということはなく、第二半導体層の上面に第三半導体層が形成される。

また、前記工程（ｆ）の実行後、前記第三半導体層の膜厚が５ｎｍ以下となっていても構わない。

特に、半導体発光素子をピーク波長が４００ｎｍ以下の紫外光を放射する素子として実現する場合には、吸収端がＡｌＮよりも長波長側に位置するＧａＮからなる半導体層はできるだけ薄くするのが好ましい。上述したように、第三半導体層は、第二半導体層の上面にＡｌリッチな層を形成しないようにするための保護層として機能させる目的で設けられているため、工程（ｅ）の実行後、炉内の温度がまだ高い状態の下で第二半導体層の上面を覆っていればよい。

そして、工程（ｅ）の実行後、工程（ｆ）を開始する初期段階では、ガスの供給が停止された状態で炉内の温度が高いため、ｐ−ＧａＮで構成された第三半導体層の一部が蒸発する。このため、工程（ｆ）の実行後における第三半導体層の膜厚は、工程（ｅ）で形成された膜厚よりは薄膜化される。工程（ｅ）において、工程（ｆ）の実行後にｐ−ＧａＮからなる第三半導体層の膜厚が５ｎｍ以下となるように、前記第三半導体層の成長膜厚を設定することで、光出力の高い紫外光発光素子を実現することができる。

また、前記工程（ｃ）の後、前記活性層の上層に、炉内の温度を８００℃以上としてｐ−Ａｌ_ｘ３Ｇａ_ｙ３Ｉｎ_{１−ｘ３−ｙ３}Ｎ（０＜ｘ３≦１，０≦ｙ３＜１）よりなるｐ型の第四半導体層を形成する工程（ｈ）を有し、
前記工程（ｄ）は、前記工程（ｈ）の後に実行され、前記第四半導体層よりもｐ型不純物濃度が高濃度である前記第二半導体層を形成する工程であるものとしても構わない。

この場合、第四半導体層がｐ型クラッド層を構成し、第二半導体層がｐ型コンタクト層を構成するものとすることができる。なお、工程（ｆ）の実行後において第三半導体層が残存している場合には、第二半導体層及び第三半導体層がｐ型コンタクト層を構成するものとすることができる。

本発明は、基板上に、ｎ型半導体層と、ｐ型半導体層と、前記ｎ型半導体層及び前記ｐ型半導体層の間に挟持された活性層とを有し、ピーク波長が４００ｎｍ以下の紫外光を放射する半導体発光素子であって、
前記ｐ型半導体層は、ｐ−Ａｌ_ｘ２Ｇａ_ｙ２Ｉｎ_{１−ｘ２−ｙ２}Ｎ（０＜ｘ２≦１，０≦ｙ２＜１）よりなるｐ型の第二半導体層と、膜厚５ｎｍ以下のｐ−ＧａＮよりなるｐ型の第三半導体層とを含み、
前記第三半導体層は、前記ｐ型半導体層の面のうち、前記活性層とは反対側の面の最上層であることを特徴とする。

第三半導体層はｐ−ＧａＮで構成されているが、膜厚５ｎｍ以下であるため、ピーク波長が４００ｎｍ以下の紫外光発光素子として実現した場合においても、第三半導体層内において吸収される光の量を極めて少なくすることができる。

窒化物半導体を用いて、ピーク波長が４００ｎｍ以下の紫外光発光素子を実現しようとする場合、吸収端がＡｌＮより長波長側に位置するＧａＮは極力利用しないのが好ましいとされているため、Ａｌを含む窒化物半導体層で全ての半導体層を構成することが通常考えられる。

しかし、上記構成に係る半導体発光素子は、ｐ型半導体層の最上面に位置する層に敢えてｐ−ＧａＮからなる第三半導体層を備えている。より具体的に言えば、ｐ側電極と接触する位置に形成される層をｐ−ＧａＮからなる第三半導体層とすることができることを意味している。

上述したように、ｐ側電極と接触する位置に形成される半導体層、例えばｐ型コンタクト層を、ＡｌＧａＮやＡｌＩｎＧａＮ等のＡｌを含む半導体層で構成した場合、炉内において各半導体層を形成させるためのエピタキシャル成長工程が完了して原料ガスの供給を停止してから、炉内温度が低下する過程の間にＧａＮが蒸発し、その上面にＡｌリッチな層が形成されてしまう。この結果、当該層とｐ側電極との間のコンタクト抵抗が上昇してしまう。上記構成によれば、ｐ型半導体層の最上面がｐ−ＧａＮからなる第三半導体層であるため、当該層の上面にＡｌリッチの層が形成されず、ｐ側電極との間のコンタクト抵抗を低抵抗化することができる。これにより、従来の半導体発光素子よりも動作電圧を低下させることができる。

また、本発明の半導体発光素子は、前記第三半導体層の上層に電極を有しているものとしても構わない。より詳細には、前記第三半導体層の面のうち、前記活性層とは反対側の面上に電極を有する構成とすることができる。

また、前記ｐ型半導体層は、ｐ−Ａｌ_ｘ３Ｇａ_ｙ３Ｉｎ_{１−ｘ３−ｙ３}Ｎ（０＜ｘ３≦１，０≦ｙ３＜１）よりなるｐ型の第四半導体層と、前記第四半導体層の上層に形成された前記第二半導体層と、前記第二半導体層の上層に形成された前記第三半導体層とを有するものとすることもできる。

上記構成において、第二半導体層及び第三半導体層は、第四半導体層よりもｐ型不純物濃度を高濃度にするものとしても構わない。この場合、第四半導体層がｐ型クラッド層を構成し、第二半導体層がｐ型コンタクト層を構成するものとすることができる。

また、前記ｎ型半導体層は、ｎ−Ａｌ_ｘ１Ｇａ_ｙ１Ｉｎ_{１−ｘ１−ｙ１}Ｎ（０≦ｘ１≦１，０≦ｙ１≦１）よりなるｎ型の第一半導体層で構成されているものとしても構わない。

本発明によれば、従来よりも動作電圧を低下させながらも高い光出力を得ることのできる半導体発光素子を実現することができる。

本発明の半導体発光素子の一実施形態の構成を模式的に示す断面図である。 本発明の半導体発光素子の製造工程の一部を模式的に示す断面図である。 本発明の半導体発光素子の製造工程の一部を模式的に示す断面図である。 本発明の半導体発光素子の製造工程の一部を模式的に示す断面図である。 本発明の半導体発光素子の製造工程の一部を模式的に示す断面図である。 本発明の半導体発光素子の製造工程の一部を模式的に示す断面図である。 本発明の半導体発光素子の製造工程の一部を模式的に示す断面図である。 本発明の半導体発光素子の製造工程の一部を模式的に示す断面図である。 本発明の半導体発光素子の製造工程の一部を模式的に示す断面図である。 比較例１の発光素子の構造を模式的に示す断面図である。 比較例２の発光素子の構造を模式的に示す断面図である。 比較例３の発光素子の構造を模式的に示す断面図である。 実施例１、比較例１、及び比較例２の各発光素子に対して同量の電流を注入したときの入力電圧及び光出力の値を比較した表である。 本発明の半導体発光素子の製造工程の一部を模式的に示す断面図である。 本発明の半導体発光素子の製造工程の一部を模式的に示す断面図である。 本発明の半導体発光素子の製造工程の一部を模式的に示す断面図である。 本発明の半導体発光素子の製造工程の一部を模式的に示す断面図である。 本発明の半導体発光素子の製造工程の一部を模式的に示す断面図である。 本発明の半導体発光素子の製造工程の一部を模式的に示す断面図である。 本発明の半導体発光素子の製造工程の一部を模式的に示す断面図である。 本発明の半導体発光素子の製造工程の一部を模式的に示す断面図である。 本発明の半導体発光素子の製造工程の一部を模式的に示す断面図である。 従来の半導体発光素子の構造を模式的に示す断面図である。

本発明の半導体発光素子及びその製造方法につき、図面を参照して説明する。なお、各図において図面の寸法比と実際の寸法比は必ずしも一致しない。

まず、以下では、本発明の半導体発光素子の構造について説明をした後、その製造方法について説明する。その後、実施例を参照して、本発明の半導体発光素子と従来の半導体発光素子との性能を比較する。

［構造］
図１は、本発明の半導体発光素子の一実施形態の構成を模式的に示す断面図である。半導体発光素子１は、成長基板１１上に、ｎ型半導体層１３と、ｐ型半導体層２０と、ｎ型半導体層１３及びｐ型半導体層２０の間に挟持された活性層１５とを有する。より詳細な半導体発光素子１の構成について、以下説明する。

図１に示す半導体発光素子１は、成長基板１１上にアンドープ層１２を有し、アンドープ層の上層にｎ型半導体層１３を有する。そして、半導体発光素子１は、ｎ型半導体層１３の上層に活性層１５を有し、活性層１５の上層にｐ型半導体層２０を有する。図１に示す半導体発光素子１においては、ｐ型半導体層２０が、ｐ型半導体層２１、ｐ型半導体層２２、及びｐ型半導体層２３を有して構成されている。

なお、ｎ型半導体層１３が「第一半導体層」に対応し、ｐ型半導体層２１が「第四半導体層」に対応し、ｐ型半導体層２２が「第二半導体層」に対応し、ｐ型半導体層２３が「第三半導体層」に対応する。以下では、ｎ型半導体層１３を「第一半導体層１３」と称し、ｐ型半導体層２１を「第四半導体層２１」と称し、ｐ型半導体層２２を「第二半導体層２２」と称し、ｐ型半導体層２３を「第三半導体層２３」と称する。

つまり、半導体発光素子１においては、第三半導体層２３が、ｐ型半導体層２０の面のうち、活性層１５とは反対側の面の最上層を構成している。

（成長基板１１）
成長基板１１は一例としてサファイア基板で構成される。なお、成長基板１１は、サファイアの他、Ｓｉ、ＳｉＣ、ＡｌＮ、ＡｌＧａＮ、ＧａＮ、ＹＡＧなどで構成しても構わない。

（アンドープ層１２）
アンドープ層１２は、ＧａＮにて形成される。より具体的には、ＧａＮよりなる低温バッファ層と、その上層にＧａＮよりなる下地層によって形成される。このアンドープ層１２は、例えばサファイアで構成される成長基板１１の上層に、第一半導体層１３等を良好な状態でエピタキシャル成長させるために設けられているものである。

（第一半導体層１３）
第一半導体層１３はｎ−Ａｌ_ｘ１Ｇａ_ｙ１Ｉｎ_{１−ｘ１−ｙ１}Ｎ（０≦ｘ１≦１，０≦ｙ１≦１）によって構成される。第一半導体層１３は、Ｓｉ，Ｇｅ，Ｓ，Ｓｅ，Ｓｎ，Ｔｅなどのｎ型不純物がドープされており、特にＳｉがドープされているのが好ましい。本実施形態では、一例として第一半導体層１３をｎ−Ａｌ_０．０６Ｇａ_０．９４Ｎで形成している。

（活性層１５）
活性層１５は、例えばＩｎＧａＮからなる発光層とＡｌＧａＮからなる障壁層が周期的に繰り返されて構成される。これらの層はアンドープでもｐ型又はｎ型にドープされていても構わない。

なお、活性層１５は、上記の材料に限らず、第一の窒化物半導体層と、この第一の窒化物半導体層よりもバンドギャップの大きい第二の窒化物半導体層とを有し、第一の窒化物半導体層が２つの第二の窒化物半導体層で挟持される構成を有していればよい。この場合、第一の窒化物半導体層が発光層を構成し、第二の窒化物半導体層が障壁層を構成する。活性層１５を構成する各材料は、取り出したい光のピーク波長に応じて適宜選択される。

（第四半導体層２１）
第四半導体層２１はｐ−Ａｌ_ｘ３Ｇａ_ｙ３Ｉｎ_{１−ｘ３−ｙ３}Ｎ（０＜ｘ３≦１，０≦ｙ３＜１）によって構成される。第四半導体層２１は、Ｍｇ、Ｂｅ、Ｚｎ、又はＣなどのｐ型不純物がドープされており、特にＭｇがドープされているのが好ましい。本実施形態では、一例として第四半導体層２１をｐ−Ａｌ_０．３Ｇａ_０．７Ｎとｐ−Ａｌ_０．１３Ｇａ_０．８７Ｎの積層構造で形成している。

（第二半導体層２２）
第二半導体層２２はｐ−Ａｌ_ｘ２Ｇａ_ｙ２Ｉｎ_{１−ｘ２−ｙ２}Ｎ（０＜ｘ２≦１，０≦ｙ２＜１）によって構成される。第二半導体層２２は、Ｍｇ、Ｂｅ、Ｚｎ、又はＣなどのｐ型不純物がドープされており、特にＭｇがドープされているのが好ましい。本実施形態では、一例として第二半導体層２２をｐ−Ａｌ_０．１３Ｇａ_０．８７Ｎで形成している。また、本実施形態では、第二半導体層２２のｐ型不純物濃度は、第四半導体層２１のｐ型不純物濃度よりも高濃度である。

（第三半導体層２３）
第三半導体層２３は膜厚が５ｎｍ以下のｐ−ＧａＮによって構成される。第三半導体層２３は、Ｍｇ、Ｂｅ、Ｚｎ、又はＣなどのｐ型不純物がドープされており、特にＭｇがドープされているのが好ましい。

本実施形態では、第三半導体層２３のｐ型不純物濃度は、第四半導体層２１のｐ型不純物濃度よりも高濃度である。一例として、第四半導体層２１のｐ型不純物濃度は３×１０^１９／ｃｍ^３程度であり、第二半導体層２２及び第三半導体層２３のｐ型不純物濃度は１×１０^２０／ｃｍ^３程度である。

なお、製造方法の項で後述するように、ステップＳ７に係る工程において第三半導体層２３を所定の膜厚だけ形成した後、ステップＳ８に係る冷却工程を経ることで、第三半導体層２３の一部が蒸発して膜厚が薄くなる。図１において、第三半導体層２３の上層を破線で示しているのは、第三半導体層２３を形成した後に膜厚が減少していることを表すためである。すなわち、図１では、ステップＳ８の工程において、破線部分に相当する第三半導体層２３が蒸発したことを表している。

なお、上述した実施形態では、半導体発光素子１が図１に示すような構造である場合について説明したが、半導体発光素子１は必ずしも第四半導体層２１を備えなくても構わない。すなわち、半導体発光素子１は、活性層１５の上面に第二半導体層２２を備える構成であっても構わない。

また、半導体発光素子１が第四半導体層２１を備える場合において、必ずしも第二半導体層２２のｐ型不純物濃度を第四半導体層２１のｐ型不純物濃度より高くしなければならないものでもない。

［製造方法］
次に、半導体発光素子１の製造方法について説明する。なお、以下で説明する製造条件や膜厚等の寸法はあくまで一例であって、これらの数値に限定されるものではない。

（ステップＳ１）
成長基板１１を準備する。より具体的には、成長基板１１としてｃ面サファイア基板を準備して、これに対してクリーニングを行う。このクリーニングは、より具体的には、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相蒸着）装置の処理炉内に成長基板１１（ｃ面サファイア基板）を配置し、処理炉内に流量が１０ｓｌｍの水素ガスを流しながら、炉内温度を例えば１１５０℃に昇温することにより行われる。

本ステップＳ１が工程（ａ）に対応する。

（ステップＳ２）
成長基板１１の表面に、ＧａＮよりなる低温バッファ層を形成し、更にその上層にＧａＮよりなる下地層を形成する。これらの低温バッファ層及び下地層がアンドープ層１２に対応する。

具体的なアンドープ層１２の形成方法は、例えば以下の通りである。まず、МОＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を４８０℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ５ｓｌｍの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が５０μｍｏｌ／ｍｉｎのＴＭＧ及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に６８秒間供給する。これにより、成長基板１１の表面に、厚みが２０ｎｍのＧａＮよりなる低温バッファ層を形成する。

次に、ＭＯＣＶＤ装置の炉内温度を１１５０℃に昇温する。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１００μｍｏｌ／ｍｉｎのＴＭＧ及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に３０分間供給する。これにより、低温バッファ層の表面に、厚みが１．７μｍのＧａＮよりなる下地層を形成する。

本ステップＳ２により、図２Ａに示すように、成長基板１１上にアンドープ層１２が形成される。

（ステップＳ３）
次に、図２Ｂに示すように、アンドープ層１２の上層にｎ型の第一半導体層１３を形成する。第一半導体層１３の具体的な形成方法は、例えば以下の通りである。

まず、引き続き炉内温度を１１５０℃とした状態で、ＭＯＣＶＤ装置の炉内圧力を３０ｋＰａとする。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が９４μｍｏｌ／ｍｉｎのＴＭＧ、流量が６μｍｏｌ／ｍｉｎのＴＭＡ、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及び流量が０．０１３μｍｏｌ／ｍｉｎのテトラエチルシランを処理炉内に６０分間供給する。これにより、例えばｎ−Ａｌ_０．０６Ｇａ_０．９４Ｎの組成を有し、Ｓｉ濃度が５×１０^１９／ｃｍ^３で、厚みが２μｍの第一半導体層１３がアンドープ層１２の上層に形成される。

ここでは、第一半導体層１３にドープされるｎ型不純物をＳｉとする場合について説明したが、ｎ型不純物としては、Ｓｉ以外にＧｅ、Ｓ、Ｓｅ、Ｓｎ又はＴｅ等を用いることができる。

なお、この後、ＴＭＡの供給を停止すると共に、それ以外の原料ガスを６秒間供給することにより、第一半導体層１３の上層に厚みが５ｎｍ程度のｎ−ＧａＮを形成しても構わない。

本ステップＳ３が工程（ｂ）に対応する。

（ステップＳ４）
次に、図２Ｃに示すように、ｎ型の第一半導体層１３の上層に、例えばＩｎＧａＮで構成される発光層及びｎ−ＡｌＧａＮで構成される障壁層が周期的に繰り返されてなる活性層１５を形成する。

具体的には、まずＭＯＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を８３０℃とする。そして、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が１ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１２μｍｏｌ／ｍｉｎのトリメチルインジウム（ＴＭＩ）及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に４８秒間供給するステップを行う。その後、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１．６μｍｏｌ／ｍｉｎのＴＭＡ、０．００２μｍｏｌ／ｍｉｎのテトラエチルシラン及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に１２０秒間供給するステップを行う。以下、これらの２つのステップを繰り返すことにより、厚みが２ｎｍのＩｎＧａＮよりなる発光層及び厚みが７ｎｍのｎ−ＡｌＧａＮよりなる障壁層が１５周期繰り返されてなる活性層１５が、第一半導体層１３の上層に形成される。

本ステップＳ４が工程（ｃ）に対応する。

（ステップＳ５）
次に、図２Ｄに示すように、活性層１５の上層にｐ型の第四半導体層２１を形成する。第四半導体層２１の具体的な形成方法は、例えば以下の通りである。

ＭＯＣＶＤ装置の炉内圧力を１００ｋＰａに維持し、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が２５ｓｌｍの水素ガスを流しながら、炉内温度を１０２５℃に昇温する。その後、原料ガスとして、流量が３５μｍｏｌ／ｍｉｎのＴＭＧ、流量が２０μｍｏｌ／ｍｉｎのＴＭＡ、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及びｐ型不純物をドープするための流量が０．１μｍｏｌ／ｍｉｎのビスシクロペンタジエニルマグネシウム（Ｃｐ_２Ｍｇ）を処理炉内に６０秒間供給する。これにより、活性層１５の表面に、厚みが２０ｎｍのＡｌ_０．３Ｇａ_０．７Ｎの組成を有する正孔供給層を形成する。その後、ＴＭＡの流量を４μｍｏｌ／ｍｉｎに変更して原料ガスを３６０秒間供給することにより、厚みが１２０ｎｍのＡｌ_０．１３Ｇａ_０．８７Ｎの組成を有する正孔供給層を形成する。これらの正孔供給層により第四半導体層２１が形成される。この第四半導体層２１のｐ型不純物濃度は、例えば３×１０^１９／ｃｍ^３程度である。

なお、ここでは炉内の温度を１０２５℃として第四半導体層２１を形成したが、ｐ型不純物をドープしながらＡｌＧａＮを成長できる下限温度以上（例えば８００℃以上）の温度であれば１０２５℃に限定されるものではない。ただし、成長温度は９００℃以上であれば好ましく、１０００℃以上であればより好ましい。

本ステップＳ５が工程（ｈ）に対応する。

（ステップＳ６）
次に、図２Ｅに示すように、ｐ型の第四半導体層２１の上層にｐ型の第二半導体層２２を形成する。第二半導体層２２の具体的な形成方法は、例えば以下の通りである。

ステップＳ５から引き続き炉内の温度及びキャリアガスの流量を維持したまま、原料ガスとして、流量が２０μｍｏｌ／ｍｉｎのＴＭＧ、流量が４μｍｏｌ／ｍｉｎのＴＭＡ、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及びｐ型不純物をドープするための流量が０．２μｍｏｌ／ｍｉｎのＣｐ_２Ｍｇを処理炉内に４０秒間供給する。これにより、第四半導体層２１の上層に、厚みが１０ｎｍのｐ−Ａｌ_０．１３Ｇａ_０．８７Ｎの組成を有する第二半導体層２２が形成される。この第二半導体層２２のｐ型不純物濃度は、例えば１×１０^２０／ｃｍ^３程度である。

本ステップＳ６が工程（ｄ）に対応する。

（ステップＳ７）
次に、図２Ｆに示すように、ｐ型の第二半導体層２２の上層にｐ型の第三半導体層２３を形成する。第三半導体層２３の具体的な形成方法は、例えば以下の通りである。

ステップＳ６から引き続き炉内の温度を維持した状態で、ＴＭＡの供給を停止すると共に、Ｃｐ_２Ｍｇの流量を０．２μｍｏｌ／ｍｉｎに変更して原料ガスを２０秒間供給する。これにより、第二半導体層２２の上層に、厚みが５ｎｍ程度のｐ−ＧａＮからなる第三半導体層２３が形成される。この第三半導体層２３のｐ型不純物濃度は、例えば１×１０^２０／ｃｍ^３程度である。

本ステップＳ７が工程（ｅ）に対応する。

（ステップＳ８）
次に、所定の原料ガスの供給を停止して炉内の温度を低下させる。本ステップＳ８が工程（ｆ）に対応する。

炉内の温度を低下させる本ステップＳ８の開始直前の状態では、ｐ−ＡｌＧａＮで構成された第二半導体層２２の上面にはｐ−ＧａＮよりなるｐ型の第三半導体層２３が形成されている。つまり、炉内の温度が高温の状態でガスの供給を停止しても、Ａｌを含む混晶で構成される第二半導体層２２は最上面に位置していないため、この第二半導体層２２からＧａＮが蒸発して第二半導体層２２の上面がＡｌリッチになるということはない。

また、原料ガスの供給を停止した時点でｐ型半導体層２０の最上面に位置している第三半導体層２３はｐ−ＧａＮで構成されているため、炉内の温度を低下させている工程中に第三半導体層２３からＧａＮが蒸発したとしても、Ａｌリッチな層が第三半導体層２３の最上面に形成されるということはない。

ステップＳ７の完了後、原料ガスの供給を停止して炉内温度を低下させる過程において、第三半導体層２３を構成するｐ−ＧａＮの少なくとも一部が蒸発し、第三半導体層２３の膜厚は薄くなる。一例では、本ステップＳ８の完了時点において、第三半導体層２３の膜厚が１ｎｍ以下となる。上述したように、第三半導体層２３の膜厚は、ステップＳ８の完了時点において、ステップＳ７の完了時点よりも薄くなっており、図１では破線によってこのことを表している。

なお、このステップＳ８において、炉内の温度が７００℃程度に低下するまでの間はアンモニアを流し、７００℃程度まで低下した後は、炉内の温度が室温程度に低下するまでの間窒素ガスのみを炉内に供給するものとしても構わない。このようにすることで、炉内の冷却工程において、ウェハの活性化処理を行うことができる。

（以後の工程）
ステップＳ８の後、処理炉からウェハを取り出し、通電のための電極を形成する工程（工程（ｇ）に対応する。）を行う。具体的には以下の方法で行われる。

（ステップＳ９）
図２Ｇに示すように、第一半導体層１３の一部上面が露出するまで、一部領域のｐ型半導体層２０（第三半導体層２３、第二半導体層２２、及び第四半導体層２１）及び活性層１５を、ＩＣＰ装置を用いたドライエッチングによって除去する。なお、本ステップＳ９において、第一半導体層１３についても一部エッチング除去しても構わない。

（ステップＳ１０）
図２Ｈに示すように、第一半導体層１３の上面にｎ側電極３１を形成し、ｐ型半導体層２０の上面、より詳細には第三半導体層２３の上面にｐ側電極３２を形成する。具体的な形成方法は、例えば以下の通りである。

第一半導体層１３の上面の少なくとも一部の領域に、例えば膜厚１００ｎｍのＣｒと膜厚０．５〜３μｍのＡｕを蒸着した後、窒素雰囲気中で２５０℃、１分間程度のアニール処理を行う。これにより、第一半導体層１３の上面にｎ側電極３１が形成される。

また、第三半導体層２３の少なくとも一部の上面に導電性材料で構成された材料膜を成膜する。例えばスパッタ装置にて第三半導体層２３の上面の所定の領域に膜厚１５０ｎｍのＡｇ及び膜厚３０ｎｍのＮｉを成膜する。なお、この材料膜として、第三半導体層２３との密着性を高めるために、Ａｇ層の下層に膜厚１．５ｎｍ程度のＮｉを成膜しても構わない。その後、ＲＴＡ装置等を用いてドライエア又は不活性ガス雰囲気中で４００℃〜５５０℃、６０秒〜３００秒間のコンタクトアニール処理を行う。これにより、第三半導体層２３の上面にｐ側電極３２が形成される。

［検証］
以下、実施例及び比較例を用いて検証を行う。

（実施例１） 上記ステップＳ１〜Ｓ１０を経て製造された半導体発光素子１を実施例１の発光素子とした。実施例１では、ステップＳ６において膜厚１０ｎｍの第二半導体層２２を形成し、ステップＳ７において膜厚５ｎｍの第三半導体層２３を形成した。なお、ステップＳ７の終了後、ステップＳ８を経て、第三半導体層２３の膜厚は１ｎｍ以下に低下していた。

これは、上述したように、ステップＳ７の終了後、高温下に晒されている炉内において、第三半導体層２３を構成するｐ−ＧａＮの一部が蒸発したことで膜厚が薄くなったものと考えられる。

（比較例１） 上記ステップＳ１〜Ｓ６、及びＳ８〜Ｓ１０を経て製造された半導体発光素子を比較例１の発光素子とした。比較例１においては、実施例１と比較して、第三半導体層２３を備えていない点が異なる。比較例１では、ステップＳ６において膜厚１０ｎｍのｐ−ＡｌＧａＮからなる第二半導体層２２を形成した後、第三半導体層２３を形成せずに、ステップＳ８に係る冷却工程を実行した。

つまり、冷却工程を実行する直前の状態におけるｐ型半導体層の最上面がｐ−ＡｌＧａＮからなる第二半導体層２２である。なお、ステップＳ８を経て、第二半導体層２２の膜厚は６ｎｍ以下に低下しており、第二半導体層２２の最上面には膜厚２ｎｍ程度のＡｌリッチな層３５が形成されていた（図３Ａ参照）。

（比較例２） 上記ステップＳ１〜Ｓ５、及びＳ７〜Ｓ１０を経て製造された半導体発光素子を比較例２の発光素子とした。比較例２においては、実施例１と比較して、第二半導体層２２を備えていない点が異なる。比較例２では、ステップＳ５の終了後、第二半導体層２２を形成せず、ステップＳ７において膜厚１０ｎｍのｐ−ＧａＮからなる第三半導体層２３を形成した後、ステップＳ８に係る冷却工程を実行した。

つまり、比較例２の素子において、冷却工程を実行する直前の状態におけるｐ型半導体層の最上面は、実施例１と同様にｐ−ＧａＮからなる第三半導体層２３であるが、その下層にはｐ−ＡｌＧａＮからなる第二半導体層２２を備えていない。なお、ステップＳ８を経て、第三半導体層２３の膜厚は６ｎｍ程度に低下していた（図３Ｂ参照）。第三半導体層２３の膜厚が、ステップＳ８の完了時点において、ステップＳ７の完了時点よりも薄くなる点については、実施例１と同様であり、図１と同様に図３Ｂにおいても破線によってこのことを表している。

（比較例３） 上記ステップＳ１〜Ｓ１０を経て製造された半導体発光素子であって、ステップＳ７において膜厚１０ｎｍのｐ−ＧａＮからなる第三半導体層２３を成長させた素子を比較例３の発光素子とした。すなわち、比較例３は、実施例１と比較して、ステップＳ７における第三半導体層２３の成長膜厚を厚くしている点が異なっている。

比較例３は、ステップＳ８に係る冷却工程を実行する直前の時点において、ｐ型半導体層の最上面には実施例１と同様にｐ−ＧａＮからなる第三半導体層２３が形成されており、第三半導体層２３の下層にはｐ−ＡｌＧａＮからなる第二半導体層２２が形成されている。そして、比較例３では、ステップＳ８に係る冷却工程を経て、第三半導体層２３の膜厚は６ｎｍ程度に低下していた（図３Ｃ参照）。第三半導体層２３の膜厚がステップＳ８の完了時点において、ステップＳ７の完了時点よりも薄くなる点については、実施例１と同様であり、図１と同様に図３Ｃにおいても破線によってこのことを表している。

（結果） 実施例１、比較例１、比較例２、及び比較例３の各発光素子に対して、ｎ側電極３１及びｐ側電極３２の間に電圧を印加して２０ｍＡを注入したときの、入力電圧及び光出力を図４に示す。図４によれば、実施例１は、比較例１と比べると、光出力は同等であるが、入力電圧が低下している。また、実施例１は、比較例２及び比較例３と比べると、入力電圧は同等であるが、光出力が高い。

上述したように、比較例１の発光素子は、ステップＳ８を経て、ｐ型半導体層２０の最上層に位置する第二半導体層２２の最上面には膜厚２ｎｍ程度のＡｌリッチな層３５が形成されていた。実施例１と比べて、比較例１の動作電圧が高くなっているのは、比較例１においてＡｌリッチな層３５とｐ側電極３２との間のコンタクト抵抗が高くなっていることを示唆している。

逆にいえば、実施例１の発光素子によれば、ｐ型半導体層の最上層に位置するのは第三半導体層２３であり、この最上面にはＡｌリッチな層が形成されていないため、比較例１の発光素子と比べてｐ側電極３２との間のコンタクト抵抗を低抵抗化できていることが分かる。このことは、ステップＳ８に係る冷却工程の開始直前の時点において、ｐ型半導体層の最上層がｐ−ＧａＮで構成された第三半導体層２３である比較例２の発光素子が、実施例１の発光素子と同様に、比較例１の発光素子よりも入力電圧が低いことからも理解できる。

比較例２の発光素子は、ステップＳ８に係る冷却工程を経て、第三半導体層２３の一部が蒸発したとしても、依然として膜厚６ｎｍ程度のｐ−ＧａＮからなる第三半導体層２３が残存することとなる。

つまり、比較例２の発光素子は、実施例１の発光素子が備えるＧａＮ層よりも膜厚の厚いＧａＮ層を備えることになる。この結果、ＧａＮはＡｌＧａＮよりも吸収端が長波長側にあるため、活性層１５から放射された光のうち、ＧａＮで吸収される割合が、比較例２の素子は実施例１よりも高くなったことで、実施例１よりも光出力が低下していると考えられる。

この点は比較例３の結果にも現れている。上述したように、比較例３においては、比較例２とは異なり、第三半導体層２３の下層にｐ−ＡｌＧａＮからなる第二半導体層２２が形成されている。しかし、比較例３の素子は、ステップＳ８に係る冷却工程を経て、膜厚６ｎｍ程度の第三半導体層２３を有している。この結果は、比較例２と同様に、比較例３は、実施例１が備えるＧａＮ層よりも膜厚の厚いＧａＮ層を備えているため、活性層１５から放射された光のうち、ＧａＮで吸収される割合が実施例１よりも高くなったことで、実施例１よりも光出力が低下したものと考えられる。

なお、ピーク波長が４００ｎｍ以下の紫外光を放射する半導体発光素子を実現するに際しては、吸収端がＡｌＧａＮより長波長側に位置するＧａＮはできるだけ薄くするのが好ましい。このことは、実施例１と比較例２、及び実施例１と比較例３の対比結果からも理解される。ｐ−ＧａＮからなる第三半導体層２３は、ステップＳ８に係る冷却工程の開始直後、すなわち原料ガスの供給を停止した直後であって、炉内の温度が依然として高温下にある時点において、ｐ−ＡｌＧａＮからなる第二半導体層２２を上面に晒さないようにすることを目的として設けられている。このため、第三半導体層２３は、ＧａＮが蒸発しない程度にまで炉内の温度が低下する迄の間、第二半導体層２２を上面に露出させない範囲内で、できる限り薄い膜厚とするのがより好ましい。

以上に鑑みれば、ｐ−ＡｌＧａＮからなる第二半導体層２２の上面をｐ−ＧａＮからなる第三半導体層２３で覆った後に、冷却工程を行うことで、高い光出力を確保しながら動作電圧の低い半導体発光素子が実現できることが分かる。

［別実施形態］
以下、別実施形態について説明する。

〈１〉 上述した実施形態では、ステップＳ９〜Ｓ１０を経てｎ側電極３１及びｐ側電極３２を形成するものとして説明した。これは、成長基板１１をそのまま素子基板として利用すると共に、当該成長基板１１の２面のうち、同一の面側にｎ側電極３１及びｐ側電極３２が形成される半導体発光素子を製造する場合の一例について説明したものである。このような半導体発光素子は、「横型構造」と呼ばれることがある。しかし、本発明は、このような横型構造の半導体発光素子に限定されるものではない。

以下、ステップＳ８以後の別のステップを経て製造される半導体発光素子の製造方法の一例について説明する。なお、ステップＳ１〜Ｓ８については、上述した製造方法と同一であるため説明を割愛する。

（ステップＳ１１）
図５Ａに示すように、第三半導体層２３の上面の所定箇所に反射電極４９を形成する。ここでは、第三半導体層２３の形成領域よりも内側において、第三半導体層２３のほぼ全域に反射電極４９を形成する場合を示している。

反射電極４９は、一例として、スパッタ装置にて第三半導体層２３の上面に膜厚０．７ｎｍのＮｉ及び膜厚１５０ｎｍのＡｇを成膜した後、ＲＴＡ装置を用いてドライエア雰囲気中で４００℃、２分間のコンタクトアニールを行うことで形成される。なお、ここでは、反射電極４９の材料としてＮｉとＡｇの合金を採用しているが、ＡｌやＲｈによって反射電極４９を形成することもできる。

（ステップＳ１２）
次に、図５Ｂに示すように、反射電極４９の上層の所定箇所に絶縁層５１を形成する。このとき、図５Ｂに示すように、絶縁層５１の一部が反射電極４９の側面を覆うように形成することができる。

より具体的には、絶縁層５１の非形成領域に係る反射電極４９の上層をマスクしておき、例えばＳｉＯ_２をスパッタリング法によって膜厚２００ｎｍ程度成膜する。なお成膜する材料は絶縁性材料であればよく、例えばＳｉＮ、Ａｌ_２Ｏ_３でも良い。

（ステップＳ１３）
図５Ｃに示すように、反射電極４９及び絶縁層５１の上面を覆うようにハンダ拡散防止層４７及びハンダ層４５を形成する。

より詳細には、電子線蒸着装置（ＥＢ装置）にて反射電極４９及び絶縁層５１の上面を覆うように、膜厚１００ｎｍのＴｉと膜厚２００ｎｍのＰｔを３周期成膜することで、ハンダ拡散防止層４７を形成する。更にその後、ハンダ拡散防止層４７の上面（Ｐｔ表面）に、膜厚１０ｎｍのＴｉを蒸着させた後、Ａｕ８０％Ｓｎ２０％で構成されるＡｕ−Ｓｎハンダを膜厚３μｍ蒸着させることで、ハンダ層４５を形成する。

なお、このハンダ層４５の形成ステップにおいて、成長基板１１とは別に準備された支持基板９の上面にもハンダ層４３を形成するものとして構わない（図５Ｄ参照）。このハンダ層４３は、ハンダ層４５と同一の材料で構成されるものとしてよく、次のステップにおいてハンダ層４３と接合されることで、成長基板１１と支持基板９が貼り合わせられる。この支持基板９としては、構造の項で前述したように、例えばＣｕＷが用いられる。

更に、この図５Ｄにおいて、支持基板９上にハンダ拡散防止層４７を形成し、このハンダ拡散防止層４７の上層にハンダ層４３を形成するものとしても構わない。

（ステップＳ１４）
次に、図５Ｅに示すように、成長基板１１と支持基板９とを貼り合わせる。より具体的には、２８０℃の温度、０．２ＭＰａの圧力下で、成長基板１１の上層に形成されたハンダ層４７と、支持基板９の上層に形成されたハンダ層４３とを貼り合わせる。

（ステップＳ１５）
次に、図５Ｆに示すように、成長基板１１を剥離する。より具体的には、成長基板１１を上に、支持基板９を下に向けた状態で、成長基板１１側からＫｒＦエキシマレーザを照射して、成長基板１１と半導体層（アンドープ層１２）の界面を分解させることで成長基板１１の剥離を行う。成長基板１１はレーザが通過する一方、その下層のＧａＮ（アンドープ層１２）はレーザを吸収するため、この界面が高温化してＧａＮが分解される。これによって成長基板１１が剥離される。

その後、図５Ｇに示すように、ウェハ上に残存しているＧａＮ（アンドープ層１２）を、塩酸等を用いたウェットエッチング、又はＩＣＰ装置を用いたドライエッチングによって除去し、第一半導体層１３を露出させる。

（ステップＳ１６）
次に、図５Ｈに示すように、隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ＩＣＰ装置を用いて絶縁層５１の上面が露出するまで半導体層（第一半導体層１３，活性層１５，第四半導体層２１，第二半導体層２２，第三半導体層２３）をエッチングする。このとき、絶縁層５１はエッチング時のストッパーとしても機能する。

（ステップＳ１７）
次に、図５Ｉに示すように、第一半導体層１３の上面のうち、支持基板９の面に直交する方向に対して絶縁層５１と対向する位置にｎ側電極（７２，７３）を形成する。具体的には、膜厚１００ｎｍのＣｒと膜厚３μｍのＡｕからなる電極を形成した後、窒素雰囲気中で２５０℃、１分間のシンタリングを行う。

そして、各素子同士を例えばレーザダイシング装置によって分離し、支持基板９の裏面を例えばＡｇペーストにてパッケージと接合し、給電端子としてのｎ側電極７３に対してワイヤボンディングを行う。例えば、５０ｇの荷重でΦ１００μｍのボンディング領域にＡｕからなるワイヤ４５を連結させることで、ワイヤボンディングを行う。

かかる構成においても、ｐ−ＧａＮからなる第三半導体層２３を有するため、ｐ−ＡｌＧａＮからなる第二半導体層２２の上面（反射電極４９側の面）にＡｌリッチな層が形成されない。よって、このＡｌリッチな層と反射電極４９が接触することによる接触抵抗の上昇は生じない。また、ｐ−ＧａＮからなる第三半導体層２３は、極めて薄膜で構成できるため、ピーク波長が４００ｎｍ以下の紫外光を放射する半導体発光素子を実現する場合においても、第三半導体層２３で吸収される光の量を最小限に抑制することが可能であり、高い光出力が実現される。

なお、ステップＳ１１〜Ｓ１７の方法は、いわゆる「縦型構造」を有する半導体発光素子の製造方法の一例であって、本発明はこの方法を適用して製造される半導体発光素子に限定されるものではない。

〈２〉 上述した実施形態では、第一半導体層１３をｎ−ＡｌＧａＮで構成したが、ｎ−Ａｌ_ｘ１Ｇａ_ｙ１Ｉｎ_{１−ｘ１−ｙ１}Ｎ（０≦ｘ１≦１，０≦ｙ１≦１）で構成しても構わない。

また、上述した実施形態では、第二半導体層２２をｐ−ＡｌＧａＮで構成したが、ｐ−Ａｌ_ｘ２Ｇａ_ｙ２Ｉｎ_{１−ｘ２−ｙ２}Ｎ（０＜ｘ２≦１，０≦ｙ２＜１）で構成しても構わない。同様に、上述した実施形態では、第四半導体層２１をｐ−ＡｌＧａＮで構成したが、ｐ−Ａｌ_ｘ３Ｇａ_ｙ３Ｉｎ_{１−ｘ３−ｙ３}Ｎ（０＜ｘ３≦１，０≦ｙ３＜１）で構成しても構わない。

〈３〉 ステップＳ７によってｐ−ＧａＮからなる第三半導体層２３を形成した後、ステップＳ８に係る冷却工程を経て、第三半導体層２３が完全に蒸発されてしまっても構わない。この場合、ステップＳ８に係る冷却工程の間に、ｐ−Ａｌ_ｘ２Ｇａ_ｙ２Ｉｎ_{１−ｘ２−ｙ２}Ｎ（０＜ｘ２≦１，０≦ｙ２＜１）からなる第二半導体層２２が露出されるが、従来の発光素子と比べて、この第二半導体層２２が露出するタイミングを第三半導体層２３が完全に蒸発するのに要する時間だけ遅らせることができるので、第二半導体層２２に含まれるＧａＮの蒸発量を抑制することができる。

よって、第二半導体層２２の上面に形成されるＡｌリッチな層を、従来の発光素子よりも極めて少なくすることができるので、従来の発光素子よりも低い動作電圧を実現することができる。

〈４〉 上記実施形態では、ステップＳ５〜Ｓ７にわたって炉内の温度を維持していたが、この方法はあくまで一例であり、各ステップ間において炉内の温度を多少変更しながら各ｐ型半導体層（２１，２２，２３）を形成する方法を本発明の範囲から排除する趣旨ではない。

１ ： 本発明の半導体発光素子
９ ： 支持基板
１１ ： 成長基板
１２ ： アンドープ層
１３ ： 第一半導体層（ｎ型半導体層）
１５ ： 活性層
２０ ： ｐ型半導体層
２１ ： 第四半導体層（ｐ型半導体層）
２２ ： 第二半導体層（ｐ型半導体層）
２３ ： 第三半導体層（ｐ型半導体層）
３１ ： ｎ側電極
３２ ： ｐ側電極
３５ ： Ａｌリッチな層
４３，４５ ： ハンダ層
４７ ： ハンダ拡散防止層
４９ ： 反射電極
５１ ： 絶縁層
７２，７３ ： ｎ側電極
１００ ： 従来の半導体発光素子
１０１ ： 基板
１０２ ： バッファ層
１０３ ： ｎ型コンタクト層
１０４ ： ｎ型クラッド層
１０５ ： 活性層
１０６ ： ｐ型クラッド層
１０７ ： 第一のｐ型コンタクト層
１０８ ： 第二のｐ型コンタクト層
１０９ ： ｎ側電極
１１０ ： ｐ側電極

Claims (7)

1. 基板を準備する工程（ａ）、
   前記基板上に、ｎ−Ａｌ_ｘ１Ｇａ_ｙ１Ｉｎ_{１−ｘ１−ｙ１}Ｎ（０≦ｘ１≦１，０≦ｙ１≦１）よりなるｎ型の第一半導体層を形成する工程（ｂ）、
   前記第一半導体層の上層に活性層を形成する工程（ｃ）、
   前記活性層の上層に、炉内の温度を８００℃以上としてｐ−Ａｌ_ｘ２Ｇａ_ｙ２Ｉｎ_{１−ｘ２−ｙ２}Ｎ（０＜ｘ２≦１，０≦ｙ２＜１）よりなるｐ型の第二半導体層を形成する工程（ｄ）、
   前記第二半導体層の上層に、前記炉内の温度を８００℃以上としてｐ−ＧａＮよりなるｐ型の第三半導体層を形成する工程（ｅ）、
   及び、前記工程（ｅ）の後に炉内温度を低下させる工程（ｆ）を有し、
   前記工程（ｃ）の後、前記活性層の上層に、炉内の温度を８００℃以上としてｐ−Ａｌ_ｘ３Ｇａ_ｙ３Ｉｎ_{１−ｘ３−ｙ３}Ｎ（０＜ｘ３≦１，０≦ｙ３＜１）よりなるｐ型の第四半導体層を形成する工程（ｈ）を有し、
   前記工程（ｄ）は、前記工程（ｈ）の後に実行され、前記第四半導体層よりもｐ型不純物濃度が高濃度である前記第二半導体層を形成する工程であり、
   前記工程（ｅ）は、前記第四半導体層よりもｐ型不純物濃度が高濃度である前記第三半導体層を形成する工程であり、
   前記工程（ｆ）の実行後、前記第三半導体層の膜厚が５ｎｍ以下であり、
   前記活性層から放射される光がピーク波長４００ｎｍ以下の紫外光であることを特徴とする半導体発光素子の製造方法。
2. 前記工程（ｆ）の後に、前記第三半導体層の上層に電極を形成する工程（ｇ）を有することを特徴とする請求項１に記載の半導体発光素子の製造方法。
3. 前記工程（ｅ）は、前記工程（ｄ）と比べて、前記炉内に供給される原料ガスの流量のみが変更されて実行される工程であることを特徴とする請求項１又は２に記載の半導体発光素子の製造方法。
4. 基板上に、ｎ型半導体層と、ｐ型半導体層と、前記ｎ型半導体層及び前記ｐ型半導体層の間に挟持された活性層とを有し、ピーク波長が４００ｎｍ以下の紫外光を放射する半導体発光素子であって、
   前記ｐ型半導体層は、ｐ−Ａｌ_ｘ２Ｇａ_ｙ２Ｉｎ_{１−ｘ２−ｙ２}Ｎ（０＜ｘ２≦１，０≦ｙ２＜１）よりなるｐ型の第二半導体層と、膜厚５ｎｍ以下のｐ−ＧａＮよりなるｐ型の第三半導体層とを含み、
   前記第三半導体層は、前記ｐ型半導体層の面のうち、前記活性層とは反対側の面の最上層であり、
   前記ｐ型半導体層は、ｐ−Ａｌ_ｘ３Ｇａ_ｙ３Ｉｎ_{１−ｘ３−ｙ３}Ｎ（０＜ｘ３≦１，０≦ｙ３＜１）よりなるｐ型の第四半導体層と、前記第四半導体層の上層に形成された前記第二半導体層と、前記第二半導体層の上層に形成された前記第三半導体層とを有し、
   前記第二半導体層及び前記第三半導体層は、前記第四半導体層よりもｐ型不純物濃度が高濃度であることを特徴とする半導体発光素子。
5. 前記第三半導体層の上層に電極を有していることを特徴とする請求項４に記載の半導体発光素子。
6. 前記第三半導体層は、前記第二半導体層の上面全面を覆うように形成されていることを特徴とする請求項４又は５に記載の半導体発光素子。
7. 前記ｎ型半導体層は、ｎ−Ａｌ_ｘ１Ｇａ_ｙ１Ｉｎ_{１−ｘ１−ｙ１}Ｎ（０≦ｘ１≦１，０≦ｙ１≦１）よりなるｎ型の第一半導体層で構成されていることを特徴とする請求項４〜６のいずれか１項に記載の半導体発光素子。
   

Images