JP5997596B2

JP5997596B2 - ミキサ

Info

Publication number: JP5997596B2
Application number: JP2012267624A
Authority: JP
Inventors: 清次藤田; 恒雄徳満
Original assignee: Sumitomo Electric Device Innovations Inc; Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Device Innovations Inc; Sumitomo Electric Industries Ltd
Priority date: 2012-12-06
Filing date: 2012-12-06
Publication date: 2016-09-28
Anticipated expiration: 2032-12-06
Also published as: US8975946B2; US20140159796A1; JP2014116697A; US20150137870A1; US9197159B2

Description

本発明はミキサに関する。

近年、携帯電話などの移動体通信機器が利用されている。無線通信では、中間周波数（Intermediate Frequency：ＩＦ）信号とローカル（Local Oscillation：ＬＯ）信号とをミキシングすることで、ＲＦ（Radio Frequency）信号を生成する。特許文献１には、２つの信号をミキシングし、不要な周波数成分を除去する技術が開示されている。

特開２００７−２５１９８９号公報

しかしながら、従来の技術では、所望の信号を得ることが困難であった。本願発明は、上記課題に鑑み、所望の信号を得ることが可能なミキサを提供することを目的とする。

本発明は、中間周波数信号が入力される第１のノードと、制御端子に互いに逆位相のローカル信号が入力され、それぞれの出力端子が前記第１のノードと接続された第１のトランジスタ及び第２のトランジスタと、前記第２のトランジスタの出力端子と前記第１のノードとの間に接続され、前記中間周波数信号の通過を抑圧する第１のフィルタと、前記中間周波数信号が入力される第２のノードと、制御端子に互いに逆位相のローカル信号が入力され、それぞれの出力端子が前記第２のノードと接続された第３のトランジスタ及び第４のトランジスタと、前記第４のトランジスタの出力端子と前記第２のノードとの間に接続され、前記中間周波数信号の通過を抑圧する第２のフィルタと、前記第１のノードから出力される信号及び前記第２のノードから出力される信号を合成する合成部と、を有するミキサである。

上記構成において、前記第１のノード及び前記第２のノードの各々に、位相が互いに９０°異なる前記中間周波数信号が入力され、前記合成部は、前記第１のノードから出力される信号、及び前記第２のノードから出力される信号を、互いに９０°異なる位相差を付与して合成する構成とすることができる。

上記構成において、前記第１のノードおよび前記第２のノードの各々に、互いに逆位相の前記中間周波数信号が入力され、前記合成部は、前記第１のノードから出力される信号、並びに前記第２のノードから出力される信号を、同位相で合成する構成とすることができる。

上記構成において、前記第１のノードおよび前記第２のノードの各々に、互いに同位相の前記中間周波数信号が入力され、前記合成部は、前記第１のノードから出力される信号、並びに前記第２のノードから出力される信号を、１８０°の位相差を付与して合成する構成とすることができる。

上記構成において、前記合成部と前記第１のノードとの間に設けられ、前記中間周波数信号を抑圧する第３のフィルタと、前記合成部と前記第２のノードとの間に設けられ、前記中間周波数信号を抑圧する第４のフィルタと、を有する構成とすることができる。

上記構成において、前記第１のフィルタ、前記第２のフィルタ、前記第３のフィルタ及び前記第４のフィルタはキャパシタ及びインダクタの少なくとも一方を含む構成とすることができる。

上記構成において、中間周波数信号が入力されるノードと、制御端子に互いに逆位相のローカル信号が入力され、それぞれの出力端子が前記ノードと接続された第１のトランジスタ及び第２のトランジスタと、前記第２のトランジスタの出力端子と前記ノードとの間に接続され、前記中間周波数信号の通過を抑圧するフィルタと、を有する構成とすることができる。

本発明によれば、所望の信号を得ることが可能なミキサを提供することが可能となる。

図１は実施例１に係るミキサを利用する通信システムを例示する回路図である。図２（ａ）はミキサを例示する回路図である。図２（ｂ）はミキサから出力される信号を例示する模式図である。図２（ｃ）はキャパシタの周波数特性を例示する模式図である。図３（ａ）はＲＦ信号及びＩｍ信号の計算結果を示すグラフである。図３（ｂ）はＲＦ側ＬＯリーク、ＲＦ側ＩＦリーク及びＩＦ側ＬＯリークの計算結果を示すグラフである。図４（ａ）は比較例１に係るミキサを例示する回路図である。図４（ｂ）はミキサから出力される信号を例示する模式図である。図５（ａ）は比較例２に係るミキサを例示する回路図である。図５（ｂ）はミキサから出力される信号を例示する模式図である。図６はミキサチップを例示する平面図である。図７は実施例２に係るミキサを例示する回路図である。図８は実施例３に係るミキサを例示する回路図である。図９（ａ）は実施例４に係るミキサを例示する回路図である。図９（ｂ）はミキサから出力される信号を例示する模式図である。図１０は実施例５に係るミキサを例示する回路図である。図１１（ａ）はハイパスフィルタを例示する回路図である。図１１（ｂ）はフィルタの周波数特性を例示する模式図である。

本発明の実施例について説明する。

図１は実施例１に係るミキサ２０を利用する通信システムを例示する回路図である。図１に示すように、入力端子ＲＦＩｎ１と出力端子ＩＦＯｕｔ１との間には、入力端子ＲＦＩｎ１に近い側から、ローノイズアンプ（Low Noise Amp：ＬＮＡ）２、アンプ４、可変減衰器６、バンドパスフィルタ（Band Pass Filter：ＢＰＦ）８、ミキサ１０、アンプ１２、及びＢＰＦ１４が接続されている。入力端子ＩＦＩｎ１と出力端子ＲＦＯｕｔ１との間には、入力端子ＩＦＩｎ１に近い側から、ＢＰＦ１６、アンプ１８、ミキサ２０、アンプ２２、減衰器２４、ＢＰＦ２６、アンプ２８及びパワーアンプ３０が接続されている。ミキサ１０とミキサ２０との間にはローパスフィルタ（Low Pass Filter：ＬＰＦ）３２が接続されている。ＬＰＦ３２と入力端子ＬＯＩｎ１との間には、ＬＰＦ３２に近い側から逓倍器３４及びアンプ３６が接続されている。

受信信号は入力端子ＲＦＩｎ１、ＬＯ信号は入力端子ＬＯＩｎ１、ＩＦ信号は入力端子ＩＦＩｎ１、それぞれに入力される。ＬＯ信号は例えば不図示の局所発振器から出力される。ミキサ１０は受信信号をＬＯ信号とミキシングし、ダウンコンバートする。受信信号は出力端子ＩＦＯｕｔ１から出力される。ミキサ２０はＬＯ信号とＩＦ信号とをミキシングし、アップコンバートすることで、送信信号を生成する。送信信号は出力端子ＲＦＯｕｔ１から出力される。ミキサ２０、アンプ２２、減衰器２４、ＬＰＦ３２、逓倍器３４、及びアンプ３６は、アップコンバータ（ミキサ２０）を含むＲＦＩＣ（RF Integrated Circuit）１１を形成する。

図２（ａ）は本実施例に係るミキサ２０を示す回路図である。図２（ａ）に示す入力端子ＬＯＩｎ２には、図１の入力端子ＬＯＩｎ１からＬＯ信号が入力される。入力端子ＩＦＩｎ２には、入力端子ＩＦＩｎ１からＩＦ信号が入力される。出力端子ＲＦＯｕｔ２から出力端子ＲＦＯｕｔ１に向けてＲＦ信号（送信信号）が出力される。

回路４１は、バラン４０、１対のＦＥＴ（Field Effective Transistor：電界効果トランジスタ）４４及び４６（第１及び第２のトランジスタ）、キャパシタＣ１〜Ｃ３、インダクタＬ１を含む。入力端子ＬＯＩｎ２はバラン４０及び４２それぞれの入力端子（不平衡端子）と電気的に接続されている。バラン４０の２つの出力端子（平衡端子）のうち一方はＦＥＴ４４のゲート（制御端子）と電気的に接続され、他方はＦＥＴ４６のゲートと電気的に接続されている。ＦＥＴ４４及び４６のソースは接地されている。ＦＥＴ４４のドレイン（出力端子）とＦＥＴ４６のドレインとは電気的に接続されている。ドレイン間にはキャパシタＣ１（第１のフィルタ）が直列接続されている。キャパシタＣ１の一端とＦＥＴ４４のドレインとの間のノードＮ１（第１のノード）にキャパシタＣ２の一端が電気的に接続されている。キャパシタＣ２の他端は９０°カプラ４８の一方の入力端子と電気的に接続されている。ノードＮ１とキャパシタＣ２との間にインダクタＬ１の一端が電気的に接続されている。インダクタＬ１の他端はキャパシタＣ３の一端と電気的に接続され、キャパシタＣ３の他端は接地されている。Ｌ１〜Ｃ３間のノードＮ２は９０°カプラ５０の一方の出力端子と電気的に接続されている。

回路４３は、バラン４２、１対のＦＥＴ５２及び５４（第３及び第４のトランジスタ）、キャパシタＣ４〜Ｃ６、並びにインダクタＬ２を含む。回路４３は、回路４１と同様に接続されている。ＦＥＴ５２のドレインとキャパシタＣ４（第２のフィルタ）の一端との間のノードをノードＮ３（第２のノード）とする。キャパシタＣ５は９０°カプラ４８の他方の入力端子と接続されている。インダクタＬ２とキャパシタＣ６との間のノードＮ４は９０°カプラ５０の他方の出力端子と接続されている。９０°カプラ４８の一方の出力端子は出力端子ＲＦＯｕｔ２と接続されており、他方の出力端子は抵抗Ｒ１を介して接地されている。９０°カプラ５０の一方の入力端子は入力端子ＩＦＩｎ２と接続されており、他方の入力端子は抵抗Ｒ２を介して接地されている。インダクタＬ１及びキャパシタＣ３が形成する回路、並びにインダクタＬ２及びキャパシタＣ６が形成する回路は、生成されたＲＦ信号を効率よく出力端子ＲＦＯｕｔ２に導き、ＩＦ信号を抑圧するフィルタ（第３及び第４のフィルタ）として機能する。なお、入力端子ＬＯＩｎ２はノードＮ１０で分岐されている。ノードＮ１０の分岐は単純分岐であり、ＬＯＩｎ２側から見るインピーダンスは、１対のＦＥＴ４４及び４６の制御端子並びに１対のＦＥＴ５２及び５４の制御端子のインピーダンスと同じになる。このため、ＬＯ信号は入力しやすくなる。

ミキサ２０に入出力する信号について説明する。ＬＯ信号はバラン４０及び４２に入力され、ＩＦ信号はノードＮ２及びＮ４に入力される。バラン４０及び４２は、それぞれ逆位相の（位相が１８０°異なる）ＬＯ信号を出力する。ＦＥＴ４６及び５４に入力されるＬＯ信号の位相は、ＦＥＴ４４及び５２に入力されるＬＯ信号の位相と比較して１８０°異なる。９０°カプラ５０は位相が９０°異なるＩＦ信号を出力する。ノードＮ４に入力されるＩＦ信号の位相は、ノードＮ２に入力されるＩＦ信号の位相と比較して９０°異なる。９０°カプラ４８はノードＮ１の出力信号とノードＮ３の出力信号に９０°の位相差を付与し、両者を合成する合成部として機能する。具体的に、９０°カプラ４８は、ノードＮ３から出力される信号の位相を９０°遅延させ、ノードＮ１の出力信号と合成し、ＲＦ信号として出力する。合成とは、信号を重ね合わせることである。

図２（ｂ）はミキサ２０から出力される信号を例示する模式図である。横軸は周波数を表す。図２（ｂ）に示すＬＯ信号の周波数ω_ＬＯは例えば１５ＧＨｚである。ＩＦ信号の周波数ω_ＩＦは例えば２ＧＨｚであり、ω_ＬＯより大幅に低い。ＦＥＴ４４及び４６においてＩＦ信号とＬＯ信号とがミキシングされ、ＲＦ信号及びＩｍ信号（Image：イメージ信号）が生成される。図２（ｂ）の例では、ＲＦ信号の周波数をＬＯ信号の周波数とＩＦ信号の周波数を引いたもの、Ｉｍ信号の周波数をＬＯ信号の周波数からＩＦ信号の周波数を足したものとする。例えば、ＲＦ信号の周波数ω_ＲＦはω_ＬＯ−ω_ＩＦ、つまり１３ＧＨｚである。Ｉｍ信号の周波数ω_Ｉｍはω_ＬＯ＋ω_ＩＦ、つまり１７ＧＨｚである。後述するように実施例１においては、図２（ｂ）に示すようにＲＦ信号を出力し、かつＩｍ信号の通過を抑圧する。

図２（ａ）に示したキャパシタＣ１及びＣ４の周波数特性を説明する。図２（ｃ）はキャパシタＣ１及びＣ４の周波数特性を例示する模式図である。横軸は周波数、縦軸は通過量を表す。

図２（ｃ）に示すように、キャパシタＣ１及びＣ４は低周波数側における信号の通過を抑圧し、高周波数側の信号を通過させる。抑圧帯域にはＩＦ信号が含まれ、通過帯域にはＬＯ信号が含まれる。キャパシタＣ１及びＣ４はＬＯ信号と比較して低周波数のＩＦ信号の通過を抑圧する。このため、ＦＥＴ４６に流れるＩＦ信号は抑圧される。従ってＦＥＴ４６におけるＬＯ信号とＩＦ信号とのミキシングが抑制される。同様に、ＦＥＴ５４に流れるＩＦ信号は抑圧され、ＦＥＴ５４におけるＬＯ信号とＩＦ信号とのミキシングは抑制される。また、キャパシタＣ１及びＣ４はＬＯ信号を通過させる。

表１はミキサ２０における信号を例示する表である。

上から、ＦＥＴ４４のドレイン、ＦＥＴ４６のドレイン、ノードＮ１、ＦＥＴ５２のドレイン、ＦＥＴ５４のドレイン、ノードＮ３、出力端子ＲＦＯｕｔ２における信号を表す。括弧内は、同時刻における信号の位相を表す。例えばＬＯ（ω_ＬＯ）は位相がω_ＬＯであるＬＯ信号を表し、ＬＯ（ω_ＬＯ＋π）は位相がω_ＬＯ＋πであるＬＯ信号を表す。

ＦＥＴ４４のドレインからＬＯ信号（ω_ＬＯ）、ＩＦ信号（ω_ＩＦ）、ＲＦ信号（ω_ＬＯ−ω_ＩＦ）、Ｉｍ信号（ω_ＬＯ＋ω_ＩＦ）が出力される。ＦＥＴ４６のドレインからＬＯ信号（ω_ＬＯ＋π）が出力される。上述のように、キャパシタＣ１がＩＦ信号の通過を抑圧するため、ＲＦ信号及びＩｍ信号は出力されない。バラン４０がＬＯ信号の位相を１８０°（π）遅延させるため、ＦＥＴ４６の制御端子に入力されるＬＯ信号は、ＦＥＴ４４の制御端子に入力されるＬＯ信号と比較して位相がπずれている。ＦＥＴ４６の制御端子からドレイン端子に漏洩するＬＯ信号は、ＦＥＴ４４の制御端子からドレイン端子に漏洩するＬＯ信号と比較して、同じく位相がπずれている。そして、ＦＥＴ４４及び４６からの出力信号がノードＮ１で合成される。位相がπ異なるＬＯ信号はＦＥＴ４４とＦＥＴ４６の共通ドレイン端子でキャンセルし、ＲＦ信号、Ｉｍ信号及びＩＦ信号の一部が出力される。

ＦＥＴ５２のドレインからＬＯ信号（ω_ＬＯ）、ＩＦ信号（ω_ＩＦ＋π／２）、ＲＦ信号（ω_ＬＯ−ω_ＩＦ−π／２）、及びＩｍ信号（ω_ＬＯ＋ω_ＩＦ＋π／２）が出力される。ＦＥＴ５４のドレインからＬＯ信号（ω_ＬＯ＋π）が出力される。ノードＮ３では、ＬＯ信号がキャンセルされ、ＲＦ信号、Ｉｍ信号及びＩＦ信号の一部が出力される。９０°カプラ５０がＩＦ信号の位相をπ／２遅延させる。このため、ノードＮ３におけるＩＦ信号、ＲＦ信号及びＩｍ信号の位相は、ノードＮ１における対応する信号と比較して位相がπ／２ずれている。

９０°カプラ４８は、ノードＮ３から出力される信号の位相をπ／２ずらす。ノードＮ３側のＩＦ信号の位相はω_ＩＦ＋π、ＲＦ信号の位相はω_ＬＯ−ω_ＩＦ、Ｉｍ信号の位相はω_ＬＯ＋ω_ＩＦ＋π、になる。さらに９０°カプラ４８は、ノードＮ１の出力信号と、ノードＮ３の出力信号とを合成する。Ｉｍ信号（ω_ＬＯ＋ω_ＩＦ）とＩｍ信号（ω_ＬＯ＋ω_ＩＦ＋π）とは逆位相であるためキャンセルされる。一方、２つのＲＦ信号は同位相であるため合成される。従って、図２（ｂ）に示すように、Ｉｍ信号の通過は抑圧され、ＲＦ信号は出力端子ＲＦＯｕｔ２から出力される。

実施例１によれば、ＦＥＴ４４及び５２においてＲＦ信号及びＩｍ信号が生成される。互いに逆位相であるＬＯ信号はノードＮ１及びＮ３においてキャンセルされる。９０°カプラ５０が２つのＩＦ信号間にπ／２の位相差を付与する。９０°カプラ４８は２つの出力信号にπ／２の位相差を付与し、合成する。これにより、ＬＯ信号の漏洩が抑圧されるとともにＩｍ信号の通過は抑圧され、ＲＦ信号のみを出力することができる。

ミキサ２０の周波数特性のシミュレーションを行った。ＲＦ信号、Ｉｍ信号、出力端子ＲＦＯｕｔ２に漏洩するＬＯ信号（ＲＦ側ＬＯリーク）、ＩＦ信号（ＲＦ側ＩＦリーク）、及び入力端子ＩＦＩｎ２に漏洩するＬＯ信号（ＩＦ側ＬＯリーク）を計算した。ＦＥＴ４４、４６、５２及び５４には電子供給層としてアルミニウムガリウム砒素（ＡｌＧａＡｓ）及びチャネル層としてインジウムガリウム砒素（ＩｎＧａＡｓ）を含むＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）を用いた。ＩＦ信号の周波数ω_ＩＦは１ＧＨｚ、ＬＯ信号の周波数ω_ＬＯは８〜３２ＧＨｚとした。

図３（ａ）はＲＦ信号及びＩｍ信号の計算結果を示すグラフである。横軸は周波数、縦軸は変換損失である。実線はＲＦ信号、破線はＩｍ信号を表す。図３（ａ）に示すように、ＲＦ信号の変換損失は約−１０ｄＢである。Ｉｍ信号の変換損失は約−３５〜−４５ｄＢである。このようにＩｍ信号の通過は大きく抑圧され、ＲＦ信号と比較して２５ｄＢ程度小さくなる。表１において説明したように、逆位相のＩｍ信号が打ち消し合うためである。

図３（ｂ）はＲＦ側ＬＯリーク、ＲＦ側ＩＦリーク、及びＩＦ側ＬＯリークの計算結果を示すグラフである。縦軸は通過量を表す。図３（ｂ）に示すように、１０〜３２ＧＨｚ、ＬＯ信号の入力レベルは＋１５ｄＢｍ、ＩＦ信号の入力レベルは＋０ｄＢｍにおいて、ＲＦ側ＬＯリークは約−２５ｄＢｍであり、ＲＦ側ＩＦリークは約−３０ｄＢｍ，ＩＦ側ＬＯリークは約−７５〜−３０ｄＢｍである。このように、ＬＯ信号のリークは抑制される。表１において説明したように、逆位相のＬＯ信号が打ち消し合うためである。

比較例について説明する。比較例１は１対のトランジスタを用いる例である。図４（ａ）は比較例１に係るミキサ２０Ｒ１を例示する回路図である。

図４（ａ）に示すように、９０°カプラ６０の一方の入力端子に入力端子ＬＯＩｎ２が接続され、他方の入力端子は抵抗Ｒ３を介して接地されている。９０°カプラ６０の一方の出力端子はキャパシタＣ７を介してＦＥＴ４４のゲートに、他方の出力端子はキャパシタＣ８を介してＦＥＴ４６のゲートに接続されている。ＦＥＴ４４のドレインはキャパシタＣ９を介して９０°カプラ４８に接続されている。ＦＥＴ４６〜キャパシタＣ９間のノードにはインダクタＬ３の一端が接続され、インダクタＬ３の他端はキャパシタＣ１０を介して接地されている。インダクタＬ３〜キャパシタＣ１０間のノードはインダクタＬ４を介してバラン６２の一方の出力端子と接続されている。インダクタＬ４と並列にキャパシタＣ１１が接続され、インダクタＬ４〜バラン６２間のノードにはキャパシタＣ１２が接続されている。ＦＥＴ４６、キャパシタＣ１３〜１６、インダクタＬ５及びＬ６、９０°カプラ４８及びバラン６２は同様に接続されている。キャパシタＣ７及びＣ８はＬＯ信号のＤＣ成分の通過を抑圧する。キャパシタＣ１０〜Ｃ１２並びにインダクタＬ３及びＬ４、キャパシタＣ１４〜Ｃ１６及びインダクタＬ５及びＬ６は、ＬＯ信号の入力端子ＩＦＩｎ２への漏洩を抑制するフィルタとして機能する。

図４（ｂ）はミキサ２０Ｒ１から出力される信号を例示する模式図である。表２はミキサ２０Ｒ１における信号を例示する表である。

９０°カプラ６０の一方の入力端子にＬＯ信号が入力される。９０°カプラ６０は位相を９０°ずらしたＬＯ信号をＦＥＴ４４のゲートに出力し、位相をずらしていないＬＯ信号をＦＥＴ４６のゲートに出力する。バラン６２は位相を１８０°ずらしたＩＦ信号をＦＥＴ４４に出力し、位相をずらしていないＩＦ信号をＦＥＴ４６に出力する。表２に示すように、ＦＥＴ４４からは、ＬＯ信号（ω_ＬＯ＋π／２）、ＩＦ信号（ω_ＩＦ＋π）、ＲＦ信号（ω_ＬＯ−ω_ＩＦ−π／２）、及びＩｍ信号（ω_ＬＯ＋ω_ＩＦ＋３π／２）が出力される。ＦＥＴ４６からは、ＬＯ信号（ω_ＬＯ）、ＩＦ信号（ω_ＩＦ）、ＲＦ信号（ω_ＬＯ−ω_ＩＦ）、及びＩｍ信号（ω_ＬＯ＋ω_ＩＦ）が出力される。９０°カプラ４８は、ＦＥＴ４４の出力信号の位相を９０°ずらし、ＦＥＴ４６の出力信号と合成する。２つのＬＯ信号は逆位相であるため打ち消し合う。ＲＦ信号及びＩｍ信号は、それぞれ同位相であるため合成される。従って、図４（ｂ）に示すように、ＲＦ信号及びＩｍ信号の両方が抑圧されずに出力される。

比較例２は２対のトランジスタを用いる例である。図５（ａ）は比較例２に係るミキサ２０Ｒ２を例示する回路図である。ミキサ２０Ｒ２は、ミキサ２０からキャパシタＣ１及びＣ４を取り除いた構成を有する。

表３はミキサ２０Ｒ２における信号を例示する表である。図５（ｂ）はミキサ２０Ｒ２から出力される信号を例示する模式図である。

表３に示すように、ＦＥＴ４４からは、ＬＯ信号（ω_ＬＯ）、ＩＦ信号（ω_ＩＦ）、ＲＦ信号（ω_ＬＯ−ω_ＩＦ）、及びＩｍ信号（ω_ＬＯ＋ω_ＩＦ）が出力される。ＦＥＴ４６からは、ＬＯ信号（ω_ＬＯ＋π）、ＩＦ信号（ω_ＩＦ）、ＲＦ信号（ω_ＬＯ−ω_ＩＦ＋π）、及びＩｍ信号（ω_ＬＯ＋ω_ＩＦ＋π）が出力される。ＬＯ信号、ＲＦ信号及びＩｍ信号は、それぞれ逆位相であるためキャンセルする。ノードＮ１からはＩＦ信号（ω_ＩＦ）が出力される。同様にＦＥＴ５２及び５４から出力される信号のうち、ＬＯ信号、ＲＦ信号及びＩｍ信号は、それぞれ逆位相であるためキャンセルされ、ＩＦ信号（ω_ＩＦ＋π／２）のみが出力される。ＩＦ信号の通過は、キャパシタＣ２およびＣ５により抑圧される。さらに、９０°カプラ４８においてＩＦ信号はカプラの帯域外となるため出力されない。図５（ｂ）に示すように、ＲＦ信号及びＩｍ信号の両方が抑圧される。これに対し、実施例１によれば、図２（ｂ）に示すように、Ｉｍ信号の通過を抑圧し、ＲＦ信号を取り出すことができる。

ミキサチップ２１について説明する。ミキサチップ２１はミキサ２０を形成するために用いられる。図６はミキサチップ２１を例示する平面図である。基板２３上に、斜線を付した配線が設けられている。

図６に示すように、入力端子ＬＯＩｎ２に入力されたＬＯ信号はディバイダ６４によりバラン４０及び４２それぞれに分配される。バラン４０はランゲカップラ４０ａを含み、バラン４２はランゲカップラ４２ａを含む。バラン４０とＦＥＴ４４との間にキャパシタＣ１７、バラン４０とＦＥＴ４６との間にキャパシタＣ１８が接続されている。バラン４２とＦＥＴ５２との間にキャパシタＣ１９、バラン４２とＦＥＴ５４との間にキャパシタＣ２０が接続されている。キャパシタＣ１７〜Ｃ２０はＬＯ信号のＤＣ成分の通過を抑圧する。９０°カプラ５０は、図６において不図示であり、ミキサチップ２１の外部に接続される。９０°カプラ５０において位相差の付与されたＩＦ信号が入力端子ＩＦＩｎ３及びＩＦＩｎ４に入力される。９０°カプラ４８の配線４８ａは信号の位相を９０°遅延させる。インダクタＬ１及びＬ２は基板２３内で引きまわされた配線により形成される。例えば９０°カプラ４８をミキサチップに含めず、外部から接続してもよい。

実施例２はバランの数を変更した例である。図７は実施例２に係るミキサ２０Ａを例示する回路図である。

図７に示すように、入力端子ＬＯＩｎ２は、１つのバラン６６の入力端子に接続されている。バラン６６の一方の出力端子はＦＥＴ４４及び５２それぞれのゲートに接続されている。バラン６６の他方の出力端子はＦＥＴ４６及び５４それぞれのゲートに接続されている。他の構成はミキサ２０と同じである。表１に示したように、実施例２においてもＩｍ信号は打ち消され、ＲＦ信号のみを取り出すことができる。バランを１つとすることで、ミキサ２０Ａの小型化が可能である。

実施例３はキャパシタＣ４の位置を変更した例である。図８は実施例３に係るミキサ２０Ｂを例示する回路図である。図８に示すように、キャパシタＣ４がＦＥＴ５２（第４のトランジスタ）のドレインとノードＮ３との間に接続されている。他の構成はミキサ２０と同じである。

表４はミキサ２０Ｂにおける信号を例示する表である。実施例３では、ＲＦ信号の周波数をＬＯ信号の周波数とＩＦ信号の周波数を足したもの、Ｉｍ信号の周波数をＬＯ信号の周波数からＩＦ信号の周波数を引いたものとする。

表４に示すように、ノードＮ１からＩＦ信号（ω_ＩＦ）、ＲＦ信号（ω_ＬＯ＋ω_ＩＦ）、Ｉｍ信号（ω_ＬＯ−ω_ＩＦ）が出力される。ＦＥＴ５２のドレインからはＬＯ信号（ω_ＬＯ）が出力される。ＦＥＴ５４のドレインからは、ＬＯ信号（ω_ＬＯ＋π）、ＩＦ信号（ω_ＩＦ＋π／２）、ＲＦ信号（ω_ＬＯ＋ω_ＩＦ＋３π／２）、及びＩｍ信号（ω_ＬＯ−ω_ＩＦ＋π／２）が出力される。ノードＮ３からＩＦ信号（ω_ＩＦ＋π／２）、ＲＦ信号（ω_ＬＯ＋ω_ＩＦ＋３π／２）、及びＩｍ信号（ω_ＬＯ−ω_ＩＦ＋π／２）が出力される。９０°カプラ４８がノードＮ３からの出力信号の位相をπ／２ずらす。このためノードＮ１側とノードＮ３側とでは、ＲＦ信号は同位相、Ｉｍ信号は逆位相となる。出力端子ＲＦＯｕｔ２からはＲＦ信号（ω_ＬＯ＋ω_ＩＦ）が出力される。

このように実施例３によれば、実施例１及び２と同様にＩｍ信号の通過を抑圧し、ＲＦ信号を取り出すことができる。キャパシタＣ４の位置を変えることで、ＲＦ信号の周波数をω_ＬＯ＋ω_ＩＦとすることができる。

実施例４はＲＦ信号及びＩｍ信号の両方を出力する例である。図９（ａ）は実施例４に係るミキサ２０Ｃを例示する回路図である。

図９（ａ）に示すように、バラン６８にはＩＦ信号が入力される。バラン６８の一方の出力端子はノードＮ２に接続され、他方の出力端子はノードＮ４に接続されている。バラン６８はＩＦ信号に１８０°の位相差を付与してノードＮ２及びＮ４に出力する。ノードＮ１からの出力信号と、ノードＮ３からの出力信号とは、ノードＮ５において合成され、出力端子ＲＦＯｕｔ２から出力される。ノードＮ１とノードＮ５との間には抵抗Ｒ４の一端、ノードＮ３とノードＮ５との間には抵抗Ｒ４の他端が接続されている。ノードＮ５及び抵抗Ｒ５は合成部を形成する。合成部は、ウィルキンソン合成器（Wilkinson Couplers）を構成する

表５はミキサ２０Ｃにおける信号を例示する表である。図９（ｂ）はミキサ２０Ｃから出力される信号を例示する模式図である。

ＦＥＴ４４及び４６、並びにノードＮ１の出力信号は、表１に示したものと同じである。ＦＥＴ５２のドレインからＬＯ信号（ω_ＬＯ）、ＦＥＴ５４のドレインからＬＯ信号（ω_ＬＯ＋π）、ＩＦ信号（ω_ＩＦ＋π）、ＲＦ信号（ω_ＬＯ−ω_ＩＦ）、及びＩｍ信号（ω_ＬＯ＋ω_ＩＦ＋２π）が出力される。なおＩｍ信号の位相ω_ＬＯ＋ω_ＩＦ＋２πはω_ＬＯ＋ω_ＩＦと同位相である。ノードＮ３では、ＬＯ信号がキャンセルされ、ＩＦ信号、ＲＦ信号及びＩｍ信号が出力される。

ノードＮ１の出力信号と、ノードＮ３の出力信号とが合成される。ＲＦ信号（ω_ＬＯ−ω_ＩＦ）及びＩｍ信号（ω_ＬＯ＋ω_ＩＦ）はそれぞれ同位相であるため合成される。従って図９（ｂ）に示すように、ＲＦ信号及びＩｍ信号が出力される。またＬＯ信号の通過を抑圧することができる。

実施例５はＲＦ信号及びＩｍ信号の両方を出力する別の例である。図１０は実施例５に係るミキサ２０Ｄを例示する回路図である。

図１０に示すように、抵抗Ｒ５の一端はＮ２〜ＩＦＩｎ２間に接続され、他端はＮ４〜ＩＦＩｎ２間に接続されている。ノードＮ１はキャパシタＣ２を介してバラン７０の一方の入力端子と接続されている。ノードＮ３はキャパシタＣ５を介してバラン７０の他方の入力端子と接続されている。ＩＦ信号は位相差を付与されることなくノードＮ２及びＮ４に出力される。バラン７０はノードＮ３の出力信号の位相を１８０°ずらし、ノードＮ１の出力信号と合成する。

表６はミキサ２０Ｄにおける信号を例示する表である。

ＦＥＴ４４、４６及び５２、並びにノードＮ１の出力信号は、表５に示したものと同じである。ＦＥＴ５４のドレインから、ＬＯ信号（ω_ＬＯ＋π）、ＩＦ信号（ω_ＩＦ）、ＲＦ信号（ω_ＬＯ−ω_ＩＦ＋π）、及びＩｍ信号（ω_ＬＯ＋ω_ＩＦ＋π）が出力される。ノードＮ３からＩＦ信号（ω_ＩＦ）、ＲＦ信号（ω_ＬＯ−ω_ＩＦ＋π）、及びＩｍ信号（ω_ＬＯ＋ω_ＩＦ＋π）が出力される。バラン７０がノードＮ３からの出力信号の位相をπずらす。このためＲＦ信号及びＩｍ信号はそれぞれ同位相となる。出力端子ＲＦＯｕｔ２からはＲＦ信号（ω_ＬＯ−ω_ＩＦ）及びＩｍ信号（ω_ＬＯ＋ω_ＩＦ）が出力される。なお、ＩＦ信号の通過はキャパシタＣ２及びＣ５により抑圧される。さらにバラン７０においてＩＦ信号は、帯域外となるため出力されない。このように実施例５によれば、実施例４と同様にＲＦ信号及びＩｍ信号を取り出すことができる。実施例１〜５によれば、ＲＦ信号のみ、又はＲＦ信号及びＩｍ信号のように、所望の信号を出力することができる。

上述のように、キャパシタＣ１及びＣ４はＬＯ信号の通過を抑圧するフィルタとして機能する。なお、キャパシタ以外のフィルタを用いてもよい。

図１１（ａ）はハイパスフィルタ（High Pass Filter：ＨＰＦ）７２を例示する回路図である。図１１（ａ）に示すように、ＨＰＦ７２においては、入力端子Ｉｎと出力端子Ｏｕｔとの間にキャパシタＣ２０が直列に接続されている。インダクタＬ１３の一端は入力端子ＩｎとキャパシタＣ２０の一端との間に接続され、他端は接地されている。ＨＰＦ７２は図２（ｃ）に示したような周波数特性を有する。このため、ＩＦ信号の通過を抑圧し、ＬＯ信号を通過させる。

図１１（ｂ）はフィルタの周波数特性を例示する模式図である。通過帯域にＬＯ信号が含まれ、抑圧帯域にＩＦ信号が含まれている。このような周波数特性を有するフィルタを用いることもできる。

キャパシタ及びインダクタの少なくとも一方を含むフィルタによりＩＦ信号の通過を抑圧しＬＯ信号を通過させることができる。このようなフィルタを、２対のＦＥＴ（ＦＥＴ４４及び４６、ＦＥＴ５２及び５４）それぞれのドレイン間に接続すればよい。またインダクタＬ１及びＬ２、キャパシタＣ３及びＣ６に代えてキャパシタ及びインダクタの少なくとも一方を含むフィルタを用いてもよい。ＦＥＴに代えて例えばバイポーラトランジスタなど他のトランジスタを用いてもよい。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

２０、２０Ａ、２０Ｂ、２０Ｃ、２０Ｄミキサ
４０、４２、６８、７０バラン
４４、４６、５２、５４ＦＥＴ
４８、５０９０°カプラ
７２ＨＰＦ
Ｃ１〜Ｃ２２キャパシタ
Ｎ１〜Ｎ６ノード
Ｌ１〜Ｌ１６インダクタ

Claims

中間周波数信号が入力される第１のノードと、
制御端子に互いに逆位相のローカル信号が入力され、それぞれの出力端子が前記第１のノードと接続された第１のトランジスタ及び第２のトランジスタと、
前記第２のトランジスタの出力端子と前記第１のノードとの間に接続され、前記中間周波数信号の通過を抑圧する第１のフィルタと、
前記中間周波数信号が入力される第２のノードと、
制御端子に互いに逆位相のローカル信号が入力され、それぞれの出力端子が前記第２のノードと接続された第３のトランジスタ及び第４のトランジスタと、
前記第４のトランジスタの出力端子と前記第２のノードとの間に接続され、前記中間周波数信号の通過を抑圧する第２のフィルタと、
前記第１のノードから出力される信号及び前記第２のノードから出力される信号を合成する合成部と、を有することを特徴とするミキサ。
前記第１のノード及び前記第２のノードの各々に、位相が互いに９０°異なる前記中間周波数信号が入力され、
前記合成部は、前記第１のノードから出力される信号、及び前記第２のノードから出力される信号を、互いに９０°異なる位相差を付与して合成することを特徴とする請求項１記載のミキサ。
前記第１のノードおよび前記第２のノードの各々に、互いに逆位相の前記中間周波数信号が入力され、
前記合成部は、前記第１のノードから出力される信号、並びに前記第２のノードから出力される信号を、同位相で合成することを特徴とする請求項１記載のミキサ。
前記第１のノードおよび前記第２のノードの各々に、互いに同位相の前記中間周波数信号が入力され、
前記合成部は、前記第１のノードから出力される信号、並びに前記第２のノードから出力される信号を、１８０°の位相差を付与して合成することを特徴とする請求項１記載のミキサ。
前記合成部と前記第１のノードとの間に設けられ、前記中間周波数信号を抑圧する第３のフィルタと、
前記合成部と前記第２のノードとの間に設けられ、前記中間周波数信号を抑圧する第４のフィルタと、を有することを特徴とする請求項１から４いずれか一項記載のミキサ。
中間周波数信号が入力されるノードと、
制御端子に互いに逆位相のローカル信号が入力され、それぞれの出力端子が前記ノードと接続された第１のトランジスタ及び第２のトランジスタと、
前記第２のトランジスタの出力端子と前記ノードとの間に接続され、前記中間周波数信号の通過を抑圧するフィルタと、を有することを特徴とするミキサ。