WO2022269860A1 - ミキサ回路 - Google Patents

ミキサ回路 Download PDF

Info

Publication number
WO2022269860A1
WO2022269860A1 PCT/JP2021/023952 JP2021023952W WO2022269860A1 WO 2022269860 A1 WO2022269860 A1 WO 2022269860A1 JP 2021023952 W JP2021023952 W JP 2021023952W WO 2022269860 A1 WO2022269860 A1 WO 2022269860A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
phase
transmission line
transmission lines
mixer
Prior art date
Application number
PCT/JP2021/023952
Other languages
English (en)
French (fr)
Inventor
裕史 濱田
照男 徐
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to JP2023529368A priority Critical patent/JPWO2022269860A1/ja
Priority to PCT/JP2021/023952 priority patent/WO2022269860A1/ja
Publication of WO2022269860A1 publication Critical patent/WO2022269860A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes

Definitions

  • the present invention relates to circuit technology for handling high-frequency electrical signals, particularly mixer circuits with frequency conversion functions.
  • Broadband THz waves are being considered for application to next-generation wireless communications (beyond 5G) and other ultra-high-speed wireless communications.
  • the 300 GHz band has less absorption attenuation during atmospheric propagation in the THz band, and the transmitter (TX) and receiver (RX) are realized by electronic devices made of CMOS (Complementary Metal Oxide Semiconductor), SiGe, InP, etc. Since it is a possible frequency band, research and development are being actively pursued (see, for example, Non-Patent Document 1 and Non-Patent Document 2).
  • InP which has excellent high-frequency characteristics, is a semiconductor material that can realize an amplifier with a high gain of about 20 dB even at 300 GHz. See Patent Document 3).
  • FIG. 13 shows a general TX configuration.
  • the TX is composed of an amplifier 100 , a mixer 101 and a power amplifier (PA: Power Amplifier) 102 .
  • the mixer 101 multiplies an intermediate frequency signal (IF (Intermediate Frequency) signal) by a local oscillation signal (LO (Local Oscillator) signal) to generate a high frequency signal (RF (Radio Frequency) signal) in a desired frequency band. do.
  • IF Intermediate Frequency
  • LO Local Oscillator
  • RF Radio Frequency
  • the linearity of amplifying the RF signal output from the mixer without distortion is important.
  • the 1 dB gain suppression point output (OP1dB) which is the output at which the gain is 1 dB lower than the small signal gain
  • the 1 dB gain suppression point input (OP1dB) which is the input at which the gain is 1 dB lower than the small signal gain IP1dB
  • the PA 102 uses a power combining technique using an in-phase splitter 1020, a plurality of amplifiers 1021, and an in-phase combiner 1022, as shown in FIG.
  • the PA gain in the 300 GHz band is around 10 dB.
  • the PA gain is 20 dB
  • the mixer conversion gain is -10 dB.
  • the mixer 101 shown in FIG. 13 can also be made highly linear in principle by using the power combining technique.
  • the mixer 101 in FIG. 15 comprises an in-phase splitter 1010 for LO signals, an in-phase splitter 1011 for IF signals, a plurality of mixers 1012 and an in-phase combiner 1013 . That is, by arranging N mixers 1012 of the same performance in parallel and performing power combining on each of the LO signal, IF signal, and RF signal of each mixer 1012, the linearity can be increased N times.
  • the present invention has been made to solve the above problems, and aims to make the mixer circuit highly linear.
  • the mixer circuit of the present invention includes a power divider configured to divide an LO signal into N (N is an integer equal to or greater than 2) with equal amplitude and equal phase, and between an IF port to which an IF signal is input and the ground.
  • N transmission lines connected in series to each other, N unit mixers whose IF signal input terminals are connected to respective ends of the N transmission lines, and N output terminals of the power divider N delay circuits respectively inserted between the LO signal input terminals of the N unit mixers and N RF signals output from the N unit mixers are combined with equal amplitude and equal phase.
  • phase delay amount of each of the N transmission lines with respect to the IF signal is ⁇ IF
  • N) is set to ⁇ 1 -k ⁇ IF or ⁇ 1 +k ⁇ IF (where ⁇ 1 is an arbitrary phase).
  • one configuration example of the mixer circuit of the present invention includes N first amplifiers respectively inserted between the N output terminals of the power divider and the input terminals of the N delay circuits, The apparatus further comprises N second amplifiers respectively inserted between the output terminals of the N delay circuits and the LO signal input terminals of the N unit mixers. Further, one configuration example of the mixer circuit of the present invention further comprises third amplifiers respectively inserted between the RF signal output terminals of the N unit mixers and the N input terminals of the power combiner. It is characterized by
  • the mixer circuit of the present invention includes: a first power divider configured to divide the LO signal into N (N is an integer equal to or greater than 2) with equal amplitude and equal phase; N transmission lines connected in series between the IF port from which the IF signal is output and the ground; and the RF signal input terminal is connected to the first N unit mixers each connected to each of N output terminals of two power dividers and having an IF signal output terminal connected to each end of each of said N transmission lines; and said first power divider.
  • N is an integer equal to or greater than 2
  • N transmission lines connected in series between the IF port from which the IF signal is output and the ground
  • the RF signal input terminal is connected to the first N unit mixers each connected to each of N output terminals of two power dividers and having an IF signal output terminal connected to each end of each of said N transmission lines; and said first power divider.
  • phase delay amount of the LO signal by the k-th delay circuit (k is an integer from 1 to N) counted from the IF port side is ⁇ 1 -(N ⁇ k+1) ⁇ IF , or ⁇ 1 +(N ⁇ k+1) ⁇ IF ( ⁇ 1 is an arbitrary phase).
  • one configuration example of the mixer circuit of the present invention includes N first power dividers inserted between the N output terminals of the first power distributor and the input terminals of the N delay circuits, respectively. and N second amplifiers respectively inserted between the output terminals of the N delay circuits and the LO signal input terminals of the N unit mixers. be. Further, one configuration example of the mixer circuit of the present invention includes N unit mixers inserted between the N output terminals of the second power divider and the RF signal input terminals of the N unit mixers. 3 amplifiers.
  • the mixer circuit of the present invention includes a power divider configured to divide the LO signal into N (N is an integer equal to or greater than 2) with equal amplitude and equal phase, and N transistors whose sources are connected to the ground. , N delay circuits respectively inserted between the N output terminals of the power divider and the gates of the N transistors, and N RF output from the drains of the N transistors a power combiner configured to combine signals with equal amplitude and equal phase; 2N first transmission lines connected in series between an IF port to which an IF signal is input and a ground; a connection point between the 2k ⁇ 1-th (k is an integer of 1 to N) and the 2k-th first transmission line counted from the IF port side, and k counted from the IF port side; N second transmission lines having a length of a quarter wavelength at the frequency of the LO signal inserted between the gate of the transistor and one end of the 2k-1th first transmission line and N third transmission lines having a length of a quarter wavelength at the
  • the k-th A phase delay amount of the LO signal by the delay circuit is set to ⁇ 1 -k ⁇ IF or ⁇ 1 +k ⁇ IF ( ⁇ 1 is an arbitrary phase).
  • the mixer circuit of the present invention includes a power divider configured to divide the LO signal into N (N is an integer equal to or greater than 2) with equal amplitude and equal phase, and N transistors whose sources are connected to the ground. , N delay circuits respectively inserted between the N output terminals of the power divider and the gates of the N transistors, and N RF output from the drains of the N transistors.
  • a power combiner configured to combine signals with equal amplitude and equal phase, and a quarter wavelength at the frequency of the RF signal, connected in series between the IF port to which the IF signal is input and ground.
  • 2N+1 first transmission lines having a length of 2N+1, the termination of the 2k ⁇ 1-th (k is an integer of 1 to N) counting from the IF port side, and the 2k-th first transmission line N+1 second transmission lines inserted between the input ends of the 2N+1-th transmission lines and between the terminal end of the 2N+1-th first transmission line and the ground, and one end counted from the IF port side 2i ⁇ 1 (i is an integer from 1 to N+1), connected to the connection point between the first transmission line and the i-th second transmission line and the other end is open, at the frequency of the RF signal N+1 third transmission lines each having a length of one-tenth wavelength, and one end of which is a connection point between the 2k-th first transmission line and the k-th second transmission line counted from the IF port side.
  • N fourth transmission lines having a length of a quarter wavelength at the frequency of the RF signal, and the other end is open, and the 2k-1th first transmission line and the 2k
  • the LO by the k-th delay circuit counted from the IF port side The phase delay amount of the signal is set to ⁇ 1 -k ⁇ IF or ⁇ 1 +k ⁇ IF ( ⁇ 1 is an arbitrary phase).
  • the linearity of the mixer circuit can be increased to N times that of the individual unit mixers.
  • FIG. 1 is a block diagram showing the configuration of a mixer circuit according to a first embodiment of the invention.
  • FIG. 2 is a block diagram showing the configuration of a general distributed mixer.
  • FIG. 3 is a block diagram showing another configuration of the mixer circuit according to the first embodiment of the invention.
  • FIG. 4 is a block diagram showing the configuration of a mixer circuit according to the second embodiment of the invention.
  • FIG. 5 is a block diagram showing another configuration of the mixer circuit according to the second embodiment of the invention.
  • FIG. 6 is a block diagram showing the configuration of a mixer circuit according to the third embodiment of the invention.
  • FIG. 7 is a block diagram showing another configuration of the mixer circuit according to the third embodiment of the invention.
  • FIG. 8 is a block diagram showing the configuration of a mixer circuit according to the fourth embodiment of the invention.
  • FIG. 9 is a diagram showing an outline of a gate mixer.
  • FIG. 10 is a block diagram showing the configuration of a mixer circuit according to the fifth embodiment of the invention.
  • FIG. 11 is a diagram showing an outline of a resistive mixer.
  • FIG. 12 is a block diagram showing the configuration of a mixer circuit according to the sixth embodiment of the invention.
  • FIG. 13 is a block diagram showing the configuration of a conventional transmitter.
  • FIG. 14 is a block diagram showing the configuration of a power amplifier using power combining technology.
  • FIG. 15 is a block diagram showing the configuration of a mixer using power combining technology.
  • FIG. 1 is a block diagram showing the configuration of a mixer circuit according to this embodiment.
  • the mixer circuit includes a power divider 1 that divides the LO signal by N equal amplitude and equal phase (N is an integer of 2 or more), N delay circuits 2-1 to 2-N, and N unit mixers 3. -1 to 3-N are connected in series between the IF port 41 to which the IF signal is input and the ground, and the respective ends are connected to the IF signal input terminals of the unit mixers 3-1 to 3-N.
  • N transmission lines 4-1 to 4-N N transmission lines 4-1 to 4-N, a terminating resistor 5 connecting the terminal end of the transmission line 4-N at the final stage and the ground, and N units output from the unit mixers 3-1 to 3-N and a power synthesizer 6 for synthesizing these RF signals with equal amplitude and phase.
  • 40 is an LO port to which the LO signal is input
  • 42 is an RF port to which the RF signal is output.
  • a distributed matching technique is used to achieve power combining of IF signals within a planar circuit.
  • Distributed matching technology refers to the inductance of each of the N transmission lines 4-1 to 4-N and the parasitic capacitance of each of the N unit mixers 3-1 to 3-N. This is a method of realizing broadband impedance matching by forming an N-stage ladder-type pseudo transmission line by .
  • a distributed matching mixer circuit is called a distributed mixer.
  • Distributed mixers generally form distributed matching circuits for all of the IF signal, LO signal, and RF signal.
  • FIG. 2 shows the configuration of a typical distributed mixer. 7-1 to 7-N and 8-1 to 8-N are transmission lines, and 9 and 10 are terminating resistors.
  • the distributed mixer According to the distributed mixer, wide bands of IF signal, LO signal and RF signal can be secured. cannot be multiplied by N. The reason why the linearity cannot be increased by N times is due to distribution matching of the LO signal. That is, in the configuration of FIG. 2, since the input LO signal is attenuated while propagating through the transmission lines 7-1 to 7-N, the first unit mixer 3-1 counted from the IF port 41 side is driven. The power of the LO signal and the power of the LO signal driving the N-th unit mixer 3-N are significantly different.
  • the linearity of the distribution mixer as a whole using N unit mixers 3-1 to 3-N is not N times as high as when one unit mixer is used.
  • the linearity of the distribution mixer is approximately equal to or slightly greater than the linearity of the first unit mixer 3-1 supplied with the largest LO signal.
  • the RF distributed matching circuit consisting of the transmission lines 8-1 to 8-N and the terminating resistor 10 also has a large loss for the RF signal, the conversion gain and OP1dB of the distributed mixer are higher than when one unit mixer is used. It is normal for it to be smaller.
  • an IF distributed matching circuit composed of transmission lines 4-1 to 4-N and a terminating resistor 5 is used for the IF signal. Do not use distributed matching circuits. The reason why the LO distributed matching circuit and the RF distributed matching circuit are not used is to supply LO signals of the same power to all the unit mixers 3-1 to 3-N.
  • phase matching of the mixer becomes a problem.
  • all of the RF signal, LO signal, and IF signal are phase-matched, but in the configuration of this embodiment shown in FIG. That is, there is a possibility that the phases of the RF signals output from the unit mixers 3-1 to 3-N may be scattered, and even if the N-input 1-output power combiner 6 is used, N-fold power combining cannot be realized. .
  • Delay circuits 2-1 to 2-N are applied.
  • the delay circuits 2-1 to 2-N are inserted between the N output terminals of the power distributor 1 and the LO signal input terminals of the N unit mixers 3-1 to 3-N, respectively.
  • the delay circuits 2-1 to 2-N can be realized by transmission lines or the like.
  • Equation (1) shows the case where the frequency of the RF signal is the sum of the frequency of the LO signal and the frequency of the IF signal, that is, the case where the upper sideband is used as the RF signal.
  • Equation (2) shows the case where the frequency of the RF signal is the difference between the frequency of the LO signal and the frequency of the IF signal, that is, when the lower sideband is used as the RF signal.
  • the phase delay amount of the LO signal by the k-th (k is an integer from 1 to N) delay circuit 2-k counted from the IF port 41 side is ⁇ 1 -k ⁇ IF
  • the phases of the RF signals output from the N unit mixers 3-1 to 3-N can all be aligned to the same value ⁇ 1 ( ⁇ 1 is an arbitrary phase).
  • the phase delay amount with respect to the IF signal is set to the same value ⁇ IF for each of the transmission lines 4-1 to 4-N.
  • FIG. 3 shows the configuration of the mixer circuit of this embodiment, which uses the lower sideband as the RF signal.
  • the lower sideband is used as the RF signal
  • the phase delay amount of the LO signal by the k-th delay circuit 2a-k counted from the IF port 41 side is set to ⁇ 1 +k ⁇ IF , then N
  • the phases of the RF signals output from the unit mixers 3-1 to 3-N can all be adjusted to the same value ⁇ 1 .
  • the LO signal frequency is 250 GHz or higher, and the IF signal frequency is about 25 GHz.
  • the length of the delay circuits 2-1 to 2-N and 2a-1 to 2a-N required to obtain the same amount of phase delay as the IF signal is 1/10 of the length of the IF signal transmission line. .
  • the fact that the delay circuits 2-1 to 2-N and 2a-1 to 2a-N for the LO signal are short also greatly differs from the distributed mixer of FIG.
  • the IF signal, LO signal, and RF signal transmission lines 4-1 to 4-N, 7-1 to 7-N, and 8-1 to 8-N are generally of approximately the same physical length. have. Therefore, the loss of LO signals and RF signals with high frequencies inevitably increases.
  • the LO signal delay circuits 2-1 to 2-N and 2a-1 to 2a-N are short, loss due to the delay circuits 2-1 to 2-N and 2a-1 to 2a-N is a problem. does not become
  • the capacitance of the unit mixers 3-1 to 3-N and the transmission lines 4-1 to 4-N should be determined so that the characteristic impedance of the pseudo transmission line, which is composed of the inductance of , becomes a desired value (usually 50 ⁇ ).
  • the phase delay amount ⁇ IF of each of the transmission lines 4-1 to 4-N is determined. It becomes possible to determine the physical parameters of 2a-1 to 2a-N. Further, from the principle of distribution matching, a wider band mixer characteristic can be obtained by arranging a 50 ⁇ resistor as the terminating resistor 5 at the terminating portion of the IF port 41 .
  • this embodiment has a configuration in which the N unit mixers 3-1 to 3-N are driven by LO signals of the same power and output RF signals of the same phase, the linearity of the mixer circuit can be N times the individual unit mixers.
  • the mixer circuit of this embodiment is different from the mixer circuit of the first embodiment in that LOs are connected between the N output terminals of the power distributor 1 and the input terminals of the N delay circuits 2-1 to 2-N.
  • Amplifiers 11-1 to 11-N for amplifying signals are inserted, output terminals of N delay circuits 2-1 to 2-N and LO signal input terminals of N unit mixers 3-1 to 3-N.
  • Amplifiers 12-1 to 12-N for amplifying LO signals are inserted between them.
  • the N unit mixers 3-1 to 3-N can be driven by LO signals of completely the same power (saturation power of amplifiers 11-1 to 11-N and 12-1 to 12-N). Also, the amplifiers 11-1 to 11-N and 12-1 to 12-N generally have reverse isolation. Therefore, the impedances viewed from the unit mixers 3-1 to 3-N are not affected by the delay circuits 2-1 to 2-N.
  • amplifiers 13- for amplifying RF signals are placed between the RF signal output terminals of the N unit mixers 3-1 to 3-N and the N input terminals of the power combiner 6, respectively. 1 to 13-N, the outputs of the unit mixers 3-1 to 3-N can be amplified without being affected by the excess loss of the power combiner 6, and the conversion of the mixer circuit of this embodiment is possible. Gain can be further improved.
  • delay circuits 2-1 to 2-N are used in the examples of FIGS. 4 and 5, delay circuits 2a-1 to 2a are used instead of the delay circuits 2-1 to 2-N in FIGS.
  • -N By providing -N, a configuration using the lower sideband as the RF signal can be realized.
  • radio communications use only either the upper sideband or the lower sideband as RF signals.
  • the reasons for using only one of the upper sideband and the lower sideband are to make effective use of the band and to improve the SNR.
  • the lower sideband is treated as an unwanted wave called an image signal. Therefore, it may be desirable to have the ability to remove the image signal in TX.
  • a mixer with the function of removing image signals is generally called an image rejection mixer.
  • the design of the delay circuits 2-1 to 2-N when using the upper sideband for RF signals and the delay circuits 2a-1 to 2a-N when using the lower sideband for RF signals are different.
  • the delay circuits 2-1 to 2-N and 2a-1 to 2a-N align the phases of either the upper sideband or the lower sideband in the outputs of the N unit mixers 3-1 to 3-N. Designed. This is because unless the unit mixers 3-1 to 3-N are designed to match the phases of their outputs, the power combiner 6 cannot combine the power of the N RF signals.
  • the mixer circuit of the present invention inherently has an image rejection function.
  • FIG. 6 is a block diagram showing the configuration of the mixer circuit according to this embodiment.
  • the mixer circuit of this embodiment includes a power divider 1, unit mixers 3-1 to 3-N, transmission lines 4-1 to 4-N, a terminating resistor 5, and N outputs of the power divider 1.
  • N delay circuits 14-1 to 14-N respectively inserted between the terminal and the LO signal input terminals of N unit mixers 3-1 to 3-N, and the RF signal with equal amplitude and equal phase.
  • a power divider 15 for dividing and inputting to RF signal input terminals of N unit mixers 3-1 to 3-N. Since the mixer circuit of this embodiment is a down-conversion mixer, the IF port 41 serves as a port for outputting an IF signal, and the RF port 42 serves as a port for inputting an RF signal.
  • the phase delay amount of the LO signal by the k-th (k is an integer from 1 to N) delay circuit 14-k counted from the IF port 41 side is ⁇ 1 -(N-k+1 ) to ⁇ IF .
  • the phase of the LO signal input to the k-th unit mixer 3-k is ⁇ 1 -(N ⁇ k+1) ⁇ IF .
  • the phase of the RF signal input to the k-th unit mixer 3-k is ⁇ RF .
  • ⁇ RF is a constant value independent of k.
  • the phase of the IF signal output from the k-th unit mixer 3-k is ⁇ RF -[ ⁇ 1 -(N ⁇ k+1) ⁇ IF ].
  • FIG. 7 shows the configuration of the mixer circuit of this embodiment, which uses the lower sideband as the RF signal.
  • the phase delay amount of the LO signal by the k-th delay circuit 14a-k counted from the IF port 41 side should be set to ⁇ 1 +(N ⁇ k+1) ⁇ IF . Just do it.
  • FIG. 8 The configuration of FIG. 8 is shown as a more practical configuration of the third embodiment.
  • the mixer circuit of this embodiment is different from the mixer circuit of the third embodiment in that LO signals are connected between the N output terminals of the power distributor 1 and the input terminals of the N delay circuits 14-1 to 14-N.
  • Amplifiers 16-1 to 16-N for amplifying signals are inserted, output terminals of N delay circuits 14-1 to 14-N and LO signal input terminals of N unit mixers 3-1 to 3-N.
  • Amplifiers 17-1 to 17-N for amplifying LO signals are inserted between them.
  • a preamplifier 18 for amplifying the RF signal is inserted between the RF port 42 and the input terminal of the power divider 15, and the N output terminals of the power divider 15 and the N units are connected.
  • Amplifiers 19-1 to 19-N for amplifying RF signals are inserted between the RF signal input terminals of the mixers 3-1 to 3-N.
  • NF Noise Figure
  • delay circuits 14-1 to 14-N are used. Then, a configuration using the lower sideband as the RF signal can be realized.
  • a fifth embodiment of the present invention will now be described.
  • the gate mixer as shown in FIG. 9, is configured to input an IF signal and an LO signal to a gate G of a source-grounded FET (Field Effect Transistor) 20 and extract an RF signal from a drain D of the FET 20 .
  • FET Field Effect Transistor
  • FIG. 10 is a block diagram showing the configuration of the mixer circuit according to this embodiment.
  • the mixer circuit of this embodiment includes a power divider 1, delay circuits 2-1 to 2-N, a power combiner 6, amplifiers 11-1 to 11-N, 12-1 to 12-N, gates G is connected to the output terminals of amplifiers 12-1 to 12-N, the drain D is connected to the input terminal of the power combiner 6, and the source S is grounded.
  • 2N transmission lines 21-1 to 21-2N connected in series between the IF port 41 and the ground, a 50 ⁇ termination resistor 22 connecting the termination of the transmission line 21-2N and the ground, an IF Counting from the port 41 side, the connection point between the 2k-1-th (k is an integer N transmission lines 23-1 to 23-N each having a length of a quarter wavelength at the frequency of the LO signal and inserted between the gate G of the FET 20-k and one end of which is an integer of .
  • N transmission lines 24- each having a length of a quarter wavelength at the frequency of the LO signal, connected to the connection point between the transmission lines 21-(2k ⁇ 1) and 21-2k and the other end is open. 1 to 24-N.
  • All of the transmission lines 21-1 to 21-2N constituting the IF distribution matching circuit are set to have the same phase delay amount with respect to the IF signal.
  • the total phase delay amount of the two adjacent transmission lines 21-(2k-1) and 21-2k with respect to the IF signal is set to ⁇ IF .
  • the gate mixer of FIG. 9 can up-convert an IF signal to an RF signal, but cannot down-convert an RF signal to an IF signal. Therefore, inevitably, the mixer circuit of this embodiment becomes an up-conversion mixer. With the configuration of this embodiment, a high linearity characteristic that is N times the linearity of a normal gate mixer can be obtained.
  • a point to be noted here is the isolation of the LO signal and the IF signal.
  • isolation between the LO signal and the IF signal can be achieved by the LO matching circuit 200 and the IF matching circuit 201 .
  • this embodiment uses an IF distribution matching circuit composed of the transmission lines 21-1 to 21-2N and the terminating resistor 22, it is necessary to ensure isolation by a method different from that of lumped-constant gate mixers.
  • transmission lines 23-1 to 23-N and 24-1 to 24-N are used.
  • the transmission lines 24-1 to 24-N are open stubs. Therefore, the impedance of the connection point between the IF distributed matching circuit and the transmission lines 24-1 to 24-N (the connection point between the transmission line 21-(2k-1) and the transmission line 21-2k) is 0 (short circuit).
  • the FETs 20-1 to 20-N By rotating the signal phase at the connection point between the IF distribution matching circuit and the transmission lines 24-1 to 24-N by the transmission lines 23-1 to 23-N, the FETs 20-1 to 20-N at the LO signal frequency
  • the impedance from the gate G to the IF distributed matching circuit can be made infinite (open).
  • the frequencies of the LO signal and the IF signal differ by about ten times, so the transmission lines 23-1 to 23-N and 24-1 to 24-N are sufficiently short for the IF signal. Therefore, it can be considered that the transmission lines 23-1 to 23-N and 24-1 to 24-N do not adversely affect the characteristics of the IF distribution matching circuit.
  • the amplifiers 11-1 to 11-N and 12-1 to 12-N are not essential components.
  • the input terminals of the delay circuits 2-1 to 2-N are connected, and the output terminals of the N delay circuits 2-1 to 2-N and the gates G of the N FETs 20-1 to 20-N are connected. You may make it connect.
  • amplifiers for amplifying RF signals are inserted between the drains D of the N FETs 20-1 to 20-N and the N input terminals of the power combiner 6.
  • FIG. 10 shows the case of using the upper sideband as the RF signal. Circuits 2a-1 to 2a-N may be provided.
  • FIG. 11 inputs an LO signal to the gate G of the source-grounded FET 25, inputs an IF signal to the drain D of the FET 25, extracts an RF signal from the drain D, or outputs an RF signal to the drain D.
  • a signal is input and an IF signal is taken out from the drain D.
  • both up-conversion and down-conversion are possible with the resistive mixer in FIG. Therefore, in this embodiment, both the up-conversion mixer and the down-conversion can be realized.
  • FIG. 12 is a block diagram showing the configuration of the mixer circuit according to this embodiment.
  • the mixer circuit of this embodiment includes a power divider 1, delay circuits 2-1 to 2-N, a power combiner 6, amplifiers 11-1 to 11-N, 12-1 to 12-N, gates G is connected to the output terminal of the amplifiers 12-1 to 12-N, the drain D is connected to the input terminal of the power combiner 6, and the source S is grounded.
  • N+1 transmission lines 27-1 to 27-(N+1) inserted between and the ground a termination resistor 28 connecting the termination of the transmission line 27-(N+1) and the ground, and one end of which is an IF port 41 connected to the connection point between the 2i-1 (i is an integer from 1 to N+1)-th transmission line 26-(2i-1) and the i-th transmission line 27-i counting from the side, and the other end is open, N+1 transmission lines 29-1 to 29-(N+1) each having a length of a quarter wavelength at the frequency of the RF signal, one end of which is the 2k-th transmission line 26-2k counted from the IF port 41 side, and the k-th transmission line N transmission lines 30-1 to 30-N having a length of 1/4 wavelength in the frequency of the RF signal,
  • All of the transmission lines 26-1 to 26-(2N+1) have the same phase delay amount with respect to the IF signal.
  • the phase delay amount with respect to the IF signal is set to the same value for each of the transmission lines 27-1 to 27-(N+1).
  • the total phase delay amount with respect to the IF signal of the three transmission lines 26-(2k-1), 26-2k, and 27-k is set to ⁇ IF .
  • the configuration of FIG. 12 shows an example of an upconversion mixer. With the configuration of this embodiment, linearity that is N times the linearity per resistive mixer can be obtained.
  • RF and IF signals can be isolated by the RF matching circuit 202 and the IF matching circuit 201 .
  • a lumped resistive mixer is used. Isolation must be ensured by a different method.
  • the transmission lines 26-1 to 26-(2N+1), 29-1 to 29-(N+1), and 30-1 to 30-N each having a length of a quarter wavelength of the frequency of the RF signal are used.
  • Use Transmission lines 29-1 to 29-(N+1) and 30-1 to 30-N are open stubs. Therefore, connection points between the IF distribution matching circuits and the transmission lines 29-1 to 29-(N+1) and 30-1 to 30-N (connection points between the transmission lines 26-(2i-1) and the transmission lines 27-i , the connection point between the transmission line 26-2k and the transmission line 27-k) becomes 0 (short circuit) at the frequency of the RF signal.
  • the RF At the frequency of the signal, the impedance from the drains D of the FETs 25-1 to 25-N to the IF distribution matching circuit can be made infinite (open).
  • the IF distributed matching circuit is arranged in two branches. 26-(2N+1), 29-1 to 29-(N+1), 30-1 to 30-N are required.
  • the frequencies of the RF signal and the IF signal differ by about 10 times.
  • -1 to 30-N are sufficiently short. Therefore, it can be considered that the transmission lines 26-1 to 26-(2N+1), 29-1 to 29-(N+1), and 30-1 to 30-N do not adversely affect the characteristics of the IF distributed matching circuit. .
  • the amplifiers 11-1 to 11-N and 12-1 to 12-N are not essential components.
  • the input terminals of the delay circuits 2-1 to 2-N are connected, and the output terminals of the N delay circuits 2-1 to 2-N and the gates G of the N FETs 25-1 to 25-N are connected. You may make it connect.
  • FIG. 12 shows the case of using the upper sideband as the RF signal. Circuits 2a-1 to 2a-N may be provided.
  • the present invention can be applied to mixer circuits that perform frequency conversion of signals.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

ミキサ回路は、ＬＯ信号を等振幅・等位相で分配する電力分配器（１）と、遅延回路（２－１～２－Ｎ）と、単位ミキサ（３－１～３－Ｎ）と、伝送線路（４－１～４－Ｎ）と、単位ミキサ（３－１～３－Ｎ）から出力されるＲＦ信号を等振幅・等位相で合成する電力合成器（６）を備える。伝送線路（４－１～４－Ｎ）のそれぞれの、ＩＦ信号に対する位相遅延量をΔθIFとしたときに、ＩＦポート（４１）側から数えてｋ番目（ｋは１～Ｎの整数）の遅延回路（２－ｋ）によるＬＯ信号の位相遅延量がθ1－ｋΔθIF、またはθ1＋ｋΔθIFに設定されている。

Description

ミキサ回路
　本発明は、高周波電気信号を扱う回路技術、特に周波数変換機能を有するミキサ回路に関するものである。
　広帯域なＴＨｚ波（３００ＧＨｚ～３０ＴＨｚの電磁波）は、次世代無線通信（ｂｅｙｏｎｄ　５Ｇ）等の超高速無線通信への応用が考えられている。特に３００ＧＨｚ帯は、ＴＨｚ帯の中では大気伝搬中の吸収減衰が少なく、またＣＭＯＳ（Complementary Metal Oxide Semiconductor）、ＳｉＧｅ、ＩｎＰ等からなる電子デバイスによって送信機（ＴＸ）および受信機（ＲＸ）が実現可能な周波数帯であるため、活発に研究開発が進められている（例えば非特許文献１、非特許文献２参照）。
　なかでも高周波特性に優れるＩｎＰは、３００ＧＨｚにおいても２０ｄＢ程度の高い利得の増幅器を実現可能な半導体材料であるため、高性能なＴＸおよび受信機実現のための有望な材料であるといえる（例えば非特許文献３参照）。
　図１３に、一般的なＴＸの構成を示す。ＴＸは、増幅器１００と、ミキサ１０１と、電力増幅器（ＰＡ：Power Amplifier）１０２とから構成される。ミキサ１０１は、中間周波信号（ＩＦ（Intermediate Frequency）信号）を局部発振信号（ＬＯ（Local Oscillator）信号）と乗算することにより、所望の周波数帯の高周波信号（ＲＦ（Radio Frequency）信号）を生成する。ＰＡ１０２は、ＲＦ信号を電力増幅して出力する。
　ＴＸは、無線通信距離の長延化および通信の信号対雑音比（ＳＮＲ：Signal to Noise ratio）確保のために、出力電力を大きくすることが重要となる。さらに、ＱＡＭ（Quadrature Amplitude Modulation）等の多値変調を行う場合を考えると、ミキサから出力されたＲＦ信号を歪みなく増幅する線形性が重要となる。線形性の指標として、利得が小信号利得から１ｄＢ低下する点の出力である１ｄＢ利得抑圧点出力（ＯＰ１ｄＢ）と、利得が小信号利得から１ｄＢ低下する点の入力である１ｄＢ利得抑圧点入力（ＩＰ１ｄＢ）が用いられる。
　高線形化のために、図１４に示すように、一般に、ＰＡ１０２においては、同相分配器１０２０と、複数の増幅器１０２１と、同相合成器１０２２とを用いた電力合成技術が用いられる。電力合成技術を用いると、電力合成数をＮ（Ｎ＝１，２，・・・）としたとき、電力合成される個々の増幅器１０２１の性能が同じであれば、理想的にはＯＰ１ｄＢをＮ倍大きくすることができる。このように、ＰＡの高線形化は従来技術で確立されている。
　次に、３００ＧＨｚ帯のような超高周波帯では、ＰＡだけでなくミキサの高線形化が重要となることを以下で説明する。
　３００ＧＨｚ帯のように極めて高い周波数帯においては、トランジスタ一つ当たりの利得が小さいため、ＰＡの利得を低周波帯のように大きくとることが難しい。典型的には、３００ＧＨｚ帯におけるＰＡの利得は１０ｄＢ程度である。
　同様の理由で、ミキサも変換利得（入力ＩＦ信号に対する出力ＲＦ信号の比）を大きくとることが難しい。３００ＧＨｚ帯での典型的な変換利得は－２０ｄＢ程度である。したがって、典型的なＴＸの変換利得は、－２０＋１０＝－１０ｄＢ程度にとどまる。変換利得が－１０ｄＢのＴＸから０ｄＢｍのＲＦ線形出力信号を得たい場合、ミキサへの入力ＩＦ信号を１０ｄＢｍの高い値に設定する必要がある。したがって、ミキサは１０ｄＢｍの入力ＩＦ信号に対して線形性を確保しなければならなくなる。通常、ミキサのＩＰ１ｄＢは０ｄＢｍ以下である。このため、１０ｄＢｍの入力ＩＦ信号に対して線形性を確保することは困難である。
　典型的には、１００ＧＨｚ以下の周波数帯でのＰＡの利得は２０ｄＢ、ミキサの変換利得は－１０ｄＢである。そこで、ＰＡの利得を２０ｄＢ、ミキサの変換利得を－１０ｄＢとした時を考えると、ＴＸの変換利得は２０－１０＝１０ｄＢである。このため、ＴＸから０ｄＢｍのＲＦ線形出力信号を得たい場合、ミキサへの入力ＩＦ信号は－１０ｄＢｍの小信号で済む。よって、ミキサは高々－１０ｄＢｍの信号に対して線形性が担保されていればよい。この性能は、通常の典型的なミキサで十分達成可能な値である。
　以上から、ＰＡおよびミキサの利得が低下する３００ＧＨｚ帯においては、ミキサの高線形化が重要となることが分かった。図１３に示したミキサ１０１についても、電力合成技術を用いれば原理的には高線形化することができる。例えば図１５のミキサ１０１は、ＬＯ信号用の同相分配器１０１０と、ＩＦ信号用の同相分配器１０１１と、複数のミキサ１０１２と、同相合成器１０１３とから構成される。すなわち、同一性能のミキサ１０１２をＮ個並列配置して、個々のミキサ１０１２のＬＯ信号、ＩＦ信号、ＲＦ信号それぞれにおいて電力合成を施すことで、線形性をＮ倍高くすることができる。
　しかしながら、図１５に示した構成を、トランジスタ等を用いた集積回路技術で実現することは難しい。具体的には、ＬＯ信号の経路およびＲＦ信号の経路と交差する方向に配置されるＩＦ信号用の同相分配器１０１１を、平面上に回路を形成する集積回路技術で実現することは困難である。この実現困難性は、ミキサ１０１２が、ＰＡのような２ポート素子ではなく、３ポート素子であるということに起因する。
　以上述べたように、３００ＧＨｚのような高い周波数では、ミキサの高線形化が重要であるが、ミキサが３ポート素子であるため、電力合成による高線形化が困難であるという課題があった。
S.Lee et al.，"An 80-Gb/s 300-GHz-Band Single-Chip CMOS Transceiver"，IEEE Journal of Solid-State Circuits (JSSC)，vol.54，no.12，pp.3577-3588，Oct.2019 P.Rodriguez-Vazquez et al.，"A 16-QAM 100-Gb/s 1-M wireless link with an EVM of 17% at 230 GHz in an SiGe technology"，IEEE Microwave and Wireless Components Letters (MWCL)，vol.29，no.4，pp.297-299，Apr.2019 H.Hamada et al.，"300-GHz-band 120-Gb/s Wireless Ftont-End Based on InP-HEMT PAs and Mixers"，IEEE Journal of Solid-State Circuits (JSSC)，vol.55，no.9，2020
　本発明は、上記課題を解決するためになされたもので、ミキサ回路を高線形化することを目的とする。
　本発明のミキサ回路は、ＬＯ信号を等振幅・等位相でＮ分配（Ｎは２以上の整数）するように構成された電力分配器と、ＩＦ信号が入力されるＩＦポートとグラウンドとの間に直列に接続されたＮ個の伝送線路と、ＩＦ信号入力端子が前記Ｎ個の伝送線路のそれぞれの終端に接続されたＮ個の単位ミキサと、前記電力分配器のＮ個の出力端子と前記Ｎ個の単位ミキサのＬＯ信号入力端子との間にそれぞれ挿入されたＮ個の遅延回路と、前記Ｎ個の単位ミキサから出力されるＮ個のＲＦ信号を等振幅・等位相で合成するように構成された電力合成器とを備え、前記Ｎ個の伝送線路のそれぞれの、ＩＦ信号に対する位相遅延量をΔθIFとしたときに、前記ＩＦポート側から数えてｋ番目（ｋは１～Ｎの整数）の前記遅延回路によるＬＯ信号の位相遅延量がθ1－ｋΔθIF、またはθ1＋ｋΔθIF（θ1は任意の位相）に設定されていることを特徴とするものである。
　また、本発明のミキサ回路の１構成例は、前記電力分配器のＮ個の出力端子と前記Ｎ個の遅延回路の入力端子との間にそれぞれ挿入されたＮ個の第１の増幅器と、前記Ｎ個の遅延回路の出力端子と前記Ｎ個の単位ミキサのＬＯ信号入力端子との間にそれぞれ挿入されたＮ個の第２の増幅器とをさらに備えることを特徴とするものである。
　また、本発明のミキサ回路の１構成例は、前記Ｎ個の単位ミキサのＲＦ信号出力端子と前記電力合成器のＮ個の入力端子との間にそれぞれ挿入された第３の増幅器をさらに備えることを特徴とするものである。
　また、本発明のミキサ回路は、ＬＯ信号を等振幅・等位相でＮ分配（Ｎは２以上の整数）するように構成された第１の電力分配器と、ＲＦ信号を等振幅・等位相でＮ分配するように構成された第２の電力分配器と、ＩＦ信号が出力されるＩＦポートとグラウンドとの間に直列に接続されたＮ個の伝送線路と、ＲＦ信号入力端子が前記第２の電力分配器のＮ個の出力端子のそれぞれに接続され、ＩＦ信号出力端子が前記Ｎ個の伝送線路のそれぞれの終端に接続されたＮ個の単位ミキサと、前記第１の電力分配器のＮ個の出力端子と前記Ｎ個の単位ミキサのＬＯ信号入力端子との間にそれぞれ挿入されたＮ個の遅延回路とを備え、前記Ｎ個の伝送線路のそれぞれの、ＩＦ信号に対する位相遅延量をΔθIFとしたときに、前記ＩＦポート側から数えてｋ番目（ｋは１～Ｎの整数）の前記遅延回路によるＬＯ信号の位相遅延量がθ1－（Ｎ－ｋ＋１）ΔθIF、またはθ1＋（Ｎ－ｋ＋１）ΔθIF（θ1は任意の位相）に設定されていることを特徴とするものである。
　また、本発明のミキサ回路の１構成例は、前記第１の電力分配器のＮ個の出力端子と前記Ｎ個の遅延回路の入力端子との間にそれぞれ挿入されたＮ個の第１の増幅器と、前記Ｎ個の遅延回路の出力端子と前記Ｎ個の単位ミキサのＬＯ信号入力端子との間にそれぞれ挿入されたＮ個の第２の増幅器とをさらに備えることを特徴とするものである。
　また、本発明のミキサ回路の１構成例は、前記第２の電力分配器のＮ個の出力端子と前記Ｎ個の単位ミキサのＲＦ信号入力端子との間にそれぞれ挿入されたＮ個の第３の増幅器をさらに備えることを特徴とするものである。
　また、本発明のミキサ回路は、ＬＯ信号を等振幅・等位相でＮ分配（Ｎは２以上の整数）するように構成された電力分配器と、ソースがグラウンドに接続されたＮ個のトランジスタと、前記電力分配器のＮ個の出力端子と前記Ｎ個のトランジスタのゲートとの間にそれぞれ挿入されたＮ個の遅延回路と、前記Ｎ個のトランジスタのドレインから出力されたＮ個のＲＦ信号を等振幅・等位相で合成するように構成された電力合成器と、ＩＦ信号が入力されるＩＦポートとグラウンドとの間に直列に接続された２Ｎ個の第１の伝送線路と、前記ＩＦポート側から数えて２ｋ－１番目（ｋは１～Ｎの整数）の前記第１の伝送線路と２ｋ番目の前記第１の伝送線路との接続点と、前記ＩＦポート側から数えてｋ番目の前記トランジスタのゲートとの間に挿入された、ＬＯ信号の周波数における四分の一波長の長さのＮ個の第２の伝送線路と、一端が前記２ｋ－１番目の第１の伝送線路と前記２ｋ番目の第１の伝送線路との接続点に接続され他端が開放された、ＬＯ信号の周波数における四分の一波長の長さのＮ個の第３の伝送線路とを備え、前記２ｋ－１番目の第１の伝送線路と前記２ｋ番目の第１の伝送線路の、ＩＦ信号に対する合計の位相遅延量をΔθIFとしたときに、前記ＩＦポート側から数えてｋ番目の前記遅延回路によるＬＯ信号の位相遅延量がθ1－ｋΔθIF、またはθ1＋ｋΔθIF（θ1は任意の位相）に設定されていることを特徴とするものである。
　また、本発明のミキサ回路は、ＬＯ信号を等振幅・等位相でＮ分配（Ｎは２以上の整数）するように構成された電力分配器と、ソースがグラウンドに接続されたＮ個のトランジスタと、前記電力分配器のＮ個の出力端子と前記Ｎ個のトランジスタのゲートとの間にそれぞれ挿入されたＮ個の遅延回路と、前記Ｎ個のトランジスタのドレインから出力されるＮ個のＲＦ信号を等振幅・等位相で合成するように構成された電力合成器と、ＩＦ信号が入力されるＩＦポートとグラウンドとの間に直列に接続された、ＲＦ信号の周波数における四分の一波長の長さの２Ｎ＋１個の第１の伝送線路と、前記ＩＦポート側から数えて２ｋ－１番目（ｋは１～Ｎの整数）の前記第１の伝送線路の終端と２ｋ番目の前記第１の伝送線路の入力端との間、および２Ｎ＋１番目の前記第１の伝送線路の終端とグラウンドとの間に挿入されたＮ＋１個の第２の伝送線路と、一端が前記ＩＦポート側から数えて２ｉ－１（ｉは１～Ｎ＋１の整数）番目の前記第１の伝送線路とｉ番目の前記第２の伝送線路との接続点に接続され他端が開放された、ＲＦ信号の周波数における四分の一波長の長さのＮ＋１個の第３の伝送線路と、一端が前記ＩＦポート側から数えて２ｋ番目の前記第１の伝送線路とｋ番目の前記第２の伝送線路との接続点に接続され他端が開放された、ＲＦ信号の周波数における四分の一波長の長さのＮ個の第４の伝送線路とを備え、前記２ｋ－１番目の第１の伝送線路と前記２ｋ番目の第１の伝送線路と前記ｋ番目の第２の伝送線路の、ＩＦ信号に対する合計の位相遅延量をΔθIFとしたときに、前記ＩＦポート側から数えてｋ番目の前記遅延回路によるＬＯ信号の位相遅延量がθ1－ｋΔθIF、またはθ1＋ｋΔθIF（θ1は任意の位相）に設定されていることを特徴とするものである。
　本発明によれば、電力合成が可能となるように遅延回路によるＬＯ信号の位相遅延量を設定することにより、ミキサ回路の線形性を個々の単位ミキサのＮ倍とすることができる。
図１は、本発明の第１の実施例に係るミキサ回路の構成を示すブロック図である。 図２は、一般的な分布ミキサの構成を示すブロック図である。 図３は、本発明の第１の実施例に係るミキサ回路の別の構成を示すブロック図である。 図４は、本発明の第２の実施例に係るミキサ回路の構成を示すブロック図である。 図５は、本発明の第２の実施例に係るミキサ回路の別の構成を示すブロック図である。 図６は、本発明の第３の実施例に係るミキサ回路の構成を示すブロック図である。 図７は、本発明の第３の実施例に係るミキサ回路の別の構成を示すブロック図である。 図８は、本発明の第４の実施例に係るミキサ回路の構成を示すブロック図である。 図９は、ゲートミキサの概要を示す図である。 図１０は、本発明の第５の実施例に係るミキサ回路の構成を示すブロック図である。 図１１は、レジスティブミキサの概要を示す図である。 図１２は、本発明の第６の実施例に係るミキサ回路の構成を示すブロック図である。 図１３は、従来の送信機の構成を示すブロック図である。 図１４は、電力合成技術を用いた電力増幅器の構成を示すブロック図である。 図１５は、電力合成技術を用いたミキサの構成を示すブロック図である。
［第１の実施例］
　以下、本発明の実施例について図面を参照して説明する。図１は本実施例に係るミキサ回路の構成を示すブロック図である。ミキサ回路は、ＬＯ信号を等振幅・等位相でＮ分配（Ｎは２以上の整数）する電力分配器１と、Ｎ個の遅延回路２－１～２－Ｎと、Ｎ個の単位ミキサ３－１～３－Ｎと、ＩＦ信号が入力されるＩＦポート４１とグラウンドとの間に直列に接続され、それぞれの終端が単位ミキサ３－１～３－ＮのＩＦ信号入力端子と接続されたＮ個の伝送線路４－１～４－Ｎと、終段の伝送線路４－Ｎの終端とグラウンドとを接続する終端抵抗５と、単位ミキサ３－１～３－Ｎから出力されるＮ個のＲＦ信号を等振幅・等位相で合成する電力合成器６とから構成される。４０はＬＯ信号が入力されるＬＯポート、４２はＲＦ信号が出力されるＲＦポートである。
　本実施例では、ＩＦ信号の電力合成を平面回路内で実現するために、分布整合技術を用いている。分布整合技術とは、Ｎ個配置された伝送線路４－１～４－Ｎの各々が持つインダクタンスと、同様にＮ個配置された単位ミキサ３－１～３－Ｎの各々が持つ寄生容量とによってＮ段のラダー型の疑似伝送線路を形成することで、広帯域なインピーダンス整合を実現する手法である。
　一般に、分布整合が施されたミキサ回路は分布ミキサと呼称される。分布ミキサにおいては、通常、ＩＦ信号、ＬＯ信号、ＲＦ信号すべてについて分布整合回路を形成する。一般的な分布ミキサの構成を図２に示す。７－１～７－Ｎ，８－１～８－Ｎは伝送線路、９，１０は終端抵抗である。
　分布ミキサによれば、ＩＦ信号、ＬＯ信号、ＲＦ信号の帯域を広く確保することができるが、Ｎ個の単位ミキサ３－１～３－Ｎを配置した分布ミキサを設計しても、線形性をＮ倍にすることはできない。線形性をＮ倍にできない理由は、ＬＯ信号の分布整合に由来する。すなわち、図２の構成において、入力されたＬＯ信号は、伝送線路７－１～７－Ｎを伝搬しながら減衰するため、ＩＦポート４１側から数えて１番目の単位ミキサ３－１を駆動するＬＯ信号の電力とＮ番目の単位ミキサ３－Ｎを駆動するＬＯ信号の電力は大きく異なる。
　一般に、単位ミキサ３－１～３－Ｎにおいては、ＬＯ信号の電力と線形性とに正の相関がある。ミキサ回路の線形性を確保するためには十分なＬＯ信号の電力を単位ミキサ３－１～３－Ｎに供給しなければならない。ところが、Ｎ個の単位ミキサ３－１～３－Ｎの全てに十分なＬＯ信号の電力を供給することは、前述の伝送線路７－１～７－Ｎの損失から困難である。つまり、Ｎ個の単位ミキサ３－１～３－Ｎのそれぞれが、異なる線形性（ＩＰ１ｄＢ）を有することになる。したがって、Ｎ個の単位ミキサ３－１～３－Ｎを使用した分布ミキサ全体としての線形性は、単位ミキサを１個使用した場合のＮ倍にはならない。
　一般には、分布ミキサの線形性は、最も大きいＬＯ信号が供給される１番目の単位ミキサ３－１の線形性とほぼ等しいか、やや大きくなる程度である。また、伝送線路８－１～８－Ｎと終端抵抗１０とからなるＲＦ分布整合回路によるＲＦ信号に対する損失も大きいため、分布ミキサの変換利得およびＯＰ１ｄＢは、単位ミキサ１個を使用した場合よりも小さくなってしまうのが普通である。
　そこで、本実施例では、図１に示したように、ＩＦ信号については伝送線路４－１～４－Ｎと終端抵抗５とからなるＩＦ分布整合回路を用いるが、ＬＯ信号とＲＦ信号については分布整合回路を使用しない。ＬＯ分布整合回路とＲＦ分布整合回路を使用しない理由は、全ての単位ミキサ３－１～３－Ｎに同一の電力のＬＯ信号を供給するためである。
　ただし、ＬＯ分布整合回路とＲＦ分布整合回路を使用しない場合に問題となるのが、ミキサの位相整合である。図２に示した分布ミキサでは、ＲＦ信号、ＬＯ信号、ＩＦ信号の全てが位相整合するが、図１に示した本実施例の構成では位相整合しない可能性がある。すなわち、単位ミキサ３－１～３－Ｎから出力されるＲＦ信号の位相がばらばらになる可能性があり、Ｎ入力１出力の電力合成器６を使用したとしてもＮ倍の電力合成を実現できない。
　本実施例では、個々の単位ミキサ３－１～３－Ｎから出力されるＲＦ信号の位相を揃えるために、図１に示すように、電力分配器１によって分配されたＮ個のＬＯ信号に遅延回路２－１～２－Ｎを適用する。遅延回路２－１～２－Ｎは、電力分配器１のＮ個の出力端子とＮ個の単位ミキサ３－１～３－ＮのＬＯ信号入力端子との間にそれぞれ挿入される。遅延回路２－１～２－Ｎは、伝送線路等で実現できる。
　一般に、単位ミキサでのＬＯ信号とＩＦ信号の乗算において、ＲＦ信号の位相θRFは次のように表記される。
　θRF＝θLO＋θIF　　　　　　　　　　　　　　　　　　　・・・（１）
　θRF＝θLO―θIF　　　　　　　　　　　　　　　　　　　・・・（２）
　式（１）はＲＦ信号の周波数がＬＯ信号の周波数とＩＦ信号の周波数の和となる場合、すなわちＲＦ信号として上側波帯を使用する場合を示している。式（２）はＲＦ信号の周波数がＬＯ信号の周波数とＩＦ信号の周波数の差となる場合、すなわちＲＦ信号として下側波帯を使用する場合を示している。
　したがって、ＲＦ信号として上側波帯を使用する場合、ＩＦポート４１側から数えてｋ番目（ｋは１～Ｎの整数）の遅延回路２－ｋによるＬＯ信号の位相遅延量をθ1－ｋΔθIFに設定しておけば、Ｎ個の単位ミキサ３－１～３－Ｎから出力されるＲＦ信号の位相を、全て同一の値θ1（θ1は任意の位相）に揃えることができる。伝送線路４－１～４－Ｎのそれぞれの、ＩＦ信号に対する位相遅延量は同一の値ΔθIFに設定されている。
　また、ＲＦ信号として下側波帯を使用する本実施例のミキサ回路の構成を図３に示す。ＲＦ信号として下側波帯を使用する場合には、ＩＦポート４１側から数えてｋ番目の遅延回路２ａ－ｋによるＬＯ信号の位相遅延量をθ1＋ｋΔθIFに設定しておけば、Ｎ個の単位ミキサ３－１～３－Ｎから出力されるＲＦ信号の位相を、全て同一の値θ1に揃えることができる。
　一般に３００ＧＨｚ帯でミキサ回路を実現する場合、ＬＯ信号の周波数は２５０ＧＨｚ以上、ＩＦ信号の周波数は２５ＧＨｚ程度で、ＬＯ信号とＩＦ信号の周波数が十倍程度異なる。ＩＦ信号と同一の位相遅延量を得るために必要な遅延回路２－１～２－Ｎ，２ａ－１～２ａ－Ｎの長さは、ＩＦ信号の伝送線路の長さの１／１０で済む。ＬＯ信号の遅延回路２－１～２－Ｎ，２ａ－１～２ａ－Ｎの長さが短い点も図２の分布ミキサとは大きく異なる。
　図２に示した分布ミキサでは、通常、ＩＦ信号、ＬＯ信号、ＲＦ信号の伝送線路４－１～４－Ｎ，７－１～７－Ｎ，８－１～８－Ｎはほぼ同じ物理長を持つ。そのため、周波数が高いＬＯ信号やＲＦ信号はどうしても損失が大きくなる。本実施例では、ＬＯ信号の遅延回路２－１～２－Ｎ，２ａ－１～２ａ－Ｎが短いため、遅延回路２－１～２－Ｎ，２ａ－１～２ａ－Ｎによる損失は問題とならない。
　なお、伝送線路４－１～４－Ｎと終端抵抗５とからなるＩＦ分布整合回路の設計方法であるが、単位ミキサ３－１～３－Ｎの容量と伝送線路４－１～４－Ｎのインダクタンスとからなる疑似伝送線路の特性インピーダンスが所望の値（通常は５０Ω）となるように伝送線路４－１～４－Ｎの物理パラメータ（幅、長さ）を決めればよい。
　伝送線路４－１～４－Ｎの物理パラメータが決まれば、伝送線路４－１～４－Ｎのそれぞれの位相遅延量ΔθIFが決まるので、ＬＯ信号の遅延回路２－１～２－Ｎ，２ａ－１～２ａ－Ｎの物理パラメータを決定することが可能となる。また、分布整合の原理から、ＩＦポート４１の終端部には終端抵抗５として、５０Ωの抵抗を配置した方が広帯域なミキサ特性が得られる。
　以上により、本実施例は、Ｎ個の単位ミキサ３－１～３－Ｎを同一の電力のＬＯ信号で駆動し、かつ同一位相のＲＦ信号を出力する構成であるから、ミキサ回路の線形性を個々の単位ミキサのＮ倍とすることができる。
［第２の実施例］
　第１の実施例では、遅延回路２－１～２－Ｎ，２ａ－１～２ａ－Ｎによる僅かな損失や、単位ミキサ３－１～３－ＮからＬＯ信号側を見込んだインピーダンスの変化がミキサ回路の全体動作に影響を及ぼすことが考えられるため、より実用的な構成として図４の構成を示す。
　本実施例のミキサ回路は、第１の実施例のミキサ回路において、電力分配器１のＮ個の出力端子とＮ個の遅延回路２－１～２－Ｎの入力端子との間にそれぞれＬＯ信号を増幅する増幅器１１－１～１１－Ｎを挿入し、Ｎ個の遅延回路２－１～２－Ｎの出力端子とＮ個の単位ミキサ３－１～３－ＮのＬＯ信号入力端子との間にそれぞれＬＯ信号を増幅する増幅器１２－１～１２－Ｎを挿入したものである。
　各増幅器１１－１～１１－Ｎ，１２－１～１２－Ｎが飽和動作するように設計しておけば、遅延回路２－１～２－Ｎの損失に多少のばらつきがあっても、Ｎ個の単位ミキサ３－１～３－Ｎを完全に同一の電力（増幅器１１－１～１１－Ｎ，１２－１～１２－Ｎの飽和電力）のＬＯ信号で駆動することができる。また、増幅器１１－１～１１－Ｎ，１２－１～１２－Ｎには、一般に逆方向アイソレーションがある。このため、単位ミキサ３－１～３－Ｎから見たときのインピーダンスは、遅延回路２－１～２－Ｎの影響を受けなくなる。
　さらに、図５に示すように、Ｎ個の単位ミキサ３－１～３－ＮのＲＦ信号出力端子と電力合成器６のＮ個の入力端子との間にそれぞれＲＦ信号を増幅する増幅器１３－１～１３－Ｎを挿入すれば、電力合成器６の過剰損失の影響を受けずに、単位ミキサ３－１～３－Ｎの出力を増幅することができ、本実施例のミキサ回路の変換利得をさらに向上させることができる。
　図４、図５の例では、遅延回路２－１～２－Ｎを使用しているが、図４、図５において遅延回路２－１～２－Ｎの代わりに遅延回路２ａ－１～２ａ－Ｎを設けるようにすれば、ＲＦ信号として下側波帯を使用する構成を実現できる。
　さらに、本発明の付随効果として、イメージ除去機能を挙げることができる。一般に、無線通信においては、ＲＦ信号として、上側波帯および下側波帯のどちらかのみを使用する。上側波帯および下側波帯のどちらかのみを使用するのは、帯域の有効活用という理由と、ＳＮＲ向上のためという理由がある。
　例えば、上側波帯をＲＦ信号に使用する場合、下側波帯はイメージ信号と称される不要波として扱われる。したがって、ＴＸにおいて、イメージ信号を除去する機能を具備することが望ましい場合がある。イメージ信号を除去する機能を備えたミキサは、一般には、イメージリジェクションミキサと呼称される。
　本発明では、上側波帯をＲＦ信号に使用する場合の遅延回路２－１～２－Ｎと下側波帯をＲＦ信号に使用する場合の遅延回路２ａ－１～２ａ－Ｎの設計が異なる。遅延回路２－１～２－Ｎ，２ａ－１～２ａ－Ｎは、Ｎ個の単位ミキサ３－１～３－Ｎの出力において上側波帯、下側波帯のどちらかの位相を揃えるよう設計されている。単位ミキサ３－１～３－Ｎの出力の位相を揃えるように設計しないと、電力合成器６によりＮ個のＲＦ信号の電力合成ができないからである。
　換言すると、イメージ信号については、単位ミキサ３－１～３－Ｎの出力で位相が一致しない。このため、電力合成器６による電力合成は効率的には行われず、イメージ信号への変換利得はＲＦ信号への変換利得に比べて低下する。したがって、本発明のミキサ回路は、本質的にイメージ除去機能を備えている。
［第３の実施例］
　第１、第２の実施例では、ＴＸに用いるアップコンバージョンミキサの例で説明しているが、本発明はＲＸに用いるダウンコンバージョンミキサに適用することも可能である。ただし、この場合もＬＯ信号の遅延量を適切に設計する必要がある。
　図６は本実施例に係るミキサ回路の構成を示すブロック図である。本実施例のミキサ回路は、電力分配器１と、単位ミキサ３－１～３－Ｎと、伝送線路４－１～４－Ｎと、終端抵抗５と、電力分配器１のＮ個の出力端子とＮ個の単位ミキサ３－１～３－ＮのＬＯ信号入力端子との間にそれぞれ挿入されたＮ個の遅延回路１４－１～１４－Ｎと、ＲＦ信号を等振幅・等位相で分配してＮ個の単位ミキサ３－１～３－ＮのＲＦ信号入力端子に入力する電力分配器１５とから構成される。なお、本実施例のミキサ回路はダウンコンバージョンミキサなので、ＩＦポート４１はＩＦ信号を出力するポートとなり、ＲＦポート４２はＲＦ信号が入力されるポートとなる。
　ＲＦ信号として上側波帯を使用する場合、ＩＦポート４１側から数えてｋ番目（ｋは１～Ｎの整数）の遅延回路１４－ｋによるＬＯ信号の位相遅延量をθ1－（Ｎ－ｋ＋１）ΔθIFに設定する。ｋ番目の単位ミキサ３－ｋに入力されるＬＯ信号の位相は、θ1－（Ｎ－ｋ＋１）ΔθIFである。ｋ番目の単位ミキサ３－ｋに入力されるＲＦ信号の位相は、θRFである。θRFはｋに依存しない一定の値である。
　ｋ番目の単位ミキサ３－ｋから出力されるＩＦ信号の位相は、θRF－［θ1－（Ｎ－ｋ＋１）ΔθIF］である。ｋ番目の単位ミキサ３－ｋから出力されたＩＦ信号のＩＦポート４１での位相は、ｋ個の伝送線路４－ｋ～４－１を通過することから、θRF－［θ1－（Ｎ－ｋ＋１）ΔθIF］＋ｋΔθIF＝θRF－［θ1－(Ｎ＋１）ΔθIF］となる。つまり、ＩＦ信号のＩＦポート４１での位相はｋに依存しなくなる。したがって、Ｎ個の単位ミキサ３－１～３－Ｎから出力されたＩＦ信号がＩＦポート４１において同位相合成される。
　また、ＲＦ信号として下側波帯を使用する本実施例のミキサ回路の構成を図７に示す。ＲＦ信号として下側波帯を使用する場合には、ＩＦポート４１側から数えてｋ番目の遅延回路１４ａ－ｋによるＬＯ信号の位相遅延量をθ1＋（Ｎ－ｋ＋１）ΔθIFに設定すればよい。
［第４の実施例］
　第３の実施例の、より実用的な構成として図８の構成を示す。本実施例のミキサ回路は、第３の実施例のミキサ回路において、電力分配器１のＮ個の出力端子とＮ個の遅延回路１４－１～１４－Ｎの入力端子との間にそれぞれＬＯ信号を増幅する増幅器１６－１～１６－Ｎを挿入し、Ｎ個の遅延回路１４－１～１４－Ｎの出力端子とＮ個の単位ミキサ３－１～３－ＮのＬＯ信号入力端子との間にそれぞれＬＯ信号を増幅する増幅器１７－１～１７－Ｎを挿入したものである。さらに、本実施例では、ＲＦポート４２と電力分配器１５の入力端子との間にＲＦ信号を増幅する前置増幅器１８を挿入し、電力分配器１５のＮ個の出力端子とＮ個の単位ミキサ３－１～３－ＮのＲＦ信号入力端子との間にそれぞれＲＦ信号を増幅する増幅器１９－１～１９－Ｎを挿入している。
　ＲＸにおいては初段のＲＦ損失が雑音指数（ＮＦ：Noise Figure）に大きく影響する。そこで、電力分配器１５の損失によるＮＦ劣化を回避するために、図８では、電力分配器１５の前段に前置増幅器１８を設けている。
　図８の例では、遅延回路１４－１～１４－Ｎを使用しているが、図８において遅延回路１４－１～１４－Ｎの代わりに遅延回路１４ａ－１～１４ａ－Ｎを設けるようにすれば、ＲＦ信号として下側波帯を使用する構成を実現できる。
［第５の実施例］
　次に、本発明の第５の実施例について説明する。本実施例では、単位ミキサとしてゲートミキサを使用する場合について説明する。ゲートミキサは、図９に示すように、ソース接地ＦＥＴ（Field Effect Transistor）２０のゲートＧにＩＦ信号およびＬＯ信号を入力し、ＲＦ信号をＦＥＴ２０のドレインＤから取り出す構成である。
　図１０は本実施例に係るミキサ回路の構成を示すブロック図である。本実施例のミキサ回路は、電力分配器１と、遅延回路２－１～２－Ｎと、電力合成器６と、増幅器１１－１～１１－Ｎ，１２－１～１２－Ｎと、ゲートＧが増幅器１２－１～１２－Ｎの出力端子に接続され、ドレインＤが電力合成器６の入力端子に接続され、ソースＳがグラウンドに接続されたＮ個のＦＥＴ２０－１～２０－Ｎと、ＩＦポート４１とグラウンドとの間に直列に接続された２Ｎ個の伝送線路２１－１～２１－２Ｎと、伝送線路２１－２Ｎの終端とグラウンドとを接続する５０Ωの終端抵抗２２と、ＩＦポート４１側から数えて２ｋ－１番目（ｋは１～Ｎの整数）の伝送線路２１－（２ｋ－１）と２ｋ番目の伝送線路２１－２ｋとの接続点と、ｋ番目（ｋは１～Ｎの整数）のＦＥＴ２０－ｋのゲートＧとの間に挿入された、ＬＯ信号の周波数における四分の一波長の長さのＮ個の伝送線路２３－１～２３－Ｎと、一端が伝送線路２１－（２ｋ－１）と伝送線路２１－２ｋとの接続点に接続され他端が開放された、ＬＯ信号の周波数における四分の一波長の長さのＮ個の伝送線路２４－１～２４－Ｎとから構成される。
　ＩＦ分布整合回路を構成する伝送線路２１－１～２１－２Ｎのそれぞれの、ＩＦ信号に対する位相遅延量は全て同一の値に設定されている。そして、隣り合う２つの伝送線路２１－（２ｋ－１），２１－２ｋの、ＩＦ信号に対する合計の位相遅延量は、ΔθIFに設定されている。
　図９のゲートミキサでは、ＩＦ信号からＲＦ信号へのアップコンバージョンは可能であるが、ＲＦ信号からＩＦ信号へのダウンコンバージョンを行うことができない。したがって、必然的に、本実施例のミキサ回路はアップコンバージョンミキサとなる。
　本実施例の構成により、通常のゲートミキサの線形性がＮ倍された高線形特性が得られる。
　ここで留意すべき点として、ＬＯ信号とＩＦ信号のアイソレーションがある。図９に示した集中定数型のゲートミキサでは、ＬＯ整合回路２００とＩＦ整合回路２０１によりＬＯ信号とＩＦ信号のアイソレーションを実現できる。しかしながら、本実施例では、伝送線路２１－１～２１－２Ｎと終端抵抗２２とからなるＩＦ分布整合回路を用いるため、集中定数型のゲートミキサとは異なる手法でアイソレーションを確保する必要がある。
　そこで、本実施例では、伝送線路２３－１～２３－Ｎ，２４－１～２４－Ｎを用いる。伝送線路２４－１～２４－Ｎはオープンスタブである。したがって、ＩＦ分布整合回路と伝送線路２４－１～２４－Ｎとの接続点（伝送線路２１－（２ｋ－１）と伝送線路２１－２ｋとの接続点）のインピーダンスは、ＬＯ信号の周波数において０（短絡）となる。
　ＩＦ分布整合回路と伝送線路２４－１～２４－Ｎとの接続点における信号位相を伝送線路２３－１～２３－Ｎによって回転させることで、ＬＯ信号の周波数においてＦＥＴ２０－１～２０－ＮのゲートＧからＩＦ分布整合回路を見込んだインピーダンスを無限大（開放）とすることができる。
　なお、前述のように３００ＧＨｚ帯においてはＬＯ信号とＩＦ信号の周波数が１０倍程度異なるため、ＩＦ信号にとって伝送線路２３－１～２３－Ｎ，２４－１～２４－Ｎは十分短い。このため、伝送線路２３－１～２３－Ｎ，２４－１～２４－ＮがＩＦ分布整合回路の特性に悪影響を及ぼすことはないと考えてよい。
　以上により、本実施例では、単位ミキサとしてゲートミキサを使用する場合のＬＯ信号とＩＦ信号のアイソレーションを確保することができる。
　なお、本実施例において増幅器１１－１～１１－Ｎ，１２－１～１２－Ｎは必須の構成ではなく、第１の実施例と同様に、電力分配器１のＮ個の出力端子とＮ個の遅延回路２－１～２－Ｎの入力端子とを接続し、Ｎ個の遅延回路２－１～２－Ｎの出力端子とＮ個のＦＥＴ２０－１～２０－ＮのゲートＧとを接続するようにしてもよい。
　また、第２の実施例と同様に、Ｎ個のＦＥＴ２０－１～２０－ＮのドレインＤと電力合成器６のＮ個の入力端子との間にそれぞれＲＦ信号を増幅する増幅器を挿入するようにしてもよい。
　また、図１０の構成はＲＦ信号として上側波帯を使用する場合を示しているが、ＲＦ信号として下側波帯を使用する場合には、遅延回路２－１～２－Ｎの代わりに遅延回路２ａ－１～２ａ－Ｎを設けるようにすればよい。
［第６の実施例］
　次に、本発明の第６の実施例について説明する。本実施例では、単位ミキサとしてレジスティブミキサを使用する場合について説明する。レジスティブミキサは、図１１に示すように、ソース接地ＦＥＴ２５のゲートＧにＬＯ信号を入力し、ＦＥＴ２５のドレインＤにＩＦ信号を入力し、ＲＦ信号をドレインＤから取り出すか、またはドレインＤにＲＦ信号を入力し、ＩＦ信号をドレインＤから取り出す構成である。
　図１１のレジスティブミキサでは、アップコンバージョン、ダウンコンバージョン共に可能である。したがって、本実施例では、アップコンバージョンミキサ、ダウンコンバージョンのいずれも実現可能である。
　図１２は本実施例に係るミキサ回路の構成を示すブロック図である。本実施例のミキサ回路は、電力分配器１と、遅延回路２－１～２－Ｎと、電力合成器６と、増幅器１１－１～１１－Ｎ，１２－１～１２－Ｎと、ゲートＧが増幅器１２－１～１２－Ｎの出力端子に接続され、ドレインＤが電力合成器６の入力端子に接続され、ソースＳがグラウンドに接続されたＮ個のＦＥＴ２５－１～２５－Ｎと、ＩＦポート４１とグラウンドとの間に直列に接続された、ＲＦ信号の周波数における四分の一波長の長さの２Ｎ＋１個の伝送線路２６－１～２６－（２Ｎ＋１）と、ＩＦポート４１側から数えて２ｋ－１番目（ｋは１～Ｎの整数）の伝送線路２６－（２ｋ－１）と２ｋ番目の伝送線路２６－２ｋとの間、および２Ｎ＋１番目の伝送線路２６－（２Ｎ＋１）とグラウンドとの間に挿入されたＮ＋１個の伝送線路２７－１～２７－（Ｎ＋１）と、伝送線路２７－（Ｎ＋１）の終端とグラウンドとを接続する終端抵抗２８と、一端がＩＦポート４１側から数えて２ｉ－１（ｉは１～Ｎ＋１の整数）番目の伝送線路２６－（２ｉ－１）とｉ番目の伝送線路２７－ｉとの接続点に接続され他端が開放された、ＲＦ信号の周波数における四分の一波長の長さのＮ＋１個の伝送線路２９－１～２９－（Ｎ＋１）と、一端がＩＦポート４１側から数えて２ｋ番目の伝送線路２６－２ｋとｋ番目の伝送線路２７－ｋとの接続点に接続され他端が開放された、ＲＦ信号の周波数における四分の一波長の長さのＮ個の伝送線路３０－１～３０－Ｎとから構成される。
　伝送線路２６－１～２６－（２Ｎ＋１）のそれぞれの、ＩＦ信号に対する位相遅延量は全て同一の値に設定されている。同様に、伝送線路２７－１～２７－（Ｎ＋１）のそれぞれの、ＩＦ信号に対する位相遅延量は全て同一の値に設定されている。そして、３つの伝送線路２６－（２ｋ－１），２６－２ｋ，２７－ｋの、ＩＦ信号に対する合計の位相遅延量は、ΔθIFに設定されている。図１２の構成はアップコンバージョンミキサの例を示している。
　本実施例の構成により、レジスティブミキサ１個当たりの線形性をＮ倍した線形性が得られる。
　第５の実施例と同様に、留意すべき点として、ＲＦ信号とＩＦ信号のアイソレーションがある。図１１に示した集中定数型のレジスティブミキサでは、ＲＦ整合回路２０２とＩＦ整合回路２０１によりＲＦ信号とＩＦ信号のアイソレーションを実現できる。しかしながら、本実施例では、伝送線路２６－１～２６－（２Ｎ＋１），２７－１～２７－（Ｎ＋１）と終端抵抗２８とからなるＩＦ分布整合回路を用いるため、集中定数型のレジスティブミキサとは異なる手法でアイソレーションを確保する必要がある。
　そこで、本実施例では、ＲＦ信号の周波数における四分の一波長の長さの伝送線路２６－１～２６－（２Ｎ＋１），２９－１～２９－（Ｎ＋１），３０－１～３０－Ｎを用いる。伝送線路２９－１～２９－（Ｎ＋１），３０－１～３０－Ｎはオープンスタブである。したがって、ＩＦ分布整合回路と伝送線路２９－１～２９－（Ｎ＋１），３０－１～３０－Ｎとの接続点（伝送線路２６－（２ｉ－１）と伝送線路２７－ｉとの接続点、伝送線路２６－２ｋと伝送線路２７－ｋとの接続点）のインピーダンスは、ＲＦ信号の周波数において０（短絡）となる。
　ＩＦ分布整合回路と伝送線路２９－１～２９－（Ｎ＋１），３０－１～３０－Ｎとの接続点における信号位相を伝送線路２６－１～２６－（２Ｎ＋１）によって回転させることで、ＲＦ信号の周波数においてＦＥＴ２５－１～２５－ＮのドレインＤからＩＦ分布整合回路を見込んだインピーダンスを無限大（開放）とすることができる。
　ＦＥＴ２５－１～２５－ＮのドレインＤにとっては、ＩＦ分布整合回路が２分岐配置されているため、どちらの分岐のインピーダンスもＲＦ信号の周波数において無限大とするために、伝送線路２６－１～２６－（２Ｎ＋１），２９－１～２９－（Ｎ＋１），３０－１～３０－Ｎが必要となる。
　なお、前述のように３００ＧＨｚ帯においてはＲＦ信号とＩＦ信号の周波数が１０倍程度異なるため、ＩＦ信号にとって伝送線路２６－１～２６－（２Ｎ＋１），２９－１～２９－（Ｎ＋１），３０－１～３０－Ｎは十分短い。このため、伝送線路２６－１～２６－（２Ｎ＋１），２９－１～２９－（Ｎ＋１），３０－１～３０－ＮがＩＦ分布整合回路の特性に悪影響を及ぼすことはないと考えてよい。
　以上により、本実施例では、単位ミキサとしてレジスティブミキサを使用する場合のＲＦ信号とＩＦ信号のアイソレーションを確保することができる。
　なお、本実施例において増幅器１１－１～１１－Ｎ，１２－１～１２－Ｎは必須の構成ではなく、第１の実施例と同様に、電力分配器１のＮ個の出力端子とＮ個の遅延回路２－１～２－Ｎの入力端子とを接続し、Ｎ個の遅延回路２－１～２－Ｎの出力端子とＮ個のＦＥＴ２５－１～２５－ＮのゲートＧとを接続するようにしてもよい。
　また、図１２の構成はＲＦ信号として上側波帯を使用する場合を示しているが、ＲＦ信号として下側波帯を使用する場合には、遅延回路２－１～２－Ｎの代わりに遅延回路２ａ－１～２ａ－Ｎを設けるようにすればよい。
　本発明は、信号の周波数変換を行うミキサ回路に適用することができる。
　１，１５…電力分配器、２－１～２－Ｎ，２ａ－１～２ａ－Ｎ，１４－１～１４－Ｎ，１４ａ－１～１４ａ－Ｎ…遅延回路、３－１～３－Ｎ…単位ミキサ、４－１～４－Ｎ，２１－１～２１－２Ｎ，２６－１～２６－（２Ｎ＋１），２７－１～２７－（Ｎ＋１）…伝送線路、５，２２，２８…終端抵抗、６…電力合成器、１１－１～１１－Ｎ，１２－１～１２－Ｎ，１３－１～１３－Ｎ，１６－１～１６－Ｎ，１７－１～１７－Ｎ，１９－１～１９－Ｎ…増幅器、１８…前置増幅器、２０－１～２０－Ｎ，２５－１～２５－Ｎ…ＦＥＴ、２３－１～２３－Ｎ，２４－１～２４－Ｎ，２９－１～２９－（Ｎ＋１），３０－１～３０－Ｎ…伝送線路。

Claims (8)

  1. 　ＬＯ信号を等振幅・等位相でＮ分配（Ｎは２以上の整数）するように構成された電力分配器と、
    　ＩＦ信号が入力されるＩＦポートとグラウンドとの間に直列に接続されたＮ個の伝送線路と、
    　ＩＦ信号入力端子が前記Ｎ個の伝送線路のそれぞれの終端に接続されたＮ個の単位ミキサと、
    　前記電力分配器のＮ個の出力端子と前記Ｎ個の単位ミキサのＬＯ信号入力端子との間にそれぞれ挿入されたＮ個の遅延回路と、
    　前記Ｎ個の単位ミキサから出力されるＮ個のＲＦ信号を等振幅・等位相で合成するように構成された電力合成器とを備え、
    　前記Ｎ個の伝送線路のそれぞれの、ＩＦ信号に対する位相遅延量をΔθIFとしたときに、前記ＩＦポート側から数えてｋ番目（ｋは１～Ｎの整数）の前記遅延回路によるＬＯ信号の位相遅延量がθ1－ｋΔθIF、またはθ1＋ｋΔθIF（θ1は任意の位相）に設定されていることを特徴とするミキサ回路。
  2. 　請求項１記載のミキサ回路において、
    　前記電力分配器のＮ個の出力端子と前記Ｎ個の遅延回路の入力端子との間にそれぞれ挿入されたＮ個の第１の増幅器と、
    　前記Ｎ個の遅延回路の出力端子と前記Ｎ個の単位ミキサのＬＯ信号入力端子との間にそれぞれ挿入されたＮ個の第２の増幅器とをさらに備えることを特徴とするミキサ回路。
  3. 　請求項１または２記載のミキサ回路において、
    　前記Ｎ個の単位ミキサのＲＦ信号出力端子と前記電力合成器のＮ個の入力端子との間にそれぞれ挿入された第３の増幅器をさらに備えることを特徴とするミキサ回路。
  4. 　ＬＯ信号を等振幅・等位相でＮ分配（Ｎは２以上の整数）するように構成された第１の電力分配器と、
    　ＲＦ信号を等振幅・等位相でＮ分配するように構成された第２の電力分配器と、
    　ＩＦ信号が出力されるＩＦポートとグラウンドとの間に直列に接続されたＮ個の伝送線路と、
    　ＲＦ信号入力端子が前記第２の電力分配器のＮ個の出力端子のそれぞれに接続され、ＩＦ信号出力端子が前記Ｎ個の伝送線路のそれぞれの終端に接続されたＮ個の単位ミキサと、
    　前記第１の電力分配器のＮ個の出力端子と前記Ｎ個の単位ミキサのＬＯ信号入力端子との間にそれぞれ挿入されたＮ個の遅延回路とを備え、
    　前記Ｎ個の伝送線路のそれぞれの、ＩＦ信号に対する位相遅延量をΔθIFとしたときに、前記ＩＦポート側から数えてｋ番目（ｋは１～Ｎの整数）の前記遅延回路によるＬＯ信号の位相遅延量がθ1－（Ｎ－ｋ＋１）ΔθIF、またはθ1＋（Ｎ－ｋ＋１）ΔθIF（θ1は任意の位相）に設定されていることを特徴とするミキサ回路。
  5. 　請求項４記載のミキサ回路において、
    　前記第１の電力分配器のＮ個の出力端子と前記Ｎ個の遅延回路の入力端子との間にそれぞれ挿入されたＮ個の第１の増幅器と、
    　前記Ｎ個の遅延回路の出力端子と前記Ｎ個の単位ミキサのＬＯ信号入力端子との間にそれぞれ挿入されたＮ個の第２の増幅器とをさらに備えることを特徴とするミキサ回路。
  6. 　請求項４または５記載のミキサ回路において、
    　前記第２の電力分配器のＮ個の出力端子と前記Ｎ個の単位ミキサのＲＦ信号入力端子との間にそれぞれ挿入されたＮ個の第３の増幅器をさらに備えることを特徴とするミキサ回路。
  7. 　ＬＯ信号を等振幅・等位相でＮ分配（Ｎは２以上の整数）するように構成された電力分配器と、
    　ソースがグラウンドに接続されたＮ個のトランジスタと、
    　前記電力分配器のＮ個の出力端子と前記Ｎ個のトランジスタのゲートとの間にそれぞれ挿入されたＮ個の遅延回路と、
    　前記Ｎ個のトランジスタのドレインから出力されたＮ個のＲＦ信号を等振幅・等位相で合成するように構成された電力合成器と、
    　ＩＦ信号が入力されるＩＦポートとグラウンドとの間に直列に接続された２Ｎ個の第１の伝送線路と、
    　前記ＩＦポート側から数えて２ｋ－１番目（ｋは１～Ｎの整数）の前記第１の伝送線路と２ｋ番目の前記第１の伝送線路との接続点と、前記ＩＦポート側から数えてｋ番目の前記トランジスタのゲートとの間に挿入された、ＬＯ信号の周波数における四分の一波長の長さのＮ個の第２の伝送線路と、
    　一端が前記２ｋ－１番目の第１の伝送線路と前記２ｋ番目の第１の伝送線路との接続点に接続され他端が開放された、ＬＯ信号の周波数における四分の一波長の長さのＮ個の第３の伝送線路とを備え、
    　前記２ｋ－１番目の第１の伝送線路と前記２ｋ番目の第１の伝送線路の、ＩＦ信号に対する合計の位相遅延量をΔθIFとしたときに、前記ＩＦポート側から数えてｋ番目の前記遅延回路によるＬＯ信号の位相遅延量がθ1－ｋΔθIF、またはθ1＋ｋΔθIF（θ1は任意の位相）に設定されていることを特徴とするミキサ回路。
  8. 　ＬＯ信号を等振幅・等位相でＮ分配（Ｎは２以上の整数）するように構成された電力分配器と、
    　ソースがグラウンドに接続されたＮ個のトランジスタと、
    　前記電力分配器のＮ個の出力端子と前記Ｎ個のトランジスタのゲートとの間にそれぞれ挿入されたＮ個の遅延回路と、
    　前記Ｎ個のトランジスタのドレインから出力されるＮ個のＲＦ信号を等振幅・等位相で合成するように構成された電力合成器と、
    　ＩＦ信号が入力されるＩＦポートとグラウンドとの間に直列に接続された、ＲＦ信号の周波数における四分の一波長の長さの２Ｎ＋１個の第１の伝送線路と、
    　前記ＩＦポート側から数えて２ｋ－１番目（ｋは１～Ｎの整数）の前記第１の伝送線路の終端と２ｋ番目の前記第１の伝送線路の入力端との間、および２Ｎ＋１番目の前記第１の伝送線路の終端とグラウンドとの間に挿入されたＮ＋１個の第２の伝送線路と、
    　一端が前記ＩＦポート側から数えて２ｉ－１（ｉは１～Ｎ＋１の整数）番目の前記第１の伝送線路とｉ番目の前記第２の伝送線路との接続点に接続され他端が開放された、ＲＦ信号の周波数における四分の一波長の長さのＮ＋１個の第３の伝送線路と、
    　一端が前記ＩＦポート側から数えて２ｋ番目の前記第１の伝送線路とｋ番目の前記第２の伝送線路との接続点に接続され他端が開放された、ＲＦ信号の周波数における四分の一波長の長さのＮ個の第４の伝送線路とを備え、
    　前記２ｋ－１番目の第１の伝送線路と前記２ｋ番目の第１の伝送線路と前記ｋ番目の第２の伝送線路の、ＩＦ信号に対する合計の位相遅延量をΔθIFとしたときに、前記ＩＦポート側から数えてｋ番目の前記遅延回路によるＬＯ信号の位相遅延量がθ1－ｋΔθIF、またはθ1＋ｋΔθIF（θ1は任意の位相）に設定されていることを特徴とするミキサ回路。
PCT/JP2021/023952 2021-06-24 2021-06-24 ミキサ回路 WO2022269860A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023529368A JPWO2022269860A1 (ja) 2021-06-24 2021-06-24
PCT/JP2021/023952 WO2022269860A1 (ja) 2021-06-24 2021-06-24 ミキサ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/023952 WO2022269860A1 (ja) 2021-06-24 2021-06-24 ミキサ回路

Publications (1)

Publication Number Publication Date
WO2022269860A1 true WO2022269860A1 (ja) 2022-12-29

Family

ID=84545419

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/023952 WO2022269860A1 (ja) 2021-06-24 2021-06-24 ミキサ回路

Country Status (2)

Country Link
JP (1) JPWO2022269860A1 (ja)
WO (1) WO2022269860A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61240705A (ja) * 1985-04-15 1986-10-27 レイセオン　カンパニ− 無線周波数回路
JP2014116697A (ja) * 2012-12-06 2014-06-26 Sumitomo Electric Ind Ltd ミキサ
WO2017216839A1 (ja) * 2016-06-13 2017-12-21 三菱電機株式会社 高周波整流器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61240705A (ja) * 1985-04-15 1986-10-27 レイセオン　カンパニ− 無線周波数回路
JP2014116697A (ja) * 2012-12-06 2014-06-26 Sumitomo Electric Ind Ltd ミキサ
WO2017216839A1 (ja) * 2016-06-13 2017-12-21 三菱電機株式会社 高周波整流器

Also Published As

Publication number Publication date
JPWO2022269860A1 (ja) 2022-12-29

Similar Documents

Publication Publication Date Title
Zheng et al. Bandpass filtering Doherty power amplifier with enhanced efficiency and wideband harmonic suppression
US10854945B2 (en) Circuits for wireless communication on multiple frequency bands
JP4027988B2 (ja) 多段高効率線形電力増幅器およびその方法
US7792513B2 (en) Distributed RF front-end for UWB receivers
US4549152A (en) Broadband adjustable phase modulation circuit
Hamada et al. 300-GHz 120-Gb/s wireless transceiver with high-output-power and high-gain power amplifier based on 80-nm InP-HEMT technology
US20130099866A1 (en) System and Method for a Multi-Band Power-Amplifier
US20060261911A1 (en) Matching circuit
US10763787B2 (en) Circuits for wireless communication on multiple frequency bands
US7528652B2 (en) Amplifying device and radio communication circuit
US10666207B1 (en) Broadband harmonic matching network using low-pass type broadband matching
CN114514704B (zh) 用于毫米波无线通信的宽带发射器
WO2013015778A1 (en) Actively tuned circuit having parallel carrier and peaking paths
US5072199A (en) Broadband N-way active power splitter
US11916522B2 (en) Broadband diplexed or multiplexed power amplifier
US9780943B2 (en) Broadband distributed amplifier based active duplexer
EP3055946B1 (en) Signal processing device, amplifier, and method
WO2022269860A1 (ja) ミキサ回路
US6650185B1 (en) Frequency selective distributed amplifier
US20220109220A1 (en) Power splitter-combiner circuits in 5g mm-wave beamformer architectures
KR100777188B1 (ko) 발룬을 내장한 알에프 리시버, 알에프 트랜시버 및다중입출력 알에프 트랜시버
US11444652B1 (en) Steerable communications system
JPH11177356A (ja) 広帯域増幅器
CN110463033A (zh) 增强型线性混频器
CN116015332B (zh) 一种毫米波双频带镜像抑制接收机及接收方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21947145

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023529368

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 18572596

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21947145

Country of ref document: EP

Kind code of ref document: A1