JP5991790B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5991790B2
JP5991790B2 JP2015105355A JP2015105355A JP5991790B2 JP 5991790 B2 JP5991790 B2 JP 5991790B2 JP 2015105355 A JP2015105355 A JP 2015105355A JP 2015105355 A JP2015105355 A JP 2015105355A JP 5991790 B2 JP5991790 B2 JP 5991790B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
cap layer
conductive layer
plasma treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015105355A
Other languages
English (en)
Other versions
JP2015181190A (ja
Inventor
西 眞弘
眞弘 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2015105355A priority Critical patent/JP5991790B2/ja
Publication of JP2015181190A publication Critical patent/JP2015181190A/ja
Application granted granted Critical
Publication of JP5991790B2 publication Critical patent/JP5991790B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

本発明は半導体装置の製造方法に関し、特に窒化物半導体層を有する半導体装置の製造方法に関する。
窒化物半導体を用いた半導体装置、例えばFET(Field Effect Transistor:電界効果型トランジスタ)等の半導体装置は、高周波用出力増幅用素子として用いられることがある。特許文献1には、窒化物半導体層上に、水素含有率を調節したSiN(窒化シリコン)膜を設ける発明が開示されている。
特開2005−286135号公報
従来の技術では、水分の浸入によって、半導体装置の信頼性が低下する可能性があった。本発明は上記課題に鑑み、信頼性を向上させることが可能な半導体装置の製造方法を提供することを目的とする。
本発明は、窒化物半導体層の表面に、パワー密度が0.2〜0.3W/cmである酸素プラズマ処理を行う工程を有する半導体装置の製造方法である。本発明によれば、半導体装置の信頼性を向上させることが可能となる。
上記構成において、前記酸素プラズマ処理を行う工程で供給されるガスは、酸素ガスのみである構成とすることができる。この構成によれば、良好な導電層を形成することができる。
上記構成において、前記窒化物半導体層は、ガリウムを含む窒化物半導体層である構成とすることができる。この構成によれば、良好な導電層を形成することができる。
上記構成において、前記窒化物半導体層は、窒化ガリウム、窒化アルミニウムガリウム、窒化アルミニウム、窒化インジウム、窒化インジウムアルミニウム又は窒化アルミニウムインジウムガリウムのいずれかを含む窒化物半導体層である構成とすることができる。この構成によれば、良好な導電層を形成することができる。
本発明によれば、信頼性を向上させることが可能な半導体装置の製造方法を提供することができる。
図1(a)から図1(c)は、実施例1に係る半導体装置の製造方法を例示する断面図である。 図2(a)から図2(c)は、実施例1に係る半導体装置の製造方法を例示する断面図である。 図3(a)及び図3(b)は、実施例1に係る半導体装置の製造方法を例示する断面図である。 図4(a)及び図4(b)は実験の結果を示す図である。
実施例の説明の前に、まず半導体装置の信頼性が低下する原因について説明する。半導体装置のうち、FETでは、例えばi−GaN(窒化ガリウム)等の窒化物半導体からなるチャネル層上にソース電極、ドレイン電極及びゲート電極を形成する。各電極は、例えばAu等の金属からなる。
半導体装置に水分が浸入した場合、電極を形成するAuが水分に溶け出し、イオン化することがある。この場合に、電極に電圧を印加すると、一方の電極から溶け出したAuイオンが移動し、別の電極で還元され析出する、いわゆるイオンマイグレーション現象が発生することがある。イオンマイグレーション現象について検証するため、ドレイン電圧Vd=50V,ゲート電圧Vg=−3〜−5Vのピンチオフ状態の半導体装置を、温度130℃、湿度85%の環境下に配置する加速試験を行った。その結果、ドレイン電極から溶け出したAuが、ソース電極及びゲート電極で析出した。イオンマイグレーション現象が発生すると、半導体装置が破壊される等、半導体装置の信頼性が低下する。特に、窒化物半導体を用いる半導体装置の場合、高電圧が印加されるため、イオンマイグレーション現象の影響が大きくなる。
水分の浸入を抑制するために、透水性の低い保護膜が用いられることがある。しかしこの場合、保護膜の質、膜厚、電極等との密着性等を管理することが求められる。従って、半導体装置の構成や製造工程が複雑となることがあった。また、保護膜の質等にバラつきがあると、多数の半導体装置の中で耐湿性にバラつきが発生することがあった。
本発明の発明者は、半導体装置の動作時に流れるドレイン電流と比較して微小なリーク電流が、ソース−ドレイン間又はソース−ゲート間に流れることで、半導体装置の耐湿性が大きく改善することを見出した。本発明は、この知見に基づくものである。
次に図面を用いて、本発明の実施例について説明する。
実施例1は、酸素プラズマ処理を行う例である。図1(a)から図3(b)は、実施例1に係る半導体装置を例示する断面図である。なお、図1(a)から図3(b)は模式的な図であり、各層の厚さは簡略化して図示している。
図1(a)に示すように、下から基板10、バリア層12、チャネル層14、電子供給層16、キャップ層18を積層してなる半導体基板を準備する。基板10は例えばSiC(炭化シリコン)からなる。バリア層12は、例えば厚さ300nmのAlN(窒化アルミニウム)からなる。チャネル層14は、例えば厚さ1000nmのi−GaNからなる。電子供給層16は、例えば厚さ20nmのAlGaN(窒化アルミニウムガリウム)からなる。キャップ層18は、例えば厚さ5nmのn−GaNからなる。バリア層12、チャネル層14、電子供給層16及びキャップ層18は、窒化物半導体層11を形成する。窒化物半導体層11は、例えばMOCVD法(Metal Organic Chemical Vapor Deposition:有機金属気相成長法)により、エピタキシャル成長されて形成される。なお、窒化物半導体層11は、キャップ層18がなく、バリア層12、チャネル層14、及び電子供給層16から形成されることもある。
キャップ層18の一部の上にレジスト13を形成し、キャップ層18のエッチングを行う。エッチングにより、キャップ層18のレジスト13から露出した部分が除去され、リセス28が形成される。リセス28からは電子供給層16が露出する。
図1(b)に示すように、蒸着法及びリフトオフ法により、リセス28にソース電極20及びドレイン電極22を形成する。より詳細には、レジスト15を形成し、金属を蒸着させる。レジスト15を除去する。ソース電極20及びドレイン電極22は、電子供給層16に近い順に、例えばTi/AlやTa/Al等の金属を積層してなるオーミック電極である。また、良好なオーミック電極を得るため、熱処理を行う。
図1(c)に示すように、アッシャーを用いてキャップ層18の表面に、酸素プラズマ処理を行う。酸素プラズマ処理の条件は以下の通りである。なお、パワー密度とは、アッシャーが備える電極の単位面積あたりのパワーである。
アッシャーの電極面積:4000cm
プラズマのパワー:800W(パワー密度0.2W/cmに相当)
RF周波数:13.56MHz
処理時間:1分
酸素プラズマ処理により、キャップ層18に含まれるN(窒素)が、O(酸素)と結びついて除去される。この結果、キャップ層18の酸素プラズマ処理が行われた領域は、酸素プラズマ処理が行われなかった領域よりも、Ga(ガリウム)の組成比が大きくなる。これにより、キャップ層18の上面に導電層26が形成される。
図2(a)に示すように、キャップ層18、ソース電極20及びドレイン電極22上に、SiN(窒化シリコン)層30を形成する。SiN層30の厚さは例えば20nmである。SiN層30のエッチングを行い、ソース電極20とドレイン電極22との間の一部の領域で、SiN層30に開口部31を形成する。開口部31からはキャップ層18が露出する。このとき、開口部31の導電層26もエッチングされる。
図2(b)に示すように、例えば蒸着法及びリフトオフ法により、キャップ層18上にゲート電極24を形成する。ゲート電極24は、キャップ層18に近い順に、例えばNi/Au等の金属を積層してなる。図2(c)に示すように、ゲート電極24上及びSiN層30上に、SiN層32を形成する。SiN層32の厚さは例えば40nmである。
図3(a)に示すように、SiN層30及びSiN層32に開口部を形成し、ソース電極20及びドレイン電極22を露出させる。その後、ソース電極20及びドレイン電極22の各々に接触する2つの配線36を形成する。配線36は、例えばAu等の金属からなる。図3(b)に示すように、SiN層32上及び配線36上に、SiN層34を形成し、パッシベーションを行う。SiN層30,32及び34は耐湿性の保護層として機能する。以上で、実施例1に係る半導体装置の製造方法は終了する。
ここで酸素プラズマ処理の効果を検証した実験について説明する。実験は、酸素プラズマ処理を行ったサンプル(実施例1)と、酸素プラズマ処理を行わなかったサンプル(比較例)とで、XPS(X−ray Photoelectron Spectroscopy:X線光電子分光)分析、及びゲート−ドレイン間電流の測定とを行ったものである。
まず、XPS分析について説明する。この実験では、XPS分析により、キャップ層18のN/Ga比(窒素/ガリウム比)を測定した。結果を表1に示す。
Figure 0005991790

表1に示すように、比較例ではN/Ga比が0.82であった。これに対して、実施例1ではN/Ga比が0.48であった。このことから、酸素プラズマ処理により、キャップ層18のGaの組成比が大きくなったことが分かった。
次に電流の測定について説明する。この実験では、3インチのウェハを用い、ゲート−ドレイン間電圧Vgdを印加した場合の、ゲート−ドレイン間電流Igdを測定した。電流の測定は、ウェハのファセットを下にして、上、下、左、右、及び中央の5つの測定点で行った。上下左右のそれぞれの測定点は、ウェハの外周から約10mmの距離に位置する点とした。
図4(a)及び図4(b)は実験の結果を示す図である。図4(a)は比較例、図4(b)は実施例1の測定結果をそれぞれ示す。横軸はゲート−ドレイン間電圧、縦軸はゲート−ドレイン間電流である。実線は上、点線は中央、破線は下、一点鎖線は左、三点鎖線は右、各々の測定点での結果を表す。
図4(a)に示すように、酸素プラズマ処理を行っていない比較例では、Vgdを大きくした場合でも、Igdは数μAであった。これに対し、図4(b)に示すように、酸素プラズマ処理を行った実施例1では、Igdは数十μAとなった。例えば、比較例ではVgd=40Vにおいて、各測定点での測定結果は約1μAだった。実施例1ではVgd=40Vにおいて、各測定点での測定結果が約10μAだった。つまり、酸素プラズマ処理を行うことで、酸素プラズマ処理を行わない場合に比べて、Igdが約10倍になった。
導電層26に電流が流れることにより、電極間を移動するAuイオンが少なくなり、イオンマイグレーション現象が抑制されると考えられる。又は、導電層26は、電流が流れることにより発熱する。導電層26の発熱により、浸入した水分が蒸発し、Auが溶け出すことが抑制されると考えられる。
実施例1によれば、キャップ層18に導電層26を形成するため、イオンマイグレーション現象を抑制することができる。すなわち半導体装置の耐湿性が改善し、信頼性を向上させることが可能となる。また酸素プラズマ処理で導電層26を形成し、耐湿性を向上させることができる。このため半導体装置の構成や製造工程を簡単にすることができる。
酸素プラズマ処理のパワー密度は、Gaの組成比が高い導電層26を形成できる程度の大きさとすればよい。ただし、パワーが高すぎると、窒化物半導体層11に与えるダメージが大きくなる。このためパワー密度は、0.2〜0.3W/cmであることが好ましい。またパワー密度を、0.2W/cmより大きく、0.3W/cm未満としてもよい。さらにパワー密度を、0.22〜028W/cmとしてもよい。既述したように、酸素プラズマ処理によりキャップ層18に含まれるNを除去して、Gaの組成比が大きい導電層26を形成する。酸素プラズマ処理において酸素ガス以外のガスが供給されると、良好な導電層26が形成されない可能性がある。良好な導電層26を形成するためには、酸素プラズマ処理で供給するガスは、酸素ガスのみであることが好ましい。
窒化物半導体層11には、上記以外の窒化物半導体を用いてもよい。窒化物半導体は、窒素を含む半導体であり、例えばInN(窒化インジウム)、InGaN(窒化インジウムガリウム)、InAlN(窒化インジウムアルミニウム)、及びAlInGaN(窒化アルミニウムインジウムガリウム)等がある。つまり、窒化物半導体層11はn−GaN以外の窒化物半導体からなるとしてもよい。ただし、導電層26を良好に形成するためには、窒化物半導体層11はGaを含む窒化物半導体からなることが好ましく、またGaN又はAlGaNからなることが好ましい。
導電層26に流れる電流は、半導体装置の動作時に流れるドレイン電流よりも数桁程度小さい。このため、導電層26に流れる電流による、半導体装置の特性の変動は極めて小さい。これにより、半導体装置の特性の悪化を抑制し、かつ耐湿性を改善させることができる。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
基板 10
バリア層 12
チャネル層 14
電子供給層 16
キャップ層 18
ソース電極 20
ドレイン電極 22
ゲート電極 24
導電層 26
SiN層 30,32,34

Claims (3)

  1. 窒化物半導体により形成されるチャネル層および電子供給層、ならびに窒化ガリウムにより形成されるキャップ層を順に形成する工程と、
    前記キャップ層の表面にソース電極およびドレイン電極を形成する工程と、
    前記ソース電極と前記ドレイン電極とを形成した後、前記ソース電極と前記ドレイン電極との間の前記キャップ層の表面に、パワー密度が0.2〜0.3W/cmである酸素プラズマ処理を行うことにより、当該酸素プラズマ処理前の前記キャップ層よりもガリウムの組成が大きい導電層を形成する工程と、
    前記導電層の形成後のキャップ層の上面に絶縁膜を形成する工程と、
    前記導電層上の前記絶縁膜の一部および前記絶縁膜の一部の下の前記導電層を除去して前記キャップ層の前記導電層下の部分を露出する工程と、
    前記露出したキャップ層の前記導電層下の部分にゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。
  2. 前記酸素プラズマ処理を行う工程で供給されるガスは、酸素ガスのみであることを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記電子供給層は窒化アルミニウムガリウムにより形成され、前記チャネル層および前記キャップ層は窒化ガリウムにより形成されることを特徴とする請求項1又は2記載の半導体装置の製造方法。
JP2015105355A 2015-05-25 2015-05-25 半導体装置の製造方法 Active JP5991790B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015105355A JP5991790B2 (ja) 2015-05-25 2015-05-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015105355A JP5991790B2 (ja) 2015-05-25 2015-05-25 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010171700A Division JP2012033689A (ja) 2010-07-30 2010-07-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015181190A JP2015181190A (ja) 2015-10-15
JP5991790B2 true JP5991790B2 (ja) 2016-09-14

Family

ID=54329291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015105355A Active JP5991790B2 (ja) 2015-05-25 2015-05-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5991790B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3649797B2 (ja) * 1995-12-01 2005-05-18 株式会社半導体エネルギー研究所 半導体装置製造方法
JP4304431B2 (ja) * 2003-03-06 2009-07-29 住友電気工業株式会社 電界効果トランジスタの製造方法
JP4558296B2 (ja) * 2003-09-25 2010-10-06 東京エレクトロン株式会社 プラズマアッシング方法
JP4536568B2 (ja) * 2005-03-31 2010-09-01 住友電工デバイス・イノベーション株式会社 Fetの製造方法
JP2006351955A (ja) * 2005-06-17 2006-12-28 Sumitomo Electric Ind Ltd 窒化ガリウム系トランジスタを作製する方法、窒化ガリウム系半導体領域を加工する方法、およびレジストを除去する方法
JP2007027276A (ja) * 2005-07-13 2007-02-01 Oki Electric Ind Co Ltd 半導体素子の製造方法及び半導体素子
JP5114947B2 (ja) * 2006-12-28 2013-01-09 富士通株式会社 窒化物半導体装置とその製造方法
JP2009010211A (ja) * 2007-06-28 2009-01-15 Sharp Corp ヘテロ接合電界効果トランジスタの製造方法

Also Published As

Publication number Publication date
JP2015181190A (ja) 2015-10-15

Similar Documents

Publication Publication Date Title
US8692293B2 (en) Method to increase breakdown voltage of semiconductor devices
JP5183913B2 (ja) 半導体装置の製造方法
US20160013305A1 (en) Nitride semiconductor device and method for manufacturing nitride semiconductor device
CN103915337A (zh) 半导体器件及其制造方法
US9548204B2 (en) Semiconductor device, manufacturing method of the same and method of suppressing decrease of flat band voltage
US10243049B2 (en) Nitride semiconductor device
US20170133499A1 (en) High electron-mobility transistor primarily made of nitride semiconductor materials
JP2012033689A (ja) 半導体装置の製造方法
JP2009032803A (ja) 電界効果トランジスタおよびその製造方法
US9564503B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2012033688A (ja) 半導体装置の製造方法
JP2012028581A (ja) 半導体装置の製造方法
JP6631782B2 (ja) 半導体装置の製造方法
US11430653B2 (en) Method of manufacturing high electron mobility transistor and high electron mobility transistor
JP2009010211A (ja) ヘテロ接合電界効果トランジスタの製造方法
JP5730511B2 (ja) 半導体装置の製造方法
JP5991790B2 (ja) 半導体装置の製造方法
US20140239356A1 (en) Semiconductor device
JP2008109162A (ja) 光電気化学エッチング装置
JP2010278150A (ja) 化合物半導体装置及びその製造方法
JP5653109B2 (ja) 半導体装置
JP2009033041A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
Pei et al. Study of the n+ GaN cap in AlGaN/GaN high electron mobility transistors with reduced source–drain resistance
CN110875381A (zh) 一种半导体器件及其制造方法
Mistele et al. Engineering and impact of surface states on AlGaN/GaN-based hetero field effect transistors

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160815

R150 Certificate of patent or registration of utility model

Ref document number: 5991790

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250