JP5988102B2 - プラズマクリーニング方法 - Google Patents

プラズマクリーニング方法 Download PDF

Info

Publication number
JP5988102B2
JP5988102B2 JP2013041091A JP2013041091A JP5988102B2 JP 5988102 B2 JP5988102 B2 JP 5988102B2 JP 2013041091 A JP2013041091 A JP 2013041091A JP 2013041091 A JP2013041091 A JP 2013041091A JP 5988102 B2 JP5988102 B2 JP 5988102B2
Authority
JP
Japan
Prior art keywords
plasma
argon
fluorocarbon
semiconductor light
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013041091A
Other languages
English (en)
Other versions
JP2014170816A (ja
Inventor
賢一 西野
賢一 西野
野々村　勝
勝 野々村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2013041091A priority Critical patent/JP5988102B2/ja
Publication of JP2014170816A publication Critical patent/JP2014170816A/ja
Application granted granted Critical
Publication of JP5988102B2 publication Critical patent/JP5988102B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Wire Bonding (AREA)
  • Plasma Technology (AREA)
  • Cleaning In General (AREA)

Description

本発明は、例えば、半導体素子、回路基板などの回路素子が具備する電極表面に付着する汚染物や電極以外の部分に付着する汚染物を効果的に除去できるプラズマクリーニング方法に関する。
半導体素子、回路基板などの回路素子には、通常、素子同士を電気的に接続するための、少なくとも一つの電極が形成されている。電極表面には、電極に含有される金属の酸化物被膜が形成されている。このような酸化物被膜は、電極に形成される接合部の接続強度を低下させることが知られている。そこで、特許文献１は、このような酸化物被膜を除去するために、電極表面をアルゴンプラズマでクリーニングすることを提案している。これにより、電極表面に形成された酸化物被膜を除去することが可能である。
一方、真空プロセスで使用するチャンバ内に付着した汚染物、特にオルガノポリシロキサンを除去する方法として、特許文献２は、チャンバ内に酸素のプラズマを導入した後、更にＣＦ4、Ｃ2Ｆ6、Ｃ4Ｆ8等のフッ素系ガスを導入し、フッ素系ガスをプラズマ化することを提案している。これにより、予め酸化された汚染物が効率よく除去される。
特開平１１−２０４８２８号公報 特開２００５−２７２９０２号公報
特許文献１が提案するアルゴンプラズマによるクリーニングは、プラズマ化により発生したイオンを回路素子に衝突させる物理的エッチング処理である。しかし、物理的エッチング処理では、除去が困難な汚染物もある。例えば、シリコーン樹脂に由来するオルガノポリシロキサン等のシロキサンは、物理的エッチング処理による除去が困難である。プラズマパワーを高めればシロキサンを除去することも可能であるが、プラズマパワーを高めると、回路素子の電極等を形成する金属までがエッチングされ、その金属が回路素子の電極以外の部位に付着してしまうという問題を生じる。
そこで、特許文献２が提案するように、フッ素系ガスをプラズマ化して回路素子のクリーニングに利用することも一案である。フッ素系ガスのプラズマは、化学的エッチング処理であり、物理的エッチング処理では除去できない汚染物を化学反応により分解して除去することが可能である。しかし、フッ素系ガスのプラズマは、物理的な衝突エネルギーが小さいため、予め酸素プラズマを導入しなければ、シロキサンのような汚染物を十分に除去することは困難である。一方、酸素プラズマは、回路素子の電極等を酸化させるため、回路素子のクリーニングには使用できない。
上記状況に鑑み、本発明は、回路素子に付着する様々な汚染物を効果的に除去できるプラズマクリーニング方法を提供することを目的とする。
本発明の一局面は、処理空間内において、汚染物が付着した回路素子を、アルゴンおよびフルオロカーボンを含む混合ガスのプラズマによりクリーニングして前記汚染物を除去または低減する第一処理を有し、前記混合ガスにおける、アルゴンに対するフルオロカーボンのモル比を、５０モル％以上、好ましくは１００モル％以上とすることにより、前記汚染物に対するエッチングレートのばらつきを抑制する、プラズマクリーニング方法に関する。
本発明のプラズマクリーニング方法は、前記第一処理後に、更に、前記回路素子を、アルゴンのプラズマによりクリーニングする第二処理を有してもよい。
本発明のプラズマクリーニング方法によれば、プラズマパワーを過度に高める必要がなく、かつ物理的エッチング処理だけでは除去が困難な汚染物（例えばシロキサン）でも効果的に除去することが可能である。
回路素子をプラズマでクリーニングするためのプラズマクリーニング装置の構造を示す模式図である。 同プラズマクリーニング装置の一連の動作を示すフローチャートである。 混合ガスにおけるアルゴンに対するフルオロカーボンのモル比と、エッチングレートのばらつきとの関係を示すグラフである。 プラズマクリーニング方法を利用した半導体発光装置の製造方法の各工程を模式的に示す説明図である。 半導体発光装置の上面図である。
本発明のプラズマクリーニング方法は、処理空間内において、汚染物が付着した回路素子を、アルゴンおよびフルオロカーボンを含む混合ガスのプラズマによりクリーニングする第一処理を有する。プラズマクリーニングは、例えば、回路素子の電極間接合の前処理として行われる。このような前処理は、例えば、半導体発光装置（ＬＥＤ装置）の製造過程において行われる。また、プラズマクリーニングは、回路基板の表面にコーティングされるソルダーレジストによる電極部の汚染物を除去するのにも有効である。
処理空間とは、その内部に汚染物が付着した回路素子が配置され、かつその内部において回路素子にプラズマが照射される空間である。通常、プラズマクリーニング装置が備える処理チャンバ内の空間が処理空間となる。処理空間内には、通常、その内部に滞留するガスをプラズマ化するための電界を形成するアノードとカソードとが配置されている。アノードおよびカソードは、それぞれ高周波電源に接続されている。
汚染物は、特に限定されないが、回路素子が具備する電極の表面に形成される金属酸化物被膜、金属酸化物被膜の表面を覆う有機物、シロキサンなどが含まれる。また、シロキサンには、オルガノポリシロキサン、酸化ケイ素などが含まれる。
回路素子は、特に限定されないが、半導体素子、回路基板、チップ部品などが含まれる。半導体素子には、ベアチップ、電子部品パッケージなどが含まれ、回路基板には、樹脂基板、ガラス基板、セラミックス基板などが含まれる。
ここで、混合ガスにおける、アルゴンに対するフルオロカーボンのモル比は、５０モル％以上である。混合ガスに含まれるフルオロカーボンの割合を上記範囲とすることで、フルオロカーボンに由来するプラズマ成分の分布が均一化され、化学的エッチングの効果が高められる。これにより、電極表面に形成される酸化物被膜の表面に付着している有機物やシロキサンが効率良く除去される。その結果、アルゴンに由来するプラズマ成分による物理的エッチングの効果、すなわち酸化物被膜を除去する効果も高められる。
前記混合ガスにおける、アルゴンに対するフルオロカーボンのモル比は、１００モル％以上であることが好ましい。すなわち、混合ガス中におけるアルゴンの濃度は、モル比では、フルオロカーボン以下の濃度とすることが好ましい。このように、アルゴン濃度を比較的低く設定することで、フルオロカーボンに由来するプラズマ成分の密度を高くし、化学的エッチングの効果を高めることができる。
上記プラズマクリーニング方法は、例えば、半導体発光素子と、半導体発光素子を搭載するマウント基板とを含む回路素子に特に適している。半導体発光素子とマウント基板との接合には、シリコーン樹脂を含むダイボンディングペーストが使用されることが多い。従って、回路素子にはシロキサンが汚染物として付着しやすい。また、マウント基板は、半導体発光素子を囲むように形成され、半導体発光素子からの出射光を反射する反射面を備える。そのため、電極の物理的エッチングによる反射面の汚染を抑える必要がある。よって、プラズマパワーを過度に高める必要がなく、シロキサンを含む汚染物を効果的に除去できる上記プラズマクリーニング方法が有効である。
本発明のプラズマクリーニング方法は、より具体的には、例えば、（ａ）処理空間内に、汚染物が付着した回路素子を導入する工程と、（ｂ）処理空間内に、アルゴンとフルオロカーボンを含むガスを導入する工程と、（ｃ）処理空間内の圧力を、プラズマクリーニングに適した所定圧力にする工程と、（ｄ）プラズマクリーニングに適した所定圧力となった処理空間内に高周波電界を発生させ、アルゴンとフルオロカーボンを含むガスのプラズマを生成させる工程と、（ｅ）プラズマにより、汚染物が付着した回路素子をクリーニングする工程と、を有する。また、クリーニングの後、（ｆ）処理空間内へのガスの導入を停止させた状態で、処理空間に設けられたガス排気口から、処理空間内のガスを排気する工程を有してもよい。ガス排気口には、その開度を制御可能な排気バルブが設けられている。
工程（ｃ）において、プラズマクリーニングに適した所定圧力とは、処理空間内にプラズマ成分（イオンやラジカル）が滞留し、プラズマ成分をクリーニングに有効利用することができ、エッチングレートを向上させることができる圧力であればよい。工程（ｃ）は、例えば、ガスを導入する工程（ｂ）の開始後、処理空間内の圧力を、徐々にプラズマクリーニングに適した所定圧力に収束させる工程である。
好ましい態様では、ガスを導入する工程（ｂ）は、処理空間内の圧力が２０Ｐａ以下に達するまで、処理空間内を排気した後に開始される。その際、排気に要する時間は短いほど望ましい。よって、ガスを導入する工程（ｂ）が開始されるまで、排気バルブの開度は１００％（全開）またはほぼ全開（開度９０％以上）に設定することが好ましい。
一方、処理空間内の圧力が２０Ｐａ以下に達した後、処理空間内の圧力をプラズマクリーニングに適した所定圧力に収束させる観点からは、ガスを導入する工程（ｂ）を開始する前に、排気バルブの開度をより小さくなるように制御することが望ましい。あるいは、処理空間内にガスを導入しつつ、処理空間内の圧力をモニタしながら、排気バルブの開度をフィードバック制御して、処理空間内の圧力を所定圧力に収束させてもよい。
ガスを導入する工程（ｂ）は、（i）処理空間内に、アルゴンおよびフルオロカーボンを導入する第一工程と、（ii）引き続き、処理空間内に、フルオロカーボンを導入せず、アルゴンを導入する第二工程と、を含むことができる。この場合、回路素子をクリーニングする工程は、（i）第一工程において、回路素子を、アルゴンおよびフルオロカーボンを含む混合ガスのプラズマによりクリーニングする第一処理と、（ii）第二工程において、回路素子を、アルゴンのプラズマによりクリーニングする第二処理と、を有する。第二処理では、回路素子だけでなく、プラズマクリーニング装置のクリーニング効果も得られる。また、第二処理を実施することで、処理空間内に残留するフルオロカーボン由来の成分を除去または低減することができる。その結果、フルオロカーボン由来の成分に起因するフッ化水素の生成やフッ化水素の拡散も抑制される。
プラズマクリーニング装置は、例えば、汚染物が付着した回路素子およびガスが導入される処理空間を有し、ガス導入口およびガス排気口を有する処理チャンバと、処理空間内に設けられたアノードおよびカソードと、アノードとカソードとの間に高周波電界を発生させ、プラズマを生成させる電源装置と、ガス導入口から処理空間内にガスを供給するガス供給部と、ガス排気口から処理空間内のガスを排気する減圧ポンプと、ガス導入口を開閉する導入バルブと、ガス排気口を開閉する排気バルブと、を有する。ガス供給部からガス導入口に供給されるガス量、減圧ポンプの出力、導入バルブの開度および排気バルブの開度は、それぞれ所定の制御部により制御される。このような装置を用いると、処理空間内の圧力は、制御部の指令により、プラズマクリーニングに適した所定圧力に制御することが可能である。
以下、本発明のプラズマクリーニング方法の実施形態について、より具体的に説明する。ただし、以下の実施形態は、本発明を限定するものではない。
まず、回路素子のプラズマクリーニングを行うための装置の一例について、図１を参照して詳しく説明する。
図１は、プラズマクリーニング装置２０の構造を示す模式図である。プラズマクリーニング装置２０は、プラズマを発生させる空間を提供する処理チャンバ１１を具備する。処理チャンバ１１内部の下方および上方には、カソードを兼ねた支持台１２およびアノード１３が対向配置して設けられている。処理チャンバ１１の内部は、ガス導入口１４を介してアルゴンやフルオロカーボンを供給するガス供給部１９と接続されている。一方、処理チャンバ１１の内部は、ガス排気口１５を介して減圧ポンプ１６と接続されている。
処理チャンバ１１のガス導入口１４およびガス排気口１５には、それぞれを開閉する導入バルブ２１および排気バルブ２２が設けられている。減圧ポンプ１６を稼動させるとともに排気バルブ２２を開くことにより、処理チャンバ１１の内部が減圧される。減圧された処理チャンバ１１の内部にガスを導入した状態で、高周波電源１７によりアノード１２とカソード１３との間に高周波電圧を印加すると、導入されたガスがプラズマ化される。ガス流量および減圧ポンプ１６の出力の調整は、制御部１８により各々制御される。また、導入バルブ２１および排気バルブ２２の開度も制御部１８により各々制御される。
以下、図１および図２に基づいて第一処理の手順について説明する。
まず、処理チャンバ内に、回路素子を搬入する（Ｓ１）。図１を参照すると、処理チャンバ１１の内部に配設された支持台１２に、図略の密閉扉から、被処理物である回路素子（例えば半導体発光素子が固定されたマウント基板６）を載置する。次に、処理チャンバ１１の密閉扉を閉じ、処理チャンバ内を密閉する（Ｓ２）。次に、排気バルブ２２が全開の状態で、ガス排気口１５を介して、減圧ポンプ１６により処理チャンバ１１内の排気を行う（Ｓ３）。
その後、処理チャンバ１１内の圧力が２０Ｐａ以下の第一設定値に減圧されるまで、排気バルブ２２が全開の状態で排気が継続される。その間、制御部１８は、定期的にチャンバ内の圧力が第一設定値に達したかどうかを判断する（Ｓ４）。このような判断は、例えば、処理チャンバ内に設置された図略の圧力センサからの信号を制御部１８が処理することで行われる。処理チャンバ内の圧力が第一設定値に達したと判断された場合、排気バルブ２２の開度が中開きの所定開度に変更される（Ｓ５）。このとき、排気バルブ２２の開度は、その後、ガスが処理チャンバ内に導入された状態でプラズマクリーニングに適した所定圧力が達成されるように予め設定される。このときの排気バルブ２２の開度は、例えば９０％未満であればよく、８０％未満であることが好ましい。
排気バルブ２２の開度を変更後、処理チャンバ内に、ガス供給装置１９を通じて、アルゴンおよびフルオロカーボンを、それぞれ所定の流量で同一又は個別の経路から導入する（Ｓ６）。図１を参照すると、ガス導入口１４から、アルゴンおよびフルオロカーボン（例えばＣＦ4）を含んだ混合ガスが導入される。このとき、所定流量に調整されたアルゴンとフルオロカーボンとを予め混合し、混合ガスとしてガス導入口１４から導入してもよく、アルゴンとフルオロカーボンを、複数の導入口から、それぞれの流量を制御しながら個別に導入してもよい。いずれにしても、アルゴンとフルオロカーボンは、処理チャンバ１１の内部で混合される。このとき、減圧ポンプ１６による排気は継続されているが、排気バルブ２２は中開きの状態である。従って、処理空間内の圧力は、徐々に、プラズマクリーニングに適した所定圧力（例えば５〜２０Ｐａの第二設定値）に収束する。
次に、チャンバ内の圧力が第二設定値に達したかどうかが判断される（Ｓ７）。このような判断は、例えば、処理チャンバ１１内に設置された圧力センサからの信号を制御部１８が処理することで行われる。処理チャンバ１１内の圧力が第二設定値に達したと判断された場合には、処理空間内に高周波の電界を発生させる（Ｓ８）。これにより、混合ガスがプラズマ化され、回路素子のクリーニングを行う第一処理が開始される。このとき、高周波電源のパワーは、例えば５０〜３００Ｗ程度であることが好ましい。
第一処理中は、ガスの導入を継続的に行うとともに、排気バルブの開度を一定に維持して排気を継続すればよい。これにより、処理チャンバ１１内をプラズマクリーニングに適した所定圧力に維持することができる。よって、処理チャンバ１１内に、プラズマクリーニングに適したプラズマ成分の密度や分布が達成される。このとき、処理チャンバ内の圧力を定期的にモニタし、圧力に応じて排気バルブ２２の開度を変更するフィードバック制御を行ってもよい。
第一処理の時間（所定時間Ｔ１）は、例えば５〜３０秒間が好ましい。所定時間Ｔ１の経過は、プラズマクリーニング装置に備えられた図略のタイマーにより検知すればよい。所定時間Ｔ１が経過すると（Ｓ９）、制御部１８は、フルオロカーボンの処理チャンバ１１内への導入を停止する（Ｓ１０）。これにより、第一処理が終了する。
第一処理の終了後、処理チャンバ１１内へのアルゴンの導入と高周波電界の印加を継続することにより、引き続き、第二処理を行ってもよい。以下、第二処理について説明する。
第二処理では、アルゴンのみのプラズマにより、処理チャンバ１１内の回路素子６のクリーニングが行われる。第二処理により、処理チャンバ１１内に残留するフルオロカーボン由来の成分が除去または低減される。これにより、回路素子および装置に対するクリーニング効果に加え、フッ化水素の生成や拡散を抑制する効果が得られる。
第二処理の時間（所定時間Ｔ２）は、例えば１〜２０秒間が好ましい。所定時間Ｔ２の経過は、プラズマクリーニング装置に備えられた図略のタイマーにより検知すればよい。所定時間Ｔ２が経過すると（Ｓ１１）、制御部１８は、処理空間内への高周波電界の印加を停止する（Ｓ１２）。これにより、第二処理が終了する。その後、処理チャンバ１１内へのアルゴンの導入も停止される（Ｓ１３）。なお、処理チャンバ１１内へのアルゴンの導入を停止してから、高周波電界の印加を停止してもよい。
次に、処理チャンバ１１内へのガスの導入を停止した状態で、排気バルブ２２を全開に設定し（Ｓ１４）、処理チャンバ１１内のガスを排気する。これにより、短時間で排気が完了する。このとき、処理チャンバ内の圧力が２０Ｐａ以下の第三設定値になるまで排気することが好ましい。そのような観点から排気に要する所定時間Ｔ３を予め設定し、図略のタイマーにより時間管理を行ってもよい。
次に、処理チャンバ内の圧力が第三設定値に達したか、または、所定時間Ｔ３が経過したか（すなわち排気が完了したか）どうかが判断される（Ｓ１５）。排気が完了するまで、排気バルブ２２は全開の状態で維持される。処理チャンバ１１内の圧力が第三設定値に達し、または、所定時間Ｔ３が経過した場合、制御部１８は、排気が完了したと判断し、排気バルブ２２を完全に閉じる（Ｓ１６）。その後、処理チャンバ内の空間を大気に開放し（Ｓ１７）、処理チャンバの密閉扉を開くことで（Ｓ１８）、回路素子の外部への取り出しが可能となる（Ｓ１９）。
上記実施形態では、第一処理後に、引き続き第二処理を行う場合について説明したが、第二処理は省略してもよい。第二処理を省略する場合、第一処理の所定時間Ｔ１が経過した時点で、フルオロカーボンおよびアルゴンの処理チャンバ１１内への導入を停止すればよい。そして、処理チャンバ１１内へのガスの導入を停止する前または後に、処理空間内への高周波電界の印加を停止すればよい。その後、上記Ｓ１４以降と同様に、排気バルブ２２を全開に設定して、排気を行えばよい。
次に、処理チャンバ１１に供給するアルゴンに対するフルオロカーボンのモル比について説明する。
アルゴンに対するフルオロカーボンのモル比は、アルゴンを１００モル％とした場合、５０モル％以上であり、１００モル％以上であることが好ましい。フルオロカーボンの比率が高くなるほど、フルオロカーボンに由来するプラズマ成分の密度が高くなるとともに分布が均一化され、化学的エッチングの効果とともに、アルゴンのプラズマによる物理的エッチングの効果も得られる。その結果、回路素子間におけるエッチングレートのばらつきが抑制される。
ただし、アルゴンによる物理的エッチングの効果を十分に得るためには、アルゴンに対するフルオロカーボンのモル比を、アルゴンを１００モル％とした場合、５００モル％以下とすることが好ましい。これにより、回路素子の電極表面の酸化物被膜や汚染物を物理的エッチングにより除去する効果を確保することが容易となる。
図３は、アルゴンを１００モル％とした場合のアルゴンに対するフルオロカーボンのモル比と、ＳｉＯ2に対するエッチングレートのばらつきとの関係を示すグラフである。図３は、フルオロカーボンのモル比が高いほど、エッチングレートのばらつきが小さいことを示している。また、アルゴンを１００モル％とした場合、フルオロカーボンのモル比が５０モル％以上の範囲でエッチングレートのばらつきが小さくなり、１００モル％以上の範囲でばらつきが更に小さくなることが理解できる。
次に、汚染物が除去される際のメカニズムについて考察する。
シロキサン等の汚染物の除去は、次のようなメカニズムによるものと考えられる。ここでは、フルオロカーボンとしてＣＦ4を用いる場合を例にとって説明する。
アルゴン（Ａｒ）が高周波電圧によりプラズマ化されると、電子（ｅ-）とＡｒイオンを生成する。ＣＦ4が高周波電圧によりプラズマ化されると、ＣＦ*（*はラジカルを示す。以下同様）、ＣＦ2*、ＣＦ3*、ＣＦ4*等を生成する。そして、ＡｒイオンはＣＦ*等とともに、反応性イオンエッチング（ＲＩＥ（Reactive Ion Etching））の原理により、シロキサンのＳｉ−Ｏ間の結合を切断する。このメカニズムは、ＡｒイオンアシストによるＲＩＥであり、アルゴンプラズマによる単純な物理的エッチングとは異なっている。ここでは、フルオロカーボンから生成されるラジカルとシロキサン由来の物質との化学反応と、アルゴンイオンの衝突による物理的エッチングとの相乗作用が得られる。このようなメカニズムにより、シロキサンは分解され、ＳｉＦ4のような蒸気圧の高い物質となって除去される。シロキサン結合の酸素はＣＯ2等のガスとなって除去されると考えられる。また、電極表面等に形成されている金属酸化物被膜も除去される。
上記プラズマクリーニング方法は、例えば、少なくとも一つの電極を表面に有する半導体発光素子を、シリコーンを含むダイボンディングペーストにより、表面に少なくとも一つの電極回路を備えるマウント基板上に固定する工程と、半導体発光素子を実装したマウント基板を加熱することにより、ダイボンディングペーストを硬化させる工程と、ダイボンディングペーストを硬化させた後、半導体発光素子を固定したマウント基板を、アルゴンおよびフルオロカーボンを含む混合ガスのプラズマによってクリーニングするプラズマ処理を行う工程と、その後、少なくとも一つの電極と電極回路とをワイヤボンディングにより接続する工程と、を備える半導体発光装置の製造方法に適用することができる。以下、図４を参照しながら、半導体発光装置の製造方法に、上記プラズマクリーニング方法を適用した場合について説明する。
まず、図４（ａ）に示すように、素子電極１ａ，１ｂを表面に有する半導体発光素子２（第１回路素子）を、シリコーンを含むダイボンディングペースト３により、マウント基板６（第２回路素子）の表面に固定する。マウント基板６の表面は、半導体発光素子２が配置される実装領域５ａと、電極回路とを備えている。電極回路は、互いに絶縁された基板電極４ａ，４ｂを具備し、これらは素子電極１ａ，１ｂとそれぞれ接続される。
半導体発光素子２の種類は、特に限定されないが、具体的には、例えば、可視光、赤外光等の波長領域の光を発する半導体発光素子が特に限定なく用いられる。これらは、例えばＧａＮなどの半導体材料から作製することができる。
電極回路を備えるマウント基板は、リードフレーム４と樹脂成型によって形成された樹脂部５から構成されている。リードフレーム４は基板電極４ａ，４ｂとなる部材である。樹脂部５はリードフレーム４を上下に挟むように形成されており、その上部には実装領域５ａに固定された半導体発光素子２を取り囲むように形成された反射面（reflector）５ｂを備える。この反射面の表面には銀メッキが施されている。従って、半導体発光素子２から出射した光は基板電極４ａ，４ｂ表面と反射面５ｂとによって上方へ反射される。
マウント基板の構造としては、上記のような金属製のリードフレームと樹脂部を主体とするものに限定されず、プリプレグと銅箔との積層板や、窒化アルミニウム基板のようなセラミクス基板等を用いることができる。また、反射面５ｂとしては、特に限定されないが、光沢のある金属メッキ以外にポリフェニルフタルアミド（ＰＰＡ）等の白色樹脂の表面をそのまま反射面として利用する構造でもよい。
電極回路としての基板電極４ａ，４ｂを形成する金属としては、光沢のある銀または銀を主成分とする銀合金が好ましく用いられる。電極回路は、基板電極４ａと４ｂとを絶縁する領域を除き、反射面で囲まれた領域の全体に形成することが高輝度を得る観点から好ましい。さらに高輝度を得る観点から、基板電極４ａと４ｂの表面に銀メッキを施すことが好ましい。
例えば、図４（ａ）に示すように、マウント基板６の所定の位置に、シリコーンを含むダイボンディングペースト３を塗布した後、半導体発光素子２を固定する。ダイボンディングペースト３は、例えば、ディスペンサーを用いて、マウント基板の所定の実装位置に塗布される。
シリコーンを含むダイボンディングペーストとしては、シリコーンを含む熱硬化性のダイボンディングペーストであれば、特に限定なく用いることができる。シリコーンは、ポリシロキサン構造を有し、かつ有機基を含むポリマーの総称である。
次に、半導体発光素子２が固定されたマウント基板６を加熱することにより、ダイボンディングペースト３を硬化させる。加熱温度は、ダイボンディングペーストの種類により適切に選択される。加熱手段は特に限定されないが、例えば、バッチ式もしくはインライン式のキュア装置が用いられる。このとき、電極回路等が酸化されないように、加熱の雰囲気には、窒素、アルゴンなどの不活性ガスが導入される。電極回路が銀や銀合金を具備する場合、これが酸化されると黒色に変化するため、半導体発光装置の発光効率が低下してしまう。
上記のように、ダイボンディングペースト３が硬化されることにより、半導体発光素子２がマウント基板６に固定される。このとき、ダイボンディングペーストに含まれるシリコーンの未反応物等が、分解したりすることにより気化する。そして、半導体発光素子２の表面に形成された素子電極１ａ，１ｂや、マウント基板６の表面に形成された電極回路と接触し、その場で凝縮又は反応し、その結果オルガノポリシロキサン等の汚染物が生成していると考えられる。
次に、図４（ｂ）に示すように、半導体発光素子２を固定したマウント基板６に対し、アルゴンおよびフルオロカーボンを含む混合ガスのプラズマによってプラズマ処理（プラズマクリーニング）を行う。プラズマクリーニングは、図１を参照して説明したように、高周波電源に接続されたアノードとカソードを具備する処理空間内で行われる。フルオロカーボンは、炭化水素の少なくとも一つの水素をフッ素に置き換えた化合物でれば、特に限定なく用い得るが、その具体例としては、例えば、ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ8、ＣＨＦ3、ＣＨ2Ｆ2等が挙げられる。
次に、処理チャンバ１１の内圧を適度な圧力に制御しながら、高周波電源１７により、アノード１２とカソード１３との間に高周波電圧を印加して、導入されたアルゴンおよびフルオロカーボンをプラズマ化する。そして、プラズマ雰囲気に半導体発光素子が固定されたマウント基板を暴露させた状態で、所定時間Ｔ１を経過させることにより、第一処理が終了する。所定時間Ｔ１は、例えば５〜２０秒間が好ましい。
図４（ｂ）に示すように、フルオロカーボン由来のラジカルは、オルガノポリシロキサン等の汚染物に接触すると反応し、蒸気圧の高いガスを生成する。蒸気圧の高いガスは、減圧ポンプの作用により外部に排気される。これにより、オルガノポリシロキサン等の汚染物により覆われていた電極表面等の金属酸化物被膜が露出する。一方、プラス電荷を有するアルゴンイオンは、マイナスに帯電したカソード１２に電気的に引き寄せられ、半導体発光素子２やマウント基板６に衝突する。この工程により、電極表面等に形成された金属酸化物被膜が除去される。このように、フルオロカーボン由来の活性種（ラジカル）による化学的なエッチングと、アルゴンイオンによる物理的なエッチングとが、協働的に作用する。
なお、半導体発光素子を固定したマウント基板を、アルゴンおよびフルオロカーボンの混合ガスのプラズマによってクリーニングする第一処理を行った後、さらに、アルゴンプラズマによってクリーニングする第二処理を行ってもよい。
次に、図４（ｃ）に示すように、プラズマクリーニングされた半導体発光素子２を固定したマウント基板６において、素子電極１ａ，１ｂと基板電極４ａ，４ｂとを、それぞれ金線８ａ，８ｂで接続する。本実施形態においては、素子電極１ａ，１ｂと基板電極４ａ，４ｂとを接続する方法として、金線で接続するワイヤボンディング法を採用している。このようにして、半導体発光素子２とマウント基板６とが電気的に接続される。
上記のように形成された接続部は、図４（ｄ）に示すように、通常、エポキシ樹脂やシリコーン樹脂等の透明樹脂９で封止されて保護される。なお、透明樹脂には、必要に応じて、波長変換により、半導体発光素子２の発光色を変換するための蛍光体を含んでもよい。完成した半導体発光装置の上面図を図５に示す。
上述したように、アルゴンおよびフルオロカーボンの混合ガスをプラズマ化した雰囲気で、各電極表面がクリーニングされているため、素子電極１ａ，１ｂまたは基板電極４ａ，４ｂと金線との接続強度は充分に高くなり、半導体発光装置の信頼性も高いものとなる。従って、透明樹脂による封止工程においても、金線が切断されることが無く、生産の歩留まりも高くなる。
本発明のプラズマクリーニング方法は、半導体素子、回路基板などの回路素子の電極間接合を行う前に電極表面に付着する汚染物を除去することが必要となる様々な分野に適用可能である。より具体的には、例えば、半導体発光装置（ＬＥＤ装置）の製造過程における様々な電極間接合の工程、回路基板の電極部に付着するソルダーレジストを除去する工程などに適用可能である。
１ａ，１ｂ：素子電極、２：半導体発光素子、３：シリコーンを含むダイボンディングペースト、４：リードフレーム、４ａ，４ｂ：基板電極、５：樹脂部、５ａ：実装領域、５ｂ：反射面、６：マウント基板、７：プラズマ雰囲気、８ａ，８ｂ：金線（ボンディングワイヤ）、９：透明樹脂（封止樹脂）、１０：半導体発光装置、１１：処理チャンバ、１２：カノード、１３：アノード、１４：ガス導入口、１５：排気口、１６：減圧ポンプ、１７：高周波電源、１８：制御部、１９：ガス供給部、２０：プラズマクリーニング装置

Claims (5)

  1. 処理空間内において、汚染物が付着した回路素子を、アルゴンおよびフルオロカーボンを含む混合ガスのプラズマによりクリーニングして前記汚染物を除去または低減する第一処理を有し、
    前記混合ガスにおける、アルゴンに対するフルオロカーボンのモル比を、５０モル％以上とすることにより、前記汚染物に対するエッチングレートのばらつきを抑制する、プラズマクリーニング方法。
  2. 前記混合ガスにおける、アルゴンに対するフルオロカーボンのモル比が、１００モル％以上である、請求項１記載のプラズマクリーニング方法。
  3. 前記第一処理後に、前記回路素子を、アルゴンのプラズマによりクリーニングする第二処理を有する、請求項１または２記載のプラズマクリーニング方法。
  4. 前記汚染物が、少なくともシロキサンを含む、請求項１〜３のいずれか１項記載のプラズマクリーニング方法。
  5. 少なくとも一つの電極を表面に有する半導体発光素子を、シリコーンを含むダイボンディングペーストにより、表面に少なくとも一つの電極回路を備えるマウント基板上に固定する工程と、
    前記半導体発光素子を実装した前記マウント基板を加熱することにより、前記ダイボンディングペーストを硬化させる工程と、
    前記ダイボンディングペーストを硬化させた後、前記ダイボンディングペーストに由来するシロキサンを含む汚染物が付着した前記半導体発光素子を固定した前記マウント基板を、アルゴンおよびフルオロカーボンを含む混合ガスのプラズマによってクリーニングして、前記汚染物を除去または低減する工程と、
    その後、少なくとも一つの電極と電極回路とをワイヤボンディングにより接続する工程と、を備え、
    前記混合ガスにおける、アルゴンに対するフルオロカーボンのモル比を、５０モル％以上とすることにより前記汚染物に対するエッチングレートのばらつきを抑制する、半導体発光装置の製造方法。
JP2013041091A 2013-03-01 2013-03-01 プラズマクリーニング方法 Active JP5988102B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013041091A JP5988102B2 (ja) 2013-03-01 2013-03-01 プラズマクリーニング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013041091A JP5988102B2 (ja) 2013-03-01 2013-03-01 プラズマクリーニング方法

Publications (2)

Publication Number Publication Date
JP2014170816A JP2014170816A (ja) 2014-09-18
JP5988102B2 true JP5988102B2 (ja) 2016-09-07

Family

ID=51693001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013041091A Active JP5988102B2 (ja) 2013-03-01 2013-03-01 プラズマクリーニング方法

Country Status (1)

Country Link
JP (1) JP5988102B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820614A (zh) * 2020-12-31 2021-05-18 深圳泰德半导体装备有限公司 等离子清洗设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2768760B2 (ja) * 1989-10-19 1998-06-25 株式会社東芝 レジストアッシング装置
JP4252631B2 (ja) * 1996-02-29 2009-04-08 和夫 杉山 はんだ接合用表面の清浄方法及び改質方法並びにはんだ付け方法
JP2000340599A (ja) * 1999-05-26 2000-12-08 Canon Inc ワイヤボンディング装置及び該ワイヤボンディング装置によるワイヤボンディング方法
JP4264479B2 (ja) * 2003-03-14 2009-05-20 キヤノンアネルバ株式会社 Ｃｖｄ装置のクリーニング方法
JP2008177532A (ja) * 2006-12-21 2008-07-31 Elpida Memory Inc 半導体ウェハーの処理方法
US20110177694A1 (en) * 2010-01-15 2011-07-21 Tokyo Electron Limited Switchable Neutral Beam Source
JP2011189338A (ja) * 2010-02-22 2011-09-29 Hitachi High-Tech Instruments Co Ltd プラズマ洗浄方法

Also Published As

Publication number Publication date
JP2014170816A (ja) 2014-09-18

Similar Documents

Publication Publication Date Title
JP4256763B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP5142523B2 (ja) 縦型構造複合半導体装置
JP3587019B2 (ja) 半導体装置の製造方法
WO2014164300A1 (en) Pulsed pc plasma etching process and apparatus
JP5874051B2 (ja) 半導体発光装置の製造方法およびプラズマを利用したクリーニング方法
JP4671900B2 (ja) 接合方法および接合装置
CN109216182B (zh) 等离子体处理方法和等离子体处理装置
JP5914833B2 (ja) プラズマクリーニング装置のメンテナンス方法
JP5988102B2 (ja) プラズマクリーニング方法
JP2006258958A (ja) 基板接着方法及び基板接着装置
JP5975294B2 (ja) プラズマクリーニング方法
JP5971481B2 (ja) プラズマクリーニング方法
JP6108085B2 (ja) プラズマクリーニング方法
JP6202423B2 (ja) プラズマクリーニング方法およびプラズマクリーニング装置
JP2007027512A (ja) 半導体光デバイスの製造方法及び半導体光デバイス
US8389395B2 (en) Method for manufacturing semiconductor optical device
CN109716506B (zh) 电子部件的制造方法
JP2015160192A (ja) プラズマ洗浄装置
JP6012998B2 (ja) プラズマ処理方法
US20240234126A1 (en) Method for preparing a microelectronic component comprising a layer with a basis of a iii-v material
JPS63131519A (ja) ドライエツチング装置
JP5925898B2 (ja) フルオロカーボン用の金属カーバイドバリア層を形成する方法
JP2010045065A (ja) 発光装置の製造方法および発光装置
JP2017168714A (ja) 発光装置の製造方法
KR100402471B1 (ko) 갈륨 함유 반도체의 산화방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150209

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160727

R151 Written notification of patent or utility model registration

Ref document number: 5988102

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151