JP5988038B2 - Control circuit - Google Patents
Control circuit Download PDFInfo
- Publication number
- JP5988038B2 JP5988038B2 JP2013005928A JP2013005928A JP5988038B2 JP 5988038 B2 JP5988038 B2 JP 5988038B2 JP 2013005928 A JP2013005928 A JP 2013005928A JP 2013005928 A JP2013005928 A JP 2013005928A JP 5988038 B2 JP5988038 B2 JP 5988038B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- parameter
- width modulation
- pulse width
- modulation signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electric Motors In General (AREA)
- Feedback Control In General (AREA)
Description
本発明は、制御回路、特に、マイクロコンピュータを用いたPWM(パルス幅変調)信号の出力制御を行う制御回路に関する。 The present invention relates to a control circuit, and more particularly to a control circuit that performs output control of a PWM (pulse width modulation) signal using a microcomputer.
LEDの点灯制御やモータの回転制御などにおいて、パルス信号により制御を行う方法がある。この方法では、一般的に、マイクロコンピュータ(以下、「マイコン」と略称)のPWM出力機能を用いている。 In LED lighting control, motor rotation control, and the like, there is a method of performing control using a pulse signal. This method generally uses a PWM output function of a microcomputer (hereinafter abbreviated as “microcomputer”).
例えば、ソフトウェアに負担をかけることなく、デューティー比0%〜100%の出力可能な相補PWM出力(それぞれ逆位相のパルス波形を出力)を行う制御回路が考案されている(特許文献1参照)。 For example, a control circuit has been devised that performs complementary PWM output (outputs a pulse waveform with an opposite phase) with a duty ratio of 0% to 100% without burdening software (see Patent Document 1).
複数のPWM信号出力機能を用いて複数の負荷を駆動するとき、これら複数のパルス波形の立上りあるいは立下りのタイミングが一致すると、強いノイズが発生して、ラジオやスマートキーレスシステム(ユーザが無線端末としてのキーを持って車両に近づくだけで、車両とキーの間で無線通信によるID照合が行われる。IDの照合が一致した場合に、所定のアクチュエータの作動が許可され、ユーザがキーを操作することなく、ドアの開錠/施錠あるいはエンジンの始動を行うシステム)等の他の機器の動作に影響を及ぼすことがある。 When driving a plurality of loads using a plurality of PWM signal output functions, if the rising or falling timings of the plurality of pulse waveforms coincide with each other, a strong noise is generated, and a radio or smart keyless system (a user is connected to a wireless terminal). The ID verification by wireless communication is performed between the vehicle and the key only by approaching the vehicle with the key as follows: When the ID verification matches, the operation of the predetermined actuator is permitted and the user operates the key Without affecting the operation of other equipment, such as a door unlocking / locking or engine starting system).
特許文献1の構成は、相補PWM信号の出力制御に関するものであるため、上述のノイズ発生については考慮されていない。また、他の従来技術においても、複数のPWM信号出力でのタイミングの一致、あるいはPWM信号出力および他の信号出力のタイミングの一致によって発生するノイズの対策については、開示・示唆ともない。 Since the configuration of Patent Document 1 relates to output control of a complementary PWM signal, the above-described noise generation is not taken into consideration. Further, in other prior arts, there is no disclosure or suggestion about countermeasures for noise generated by the coincidence of timings at a plurality of PWM signal outputs or the coincidence of the timings of PWM signal output and other signal outputs.
上記問題点を背景として、本発明の課題は、パルス幅変調信号出力と他の信号出力によって発生するノイズを低減可能な制御回路を提供することにある。 Against the background of the above problems, an object of the present invention is to provide a control circuit capable of reducing noise generated by a pulse width modulation signal output and other signal outputs.
上記課題を解決するための制御回路は、パルス幅変調信号の周期およびデューティー比を含むパラメータを設定する第一設定部と、第一設定部が設定したパラメータに基づき、パルス幅変調信号を出力する第一出力部と、を備え、第一設定部が、パルス幅変調信号とは別のパルス信号の出力開始タイミングを基準として、パルス幅変調信号の出力タイミングを調整するための出力タイミング調整用パラメータを設定し、第一出力部が、該パラメータに基づくパルス幅変調信号の出力を開始した後に、第一設定部は、出力タイミング調整用パラメータとは異なる第一パラメータを設定し、第一出力部は、第一設定部が第一パラメータを設定したときには、出力タイミング調整用パラメータに基づく、少なくとも1周期分のパルス幅変調信号を出力した後に、第一パラメータに基づくパルス幅変調信号を出力する。 A control circuit for solving the above-described problems outputs a pulse width modulation signal based on a first setting unit that sets parameters including a period and a duty ratio of a pulse width modulation signal, and parameters set by the first setting unit An output timing adjustment parameter for adjusting the output timing of the pulse width modulation signal based on the output start timing of a pulse signal different from the pulse width modulation signal. After the first output unit starts outputting the pulse width modulation signal based on the parameter, the first setting unit sets a first parameter different from the output timing adjustment parameter, and the first output unit , when the first setting unit sets the first parameter based on the output timing adjusting parameters, leaving a pulse width modulated signal for at least one period After outputs a pulse width modulation signal based on the first parameter.
上記構成によって、PWM信号を出力する際に、所望の時間だけ遅らせて出力することが可能となり、立上りあるいは立下りのタイミングが他の信号と一致する現象を解消あるいは低減できる。よって、強いノイズの発生を抑制でき、ラジオやスマートキー等の他の機器の動作への影響を防止あるいは低減できる。 With the above configuration, when outputting a PWM signal, it is possible to delay the output for a desired time, and it is possible to eliminate or reduce a phenomenon in which the rising or falling timing coincides with other signals. Therefore, generation of strong noise can be suppressed, and the influence on the operation of other devices such as a radio and a smart key can be prevented or reduced.
以下、本発明の制御回路について、図面を用いて説明する。図1に、本発明の制御回路が適用された電子制御システム1の全体構成を示す。電子制御システム1は、例えば、車両に搭載され、ECU10、およびECU10に接続されたスイッチ群21、センサ群22、アクチュエータ群31を含む。
Hereinafter, the control circuit of the present invention will be described with reference to the drawings. FIG. 1 shows the overall configuration of an electronic control system 1 to which the control circuit of the present invention is applied. The electronic control system 1 includes, for example, an
ECU10は、マイコン11(本発明の制御回路)、フラッシュメモリ等の不揮発性記憶媒体であるメモリ12(マイコン11に内蔵されていてもよい)を含み、マイコン11が、メモリ12に記憶された制御プログラムを実行することにより、ECU10の各種機能を実現する。
The ECU 10 includes a microcomputer 11 (control circuit of the present invention) and a memory 12 (which may be built into the microcomputer 11) which is a nonvolatile storage medium such as a flash memory. The
マイコン11は、レジスタ群110を含み、レジスタ群の設定を行うことで、マイコン11の機能の選択、実行/停止が可能となる。なお、マイコン11の構成(特にPWM機能関連)については、例えば非特許文献1に詳細が記載されているので、本実施例では、概略のみの説明にとどめる。マイコン11およびレジスタ群110が、本発明の第一設定部、第二設定部に相当する。
The
また、ECU10には、例えば、ユーザが操作入力を行うスイッチ群21、および例えば、回転センサ、圧力センサ、温度センサ等を含むセンサ群22からの入力信号の波形整形やA/D変換等の信号処理を行う入力回路13、例えば、モータ,ソレノイド等を含むアクチュエータ群31を駆動制御するドライバ回路14を含む。
In addition, the
上記構成により、ECU10は、スイッチ群21、センサ群22、あるいは他のECUから取得したデータ、およびアクチュエータ群31の動作状態に基づいて動作制御指令値を演算し、アクチュエータ群31の駆動制御を行う。
With the above configuration, the
アクチュエータ群31の駆動制御には、例えば、マイコン11の、ch1(本発明の第二出力部)およびch2(本発明の第一出力部)の、複数のPWM信号出力端子を用い、これらの出力端子からPWM信号をドライバ回路14に出力し、ドライバ回路14において、アクチュエータ群31を駆動するための信号を生成して、それぞれ、ECU10のout1端子およびout2端子から出力する。
For the drive control of the
図2に、レジスタ群110におけるPWM機能関連のレジスタの構成例を示す。
・PWM設定レジスタ:出力端子をPWM信号出力用に用いるか否かを設定する(以下、「PWMn」と称する)。
・タイマレジスタ:PWM信号の周期を設定する(以下、「TMRn」と称する)。
・デューティー比設定レジスタ:各PWM信号のデューティー比を設定する(以下、「DUTYn」と称する)。
・カウント開始フラグ:カウントの開始/停止により、PWM信号出力の開始/停止を制御する(以下、「CNTn」と称する)。
FIG. 2 shows a configuration example of registers related to the PWM function in the
PWM setting register: Sets whether to use the output terminal for PWM signal output (hereinafter referred to as “PWMn”).
Timer register: sets the period of the PWM signal (hereinafter referred to as “TMRn”).
Duty ratio setting register: Sets the duty ratio of each PWM signal (hereinafter referred to as “DUTYn”).
Count start flag: Start / stop of PWM signal output is controlled by starting / stopping the count (hereinafter referred to as “CNTn”).
なお、「n」は、PWM信号出力のチャンネル番号で、n=1および2であり、それぞれ、図1のch1およびch2に対応している。また、ビット毎に設定を行うものは、ビット0(b0)がch1に、ビット1(b1)がch2に対応している。 “N” is the channel number of the PWM signal output, n = 1 and 2, and corresponds to ch1 and ch2 in FIG. 1, respectively. In addition, for setting for each bit, bit 0 (b0) corresponds to ch1 and bit 1 (b1) corresponds to ch2.
図2の構成では、まず、PWM設定レジスタ(PWMn)の各ビットに1をセットし、出力端子をPWM信号の出力に用いるよう設定する。次に、タイマレジスタ(TMRn)でPWM出力信号の周期を設定し、デューティー比設定レジスタ(DUTYn)でのデューティー比を設定する。そして、PWM出力開始フラグ(CNTn)の各ビットに1をセットして、PWM信号の出力を開始する。そして、PWM出力開始フラグ(CNTn)に1がセットされている間、PWM信号を出力する。 In the configuration of FIG. 2, first, 1 is set in each bit of the PWM setting register (PWMn), and the output terminal is set to be used for the output of the PWM signal. Next, the period of the PWM output signal is set by the timer register (TMRn), and the duty ratio is set by the duty ratio setting register (DUTYn). Then, 1 is set to each bit of the PWM output start flag (CNTn), and output of the PWM signal is started. The PWM signal is output while 1 is set in the PWM output start flag (CNTn).
図3を用いて、従来技術により生ずる問題を解決するための構成の参考例について説明する。図3では、2つのPWM信号(ch1およびch2)の周波数は2kHz(周期:500μsec)で、デューティー比(Hレベル時間の比率)は25%である。 A reference example of a configuration for solving the problem caused by the conventional technique will be described with reference to FIG. In FIG. 3, the frequency of the two PWM signals (ch1 and ch2) is 2 kHz (period: 500 μsec), and the duty ratio (H-level time ratio) is 25%.
上述のように、まず、マイコンの他の機能による割込を禁止する。次に、ch1のPWM信号の出力を開始したとき(時刻T1)に、タイマのカウントを開始する。このタイマは、ch2のPWM信号出力の開始タイミングを生成するためのものである。そして、タイマが所定値となったとき(時刻T2)、ch1のPWM信号の出力を開始するとともに、割込を許可する。割込は、タイマによるch1のPWM信号の出力タイミング調整を正確に行うために行っている。 As described above, first, interrupts by other functions of the microcomputer are prohibited. Next, when the output of the PWM signal of ch1 is started (time T1), the timer starts counting. This timer is for generating the start timing of the ch2 PWM signal output. When the timer reaches a predetermined value (time T2), the output of the ch1 PWM signal is started and interrupts are permitted. The interruption is performed to accurately adjust the output timing of the PWM signal of ch1 by the timer.
図3の構成が、出力タイミング調整用パラメータは、パルス幅変調信号の出力タイミングを調整するためのタイマ設定値を含むものである。これにより、ch1およびch2のPWM信号の出力波形の立上りおよび立下りは重なることはなく、従来技術のような問題は発生しない。しかし、割込禁止時間(T2−T1:例えば250μsec)が長くなると、他の機能の動作に影響を及ぼす可能性が高くなる。例えば、CAN(Controller Area Network)のような、ボーレートが速い通信では、データを正常に受信することができなくなる可能性がある。 In the configuration of FIG. 3, the output timing adjustment parameter includes a timer setting value for adjusting the output timing of the pulse width modulation signal. As a result, the rise and fall of the output waveforms of the ch1 and ch2 PWM signals do not overlap, and the problem as in the prior art does not occur. However, if the interrupt prohibition time (T2-T1: 250 μsec, for example) becomes longer, the possibility of affecting the operation of other functions increases. For example, in communication with a high baud rate such as CAN (Controller Area Network), there is a possibility that data cannot be received normally.
図4に、図3で生ずる問題を解決するためのPWM信号出力制御処理のフロー図を示す。なお、本処理は、上述の制御プログラムに含まれ、マイコン11が所定のタイミングで実行する。なお、2つのPWM信号(ch1およびch2)の周波数は、図3と同様に、2kHz(周期:500μsec)で、デューティー比(Hレベル時間の比率)は25%である。
FIG. 4 shows a flowchart of a PWM signal output control process for solving the problem occurring in FIG. This process is included in the control program described above, and is executed by the
本発明の構成は、2つのPWM信号の周波数が同じ場合に好適である。また、2つのPWM信号の周波数の一方が他方の倍数の関係にあるときにも適している。2つのPWM信号の周波数が上記以外の関係でも、両者の最小公倍数となるタイミングで立上りあるいは立下りのタイミングが一致するので、その際のノイズの除去あるいは抑制を行うことができる。 The configuration of the present invention is suitable when the frequencies of the two PWM signals are the same. It is also suitable when one of the frequencies of the two PWM signals is a multiple of the other. Even when the frequencies of the two PWM signals are other than the above, the rising or falling timings coincide with each other at the timing of the least common multiple of them, so that noise can be removed or suppressed at that time.
まず、ch1の各パラメータ(PWM1、TMR1、DUTY1、本発明の第二パラメータ)を、周波数2kHz、デューティー比25%となるように設定する(S11)。デューティー比は、図4のHi幅を、Hi幅とLow幅との和(周期)で除したものの百分率である。 First, the ch1 parameters (PWM1, TMR1, DUTY1, and the second parameter of the present invention) are set to have a frequency of 2 kHz and a duty ratio of 25% (S11). The duty ratio is a percentage obtained by dividing the Hi width in FIG. 4 by the sum (period) of the Hi width and the Low width.
上述の構成が、第二パラメータは、パルス信号をパルス幅変調信号とするための周期およびデューティー比を含むものである。本構成によって、第二出力部からの出力がパルス幅変調信号のときも、2つの信号の立上りあるいは立下りのタイミングと一致する現象を解消あるいは低減できる。 In the above-described configuration, the second parameter includes a period and a duty ratio for making the pulse signal a pulse width modulation signal. With this configuration, even when the output from the second output unit is a pulse width modulation signal, the phenomenon that coincides with the rising or falling timing of the two signals can be eliminated or reduced.
次に、ch2の各パラメータ(PWM2、TMR2、DUTY2、本発明の出力タイミング調整用パラメータ)を、周波数4kHz、デューティー比0%(常時Lレベルを出力)となるように設定する(S12)。周期は、アクチュエータ群31の駆動制御を行う際の周期よりも短くすることが望ましい。
Next, each parameter of ch2 (PWM2, TMR2, DUTY2, output timing adjustment parameter of the present invention) is set to have a frequency of 4 kHz and a duty ratio of 0% (always outputs L level) (S12). It is desirable that the cycle be shorter than the cycle when performing drive control of the
上述のステップS12が、出力タイミング調整用パラメータは、パルス幅変調信号の出力レベルが、その出力期間内で一定となるようにデューティー比が定められ、第一パラメータは、パルス幅変調信号の出力対象の動作制御を行うためのものである。本構成によって、例えば、デューティー比を0%(正論理のとき)あるいは100%(負論理のとき)にすれば、パルス幅変調信号の出力対象の動作に影響を及ぼすことなく、パルス幅変調信号の出力タイミングを調整することができる。 In step S12 described above, the output timing adjustment parameter is such that the duty ratio is determined so that the output level of the pulse width modulation signal is constant within the output period, and the first parameter is the output target of the pulse width modulation signal. It is for performing operation control. With this configuration, for example, if the duty ratio is set to 0% (in the case of positive logic) or 100% (in the case of negative logic), the pulse width modulation signal is not affected without affecting the operation of the output target of the pulse width modulation signal. Output timing can be adjusted.
また、上述ステップS12の構成が、出力タイミング調整用パラメータにおけるパルス幅変調信号の周期は、第一パラメータにおけるパルス幅変調信号の周期よりも短く設定されるものである。本構成によって、第一パラメータの周期の間で適切な出力タイミングを設定できる。 In the configuration of step S12 described above, the period of the pulse width modulation signal in the output timing adjustment parameter is set shorter than the period of the pulse width modulation signal in the first parameter. With this configuration, an appropriate output timing can be set between the periods of the first parameter.
次に、マイコンの他の機能による割込を禁止する(S13)。そして、ch1のPWM信号の出力を開始する(CNT1セット、S14)。引き続いて、ch2のPWM信号の出力を開始(CNT2セット、S15)、ch2の各パラメータ(TMR2、DUTY2、本発明の第一パラメータ)を周波数2kHz、デューティー比を25%に設定する(DUTY2、S16)。この後、割込を許可する(S17)。
Next, interrupts by other functions of the microcomputer are prohibited (S13). Then, output of the ch1 PWM signal is started (CNT1 set, S14). Subsequently, output of the PWM signal of ch2 is started (CNT2 set, S15), each parameter (TMR2, DUTY2, first parameter of the present invention) of ch2 is set to
上述のステップS13およびS17の構成が、第一出力部あるいは第二出力部がそれぞれパルス幅変調信号の出力を開始する前に、制御回路の他の機能による割込を禁止し、第一設定部が第一パラメータを設定した後に、割込を許可するものである。本構成によって、出力タイミングをより正確に設定できる。 The configuration of steps S13 and S17 described above prohibits interrupts by other functions of the control circuit before the first output unit or the second output unit starts outputting the pulse width modulation signal, respectively. Will allow interrupts after setting the first parameter. With this configuration, the output timing can be set more accurately.
図4の構成では、マイコン11が、PWM信号の出力中に、周波数(TMRn)あるいはデューティー比(DUTYn)が書き換えられた場合、書き換えられる前の状態を維持し、その1周期分の出力が終了した後に、新たな周波数あるいはデューティー比での出力を開始する(いわゆる、「ダブルバッファ」、非特許文献1の302ページ参照)構成となっている。
In the configuration of FIG. 4, when the frequency (TMRn) or the duty ratio (DUTYn) is rewritten while the PWM signal is being output, the
図5に、図4の構成における、各chの出力波形の状態を示す。ch1は、出力開始後から、常に周波数2kHz、デューティー比25%のパルス信号を出力している。ch2は、出力開始直後は周波数4kHz、デューティー比0%の信号(Lレベル)を出力し、1周期(250μsec)経過後、周波数2kHz、デューティー比25%でパルス信号の出力を開始する。 FIG. 5 shows the state of the output waveform of each channel in the configuration of FIG. ch1 always outputs a pulse signal having a frequency of 2 kHz and a duty ratio of 25% after the start of output. Ch2 outputs a signal (L level) having a frequency of 4 kHz and a duty ratio of 0% immediately after the start of output, and after one cycle (250 μsec) has elapsed, starts outputting a pulse signal at a frequency of 2 kHz and a duty ratio of 25%.
パルス波形の出力状態は、図3と同様であるが、割込禁止の時間(T11)が大幅に短くなっている(〜数μsec)。これにより、割込禁止によって他の機能の動作に影響を及ぼす可能性は低くなる。 The output state of the pulse waveform is the same as in FIG. 3, but the interrupt inhibition time (T11) is significantly shortened (˜several μsec). As a result, the possibility of affecting the operation of other functions due to the prohibition of interrupts is reduced.
上述の例では、2つのPWM信号を例に挙げて説明したが、一方(ch1)を、PWM機能を用いないパルス波形出力信号としてもよい。本構成が、パルス信号を出力するための、第二パラメータを設定する第二設定部と、第二パラメータに基づくパルス信号を出力する第二出力部と、を備え、第一設定部および第二設定部が、それぞれ出力タイミング調整用パラメータおよび第二パラメータを設定し、第一出力部および第二出力部が、これらパラメータに基づく信号の出力を開始した後に、第一設定部が、第一パラメータを設定するものである。本構成によって、制御回路がPWMを用いない他のパルス信号を出力する構成であっても、このパルス信号の立上りあるいは立下りのタイミングと一致する現象を解消あるいは低減できる。
In the above example, two PWM signals have been described as an example, but one (ch1) may be a pulse waveform output signal that does not use the PWM function. This configuration is, for outputting a pulse signal, comprising a second setting unit for setting a second parameter, and a second output section for outputting a pulse signal based on the second parameter, the first setting portion and the second The setting unit sets the output timing adjustment parameter and the second parameter, respectively. After the first output unit and the second output unit start outputting signals based on these parameters, the first setting unit Is set. With this configuration, even when the control circuit outputs another pulse signal that does not use PWM, a phenomenon that coincides with the rising or falling timing of the pulse signal can be eliminated or reduced.
また、パルス信号を連続出力するものの他に、所定のタイミングで任意の幅のパルス信号を一回だけ発生させる(ワンショットパルスともいう)タイミングと、ch2のPWM信号出力の開始タイミングが一致するときにも、本発明の構成を適用できる。 In addition to the continuous output of the pulse signal, the timing at which a pulse signal of an arbitrary width is generated only once (also called a one-shot pulse) at a predetermined timing coincides with the start timing of the ch2 PWM signal output. Also, the configuration of the present invention can be applied.
以上、本発明の実施の形態を説明したが、これらはあくまで例示にすぎず、本発明はこれらに限定されるものではなく、特許請求の範囲の趣旨を逸脱しない限りにおいて、当業者の知識に基づく種々の変更が可能である。 Although the embodiments of the present invention have been described above, these are merely examples, and the present invention is not limited to these embodiments, and the knowledge of those skilled in the art can be used without departing from the spirit of the claims. Various modifications based on this are possible.
1 電子制御システム
11 マイコン(制御回路、第一設定部、第二設定部)
110 レジスタ群(第一設定部、第二設定部)
ch1 PWM信号出力端子(第二出力部)
ch2 PWM信号出力端子(第一出力部)
1
110 register group (first setting unit, second setting unit)
ch1 PWM signal output terminal (second output part)
ch2 PWM signal output terminal (first output part)
Claims (6)
前記第一設定部が設定したパラメータに基づき、前記パルス幅変調信号を出力する第一出力部と、
を備え、
前記第一設定部が、前記パルス幅変調信号とは別のパルス信号の出力開始タイミングを基準として、前記パルス幅変調信号の出力タイミングを調整するための出力タイミング調整用パラメータを設定し、前記第一出力部が、該パラメータに基づくパルス幅変調信号の出力を開始した後に、
前記第一設定部は、前記出力タイミング調整用パラメータとは異なる第一パラメータを設定し、
前記第一出力部は、前記第一設定部が前記第一パラメータを設定したときには、前記出力タイミング調整用パラメータに基づく、少なくとも1周期分のパルス幅変調信号を出力した後に、前記第一パラメータに基づくパルス幅変調信号を出力することを特徴とする制御回路。 A first setting unit for setting parameters including a period and a duty ratio of the pulse width modulation signal;
Based on the parameters set by the first setting unit, a first output unit that outputs the pulse width modulation signal;
With
The first setting unit sets an output timing adjustment parameter for adjusting an output timing of the pulse width modulation signal with reference to an output start timing of a pulse signal different from the pulse width modulation signal; After one output unit starts outputting a pulse width modulation signal based on the parameter,
The first setting unit sets a first parameter different from the output timing adjustment parameter,
When the first setting unit sets the first parameter, the first output unit outputs a pulse width modulation signal for at least one cycle based on the output timing adjustment parameter, and then sets the first parameter to the first parameter. A control circuit which outputs a pulse width modulation signal based thereon.
前記第一パラメータは、前記パルス幅変調信号の出力対象の動作制御を行うためのものである請求項1に記載の制御回路。 The output timing adjustment parameter has a duty ratio determined so that the output level of the pulse width modulation signal is constant within the output period,
The control circuit according to claim 1, wherein the first parameter is for performing operation control of an output target of the pulse width modulation signal.
第二パラメータを設定する第二設定部と、
前記第二パラメータに基づいて、前記パルス信号を出力する第二出力部と、
を備え、
前記第一設定部および前記第二設定部が、それぞれ前記出力タイミング調整用パラメータおよび前記第二パラメータを設定し、
前記第一出力部および前記第二出力部が、これらパラメータに基づく信号の出力を開始した後に、前記第一設定部が、前記第一パラメータを設定する請求項1ないし請求項3のいずれか1項に記載の制御回路。 For outputting the pulse signal ;
A second setting unit for setting a second parameter;
A second output unit that outputs the pulse signal based on the second parameter;
With
The first setting unit and the second setting unit set the output timing adjustment parameter and the second parameter, respectively,
The first setting unit sets the first parameter after the first output unit and the second output unit start outputting signals based on these parameters. The control circuit according to item.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013005928A JP5988038B2 (en) | 2013-01-17 | 2013-01-17 | Control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013005928A JP5988038B2 (en) | 2013-01-17 | 2013-01-17 | Control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014137715A JP2014137715A (en) | 2014-07-28 |
JP5988038B2 true JP5988038B2 (en) | 2016-09-07 |
Family
ID=51415177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013005928A Expired - Fee Related JP5988038B2 (en) | 2013-01-17 | 2013-01-17 | Control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5988038B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09331696A (en) * | 1996-06-11 | 1997-12-22 | Denso Corp | Pulse width modulation load controller |
JP2004274975A (en) * | 2003-03-12 | 2004-09-30 | Calsonic Kansei Corp | Pwm driving device |
JP2012085038A (en) * | 2010-10-08 | 2012-04-26 | Denso Corp | Load controller |
-
2013
- 2013-01-17 JP JP2013005928A patent/JP5988038B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014137715A (en) | 2014-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2436116B1 (en) | Pwm synchronization of switched mode power converters | |
JP5165463B2 (en) | PWM control apparatus and pulse waveform control method | |
CN108231110B (en) | Semiconductor device, semiconductor system and training method | |
US20160062389A1 (en) | Control device and reset system utilizing the same | |
US9448581B2 (en) | Timer unit circuit having plurality of output modes and method of using the same | |
US8432208B2 (en) | Maintaining pulse width modulation data-set coherency | |
JP5885977B2 (en) | PWM signal output circuit, PWM signal output control method, and program | |
US6795354B2 (en) | Circuit for controlling an AC-timing parameter of a semiconductor memory device and method thereof | |
JP5988038B2 (en) | Control circuit | |
TWI404338B (en) | Phase interleaving control method for a multi-channel regulator system | |
US9971631B2 (en) | Method and apparatus for scheduling pipeline of multiprocessor-based motion control software | |
WO2019008873A1 (en) | Power supply device and electronic control device | |
CN112416540B (en) | Timing control method and device and vehicle | |
JP5978932B2 (en) | Inductive load controller | |
US9762174B2 (en) | Increasing PWM resolution for digitally controlled motor control applications | |
JP5849994B2 (en) | Actuator drive | |
US8719749B2 (en) | Timer match dithering | |
JPH08139575A (en) | Pulse output circuit | |
JP2004187492A (en) | Semiconductor device and control method | |
CN107025874A (en) | Source driver and driving method thereof | |
US8154325B2 (en) | Semiconductor integrated device and control method thereof | |
JP6699426B2 (en) | Load drive | |
TW202422332A (en) | Dynamic reset latency | |
JP2004192383A (en) | Synchronous method among multiple control units | |
JP2013150453A (en) | Controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160713 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160726 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5988038 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |