JP5961719B2 - Manufacturing method of glass substrate for display and glass substrate - Google Patents

Manufacturing method of glass substrate for display and glass substrate Download PDF

Info

Publication number
JP5961719B2
JP5961719B2 JP2015050646A JP2015050646A JP5961719B2 JP 5961719 B2 JP5961719 B2 JP 5961719B2 JP 2015050646 A JP2015050646 A JP 2015050646A JP 2015050646 A JP2015050646 A JP 2015050646A JP 5961719 B2 JP5961719 B2 JP 5961719B2
Authority
JP
Japan
Prior art keywords
glass
glass substrate
etching
height
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015050646A
Other languages
Japanese (ja)
Other versions
JP2015157751A (en
Inventor
永太 朴
永太 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avanstrate Inc
Avanstrate Asia Pte Ltd
Original Assignee
Avanstrate Inc
Avanstrate Asia Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avanstrate Inc, Avanstrate Asia Pte Ltd filed Critical Avanstrate Inc
Priority to JP2015050646A priority Critical patent/JP5961719B2/en
Publication of JP2015157751A publication Critical patent/JP2015157751A/en
Application granted granted Critical
Publication of JP5961719B2 publication Critical patent/JP5961719B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Surface Treatment Of Glass (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Glass Compositions (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Description

本発明は、液晶ディスプレイ、プラズマディスプレイ、有機ＥＬディスプレイ等のフラットパネルディスプレイに用いるディスプレイ用ガラス基板の製造方法およびガラス基板に関する。   The present invention relates to a method for producing a glass substrate for a display used for a flat panel display such as a liquid crystal display, a plasma display, and an organic EL display, and a glass substrate.

従来より、表示用パネルとして用いられる液晶ディスプレイパネル、プラズマディスプレイパネル、あるいは有機ＥＬディスプレイパネル等を用いたフラットパネルディスプレイの製造では、露光装置を用いてフォトリソグラフィにより精細な薄膜パターンがガラス基板上に形成される。   Conventionally, in the manufacture of a flat panel display using a liquid crystal display panel, a plasma display panel, an organic EL display panel or the like used as a display panel, a fine thin film pattern is formed on a glass substrate by photolithography using an exposure apparatus. It is formed.

これらのフラットパネルディスプレイに使用されるディスプレイパネルは、製造ラインにガラス基板を投入後、搬送、成膜、フォトリソグラフィ、エッチング、ドーピング、あるいは配線等の各処理を経て製造される。各処理では、様々な要因によって、ガラス基板を含んだパネルは帯電し易い環境に置かれる。例えば、ガラス基板を製造ラインに投入するとき、合紙を挟んで積層された複数のガラス基板の中から、合紙を剥離除去してガラス基板を１枚ずつ取り出す。このときガラス基板は合紙の除去に際して帯電し易い。また、成膜等のために半導体製造装置を用いる場合、ガラス基板を載置テーブルに載せて成膜を行う。このとき、ガラス基板には気流による帯電や接触帯電や剥離帯電が生じやすい。剥離帯電は、載置テーブルに密着させたガラス基板を載置テーブルから取り除く場合に生じる帯電である。   Display panels used for these flat panel displays are manufactured through a process such as transport, film formation, photolithography, etching, doping, or wiring after putting a glass substrate into a production line. In each process, due to various factors, the panel including the glass substrate is placed in an easily charged environment. For example, when putting a glass substrate into a production line, the interleaving paper is peeled and removed from a plurality of glass substrates stacked with the interleaving paper interposed therebetween, and the glass substrates are taken out one by one. At this time, the glass substrate is easily charged when the interleaf is removed. In addition, when a semiconductor manufacturing apparatus is used for film formation or the like, film formation is performed by placing a glass substrate on a mounting table. At this time, the glass substrate is likely to be charged by airflow, contact charging, or peeling charging. Peeling charging is charging that occurs when a glass substrate that is in close contact with the mounting table is removed from the mounting table.

このような帯電は種々の問題を引き起こすため、可能な限り帯電しないことが好ましい。例えば、ガラス基板上にＴＦＴ（Thin Film Transistor）及び配線パターンが形成される場合、帯電により塵や埃などの異物がガラス基板や配線パターンに付着することによって配線パターンの欠損、剥離が生じる場合がある。また蓄積された電荷の放電によりＴＦＴの破壊等が生じる場合がある。また、上記帯電によりガラス基板が載置テーブルに張り付く場合があり、載置テーブルから取り除くときガラス基板が割れる場合もある。   Since such charging causes various problems, it is preferable not to charge as much as possible. For example, when a TFT (Thin Film Transistor) and a wiring pattern are formed on a glass substrate, the wiring pattern may be lost or peeled off due to foreign matter such as dust or dust adhering to the glass substrate or wiring pattern due to charging. is there. Further, the TFT may be destroyed due to the discharge of the accumulated charge. Further, the glass substrate may stick to the mounting table due to the charging, and the glass substrate may break when removed from the mounting table.

このような状況下、イオナイザを用いて、帯電したガラス基板の除電を行う方法が知られている（特許文献１）。また、露光装置において、処理基板（ガラス基板）を載置するステージの表面が１〜１００μｍの表面粗さを有する露光装置も知られている（特許文献２）。
これに対して、接触状態からガラス基板を剥離したときに生じる帯電を抑制できるディスプレイ用ガラス基板が知られている（特許文献３）。具体的には、当該ガラス基板は、板厚が０．３〜６ｍｍのディスプレイ用ガラス基板であって、測定長さを２００ｍｍとし、カットオフ値を０．８〜２５ｍｍとする位相補償２ＲＣ帯域フィルタを用いた触針式表面粗さ測定器で測定されるＷCA（ろ波中心線うねり ）の平均値が０．０３〜０．５μｍである。当該ガラス基板は、載置テーブルとの間の接触面積を低減し、しかも帯電を抑制することができる、とされている。
さらに、算術平均粗さＲａが０．３〜１．５ｎｍになるようにガラス表面を化学処理することも知られている（特許文献４）。具体的には、ガラス基板の算術平均粗さＲａを０．３〜１．５ｎｍとすることにより、ガラス基板と載置テーブルとの間の接触面積を減少させることができ、その結果、帯電量を低減することができるとされている。 Under such circumstances, there is known a method of removing electricity from a charged glass substrate using an ionizer (Patent Document 1). In addition, an exposure apparatus in which the surface of a stage on which a processing substrate (glass substrate) is placed has a surface roughness of 1 to 100 μm is also known (Patent Document 2).
On the other hand, a glass substrate for display that can suppress the charge generated when the glass substrate is peeled from the contact state is known (Patent Document 3). Specifically, the glass substrate is a glass substrate for display having a plate thickness of 0.3 to 6 mm, and has a measurement length of 200 mm and a cut-off value of 0.8 to 25 mm. The average value of W CA (filtered centerline waviness) measured with a stylus type surface roughness measuring instrument using a slab is 0.03 to 0.5 μm. The glass substrate is said to reduce the contact area with the mounting table and to suppress charging.
Furthermore, it is also known that the glass surface is chemically treated so that the arithmetic average roughness Ra becomes 0.3 to 1.5 nm (Patent Document 4). Specifically, by setting the arithmetic average roughness Ra of the glass substrate to 0.3 to 1.5 nm, the contact area between the glass substrate and the mounting table can be reduced. Can be reduced.

特開２００９−６４９５０号公報JP 2009-64950 A 特開２００７−３２２６３０号公報JP 2007-322630 A 特開２００２−７２９２２号公報Japanese Patent Laid-Open No. 2002-72922 特開２０１０−２７５１６７号公報JP 2010-275167 A

しかし、ガラス基板のガラス表面に表面凹凸を形成するために、上記ＷCA（ろ波中心線
うねり ）の平均値を０．０３〜０．５μｍとしても、また、算術平均粗さＲａが０．３〜１．５ｎｍになるようにガラス表面を化学処理しても、帯電防止の効果を十分に得ることができない場合がある。特に、線幅やピッチが狭い配線パターンと共に用いられる高精細・高解像度ディスプレイ向けの、例えば、酸化物半導体や低温ポリシリコン半導体が形成されるガラス基板について、従来の上記パラメータを用いた管理では、高精細・高解像度ディスプレイ向けのガラス基板の品質要求に応えることは十分でなかった。例えば、高精細・高解像度ディスプレイ向けのガラス基板では、形成される配線パターンに微小欠陥が生じただけでディスプレイとして不適とされる。また、配線パターンの線幅や配線パターンのピッチ間隔が狭いと、帯電に起因した放電によって、たとえ低いレベルの放電であっても、半導体素子の静電破壊が発生しやすい、という問題もある。 However, in order to form surface irregularities on the glass surface of the glass substrate, even if the average value of the W CA (filtered center line waviness) is 0.03 to 0.5 μm, the arithmetic average roughness Ra is 0.00. Even if the glass surface is chemically treated so as to have a thickness of 3 to 1.5 nm, the antistatic effect may not be sufficiently obtained. Especially for high-definition and high-resolution displays used with wiring patterns with narrow line widths and pitches, for example, glass substrates on which oxide semiconductors and low-temperature polysilicon semiconductors are formed, in the management using the above-mentioned parameters, It was not enough to meet the quality requirements for glass substrates for high-definition and high-resolution displays. For example, a glass substrate for a high-definition / high-resolution display is unsuitable as a display because a minute defect is generated in the formed wiring pattern. In addition, when the line width of the wiring pattern and the pitch interval of the wiring pattern are narrow, there is a problem that electrostatic breakdown of the semiconductor element is likely to occur even if the discharge is caused by charging even at a low level.

そこで、本発明は、ガラス基板の移動や搬送時の帯電を抑制することができ、また半導体製造装置において載置テーブルとガラス基板が接触した状態からガラス基板を載置テーブルから除去するとき、この除去の際に帯電を生じ難くすることができるディスプレイ用ガラス基板の製造方法およびガラス基板、さらにこのガラス基板を用いたディスプレイ用パネルを提供することを目的とする。   Therefore, the present invention can suppress charging during movement and conveyance of the glass substrate, and when removing the glass substrate from the mounting table from the state in which the mounting table and the glass substrate are in contact in the semiconductor manufacturing apparatus, It is an object of the present invention to provide a method for producing a glass substrate for display and a glass substrate, which can make it difficult to be charged upon removal, and a display panel using the glass substrate.

本発明の第１の態様は、ボロアルミノシリケートガラスからなるガラス基板であって、
前記ガラス基板の主表面のうち一方のガラス表面が粗面化処理面であり、
前記粗面化処理面は、前記粗面化処理面の表面凹凸を原子間力顕微鏡で計測したとき、前記粗面化処理面の１μｍ×１μｍの領域における、表面凹凸の面粗さ中心面から１ｎｍ以上の高さを有する凸部の前記１μｍ×１μｍの領域の面積に占める面積比率が１．２〜４．０％である面であり、
前記ガラス基板の主表面のうち前記粗面化処理面と反対側の他方のガラス表面はデバイス面として用いられる、ことを特徴とする。 A first aspect of the present invention is a glass substrate made of boroaluminosilicate glass,
One of the main surfaces of the glass substrate is a roughened surface,
When the surface roughness of the roughened surface is measured with an atomic force microscope, the roughened surface is from a surface roughness center surface of the surface unevenness in a 1 μm × 1 μm region of the roughened surface. The area ratio of the convex portion having a height of 1 nm or more to the area of the 1 μm × 1 μm region is 1.2 to 4.0%,
Of the main surface of the glass substrate, the other glass surface opposite to the roughened surface is used as a device surface.

前記粗面化処理面の１μｍ×１μｍの領域における、面粗さ中心面から１．５ｎｍ以上の高さを有する凸部の前記１μｍ×１μｍの領域の面積に占める面積比率が０．５％未満である、ことが好ましい。   The area ratio of the convex portion having a height of 1.5 nm or more from the surface roughness center plane in the 1 μm × 1 μm region of the roughened surface to the 1 μm × 1 μm region is less than 0.5%. It is preferable that

前記ガラス基板のガラス組成において、Ｒ’２Ｏ（Ｒ’は、Ｌｉ、Ｎａ及びＫから選ばれる少なくとも１種）の含有率は、０〜２．０質量％であり、ＲＯ（Ｒは、Ｍｇ，Ｃａ，Ｓｒ及びＢａから選ばれる少なくとも１種）の含有率は、５〜２０質量％である、ことが好ましい。
また、前記ガラス基板は、
ＳｉＯ２ ５０〜７０質量％、
Ｂ２Ｏ３ ５〜１８質量％、
Ａｌ２Ｏ３ １０〜２５質量％、
ＭｇＯ ０〜１０質量％、
ＣａＯ ０〜２０質量％、
ＳｒＯ ０〜２０質量％、
ＢａＯ ０〜１０質量％、
ＲＯ ５〜２０質量％（ただしＲはＭｇ、Ｃａ、ＳｒおよびＢａから選ばれる少なくとも１種）、
Ｒ’２Ｏ ０〜２．０質量％（ただしＲ’はＬｉ、ＮａおよびＫから選ばれる少なくとも１種）、
酸化スズ、酸化鉄および酸化セリウムから選ばれる少なくとも１種の金属酸化物を合計で０．０５〜１．５質量％、
を含有するガラスからなることが好ましい。 In the glass composition of the glass substrate, the content of R ′ 2 O (R ′ is at least one selected from Li, Na and K) is 0 to 2.0 mass%, and RO (R is Mg , Ca, Sr, and Ba) is preferably 5 to 20% by mass.
In addition, the glass substrate is
SiO 2 50~70% by weight,
B 2 O 3 5 to 18 wt%,
Al 2 O 3 10-25% by mass,
MgO 0-10% by mass,
CaO 0-20% by mass,
SrO 0-20% by mass,
BaO 0-10% by mass,
RO 5-20% by mass (where R is at least one selected from Mg, Ca, Sr and Ba),
R ′ 2 O 0 to 2.0% by mass (wherein R ′ is at least one selected from Li, Na and K),
0.05 to 1.5% by mass in total of at least one metal oxide selected from tin oxide, iron oxide and cerium oxide,
It is preferable to consist of glass containing.

前記表面凹凸におけるＲz（Ｒzは、原子間力顕微鏡により測定される表面凹凸の最大高さである）は、２（ｎｍ）以上、４．７９（ｎｍ）以下である、ことが好ましい。   Rz in the surface unevenness (Rz is the maximum height of the surface unevenness measured with an atomic force microscope) is preferably 2 (nm) or more and 4.79 (nm) or less.

本発明の第２の態様は、ボロアルミノシリケートガラスからなるガラス基板に半導体素子が形成されるディスプレイ用パネルの製造方法であって、
前記ガラス基板は、
表面凹凸の面粗さ中心面から１ｎｍ以上の高さを有する凸部が設けられた第１の主表面と、
前記第１の主表面と反対側にあり、半導体素子が形成される、前記ガラス基板の第２の主表面と、を有し、
前記第１の主表面は、前記第１の主表面の表面凹凸を原子間力顕微鏡で計測したとき、前記第１の主表面の１μｍ×１μｍの領域における、表面凹凸の面粗さ中心面から１ｎｍ以上の高さを有する凸部の前記１μｍ×１μｍの領域の面積に占める面積比率が１．２〜４．０％である面であり、
前記ガラス基板の前記第２の主表面にＣｕ系電極材料が形成される、
ことを特徴とする。 A second aspect of the present invention is a method for manufacturing a display panel in which a semiconductor element is formed on a glass substrate made of boroaluminosilicate glass,
The glass substrate is
A first main surface provided with a convex portion having a height of 1 nm or more from the surface roughness center plane of the surface irregularities;
A second main surface of the glass substrate on the opposite side of the first main surface, on which a semiconductor element is formed,
When the surface roughness of the first main surface is measured with an atomic force microscope, the first main surface is from a surface roughness center plane of the surface roughness in a 1 μm × 1 μm region of the first main surface. The area ratio of the convex portion having a height of 1 nm or more to the area of the 1 μm × 1 μm region is 1.2 to 4.0%,
A Cu-based electrode material is formed on the second main surface of the glass substrate.
It is characterized by that.

本発明の第３の態様は、ボロアルミノシリケートガラスからなるディスプレイ用ガラス基板の製造方法であって、
ガラス基板を作製する工程と、
前記ガラス基板の主表面のうち一方のガラス表面に表面処理をして表面凹凸を形成する工程と、を有し、
前記表面凹凸を形成する工程は、前記ガラス表面から有機物を除去する表面洗浄処理と、洗浄された前記ガラス表面をエッチングするエッチング処理とを含み、
前記表面洗浄処理は、搬送される前記ガラス基板のガラス表面に対して幅方向一杯に行うことで、前記ガラス表面から有機物を除去し、
前記表面凹凸が形成されたガラス表面を原子間力顕微鏡で計測したとき、前記表面凹凸が形成されたガラス表面の１μｍ×１μｍの領域における、表面凹凸の面粗さ中心面から１ｎｍ以上の高さを有する凸部の前記１μｍ×１μｍの領域の面積に占める面積比率が０．５〜１０％となるように前記表面処理が行われる、ことを特徴とする。 A third aspect of the present invention is a method for producing a glass substrate for display comprising boroaluminosilicate glass,
Producing a glass substrate;
A surface treatment is performed on one glass surface of the main surface of the glass substrate to form surface irregularities, and
The step of forming the surface irregularities includes a surface cleaning process for removing organic substances from the glass surface, and an etching process for etching the cleaned glass surface,
The surface cleaning treatment is performed in the width direction with respect to the glass surface of the glass substrate to be transported to remove organic substances from the glass surface,
When the surface of the glass on which the surface irregularities are formed is measured with an atomic force microscope, the surface roughness of the glass surface on which the surface irregularities are formed is 1 μm × 1 μm in height of 1 nm or more from the surface roughness center plane. The surface treatment is performed such that the area ratio of the convex portion having a surface area to the area of the 1 μm × 1 μm region is 0.5 to 10%.

本発明の第４の態様は、ボロアルミノシリケートガラスからなるディスプレイ用ガラス基板の製造方法であって、
ガラス基板を作製する工程と、
前記ガラス基板の主表面のうち一方のガラス表面に表面処理をして表面凹凸を形成する工程と、を有し、
前記表面凹凸を形成する工程は、前記ガラス表面から有機物を除去する表面洗浄処理と、洗浄された前記ガラス表面をエッチングするエッチング処理とを含み、
前記エッチング処理は、搬送される前記ガラス基板のガラス表面に対して幅方向一杯に行うことで、前記ガラス表面をエッチングし、
前記表面凹凸が形成されたガラス表面を原子間力顕微鏡で計測したとき、前記表面凹凸が形成されたガラス表面の１μｍ×１μｍの領域における、表面凹凸の面粗さ中心面から１ｎｍ以上の高さを有する凸部の前記１μｍ×１μｍの領域の面積に占める面積比率が０．５〜１０％となるように前記表面処理が行われる、ことを特徴とするディスプレイ用ガラス基板の製造方法。 A fourth aspect of the present invention is a method of manufacturing a glass substrate for display made of boroaluminosilicate glass,
Producing a glass substrate;
A surface treatment is performed on one glass surface of the main surface of the glass substrate to form surface irregularities, and
The step of forming the surface irregularities includes a surface cleaning process for removing organic substances from the glass surface, and an etching process for etching the cleaned glass surface,
The etching process is performed to fill the width direction with respect to the glass surface of the glass substrate to be conveyed, thereby etching the glass surface,
When the surface of the glass on which the surface irregularities are formed is measured with an atomic force microscope, the surface roughness of the glass surface on which the surface irregularities are formed is 1 μm × 1 μm in height of 1 nm or more from the surface roughness center plane. The method for producing a glass substrate for a display, wherein the surface treatment is performed such that an area ratio of a convex portion having a surface area to the area of the 1 μm × 1 μm region is 0.5 to 10%.

第３および第４の態様における前記表面凹凸が形成されたガラス表面の１μｍ×１μｍの領域における、表面凹凸の面粗さ中心面から１．５ｎｍ以上の高さを有する凸部の前記１μｍ×１μｍの領域の面積に占める面積比率が０．５％未満となるように前記表面処理が行われる、ことが好ましい。
また、洗浄された前記ガラス表面における水の接触角が５度以下となるよう前記表面洗浄処理が行われることが好ましい。 In the 1 μm × 1 μm region of the glass surface on which the surface unevenness is formed in the third and fourth aspects, the 1 μm × 1 μm of the convex part having a height of 1.5 nm or more from the surface roughness center plane of the surface unevenness It is preferable that the surface treatment is performed so that the area ratio in the area of the region is less than 0.5%.
Moreover, it is preferable that the said surface washing process is performed so that the contact angle of the water in the said glass surface which was wash | cleaned may be 5 degrees or less.

前記エッチング処理は、エッチング液を前記ガラス表面に塗布して行われるウェットエッチングであることが好ましい。   The etching treatment is preferably wet etching performed by applying an etching solution to the glass surface.

前記ガラス基板のガラス組成において、Ｒ’２Ｏ（Ｒ’は、Ｌｉ、Ｎａ及びＫから選ばれる少なくとも１種）の含有率は、０〜２．０質量％であり、ＲＯ（Ｒは、Ｍｇ，Ｃａ，Ｓｒ及びＢａから選ばれる少なくとも１種）の含有率は、５〜２０質量％であることが好ましい。
また、前記ガラス基板は、
ＳｉＯ２ ５０〜７０質量％、
Ｂ２Ｏ３ ５〜１８質量％、
Ａｌ２Ｏ３ １０〜２５質量％、
ＭｇＯ ０〜１０質量％、
ＣａＯ ０〜２０質量％、
ＳｒＯ ０〜２０質量％、
ＢａＯ ０〜１０質量％、
ＲＯ ５〜２０質量％（ただしＲはＭｇ、Ｃａ、ＳｒおよびＢａから選ばれる少なくとも１種）、
Ｒ’２Ｏ ０〜２．０質量％（ただしＲ’はＬｉ、ＮａおよびＫから選ばれる少なくとも１種）、
酸化スズ、酸化鉄および酸化セリウムから選ばれる少なくとも１種の金属酸化物を合計で０．０５〜１．５質量％、
を含有するガラスからなることが好ましい。 In the glass composition of the glass substrate, the content of R ′ 2 O (R ′ is at least one selected from Li, Na and K) is 0 to 2.0 mass%, and RO (R is Mg , At least one selected from Ca, Sr and Ba) is preferably 5 to 20% by mass.
In addition, the glass substrate is
SiO 2 50~70% by weight,
B 2 O 3 5 to 18 wt%,
Al 2 O 3 10-25% by mass,
MgO 0-10% by mass,
CaO 0-20% by mass,
SrO 0-20% by mass,
BaO 0-10% by mass,
RO 5-20% by mass (where R is at least one selected from Mg, Ca, Sr and Ba),
R ′ 2 O 0 to 2.0% by mass (wherein R ′ is at least one selected from Li, Na and K),
0.05 to 1.5% by mass in total of at least one metal oxide selected from tin oxide, iron oxide and cerium oxide,
It is preferable to consist of glass containing.

上述の態様のディスプレイ用ガラス基板の製造方法およびガラス基板、ディスプレイ用パネルによれば、ガラス基板の移動や搬送時の帯電を抑制することができる。また、半導体製造装置において、載置テーブルとガラス基板が接触した状態からガラス基板を載置テーブルから除去するとき、この除去の際に帯電を生じ難くすることができる。また、ディスプレイ用パネルに形成される半導体素子の静電破壊も抑制され得る。   According to the method for manufacturing a glass substrate for display, the glass substrate, and the display panel of the above-described aspect, charging during movement and conveyance of the glass substrate can be suppressed. Further, in the semiconductor manufacturing apparatus, when the glass substrate is removed from the mounting table in a state where the mounting table and the glass substrate are in contact with each other, charging can be made difficult to occur during the removal. In addition, electrostatic breakdown of semiconductor elements formed on the display panel can be suppressed.

本実施形態のガラス基板の断面図である。It is sectional drawing of the glass substrate of this embodiment. （ａ）は、ガラス表面の面粗さ中心面から１ｎｍ以上の高さを有する凸部の領域を説明する図であり、（ｂ）はＲzを説明する図である。(A) is a figure explaining the area | region of the convex part which has a height of 1 nm or more from the surface roughness center plane of the glass surface, (b) is a figure explaining Rz. 原子間力顕微鏡を用いて計測されたガラス基板の表面プロファイル形状の一例とその表面凹凸のヒストグラムを示す図である。It is a figure which shows an example of the surface profile shape of the glass substrate measured using the atomic force microscope, and the histogram of the surface asperity. 図３Ａに示す分布において、高さ０ｎｍ以上の凸部の分布とヒストグラムを示す図である。In the distribution shown in FIG. 3A, it is a diagram showing a distribution of convex portions having a height of 0 nm or more and a histogram. 図３Ａに示す分布において、高さ１ｎｍ以上の凸部の分布とヒストグラムを示す図である。In the distribution shown in FIG. 3A, it is a diagram showing a distribution of convex portions having a height of 1 nm or more and a histogram. 図３Ａに示す分布において、高さ１．５ｎｍ以上の凸部の分布とヒストグラムを示す図である。In the distribution shown in FIG. 3A, it is a diagram showing a distribution of convex portions having a height of 1.5 nm or more and a histogram. （ａ），（ｂ）は、ガラス表面の表面凹凸の例を示す図である。(A), (b) is a figure which shows the example of the surface unevenness | corrugation of the glass surface. 本実施形態のガラス基板を製造する方法のフローを示す図である。It is a figure which shows the flow of the method of manufacturing the glass substrate of this embodiment. 図５に示す方法で用いるエッチング装置の一例を説明する図である。It is a figure explaining an example of the etching apparatus used with the method shown in FIG. 図５に示す方法で用いるエッチング装置の他の例を説明する図である。It is a figure explaining the other example of the etching apparatus used with the method shown in FIG. 実験例で行う帯電実験を説明する図である。It is a figure explaining the charging experiment performed in an experiment example.

以下、本発明のディスプレイ用ガラス基板の製造方法、ガラス基板及びディスプレイ用パネルについて本実施形態に基づいて詳細に説明する。
本発明におけるガラス表面の表面凹凸は、原子間力顕微鏡（ParkSystems社製、モデルXE-100）を、適切な校正がされた状態でノンコンタクトモードで計測されたものをいう。また、計測では、算術平均粗さＲａが１ｎｍ未満のような面粗さの小さい表面を測定するために、原子間力顕微鏡が調整される。
計測条件としては、
・スキャンエリアは１μｍ角、
・スキャンレートは０．８Ｈｚ、
・サーボゲインは１．５、
・サンプリングは２５６ポイント×２５６ポイント、
・セットポイントは自動設定（手動設定でもよい）、である。 Hereinafter, the manufacturing method of the glass substrate for a display of this invention, a glass substrate, and the panel for a display are demonstrated in detail based on this embodiment.
The surface irregularities on the glass surface in the present invention are those measured with an atomic force microscope (ParkSystems, model XE-100) in a non-contact mode with appropriate calibration. In the measurement, the atomic force microscope is adjusted in order to measure a surface having a small surface roughness such that the arithmetic average roughness Ra is less than 1 nm.
As measurement conditions,
・ The scan area is 1μm square.
・ The scan rate is 0.8Hz.
・ Servo gain is 1.5,
・ Sampling is 256 points x 256 points,
-Setpoint is automatic setting (may be manual setting).

図１は、本実施形態のディスプレイガラス基板の製造方法により製造されるガラス基板１０の断面図である。
ガラス基板１０は、液晶ディスプレイパネル、プラズマディスプレイパネル、有機ＥＬディスプレイパネル等のフラットパネルディスプレイに用いられる。ガラス基板１０は、さらに、太陽電池パネルのガラス基板として用いることもできる。例えば、厚さが０.１〜０.８ｍｍで、サイズが５５０ｍｍ×６５０ｍｍ〜２２００ｍｍ×２５００ｍｍのガラス基板である。ガラス基板には、ガラス基板の製造後、ガラス基板の主表面に半導体素子が形成される。ガラス基板１０の一方のガラス表面１２は、ＴＦＴ等の半導体素子を形成する面（半導体素子形成面）であり、低温ポリシリコン薄膜やＩＴＯ（Indium Thin Oxide）薄膜等の複数層の薄膜を形成する半導体素子形成面（低温ポリシリコン半導体あるいは酸化物半導体が形成される面）である。ＴＦＴには、例えば、膜厚が２０ｎｍ未満のゲート絶縁膜を備えるものが含まれる。高精細・高解像度向けのディスプレイ用パネルでは、ゲート絶縁膜は、例えば、５ｎｍ以上２０ｎｍ未満に形成される。また、このような膜厚のゲート絶縁膜を備えるＴＦＴでは、ゲート絶縁膜のほか、半導体素子を形成する各層の膜厚も薄く形成されてきている。したがって、ガラス表面１２では、Ｒａ（算術平均粗さ：ＪＩＳ Ｂ ０６０１：２００１）が０．２（ｎｍ）以下に抑えられて極めて滑らかな面になっている。
一方、ガラス表面１２と反対側で、ガラス表面１２に対向するガラス表面１４は、エッチングにより粗面化処理面となっている。具体的には、ガラス表面１４の表面凹凸の面粗さ中心面から１ｎｍ以上の高さを有する凸部が分散して設けられ、かつ、その凸部のガラス表面１４の全面積に占める面積比率が０．５〜１０％となっている。なお、本実施形態では、エッチング処理により表面凹凸が形成されるが、エッチング処理に限定されない。表面凹凸を形成することができる表面処理であればよい。表面処理には、エッチング処理の他に、テープ研磨、ブラシ研磨、砥粒研磨、ＣＭＰ（Chemical Mechanical Polishing
）等の物理研磨が含まれる。 FIG. 1 is a cross-sectional view of a glass substrate 10 manufactured by the display glass substrate manufacturing method of the present embodiment.
The glass substrate 10 is used for flat panel displays such as a liquid crystal display panel, a plasma display panel, and an organic EL display panel. The glass substrate 10 can also be used as a glass substrate of a solar cell panel. For example, a glass substrate having a thickness of 0.1 to 0.8 mm and a size of 550 mm × 650 mm to 2200 mm × 2500 mm. In the glass substrate, a semiconductor element is formed on the main surface of the glass substrate after the glass substrate is manufactured. One glass surface 12 of the glass substrate 10 is a surface on which a semiconductor element such as a TFT is formed (semiconductor element formation surface), and forms a plurality of thin films such as a low-temperature polysilicon thin film or an ITO (Indium Thin Oxide) thin film. It is a semiconductor element formation surface (surface on which a low-temperature polysilicon semiconductor or oxide semiconductor is formed). The TFT includes, for example, one having a gate insulating film having a film thickness of less than 20 nm. In a display panel for high definition and high resolution, the gate insulating film is formed to be, for example, 5 nm or more and less than 20 nm. In addition, in a TFT including a gate insulating film having such a thickness, in addition to the gate insulating film, the thickness of each layer forming the semiconductor element has been reduced. Therefore, on the glass surface 12, Ra (arithmetic mean roughness: JIS B 0601: 2001) is suppressed to 0.2 (nm) or less, and is an extremely smooth surface.
On the other hand, the glass surface 14 facing the glass surface 12 on the side opposite to the glass surface 12 is a roughened surface by etching. Specifically, convex portions having a height of 1 nm or more from the surface roughness center plane of the surface irregularities of the glass surface 14 are provided in a dispersed manner, and the area ratio of the convex portions to the total area of the glass surface 14 Is 0.5 to 10%. In this embodiment, the surface irregularities are formed by the etching process, but the present invention is not limited to the etching process. Any surface treatment that can form surface irregularities may be used. For surface treatment, in addition to etching treatment, tape polishing, brush polishing, abrasive polishing, CMP (Chemical Mechanical Polishing)
) Etc. are included.

図２（ａ）は、ガラス表面１４の面粗さ中心面から１ｎｍ以上の高さを有するガラス表面１４に形成される凸部の領域を一次元表示で説明する図であり、図２（ｂ）はＲzを一次元表示で説明する図である。図２（ａ），（ｂ）では、表面プロファイル形状が一次元表示で表されていて、面粗さ中心面は平均基準線ｍで示されている。
図２（ａ）では、ガラス表面の面粗さ中心面（図中では平均基準線ｍに対応）から１ｎｍ以上の高さを有する凸部（斜線の領域）の領域を領域Ｚで示している。ここで、ガラス表面の面粗さ中心面とは、この中心面を基準とする上記表面プロファイル形状（２次元の表面プロファイル形状）の各位置での高さ（高い場合は正、低い場合は負）を合計（あるいは積分）したとき、合計値（積分値）が０となる高さに位置する平面をいう。
また、Ｒzは、表面プロファイル形状の中で、ガラス表面１４の表面凹凸の面粗さ中心面（図中では平均基準線ｍ）に対する最大ピーク高さをＲpと定め、最大谷深さをＲvと定めたとき、ＲpとＲvの合計値、すなわち、Ｒp＋Ｒvをいう。なお、Ｒzは、ＪＩＳ Ｂ ０６０１：２００１に定義されている。 FIG. 2A is a diagram for explaining, in a one-dimensional display, a region of a convex portion formed on the glass surface 14 having a height of 1 nm or more from the surface roughness center plane of the glass surface 14. FIG. ) Is a diagram for explaining Rz in a one-dimensional display. 2A and 2B, the surface profile shape is represented by a one-dimensional display, and the surface roughness center plane is indicated by an average reference line m.
In FIG. 2A, the region of the convex portion (hatched region) having a height of 1 nm or more from the surface roughness center plane of the glass surface (corresponding to the average reference line m in the drawing) is indicated by a region Z. . Here, the surface roughness center plane of the glass surface is the height at each position of the surface profile shape (two-dimensional surface profile shape) based on this center plane (positive if high, negative if low). ) Is a plane located at a height where the total value (integrated value) becomes 0 when the total (or integrated) is obtained.
In addition, Rz defines the maximum peak height with respect to the surface roughness center plane (average reference line m in the figure) of the surface irregularity of the glass surface 14 as Rp and the maximum valley depth as Rv in the surface profile shape. When determined, it means the total value of Rp and Rv, that is, Rp + Rv. Rz is defined in JIS B 0601: 2001.

図３Ａ〜Ｄを用いて、面積比率の測定方法を説明する。
図３Ａは、上記原子間力顕微鏡を用いて計測した1μｍ×1μｍ（２５６ポイント×２５６ポイント）のサイズの表面プロファイル形状の一例とその表面凹凸のヒストグラムを示す図である。高さ０ｎｍの位置がガラス表面の面粗さ中心面の位置である。図３Ｂ〜図３Ｄはそれぞれ、ガラス表面の面粗さ中心面から０ｎｍ以上、１ｎｍ以上、及び１．５ｎｍ以上の高さを有する凸部の分散する分布とヒストグラムを示している。図３Ｂ〜図３Ｄでは、高さ０ｎｍ以上の凸部、高さ１．０ｎｍ以上の凸部、高さ１．５ｎｍ以上の凸部のそれぞれが白く示されている。凸部の高さが０ｎｍ、１ｎｍ、１．５ｎｍ以上の面積は、算出されるヒストグラムから、０ｎｍ、１ｎｍ、１．５ｎｍの高さでスライスを行い、０ｎｍ、１ｎｍ、１．５ｎｍ以上の画像中の画素数をカウントすることにより各凸部の面積が求められる。
本実施形態のガラス基板では、図３Ｃに示す白い領域で表された高さが１ｎｍ以上の、ガラス表面１４の全領域に含まれる凸部が、ガラス表面１４全領域に占める面積比率が０．５〜１０％の範囲内にある。図３Ｄでは、白い領域は０．５％未満であり、１．５ｎｍ以上の高さの凸部の領域が小さいことがわかる。 A method for measuring the area ratio will be described with reference to FIGS.
FIG. 3A is a diagram showing an example of a surface profile shape having a size of 1 μm × 1 μm (256 points × 256 points) measured using the atomic force microscope and a histogram of the surface unevenness. The position of 0 nm in height is the position of the surface roughness center plane of the glass surface. 3B to 3D show distributions and histograms of convex portions having heights of 0 nm or more, 1 nm or more, and 1.5 nm or more from the surface roughness center plane of the glass surface, respectively. In FIG. 3B to FIG. 3D, each of a convex portion having a height of 0 nm or more, a convex portion having a height of 1.0 nm or more, and a convex portion having a height of 1.5 nm or more is shown in white. The area where the height of the convex part is 0 nm, 1 nm, 1.5 nm or more is sliced at a height of 0 nm, 1 nm, 1.5 nm from the calculated histogram, and in an image of 0 nm, 1 nm, 1.5 nm or more The area of each convex portion is obtained by counting the number of pixels.
In the glass substrate of the present embodiment, the area ratio of the convex portions included in the entire region of the glass surface 14 having a height of 1 nm or more represented by the white region illustrated in FIG. It is in the range of 5 to 10%. In FIG. 3D, it can be seen that the white area is less than 0.5%, and the area of the convex portion having a height of 1.5 nm or more is small.

上述したように、高さが１ｎｍ以上の凸部のガラス表面１４の面積に占める面積比率を０．５〜１０％とするのは、以下の理由による。電荷の移動は、物体と物体との間の距離、例えば、ガラス基板と、載置テーブル等の支持体との距離がある程度以下、例えば１ｎｍ以下、０．２〜０．８ｎｍ程度で生じるといわれている。
このため、本発明者は、ガラス表面１４の表面凹凸の面粗さ中心面から１ｎｍ以上の高さを有する凸部に注目している。このとき、１ｎｍ以上の高さを有する凸部のガラス表面１４の面積に占める面積比率が０．５％以上となっていることが、帯電を生じさせない点で有効であることを知見した。面積比率が０．５％未満の場合には、ガラス基板を載置テーブルに載置した際、又は載置してガラス基板を吸着した際に、ガラス基板の表面凹凸の凸部の周囲の部分と載置テーブルの表面との間において、凸部がガラス基板を支持することができず、ガラス基板と載置テーブルの表面の距離を十分に保持できず、帯電を起こしてしまうものと考えられる。一方、面積比率が１０％を超える場合、上記凸部と載置テーブルとの間の接触部分の面積が多くなるため最大帯電量が増加する。また、面積比率が１０％を超えるようにエッチングを行う場合、ガラス表面１４の表面凹凸を目標どおりに調整することは難しく、表面品質が確保できず、ガラス表面１４にキズ欠陥をつくり易い。例えば、潜在的な微小キズが、表面処理により増幅され、キズ欠陥になるおそれがある。したがって、上記面積比率は０．５〜１０％であり、上記面積比率は０．７５〜７．０％であることが好ましく、１．２〜４．０％であることがより好ましい。
一方、Ｒｚは２ｎｍ以上であることが、帯電を抑制する上で好ましい。Ｒｚは３ｎｍ以上であることが帯電を抑制する上でより好ましい。しかし、Ｒｚは所定値を超えると、ガラス基板の面強度が大きく低下し、さらに表面凹凸が大きくなって上記キズ欠陥が発生し易くなる。 As described above, the area ratio of the convex portion having a height of 1 nm or more to the area of the glass surface 14 is set to 0.5 to 10% for the following reason. Charge movement is said to occur when the distance between objects, for example, the distance between a glass substrate and a support such as a mounting table is a certain amount or less, for example, 1 nm or less, or about 0.2 to 0.8 nm. ing.
For this reason, this inventor has paid attention to the convex part which has a height of 1 nm or more from the surface roughness center plane of the surface unevenness of the glass surface 14. At this time, it was found that an area ratio of the convex portion having a height of 1 nm or more to the area of the glass surface 14 being 0.5% or more is effective in terms of preventing charging. When the area ratio is less than 0.5%, when the glass substrate is placed on the placement table, or when the glass substrate is sucked by being placed, the portion around the convex portion of the surface unevenness of the glass substrate It is considered that the convex portion cannot support the glass substrate between the surface of the mounting table and the surface of the mounting table, and the distance between the glass substrate and the surface of the mounting table cannot be sufficiently maintained, resulting in charging. . On the other hand, when the area ratio exceeds 10%, the maximum charge amount increases because the area of the contact portion between the convex portion and the mounting table increases. Further, when etching is performed so that the area ratio exceeds 10%, it is difficult to adjust the surface irregularities of the glass surface 14 as intended, the surface quality cannot be ensured, and scratch defects are easily formed on the glass surface 14. For example, potential fine scratches may be amplified by the surface treatment and become scratch defects. Therefore, the area ratio is 0.5 to 10%, the area ratio is preferably 0.75 to 7.0%, and more preferably 1.2 to 4.0%.
On the other hand, Rz is preferably 2 nm or more from the viewpoint of suppressing charging. Rz is more preferably 3 nm or more from the viewpoint of suppressing charging. However, when Rz exceeds a predetermined value, the surface strength of the glass substrate is greatly reduced, the surface irregularities are further increased, and the scratch defect is likely to occur.

従来のガラス基板では、剥離帯電を抑制するためにＲａを０．３〜１．５ｎｍとするが、このＲａを０．３〜１．５ｎｍとしても、本実施形態における上記凸部のガラス表面の面積に占める面積比率は０．５〜１０％とならない。また、上記面積比率を０．５〜１０％としてもＲａは０．３〜１．５ｎｍに必ずしもならない。すなわち、Ｒａと上記面積比率はお互いに無関係なパラメータである。
本実施形態では、例えば、ガラス基板１０の帯電あるいはその帯電量を抑制するために、ガラス表面１４において高さが１ｎｍ以上となる凸部の面積比率を０．５〜１０％とする。このため、ガラス表面１４には表面凹凸を粗面化処理により多数形成させることになる。したがって、ガラス基板１０の帯電あるいは帯電量を抑制する場合、ガラス表面１４のＲａは粗面化処理により一般的に大きくなると考えられる。しかし、このＲａは、ガラス表面１４に形成する表面凹凸の凸部の分布によって大きく変化する。例えば、凸部における最大高さ（周囲の凹部からの最大突出高さ）が同じである図４（ａ），（ｂ）に示す２例を想定する。図４（ａ）に示す例は、複数の凸部のうち、大部分の凸部の高さが低い高さで略揃っており、極一部の凸部の高さが周りの凸部に比べて突出している例である。図４（ｂ）に示す例は、複数の凸部の略全部の高さが略揃っている例である。このとき、算術平均粗さＲａは、Ｒａ2＞Ｒａ1である。そして、図４（ａ）に示す例の方が、図４（ｂ）に示す例に比べて、凸部が載置テーブルと接触する面積が小さいので、図４（ａ）に示す例の方がガラス基板１０の帯電あるいは帯電量を大きく抑制する。このため、図４（ａ），（ｂ）に示す例によれば、帯電あるいは帯電量を抑制するには、ガラス表面１４のＲａが小さい方がよいことになる。この点は、上述した帯電あるいは帯電量を抑制するためにガラス表面１４のＲａを大きくするといった一般的な考えと矛盾することになる。
このように、Ｒａは、ガラス基板１０の帯電あるいは帯電量を抑制するための指標として十分でない。本実施形態では、この点を考慮して、ガラス表面１４において高さが１ｎｍ以上の凸部の面積比率が０．５〜１０％となるように、ガラス表面１４の粗面化処理を行う。
本実施形態のガラス基板１０では、ガラス基板の帯電あるいはその帯電量が抑制されるので、半導体製造装置を用いて成膜等の処理を行うガラス基板に好適に用いることができる他、ガラス基板に塵や埃が付着しないことが望ましいカラーフィルタ形成用ガラス基板にも好適に用いることができる。 In the conventional glass substrate, Ra is set to 0.3 to 1.5 nm in order to suppress peeling electrification. However, even if Ra is set to 0.3 to 1.5 nm, the surface of the glass of the convex portion in the present embodiment is not affected. The area ratio in the area is not 0.5 to 10%. Further, even if the area ratio is 0.5 to 10%, Ra is not necessarily 0.3 to 1.5 nm. That is, Ra and the area ratio are parameters that are independent of each other.
In the present embodiment, for example, in order to suppress the charging of the glass substrate 10 or the amount of charge, the area ratio of the convex portion having a height of 1 nm or more on the glass surface 14 is set to 0.5 to 10%. For this reason, a large number of surface irregularities are formed on the glass surface 14 by a roughening treatment. Therefore, when suppressing the charging or the charge amount of the glass substrate 10, it is considered that the Ra of the glass surface 14 is generally increased by the roughening treatment. However, this Ra varies greatly depending on the distribution of convex portions of the surface irregularities formed on the glass surface 14. For example, two examples shown in FIGS. 4A and 4B are assumed in which the maximum height in the convex portion (the maximum protruding height from the peripheral concave portion) is the same. In the example shown in FIG. 4A, among the plurality of convex portions, the height of most of the convex portions is substantially uniform at a low height, and the height of a very small portion of the convex portions is equal to the surrounding convex portions. It is an example that protrudes in comparison. The example shown in FIG. 4B is an example in which almost all the heights of the plurality of convex portions are substantially aligned. At this time, the arithmetic average roughness Ra is Ra 2 > Ra 1 . The area shown in FIG. 4A is smaller in the area where the convex portion comes into contact with the mounting table than in the example shown in FIG. 4B. Therefore, the example shown in FIG. Greatly suppresses the charging or charging amount of the glass substrate 10. For this reason, according to the examples shown in FIGS. 4A and 4B, it is better that the Ra of the glass surface 14 is smaller in order to suppress the charging or the charge amount. This point contradicts the general idea of increasing the Ra of the glass surface 14 in order to suppress the above-described charging or charge amount.
Thus, Ra is not sufficient as an index for suppressing the charging of the glass substrate 10 or the charge amount. In the present embodiment, in consideration of this point, the glass surface 14 is roughened so that the area ratio of convex portions having a height of 1 nm or more on the glass surface 14 is 0.5 to 10%.
In the glass substrate 10 of the present embodiment, since the charging of the glass substrate or the amount of charge is suppressed, the glass substrate 10 can be suitably used for a glass substrate that performs processing such as film formation using a semiconductor manufacturing apparatus. It can also be suitably used for a glass substrate for forming a color filter where it is desirable that dust and dust do not adhere.

また、本実施形態のガラス基板１０は、上述のガラス表面１２に、膜厚が２０ｎｍ未満であるゲート絶縁膜を備えるＴＦＴが形成されるガラス基板として好適に用いられる。近年の高精細・高解像度ディスプレイ用パネルでは、絶縁膜を主として、半導体素子に含まれる各層の膜厚が薄くなってきている。その背景として、画素ピッチを狭くすることや、表示切替を早くすることの要求に応えるために、ゲート絶縁膜を薄くすることが求められていることが挙げられる。また、ディスプレイ用パネルの省電力化のために、ゲート電圧が小さくても済む観点からも、ゲート絶縁膜の膜厚は薄くなってきている。高精細・高解像度パネルにおけるこのような薄膜化の一例として、ゲート絶縁膜の膜厚を２０ｎｍ未満にすることが行われている。ゲート絶縁膜の膜厚は、従来は７０〜１００ｎｍ程度だったものが、近年では、５０ｎｍ、さらには２０ｎｍになってきている。ゲート絶縁膜をこのように薄くすることが可能となったのは、ゲート絶縁膜の膜品質が向上してきたことによって、上記のような要求に応じて膜厚を薄くすることができるようになったためである。しかし、一方で、ガラス基板の帯電によってゲート絶縁膜で放電が起き、ゲート絶縁膜が損傷するなど、半導体素子の静電破壊という問題が生じるようになった。そこで、このようなゲート絶縁膜が２０ｎｍ未満であるＴＦＴが形成されたディスプレイ用パネルに用いられるガラス基板として、上記のように帯電あるいはその帯電量が抑制されるガラス基板を用いることが特に有効である。   Moreover, the glass substrate 10 of this embodiment is used suitably as a glass substrate in which TFT provided with the gate insulating film whose film thickness is less than 20 nm is formed in the above-mentioned glass surface 12. In recent high-definition and high-resolution display panels, the thickness of each layer included in a semiconductor element mainly using an insulating film has been reduced. As a background to this, there is a demand for a thinner gate insulating film in order to meet demands for narrowing the pixel pitch and speeding up display switching. In addition, the thickness of the gate insulating film has been reduced from the viewpoint of reducing the gate voltage in order to save power in the display panel. As an example of such thinning in a high-definition / high-resolution panel, the thickness of the gate insulating film is reduced to less than 20 nm. The film thickness of the gate insulating film is conventionally about 70 to 100 nm, but in recent years it has become 50 nm and further 20 nm. The gate insulating film can be thinned in this way because the film quality of the gate insulating film has been improved, and the film thickness can be reduced according to the above requirements. This is because. However, on the other hand, there has been a problem of electrostatic breakdown of the semiconductor element, such as discharge of the gate insulating film due to charging of the glass substrate and damage to the gate insulating film. Therefore, it is particularly effective to use a glass substrate that is charged or whose charge amount is suppressed as described above as a glass substrate used for a display panel on which a TFT having a gate insulating film of less than 20 nm is formed. is there.

（ディスプレイ用パネル）
このようなガラス基板１０の主表面に半導体素子が形成されて、ディスプレイ用パネルが作製される。
具体的には、ディスプレイ用パネルのガラス基板１０は、第１の主表面と第２の主表面を有する。
第１の主表面は、表面凹凸の面粗さ中心面から１ｎｍ以上の高さを有する凸部が分散して設けられた上記ガラス表面１４となっており、上記凸部のガラス表面１４の面積に占める面積比率が０．５〜１０％である。
第２の主表面は、第１の主表面（ガラス表面１４）と反対側の面であって、第２の主表面は上記ガラス表面１２となっており、半導体素子が形成されている。例えば、第２の主表面において、電極、配線パターン等のパターニングされた導体薄膜や半導体素子が形成されている。すなわち、第２の主表面において、電極用導体薄膜の形成や半導体薄膜の形成に加え、レジスト膜の形成、エッチング、レジスト剥離などのフォトリソグラフィ工程を経て、ディスプレイ用パネルが形成される。このようなディスプレイ用パネルにおいては、パネル作製工程中、ガラス基板１０の帯電あるいは帯電量が抑制されるので、半導体素子の静電破壊は抑制され得る。
特に、低温ポリシリコン半導体あるいは酸化物半導体がガラス基板１０に形成される場合、従来形成されていたアモルファスシリコン半導体に比べて半導体素子の厚さが薄くなり、しかも、半導体素子へ接続される配線の幅及びピッチ間隔は狭くなっており、ピッチ間隔は例えば５μｍから、１．５〜３μｍ程度に狭くなっている。このため、帯電による破損防止の要求は従来に比べてより高くなっている。このため、低温ポリシリコン半導体あるいは酸化物半導体がガラス基板１０に形成される場合、帯電及びその帯電量を抑制することができるガラス基板１０の効果は大きい。
また、ガラス基板１０は、上述の膜厚が２０ｎｍ未満のゲート絶縁膜を備えるＴＦＴが形成されたディスプレイ用パネルに好適に用いられる。このような膜厚の小さいゲート絶縁膜は放電が起きやすく損傷しやすいが、ガラス基板１０を用いることでガラス基板の帯電およびその帯電量が抑制されているため、このようなＴＦＴの静電破壊が有効に抑えられる。したがって、ゲート絶縁膜等の薄膜化を図りつつ、帯電による問題を抑えられる高精細・高解像度ディスプレイ用パネルが得られる。 (Display panel)
A semiconductor element is formed on the main surface of such a glass substrate 10 to produce a display panel.
Specifically, the glass substrate 10 of the display panel has a first main surface and a second main surface.
The first main surface is the glass surface 14 in which convex portions having a height of 1 nm or more from the surface roughness center plane of the surface irregularities are provided, and the area of the glass surface 14 of the convex portions. The area ratio occupied by is 0.5 to 10%.
The second main surface is a surface opposite to the first main surface (glass surface 14), and the second main surface is the glass surface 12 to form a semiconductor element. For example, patterned conductor thin films and semiconductor elements such as electrodes and wiring patterns are formed on the second main surface. That is, on the second main surface, in addition to the formation of the electrode conductive thin film and the semiconductor thin film, a display panel is formed through a photolithography process such as resist film formation, etching, and resist stripping. In such a display panel, since the charging or charging amount of the glass substrate 10 is suppressed during the panel manufacturing process, electrostatic breakdown of the semiconductor element can be suppressed.
In particular, when a low-temperature polysilicon semiconductor or an oxide semiconductor is formed on the glass substrate 10, the thickness of the semiconductor element is smaller than that of a conventionally formed amorphous silicon semiconductor, and the wiring connected to the semiconductor element is also reduced. The width and the pitch interval are narrow, and the pitch interval is narrowed, for example, from 5 μm to about 1.5 to 3 μm. For this reason, the request | requirement of the damage prevention by electrification is higher than before. For this reason, when a low-temperature polysilicon semiconductor or an oxide semiconductor is formed on the glass substrate 10, the effect of the glass substrate 10 that can suppress charging and the amount of charge is great.
Moreover, the glass substrate 10 is suitably used for a display panel in which a TFT including a gate insulating film having a thickness of less than 20 nm is formed. Such a gate insulating film having a small film thickness is liable to cause electric discharge and is easily damaged. However, the use of the glass substrate 10 suppresses charging of the glass substrate and the amount of charge, and thus electrostatic breakdown of such TFTs. Is effectively suppressed. Therefore, it is possible to obtain a high-definition and high-resolution display panel that can suppress problems due to charging while reducing the thickness of the gate insulating film or the like.

（ガラス組成）
ガラス基板１０のガラスの組成として、以下の成分を含むガラスが例示される。
（ａ）ＳｉＯ２:５０〜７０質量％、
（ｂ）Ｂ２Ｏ３:５〜１８質量％、
（ｃ）Ａｌ２Ｏ３:１０〜２５質量％、
（ｄ）ＭｇＯ:０〜１０質量％、
（ｅ）ＣａＯ:０〜２０質量％、
（ｆ）ＳｒＯ:０〜２０質量％、
（ｏ）ＢａＯ:０〜１０質量％、
（ｐ）ＲＯ:５〜２０質量％（ただしＲはＭｇ、Ｃａ、ＳｒおよびＢａから選ばれる少なくとも１種である）、
（ｑ）Ｒ’２Ｏ:０〜２．０質量％（ただしＲ’はＬｉ、ＮａおよびＫから選ばれる少なくとも１種である）、
（ｒ）酸化スズ、酸化鉄および酸化セリウムから選ばれる少なくとも１種の金属酸化物を合計で０．０５〜１．５質量％。 (Glass composition)
Examples of the glass composition of the glass substrate 10 include glass containing the following components.
(A) SiO 2 : 50 to 70% by mass,
(B) B 2 O 3 : 5 to 18% by mass,
(C) Al 2 O 3 : 10 to 25% by mass,
(D) MgO: 0 to 10% by mass,
(E) CaO: 0 to 20% by mass,
(F) SrO: 0 to 20% by mass,
(O) BaO: 0 to 10% by mass,
(P) RO: 5 to 20% by mass (wherein R is at least one selected from Mg, Ca, Sr and Ba),
(Q) R ′ 2 O: 0 to 2.0% by mass (wherein R ′ is at least one selected from Li, Na and K),
(R) 0.05 to 1.5 mass% in total of at least one metal oxide selected from tin oxide, iron oxide, and cerium oxide.

このようなガラス基板１０は、ダウンドロー法、フロート法等を用いて製造される。以下の説明では、ダウンドロー法を用いた製造方法を説明する。図５は、本実施形態のガラス基板１０の製造方法のフローの一例を説明する図である。ディスプレイ用ガラス基板の製造方法は、熔解工程（ステップＳ１０）と、清澄工程（ステップＳ２０）と、攪拌工程（ステップＳ３０）と、成形工程（ステップＳ４０）と、徐冷工程（ステップＳ５０）と、採板工程（ステップＳ６０）と、切断工程（ステップＳ７０）と、粗面化処理工程（ステップＳ８０）と、端面加工工程（ステップＳ９０）と、を主に有する。上記熔解工程（ステップＳ１０）と、清澄工程（ステップＳ２０）と、攪拌工程（ステップＳ３０）と、成形工程（ステップＳ４０）と、徐冷工程（ステップＳ５０）と、採板工程（ステップＳ６０）と、切断工程（ステップＳ７０）とによって、半導体素子が形成される面を有するガラス基板１０が作製される。その後に行われる粗面化処理工程によって、ガラス基板１０の主表面のうち、半導体素子が形成される面と反対側のガラス表面１４に表面凹凸が形成される。   Such a glass substrate 10 is manufactured using a downdraw method, a float method, or the like. In the following description, a manufacturing method using the downdraw method will be described. FIG. 5 is a diagram illustrating an example of the flow of the method for manufacturing the glass substrate 10 of the present embodiment. The manufacturing method of the glass substrate for display includes a melting step (step S10), a clarification step (step S20), a stirring step (step S30), a forming step (step S40), a slow cooling step (step S50), It mainly has a plate-making process (step S60), a cutting process (step S70), a roughening treatment process (step S80), and an end face processing process (step S90). The melting step (step S10), the refining step (step S20), the stirring step (step S30), the forming step (step S40), the slow cooling step (step S50), and the plate-drawing step (step S60). By the cutting process (step S70), the glass substrate 10 having a surface on which the semiconductor element is formed is manufactured. Surface roughening is formed on the glass surface 14 on the opposite side of the main surface of the glass substrate 10 from the surface on which the semiconductor elements are formed, by a roughening treatment step performed thereafter.

熔解工程（ステップＳ１０）は熔解炉で行われる。熔解炉では、ガラス原料を、熔解炉に蓄えられた熔融ガラスの液面に投入し、加熱することにより熔融ガラスを作る。さらに、熔解炉の内側側壁の１つの底部に設けられた流出口から下流工程に向けて熔融ガラスを流す。
熔解炉の熔融ガラスの加熱は、熔融ガラス自身に電気が流れて自ら発熱し加熱する方法に加えて、バーナーによる火焔を補助的に与えてガラス原料を熔解することもできる。なお、ガラス原料には清澄剤が添加される。清澄剤として、ＳｎＯ2，Ａｓ2Ｏ3，Ｓｂ2Ｏ3
等が知られているが、特に制限されない。しかし、環境負荷低減の点から、清澄剤としてＳｎＯ2（酸化錫）を用いることが好ましい。 The melting step (step S10) is performed in a melting furnace. In a melting furnace, a glass raw material is put into a liquid surface of molten glass stored in a melting furnace and heated to make molten glass. Furthermore, molten glass is flowed toward the downstream process from the outlet provided in one bottom part of the inner side wall of the melting furnace.
In addition to the method in which electricity flows through the molten glass itself and heats itself by heating, the glass raw material can be melted by supplementing a flame with a burner. A clarifier is added to the glass raw material. As clarifying agents, SnO 2 , As 2 O 3 , Sb 2 O 3
Etc. are known, but not particularly limited. However, it is preferable to use SnO 2 (tin oxide) as a clarifying agent from the viewpoint of reducing environmental burden.

清澄工程（ステップＳ２０）は、少なくとも清澄管において行われる。清澄工程では、清澄管内の熔融ガラスが昇温されることにより、熔融ガラス中に含まれるＯ2、ＣＯ2あるいはＳＯ2を含んだ泡が、清澄剤の還元反応により生じたＯ2を吸収して成長し、熔融ガラスの液面に泡は浮上して放出される。さらに、清澄工程では、熔融ガラスの温度を低下させることにより、清澄剤の還元反応により得られた還元物質が酸化反応をする。これにより、熔融ガラスに残存する泡中のＯ2等のガス成分が熔融ガラス中に再吸収されて、泡が消滅する。清澄剤による酸化反応及び還元反応は、熔融ガラスの温度を制御することにより行われる。なお、清澄工程は、減圧雰囲気の空間を清澄管につくり、熔融ガラスに存在する泡を減圧雰囲気で成長させて脱泡させる減圧脱泡方式を用いることもできる。 The clarification step (step S20) is performed at least in the clarification tube. In the clarification process, when the molten glass in the clarification tube is heated, the bubbles containing O 2 , CO 2 or SO 2 contained in the molten glass absorb O 2 produced by the reductive reaction of the clarifier. The bubbles rise to the surface of the molten glass and are released. Furthermore, in the clarification step, the reducing substance obtained by the reduction reaction of the clarifier undergoes an oxidation reaction by lowering the temperature of the molten glass. Thereby, gas components such as O 2 in the foam remaining in the molten glass are reabsorbed in the molten glass, and the foam disappears. The oxidation reaction and reduction reaction by the fining agent are performed by controlling the temperature of the molten glass. In the clarification step, a reduced pressure defoaming method can be used in which a space in a reduced pressure atmosphere is formed in a clarified tube, and bubbles existing in the molten glass are grown in a reduced pressure atmosphere and defoamed.

次に、攪拌工程が行われる（ステップＳ３０）。攪拌工程では、ガラスの化学的および熱的均一性を保つために、垂直に向けられた図示されない撹拌槽に熔融ガラスが通される。攪拌槽に設けられたスターラによって熔融ガラスは攪拌されながら、垂直下方向底部に移動し、後工程に導かれる。これによって、脈理等のガラスの不均一性を抑制することができる。   Next, a stirring process is performed (step S30). In the stirring step, the molten glass is passed through a stirring tank (not shown) oriented vertically in order to maintain the chemical and thermal uniformity of the glass. While the molten glass is being stirred by the stirrer provided in the stirring tank, the molten glass moves to the bottom in the vertical downward direction, and is led to a subsequent process. Thereby, nonuniformity of the glass such as striae can be suppressed.

次に、成形工程が行われる（ステップＳ４０）。成形工程では、ダウンドロー法が用いられる。ダウンドロー法は、例えば特開２０１０−１８９２２０号公報、特許第３５８６１４２号公報を用いた公知の方法である。これにより、所定の厚さ、幅を有するシートガラスが成形される。成形方法としては、ダウンドロー法の中でも、オーバーフローダウンドローが最も好ましいが、スロットダウンドローでもよい。   Next, a molding process is performed (step S40). In the molding process, a downdraw method is used. The downdraw method is a known method using, for example, Japanese Patent Application Laid-Open No. 2010-189220 and Japanese Patent No. 3586142. Thereby, a sheet glass having a predetermined thickness and width is formed. As a molding method, an overflow downdraw is most preferable among the downdraw methods, but a slot downdraw may be used.

次に、徐冷工程が行われる（ステップＳ５０）。具体的には、成形されたシートガラスは、歪みや反りが発生しないように冷却速度を制御して、図示されない徐冷炉にて徐冷点以下に冷却される。
次に、採板工程が行われる（ステップＳ６０）。具体的に、連続的に生成されるシートガラスは一定の長さ毎に採板されガラス基板が得られる。この後、切断工程（ステップＳ７０）において、所定のサイズにガラス基板が切断される。 Next, a slow cooling process is performed (step S50). Specifically, the formed sheet glass is cooled to below the annealing point in an annealing furnace (not shown) by controlling the cooling rate so that distortion and warpage do not occur.
Next, a plate-making process is performed (step S60). Specifically, the sheet glass produced | generated continuously is sampled for every fixed length, and a glass substrate is obtained. Thereafter, in the cutting step (step S70), the glass substrate is cut into a predetermined size.

次に、粗面化処理が行われる（ステップＳ８０）。具体的には、ガラス基板に表面洗浄処理が施され、その後、エッチング処理が施される。
表面洗浄処理では、例えば、図示されない大気圧プラズマ洗浄処理装置が用いられ、エッチング処理では、大気圧プラズマを用いたエッチング装置が用いられる。 Next, a roughening process is performed (step S80). Specifically, a surface cleaning process is performed on the glass substrate, and then an etching process is performed.
In the surface cleaning process, for example, an atmospheric pressure plasma cleaning apparatus (not shown) is used, and in the etching process, an etching apparatus using atmospheric pressure plasma is used.

大気圧プラズマ洗浄処理装置は、例えば、搬送ローラにより搬送されるガラス基板１０のガラス表面１４（搬送ローラと接触する面）に、Ｎ2，Ｏ2を用いたプラズマ状態のガス
をガラス基板１０の幅方向一杯に延びたスリット状のノズルから吹き付ける。
大気圧プラズマ洗浄処理装置は、Ｎ2，Ｏ2の供給路と、供給路途中の両側に設けられた
一対の対向電極と、この一対の対向電極のそれぞれの表面を覆う誘電体と、を有し、上記供給路の端部がプラズマ照射口となってガラス基板１０に向いている。
このようなプラズマにより活性化されたガス（ラジカル）をガラス表面１４に吹き付けることにより、ガラス表面１４に付着する不要な有機物からなる薄膜を酸化して除去する。有機物からなる薄膜を除去するのは、有機物からなる薄膜が、後述するエッチング処理におけるマスクとして機能しないようにするためである。
したがって、プラズマにより洗浄されたガラス表面１４は、有機物が除去されて親水性を呈する。このときガラス表面１４における水の接触角は１０度以下になることが好ましく、５度以下になることがより好ましい。このような好ましい形態は、活性化されたガスによる洗浄時間あるいはガスの流量を調整することで達成することができる。すなわち、表面洗浄の条件として、洗浄時間および活性化されたガスの流量を調整することにより、水の接触角が１０度以下になるようにすることが好ましい。 The atmospheric pressure plasma cleaning processing apparatus, for example, applies a gas in a plasma state using N 2 and O 2 to the glass surface 14 (surface in contact with the transport roller) of the glass substrate 10 transported by the transport roller. Spray from a slit-like nozzle that extends in the width direction.
The atmospheric pressure plasma cleaning apparatus has a supply path for N 2 and O 2 , a pair of counter electrodes provided on both sides of the supply path, and a dielectric covering the surfaces of the pair of counter electrodes. The end of the supply path is a plasma irradiation port and faces the glass substrate 10.
By blowing a gas (radical) activated by such plasma onto the glass surface 14, the thin film made of unnecessary organic substances adhering to the glass surface 14 is oxidized and removed. The reason why the organic thin film is removed is to prevent the organic thin film from functioning as a mask in an etching process described later.
Therefore, the glass surface 14 cleaned with plasma exhibits hydrophilicity by removing organic substances. At this time, the contact angle of water on the glass surface 14 is preferably 10 degrees or less, and more preferably 5 degrees or less. Such a preferable form can be achieved by adjusting the cleaning time with the activated gas or the flow rate of the gas. That is, as a surface cleaning condition, it is preferable to adjust the cleaning time and the flow rate of the activated gas so that the contact angle of water is 10 degrees or less.

なお、大気圧プラズマを用いた洗浄の代わりに、オゾンガスの吹き付けや紫外線の照射を行うことにより、有機物の薄膜を除去することもできる。少なくとも有機物を酸化させあるいは有機物の薄膜を改質させて除去できればよい。また、有機物を除去可能な洗浄液の塗布やディップ処理により洗浄を行ってもよい。しかし、後述するドライエッチングを効率的に行うには、オゾンガスの吹き付けや紫外線の照射により洗浄を行うのが好ましい。   Note that the organic thin film can be removed by spraying ozone gas or irradiating ultraviolet rays instead of cleaning using atmospheric pressure plasma. It is sufficient that at least the organic substance can be oxidized or the organic thin film can be modified and removed. Moreover, you may wash | clean by application | coating of the washing | cleaning liquid which can remove organic substance, or a dipping process. However, in order to efficiently perform dry etching described later, it is preferable to perform cleaning by spraying ozone gas or irradiating with ultraviolet rays.

図６は、大気圧プラズマを用いたエッチング装置の一例を示す図である。
大気圧プラズマを用いたエッチング装置３０は、エッチングヘッド３４と、図示されないガス排気ユニットと、を有する。エッチング装置３０は、搬送ローラ３２により搬送されるガラス基板の一方のガラス表面１４（搬送ローラ３２と接触する面）に、エッチングガスをエッチングヘッド３４のガラス基板の幅方向一杯に延びたスリット状のノズルからガラス表面に吹き付ける。エッチングガスは、ＣＦ4およびＨ2Ｏの混合ガスをプラズマ状
態とすることで生成される活性化したＨＦ成分を有するガスである。これにより、ガラス表面は、エッチングガスにより粗面化される。
なお、ガラス基板１０のガラス表面１４には、エッチング処理された後の表面凹凸の面粗さ中心面から１ｎｍ以上の高さを有する凸部が分散して設けられている。この凸部のガラス表面１４の全面積に占める面積比率が０．５〜１０％となるように、上記エッチング処理が行われる。具体的には、粗面化処理の条件（表面洗浄の条件およびエッチング条件）が設定される。例えば、エッチング条件では、ガラス基板１０の搬送速度を調整することでエッチングの処理時間を調整し、あるいは、ガラス表面１４に吹き付けるエッチングガスの流量、ガスの種類や濃度を調整する。 FIG. 6 is a diagram showing an example of an etching apparatus using atmospheric pressure plasma.
The etching apparatus 30 using atmospheric pressure plasma has an etching head 34 and a gas exhaust unit (not shown). The etching apparatus 30 has a slit-like shape in which an etching gas is extended to the full width direction of the glass substrate of the etching head 34 on one glass surface 14 (a surface in contact with the conveyance roller 32) of the glass substrate conveyed by the conveyance roller 32. Spray the glass surface from the nozzle. The etching gas is a gas having an activated HF component that is generated by bringing a mixed gas of CF 4 and H 2 O into a plasma state. Thereby, the glass surface is roughened by the etching gas.
The glass surface 14 of the glass substrate 10 is provided with convex portions having a height of 1 nm or more from the center surface of the surface roughness of the surface irregularities after the etching process. The etching process is performed so that the area ratio of the convex portion to the total area of the glass surface 14 is 0.5 to 10%. Specifically, conditions for surface roughening (surface cleaning conditions and etching conditions) are set. For example, under the etching conditions, the etching processing time is adjusted by adjusting the conveyance speed of the glass substrate 10, or the flow rate, type and concentration of the etching gas sprayed on the glass surface 14 are adjusted.

なお、粗面化処理のためにエッチングする方法は、エッチングガスを用いるドライエッチングに限られず、エッチング液を粗面化処理するガラス表面に塗布するウェットエッチングを用いてもよい。図７は、エッチング液ＭＳを用いてガラス表面を粗面化処理する方法を示す図である。
エッチング液ＭＳは容器２８に貯留されている。ガラス基板１０と容器２８の間には、ガラス表面１４がエッチング液ＭＳと接触して搬送されるように、搬送ローラ２２及び搬送塗布ローラ２４が設けられている。搬送塗布ローラ２４の外周面はスポンジ材で構成されている。また、搬送塗布ローラ２４の外周面の一部がエッチング液ＭＳ中に浸っている。したがって、搬送塗布ローラ２４の表面にはエッチング液ＭＳが吸収されている。搬送塗布ローラ２４に吸収されたエッチング液ＭＳは、ガラス基板１０のガラス表面１４と接触してエッチング液ＭＳがガラス表面１４に塗布される。その際、ガラス基板１０に塗布されるエッチング液ＭＳの塗布量を調整するために、搬送塗布ローラ２４に吸収されたエッチング液ＭＳの一部が回転する接触ローラ２６の押圧によって絞られる。すなわち、装置には、搬送塗布ローラ２４の表面を押圧する接触ローラ２６が設けられている。なお、エッチング液ＭＳを用いた粗面化処理に際しては、このような塗布量の調整のほか、エッチング液ＭＳに用いられるフッ酸の濃度や、エッチング時間の調整が行われてもよい。例えば、４０００ｐｐｍ〜５０００ｐｐｍの比較的高濃度のフッ酸を用いた上で、塗布量およびエッチング時間を調整して、所望の形状に粗面化することができる。
図７に示す装置では、接触ローラ２６が搬送塗布ローラ２４の表面を押圧する程度を調整することにより、ガラス表面１４に塗布するエッチング液ＭＳの塗布量を調整することができる。すなわち、エッチング処理された後のガラス表面１４において、表面凹凸の面粗さ中心面から１ｎｍ以上の高さを有する凸部が分散して設けられ、かつ、この凸部のガラス表面の面積に占める面積比率が０．５〜１０％となるようにエッチング処理の条件が調整される。エッチング液ＭＳの塗布によりエッチング処理されたガラス基板１０は水等によりすすぎ処理が行われる。
こうして、ドライエッチングにより、あるいはウェットエッチングにより粗面化処理工程が行われる。ドライエッチングにより、あるいはウェットエッチングの代わりに、テープ研磨やブラシ研磨、砥粒研磨、ＣＭＰ（Chemical Mechanical Polishing）等の物理研磨が行われてもよい。 Note that the etching method for the roughening treatment is not limited to dry etching using an etching gas, and wet etching in which an etching solution is applied to the glass surface to be roughened may be used. FIG. 7 is a diagram showing a method of roughening the glass surface using the etching solution MS.
The etching liquid MS is stored in the container 28. A conveyance roller 22 and a conveyance application roller 24 are provided between the glass substrate 10 and the container 28 so that the glass surface 14 is conveyed in contact with the etching liquid MS. The outer peripheral surface of the conveyance application roller 24 is made of a sponge material. Further, a part of the outer peripheral surface of the transport application roller 24 is immersed in the etching liquid MS. Therefore, the etching liquid MS is absorbed on the surface of the transport application roller 24. The etching solution MS absorbed by the transport application roller 24 comes into contact with the glass surface 14 of the glass substrate 10 and the etching solution MS is applied to the glass surface 14. At that time, in order to adjust the coating amount of the etching liquid MS applied to the glass substrate 10, a part of the etching liquid MS absorbed by the transport application roller 24 is squeezed by pressing of the rotating contact roller 26. That is, the apparatus is provided with a contact roller 26 that presses the surface of the conveyance application roller 24. In the roughening treatment using the etching liquid MS, in addition to the adjustment of the coating amount, the concentration of hydrofluoric acid used in the etching liquid MS and the etching time may be adjusted. For example, after using a relatively high concentration hydrofluoric acid of 4000 ppm to 5000 ppm, the coating amount and etching time can be adjusted to roughen the surface to a desired shape.
In the apparatus shown in FIG. 7, the application amount of the etching liquid MS applied to the glass surface 14 can be adjusted by adjusting the degree to which the contact roller 26 presses the surface of the transport application roller 24. That is, on the glass surface 14 after the etching treatment, convex portions having a height of 1 nm or more from the surface roughness center surface of the surface irregularities are provided in a distributed manner and occupy the area of the glass surface of the convex portions. Etching conditions are adjusted so that the area ratio is 0.5 to 10%. The glass substrate 10 that has been etched by applying the etching solution MS is rinsed with water or the like.
Thus, the roughening process is performed by dry etching or wet etching. Physical polishing such as tape polishing, brush polishing, abrasive polishing, or CMP (Chemical Mechanical Polishing) may be performed by dry etching or instead of wet etching.

この後、端面加工工程が行われる（ステップＳ９０）。端面加工工程では、ガラス表面および端面の研削・研磨が行われる。端面加工は、例えば、ダイヤモンドホイールや樹脂ホイールなどが用いられる。
ディスプレイ用ガラス基板の製造方法は、この他に、洗浄工程及び検査工程を有するが、これらの工程の説明は省略する。 Thereafter, an end face processing step is performed (step S90). In the end face processing step, the glass surface and the end face are ground and polished. For example, a diamond wheel or a resin wheel is used for the end face processing.
Although the manufacturing method of the glass substrate for a display has a washing | cleaning process and an inspection process other than this, description of these processes is abbreviate | omitted.

こうして得られたガラス基板１０はパネル製造業者に搬送されて、パネル製造業者においてガラス基板１０のガラス表面１２を形成する主表面に、電極用導体薄膜の形成や半導体薄膜の形成に加え、レジスト膜の形成、エッチング、レジスト剥離などのフォトリソグラフィ工程を経て、電極、配線あるいは半導体素子等が形成され、ディスプレイ用パネルが作製される。なお、ガラス基板１０のガラス表面１２には、半導体素子等を形成する代わりに、フォトリソグラフィ工程によって、ブラックマトリックスやＲＧＢパターンを含むカラーフィルタが形成されてもよい。   The glass substrate 10 thus obtained is transported to a panel manufacturer, and in addition to the formation of a conductive thin film for electrodes and the formation of a semiconductor thin film on the main surface forming the glass surface 12 of the glass substrate 10 in the panel manufacturer, a resist film Through a photolithography process such as formation, etching, and resist removal, electrodes, wirings, semiconductor elements, and the like are formed, and a display panel is manufactured. Note that a color filter including a black matrix or an RGB pattern may be formed on the glass surface 12 of the glass substrate 10 by a photolithography process instead of forming a semiconductor element or the like.

以上のように、ガラス基板１０には、エッチング処理されたガラス表面１４の表面凹凸の面粗さ中心面から１ｎｍ以上の高さを有する凸部が分散して設けられ、この凸部のガラス表面の面積に占める面積比率が０．５〜１０％となるように、好ましくは０．７５〜７．０％、より好ましくは１．２％〜４．０％となるように、エッチング処理が行われる。これにより、半導体製造装置等の載置テーブルとガラス基板が接触した後、ガラス基板が除去されるときでも、この接触、除去の際の帯電が生じ難くなる。
特に、表面凹凸におけるＲz（Ｒzは、原子間力顕微鏡により測定される表面凹凸の最大
高さである）は、２（ｎｍ）以上であることが、帯電が生じ難くする点で好ましい。 As described above, the glass substrate 10 is provided with the convex portions having a height of 1 nm or more from the surface roughness central surface of the surface irregularities of the etched glass surface 14, and the glass surface of the convex portions. The etching treatment is performed so that the area ratio in the area is 0.5 to 10%, preferably 0.75 to 7.0%, more preferably 1.2% to 4.0%. Is called. Thereby, even when the glass substrate is removed after the mounting table such as a semiconductor manufacturing apparatus is in contact with the glass substrate, charging is not easily caused during the contact and removal.
In particular, Rz (Rz is the maximum height of the surface unevenness measured with an atomic force microscope) in the surface unevenness is preferably 2 (nm) or more from the viewpoint of preventing charging.

[実験例]
本実施形態の効果を調べるために、ボロアルミノシリケートガラスを用いた液晶表示装置用ガラス基板を作製した。 [Experimental example]
In order to investigate the effect of this embodiment, a glass substrate for a liquid crystal display device using boroaluminosilicate glass was produced.

（粗面化処理）
作製したガラス基板に対して、上述した大気圧プラズマ洗浄を行った。すなわち、プラズマ状態のＮ2,Ｏ2の混合ガスを、毎分所定の量、ガラス基板の幅一杯に流し、ガラス基
板のガラス表面を洗浄した。 (Roughening treatment)
The atmospheric pressure plasma cleaning described above was performed on the produced glass substrate. That is, a mixed gas of N 2 and O 2 in a plasma state was flowed at a predetermined amount every minute to the full width of the glass substrate to clean the glass surface of the glass substrate.

さらに、図６に示すエッチング装置３０を用いてエッチングを行った。エッチング装置３０において希ガス等を用いて生成されたプラズマ中にＣＦ4，Ｈ2Ｏの混合ガスを通過さ
せることにより得られたラジカル化されたエッチングガスＨＦをガラス基板の幅一杯に流してエッチングを行った。
下記表１に示す試料１〜８は、ＣＦ4，Ｈ2Ｏの供給量、さらには、ＣＦ4，Ｈ2Ｏの混合
ガスに加えるキャリアガスの種類（Ｎ2あるいはＡｒガス）を種々変化させることにより、粗面化処理により形成される表面凹凸の形態を種々変えた例である。試料０は、ドライエッチングを全く行わない例である。 Further, etching was performed using an etching apparatus 30 shown in FIG. Etching is performed by flowing a radicalized etching gas HF obtained by passing a mixed gas of CF 4 and H 2 O through plasma generated using a rare gas or the like in the etching apparatus 30 to the full width of the glass substrate. Went.
Samples 1 to 8 shown in Table 1 below vary the supply amount of CF 4 and H 2 O, and further the type of carrier gas (N 2 or Ar gas) added to the mixed gas of CF 4 and H 2 O. This is an example in which the shape of the surface irregularities formed by the roughening treatment is variously changed. Sample 0 is an example in which dry etching is not performed at all.

［表面凹凸］
ガラス基板１０のガラス表面１４の表面凹凸は、作製したガラス基板１０から試料（長さ５０ｍｍ、幅５０ｍｍ）を切り出し、この試料それぞれを原子間力顕微鏡（ParkSystems社製、モデルXE-100）を用いてノンコンタクトモードで計測した。計測の前に、算術平均粗さＲａが１ｎｍ未満のような面粗さの小さい表面凹凸を計測するために、装置は調整された。計測の際、スキャンエリアを1μｍ×1μｍ（サンプリング数は２５６ポイント×２５６ポイント）、スキャンレートを０．８Ｈｚとした。また、当該原子間力顕微鏡のノンコンタクトモードにおけるサーボゲインを１．５とした。セットポイントは自動設定とした。この計測により、表面凹凸に関する２次元の表面プロファイル形状を得た。この表面プロファイル形状から、表面凹凸のヒストグラムを得、面粗さ中心面からの高さが１ｎｍの高さでスライスを行い、高さが１ｎｍ以上の画像中の画素数をカウントして凸部の面積を求めることにより、凸部の面積比率（％）を求めた。同時にＲｚ（ｎｍ）を求めた。 [Surface unevenness]
The surface unevenness of the glass surface 14 of the glass substrate 10 was obtained by cutting out a sample (length 50 mm, width 50 mm) from the produced glass substrate 10 and using each of these samples using an atomic force microscope (ParkSystems, model XE-100). And measured in non-contact mode. Prior to measurement, the apparatus was adjusted to measure surface irregularities with small surface roughness such that the arithmetic average roughness Ra was less than 1 nm. At the time of measurement, the scan area was 1 μm × 1 μm (sampling number was 256 points × 256 points), and the scan rate was 0.8 Hz. The servo gain in the non-contact mode of the atomic force microscope was set to 1.5. The set point was set automatically. By this measurement, a two-dimensional surface profile shape related to the surface irregularities was obtained. From this surface profile shape, a histogram of surface irregularities is obtained, sliced at a height of 1 nm from the surface center of the surface roughness, and the number of pixels in the image having a height of 1 nm or more is counted to determine the convex portion By determining the area, the area ratio (%) of the protrusions was determined. At the same time, Rz (nm) was determined.

〔帯電評価〕
ガラス基板の帯電の評価は、７３０ｍｍ×９２０ｍｍのサイズで厚さが０．５ｍｍのガラス基板１０を用いた。図８に示すようにガラス基板１０を基板テーブル４０に載せて昇降ピン４２で支持した状態から、基板テーブル４０の載置面に対して昇降ピン４２を下降させることにより、ガラス基板１０を下降して基板テーブル４０に載置した。基板テーブルは、アルミニウム製テーブルをアルマイト処理した表面を有する。
さらに、図示されない吸引装置で基板テーブル４０の載置面に設けられた吸引口からガラス基板１０を５０ｋＰａで吸引した後、吸引を終了して昇降ピン４２を上昇させた。このようにガラス基板１０の下降、吸引、吸引終了、上昇を１サイクルとして、帯電量が飽和するまで複数サイクル繰り返した。１サイクルは１０秒とした。また、サイクル毎に帯電量を計測した。帯電量の計測は、ガラス中央部のガラス表面の電位を計測することで代用した。計測は、表面電位計（オムロン社製ＺＪ−ＳＤ）を用いた。表面電位計の設置高さは１０ｍｍとした。帯電測定環境は、温湿度計による実測値で２３．５℃、７４〜７５％であった。この計測結果から最大帯電量を表す最大電位と帯電速度を得た。測定は、ガラス基板の基板テーブル側と反対側の面の電位を測定した。
最大電位は、ガラス基板１０の帯電量が飽和状態になるまで上記サイクルを複数回繰り返し、飽和したときの電位である。帯電速度は、電位の絶対値が１００Ｖを超えるまでのサイクルの回数である。なお、測定した側のガラス基板表面の電位はマイナスであった。表１には、絶対値を用いて示した。 [Electrical evaluation]
For the evaluation of the charging of the glass substrate, a glass substrate 10 having a size of 730 mm × 920 mm and a thickness of 0.5 mm was used. As shown in FIG. 8, from the state where the glass substrate 10 is placed on the substrate table 40 and supported by the lifting pins 42, the lifting pins 42 are lowered with respect to the mounting surface of the substrate table 40 to lower the glass substrate 10. And placed on the substrate table 40. The substrate table has a surface obtained by anodizing an aluminum table.
Further, the glass substrate 10 was sucked at 50 kPa from a suction port provided on the mounting surface of the substrate table 40 by a suction device (not shown), and then the suction was finished and the elevating pins 42 were raised. Thus, the descent, suction, suction end, and rise of the glass substrate 10 were taken as one cycle, and a plurality of cycles were repeated until the charge amount was saturated. One cycle was 10 seconds. In addition, the charge amount was measured for each cycle. The charge amount was measured by measuring the potential of the glass surface at the center of the glass. For the measurement, a surface electrometer (ZJ-SD manufactured by OMRON Corporation) was used. The installation height of the surface electrometer was 10 mm. The charging measurement environment was 23.5 ° C. and 74 to 75% as measured by a thermohygrometer. From this measurement result, the maximum potential and charging speed representing the maximum charge amount were obtained. In the measurement, the potential of the surface of the glass substrate opposite to the substrate table was measured.
The maximum potential is a potential when the above-mentioned cycle is repeated a plurality of times until the amount of charge of the glass substrate 10 is saturated and saturated. The charging speed is the number of cycles until the absolute value of the potential exceeds 100V. In addition, the potential of the measured glass substrate surface was negative. Table 1 shows absolute values.

下記表１は、エッチング処理により形成された、１ｎｍ以上の高さ（表面凹凸の面粗さ中心面からの高さ）を有する凸部の、ガラス表面１４の全面積に占める面積比率とＲｚとを変化させたときの、帯電速度と最大電位の評価結果を示す。   Table 1 below shows the area ratio and Rz of the convex portion having a height of 1 nm or more (height from the surface roughness center plane of the surface irregularities) formed in the etching process in the total area of the glass surface 14. The evaluation results of the charging speed and the maximum potential when changing is shown.

なお、試料１，２における算術平均粗さＲａは０．３〜１．５ｎｍであったが、表１に示されるように面積比率は０．５〜１０％の範囲になかった。
表１の評価結果からわかるように、帯電速度（回数）が１０回を超えるもの（帯電速度が低く、許容されるもの）であって、最大電位の絶対値が１７ｋＶ未満のものは、試料３〜８であり、いずれも面積比率が０．５〜１０％であった。
さらに、面積比率が０．７５〜７．０％の場合、最大電位が１６．２ｋＶ（帯電量が許容範囲の条件）より低く、帯電の問題が生じ難いことがわかる。面積比率は１．２〜４．０％の範囲に含まれる試料５〜７の最大電位は１６ｋＶより低く、帯電速度も低い点でより好ましい。すなわち、凸部の面積比率は１．２〜４．０％であることがより好ましい。 The arithmetic average roughness Ra in Samples 1 and 2 was 0.3 to 1.5 nm, but as shown in Table 1, the area ratio was not in the range of 0.5 to 10%.
As can be seen from the evaluation results in Table 1, a sample having a charging rate (number of times) exceeding 10 times (a charging rate being low and acceptable) and having an absolute value of a maximum potential of less than 17 kV is shown in Sample 3 The area ratio was 0.5 to 10% in all cases.
Further, it can be seen that when the area ratio is 0.75 to 7.0%, the maximum potential is lower than 16.2 kV (conditions in which the charge amount is in an allowable range), and the problem of charging hardly occurs. The maximum potential of the samples 5 to 7 included in the area ratio of 1.2 to 4.0% is lower than 16 kV, and the charging rate is more preferable. That is, the area ratio of the convex portions is more preferably 1.2 to 4.0%.

以上、本発明のディスプレイ用ガラス基板の製造方法およびガラス基板、ディスプレイ用パネルについて詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
特に、線幅やピッチが狭い配線パターンと共に用いられる高精細・高解像度向けの、例えば、酸化物半導体や低温ポリシリコン半導体素子形成用のガラス基板について、従来のパラメータを用いた管理では、これらのガラス基板の品質要求に十分に応えることができなかった。本発明によれば、ガラス基板上に形成される配線電極の線幅が狭く、小さな欠陥でも許されない高精細・高解像度ディスプレイ向けのガラス基板において、帯電の問題を抑制することができる。
また、放電による問題を解消させるだけでなく、静電気によるガラス基板への異物の付着量を低減することで、ガラスとの密着性の低いＣｕ系の電極配線の歩留まりを上げることができる。つまり、本発明のガラス基板を用いることで、線幅が狭くても、ガラスとの密着性の低い配線・電極材料の使用も可能になる。例えば、Ａｌ系電極やＣｒ、Ｍｏ電極などに比して密着性は低いが、低抵抗であるＴｉ−Ｃｕ合金などのＣｕ系電極材料を使用することができる。このように電極材料の選択幅が広がることで、テレビ向けなどの大型パネルにおいて問題になりやすいＲＣ遅延（配線遅延）の問題を解消することができる。また、今後さらに高精細化が進むと予想される携帯端末向けの小型パネルにおいて生じうるＲＣ遅延の問題を解消することができるガラス基板を提供することができる。
また、上記説明では、デバイスとして半導体素子が設けられるガラス基板を用いて、帯電の問題を説明したが、本発明は、デバイスとしてカラーフィルタなどが形成されるディスプレイ向けのガラス基板における帯電対策としても有効である。例えば、カラーフィルタ（ＣＦ）パネルにおいて、ブラックマトリックス（ＢＭ）の細線化が進んでいるが、本発明によれば、液晶ディスプレイ用のＣＦパネルにおけるＢＭ線幅が２０μｍ以下、例えば、５〜１０μｍに細線化された液晶用パネルであっても、異物起因によるＢＭ剥がれは生じなかった。 As mentioned above, although the manufacturing method of the glass substrate for display of this invention, the glass substrate, and the panel for display were demonstrated in detail, this invention is not limited to the said embodiment, In the range which does not deviate from the main point of this invention, various improvement Of course, you may make changes.
In particular, management using conventional parameters for glass substrates for forming high-definition and high-resolution, for example, oxide semiconductors and low-temperature polysilicon semiconductor elements, used with wiring patterns with narrow line widths and pitches, The quality requirements for glass substrates could not be fully met. ADVANTAGE OF THE INVENTION According to this invention, the line width of the wiring electrode formed on a glass substrate can be suppressed in the glass substrate for high-definition / high-resolution displays in which the line | wire width of a wiring electrode is narrow and a small defect is not permitted.
Moreover, not only the problem due to electric discharge is solved, but also the yield of Cu-based electrode wiring with low adhesion to glass can be increased by reducing the amount of foreign matter adhering to the glass substrate due to static electricity. That is, by using the glass substrate of the present invention, it is possible to use wiring / electrode materials having low adhesion to glass even if the line width is narrow. For example, it is possible to use a Cu-based electrode material such as a Ti—Cu alloy, which has low adhesion compared to an Al-based electrode, Cr, Mo electrode, etc., but has a low resistance. Thus, by expanding the selection range of the electrode material, the problem of RC delay (wiring delay), which is likely to be a problem in a large panel for a TV or the like, can be solved. In addition, it is possible to provide a glass substrate that can solve the problem of RC delay that may occur in a small panel for a portable terminal, which is expected to have higher definition in the future.
In the above description, the problem of charging has been described using a glass substrate on which a semiconductor element is provided as a device. However, the present invention also provides a countermeasure against charging in a glass substrate for a display in which a color filter or the like is formed as a device. It is valid. For example, in the color filter (CF) panel, the thinning of the black matrix (BM) is progressing. According to the present invention, the BM line width in the liquid crystal display CF panel is 20 μm or less, for example, 5 to 10 μm. Even in the thinned liquid crystal panel, no BM peeling due to foreign matters occurred.

１０ ガラス基板
１２，１４ ガラス表面
２２ 搬送ローラ
２４ 搬送塗布ローラ
２６ 接触ローラ
２８ 容器
３０ エッチング装置
３４ エッチングヘッド
４０ 基板テーブル
４２ 昇降ピン
DESCRIPTION OF SYMBOLS 10 Glass substrate 12 and 14 Glass surface 22 Conveyance roller 24 Conveyance roller 26 Contact roller 28 Container 30 Etching apparatus 34 Etching head 40 Substrate table 42 Lifting pin

Claims (12)

ボロアルミノシリケートガラスからなるガラス基板であって、
前記ガラス基板の主表面のうち一方のガラス表面が粗面化処理面であり、
前記粗面化処理面は、前記粗面化処理面の表面凹凸を原子間力顕微鏡で計測したとき、前記粗面化処理面の１μｍ×１μｍの領域における、表面凹凸の面粗さ中心面から１ｎｍ以上の高さを有する凸部の前記１μｍ×１μｍの領域の面積に占める面積比率が１．２〜４．０％である面であり、
前記ガラス基板の主表面のうち前記粗面化処理面と反対側の他方のガラス表面はデバイス面として用いられる、ことを特徴とするガラス基板。 A glass substrate made of boroaluminosilicate glass,
One of the main surfaces of the glass substrate is a roughened surface,
When the surface roughness of the roughened surface is measured with an atomic force microscope, the roughened surface is from a surface roughness center surface of the surface unevenness in a 1 μm × 1 μm region of the roughened surface. The area ratio of the convex portion having a height of 1 nm or more to the area of the 1 μm × 1 μm region is 1.2 to 4.0%,
2. The glass substrate according to claim 1, wherein the other glass surface opposite to the roughened surface of the main surface of the glass substrate is used as a device surface. 前記粗面化処理面の１μｍ×１μｍの領域における、前記面粗さ中心面から１．５ｎｍ以上の高さを有する凸部の前記１μｍ×１μｍの領域の面積に占める面積比率が０．５％未満である、
請求項１に記載のガラス基板。 The area ratio of the convex portion having a height of 1.5 nm or more from the surface roughness center plane to the area of the 1 μm × 1 μm region in the 1 μm × 1 μm region of the roughened surface is 0.5%. Is less than
The glass substrate according to claim 1. 前記ガラス基板のガラス組成において、Ｒ’２Ｏ（Ｒ’は、Ｌｉ、Ｎａ及びＫから選ばれる少なくとも１種）の含有率は、０〜２．０質量％であり、ＲＯ（Ｒは、Ｍｇ，Ｃａ，Ｓｒ及びＢａから選ばれる少なくとも１種）の含有率は、５〜２０質量％である、
請求項１または２に記載のガラス基板。 In the glass composition of the glass substrate, the content of R ′ 2 O (R ′ is at least one selected from Li, Na and K) is 0 to 2.0 mass%, and RO (R is Mg , At least one selected from Ca, Sr and Ba) is 5 to 20% by mass,
The glass substrate according to claim 1 or 2. 前記表面凹凸におけるＲz（Ｒzは、原子間力顕微鏡により測定される表面凹凸の最大高さである）は、２（ｎｍ）以上、４．７９（ｎｍ）以下である、
請求項１から３のいずれかに記載のガラス基板。 Rz in the surface irregularities (Rz is the maximum height of the surface irregularities measured by an atomic force microscope) is 2 (nm) or more and 4.79 (nm) or less.
The glass substrate in any one of Claim 1 to 3. ボロアルミノシリケートガラスからなるガラス基板に半導体素子を形成するディスプレイ用パネルの製造方法であって、
前記ガラス基板は、
表面凹凸の面粗さ中心面から１ｎｍ以上の高さを有する凸部が設けられた第１の主表面と、
前記第１の主表面と反対側にあり、半導体素子が形成される、前記ガラス基板の第２の主表面と、を有し、
前記第１の主表面は、前記第１の主表面の表面凹凸を原子間力顕微鏡で計測したとき、前記第１の主表面の１μｍ×１μｍの領域における、表面凹凸の面粗さ中心面から１ｎｍ以上の高さを有する凸部の前記１μｍ×１μｍの領域の面積に占める面積比率が１．２〜４．０％である面であり、
前記ガラス基板の前記第２の主表面にＣｕ系電極材料を形成する、
ことを特徴とするディスプレイ用パネルの製造方法。 A boro aluminosilicate production method of a display panel that to form a semiconductor element on a glass substrate made of glass,
The glass substrate is
A first main surface provided with a convex portion having a height of 1 nm or more from the surface roughness center plane of the surface irregularities;
A second main surface of the glass substrate on the opposite side of the first main surface, on which a semiconductor element is formed,
When the surface roughness of the first main surface is measured with an atomic force microscope, the first main surface is from a surface roughness center plane of the surface roughness in a 1 μm × 1 μm region of the first main surface. The area ratio of the convex portion having a height of 1 nm or more to the area of the 1 μm × 1 μm region is 1.2 to 4.0%,
You form a Cu-based electrode material to the second major surface of said glass substrate,
A method for manufacturing a display panel. ボロアルミノシリケートガラスからなるディスプレイ用ガラス基板の製造方法であって、
ガラス基板を作製する工程と、
前記ガラス基板の主表面のうち一方のガラス表面に表面処理をして表面凹凸を形成する工程と、を有し、
前記表面凹凸を形成する工程は、前記ガラス表面から有機物を除去する表面洗浄処理と、洗浄された前記ガラス表面をエッチングするエッチング処理とを含み、
前記表面洗浄処理は、搬送される前記ガラス基板のガラス表面に対して幅方向一杯に行うことで、前記ガラス表面から有機物を除去し、
前記表面凹凸が形成されたガラス表面を原子間力顕微鏡で計測したとき、前記表面凹凸が形成されたガラス表面の１μｍ×１μｍの領域における、表面凹凸の面粗さ中心面から１ｎｍ以上の高さを有する凸部の前記１μｍ×１μｍの領域の面積に占める面積比率が０．５〜１０％となるように前記表面処理が行われる、ことを特徴とするディスプレイ用ガラス基板の製造方法。 A method for producing a glass substrate for display comprising boroaluminosilicate glass,
Producing a glass substrate;
A surface treatment is performed on one glass surface of the main surface of the glass substrate to form surface irregularities, and
The step of forming the surface irregularities includes a surface cleaning process for removing organic substances from the glass surface, and an etching process for etching the cleaned glass surface,
The surface cleaning treatment is performed in the width direction with respect to the glass surface of the glass substrate to be transported to remove organic substances from the glass surface,
When the surface of the glass on which the surface irregularities are formed is measured with an atomic force microscope, the surface roughness of the glass surface on which the surface irregularities are formed is 1 μm × 1 μm in height of 1 nm or more from the surface roughness center plane. The method for producing a glass substrate for a display, wherein the surface treatment is performed such that an area ratio of a convex portion having a surface area to the area of the 1 μm × 1 μm region is 0.5 to 10%. ボロアルミノシリケートガラスからなるディスプレイ用ガラス基板の製造方法であって、
ガラス基板を作製する工程と、
前記ガラス基板の主表面のうち一方のガラス表面に表面処理をして表面凹凸を形成する工程と、を有し、
前記表面凹凸を形成する工程は、前記ガラス表面から有機物を除去する表面洗浄処理と、洗浄された前記ガラス表面をエッチングするエッチング処理とを含み、
前記エッチング処理は、搬送される前記ガラス基板のガラス表面に対して幅方向一杯に行うことで、前記ガラス表面をエッチングし、
前記表面凹凸が形成されたガラス表面を原子間力顕微鏡で計測したとき、前記表面凹凸が形成されたガラス表面の１μｍ×１μｍの領域における、表面凹凸の面粗さ中心面から１ｎｍ以上の高さを有する凸部の前記１μｍ×１μｍの領域の面積に占める面積比率が０．５〜１０％となるように前記表面処理が行われる、ことを特徴とするディスプレイ用ガラス基板の製造方法。 A method for producing a glass substrate for display comprising boroaluminosilicate glass,
Producing a glass substrate;
A surface treatment is performed on one glass surface of the main surface of the glass substrate to form surface irregularities, and
The step of forming the surface irregularities includes a surface cleaning process for removing organic substances from the glass surface, and an etching process for etching the cleaned glass surface,
The etching process is performed to fill the width direction with respect to the glass surface of the glass substrate to be conveyed, thereby etching the glass surface,
When the surface of the glass on which the surface irregularities are formed is measured with an atomic force microscope, the surface roughness of the glass surface on which the surface irregularities are formed is 1 μm × 1 μm in height of 1 nm or more from the surface roughness center plane. The method for producing a glass substrate for a display, wherein the surface treatment is performed such that an area ratio of a convex portion having a surface area to the area of the 1 μm × 1 μm region is 0.5 to 10%. 前記表面凹凸が形成されたガラス表面の１μｍ×１μｍの領域における、前記面粗さ中心面から１．５ｎｍ以上の高さを有する凸部の前記１μｍ×１μｍの領域の面積に占める面積比率が０．５％未満となるように前記表面処理が行われる、
請求項６又は７に記載のディスプレイ用ガラス基板の製造方法。 The area ratio of the convex portion having a height of 1.5 nm or more from the surface roughness center plane to the area of the 1 μm × 1 μm region in the 1 μm × 1 μm region of the glass surface on which the surface irregularities are formed is 0 The surface treatment is performed to be less than 5%.
The manufacturing method of the glass substrate for displays of Claim 6 or 7. 洗浄された前記ガラス表面における水の接触角が５度以下となるよう前記表面洗浄処理が行われる、
請求項６〜８のいずれか一項に記載のディスプレイ用ガラス基板の製造方法。 The surface cleaning treatment is performed so that the contact angle of water on the cleaned glass surface is 5 degrees or less,
The manufacturing method of the glass substrate for displays as described in any one of Claims 6-8. 前記エッチング処理は、エッチング液を前記ガラス表面に塗布して行われるウェットエッチングである、請求項６〜９のいずれか一項に記載のディスプレイ用ガラス基板の製造方法。   The said etching process is a manufacturing method of the glass substrate for displays as described in any one of Claims 6-9 which is wet etching performed by apply | coating an etching liquid to the said glass surface. Ｒ’２Ｏ（Ｒ’は、Ｌｉ、Ｎａ及びＫから選ばれる少なくとも１種）の含有率が０〜２．０質量％であり、ＲＯ（Ｒは、Ｍｇ，Ｃａ，Ｓｒ及びＢａから選ばれる少なくとも１種）の含有率が５〜２０質量％であるガラス組成のガラス基板を、前記ガラス基板として用いる、請求項６〜１０のいずれか一項に記載のディスプレイ用ガラス基板の製造方法。 The content of R ′ 2 O (R ′ is at least one selected from Li, Na and K) is 0 to 2.0% by mass, and RO (R is selected from Mg, Ca, Sr and Ba). the glass substrate of the glass composition is at least one) content of 5 to 20 wt%, it is used as the glass substrate, method of manufacturing a glass substrate for a display according to any one of claims 6-10. Ｒ’R ’ ２2 Ｏ（Ｒ’は、Ｌｉ、Ｎａ及びＫから選ばれる少なくとも１種）の含有率が０〜２．０質量％であり、ＲＯ（Ｒは、Ｍｇ，Ｃａ，Ｓｒ及びＢａから選ばれる少なくとも１種）の含有率が５〜２０質量％であるガラス組成のガラス基板を、前記ガラス基板として用いる、請求項５に記載のディスプレイ用パネルの製造方法。The content of O (R ′ is at least one selected from Li, Na, and K) is 0 to 2.0 mass%, and RO (R is at least one selected from Mg, Ca, Sr, and Ba). The manufacturing method of the panel for a display of Claim 5 which uses the glass substrate of a glass composition whose content rate is 5-20 mass% as said glass substrate.
JP2015050646A 2012-04-17 2015-03-13 Manufacturing method of glass substrate for display and glass substrate Active JP5961719B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015050646A JP5961719B2 (en) 2012-04-17 2015-03-13 Manufacturing method of glass substrate for display and glass substrate

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012093557 2012-04-17
JP2012093557 2012-04-17
KR10-2012-0121948 2012-10-31
KR1020120121948A KR101522452B1 (en) 2012-04-17 2012-10-31 Method for making glass substrate for display, glass substrate and display panel
JP2015050646A JP5961719B2 (en) 2012-04-17 2015-03-13 Manufacturing method of glass substrate for display and glass substrate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014067709A Division JP5813813B2 (en) 2012-04-17 2014-03-28 Manufacturing method of glass substrate for display, glass substrate and display panel

Publications (2)

Publication Number Publication Date
JP2015157751A JP2015157751A (en) 2015-09-03
JP5961719B2 true JP5961719B2 (en) 2016-08-02

Family

ID=49636366

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2013061800A Active JP5559378B2 (en) 2012-04-17 2013-03-25 Manufacturing method of glass substrate for display, glass substrate and display panel
JP2014067709A Active JP5813813B2 (en) 2012-04-17 2014-03-28 Manufacturing method of glass substrate for display, glass substrate and display panel
JP2015050646A Active JP5961719B2 (en) 2012-04-17 2015-03-13 Manufacturing method of glass substrate for display and glass substrate

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2013061800A Active JP5559378B2 (en) 2012-04-17 2013-03-25 Manufacturing method of glass substrate for display, glass substrate and display panel
JP2014067709A Active JP5813813B2 (en) 2012-04-17 2014-03-28 Manufacturing method of glass substrate for display, glass substrate and display panel

Country Status (3)

Country Link
JP (3) JP5559378B2 (en)
KR (2) KR101522452B1 (en)
CN (1) CN104803607B (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102166837B1 (en) * 2013-12-10 2020-10-16 아반스트레이트 가부시키가이샤 Method for producing glass substrate for display and apparatus for producing glass substrate for display
KR102419729B1 (en) * 2015-03-10 2022-07-12 니폰 덴키 가라스 가부시키가이샤 Semiconductor supporting glass substrate and laminated substrate using same
WO2016152932A1 (en) * 2015-03-24 2016-09-29 ＡｖａｎＳｔｒａｔｅ株式会社 Method for manufacturing glass substrate
JP2017032673A (en) * 2015-07-30 2017-02-09 日本電気硝子株式会社 Light guide plate and laminated light guide plate prepared therewith
WO2017065138A1 (en) * 2015-10-15 2017-04-20 旭硝子株式会社 Glass substrate for displays and method for producing same
JP6299784B2 (en) * 2016-02-17 2018-03-28 旭硝子株式会社 Glass plate and method for producing glass plate
JP6836699B2 (en) * 2016-09-21 2021-03-03 Ａｇｃ株式会社 Glass plate
JP2018052804A (en) * 2016-09-21 2018-04-05 旭硝子株式会社 Glass sheet and manufacturing method of glass substrate
JP7070197B2 (en) * 2017-08-10 2022-05-18 Ａｇｃ株式会社 Glass substrate for TFT
KR20190047312A (en) 2017-10-27 2019-05-08 조현일 Jig for compensating lift pin of stage supporting flat display panel and manufacturing method thereof
JP7045647B2 (en) * 2017-11-13 2022-04-01 日本電気硝子株式会社 Glass substrate
US20200407274A1 (en) * 2018-03-07 2020-12-31 Corning Incorporated Textured glass surfaces for reduced electrostatic charging
TWI829673B (en) * 2018-03-07 2024-01-21 美商康寧公司 Glass substrate adhesion control
JP7228135B2 (en) * 2018-06-27 2023-02-24 日本電気硝子株式会社 Method for manufacturing glass substrate laminate, glass substrate, glass substrate laminate, and head mounted display
CN109265013A (en) * 2018-10-16 2019-01-25 彩虹（合肥）液晶玻璃有限公司 Etaching device and cleaning equipment

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2863670B2 (en) * 1992-05-15 1999-03-03 シャープ株式会社 Glass composition for welding magnetic head
KR940007790A (en) * 1992-09-02 1994-04-28 미야베 요시카즈 Substrate for magnetic disk, manufacturing method thereof, and manufacturing method of magnetic disk including the substrate
JP2736869B2 (en) * 1994-11-16 1998-04-02 株式会社オハラ Method of manufacturing magnetic disk substrate
JP3359304B2 (en) * 1998-08-19 2002-12-24 ホーヤ株式会社 Glass substrate for magnetic recording medium, magnetic recording medium, and method of manufacturing them
JP2002072922A (en) * 2000-06-13 2002-03-12 Asahi Glass Co Ltd Glass substrate for display and method of selecting the same
JP4185266B2 (en) * 2001-07-25 2008-11-26 Ｈｏｙａ株式会社 Manufacturing method of substrate for information recording medium
US20060000809A1 (en) * 2002-12-26 2006-01-05 Hoya Coroporation Glass substrate for information recording media and its fabricating method
JP4165231B2 (en) * 2003-01-15 2008-10-15 三菱自動車工業株式会社 Vehicle wheel
JP2005225752A (en) * 2004-01-16 2005-08-25 Nippon Electric Glass Co Ltd Plate glass for display substrate, its manufacturing method, package of plate glass for display substrate, and its packaging method
JP4582498B2 (en) * 2004-03-12 2010-11-17 日本電気硝子株式会社 Glass substrate
JP2006151793A (en) * 2004-10-29 2006-06-15 Okamoto Glass Co Ltd Electron-conductive glass and spacer for electron beam-excitation type display using the same
JP4661287B2 (en) * 2005-03-22 2011-03-30 コニカミノルタホールディングス株式会社 Glass member and manufacturing method thereof, reading device and image forming apparatus using the same
JP4506689B2 (en) * 2005-06-14 2010-07-21 旭硝子株式会社 Method for finishing a pre-polished glass substrate surface
JP5066895B2 (en) * 2006-11-14 2012-11-07 旭硝子株式会社 Glass substrate for display and manufacturing method thereof
JP2009064950A (en) * 2007-09-06 2009-03-26 Omron Corp Board holder and board releasing method
JP2010243381A (en) * 2009-04-08 2010-10-28 Avanstrate Inc Glass plate evaluation method based on electrification characteristic, glass plate production method using the same, and device for evaluation
US20120058306A1 (en) * 2009-05-07 2012-03-08 Shinkichi Miwa Glass substrate and method for producing same

Also Published As

Publication number Publication date
JP2014169224A (en) 2014-09-18
CN104803607B (en) 2018-11-02
CN104803607A (en) 2015-07-29
KR101838339B1 (en) 2018-03-13
JP2015157751A (en) 2015-09-03
JP5559378B2 (en) 2014-07-23
KR20140133797A (en) 2014-11-20
JP5813813B2 (en) 2015-11-17
KR101522452B1 (en) 2015-05-21
KR20130117632A (en) 2013-10-28
JP2013237604A (en) 2013-11-28

Similar Documents

Publication Publication Date Title
JP5961719B2 (en) Manufacturing method of glass substrate for display and glass substrate
US9120698B2 (en) Method for making glass substrate for display, glass substrate and display panel
JP5687088B2 (en) Manufacturing method of glass substrate
JP2014201445A (en) Glass substrate for display, method for manufacturing the same, and method for manufacturing a panel for display using the same
JP4582498B2 (en) Glass substrate
JP5572196B2 (en) Glass substrate and glass substrate manufacturing method
JP2014201446A (en) Glass substrate for display, method for manufacturing the same, and method for manufacturing a panel for display
JP6263534B2 (en) Glass substrate manufacturing method, glass substrate, and display panel
JP5774562B2 (en) Manufacturing method of glass substrate
JP5572195B2 (en) Glass substrate and glass substrate manufacturing method
CN103373818B (en) Method for making glass substrate for display, glass substrate and display panel
JP6368364B2 (en) Manufacturing method of glass substrate
JP2015067512A (en) Glass substrate for display and method for manufacturing glass substrate for display

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160627

R150 Certificate of patent or registration of utility model

Ref document number: 5961719

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250