KR101522452B1 - Method for making glass substrate for display, glass substrate and display panel - Google Patents

Method for making glass substrate for display, glass substrate and display panel Download PDF

Info

Publication number
KR101522452B1
KR101522452B1 KR1020120121948A KR20120121948A KR101522452B1 KR 101522452 B1 KR101522452 B1 KR 101522452B1 KR 1020120121948 A KR1020120121948 A KR 1020120121948A KR 20120121948 A KR20120121948 A KR 20120121948A KR 101522452 B1 KR101522452 B1 KR 101522452B1
Authority
KR
South Korea
Prior art keywords
glass substrate
glass
irregularities
height
display
Prior art date
Application number
KR1020120121948A
Other languages
Korean (ko)
Other versions
KR20130117632A (en
Inventor
영태 박
Original Assignee
아반스트레이트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아반스트레이트 가부시키가이샤 filed Critical 아반스트레이트 가부시키가이샤
Priority to CN201310062080.9A priority Critical patent/CN103373818B/en
Priority to CN201510146589.0A priority patent/CN104803607B/en
Priority to JP2013061800A priority patent/JP5559378B2/en
Priority to US13/871,522 priority patent/US9126858B2/en
Publication of KR20130117632A publication Critical patent/KR20130117632A/en
Priority to JP2014067709A priority patent/JP5813813B2/en
Priority to US14/477,290 priority patent/US9120698B2/en
Priority to JP2015050646A priority patent/JP5961719B2/en
Application granted granted Critical
Publication of KR101522452B1 publication Critical patent/KR101522452B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Surface Treatment Of Glass (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Glass Compositions (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명의 과제는, 재치 테이블과 글래스 기판이 접촉한 상태에서 글래스 기판을 재치 테이블로부터 제거할 때, 이 제거시에 대전을 발생시키기 어렵게 할 수 있는 디스플레이용 글래스 기판의 제조 방법, 글래스 기판 및 디스플레이용 패널을 제공하는 것이다.
디스플레이용 글래스 기판의 제조 방법은, 글래스 기판을 제작하는 공정과, 상기 글래스 기판의 주 표면 중 한쪽의 글래스 표면에 표면 처리를 하여 표면 요철을 형성하는 공정을 갖는다. 상기 표면 처리된 상기 글래스 표면에 있어서, 상기 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치되고, 상기 볼록부의 상기 글래스 표면의 면적에 차지하는 면적 비율이 0.5∼10％로 되도록 상기 표면 처리가 행해진다. 이 글래스 기판을 이용하여, 상기 글래스 표면과 반대측의 글래스 기판의 주 표면에 반도체 소자가 형성된다. 이에 의해, 디스플레이용 패널이 제작된다.A method of manufacturing a glass substrate for a display, which can make it difficult to generate a charge when the glass substrate is removed from the placement table in a state where the placement table and the glass substrate are in contact with each other, To provide a panel for use.
A manufacturing method of a glass substrate for display has a step of manufacturing a glass substrate and a step of forming a surface unevenness by subjecting the surface of one of the main surfaces of the glass substrate to surface treatment. A convex portion having a height of 1 nm or more from the surface roughness center plane of the surface irregularities is dispersed and provided on the surface of the glass surface subjected to the surface treatment and the area ratio of the convex portion to the surface area of the glass is 0.5 to 10% The above-mentioned surface treatment is performed. By using this glass substrate, a semiconductor element is formed on the main surface of the glass substrate opposite to the glass surface. Thus, a display panel is manufactured.

Description

디스플레이용 글래스 기판의 제조 방법, 글래스 기판 및 디스플레이용 패널 {METHOD FOR MAKING GLASS SUBSTRATE FOR DISPLAY, GLASS SUBSTRATE AND DISPLAY PANEL}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method of manufacturing a glass substrate for a display, a glass substrate,

본 발명은, 액정 디스플레이, 플라즈마 디스플레이, 유기 EL 디스플레이 등의 플랫 패널 디스플레이에 이용하는 디스플레이용 글래스 기판의 제조 방법, 글래스 기판 및 디스플레이용 패널에 관한 것이다.The present invention relates to a method of manufacturing a glass substrate for a display used for a flat panel display such as a liquid crystal display, a plasma display, and an organic EL display, and a glass substrate and a display panel.

종래부터, 표시용 패널로서 이용되는 액정 디스플레이 패널, 플라즈마 디스플레이 패널, 혹은 유기 EL 디스플레이 패널 등을 이용한 플랫 패널 디스플레이의 제조에서는, 노광 장치를 이용하여 포토리소그래피에 의해 정밀한 박막 패턴이 글래스 기판 상에 형성된다.Conventionally, in the production of a flat panel display using a liquid crystal display panel, a plasma display panel, an organic EL display panel, or the like, which is used as a display panel, an accurate thin film pattern is formed on a glass substrate by photolithography using an exposure apparatus do.

이들 플랫 패널 디스플레이에 사용되는 디스플레이 패널은, 제조 라인에 글래스 기판을 투입 후, 반송, 성막, 포토리소그래피, 에칭, 도핑, 혹은 배선 등의 각 처리를 거쳐서 제조된다. 각 처리에서는, 다양한 요인에 의해, 글래스 기판을 포함한 패널은 대전되기 쉬운 환경에 놓인다. 예를 들면, 글래스 기판을 제조 라인에 투입할 때, 합지(合紙)를 사이에 두고 적층된 복수의 글래스 기판 중으로부터, 합지를 박리 제거하여 글래스 기판을 1매씩 취출한다. 이때 글래스 기판은 합지의 제거시에 대전되기 쉽다. 또한, 성막 등을 위해 반도체 제조 장치를 이용하는 경우, 글래스 기판을 재치(載置) 테이블에 얹고 성막을 행한다. 이때, 글래스 기판에는 기류에 의한 대전이나 접촉 대전이나 박리 대전이 발생하기 쉽다. 박리 대전은, 재치 테이블에 밀착시킨 글래스 기판을 재치 테이블로부터 제거하는 경우에 발생하는 대전이다.The display panel used in these flat panel displays is manufactured by putting a glass substrate into a manufacturing line and then carrying out various processes such as transportation, film formation, photolithography, etching, doping, and wiring. In each processing, the panel including the glass substrate is placed in an environment where it is likely to be charged by various factors. For example, when a glass substrate is put into a production line, the glass substrate is peeled off from a plurality of glass substrates stacked with interposing paper therebetween, and the glass substrates are taken out one by one. At this time, the glass substrate is liable to be charged at the time of removing the laminate. When a semiconductor manufacturing apparatus is used for film formation or the like, a glass substrate is placed on a placement table to perform film formation. At this time, the glass substrate is liable to cause charging by air current, contact charging, and peeling charging. The peeling electrification is a charge generated when the glass substrate adhered to the placement table is removed from the placement table.

이러한 대전은 각종 문제를 야기시키므로, 가능한 한 대전되지 않는 것이 바람직하다. 예를 들면, 글래스 기판 상에 TFT(Thin Film Transistor) 및 배선 패턴이 형성되는 경우, 대전에 의해 먼지나 티끌 등의 이물질이 글래스 기판이나 배선 패턴에 부착됨으로써 배선 패턴의 결손, 박리가 발생하는 경우가 있다. 또한 축적된 전하의 방전에 의해 TFT의 파괴 등이 발생하는 경우가 있다. 또한, 상기 대전에 의해 글래스 기판이 재치 테이블에 부착되는 경우가 있어, 재치 테이블로부터 제거할 때 글래스 기판이 깨지는 경우도 있다.Since such a charging causes various problems, it is preferable that the charging is not possible as much as possible. For example, when a TFT (Thin Film Transistor) and a wiring pattern are formed on a glass substrate, foreign matter such as dust or dirt is adhered to the glass substrate or the wiring pattern by electrification, thereby causing defects and peeling of the wiring pattern . In addition, there is a case where the TFT is broken or the like due to the accumulated electric charge discharge. In addition, the glass substrate may be adhered to the placement table by the charging, and the glass substrate may be broken when removed from the placement table.

이러한 상황하에서, 이온화 장치를 이용하여, 대전된 글래스 기판의 제전(除電)을 행하는 방법이 알려져 있다(특허문헌 1). 또한, 노광 장치에 있어서, 처리 기판(글래스 기판)을 재치하는 스테이지의 표면이 1∼100㎛의 표면 거칠기를 갖는 노광 장치도 알려져 있다(특허문헌 2).Under such circumstances, a method of performing charge elimination of a charged glass substrate by using an ionization apparatus is known (Patent Document 1). Further, in an exposure apparatus, an exposure apparatus in which the surface of a stage on which a process substrate (glass substrate) is mounted has a surface roughness of 1 to 100 mu m is known (Patent Document 2).

이에 대해, 접촉 상태로부터 글래스 기판을 박리하였을 때에 발생하는 대전을 억제할 수 있는 디스플레이용 글래스 기판이 알려져 있다(특허문헌 3). 구체적으로는, 상기 글래스 기판은, 판 두께가 0.3∼6㎜인 디스플레이용 글래스 기판이며, 측정 길이를 200㎜로 하고, 컷오프값을 0.8∼25㎜로 하는 위상 보상 2RC 대역 필터를 이용한 촉침식(觸針式) 표면 거칠기 측정기에 의해 측정되는 WCA(여파 중심선 굴곡)의 평균값이 0.03∼0.5㎛이다. 상기 글래스 기판은, 재치 테이블과의 사이의 접촉 면적을 저감하고, 또한 대전을 억제할 수 있다고 되어 있다.On the other hand, there is known a glass substrate for display capable of suppressing a charge generated when a glass substrate is peeled from a contact state (Patent Document 3). Specifically, the glass substrate is a glass substrate for a display having a thickness of 0.3 to 6 mm, and is a touch-sensitive type using a phase-compensating 2RC band filter having a measurement length of 200 mm and a cutoff value of 0.8 to 25 mm The average value of W CA (centerline curvature of wave) measured by the surface roughness tester is 0.03 to 0.5 μm. It is said that the glass substrate can reduce the contact area between the glass substrate and the mounting table and also suppress the charging.

또한, 산술 평균 거칠기 Ra가 0.3∼1.5㎚로 되도록 글래스 표면을 화학 처리하는 것도 알려져 있다(특허문헌 4). 구체적으로는, 글래스 기판의 산술 평균 거칠기 Ra를 0.3∼1.5㎚로 함으로써, 글래스 기판과 재치 테이블과의 사이의 접촉 면적을 감소시킬 수 있고, 그 결과, 대전량을 저감시킬 수 있다고 되어 있다.It is also known to chemically treat the surface of the glass so that the arithmetic average roughness Ra is 0.3 to 1.5 nm (Patent Document 4). Specifically, by setting the arithmetic average roughness Ra of the glass substrate to 0.3 to 1.5 nm, it is possible to reduce the contact area between the glass substrate and the table, and as a result, the amount of charge can be reduced.

일본 특허 출원 공개 제2009-64950호 공보Japanese Patent Application Laid-Open No. 2009-64950 일본 특허 출원 공개 제2007-322630호 공보Japanese Patent Application Laid-Open No. 2007-322630 일본 특허 출원 공개 제2002-72922호 공보Japanese Patent Application Laid-Open No. 2002-72922 일본 특허 출원 공개 제2010-275167호 공보Japanese Patent Application Laid-Open No. 2010-275167

그러나 글래스 기판의 글래스 표면에 표면 요철을 형성하기 위해, 상기 WCA(여파 중심선 굴곡)의 평균값을 0.03∼0.5㎛로 해도, 또한 산술 평균 거칠기 Ra가 0.3∼1.5㎚로 되도록 글래스 표면을 화학 처리해도, 대전 방지의 효과를 충분히 얻을 수 없는 경우가 있다. 특히, 선폭이나 피치가 좁은 배선 패턴과 함께 이용되는 고정밀ㆍ고해상도 디스플레이용, 예를 들면 산화물 반도체나 저온 폴리실리콘 반도체가 형성되는 글래스 기판에 대해, 종래의 상기 파라미터를 이용한 관리에서는, 고정밀ㆍ고해상도 디스플레이용 글래스 기판의 품질 요구에 응하는 것은 충분하지 않았다. 예를 들면, 고정밀ㆍ고해상도 디스플레이용 글래스 기판에서는, 형성되는 배선 패턴에 미소 결함이 발생한 것만으로 디스플레이로서 부적절하게 된다. 또한, 배선 패턴의 선폭이나 배선 패턴의 피치 간격이 좁으면, 대전에 기인한 방전에 의해, 가령 낮은 레벨의 방전이라도, 반도체 소자의 정전 파괴(靜電破壞)가 발생하기 쉽다고 하는 문제도 있다.However, even if the average value of W CA (center line curvature of wave) is 0.03 to 0.5 mu m and the glass surface is chemically treated so that the arithmetic average roughness Ra is 0.3 to 1.5 nm in order to form surface irregularities on the glass surface of the glass substrate , The effect of preventing electrification may not be sufficiently obtained. Particularly, in the conventional management using a glass substrate on which a high-definition and high-resolution display, for example, an oxide semiconductor or a low-temperature polysilicon semiconductor is formed, used with a wiring pattern having a narrow line width or pitch, It has not been sufficient to meet the quality requirement of the glass substrate for use. For example, in a glass substrate for a high-definition / high-resolution display, only minute defects are generated in a wiring pattern to be formed, which is inappropriate as a display. Further, if the line width of the wiring pattern or the pitch interval of the wiring pattern is narrow, there is a problem that electrostatic breakdown of the semiconductor element is liable to occur due to discharge due to electrification, even at low level discharge.

따라서, 본 발명은, 글래스 기판의 이동이나 반송시의 대전을 억제할 수 있고, 또한 반도체 제조 장치에 있어서 재치 테이블과 글래스 기판이 접촉한 상태에서 글래스 기판을 재치 테이블로부터 제거할 때, 이 제거시에 대전을 발생시키기 어렵게 할 수 있는 디스플레이용 글래스 기판의 제조 방법 및 글래스 기판, 또한 이 글래스 기판을 이용한 디스플레이용 패널을 제공하는 것을 목적으로 한다.Therefore, it is an object of the present invention to provide a semiconductor manufacturing apparatus capable of suppressing the charging during movement or transportation of a glass substrate, and also, when the glass substrate is removed from the placement table in a state where the placement table and the glass substrate are in contact with each other, And it is an object of the present invention to provide a method of manufacturing a glass substrate for a display and a display panel using the glass substrate.

본 발명의 일 양태는, 반도체 소자가 형성되는 디스플레이용 글래스 기판의 제조 방법이다. 그 제조 방법은,One aspect of the present invention is a method of manufacturing a glass substrate for display in which a semiconductor element is formed. The production method thereof comprises:

글래스 기판을 제작하는 공정과,A step of manufacturing a glass substrate,

상기 글래스 기판의 주 표면 중 한쪽의 글래스 표면에 표면 처리를 하여 표면 요철을 형성하는 공정을 갖는다.And a step of surface-treating the surface of one of the main surfaces of the glass substrate to form surface irregularities.

상기 표면 처리된 상기 글래스 표면에 있어서, 상기 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치되고, 상기 볼록부의 상기 글래스 표면의 면적에 차지하는 면적 비율이 0.5∼10％로 되도록 상기 표면 처리가 행해진다.A convex portion having a height of 1 nm or more from the surface roughness center plane of the surface irregularities is dispersed and provided on the surface of the glass surface subjected to the surface treatment and the area ratio of the convex portion to the surface area of the glass is 0.5 to 10% The above-mentioned surface treatment is performed.

그때, 상기 표면 요철에 있어서의 Rz(Rz는, 원자간력 현미경에 의해 측정되는 표면 요철의 최대 높이임)는, 2(㎚) 이상인 것이 바람직하다. 보다 바람직하게는, 3㎚ 이상이다.At that time, Rz (Rz is the maximum height of the surface irregularities measured by the atomic force microscope) in the surface irregularities is preferably 2 (nm) or more. More preferably, it is 3 nm or more.

또한, 상기 면적 비율이 0.75∼7.0％인 것이 바람직하고, 1.2∼4.0％인 것이 보다 바람직하다.The area ratio is preferably 0.75 to 7.0%, more preferably 1.2 to 4.0%.

또한, 상기 표면 처리는, 플라즈마를 이용한 드라이 에칭 처리인 것이 바람직하다.The surface treatment is preferably a dry etching treatment using plasma.

또한, 상기 글래스 기판은, 반도체 소자 형성용 글래스 기판인 것이 바람직하다. 특히, 상기 반도체 소자 형성용 글래스 기판의, 상기 글래스 표면과 반대측의 주 표면은, 저온 폴리실리콘 반도체 혹은 산화물 반도체가 형성되는 면인 것이 바람직하다.It is preferable that the glass substrate is a glass substrate for forming a semiconductor element. Particularly, it is preferable that the main surface of the glass substrate for forming a semiconductor element opposite to the glass surface is a surface on which a low-temperature polysilicon semiconductor or an oxide semiconductor is formed.

본 발명의 일 양태는, 글래스 기판이다. 그 글래스 기판의 주 표면 중 한쪽의 글래스 표면에는, 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치되어 있다. 상기 볼록부의 상기 글래스 표면의 면적에 차지하는 면적 비율은 0.5∼10％이고, 상기 글래스 기판의 주 표면 중 상기 한쪽의 글래스 표면과 반대측의 다른 쪽의 글래스 표면은 디바이스면으로서 이용된다.One aspect of the present invention is a glass substrate. Convex portions having a height of 1 nm or more from the surface roughness central surface of the surface irregularities are dispersed and provided on one glass surface of the main surface of the glass substrate. The area ratio of the convex portion to the area of the glass surface is 0.5 to 10%, and the other glass surface on the opposite side of the glass surface of the main surface of the glass substrate is used as the device surface.

상기 글래스 기판은, 상기 다른 쪽의 글래스 표면에 반도체 소자가 형성되는 것이 바람직하다. 그때, 상기 다른 쪽의 글래스 표면은, 저온 폴리실리콘 반도체 혹은 산화물 반도체가 형성되는 면인 것이 바람직하다. 또한, 상기 글래스 기판은, 상기 다른 쪽의 글래스 표면에, 막 두께가 20㎛ 미만인 게이트 절연막을 구비하는 박막 트랜지스터가 형성된다.The glass substrate preferably has a semiconductor element formed on the other glass surface. At this time, it is preferable that the other glass surface is a surface on which a low-temperature polysilicon semiconductor or an oxide semiconductor is formed. Further, the glass substrate is formed with a thin film transistor having a gate insulating film with a film thickness of less than 20 mu m on the other glass surface.

본 발명의 일 양태는, 글래스 기판에 반도체 소자가 형성된 디스플레이용 패널이다. 그 디스플레이용 패널의 글래스 기판에는, 제1 주 표면과 제2 주 표면을 갖는다.One aspect of the present invention is a display panel in which a semiconductor element is formed on a glass substrate. The glass substrate of the display panel has a first main surface and a second main surface.

상기 제1 주 표면은, 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치된 글래스 표면이며, 상기 볼록부의 상기 글래스 표면의 면적에 차지하는 면적 비율이 0.5∼10％인 글래스 표면을 갖는다.Wherein the first main surface is a glass surface provided with a convex portion having a height of 1 nm or more from the center of the surface roughness of the surface irregularities dispersedly and the ratio of the area of the convex portion to the area of the glass surface is 0.5-10% Respectively.

상기 제2 주 표면은, 상기 제1 주 표면과 반대측에 있고, 반도체 소자가 형성되어 있다.The second main surface is on the opposite side of the first main surface, and a semiconductor element is formed.

전술한 양태의 디스플레이용 글래스 기판의 제조 방법 및 글래스 기판, 디스플레이용 패널에 따르면, 글래스 기판의 이동이나 반송시의 대전을 억제할 수 있다. 또한, 반도체 제조 장치에 있어서, 재치 테이블과 글래스 기판이 접촉한 상태에서 글래스 기판을 재치 테이블로부터 제거할 때, 이 제거시에 대전을 발생시키기 어렵게 할 수 있다. 또한, 디스플레이용 패널에 형성되는 반도체 소자의 정전 파괴도 억제될 수 있다.According to the manufacturing method of the glass substrate for display and the glass substrate and the display panel of the above-described aspect, it is possible to suppress the charging during movement and transportation of the glass substrate. Further, in the semiconductor manufacturing apparatus, when the glass substrate is removed from the placement table in a state in which the placement table and the glass substrate are in contact with each other, it is possible to make it difficult to generate a charge during the removal. In addition, electrostatic breakdown of the semiconductor device formed on the display panel can be suppressed.

도 1은 본 실시 형태의 글래스 기판의 단면도.
도 2의 (a)는 글래스 표면의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부의 영역을 설명하는 도면, 도 2의 (b)는 Rz를 설명하는 도면.
도 3a는 원자간력 현미경을 이용하여 계측된 글래스 기판의 표면 프로파일 형상의 일례와 그 표면 요철의 히스토그램을 나타내는 도면.
도 3b는 도 3a에 나타내는 분포에 있어서, 높이 0㎚ 이상의 볼록부의 분포와 히스토그램을 나타내는 도면.
도 3c는 도 3a에 나타내는 분포에 있어서, 높이 1㎚ 이상의 볼록부의 분포와 히스토그램을 나타내는 도면.
도 3d는 도 3a에 나타내는 분포에 있어서, 높이 1.5㎚ 이상의 볼록부의 분포와 히스토그램을 나타내는 도면.
도 4의 (a), (b)는 글래스 표면의 표면 요철의 예를 도시하는 도면.
도 5는 본 실시 형태의 글래스 기판을 제조하는 방법의 플로우를 나타내는 도면.
도 6은 도 5에 나타내는 방법에서 이용하는 에칭 장치의 일례를 설명하는 도면.
도 7은 도 5에 나타내는 방법에서 이용하는 에칭 장치의 다른 예를 설명하는 도면.
도 8은 실험예에서 행하는 대전 실험을 설명하는 도면.1 is a cross-sectional view of a glass substrate of this embodiment.
Fig. 2 (a) is a view for explaining a region of a convex portion having a height of 1 nm or more from the surface roughness center plane of the glass surface, and Fig. 2 (b) is a view for explaining Rz.
3A is a view showing an example of a surface profile shape of a glass substrate measured using an atomic force microscope and a histogram of surface irregularities thereof.
Fig. 3B is a diagram showing a distribution and a histogram of convex portions having a height of 0 nm or more in the distribution shown in Fig. 3A. Fig.
Fig. 3C is a diagram showing the distribution and the histogram of convex portions having a height of 1 nm or more in the distribution shown in Fig. 3A. Fig.
Fig. 3D is a diagram showing a distribution and a histogram of convex portions having a height of 1.5 nm or more in the distribution shown in Fig. 3A. Fig.
4 (a) and 4 (b) are diagrams showing examples of the surface irregularities of the glass surface.
5 is a view showing a flow of a method of manufacturing a glass substrate according to the present embodiment.
Fig. 6 is a view for explaining an example of an etching apparatus used in the method shown in Fig. 5; Fig.
FIG. 7 is a view for explaining another example of an etching apparatus used in the method shown in FIG. 5; FIG.
8 is a view for explaining a charging test performed in an experimental example;

이하, 본 발명의 디스플레이용 글래스 기판의 제조 방법, 글래스 기판 및 디스플레이용 패널에 대해 본 실시 형태에 기초하여 상세하게 설명한다.Hereinafter, a manufacturing method of a glass substrate for a display, a glass substrate and a display panel according to the present invention will be described in detail with reference to the embodiments.

본 발명에 있어서의 글래스 표면의 표면 요철은, 원자간력 현미경(ParkSystems사에서 제조한, 모델 XE-100)이, 적절한 교정이 된 상태에서 논콘택트 모드에서 계측된 것을 말한다. 또한, 계측에서는, 산술 평균 거칠기 Ra가 1㎚ 미만과 같은 면 거칠기가 작은 표면을 측정하기 위해, 원자간력 현미경이 조정된다.The surface irregularities of the glass surface in the present invention are those measured in a non-contact mode under the condition that an atomic force microscope (model XE-100 manufactured by ParkSystems) is properly calibrated. Further, in the measurement, the atomic force microscope is adjusted in order to measure a surface with a small surface roughness such as an arithmetic average roughness Ra of less than 1 nm.

계측 조건으로서는,As measurement conditions,

ㆍ스캔 에어리어는 사방 1㎛,The scan area is 1 占 퐉 in each direction,

ㆍ스캔레이트는 0.8㎐,ㆍ The scan rate is 0.8Hz,

ㆍ서보 게인은 1.5,ㆍ Servo gain is 1.5,

ㆍ샘플링은 256포인트×256포인트,Sampling is 256 points x 256 points,

ㆍ세트 포인트는 자동 설정(수동 설정이라도 좋음)이다.• The set point is an automatic setting (manual setting is also acceptable).

도 1은 본 실시 형태의 디스플레이 글래스 기판의 제조 방법에 의해 제조되는 글래스 기판(10)의 단면도이다.1 is a cross-sectional view of a glass substrate 10 manufactured by a manufacturing method of a display glass substrate according to the present embodiment.

글래스 기판(10)은, 액정 디스플레이 패널, 플라즈마 디스플레이 패널, 유기 EL 디스플레이 패널 등의 플랫 패널 디스플레이에 이용된다. 글래스 기판(10)은 또한, 태양 전지 패널의 글래스 기판으로서 이용할 수도 있다. 예를 들면, 두께가 0.1∼0.8㎜이고, 사이즈가 550㎜×650㎜∼2200㎜×2500㎜인 글래스 기판이다. 글래스 기판에는, 글래스 기판의 제조 후, 글래스 기판의 주 표면에 반도체 소자가 형성된다. 글래스 기판(10)의 한쪽의 글래스 표면(12)은, TFT 등의 반도체 소자를 형성하는 면(반도체 소자 형성면)이며, 저온 폴리실리콘 박막이나 ITO(Indium Thin Oxide) 박막 등의 복수층의 박막을 형성하는 반도체 소자 형성면(저온 폴리실리콘 반도체 혹은 산화물 반도체가 형성되는 면)이다. TFT에는, 예를 들면 막 두께가 20㎛ 미만인 게이트 절연막을 구비하는 것이 포함된다. 고정밀ㆍ고해상도를 위한 디스플레이용 패널에서는, 게이트 절연막은, 예를 들면 5㎛ 이상 20㎛ 미만으로 형성된다. 또한, 이러한 막 두께의 게이트 절연막을 구비하는 TFT에서는, 게이트 절연막 외에, 반도체 소자를 형성하는 각 층의 막 두께도 얇게 형성되어 있다. 따라서, 글래스 표면(12)에서는, Ra(산술 평균 거칠기 : JIS B0601 : 2001)가 0.2(㎚) 이하로 억제되어 매우 매끄러운 면으로 되어 있다.The glass substrate 10 is used for a flat panel display such as a liquid crystal display panel, a plasma display panel, and an organic EL display panel. The glass substrate 10 may also be used as a glass substrate for a solar cell panel. For example, it is a glass substrate having a thickness of 0.1 to 0.8 mm and a size of 550 mm x 650 mm to 2200 mm x 2500 mm. After the production of the glass substrate, the semiconductor element is formed on the main surface of the glass substrate. One glass surface 12 of the glass substrate 10 is a surface (semiconductor element formation surface) on which semiconductor elements such as TFTs are formed (semiconductor element formation surface) and is a thin film of a plurality of layers such as a low temperature polysilicon thin film or an ITO (Indium Thin Oxide) (A surface on which a low-temperature polysilicon semiconductor or an oxide semiconductor is formed). The TFT includes, for example, a TFT having a gate insulating film with a film thickness of less than 20 mu m. In a display panel for high precision and high resolution, the gate insulating film is formed to be, for example, 5 占 퐉 or more and less than 20 占 퐉. Further, in the TFT having the gate insulating film of such a film thickness, in addition to the gate insulating film, the film thickness of each layer forming the semiconductor element is also formed thin. Therefore, on the glass surface 12, Ra (arithmetic mean roughness: JIS B0601: 2001) is suppressed to 0.2 (nm) or less and the surface is extremely smooth.

한편, 글래스 표면(12)과 반대측이며, 글래스 표면(12)에 대향하는 글래스 표면(14)은, 에칭에 의해 조면화(粗面化) 처리면으로 되어 있다. 구체적으로는, 글래스 표면(14)의 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치되고, 또한 그 볼록부의 글래스 표면(14)의 전체 면적에 차지하는 면적 비율이 0.5∼10％로 되어 있다. 또한, 본 실시 형태에서는, 에칭 처리에 의해 표면 요철이 형성되지만, 에칭 처리에 한정되지 않는다. 표면 요철을 형성할 수 있는 표면 처리이면 된다. 표면 처리에는, 에칭 처리 외에, 테이프 연마, 브러시 연마, 지립(砥粒) 연마, CMP(Chemical Mechanical Polishing) 등의 물리 연마가 포함된다.On the other hand, the glass surface 14 opposite to the glass surface 12 and opposed to the glass surface 12 is a roughened surface by etching. Concretely, a convex portion having a height of 1 nm or more from the center of the surface roughness of the surface irregularities of the glass surface 14 is dispersed and provided, and the area ratio of the convex portion to the entire surface area of the glass surface 14 is 0.5 - 10%. In the present embodiment, the surface irregularities are formed by the etching treatment, but are not limited to the etching treatment. A surface treatment capable of forming surface irregularities can be used. In addition to the etching treatment, the surface treatment includes physical polishing such as tape polishing, brush polishing, abrasive grain polishing, and CMP (Chemical Mechanical Polishing).

도 2의 (a)는, 글래스 표면(14)의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 글래스 표면(14)에 형성되는 볼록부의 영역을 1차원 표시로 설명하는 도면이고, 도 2의 (b)는 Rz를 1차원 표시로 설명하는 도면이다. 도 2의 (a), (b)에서는, 표면 프로파일 형상이 1차원 표시로 나타내어져 있고, 면 거칠기 중심면은 평균 기준선 m으로 나타내어져 있다.2 (a) is a view for explaining a region of the convex portion formed on the glass surface 14 having a height of 1 nm or more from the surface roughness center plane of the glass surface 14 in one-dimensional display, and FIG. 2 b) is a diagram for explaining Rz in one-dimensional display. 2 (a) and 2 (b), the surface profile shape is represented by a one-dimensional display, and the surface roughness center plane is represented by an average reference line m.

도 2의 (a)에서는, 글래스 표면의 면 거칠기 중심면(도면에서는 평균 기준선 m에 대응)으로부터 1㎚ 이상의 높이를 갖는 볼록부(사선의 영역)의 영역을 영역 Z로 나타내고 있다. 여기서, 글래스 표면의 면 거칠기 중심면이라 함은, 이 중심면을 기준으로 하는 상기 표면 프로파일 형상(2차원의 표면 프로파일 형상)의 각 위치에서의 높이(높은 경우는 플러스, 낮은 경우는 마이너스)를 합계(혹은 적분)하였을 때, 합계값(적분값)이 0으로 되는 높이에 위치하는 평면을 말한다.2 (a), a region of a convex portion (hatched region) having a height of 1 nm or more from the surface roughness center plane (corresponding to the average reference line m in the drawing) of the glass surface is represented by the region Z. Here, the surface roughness center plane of the glass surface refers to the height (positive or negative when the height is high, or minus when the height is high) at each position of the surface profile shape (two-dimensional surface profile shape) Refers to a plane located at a height where the total value (integral value) becomes zero when the sum (or integral) is obtained.

또한, Rz는, 표면 프로파일 형상 중에서, 글래스 표면(14)의 표면 요철의 면 거칠기 중심면(도면에서는 평균 기준선 m)에 대한 최대 피크 높이를 Rp로 정하고, 최대 곡부 깊이를 Rv로 정하였을 때, Rp와 Rv의 합계값, 즉, Rp＋Rv를 말한다. 또한, Rz는, JIS B 0601:2001에 정의되어 있다.Rz is defined as the maximum peak height of the surface profile shape with respect to the surface roughness center plane (the average reference line m in the drawing) of the surface irregularities of the glass surface 14 and the maximum curvature depth is defined as Rv, The sum of Rp and Rv, that is, Rp + Rv. Rz is defined in JIS B 0601: 2001.

도 3a∼도 3d를 이용하여, 면적 비율의 측정 방법을 설명한다.3A to 3D, a method of measuring the area ratio will be described.

도 3a는, 상기 원자간력 현미경을 이용하여 계측한 1㎛×1㎛(256포인트×256포인트)의 사이즈의 표면 프로파일 형상의 일례와 그 표면 요철의 히스토그램을 나타내는 도면이다. 높이 0㎚의 위치가 글래스 표면의 면 거칠기 중심면의 위치이다. 도 3b∼도 3d는 각각, 글래스 표면의 면 거칠기 중심면으로부터 0㎚ 이상, 1㎚ 이상 및 1.5㎚ 이상의 높이를 갖는 볼록부가 분산되는 분포와 히스토그램을 나타내고 있다. 도 3b∼도 3d에서는, 높이 0㎚ 이상의 볼록부, 높이 1.0㎚ 이상의 볼록부, 높이 1.5㎚ 이상의 볼록부의 각각이 백색으로 나타내어져 있다. 볼록부의 높이가 0㎚, 1㎚, 1.5㎚ 이상의 면적은, 산출되는 히스토그램으로부터, 0㎚, 1㎚, 1.5㎚의 높이에서 슬라이스를 행하고, 0㎚, 1㎚, 1.5㎚ 이상의 화상 중의 화소수를 카운트함으로써 각 볼록부의 면적이 구해진다.3A shows an example of a surface profile shape having a size of 1 mu m x 1 mu m (256 points x 256 points) measured using the above-mentioned atomic force microscope and a histogram of the surface irregularities thereof. The position of 0 nm in height is the position of the surface roughness center plane of the glass surface. 3B to 3D each show a histogram and distribution in which convex portions having a height of 0 nm or more, 1 nm or more and 1.5 nm or more are dispersed from the surface roughness central plane of the glass surface. 3B to 3D, convex portions having a height of 0 nm or more, convex portions having a height of 1.0 nm or more, and convex portions having a height of 1.5 nm or more are shown in white. The slice is performed at a height of 0 nm, 1 nm and 1.5 nm from the calculated histogram, and the number of pixels in the image of 0 nm, 1 nm, 1.5 nm or more The area of each convex portion is obtained by counting.

본 실시 형태의 글래스 기판에서는, 도 3c에 나타내는 백색 영역으로 나타내어진 높이가 1㎚ 이상인, 글래스 표면(14)의 전체 영역에 포함되는 볼록부가, 글래스 표면(14) 전체 영역에 차지하는 면적 비율이 0.5∼10％의 범위 내에 있다. 도 3d에서는, 백색 영역은 0.5％ 미만으로, 1.5㎚ 이상의 높이의 볼록부의 영역이 작은 것을 알 수 있다.In the glass substrate according to the present embodiment, the convex portion included in the entire region of the glass surface 14 having a height of 1 nm or more represented by the white region shown in Fig. 3C and the area ratio occupied in the entire region of the glass surface 14 is 0.5 To 10%. In Fig. 3D, the white region is less than 0.5%, and the region of the convex portion having a height of 1.5 nm or more is small.

전술한 바와 같이, 높이가 1㎚ 이상인 볼록부의 글래스 표면(14)의 면적에 차지하는 면적 비율을 0.5∼10％로 하는 것은, 이하의 이유에 의한다. 전하의 이동은, 물체와 물체 사이의 거리, 예를 들면 글래스 기판과, 재치 테이블 등의 지지체와의 거리가 어느 정도 이하, 예를 들면 1㎚ 이하, 0.2∼0.8㎚ 정도에서 발생한다고 일컬어지고 있다.As described above, the ratio of the area occupied by the convex portion having a height of 1 nm or more to the area of the glass surface 14 is 0.5 to 10% for the following reason. It is said that the movement of electric charge occurs at a distance between an object and an object, for example, a distance between a glass substrate and a support such as a table, to some extent, for example, 1 nm or less and 0.2 to 0.8 nm or so .

이로 인해, 본 발명자는, 글래스 표면(14)의 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부에 주목하고 있다. 이때, 1㎚ 이상의 높이를 갖는 볼록부의 글래스 표면(14)의 면적에 차지하는 면적 비율이 0.5％ 이상으로 되어 있는 것이, 대전을 발생시키지 않는 점에서 유효한 것을 발견하였다. 면적 비율이 0.5％ 미만인 경우에는, 글래스 기판을 재치 테이블에 재치하였을 때, 또는 재치하여 글래스 기판을 흡착하였을 때에, 글래스 기판의 표면 요철의 볼록부의 주위의 부분과 재치 테이블의 표면 사이에 있어서, 볼록부가 글래스 기판을 지지할 수 없고, 글래스 기판과 재치 테이블의 표면의 거리를 충분히 유지할 수 없어, 대전을 일으켜 버린다고 생각된다. 한편, 면적 비율이 10％를 초과하는 경우, 상기 볼록부와 재치 테이블 사이의 접촉 부분의 면적이 많아지므로 최대 대전량이 증가한다. 또한, 면적 비율이 10％를 초과하도록 에칭을 행하는 경우, 글래스 표면(14)의 표면 요철을 목표대로 조정하는 것은 어렵고, 표면 품질을 확보할 수 없어, 글래스 표면(14)에 흠집 결함을 만들기 쉽다. 예를 들면, 잠재적인 미소 흠집이, 표면 처리에 의해 증폭되어, 흠집 결함으로 될 우려가 있다. 따라서, 상기 면적 비율은 0.5∼10％이고, 상기 면적 비율은 0.75∼7.0％인 것이 바람직하고, 1.2∼4.0％인 것이 보다 바람직하다.For this reason, the present inventors pay attention to convex portions having a height of 1 nm or more from the surface roughness central surface of the surface irregularities of the glass surface 14. At this time, it has been found that the ratio of the area occupied by the convex portion having a height of 1 nm or more to the area of the glass surface 14 is 0.5% or more, which is effective in that no charging occurs. When the area ratio is less than 0.5%, when the glass substrate is placed on the mounting table, or when the glass substrate is placed on the mounting table, a convex portion is formed between the portion around the convex portion of the surface unevenness of the glass substrate and the surface of the mounting table, The additional glass substrate can not be supported, and the distance between the surface of the glass substrate and the mounting table can not be maintained sufficiently, which is considered to cause electrification. On the other hand, when the area ratio exceeds 10%, the area of the contact portion between the convex portion and the placement table becomes large, so that the maximum charge amount increases. When the etching is performed so that the area ratio exceeds 10%, it is difficult to adjust the surface irregularities of the glass surface 14 to the target, the surface quality can not be secured, and scratch defects can be easily formed on the glass surface 14 . For example, potential micro-scratches may be amplified by surface treatment, resulting in scratch defects. Therefore, the area ratio is preferably 0.5 to 10%, and the area ratio is preferably 0.75 to 7.0%, more preferably 1.2 to 4.0%.

한편, Rz는 2㎚ 이상인 것이, 대전을 억제하는 면에서 바람직하다. Rz는 3㎚ 이상인 것이 대전을 억제하는 면에서 보다 바람직하다. 그러나 Rz는 소정값을 초과하면, 글래스 기판의 면 강도가 크게 저하되고, 또한 표면 요철이 커져 상기 흠집 결함이 발생하기 쉬워진다.On the other hand, Rz is preferably 2 nm or more in terms of suppressing charging. It is more preferable that Rz is 3 nm or more in terms of suppressing electrification. However, when Rz exceeds the predetermined value, the surface strength of the glass substrate is significantly lowered, and the irregularities on the surface become large, and the scratches are liable to occur.

종래의 글래스 기판에서는, 박리 대전을 억제하기 위해 Ra를 0.3∼1.5㎚로 하지만, 이 Ra를 0.3∼1.5㎚로 해도, 본 실시 형태에 있어서의 상기 볼록부의 글래스 표면의 면적에 차지하는 면적 비율은 0.5∼10％로 되지 않는다. 또한, 상기 면적 비율을 0.5∼10％로 해도 Ra는 반드시 0.3∼1.5㎚로 되는 것은 아니다. 즉, Ra와 상기 면적 비율은 서로 관계없는 파라미터이다.In the conventional glass substrate, the Ra is set to 0.3 to 1.5 nm in order to suppress the peeling electrification. Even if the Ra is set to 0.3 to 1.5 nm, the area ratio of the convex portion to the glass surface area in the present embodiment is 0.5 To 10%. Even if the area ratio is 0.5 to 10%, Ra is not necessarily 0.3 to 1.5 nm. That is, Ra and the area ratio are parameters independent of each other.

본 실시 형태에서는, 예를 들면, 글래스 기판(10)의 대전 혹은 그 대전량을 억제하기 위해, 글래스 표면(14)에 있어서 높이가 1㎚ 이상으로 되는 볼록부의 면적 비율을 0.5∼10％로 한다. 이로 인해, 글래스 표면(14)에는 표면 요철을 조면화 처리에 의해 다수 형성시키게 된다. 따라서, 글래스 기판(10)의 대전 혹은 대전량을 억제하는 경우, 글래스 표면(14)의 Ra는 조면화 처리에 의해 일반적으로 커진다고 생각된다. 그러나 이 Ra는, 글래스 표면(14)에 형성하는 표면 요철의 볼록부의 분포에 따라 크게 변화된다. 예를 들면, 볼록부에 있어서의 최대 높이(주위의 오목부로부터의 최대 돌출 높이)가 동일한 도 4의 (a), (b)에 도시하는 2가지 예를 상정한다. 도 4의 (a)에 도시하는 예는, 복수의 볼록부 중, 대부분의 볼록부의 높이가 낮은 높이로 대략 정렬되어 있고, 극히 일부의 볼록부의 높이가 주위의 볼록부에 비해 돌출되어 있는 예이다. 도 4의 (b)에 도시하는 예는, 복수의 볼록부의 대략 전부의 높이가 대략 정렬되어 있는 예이다. 이때, 산술 평균 거칠기 Ra는, Ra2＞Ra1이다. 그리고 도 4의 (a)에 도시하는 예의 쪽이, 도 4의 (b)에 도시하는 예에 비해, 볼록부가 재치 테이블과 접촉하는 면적이 작으므로, 도 4의 (a)에 도시하는 예의 쪽이 글래스 기판(10)의 대전 혹은 대전량을 크게 억제한다. 이로 인해, 도 4의 (a), (b)에 도시하는 예에 따르면, 대전 혹은 대전량을 억제하기 위해서는, 글래스 표면(14)의 Ra가 작은 쪽이 좋은 것이 된다. 이 점은, 상술한 대전 혹은 대전량을 억제하기 위해 글래스 표면(14)의 Ra를 크게 하는 등의 일반적인 생각과 모순되게 된다.In the present embodiment, for example, in order to suppress the electrification or charge of the glass substrate 10, the area ratio of the convex portions having the height of 1 nm or more on the glass surface 14 is set to 0.5 to 10% . As a result, a large number of surface irregularities are formed on the glass surface 14 by roughening treatment. Therefore, when the charge or charge of the glass substrate 10 is suppressed, it is considered that the Ra of the glass surface 14 is generally increased by the roughening treatment. However, this Ra is largely changed in accordance with the distribution of convex portions of the surface irregularities formed on the glass surface 14. For example, assume two examples shown in Figs. 4 (a) and 4 (b) in which the maximum height in the convex portion (the maximum protruding height from the surrounding concave portion) is the same. The example shown in Fig. 4 (a) is an example in which the height of most convex portions of the plurality of convex portions is substantially aligned with the height of the convex portions, and the height of the convex portions is extremely protruded compared to the surrounding convex portions . The example shown in Fig. 4 (b) is an example in which the heights of almost all of the convex portions are substantially aligned. At this time, the arithmetic average roughness Ra is Ra 2 > Ra 1 . 4A is smaller than the area shown in FIG. 4B where the convex portion makes contact with the placement table. Therefore, the example shown in FIG. 4A The amount of charging or charging of the glass substrate 10 is greatly suppressed. Therefore, according to the example shown in Figs. 4A and 4B, in order to suppress the charging or electrification amount, it is preferable that the Ra of the glass surface 14 is small. This point is contradictory to general ideas such as increasing the Ra of the glass surface 14 in order to suppress the above-described charging or electrification amount.

이와 같이, Ra는, 글래스 기판(10)의 대전 혹은 대전량을 억제하기 위한 지표로서 충분하지 않다. 본 실시 형태에서는, 이 점을 고려하여, 글래스 표면(14)에 있어서 높이가 1㎚ 이상인 볼록부의 면적 비율이 0.5∼10％로 되도록, 글래스 표면(14)의 조면화 처리를 행한다.As described above, Ra is not sufficient as an index for suppressing the charging or charging amount of the glass substrate 10. In this embodiment, in consideration of this point, the surface of the glass surface 14 is subjected to the surface roughening treatment so that the ratio of the area of the convex portion having a height of 1 nm or more on the glass surface 14 is 0.5 to 10%.

본 실시 형태의 글래스 기판(10)에서는, 글래스 기판의 대전 혹은 그 대전량이 억제되므로, 반도체 제조 장치를 이용하여 성막 등의 처리를 행하는 글래스 기판에 적절히 이용할 수 있는 것 외에, 글래스 기판에 먼지나 티끌이 부착되지 않는 것이 바람직한 컬러 필터 형성용 글래스 기판에도 적절히 이용할 수 있다.In the glass substrate 10 of the present embodiment, since the charge or charge of the glass substrate is suppressed, it can be suitably used for a glass substrate that performs film deposition or the like by using a semiconductor manufacturing apparatus. In addition, Can be suitably used for a glass substrate for forming a color filter which is preferably not attached.

또한, 본 실시 형태의 글래스 기판(10)은, 전술한 글래스 표면(12)에, 막 두께가 20㎛ 미만인 게이트 절연막을 구비하는 TFT가 형성되는 글래스 기판으로서 적절히 이용된다. 최근의 고정밀ㆍ고해상도 디스플레이용 패널에서는, 절연막을 주로 하여, 반도체 소자에 포함되는 각 층의 막 두께가 얇아지고 있다. 그 배경으로서, 화소 피치를 좁게 하는 것이나, 표시 전환을 빠르게 하는 것의 요구에 응하기 위해, 게이트 절연막을 얇게 하는 것이 요구되고 있는 것을 들 수 있다. 또한, 디스플레이용 패널의 전력 절약화를 위해, 게이트 전압이 작아도 되는 관점에서도, 게이트 절연막의 막 두께는 얇아지고 있다. 고정밀ㆍ고해상도 패널에 있어서의 이러한 박막화의 일례로서, 게이트 절연막의 막 두께를 20㎚ 미만으로 하는 것이 행해지고 있다. 게이트 절연막의 막 두께는, 종래는 70∼100㎚ 정도였던 것이, 최근에는 50㎚, 나아가서는 20㎚로 되고 있다. 게이트 절연막을 이와 같이 얇게 하는 것이 가능해진 것은, 게이트 절연막의 막 품질이 향상됨으로써, 상기한 바와 같은 요구에 따라서 막 두께를 얇게 할 수 있게 되었기 때문이다. 그러나, 한편, 글래스 기판의 대전에 의해 게이트 절연막에서 방전이 일어나, 게이트 절연막이 손상되는 등, 반도체 소자의 정전 파괴라고 하는 문제가 발생하게 되었다. 따라서, 이러한 게이트 절연막이 20㎛ 미만인 TFT가 형성된 디스플레이용 패널에 이용되는 글래스 기판으로서, 상기한 바와 같이 대전 혹은 그 대전량이 억제되는 글래스 기판을 이용하는 것이 특히 유효하다.The glass substrate 10 of the present embodiment is suitably used as a glass substrate on which a TFT having a gate insulating film with a film thickness of less than 20 mu m is formed on the glass surface 12 described above. In recent high precision and high resolution display panels, the thickness of each layer included in a semiconductor device is thinned mainly by an insulating film. As the background, there is a demand for thinning the gate insulating film in order to narrow the pixel pitch and to meet the demand for faster display switching. Further, in order to reduce the power consumption of the display panel, the film thickness of the gate insulating film is also thinned from the viewpoint that the gate voltage may be small. As an example of such a thinning in a high-definition, high-resolution panel, a film thickness of the gate insulating film is made less than 20 nm. The film thickness of the gate insulating film has been conventionally about 70 to 100 nm, but recently it has been 50 nm, and more recently, 20 nm. The reason why the gate insulating film can be made as thin as this is because the film quality of the gate insulating film is improved and the film thickness can be made thin according to the above-mentioned demand. On the other hand, on the other hand, a discharge occurs in the gate insulating film due to the charging of the glass substrate, and the gate insulating film is damaged, resulting in a problem of electrostatic destruction of the semiconductor device. Therefore, it is particularly effective to use a glass substrate that is charged or suppressed in charge as described above as a glass substrate used for a display panel in which TFTs having a gate insulating film of less than 20 mu m are formed.

(디스플레이용 패널)(Panel for display)

이러한 글래스 기판(10)의 주 표면에 반도체 소자가 형성되어, 디스플레이용 패널이 제작된다.A semiconductor element is formed on the main surface of such a glass substrate 10 to produce a display panel.

구체적으로는, 디스플레이용 패널의 글래스 기판(10)은, 제1 주 표면과 제2 주 표면을 갖는다.Specifically, the glass substrate 10 of the display panel has a first main surface and a second main surface.

제1 주 표면은, 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치된 상기 글래스 표면(14)으로 되어 있고, 상기 볼록부의 글래스 표면(14)의 면적에 차지하는 면적 비율이 0.5∼10％이다.The first main surface is the glass surface 14 provided with the convex portions having a height of 1 nm or more from the center of the surface roughness of the surface irregularities dispersedly and the area ratio of the convex portions to the glass surface 14 0.5 to 10%.

제2 주 표면은, 제1 주 표면(글래스 표면(14))과 반대측의 면이며, 제2 주 표면은 상기 글래스 표면(12)으로 되어 있고, 반도체 소자가 형성되어 있다. 예를 들면, 제2 주 표면에 있어서, 전극, 배선 패턴 등이 패터닝된 도체 박막이나 반도체 소자가 형성되어 있다. 즉, 제2 주 표면에 있어서, 전극용 도체 박막의 형성이나 반도체 박막의 형성 외에 레지스트막의 형성, 에칭, 레지스트 박리 등의 포토리소그래피 공정을 거쳐서, 디스플레이용 패널이 형성된다. 이러한 디스플레이용 패널에 있어서는, 패널 제작 공정 중, 글래스 기판(10)의 대전 혹은 대전량이 억제되므로, 반도체 소자의 정전 파괴는 억제될 수 있다.The second main surface is a surface opposite to the first main surface (glass surface 14), and the second main surface is the glass surface 12, and semiconductor elements are formed. For example, on the second main surface, a conductor thin film or a semiconductor element in which electrodes, wiring patterns and the like are patterned is formed. That is, on the second main surface, a display panel is formed through a photolithography process such as formation of a resist film, etching, and resist peeling in addition to the formation of a conductor thin film for an electrode and formation of a semiconductor thin film. In such a display panel, since the charge or charge amount of the glass substrate 10 during the panel fabrication process is suppressed, the electrostatic breakdown of the semiconductor device can be suppressed.

특히, 저온 폴리실리콘 반도체 혹은 산화물 반도체가 글래스 기판(10)에 형성되는 경우, 종래 형성되어 있었던 비정질 실리콘 반도체에 비해 반도체 소자의 두께가 얇아지고, 또한 반도체 소자에 접속되는 배선의 폭 및 피치 간격은 좁아지고 있고, 피치 간격은 예를 들면 5㎛로부터, 1.5∼3㎛ 정도로 좁아지고 있다. 이로 인해, 대전에 의한 파손 방지의 요구는 종래에 비해 보다 높아지고 있다. 이로 인해, 저온 폴리실리콘 반도체 혹은 산화물 반도체가 글래스 기판(10)에 형성되는 경우, 대전 및 그 대전량을 억제할 수 있는 글래스 기판(10)의 효과는 크다.Particularly, when the low-temperature polysilicon semiconductor or the oxide semiconductor is formed on the glass substrate 10, the thickness of the semiconductor element becomes thinner than that of the amorphous silicon semiconductor which has been conventionally formed, and the width and pitch interval And the pitch interval is narrowed from, for example, 5 占 퐉 to about 1.5 to 3 占 퐉. As a result, the demand for prevention of breakage due to electrification is higher than in the prior art. Therefore, when the low-temperature polysilicon semiconductor or the oxide semiconductor is formed on the glass substrate 10, the effect of the glass substrate 10 that can suppress the charging and the charge amount thereof is large.

또한, 글래스 기판(10)은, 전술한 막 두께가 20㎛ 미만인 게이트 절연막을 구비하는 TFT가 형성된 디스플레이용 패널에 적절히 이용된다. 이러한 막 두께가 작은 게이트 절연막은 방전이 일어나기 쉬워 손상되기 쉽지만, 글래스 기판(10)을 이용함으로써 글래스 기판의 대전 및 그 대전량이 억제되어 있으므로, 이러한 TFT의 정전 파괴가 유효하게 억제된다. 따라서, 게이트 절연막 등의 박막화를 도모하면서, 대전에 의한 문제를 억제할 수 있는 고정밀ㆍ고해상도 디스플레이용 패널이 얻어진다.Further, the glass substrate 10 is suitably used for a display panel in which TFTs having the above-described gate insulating film with a film thickness of less than 20 mu m are formed. Although the gate insulating film having such a small film thickness tends to be easily damaged due to the occurrence of discharge, the charge and the amount of charge of the glass substrate are suppressed by using the glass substrate 10, so that the electrostatic breakdown of such TFT is effectively suppressed. Accordingly, it is possible to obtain a high-definition, high-resolution display panel capable of suppressing a problem caused by charging while making the gate insulating film etc. thinner.

(글래스 조성)(Glass composition)

글래스 기판(10)의 글래스의 조성으로서, 이하의 성분을 포함하는 글래스가 예시된다.As the composition of the glass of the glass substrate 10, glass containing the following components is exemplified.

(a) SiO2:50∼70질량％,(a) 50 to 70% by mass of SiO 2 ,

(b) B2O3:5∼18질량％,(b) 5 to 18 mass% of B 2 O 3 ,

(c) Al2O3:10∼25질량％,(c) Al 2 O 3 : 10 to 25 mass%

(d) MgO:0∼10질량％,(d) 0 to 10% by mass of MgO,

(e) CaO:0∼20질량％,(e) 0 to 20% by mass of CaO,

(f) SrO:0∼20질량％,(f) 0 to 20 mass% of SrO,

(o) BaO:0∼10질량％,(o) BaO: 0 to 10 mass%

(p) RO:5∼20질량％(단, R은 Mg, Ca, Sr 및 Ba로부터 선택되는 적어도 1종임),(p) RO: 5 to 20 mass% (R is at least one selected from Mg, Ca, Sr and Ba)

(q) R'2O:0∼2.0질량％(단, R'은 Li, Na 및 K로부터 선택되는 적어도 1종임),(q) R ' 2 O: 0 to 2.0 mass% (provided that R' is at least one selected from Li, Na and K)

(r) 산화 주석, 산화철 및 산화 세륨으로부터 선택되는 적어도 1종의 금속 산화물을 합계 0.05∼1.5질량％.(r) 0.05 to 1.5% by mass in total of at least one metal oxide selected from tin oxide, iron oxide and cerium oxide.

이러한 글래스 기판(10)은, 다운드로우법, 플로트법 등을 이용하여 제조된다. 이하의 설명에서는, 다운드로우법을 이용한 제조 방법을 설명한다. 도 5는 본 실시 형태의 글래스 기판(10)의 제조 방법의 플로우의 일례를 설명하는 도면이다. 디스플레이용 글래스 기판의 제조 방법은, 용해 공정(스텝 S10)과, 청징(淸澄) 공정(스텝 S20)과, 교반(攪拌) 공정(스텝 S30)과, 성형 공정(스텝 S40)과, 서냉(徐冷) 공정(스텝 S50)과, 채판(採板) 공정(스텝 S60)과, 절단 공정(스텝 S70)과, 조면화 처리 공정(스텝 S80)과, 단부면 가공 공정(스텝 S90)을 주로 갖는다. 상기 용해 공정(스텝 S10)과, 청징 공정(스텝 S20)과, 교반 공정(스텝 S30)과, 성형 공정(스텝 S40)과, 서냉 공정(스텝 S50)과, 채판 공정(스텝 S60)과, 절단 공정(스텝 S70)에 의해, 반도체 소자가 형성되는 면을 갖는 글래스 기판(10)이 제작된다. 그 후에 행해지는 조면화 처리 공정에 의해, 글래스 기판(10)의 주 표면 중, 반도체 소자가 형성되는 면과 반대측의 글래스 표면(14)에 표면 요철이 형성된다.Such a glass substrate 10 is manufactured by a down-draw method, a float method, or the like. In the following description, a manufacturing method using a down-draw method will be described. Fig. 5 is a view for explaining an example of the flow of the manufacturing method of the glass substrate 10 of the present embodiment. A manufacturing method of a glass substrate for a display includes a melting step (step S10), a clarifying step (step S20), a stirring step (step S30), a forming step (step S40) (Step S60), a cutting step (step S70), a cutting step (step S70), a roughening step (step S80), and an end face machining step (step S90) . (Step S30), a molding step (step S40), a slow cooling step (step S50), a chalking step (step S60), a cutting step By the process (step S70), the glass substrate 10 having the surface on which the semiconductor element is formed is manufactured. Surface roughening is formed on the glass surface 14 on the opposite side of the main surface of the glass substrate 10 on which the semiconductor element is formed by the roughening process performed thereafter.

용해 공정(스텝 S10)은 용해로에서 행해진다. 용해로에서는, 글래스 원료를, 용해로에 축적된 용융 글래스의 액면에 투입하고, 가열함으로써 용융 글래스를 제작한다. 또한, 용해로의 내측 측벽의 1개의 바닥부에 설치된 유출구로부터 하류 공정을 향해 용융 글래스를 흘린다.The dissolving process (step S10) is performed in the melting furnace. In the melting furnace, the glass raw material is put into the melt glass surface accumulated in the melting furnace, and heated to produce molten glass. Further, the molten glass is allowed to flow from the outflow port provided in one bottom portion of the inner side wall of the furnace toward the downstream process.

용해로의 용융 글래스의 가열은, 용융 글래스 자신에 전기가 흘러 스스로 발열하여 가열하는 방법 외에, 버너에 의한 화염을 보조적으로 부여하여 글래스 원료를 용해할 수도 있다. 또한, 글래스 원료에는 청징제가 첨가된다. 청징제로서, SnO2, As2O3, Sb2O3 등이 알려져 있지만, 특별히 제한되지 않는다. 그러나 환경 부하 저감의 점에서, 청징제로서 SnO2(산화주석)를 이용하는 것이 바람직하다.The heating of the molten glass in the melting furnace may be carried out by heating the molten glass by heating itself by flowing electricity to the molten glass itself, and the flame by the burner may be supplementarily applied to dissolve the glass raw material. Further, a cleaning agent is added to the glass raw material. As the clarifying agent, SnO 2 , As 2 O 3 , Sb 2 O 3 and the like are known, but there is no particular limitation. However, from the viewpoint of environmental load reduction, it is preferable to use SnO 2 (tin oxide) as the fining agent.

청징 공정(스텝 S20)은, 적어도 청징관에 있어서 행해진다. 청징 공정에서는, 청징관 내의 용융 글래스가 승온됨으로써, 용융 글래스 중에 포함되는 O2, CO2 혹은 SO2를 포함한 기포가, 청징제의 환원 반응에 의해 발생한 O2를 흡수하여 성장하고, 용융 글래스의 액면에 기포는 부상하여 방출된다. 또한, 청징 공정에서는, 용융 글래스의 온도를 저하시킴으로써, 청징제의 환원 반응에 의해 얻어진 환원 물질이 산화 반응을 한다. 이에 의해, 용융 글래스에 잔존하는 기포중의 O2 등의 가스 성분이 용융 글래스중에 재흡수되어, 기포가 소멸된다. 청징제에 의한 산화 반응 및 환원 반응은, 용융 글래스의 온도를 제어함으로써 행해진다. 또한, 청징 공정은, 감압 분위기의 공간을 청징관에 만들어, 용융 글래스에 존재하는 기포를 감압 분위기에서 성장시켜 탈포(脫泡)시키는 감압 탈포 방식을 이용할 수도 있다.The cleaning process (step S20) is performed at least in the purifying tube. In the refining step, the molten glass in the purifying tube is heated so that the bubbles containing O 2 , CO 2 or SO 2 contained in the molten glass absorb O 2 generated by the refining reaction of the refining agent and grow to grow the molten glass Bubbles float on the liquid surface and emit. Further, in the refining step, the reducing material obtained by the reducing reaction of the refining agent performs the oxidation reaction by lowering the temperature of the molten glass. As a result, gas components such as O 2 in the bubbles remaining in the molten glass are reabsorbed into the molten glass, and the bubbles disappear. The oxidation reaction and the reduction reaction by the refining agent are carried out by controlling the temperature of the molten glass. The purifying step may be a vacuum degassing method in which a space in a reduced pressure atmosphere is made into a purifying tube and bubbles existing in the molten glass are grown in a reduced pressure atmosphere and defoamed.

다음으로, 교반 공정이 행해진다(스텝 S30). 교반 공정에서는, 글래스의 화학적 및 열적 균일성을 유지하기 위해, 수직을 향한 도시되지 않은 교반조에 용융 글래스가 통과된다. 교반조에 설치된 스털러에 의해 용융 글래스는 교반되면서, 수직 하방향 저부로 이동하여, 후공정으로 유도된다. 이것에 의해, 맥리 등의 글래스의 불균일성을 억제할 수 있다.Next, a stirring step is performed (step S30). In the stirring process, in order to maintain the chemical and thermal uniformity of the glass, a molten glass is passed through a stirring vessel not shown vertically. The molten glass is moved by the stirrer provided in the stirring tank to the bottom portion in the vertical direction while being stirred, and is guided to a post-process. This makes it possible to suppress the nonuniformity of the glass such as maltose.

다음으로, 성형 공정이 행해진다(스텝 S40). 성형 공정에서는, 다운드로우법이 이용된다. 다운드로우법은, 예를 들면 일본 특허 출원 공개 제2010-189220호 공보, 일본 특허 제3586142호 공보를 이용한 공지의 방법이다. 이에 의해, 소정의 두께, 폭을 갖는 시트 글래스가 성형된다. 성형 방법으로서는, 다운드로우법 중에서도, 오버플로우 다운드로우가 가장 바람직하지만, 슬롯 다운플로우여도 된다.Next, a molding process is performed (step S40). In the molding process, a down-draw method is used. The down-draw method is a known method using, for example, Japanese Patent Application Laid-Open Nos. 2010-189220 and 3586142. As a result, a sheet glass having a predetermined thickness and width is formed. As a forming method, an overflow down draw is the most preferable among the down draw methods, but it may be a slot down flow.

다음으로, 서냉 공정이 행해진다(스텝 S50). 구체적으로는, 성형된 시트 글래스는, 왜곡이나 휨이 발생하지 않도록 냉각 속도를 제어하여, 도시되지 않은 서냉로에서 서냉점 이하로 냉각된다.Next, the slow cooling step is performed (step S50). Specifically, the formed sheet glass is cooled to a temperature below the cold point in a gradual cooling furnace (not shown) by controlling the cooling rate so that distortion and warping do not occur.

다음으로, 채판 공정이 행해진다(스텝 S60). 구체적으로, 연속적으로 생성되는 시트 글래스는 일정한 길이마다 채판되어 글래스 기판이 얻어진다. 이후, 절단 공정(스텝 S70)에 있어서, 소정의 사이즈로 글래스 기판이 절단된다.Next, a panning process is performed (step S60). Specifically, the continuously produced sheet glass is tanned at a predetermined length to obtain a glass substrate. Thereafter, in the cutting step (step S70), the glass substrate is cut into a predetermined size.

다음으로, 조면화 처리가 행해진다(스텝 S80). 구체적으로는, 글래스 기판에 표면 세정 처리가 실시되고, 그 후, 에칭 처리가 실시된다.Next, the surface roughening process is performed (step S80). Specifically, the glass substrate is subjected to the surface cleaning treatment, and then the etching treatment is performed.

표면 세정 처리에서는, 예를 들면 도시되지 않은 대기압 플라즈마 세정 처리 장치가 이용되고, 에칭 처리에서는, 대기압 플라즈마를 이용한 에칭 장치가 이용된다.In the surface cleaning treatment, for example, an atmospheric plasma cleaning treatment apparatus (not shown) is used, and in the etching treatment, an etching apparatus using atmospheric plasma is used.

대기압 플라즈마 세정 처리 장치는, 예를 들면 반송 롤러에 의해 반송되는 글래스 기판(10)의 글래스 표면(14)(반송 롤러와 접촉하는 면)에, N2, O2를 이용한 플라즈마 상태의 가스를 글래스 기판(10)의 폭 방향으로 최대한 연장된 슬릿 형상의 노즐로부터 분출한다.The atmospheric-pressure plasma cleaning apparatus is a plasma cleaning apparatus in which a plasma state gas using N 2 and O 2 is applied to a glass surface 14 (a surface contacting with a conveying roller) of a glass substrate 10 conveyed by a conveying roller, And ejected from a slit-shaped nozzle extending as far as possible in the width direction of the substrate 10.

대기압 플라즈마 세정 처리 장치는, N2, O2의 공급로와, 공급로 도중의 양측에 설치된 한 쌍의 대향 전극과, 이 한 쌍의 대향 전극의 각각의 표면을 덮는 유전체를 갖고, 상기 공급로의 단부가 플라즈마 조사구로 되어 글래스 기판(10)을 향하고 있다.The atmospheric pressure plasma cleaning apparatus has a supply path for N 2 and O 2 , a pair of counter electrodes provided on both sides of the supply path, and a dielectric covering each surface of the pair of counter electrodes, Is directed to the glass substrate 10 as a plasma irradiator.

이러한 플라즈마에 의해 활성화된 가스(래디컬)를 글래스 표면(14)에 분출함으로써, 글래스 표면(14)에 부착되는 불필요한 유기물로 이루어지는 박막을 산화하여 제거한다. 유기물로 이루어지는 박막을 제거하는 것은, 유기물로 이루어지는 박막이, 후술하는 에칭 처리에 있어서의 마스크로서 기능하지 않도록 하기 위함이다.The gas (radical) activated by the plasma is ejected onto the glass surface 14 to oxidize and remove the thin film made of the unnecessary organic substance adhered to the glass surface 14. The purpose of removing the thin film made of an organic material is to prevent a thin film made of an organic material from functioning as a mask in an etching process to be described later.

따라서, 플라즈마에 의해 세정된 글래스 표면(14)은, 유기물이 제거되어 친수성을 나타낸다. 이때 글래스 표면(14)에 있어서의 물의 접촉각은 10도 이하로 되는 것이 바람직하고, 5도 이하로 되는 것이 보다 바람직하다. 이러한 바람직한 형태는, 활성화된 가스에 의한 세정 시간 혹은 가스의 유량을 조정함으로써 달성할 수 있다. 즉, 표면 세정의 조건으로서, 세정 시간 및 활성화된 가스의 유량을 조정함으로써, 물의 접촉각이 10도 이하로 되도록 하는 것이 바람직하다.Therefore, the glass surface 14 cleaned by plasma exhibits hydrophilicity due to removal of organic matter. At this time, the contact angle of water on the glass surface 14 is preferably 10 degrees or less, more preferably 5 degrees or less. This preferable mode can be achieved by adjusting the cleaning time by the activated gas or the flow rate of the gas. That is, as the surface cleaning condition, it is preferable to adjust the cleaning time and the flow rate of the activated gas so that the contact angle of water becomes 10 degrees or less.

또한, 대기압 플라즈마를 이용한 세정 대신에, 오존 가스의 분사나 자외선의 조사를 행함으로써, 유기물의 박막을 제거할 수도 있다. 적어도 유기물을 산화시키거나 혹은 유기물의 박막을 개질시켜 제거할 수 있으면 좋다. 또한, 유기물을 제거 가능한 세정액의 도포나 딥 처리에 의해 세정을 행해도 된다. 그러나 후술하는 드라이 에칭을 효율적으로 행하기 위해서는, 오존 가스의 분사나 자외선의 조사에 의해 세정을 행하는 것이 바람직하다.Further, instead of the cleaning using the atmospheric pressure plasma, the organic thin film may be removed by spraying ozone gas or irradiating ultraviolet rays. It is sufficient if at least the organic material is oxidized or the thin film of the organic material is modified and removed. Further, the cleaning may be performed by applying a cleaning liquid capable of removing organic matter or by dipping. However, in order to efficiently perform the dry etching described later, it is preferable to perform cleaning by spraying ozone gas or irradiating ultraviolet rays.

도 6은 대기압 플라즈마를 이용한 에칭 장치의 일례를 도시하는 도면이다.6 is a view showing an example of an etching apparatus using atmospheric plasma.

대기압 플라즈마를 이용한 에칭 장치(30)는, 에칭 헤드(34)와, 도시되지 않은 가스 배기 유닛을 갖는다. 에칭 장치(30)는, 반송 롤러(32)에 의해 반송되는 글래스 기판의 한쪽의 글래스 표면(14)(반송 롤러(32)과 접촉하는 면)에, 에칭 가스를 에칭 헤드(34)의 글래스 기판의 폭 방향으로 최대한 연장된 슬릿 형상의 노즐로부터 글래스 표면에 분출한다. 에칭 가스는, CF4 및 H2O의 혼합 가스를 플라즈마 상태로 함으로써 생성되는 활성화한 HF 성분을 갖는 가스이다. 이에 의해, 글래스 표면은, 에칭 가스에 의해 조면화된다.The etching apparatus 30 using atmospheric pressure plasma has an etching head 34 and a gas exhaust unit (not shown). The etching apparatus 30 applies an etching gas to the glass surface 14 of one glass substrate (the surface that contacts the conveying roller 32) of the glass substrate conveyed by the conveying roller 32, Shaped nozzle extending in the width direction of the glass. The etching gas is a gas having an activated HF component which is produced by bringing a mixed gas of CF 4 and H 2 O into a plasma state. Thereby, the glass surface is roughened by the etching gas.

또한, 글래스 기판(10)의 글래스 표면(14)에는, 에칭 처리된 후의 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치되어 있다. 이 볼록부의 글래스 표면(14)의 전체 면적에 차지하는 면적 비율이 0.5∼10％로 되도록, 상기 에칭 처리가 행해진다. 구체적으로는, 조면화 처리의 조건(표면 세정의 조건 및 에칭 조건)이 설정된다. 예를 들면, 에칭 조건에서는, 글래스 기판(10)의 반송 속도를 조정함으로써 에칭의 처리 시간을 조정하거나, 혹은 글래스 표면(14)에 분사하는 에칭 가스의 유량, 가스의 종류나 농도를 조정한다.In addition, on the glass surface 14 of the glass substrate 10, convex portions having a height of 1 nm or more from the surface roughness central surface of the surface irregularities after the etching treatment are dispersedly provided. The etching treatment is performed so that the ratio of the area of the convex portion to the total area of the glass surface 14 is 0.5 to 10%. Specifically, the conditions (surface cleaning conditions and etching conditions) of the roughening treatment are set. For example, under the etching conditions, the processing time of the etching is adjusted by adjusting the transporting speed of the glass substrate 10, or the flow rate of the etching gas sprayed onto the glass surface 14, and the kind and concentration of the gas are adjusted.

또한, 조면화 처리를 위해 에칭하는 방법은, 에칭 가스를 이용하는 드라이 에칭에 한정되지 않고, 에칭액을 조면화 처리하는 글래스 표면에 도포하는 웨트 에칭을 이용해도 된다. 도 7은 에칭액 MS를 이용하여 글래스 표면을 조면화 처리하는 방법을 나타내는 도면이다.The method of etching for the roughening treatment is not limited to the dry etching using the etching gas, and the wet etching for applying the etching solution to the surface of the glass for roughening may be used. 7 is a view showing a method of roughening the surface of the glass using the etching liquid MS.

에칭액 MS는 용기(28)에 저류(貯留)되어 있다. 글래스 기판(10)과 용기(28) 사이에는, 글래스 표면(14)이 에칭액 MS와 접촉하여 반송되도록, 반송 롤러(22) 및 반송 도포 롤러(24)가 설치되어 있다. 반송 도포 롤러(24)의 외주면은 스폰지재로 구성되어 있다. 또한, 반송 도포 롤러(24)의 외주면의 일부가 에칭액 MS 중에 잠겨 있다. 따라서, 반송 도포 롤러(24)의 표면에는 에칭액 MS가 흡수되어 있다. 반송 도포 롤러(24)에 흡수된 에칭액 MS는, 글래스 기판(10)의 글래스 표면(14)과 접촉하여 에칭액 MS가 글래스 표면(14)에 도포된다. 그때, 글래스 기판(10)에 도포되는 에칭액 MS의 도포량을 조정하기 위해, 반송 도포 롤러(24)에 흡수된 에칭액 MS의 일부가 회전하는 접촉 롤러(26)의 압박에 의해 압착된다. 즉, 장치에는, 반송 도포 롤러(24)의 표면을 압박하는 접촉 롤러(26)가 설치되어 있다. 또한, 에칭액 MS를 이용한 조면화 처리시에는, 이러한 도포량의 조정 외에, 에칭액 MS에 이용되는 불산의 농도나, 에칭 시간의 조정이 행해져도 된다. 예를 들면, 4000ppm∼5000ppm의 비교적 고농도의 불산을 이용한 후, 도포량 및 에칭 시간을 조정하여, 원하는 형상으로 조면화할 수 있다.The etching solution MS is stored in the vessel 28. Between the glass substrate 10 and the container 28 is provided a conveying roller 22 and a conveying applying roller 24 so that the glass surface 14 is brought into contact with the etching liquid MS and conveyed. The outer peripheral surface of the conveying application roller 24 is formed of a sponge material. Further, a part of the outer peripheral surface of the transfer coating roller 24 is immersed in the etching liquid MS. Therefore, the etchant MS is absorbed on the surface of the transporting application roller 24. The etching liquid MS absorbed by the transfer coating roller 24 contacts the glass surface 14 of the glass substrate 10 and the etching liquid MS is applied to the glass surface 14. At that time, in order to adjust the application amount of the etching liquid MS applied to the glass substrate 10, a part of the etching liquid MS absorbed by the conveying application roller 24 is pressed by the pressing contact roller 26 rotating. That is, the apparatus is provided with a contact roller 26 for pressing the surface of the transporting application roller 24. In addition, in the roughening treatment using the etching solution MS, the concentration of the hydrofluoric acid used for the etching solution MS and the etching time may be adjusted in addition to the adjustment of the coating amount. For example, after a relatively high concentration of hydrofluoric acid of 4000 ppm to 5000 ppm is used, the amount of coating and the etching time can be adjusted to roughen the surface to a desired shape.

도 7에 나타내는 장치에서는, 접촉 롤러(26)가 반송 도포 롤러(24)의 표면을 압박하는 정도를 조정함으로써, 글래스 표면(14)에 도포하는 에칭액 MS의 도포량을 조정할 수 있다. 즉, 에칭 처리된 후의 글래스 표면(14)에 있어서, 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치되고, 또한 이 볼록부의 글래스 표면의 면적에 차지하는 면적 비율이 0.5∼10％로 되도록 에칭 처리의 조건이 조정된다. 에칭액 MS의 도포에 의해 에칭 처리된 글래스 기판(10)은 물 등에 의해 헹굼 처리가 행해진다.In the apparatus shown in Fig. 7, the amount of application of the etching liquid MS to be applied to the glass surface 14 can be adjusted by adjusting the degree to which the contact roller 26 presses the surface of the conveying application roller 24. That is, convex portions having a height of 1 nm or more from the center of the surface roughness of the surface irregularities are dispersed and provided on the glass surface 14 after etching, and the area ratio of the convex portions to the surface area of the glass surface is 0.5 - 10%. ≪ / RTI > The glass substrate 10 subjected to the etching treatment by the application of the etching liquid MS is rinsed with water or the like.

이와 같이 하여, 드라이 에칭에 의해, 혹은 웨트 에칭에 의해 조면화 처리 공정이 행해진다. 드라이 에칭에 의해, 혹은 웨트 에칭 대신에, 테이프 연마나 브러시 연마, 지립 연마, CMP(Chemical Mechanical Polishing) 등의 물리 연마가 행해져도 된다.In this way, the roughening treatment step is carried out by dry etching or wet etching. Physical polishing such as tape polishing, brush polishing, abrasive grain polishing, or CMP (Chemical Mechanical Polishing) may be performed by dry etching or wet etching instead of wet etching.

이 후, 단부면 가공 공정이 행해진다(스텝 S90). 단부면 가공 공정에서는, 글래스 표면 및 단부면의 연삭ㆍ연마가 행해진다. 단부면 가공은, 예를 들면 다이아몬드 휠이나 수지 휠 등이 이용된다.Thereafter, an end face machining step is performed (step S90). In the end face machining step, grinding and polishing of the glass surface and the end face are carried out. For example, a diamond wheel, a resin wheel, or the like is used for the end face machining.

디스플레이용 글래스 기판의 제조 방법은, 이 밖에, 세정 공정 및 검사 공정을 갖지만, 이들 공정의 설명은 생략한다.The manufacturing method of the glass substrate for display includes a cleaning process and an inspection process, but a description of these processes is omitted.

이와 같이 하여 얻어진 글래스 기판(10)은 패널 제조 업자에게 반송되어, 패널 제조 업자에게 있어서 글래스 기판(10)의 글래스 표면(12)을 형성하는 주 표면에, 전극용 도체 박막의 형성이나 반도체 박막의 형성 외에 레지스트막의 형성, 에칭, 레지스트 박리 등의 포토리소그래피 공정을 거쳐서, 전극, 배선 혹은 반도체 소자 등이 형성되어, 디스플레이용 패널이 제작된다. 또한, 글래스 기판(10)의 글래스 표면(12)에는, 반도체 소자 등을 형성하는 대신에, 포토리소그래피 공정에 의해, 블랙 매트릭스나 RGB 패턴을 포함하는 컬러 필터가 형성되어도 된다.The glass substrate 10 obtained in this manner is conveyed to the panel manufacturer so that the panel manufacturer can form a conductor thin film for electrodes or a semiconductor thin film on the main surface of the glass substrate 10 forming the glass surface 12. [ An electrode, a wiring, a semiconductor element, or the like is formed through a photolithography process such as formation of a resist film, etching, and resist peeling in addition to formation of a display panel. Instead of forming a semiconductor element or the like on the glass surface 12 of the glass substrate 10, a color filter including a black matrix or an RGB pattern may be formed by a photolithography process.

이상과 같이, 글래스 기판(10)에는, 에칭 처리된 글래스 표면(14)의 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치되고, 이 볼록부의 글래스 표면의 면적에 차지하는 면적 비율이 0.5∼10％로 되도록, 바람직하게는 0.75∼7.0％, 보다 바람직하게는 1.2％∼4.0％로 되도록, 에칭 처리가 행해진다. 이에 의해, 반도체 제조 장치 등의 재치 테이블과 글래스 기판이 접촉한 후, 글래스 기판이 제거될 때라도, 이 접촉, 제거시의 대전이 발생되기 어려워진다.As described above, convex portions having a height of 1 nm or more from the center of the surface roughness of the surface irregularities of the etched glass surface 14 are dispersed and provided on the glass substrate 10, The etching treatment is performed so that the area ratio becomes 0.5 to 10%, preferably 0.75 to 7.0%, and more preferably 1.2 to 4.0%. As a result, even when the glass substrate is removed after the glass substrate is brought into contact with the placement table of the semiconductor manufacturing apparatus or the like, charging during the contact and removal becomes less likely to occur.

특히, 표면 요철에 있어서의 Rz(Rz는, 원자간력 현미경에 의해 측정되는 표면 요철의 최대 높이임)는, 2(㎚) 이상인 것이, 대전이 발생하기 어렵게 하는 점에서 바람직하다.Particularly, Rz (Rz is the maximum height of the surface unevenness measured by the atomic force microscope) in the surface unevenness is preferably 2 (nm) or more in view of making charging difficult to occur.

[실험예][Experimental Example]

본 실시 형태의 효과를 조사하기 위해, 보로알루미노실리케이트 글래스를 이용한 액정 표시 장치용 글래스 기판을 제작하였다.In order to investigate the effect of the present embodiment, a glass substrate for a liquid crystal display using a boroaluminosilicate glass was produced.

(조면화 처리)(Roughening treatment)

제작한 글래스 기판에 대해, 상술한 대기압 플라즈마 세정을 행하였다. 즉, 플라즈마 상태의 N2, O2의 혼합 가스를, 매분 소정의 양, 글래스 기판의 폭 전체에 흘려, 글래스 기판의 글래스 표면을 세정하였다.The glass substrate thus produced was subjected to the above-described atmospheric pressure plasma cleaning. That is, a mixed gas of N 2 and O 2 in a plasma state was flowed to the entire width of the glass substrate in a predetermined amount every minute to clean the glass surface of the glass substrate.

또한, 도 6에 나타내는 에칭 장치(30)를 이용하여 에칭을 행하였다. 에칭 장치(30)에 있어서 희가스 등을 이용하여 생성된 플라즈마중에 CF4, H2O의 혼합 가스를 통과시킴으로써 얻어진 래디컬화된 에칭 가스 HF를 글래스 기판의 폭 전체에 흘려 에칭을 행하였다.Etching was performed using the etching apparatus 30 shown in Fig. A radicalized etching gas HF obtained by passing a mixed gas of CF 4 and H 2 O through a plasma generated by using a rare gas or the like in the etching apparatus 30 was flowed over the entire width of the glass substrate to perform etching.

하기 표 1에 나타내는 시료 1∼8은, CF4, H2O의 공급량, 나아가서는 CF4, H2O의 혼합 가스에 가하는 캐리어 가스의 종류(N2 혹은 Ar 가스)를 다양하게 변화시킴으로써, 조면화 처리에 의해 형성되는 표면 요철의 형태를 다양하게 바꾼 예이다. 시료 0은, 드라이 에칭을 전혀 행하지 않은 예이다.To Sample 1-8 shown in Table 1, CF 4, by the supply amount of H 2 O, and further CF 4, the type variously changed to (N 2 or Ar gas) of the carrier gas applied to the gas mixture of H 2 O, This is an example in which the shape of the surface irregularities formed by the roughening treatment is variously changed. Sample No. 0 is an example in which no dry etching is performed at all.

[표면 요철][Surface roughness]

글래스 기판(10)의 글래스 표면(14)의 표면 요철은, 제작한 글래스 기판(10)으로부터 시료(길이 50㎜, 폭 50㎜)를 잘라내고, 이 시료 각각을 원자간력 현미경(ParkSystems사에서 제조한, 모델 XE-100)을 이용하여 논콘택트 모드에서 계측하였다. 계측 전에, 산술 평균 거칠기 Ra가 1㎚ 미만과 같은 면 거칠기가 작은 표면 요철을 계측하기 위해, 장치는 조정되었다. 계측시, 스캔 에어리어를 1㎛×1㎛(샘플링수는 256포인트×256포인트), 스캔레이트를 0.8㎐로 하였다. 또한, 상기 원자간력 현미경의 논콘택트 모드에 있어서의 서보 게인을 1.5로 하였다. 세트 포인트는 자동 설정으로 하였다. 이 계측에 의해, 표면 요철에 관한 2차원의 표면 프로파일 형상을 얻었다. 이 표면 프로파일 형상으로부터, 표면 요철의 히스토그램을 얻고, 면 거칠기 중심면으로부터의 높이가 1㎚인 높이에서 슬라이스를 행하여, 높이가 1㎚ 이상인 화상 중의 화소수를 카운트하여 볼록부의 면적을 구함으로써, 볼록부의 면적 비율(％)을 구하였다. 동시에 Rz(㎚)를 구하였다.The surface irregularities of the glass surface 14 of the glass substrate 10 were obtained by cutting a sample (length 50 mm and width 50 mm) from the glass substrate 10 and measuring each of the samples with an atomic force microscope Model XE-100, manufactured by Hitachi, Ltd.). Prior to measurement, the apparatus was adjusted to measure surface roughness with a small surface roughness such that the arithmetic average roughness Ra was less than 1 nm. At the time of measurement, the scan area was 1 占 퐉 占 1 占 퐉 (sampling number was 256 points 占 256 points) and the scan rate was 0.8 Hz. In addition, the servo gain in the non-contact mode of the atomic force microscope was set at 1.5. The set point was set to automatic setting. By this measurement, a two-dimensional surface profile shape relating to surface irregularities was obtained. A histogram of the surface irregularities is obtained from the surface profile shape and slicing is performed at a height of 1 nm from the surface roughness center face to count the number of pixels in the image having a height of 1 nm or more to determine the area of the convex portion, And the area ratio (%) of the area was calculated. At the same time, Rz (nm) was obtained.

〔대전 평가〕[Evaluation of charging]

글래스 기판의 대전의 평가는, 730㎜×920㎜의 사이즈이고 두께가 0.5㎜인 글래스 기판(10)을 이용하였다. 도 8에 도시한 바와 같이, 글래스 기판(10)을 기판 테이블(40)에 얹어 승강(昇降) 핀(42)으로 지지한 상태로부터, 기판 테이블(40)의 재치면에 대해 승강 핀(42)을 하강시킴으로써, 글래스 기판(10)을 하강시켜 기판 테이블(40)에 재치하였다. 기판 테이블은, 알루미늄제 테이블을 알루마이트 처리한 표면을 갖는다.The glass substrate 10 having a size of 730 mm x 920 mm and a thickness of 0.5 mm was used for evaluating the charging of the glass substrate. The elevation pins 42 are formed on the placement surface of the substrate table 40 from the state where the glass substrate 10 is placed on the substrate table 40 and supported by the elevation pins 42, So that the glass substrate 10 was lowered and placed on the substrate table 40. Then, The substrate table has an aluminized surface of an aluminum table.

또한, 도시되지 않은 흡인(吸引) 장치에 의해 기판 테이블(40)의 재치면에 설치된 흡인구로부터 글래스 기판(10)을 50㎪로 흡인한 후, 흡인을 종료하고 승강 핀(42)을 상승시켰다. 이와 같이 글래스 기판(10)의 하강, 흡인, 흡인 종료, 상승을 1사이클로 하여, 대전량이 포화될 때까지 복수 사이클 반복하였다. 1사이클은 10초로 하였다. 또한, 사이클마다 대전량을 계측하였다. 대전량의 계측은, 글래스 중앙부의 글래스 표면의 전위를 계측함으로써 대용하였다. 계측은, 표면 전위계(오므론사에서 제조한 ZJ-SD)를 이용하였다. 표면 전위계의 설치 높이는 10㎜로 하였다. 대전 측정 환경은, 온습도계에 의한 실측값으로 23.5℃, 74∼75％였다. 이 계측 결과로부터 최대 대전량을 나타내는 최대 전위와 대전 속도를 얻었다. 측정은, 글래스 기판의 기판 테이블측과 반대측의 면의 전위를 측정하였다.Further, the glass substrate 10 was sucked at 50 kPa through a suction port provided on the surface of the substrate table 40 by a suction device (not shown), suction was completed and the lift pin 42 was lifted . As described above, the glass substrate 10 was subjected to a plurality of cycles until the charge amount became saturated, with one cycle of falling, sucking, sucking, and rising. One cycle was 10 seconds. The charge amount was measured every cycle. The charge amount was measured by measuring the potential of the surface of the glass at the center of the glass. As the measurement, a surface electrometer (ZJ-SD manufactured by Omron Corporation) was used. The installation height of the surface electrometer was 10 mm. The electrification measurement environment was an actual value measured by a hygrometer at 23.5 DEG C and 74 to 75%. From this measurement result, the maximum potential indicating the maximum charge amount and the charging speed were obtained. In the measurement, the potential of the surface of the glass substrate opposite to the substrate table side was measured.

최대 전위는, 글래스 기판(10)의 대전량이 포화 상태로 될 때까지 상기 사이클을 복수 회 반복하여, 포화되었을 때의 전위이다. 대전 속도는, 전위의 절대값이 100V를 초과할 때까지의 사이클의 횟수이다. 또한, 측정한 측의 글래스 기판 표면의 전위는 마이너스였다. 표 1에는, 절대값을 이용하여 나타냈다.The maximum potential is a potential when the above cycle is repeated a plurality of times until the charge amount of the glass substrate 10 becomes saturated and saturated. The charging speed is the number of cycles until the absolute value of the potential exceeds 100V. In addition, the potential of the surface of the glass substrate measured side was negative. In Table 1, the absolute values are used.

하기 표 1은, 에칭 처리에 의해 형성된, 1㎚ 이상의 높이(표면 요철의 면 거칠기 중심면으로부터의 높이)를 갖는 볼록부의, 글래스 표면(14)의 전체 면적에 차지하는 면적 비율과 Rz를 변화시켰을 때의 대전 속도와 최대 전위의 평가 결과를 나타낸다.Table 1 shows the ratio of the area occupied by the convex portion having a height of 1 nm or more (the height from the center of the surface roughness of the surface unevenness) to the entire surface area of the glass surface 14 formed by the etching treatment, And the results of evaluation of the maximum potential.

Figure 112012089205685-pat00001
Figure 112012089205685-pat00001

또한, 시료 1, 2에 있어서의 산술 평균 거칠기 Ra는 0.3∼1.5㎚였지만, 표 1에 나타내어진 바와 같이 면적 비율은 0.5∼10％의 범위에 없었다.In addition, the arithmetic average roughness Ra of the samples 1 and 2 was 0.3 to 1.5 nm, but the area ratio was not in the range of 0.5 to 10% as shown in Table 1.

표 1의 평가 결과로부터 알 수 있는 바와 같이, 대전 속도(횟수)가 10회를 초과하는 것(대전 속도가 낮아, 허용되는 것)이며, 최대 전위의 절대값이 17kV 미만인 것은 시료 3∼8이며, 모두 면적 비율이 0.5∼10％였다.As can be seen from the evaluation results of Table 1, the sample having the charging speed (the number of times) exceeding 10 times (the charging speed is low and permissible) and the absolute value of the maximum potential of less than 17 kV is Samples 3 to 8 , And the area ratio was 0.5 to 10%.

또한, 면적 비율이 0.75∼7.0％인 경우, 최대 전위가 16.2kV(대전량이 허용 범위의 조건)보다 낮아, 대전 문제가 발생하기 어려운 것을 알 수 있다. 면적 비율은 1.2∼4.0％의 범위에 포함되는 시료 5∼7의 최대 전위는 16kV보다 낮고, 대전 속도도 낮은 점에서 보다 바람직하다. 즉, 볼록부의 면적 비율은 1.2∼4.0％인 것이 보다 바람직하다.When the area ratio is 0.75 to 7.0%, it is found that the maximum potential is lower than 16.2 kV (the charge amount is in the allowable range), and the charging problem is unlikely to occur. It is more preferable that the maximum potential of the samples 5 to 7 contained in the range of 1.2 to 4.0% of the area ratio is lower than 16 kV and the charging speed is also low. That is, the area ratio of the convex portions is more preferably 1.2 to 4.0%.

이상, 본 발명의 디스플레이용 글래스 기판의 제조 방법 및 글래스 기판, 디스플레이용 패널에 대해 상세하게 설명하였지만, 본 발명은 상기 실시 형태에 한정되지 않으며, 본 발명의 주지를 일탈하지 않는 범위에 있어서, 다양한 개량이나 변경을 해도 되는 것은 물론이다.While the present invention has been particularly shown and described with respect to a method for manufacturing a glass substrate for a display, a glass substrate, and a display panel, the present invention is not limited to the above- It is needless to say that improvement or change may be done.

특히, 선폭이나 피치가 좁은 배선 패턴과 함께 이용되는 고정밀ㆍ고해상도용, 예를 들면 산화물 반도체나 저온 폴리실리콘 반도체 소자 형성용 글래스 기판에 대해, 종래의 파라미터를 이용한 관리에서는, 이들 글래스 기판의 품질 요구에 충분히 응할 수 없었다. 본 발명에 따르면, 글래스 기판 상에 형성되는 배선 전극의 선폭이 좁고, 작은 결함이라도 허용되지 않는 고정밀ㆍ고해상도 디스플레이용 글래스 기판에 있어서, 대전의 문제를 억제할 수 있다.Particularly, in the management using a conventional parameter for a high-precision and high-resolution glass substrate for forming, for example, an oxide semiconductor or a low-temperature polysilicon semiconductor element used together with a wiring pattern having a narrow line width or pitch, I could not cope enough. According to the present invention, it is possible to suppress the problem of electrification in a glass substrate for a high-definition, high-resolution display in which the line width of the wiring electrode formed on the glass substrate is narrow and even a small defect is not allowed.

또한, 방전에 의한 문제를 해소시킬 뿐만 아니라, 정전기에 의한 글래스 기판에의 이물질의 부착량을 저감시킴으로써, 글래스와의 밀착성이 낮은 Cu계의 전극 배선의 수율을 높일 수 있다. 즉, 본 발명의 글래스 기판을 이용함으로써, 선폭이 좁아도, 글래스와의 밀착성이 낮은 배선ㆍ전극 재료의 사용도 가능해진다. 예를 들면, Al계 전극이나 Cr, Mo 전극 등에 비해 밀착성은 낮지만, 저저항인 Ti-Cu 합금 등의 Cu계 전극 재료를 사용할 수 있다. 이와 같이 전극 재료의 선택 폭이 넓어짐으로써, 텔레비전용 등의 대형 패널에 있어서 문제로 되기 쉬운 RC 지연(배선 지연)의 문제를 해소할 수 있다. 또한, 앞으로 더욱 고정밀화가 진행될 것이라 예상되는 휴대 단말기용 소형 패널에 있어서 발생할 수 있는 RC 지연의 문제를 해소할 수 있는 글래스 기판을 제공할 수 있다.In addition to solving the problem caused by the discharge, by reducing the adherence amount of foreign matter to the glass substrate by static electricity, it is possible to increase the yield of Cu-based electrode wiring with low adhesion to glass. That is, by using the glass substrate of the present invention, it is possible to use a wiring / electrode material having a low adhesion with glass even if the line width is narrow. For example, a Cu-based electrode material such as a Ti-Cu alloy, which has a lower adhesion than an Al-based electrode or Cr or Mo electrode, can be used. The widening of the selection range of the electrode material in this manner can solve the problem of the RC delay (wiring delay) which is likely to be a problem in a large panel for a television or the like. In addition, it is possible to provide a glass substrate which can solve the problem of RC delay which may occur in a small-sized panel for a portable terminal, which is expected to be further improved in the future.

또한, 상기 설명에서는, 디바이스로서 반도체 소자가 설치되는 글래스 기판을 이용하여 대전의 문제를 설명하였지만, 본 발명은, 디바이스로서 컬러 필터 등이 형성되는 디스플레이용 글래스 기판에 있어서의 대전 대책으로서도 유효하다. 예를 들면, 컬러 필터(CF) 패널에 있어서, 블랙 매트릭스(BM)의 세선화가 진행되고 있지만, 본 발명에 따르면, 액정 디스플레이용 CF 패널에 있어서의 BM 선폭이 20㎛ 이하, 예를 들면 5∼10㎛로 세선화된 액정용 패널이라도, 이물질 기인에 의한 BM 박리는 발생하지 않았다.In the above description, the problem of charging by using a glass substrate provided with a semiconductor element as a device has been described. However, the present invention is also effective as a countermeasure against electrification in a glass substrate for display in which a color filter or the like is formed as a device. For example, thinning of a black matrix (BM) is progressing in a color filter (CF) panel, but according to the present invention, a BM line width in a CF panel for a liquid crystal display is 20 μm or less, for example, 5 Even in the case of a liquid crystal panel thinned to 10 mu m, no BM peeling due to a foreign substance occurred.

10 : 글래스 기판
12, 14 : 글래스 표면
22 : 반송 롤러
24 : 반송 도포 롤러
26 : 접촉 롤러
28 : 용기
30 : 에칭 장치
34 : 에칭 헤드
40 : 기판 테이블
42 : 승강 핀10: glass substrate
12, 14: glass surface
22: conveying roller
24: conveying application roller
26: contact roller
28: container
30: etching apparatus
34: etching head
40: substrate table
42: Lift pin

Claims (11)

디스플레이용 글래스 기판의 제조 방법으로서,
글래스 기판을 제작하는 공정과,
상기 글래스 기판의 주 표면 중 한쪽의 글래스 표면에 표면 처리를 하여 표면 요철을 형성하는 공정과,
상기 표면 요철을 형성하기 전에, 상기 표면 요철을 형성하는 상기 글래스 기판의 글래스 표면에 부착한 유기물을 세정 제거하는 공정
을 갖고,
상기 표면 처리된 상기 글래스 표면에 있어서, 상기 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치되고, 상기 볼록부의 상기 글래스 표면의 면적에 차지하는 면적 비율이 0.5∼10％로 되고, 상기 표면 요철에 있어서의 Rz(Rz는, 원자간력 현미경에 의해 측정되는 표면 요철의 최대 높이임)가 3.13㎚보다 크게 되도록 상기 표면 처리가 행해지는 것을 특징으로 하는 디스플레이용 글래스 기판의 제조 방법.A manufacturing method of a glass substrate for display,
A step of manufacturing a glass substrate,
A step of forming a surface unevenness by subjecting the surface of one of the main surfaces of the glass substrate to surface treatment;
A step of cleaning and removing the organic substances attached to the glass surface of the glass substrate forming the surface irregularities before forming the surface irregularities
Lt; / RTI &
A convex portion having a height of 1 nm or more from the surface roughness center plane of the surface irregularities is dispersed and provided on the surface of the glass surface subjected to the surface treatment and the area ratio of the convex portion to the surface area of the glass is 0.5 to 10% , And the surface treatment is performed so that Rz (Rz is the maximum height of the surface irregularities measured by the atomic force microscope) in the surface irregularities is larger than 3.13 nm. Way. 삭제delete 제1항에 있어서,
상기 면적 비율이 0.75∼7.0％인 디스플레이용 글래스 기판의 제조 방법.The method according to claim 1,
Wherein the area ratio is 0.75 to 7.0%. 삭제delete 제1항에 있어서,
상기 글래스 기판은, 반도체 소자 형성용 글래스 기판인 디스플레이용 글래스 기판의 제조 방법.The method according to claim 1,
Wherein the glass substrate is a glass substrate for forming a semiconductor element. 제5항에 있어서,
상기 반도체 소자 형성용 글래스 기판의, 상기 글래스 표면과 반대측의 주 표면은, 저온 폴리실리콘 반도체 혹은 산화물 반도체가 형성되는 면인 디스플레이용 글래스 기판의 제조 방법.6. The method of claim 5,
Wherein a main surface of the glass substrate for semiconductor element formation opposite to the glass surface is a surface on which a low-temperature polysilicon semiconductor or an oxide semiconductor is formed. 글래스 기판으로서,
상기 글래스 기판의 주 표면 중 한쪽의 글래스 표면에는, 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치되고, 상기 볼록부의 상기 글래스 표면의 면적에 차지하는 면적 비율이 0.5∼10％이고, 또한 상기 표면 요철에 있어서의 Rz(Rz는, 원자간력 현미경에 의해 측정되는 표면 요철의 최대 높이임)가 3.13㎚보다 크고,
상기 글래스 기판의 주 표면 중 상기 한쪽의 글래스 표면과 반대측의 다른 쪽의 글래스 표면은 디바이스면으로서 이용되는 것을 특징으로 하는 글래스 기판.As a glass substrate,
Wherein a convex portion having a height of 1 nm or more from the center of the surface roughness of the surface irregularities is dispersed and provided on one glass surface of the main surface of the glass substrate and the area ratio of the convex portion to the surface area of the glass is 0.5 to 10 %, And Rz (Rz is the maximum height of the surface irregularities measured by the atomic force microscope) in the surface irregularities is larger than 3.13 nm,
And the other glass surface on the opposite side of the one glass surface from the main surface of the glass substrate is used as a device surface. 제7항에 있어서,
상기 다른 쪽의 글래스 표면에 반도체 소자가 형성되는 글래스 기판.8. The method of claim 7,
And a semiconductor element is formed on the other glass surface. 제8항에 있어서,
상기 다른 쪽의 글래스 표면은, 저온 폴리실리콘 반도체 혹은 산화물 반도체가 형성되는 면인 글래스 기판.9. The method of claim 8,
Wherein the other glass surface is a surface on which a low-temperature polysilicon semiconductor or an oxide semiconductor is formed. 제7항에 있어서,
상기 다른 쪽의 글래스 표면에, 막 두께가 50㎚ 미만인 게이트 절연막을 구비하는 박막 트랜지스터가 형성되는 글래스 기판.8. The method of claim 7,
Wherein a thin film transistor having a gate insulating film with a film thickness of less than 50 nm is formed on the other glass surface. 글래스 기판에 반도체 소자가 형성된 디스플레이용 패널로서,
표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치된 글래스 표면이며, 상기 볼록부의 상기 글래스 표면의 면적에 차지하는 면적 비율이 0.5∼10％이고 또한 상기 표면 요철에 있어서의 Rz(Rz는, 원자간력 현미경에 의해 측정되는 표면 요철의 최대 높이임)가 3.13㎚보다 큰 글래스 표면을 갖는, 글래스 기판의 제1 주 표면과,
상기 제1 주 표면과 반대측에 있고, 반도체 소자가 형성되어 있는, 상기 글래스 기판의 제2 주 표면을 갖는 것을 특징으로 하는 디스플레이용 패널.1. A panel for a display in which a semiconductor element is formed on a glass substrate,
A glass surface on which convex portions having a height of 1 nm or more from the surface roughness center surface of the surface irregularities are dispersed and the surface area ratio of the convex portions to the glass surface is 0.5 to 10% And Rz is a maximum height of the surface irregularities measured by an atomic force microscope) of the first main surface of the glass substrate and the second major surface of the glass substrate having a glass surface larger than 3.13 nm,
And a second main surface of the glass substrate on a side opposite to the first main surface and on which a semiconductor element is formed.
KR1020120121948A 2012-04-17 2012-10-31 Method for making glass substrate for display, glass substrate and display panel KR101522452B1 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201310062080.9A CN103373818B (en) 2012-04-17 2013-02-27 Method for making glass substrate for display, glass substrate and display panel
CN201510146589.0A CN104803607B (en) 2012-04-17 2013-02-27 Glass substrate for display and its manufacturing method
JP2013061800A JP5559378B2 (en) 2012-04-17 2013-03-25 Manufacturing method of glass substrate for display, glass substrate and display panel
US13/871,522 US9126858B2 (en) 2012-04-27 2013-04-26 Method for making glass substrate for display, glass substrate and display panel
JP2014067709A JP5813813B2 (en) 2012-04-17 2014-03-28 Manufacturing method of glass substrate for display, glass substrate and display panel
US14/477,290 US9120698B2 (en) 2012-04-27 2014-09-04 Method for making glass substrate for display, glass substrate and display panel
JP2015050646A JP5961719B2 (en) 2012-04-17 2015-03-13 Manufacturing method of glass substrate for display and glass substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012093557 2012-04-17
JPJP-P-2012-093557 2012-04-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020140146071A Division KR101838339B1 (en) 2012-04-17 2014-10-27 Method for making glass substrate for display, glass substrate and display panel

Publications (2)

Publication Number Publication Date
KR20130117632A KR20130117632A (en) 2013-10-28
KR101522452B1 true KR101522452B1 (en) 2015-05-21

Family

ID=49636366

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020120121948A KR101522452B1 (en) 2012-04-17 2012-10-31 Method for making glass substrate for display, glass substrate and display panel
KR1020140146071A KR101838339B1 (en) 2012-04-17 2014-10-27 Method for making glass substrate for display, glass substrate and display panel

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020140146071A KR101838339B1 (en) 2012-04-17 2014-10-27 Method for making glass substrate for display, glass substrate and display panel

Country Status (3)

Country Link
JP (3) JP5559378B2 (en)
KR (2) KR101522452B1 (en)
CN (1) CN104803607B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190047312A (en) 2017-10-27 2019-05-08 조현일 Jig for compensating lift pin of stage supporting flat display panel and manufacturing method thereof

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102166837B1 (en) * 2013-12-10 2020-10-16 아반스트레이트 가부시키가이샤 Method for producing glass substrate for display and apparatus for producing glass substrate for display
KR102419729B1 (en) * 2015-03-10 2022-07-12 니폰 덴키 가라스 가부시키가이샤 Semiconductor supporting glass substrate and laminated substrate using same
WO2016152932A1 (en) * 2015-03-24 2016-09-29 ＡｖａｎＳｔｒａｔｅ株式会社 Method for manufacturing glass substrate
JP2017032673A (en) * 2015-07-30 2017-02-09 日本電気硝子株式会社 Light guide plate and laminated light guide plate prepared therewith
WO2017065138A1 (en) * 2015-10-15 2017-04-20 旭硝子株式会社 Glass substrate for displays and method for producing same
JP6299784B2 (en) * 2016-02-17 2018-03-28 旭硝子株式会社 Glass plate and method for producing glass plate
JP6836699B2 (en) * 2016-09-21 2021-03-03 Ａｇｃ株式会社 Glass plate
JP2018052804A (en) * 2016-09-21 2018-04-05 旭硝子株式会社 Glass sheet and manufacturing method of glass substrate
JP7070197B2 (en) * 2017-08-10 2022-05-18 Ａｇｃ株式会社 Glass substrate for TFT
JP7045647B2 (en) * 2017-11-13 2022-04-01 日本電気硝子株式会社 Glass substrate
US20200407274A1 (en) * 2018-03-07 2020-12-31 Corning Incorporated Textured glass surfaces for reduced electrostatic charging
TWI829673B (en) * 2018-03-07 2024-01-21 美商康寧公司 Glass substrate adhesion control
JP7228135B2 (en) * 2018-06-27 2023-02-24 日本電気硝子株式会社 Method for manufacturing glass substrate laminate, glass substrate, glass substrate laminate, and head mounted display
CN109265013A (en) * 2018-10-16 2019-01-25 彩虹（合肥）液晶玻璃有限公司 Etaching device and cleaning equipment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005255478A (en) * 2004-03-12 2005-09-22 Nippon Electric Glass Co Ltd Glass substrate
JP2007022903A (en) * 2005-06-14 2007-02-01 Asahi Glass Co Ltd Method of finishing pre-polished glass substrate surface
JP2008120638A (en) * 2006-11-14 2008-05-29 Asahi Glass Co Ltd Glass substrate for display and method of manufacturing the same
WO2010128673A1 (en) * 2009-05-07 2010-11-11 日本電気硝子株式会社 Glass substrate and method for producing same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2863670B2 (en) * 1992-05-15 1999-03-03 シャープ株式会社 Glass composition for welding magnetic head
KR940007790A (en) * 1992-09-02 1994-04-28 미야베 요시카즈 Substrate for magnetic disk, manufacturing method thereof, and manufacturing method of magnetic disk including the substrate
JP2736869B2 (en) * 1994-11-16 1998-04-02 株式会社オハラ Method of manufacturing magnetic disk substrate
JP3359304B2 (en) * 1998-08-19 2002-12-24 ホーヤ株式会社 Glass substrate for magnetic recording medium, magnetic recording medium, and method of manufacturing them
JP2002072922A (en) * 2000-06-13 2002-03-12 Asahi Glass Co Ltd Glass substrate for display and method of selecting the same
JP4185266B2 (en) * 2001-07-25 2008-11-26 Ｈｏｙａ株式会社 Manufacturing method of substrate for information recording medium
US20060000809A1 (en) * 2002-12-26 2006-01-05 Hoya Coroporation Glass substrate for information recording media and its fabricating method
JP4165231B2 (en) * 2003-01-15 2008-10-15 三菱自動車工業株式会社 Vehicle wheel
JP2005225752A (en) * 2004-01-16 2005-08-25 Nippon Electric Glass Co Ltd Plate glass for display substrate, its manufacturing method, package of plate glass for display substrate, and its packaging method
JP2006151793A (en) * 2004-10-29 2006-06-15 Okamoto Glass Co Ltd Electron-conductive glass and spacer for electron beam-excitation type display using the same
JP4661287B2 (en) * 2005-03-22 2011-03-30 コニカミノルタホールディングス株式会社 Glass member and manufacturing method thereof, reading device and image forming apparatus using the same
JP2009064950A (en) * 2007-09-06 2009-03-26 Omron Corp Board holder and board releasing method
JP2010243381A (en) * 2009-04-08 2010-10-28 Avanstrate Inc Glass plate evaluation method based on electrification characteristic, glass plate production method using the same, and device for evaluation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005255478A (en) * 2004-03-12 2005-09-22 Nippon Electric Glass Co Ltd Glass substrate
JP2007022903A (en) * 2005-06-14 2007-02-01 Asahi Glass Co Ltd Method of finishing pre-polished glass substrate surface
JP2008120638A (en) * 2006-11-14 2008-05-29 Asahi Glass Co Ltd Glass substrate for display and method of manufacturing the same
WO2010128673A1 (en) * 2009-05-07 2010-11-11 日本電気硝子株式会社 Glass substrate and method for producing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190047312A (en) 2017-10-27 2019-05-08 조현일 Jig for compensating lift pin of stage supporting flat display panel and manufacturing method thereof

Also Published As

Publication number Publication date
JP2014169224A (en) 2014-09-18
CN104803607B (en) 2018-11-02
JP5961719B2 (en) 2016-08-02
CN104803607A (en) 2015-07-29
KR101838339B1 (en) 2018-03-13
JP2015157751A (en) 2015-09-03
JP5559378B2 (en) 2014-07-23
KR20140133797A (en) 2014-11-20
JP5813813B2 (en) 2015-11-17
KR20130117632A (en) 2013-10-28
JP2013237604A (en) 2013-11-28

Similar Documents

Publication Publication Date Title
KR101838339B1 (en) Method for making glass substrate for display, glass substrate and display panel
US9120698B2 (en) Method for making glass substrate for display, glass substrate and display panel
JP5687088B2 (en) Manufacturing method of glass substrate
JP4582498B2 (en) Glass substrate
JP2014201445A (en) Glass substrate for display, method for manufacturing the same, and method for manufacturing a panel for display using the same
KR101543832B1 (en) Glass substrate and glass substrate production method
KR101932329B1 (en) Method for producing glass substrate, glass substrate, and display panel
JP2014201446A (en) Glass substrate for display, method for manufacturing the same, and method for manufacturing a panel for display
JP6870617B2 (en) Display glass substrate and its manufacturing method
JP5774562B2 (en) Manufacturing method of glass substrate
KR101543831B1 (en) Glass substrate and glass substrate production method
CN103373818A (en) Method for making glass substrate for display, glass substrate and display panel
JP6368364B2 (en) Manufacturing method of glass substrate
JP2015067512A (en) Glass substrate for display and method for manufacturing glass substrate for display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 5