JP5572196B2 - Glass substrate and glass substrate manufacturing method - Google Patents

Glass substrate and glass substrate manufacturing method Download PDF

Info

Publication number
JP5572196B2
JP5572196B2 JP2012218101A JP2012218101A JP5572196B2 JP 5572196 B2 JP5572196 B2 JP 5572196B2 JP 2012218101 A JP2012218101 A JP 2012218101A JP 2012218101 A JP2012218101 A JP 2012218101A JP 5572196 B2 JP5572196 B2 JP 5572196B2
Authority
JP
Japan
Prior art keywords
glass substrate
mass
glass
roughened
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012218101A
Other languages
Japanese (ja)
Other versions
JP2014069999A (en
Inventor
永太 朴
友哉 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avanstrate Inc
Original Assignee
Avanstrate Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avanstrate Inc filed Critical Avanstrate Inc
Priority to JP2012218101A priority Critical patent/JP5572196B2/en
Priority to KR1020130060928A priority patent/KR101543832B1/en
Publication of JP2014069999A publication Critical patent/JP2014069999A/en
Application granted granted Critical
Publication of JP5572196B2 publication Critical patent/JP5572196B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00Surface treatment of glass, not in the form of fibres or filaments, by etching
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133302Rigid substrates, e.g. inorganic substrates

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Surface Treatment Of Glass (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、ガラス基板、および、ガラス基板の製造方法に関する。   The present invention relates to a glass substrate and a method for producing a glass substrate.

従来、液晶表示装置等のフラットパネルディスプレイの製造にガラス基板が用いられている。フラットパネルディスプレイの製造工程において、ガラス基板表面にTFT(Thin Film Transistor)等の半導体素子を形成するために、ガラス基板は、半導体製造装置の反応容器内のサセプタに載置されて、成膜処理される。ガラス基板に複数種類の薄膜を形成するため、成膜処理は、複数の半導体製造装置によって複数回行われる。成膜処理が行われる度に、ガラス基板はサセプタから取り外される。このとき、ガラス基板を載置するサセプタの金属表面と、ガラス基板表面との間において、摩擦による静電気、すなわち、剥離帯電が発生して、ガラス基板に静電気が蓄積される。このため、複数回の成膜処理が行われたガラス基板は、大量の静電気を蓄積する。特に、液晶表示装置に用いられる無アルカリガラスからなるガラス基板は、その表面が帯電されやすく、静電気が除去されにくい。そして、剥離帯電の発生が繰り返されると、ガラス基板は、サセプタの金属表面に対して、静電気によって貼り付きやすくなる。これにより、ガラス基板をサセプタから取り外す際に、ガラス基板に過度な力を与えることでガラス基板を破損させてしまう場合がある。また、剥離帯電によって蓄積された静電気に起因する電圧は、ガラス基板表面に形成された半導体素子を破壊してしまう場合がある。さらに、ガラス基板の静電気の帯電によって、ガラス基板の表面にパーティクルが引き付けられてしまう場合がある。   Conventionally, glass substrates have been used in the manufacture of flat panel displays such as liquid crystal display devices. In the manufacturing process of a flat panel display, in order to form a semiconductor element such as a TFT (Thin Film Transistor) on the surface of the glass substrate, the glass substrate is placed on a susceptor in a reaction vessel of a semiconductor manufacturing apparatus, and a film forming process is performed. Is done. In order to form a plurality of types of thin films on a glass substrate, the film forming process is performed a plurality of times by a plurality of semiconductor manufacturing apparatuses. Each time a film forming process is performed, the glass substrate is removed from the susceptor. At this time, static electricity due to friction, that is, peeling electrification occurs between the metal surface of the susceptor on which the glass substrate is placed and the glass substrate surface, and the static electricity is accumulated on the glass substrate. For this reason, a glass substrate on which a plurality of film formation processes has been performed accumulates a large amount of static electricity. In particular, a glass substrate made of alkali-free glass used for a liquid crystal display device is easily charged on the surface, and static electricity is difficult to remove. And when generation | occurrence | production of peeling electrification is repeated, a glass substrate will adhere easily with the static electricity with respect to the metal surface of a susceptor. Thereby, when removing a glass substrate from a susceptor, a glass substrate may be damaged by giving an excessive force to a glass substrate. In addition, a voltage caused by static electricity accumulated due to peeling charging may destroy a semiconductor element formed on the surface of the glass substrate. Furthermore, particles may be attracted to the surface of the glass substrate due to electrostatic charging of the glass substrate.

このような状況の下、フラットパネルディスプレイの製造工程における、表面の帯電が発生しにくいガラス基板の製造が提案されている。例えば、特許文献1(特開2005−255478号公報)に開示されるガラス基板は、電極線や各種デバイスが形成される第1表面と、第1表面の反対側の第2表面とを有する。第2表面は、物理的研磨または化学処理された面であり、0.3nm〜10nmの算術平均粗さRaを有する。第2表面の粗面化処理によって、ガラス基板の帯電が抑制される。   Under such circumstances, it has been proposed to manufacture a glass substrate in which surface charging is unlikely to occur in a flat panel display manufacturing process. For example, a glass substrate disclosed in Patent Document 1 (Japanese Patent Application Laid-Open No. 2005-255478) has a first surface on which electrode wires and various devices are formed, and a second surface opposite to the first surface. The second surface is a physically polished or chemically treated surface and has an arithmetic average roughness Ra of 0.3 nm to 10 nm. The glass substrate is prevented from being charged by the roughening treatment of the second surface.

ガラス基板の粗面化された表面は、微小な凹凸形状を有している。また、ガラス基板と、ガラス基板が載置されるテーブルとの接触面積が小さいほど、剥離帯電が発生しにくい。そのため、ガラス基板表面の粗さ曲線の凸部の数が多いほど、ガラス基板とテーブルとの接触面積がより小さくなるので、ガラス基板の帯電がより効果的に抑制される。しかし、ガラス基板表面の粗面化の程度を表すパラメータの一種であるRaは、ガラス基板表面の粗さ曲線の凸部の数と相関関係を有さない。そのため、Raが所定の範囲になるようにガラス基板表面を粗面化した場合でも、ガラス基板の帯電が充分に抑制されない可能性がある。   The roughened surface of the glass substrate has a minute uneven shape. Further, the smaller the contact area between the glass substrate and the table on which the glass substrate is placed, the less peeling charge is generated. Therefore, the larger the number of convex portions of the roughness curve on the surface of the glass substrate, the smaller the contact area between the glass substrate and the table, so that the charging of the glass substrate is more effectively suppressed. However, Ra, which is a kind of parameter representing the degree of roughening of the glass substrate surface, has no correlation with the number of convex portions of the roughness curve of the glass substrate surface. Therefore, even when the surface of the glass substrate is roughened so that Ra is within a predetermined range, the charging of the glass substrate may not be sufficiently suppressed.

本発明の目的は、表面の帯電が効果的に抑制されるガラス基板、および、ガラス基板の製造方法を提供することである。   An object of the present invention is to provide a glass substrate in which surface charging is effectively suppressed, and a method for producing the glass substrate.

本発明に係るガラス基板は、半導体素子またはカラーフィルタが形成されるフラットパネルディスプレイ用のガラス基板である。ガラス基板は、第1表面と、第2表面とを備える。第1表面は、半導体素子またはカラーフィルタが形成される表面である。第2表面は、第1表面の反対側の表面である。第2表面は、ゼロより小さいRskを有する。Rskは、原子間力顕微鏡により測定される表面の凹凸形状を表すパラメータの一種であり、表面の粗さ曲線のスキューネスである。   The glass substrate which concerns on this invention is a glass substrate for flat panel displays in which a semiconductor element or a color filter is formed. The glass substrate includes a first surface and a second surface. The first surface is a surface on which a semiconductor element or a color filter is formed. The second surface is a surface opposite to the first surface. The second surface has an Rsk that is less than zero. Rsk is a kind of parameter representing the surface irregularity shape measured by an atomic force microscope, and is the skewness of the surface roughness curve.

このガラス基板は、研磨およびエッチング等による表面処理が行われた第2表面を有する。第2表面の粗さ曲線のスキューネスを表すパラメータRskは、ゼロより小さい。そのため、第2表面の粗さ曲線は、第2表面の面粗さ中心面に対する谷部よりも、山部が多い形状を有している。すなわち、第2表面に形成される凸部の比率は、凹部の比率よりも大きい。そのため、ガラス基板をテーブル上に載置した場合において、テーブル表面と接触する第2表面の面積は、表面処理によって低減されている。ガラス基板とテーブルとの接触面積が小さいほど、ガラス基板の帯電がより効果的に抑制される。従って、このガラス基板は、帯電が効果的に抑制される。   The glass substrate has a second surface that has been subjected to a surface treatment such as polishing and etching. A parameter Rsk representing the skewness of the roughness curve of the second surface is smaller than zero. Therefore, the roughness curve of the second surface has a shape with more peaks than the valleys with respect to the surface roughness center plane of the second surface. That is, the ratio of the convex part formed in the 2nd surface is larger than the ratio of a recessed part. Therefore, when the glass substrate is placed on the table, the area of the second surface that contacts the table surface is reduced by the surface treatment. The smaller the contact area between the glass substrate and the table, the more effectively the charging of the glass substrate is suppressed. Therefore, charging of this glass substrate is effectively suppressed.

また、第2表面は、−0.3より小さいRskを有することが好ましい。   The second surface preferably has an Rsk smaller than −0.3.

また、第2表面は、−1.5より大きく、かつ、−0.5より小さいRskを有することがより好ましい。   More preferably, the second surface has an Rsk greater than −1.5 and less than −0.5.

本発明に係るガラス基板の製造方法は、半導体素子またはカラーフィルタが形成されるフラットパネルディスプレイ用のガラス基板の製造方法である。ガラス基板の製造方法は、表面処理工程を備える。表面処理工程は、半導体素子またはカラーフィルタが形成されるガラス基板の表面である第1表面の反対側の表面である第2表面を表面処理する。表面処理工程において表面処理された第2表面が、ゼロより小さいRskを有するように、第2表面は、表面処理工程で表面処理される。Rskは、原子間力顕微鏡により測定される表面の凹凸形状を表すパラメータの一種であり、表面の粗さ曲線のスキューネスである。   The manufacturing method of the glass substrate which concerns on this invention is a manufacturing method of the glass substrate for flat panel displays in which a semiconductor element or a color filter is formed. The method for manufacturing a glass substrate includes a surface treatment process. In the surface treatment step, a second surface which is a surface opposite to the first surface which is the surface of the glass substrate on which the semiconductor element or the color filter is formed is surface-treated. The second surface is surface treated in the surface treatment step so that the second surface that has been surface treated in the surface treatment step has an Rsk less than zero. Rsk is a kind of parameter representing the surface irregularity shape measured by an atomic force microscope, and is the skewness of the surface roughness curve.

このガラス基板の製造方法では、ガラス基板の第2表面は、研磨およびエッチング等による表面処理が行われる。表面処理が行われた第2表面の粗さ曲線のスキューネスを表すパラメータRskは、ゼロより小さい。そのため、第2表面の粗さ曲線は、第2表面の面粗さ中心面に対する谷部よりも、山部が多い形状を有している。すなわち、第2表面に形成される凸部の比率は、凹部の比率よりも大きい。そのため、ガラス基板をテーブル上に載置した場合において、テーブル表面と接触する第2表面の面積は、表面処理によって低減されている。ガラス基板とテーブルとの接触面積が小さいほど、ガラス基板の帯電がより効果的に抑制される。従って、このガラス基板の製造方法によって製造されるガラス基板は、帯電が効果的に抑制される。   In this glass substrate manufacturing method, the second surface of the glass substrate is subjected to surface treatment such as polishing and etching. A parameter Rsk representing the skewness of the roughness curve of the second surface subjected to the surface treatment is smaller than zero. Therefore, the roughness curve of the second surface has a shape with more peaks than the valleys with respect to the surface roughness center plane of the second surface. That is, the ratio of the convex part formed in the 2nd surface is larger than the ratio of a recessed part. Therefore, when the glass substrate is placed on the table, the area of the second surface that contacts the table surface is reduced by the surface treatment. The smaller the contact area between the glass substrate and the table, the more effectively the charging of the glass substrate is suppressed. Therefore, the glass substrate manufactured by this glass substrate manufacturing method is effectively prevented from being charged.

また、表面処理工程において表面処理された第2表面が、−0.3より小さいRskを有するように、第2表面は、表面処理工程で表面処理されることが好ましい。   In addition, the second surface is preferably surface-treated in the surface treatment step so that the second surface subjected to the surface treatment in the surface treatment step has an Rsk smaller than −0.3.

また、表面処理工程において表面処理された第2表面が、−1.5より大きく、かつ、−0.5より小さいRskを有するように、第2表面は、表面処理工程で表面処理されることがより好ましい。   Further, the second surface is subjected to the surface treatment in the surface treatment step so that the second surface subjected to the surface treatment in the surface treatment step has an Rsk larger than −1.5 and smaller than −0.5. Is more preferable.

また、表面処理工程において、第2表面は、フッ化水素を含むエッチング液を用いてエッチングされることが好ましい。   In the surface treatment step, the second surface is preferably etched using an etchant containing hydrogen fluoride.

また、表面処理工程において表面処理された第2表面において、第2表面の面粗さ中心面から1nm以上の高さを有する凸部が分散して設けられ、かつ、凸部の第2表面の面積に占める面積比率が所定の範囲内となるように、第2表面は、表面処理工程で表面処理されることが好ましい。これにより、ガラス基板をテーブル上に載置した場合において、テーブル表面と接触する第2表面の凸部の面積は、表面処理によって増加する。従って、このガラス基板の製造方法によって製造されるガラス基板は、帯電が効果的に抑制される。   Further, in the second surface subjected to the surface treatment in the surface treatment step, convex portions having a height of 1 nm or more from the surface roughness center plane of the second surface are provided in a dispersed manner, and the second surface of the convex portion is provided. The second surface is preferably surface-treated in the surface treatment step so that the area ratio in the area is within a predetermined range. Thereby, when a glass substrate is mounted on a table, the area of the convex part of the 2nd surface which contacts a table surface increases by surface treatment. Therefore, the glass substrate manufactured by this glass substrate manufacturing method is effectively prevented from being charged.

本発明に係るガラス基板、および、ガラス基板の製造方法によって製造されたガラス基板は、表面の帯電が効果的に抑制される。   As for the glass substrate manufactured by the glass substrate which concerns on this invention, and the manufacturing method of a glass substrate, surface charging is suppressed effectively.

実施形態に係るガラス基板の断面図である。It is sectional drawing of the glass substrate which concerns on embodiment. 実施形態に係るガラス基板の製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the glass substrate which concerns on embodiment. ドライエッチング装置の一例を示す図である。It is a figure which shows an example of a dry etching apparatus. ウエットエッチング装置の一例を示す図である。It is a figure which shows an example of a wet etching apparatus.

(1)ガラス基板の製造方法の概略
本発明の実施形態について、図面を参照しながら説明する。本実施形態で用いられるガラス基板の製造方法によって製造されるガラス基板10は、液晶ディスプレイ、プラズマディスプレイおよび有機ELディスプレイ等のフラットパネルディスプレイ(FPD)の製造に用いられる。ガラス基板10は、例えば、0.2mm〜0.8mmの厚みを有し、かつ、縦680mm〜2200mmおよび横880mm〜2500mmのサイズを有する。
(1) Outline of Glass Substrate Manufacturing Method An embodiment of the present invention will be described with reference to the drawings. The glass substrate 10 manufactured by the glass substrate manufacturing method used in the present embodiment is used for manufacturing flat panel displays (FPD) such as liquid crystal displays, plasma displays, and organic EL displays. The glass substrate 10 has a thickness of 0.2 mm to 0.8 mm, for example, and has a size of 680 mm to 2200 mm in length and 880 mm to 2500 mm in width.

図1は、ガラス基板10の断面図である。ガラス基板10は、一方の主表面である素子形成表面12aと、他方の主表面である粗面化表面12bとを有する。素子形成表面12aは、FPDの製造工程において、TFT等の半導体素子、ポリシリコン薄膜、ITO(Indium Thin Oxide)薄膜、および、カラーフィルタ等からなる複数層の薄膜が形成される面である。そのため、一般的に、素子形成表面12aは、算術平均粗さRaが0.2nm以下である極めて滑らかな面である。一方、粗面化表面12bは、後述するように、ガラス基板10の製造工程において、エッチング処理によって微小な凹凸が形成される面である。本実施形態において、ガラス基板10の粗面化表面12bは、ドライエッチング、ウエットエッチング、パッド研磨、CMP研磨およびテープ研磨等によって表面処理される。   FIG. 1 is a cross-sectional view of the glass substrate 10. The glass substrate 10 has an element forming surface 12a which is one main surface and a roughened surface 12b which is the other main surface. The element forming surface 12a is a surface on which a plurality of thin films including a semiconductor element such as a TFT, a polysilicon thin film, an ITO (Indium Thin Oxide) thin film, and a color filter are formed in the FPD manufacturing process. Therefore, in general, the element formation surface 12a is an extremely smooth surface having an arithmetic average roughness Ra of 0.2 nm or less. On the other hand, the roughened surface 12b is a surface on which minute irregularities are formed by an etching process in the manufacturing process of the glass substrate 10, as will be described later. In the present embodiment, the roughened surface 12b of the glass substrate 10 is surface-treated by dry etching, wet etching, pad polishing, CMP polishing, tape polishing, or the like.

ガラス基板10の一例として、以下の組成を有するガラスが挙げられる。   An example of the glass substrate 10 is glass having the following composition.

(a)SiO2:50質量%〜70質量%、
(b)Al23:10質量%〜25質量%、
(c)B23:5質量%〜18質量%、
(d)MgO:0質量%〜10質量%、
(e)CaO:0質量%〜20質量%、
(f)SrO:0質量%〜20質量%、
(g)BaO:0質量%〜10質量%、
(h)RO:5質量%〜20質量%(Rは、Mg、Ca、SrおよびBaから選択される少なくとも1種である。)、
(i)R’2O:0質量%〜2.0質量%(R’は、Li、NaおよびKから選択される少なくとも1種である。)、
(j)SnO2、Fe23およびCeO2から選ばれる少なくとも1種の金属酸化物。
なお、上記の組成を有するガラスは、0.1質量%未満の範囲で、その他の微量成分の存在が許容される。
(A) SiO 2 : 50% by mass to 70% by mass,
(B) Al 2 O 3 : 10% by mass to 25% by mass,
(C) B 2 O 3 : 5% by mass to 18% by mass,
(D) MgO: 0% by mass to 10% by mass,
(E) CaO: 0% by mass to 20% by mass,
(F) SrO: 0% by mass to 20% by mass,
(G) BaO: 0% by mass to 10% by mass,
(H) RO: 5% by mass to 20% by mass (R is at least one selected from Mg, Ca, Sr and Ba),
(I) R ′ 2 O: 0% by mass to 2.0% by mass (R ′ is at least one selected from Li, Na and K),
(J) At least one metal oxide selected from SnO 2 , Fe 2 O 3 and CeO 2 .
The glass having the above composition is allowed to contain other trace components in the range of less than 0.1% by mass.

ガラス基板10は、フロート法およびダウンドロー法等により成形される。本実施形態では、オーバーフローダウンドロー法を用いるFPD用のガラス基板10の製造工程について説明する。図2は、ガラス基板10の製造工程を表すフローチャートの一例である。ガラス基板10の製造工程は、主として、熔解工程(ステップS10)と、清澄工程(ステップS20)と、攪拌工程(ステップS30)と、成形工程(ステップS40)と、徐冷工程(ステップS50)と、採板工程(ステップS60)と、切断工程(ステップS70)と、粗面化工程(ステップS80)と、端面加工工程(ステップS90)とからなる。熔解工程S10と、清澄工程S20と、攪拌工程S30と、成形工程S40と、徐冷工程S50と、採板工程S60と、切断工程S70とは、ガラス原料からガラス基板10が製造される基板製造工程である。粗面化工程S80は、ガラス基板10の粗面化表面12bがドライエッチング処理、ウエットエッチング処理、パッド研磨処理、CMP研磨処理およびテープ研磨処理等により粗面化される表面処理工程である。次に、各工程の概略の一例を説明する。   The glass substrate 10 is formed by a float method, a down draw method, or the like. In the present embodiment, a manufacturing process of the glass substrate 10 for FPD using the overflow downdraw method will be described. FIG. 2 is an example of a flowchart showing a manufacturing process of the glass substrate 10. The manufacturing process of the glass substrate 10 mainly includes a melting process (step S10), a clarification process (step S20), a stirring process (step S30), a molding process (step S40), and a slow cooling process (step S50). The plate-making process (step S60), the cutting process (step S70), the roughening process (step S80), and the end face machining process (step S90). The melting step S10, the refining step S20, the stirring step S30, the forming step S40, the slow cooling step S50, the plate-drawing step S60, and the cutting step S70 are substrate manufactures in which the glass substrate 10 is manufactured from glass raw materials. It is a process. The roughening step S80 is a surface treatment step in which the roughened surface 12b of the glass substrate 10 is roughened by a dry etching process, a wet etching process, a pad polishing process, a CMP polishing process, a tape polishing process, or the like. Next, an example of the outline of each process will be described.

熔解工程S10では、熔解槽において、バーナー等の加熱手段によりガラス原料が熔解され、1500℃〜1600℃の高温の熔融ガラスが生成される。ガラス原料は、所望の組成のガラスを実質的に得ることができるように調製される。ここで、「実質的に」とは、0.1質量%未満の範囲で、その他の微量成分の存在が許容されることを意味する。熔融ガラスは、熔解槽の底部に設けられた流出口から下流工程に送られる。   In the melting step S10, the glass raw material is melted by a heating means such as a burner in the melting tank, and high-temperature molten glass at 1500 ° C. to 1600 ° C. is generated. The glass raw material is prepared so that a glass having a desired composition can be substantially obtained. Here, “substantially” means that the presence of other trace components is allowed in the range of less than 0.1% by mass. The molten glass is sent to a downstream process from an outlet provided at the bottom of the melting tank.

清澄工程S20では、清澄槽において、熔解工程S10で生成された熔融ガラスをさらに昇温させることで、熔融ガラスの清澄が行われる。清澄槽において、熔融ガラスの温度は、1600℃〜1800℃、好ましくは1650℃〜1750℃に上昇させられる。清澄槽では、熔融ガラスに含まれるO2、CO2およびSO2の微小な泡が、ガラス原料に含まれるSnO2等の清澄剤の還元により生じたO2を吸収して成長し、熔融ガラスの液面に浮上する。 In the clarification step S20, the molten glass is clarified by further raising the temperature of the molten glass generated in the melting step S10 in the clarification tank. In the clarification tank, the temperature of the molten glass is raised to 1600 ° C to 1800 ° C, preferably 1650 ° C to 1750 ° C. In the clarification tank, fine bubbles of O 2 , CO 2 and SO 2 contained in the molten glass grow by absorbing O 2 generated by the reduction of the fining agent such as SnO 2 contained in the glass raw material. Ascend to the liquid level.

攪拌工程S30では、攪拌槽において、清澄工程S20で清澄された熔融ガラスが攪拌され、化学的および熱的に均質化される。攪拌槽では、熔融ガラスは鉛直方向に流れながら、軸回転するスターラーによって攪拌され、攪拌槽の底部に設けられた流出口から下流工程に送られる。また、攪拌工程S30では、ジルコニアリッチの熔融ガラス等、熔融ガラスの平均的な比重と異なる比重を有するガラス成分が攪拌槽から除去される。   In the stirring step S30, the molten glass clarified in the clarification step S20 is stirred and chemically and thermally homogenized in the stirring tank. In the stirring tank, the molten glass is stirred by a rotating shaft stirrer while flowing in the vertical direction, and sent to a downstream process from an outlet provided at the bottom of the stirring tank. Moreover, in stirring process S30, the glass component which has specific gravity different from the average specific gravity of molten glass, such as a zirconia rich molten glass, is removed from a stirring tank.

成形工程S40では、オーバーフローダウンドロー法によって、攪拌工程S30で攪拌された熔融ガラスからガラスリボンが成形される。具体的には、成形セルの上部から溢れて分流した熔融ガラスが、成形セルの側壁に沿って下方へ流れ、成形セルの下端で合流することでガラスリボンが連続的に成形される。熔融ガラスは、成形工程S40に流入する前に、オーバーフローダウンドロー法による成形に適した温度、例えば、1200℃まで冷却される。   In the forming step S40, a glass ribbon is formed from the molten glass stirred in the stirring step S30 by the overflow downdraw method. Specifically, the molten glass that overflows from the upper part of the forming cell flows downward along the side wall of the forming cell, and joins at the lower end of the forming cell, whereby the glass ribbon is continuously formed. The molten glass is cooled to a temperature suitable for molding by the overflow downdraw method, for example, 1200 ° C. before flowing into the molding step S40.

徐冷工程S50では、成形工程S40で連続的に生成されたガラスリボンが、歪みおよび反りが発生しないように温度制御されながら、徐冷点以下まで徐冷される。   In the slow cooling step S50, the glass ribbon continuously produced in the forming step S40 is gradually cooled to the annealing point or lower while the temperature is controlled so as not to cause distortion and warpage.

採板工程S60では、徐冷工程S50で徐冷されたガラスリボンが、所定の長さごとに切断される。   In the plate-drawing step S60, the glass ribbon slowly cooled in the slow cooling step S50 is cut for each predetermined length.

切断工程S70では、採板工程S60で所定の長さごとに切断されたガラスリボンが、所定の大きさに切断されて、ガラス基板10が得られる。   In cutting process S70, the glass ribbon cut | disconnected for every predetermined length by the plate-drawing process S60 is cut | disconnected by the predetermined magnitude | size, and the glass substrate 10 is obtained.

粗面化工程S80では、後述するように、切断工程S70で得られたガラス基板10の粗面化表面12bの表面粗さを増加させる表面処理が行われる。粗面化工程S80は、主として、ガラス基板10の粗面化表面12bを洗浄する洗浄工程と、洗浄工程で洗浄された粗面化表面12bをエッチングするエッチング工程とからなる。   In the roughening step S80, as will be described later, a surface treatment for increasing the surface roughness of the roughened surface 12b of the glass substrate 10 obtained in the cutting step S70 is performed. The roughening step S80 mainly includes a cleaning step for cleaning the roughened surface 12b of the glass substrate 10 and an etching step for etching the roughened surface 12b cleaned in the cleaning step.

端面加工工程S90では、粗面化工程S80で粗面化表面12bが表面処理されたガラス基板10の端部を研磨および研削する。   In the end face processing step S90, the end portion of the glass substrate 10 whose surface is roughened in the roughening step S80 is polished and ground.

なお、端面加工工程S90の後に、ガラス基板10の洗浄工程および検査工程が行われる。洗浄工程および検査工程の詳細は省略する。最終的に、ガラス基板10は梱包されて、FPDの製造業者に出荷される。FPD製造業者は、ガラス基板10の素子形成面12aにTFT等からなる薄膜を形成して、FPDを製造する。   In addition, the washing | cleaning process and test | inspection process of the glass substrate 10 are performed after end surface processing process S90. Details of the cleaning process and the inspection process are omitted. Finally, the glass substrate 10 is packed and shipped to the FPD manufacturer. The FPD manufacturer manufactures an FPD by forming a thin film made of TFT or the like on the element forming surface 12a of the glass substrate 10.

(2)粗面化工程の詳細
次に、粗面化工程S80で行われる、粗面化表面12bの洗浄工程およびエッチング工程について、それぞれ説明する。
(2) Details of Roughening Step Next, the cleaning step and the etching step of the roughened surface 12b performed in the roughening step S80 will be described.

(2−1)洗浄工程
洗浄工程では、粗面化表面12bの洗浄処理が行われる。洗浄処理は、例えば、プラズマ洗浄処理である。プラズマ洗浄処理では、例えば、窒素および酸素の混合ガスである空気、および、アルゴンから生成される、プラズマ状態で活性化されたガスが用いられる。
(2-1) Cleaning Step In the cleaning step, the roughened surface 12b is cleaned. The cleaning process is, for example, a plasma cleaning process. In the plasma cleaning process, for example, air, which is a mixed gas of nitrogen and oxygen, and a gas activated in a plasma state generated from argon are used.

プラズマ洗浄処理では、プラズマ状態で活性化されたガスを、ガラス基板10の粗面化表面12bに吹き付けることにより、粗面化表面12bに付着している有機物の薄膜が除去される。有機物の薄膜は、後のエッチング処理において、マスクとして機能する。そのため、エッチング処理の前に、粗面化表面12bから有機物の薄膜を除去する洗浄処理を行う。   In the plasma cleaning process, the gas activated in the plasma state is sprayed onto the roughened surface 12b of the glass substrate 10, whereby the organic thin film adhering to the roughened surface 12b is removed. The organic thin film functions as a mask in a later etching process. Therefore, before the etching process, a cleaning process for removing the organic thin film from the roughened surface 12b is performed.

なお、粗面化表面12bの洗浄工程において、プラズマ洗浄処理を行う代わりに、オゾンガスの吹き付け処理、および、紫外線の照射処理を行うことにより、有機物の薄膜を除去することもできる。洗浄工程では、少なくとも、有機物を酸化または改質させることにより、有機物の薄膜が除去されればよい。なお、エッチング工程での表面処理の前に行う洗浄工程は、必須の工程ではなく、表面処理される粗面化表面12bの清浄度が高ければ行う必要はない。   In the cleaning process of the roughened surface 12b, instead of performing the plasma cleaning process, an organic gas thin film can be removed by performing an ozone gas spray process and an ultraviolet irradiation process. In the cleaning step, at least the organic thin film may be removed by oxidizing or modifying the organic matter. Note that the cleaning process performed before the surface treatment in the etching process is not an essential process, and is not necessary if the cleanliness of the roughened surface 12b to be surface-treated is high.

(2−2)エッチング工程
エッチング工程では、粗面化表面12bのエッチング処理が行われる。エッチング処理は、例えば、ドライエッチング処理およびウエットエッチング処理である。エッチング処理では、フッ素系のエッチャントが用いられ、特に、フッ化水素を含むエッチャントが用いられることが好ましい。
(2-2) Etching Step In the etching step, the roughened surface 12b is etched. The etching process is, for example, a dry etching process or a wet etching process. In the etching process, a fluorine-based etchant is used, and in particular, an etchant containing hydrogen fluoride is preferably used.

図3は、ドライエッチング装置の一例を示す図である。ドライエッチング装置30は、主として、エッチングノズル31と搬送ローラ32とを備える。ガラス基板10は、搬送ローラ32により搬送される。ガラス基板10の粗面化表面12bは、搬送ローラ32と接触する表面である。エッチングノズル31は、ガラス基板10の幅方向に延びるスリット状のノズルである。エッチングノズル31は、搬送されるガラス基板10の粗面化表面12bに、エッチャントを吹き付ける。エッチャントは、例えば、プラズマ状態のキャリアガス中に、四フッ化炭素および水の混合ガスを通過させることにより生成される、気体のフッ化水素である。キャリアガスとしては、窒素およびアルゴン等が用いられる。   FIG. 3 is a diagram illustrating an example of a dry etching apparatus. The dry etching apparatus 30 mainly includes an etching nozzle 31 and a conveyance roller 32. The glass substrate 10 is conveyed by the conveyance roller 32. The roughened surface 12 b of the glass substrate 10 is a surface that contacts the transport roller 32. The etching nozzle 31 is a slit-like nozzle that extends in the width direction of the glass substrate 10. The etching nozzle 31 sprays an etchant on the roughened surface 12b of the glass substrate 10 to be conveyed. The etchant is, for example, gaseous hydrogen fluoride generated by passing a mixed gas of carbon tetrafluoride and water through a carrier gas in a plasma state. Nitrogen, argon, etc. are used as carrier gas.

図4は、ウエットエッチング装置の一例を示す図である。ウエットエッチング装置40は、主として、搬送ローラ42と、粗面化ローラ44と、接触ローラ46と、エッチャント槽48とを備える。ガラス基板10は、搬送ローラ42および粗面化ローラ44により搬送される。ガラス基板10の粗面化表面12bは、搬送ローラ42および粗面化ローラ44と接触する表面である。粗面化ローラ44の外周面は、スポンジで構成される。粗面化ローラ44の外周面の一部は、エッチャント槽48に貯留されているエッチング液49に浸漬されている。エッチング液49は、例えば、フッ化水素酸である。粗面化ローラ44の表面は、エッチング液49を吸収する。そのため、粗面化ローラ44に吸収されたエッチング液49は、ガラス基板10の粗面化表面12bと接触するので、エッチング液49が粗面化表面12bに塗布される。粗面化表面12bに塗布されるエッチング液49の量を調節するために、粗面化ローラ44に吸収されたエッチング液49の一部は、粗面化ローラ44の表面を押圧する接触ローラ46によって絞り取られる。また、ガラス基板10の素子形成表面12aにエアー等を吹き付けることにより、ガラス基板10の粗面化表面12bと粗面化ローラ44との接触する圧力を高く保つことができる。   FIG. 4 is a diagram illustrating an example of a wet etching apparatus. The wet etching apparatus 40 mainly includes a conveyance roller 42, a roughening roller 44, a contact roller 46, and an etchant tank 48. The glass substrate 10 is transported by the transport roller 42 and the roughening roller 44. The roughened surface 12 b of the glass substrate 10 is a surface in contact with the conveying roller 42 and the roughened roller 44. The outer peripheral surface of the roughening roller 44 is made of sponge. A part of the outer peripheral surface of the roughening roller 44 is immersed in an etching solution 49 stored in an etchant tank 48. The etchant 49 is, for example, hydrofluoric acid. The surface of the roughening roller 44 absorbs the etching solution 49. Therefore, the etching liquid 49 absorbed by the roughening roller 44 comes into contact with the roughened surface 12b of the glass substrate 10, and thus the etching liquid 49 is applied to the roughened surface 12b. In order to adjust the amount of the etching solution 49 applied to the roughened surface 12 b, a part of the etching solution 49 absorbed by the roughening roller 44 presses the surface of the roughening roller 44. Squeezed by. Further, by blowing air or the like to the element forming surface 12a of the glass substrate 10, the pressure at which the roughened surface 12b of the glass substrate 10 and the roughening roller 44 come into contact can be kept high.

エッチング工程では、ガラス基板10の搬送速度を調整することによって、エッチング処理に要する時間を調整し、また、粗面化表面12bに付着するエッチャントの量を調整することができる。エッチング工程が行われる前に、ガラス基板10の粗面化表面12bは、洗浄工程において有機物の薄膜が除去されているので、粗面化表面12bは均一にエッチングされる。   In the etching step, the time required for the etching process can be adjusted by adjusting the conveyance speed of the glass substrate 10, and the amount of the etchant adhering to the roughened surface 12b can be adjusted. Before the etching process is performed, the roughened surface 12b of the glass substrate 10 is uniformly etched because the organic thin film is removed in the cleaning process.

エッチング工程後の粗面化表面12bのRskは、ゼロより小さい。なお、エッチング工程後の粗面化表面12bのRskは、好ましくは、−0.3より小さく、さらに好ましくは、−1.5より大きく、かつ、−0.5より小さい。Rskは、原子間力顕微鏡により測定される表面の凹凸形状を表すパラメータの一種であり、表面の粗さ曲線のスキューネスである。具体的には、Rskは、JIS B 0601−2001に準拠したスキューネスである。Rskを算出するためには、最初に、表面の粗さ曲線の二乗平均平方根高さRqを、次の式に従って算出する。   Rsk of the roughened surface 12b after the etching process is smaller than zero. Note that Rsk of the roughened surface 12b after the etching step is preferably smaller than −0.3, more preferably larger than −1.5 and smaller than −0.5. Rsk is a kind of parameter representing the surface irregularity shape measured by an atomic force microscope, and is the skewness of the surface roughness curve. Specifically, Rsk is a skewness conforming to JIS B 0601-2001. In order to calculate Rsk, first, the root mean square height Rq of the surface roughness curve is calculated according to the following equation.

Figure 0005572196
Figure 0005572196

ここで、Lは基準長さ、Z(x)は粗さ曲線である。Rskは、基準長さにおける粗さ曲線Z(x)の三乗平均を、二乗平均平方根高さRqの三乗で割った値であり、次の式に従って算出される。 Here, L is a reference length, and Z (x) is a roughness curve. Rsk is a value obtained by dividing the cube average of the roughness curve Z (x) at the reference length by the cube of the root mean square height Rq, and is calculated according to the following equation.

Figure 0005572196
Figure 0005572196

Rskは、ガラス基板10の面粗さ中心面に対する粗さ曲線分布の偏りを表すパラメータである。Rskがゼロである場合、粗さ曲線分布は、面粗さ中心面に対して対称である。Rskがゼロより大きい場合、粗さ曲線分布は、面粗さ中心面より下側に偏る。Rskがゼロより小さい場合、粗さ曲線分布は、面粗さ中心面より上側に偏る。   Rsk is a parameter representing the deviation of the roughness curve distribution with respect to the surface roughness center plane of the glass substrate 10. When Rsk is zero, the roughness curve distribution is symmetric with respect to the surface roughness center plane. When Rsk is greater than zero, the roughness curve distribution is biased downward from the surface roughness center plane. When Rsk is smaller than zero, the roughness curve distribution is biased upward from the surface roughness center plane.

ガラス基板10の粗面化表面12bのRskがゼロより小さい場合、粗面化表面12bの粗さ曲線は、粗面化表面12bの面粗さ中心面に対する谷部よりも、山部が多い形状を有している。すなわち、ガラス基板10の粗面化表面12bに形成される凸部の比率は、凹部の比率よりも大きくなる。   When Rsk of the roughened surface 12b of the glass substrate 10 is smaller than zero, the roughness curve of the roughened surface 12b has a shape in which there are more peaks than valleys with respect to the surface roughness center plane of the roughened surface 12b. have. That is, the ratio of the convex part formed in the roughened surface 12b of the glass substrate 10 becomes larger than the ratio of the concave part.

(3)特徴
本実施形態に係るガラス基板の製造方法によって製造されるガラス基板10は、エッチング処理によって粗面化された粗面化表面12bを有している。粗面化表面12bのRskをゼロより小さくするエッチング処理によって、粗面化表面12bは、凸部の比率が凹部の比率よりも大きい形状を有している。そのため、ガラス基板10をテーブル上に載置した場合において、テーブル表面と接触する粗面化表面12bの面積は、エッチング処理によって低減されている。そして、ガラス基板10とテーブルとの接触面積が小さいほど、ガラス基板10の帯電がより効果的に抑制される。従って、Rskをゼロより小さくする粗面化処理によって、ガラス基板10の粗面化表面12bの帯電が効果的に抑制される。
(3) Features The glass substrate 10 manufactured by the method for manufacturing a glass substrate according to the present embodiment has a roughened surface 12b roughened by an etching process. By the etching process for making Rsk of the roughened surface 12b smaller than zero, the roughened surface 12b has a shape in which the ratio of the convex portions is larger than the ratio of the concave portions. Therefore, when the glass substrate 10 is placed on the table, the area of the roughened surface 12b that contacts the table surface is reduced by the etching process. And charging of the glass substrate 10 is suppressed more effectively, so that the contact area of the glass substrate 10 and a table is small. Therefore, charging of the roughened surface 12b of the glass substrate 10 is effectively suppressed by the roughening treatment that makes Rsk smaller than zero.

また、粗面化表面12bのRskが小さいほど、粗面化表面12bの帯電は、より効果的に抑制される。粗面化表面12bのRskは、−0.3より小さいことが好ましく、また、−1.5より大きく、かつ、−0.5より小さいことがより好ましい。なお、粗面化表面12bのRskを−1.3以下にするためには、エッチング処理の他に、例えば、粗面化表面12bの研磨工程が必要になり、表面状態のコントロールが難しくなる
。そのため、粗面化表面12bの表面処理の工程が長くなることがある。また、粗面化表面12bの表面処理の工程の管理が複雑になるおそれがある。
Further, as Rsk of the roughened surface 12b is smaller, charging of the roughened surface 12b is more effectively suppressed. Rsk of the roughened surface 12b is preferably smaller than −0.3, more preferably larger than −1.5 and smaller than −0.5. In order to set Rsk of the roughened surface 12b to −1.3 or less, for example, a polishing step of the roughened surface 12b is required in addition to the etching process, and it becomes difficult to control the surface state. Therefore, the surface treatment process of the roughened surface 12b may be long. In addition, the management of the surface treatment process of the roughened surface 12b may be complicated.

なお、粗面化表面12bのRskが−1.5以下である場合、粗面化表面12bに形成される凸部の数が増えることにより、ガラス基板10とテーブルとの接触面積が大きくなり、ガラス基板10の帯電性が下がりにくくなる傾向が見られる。   In addition, when Rsk of the roughened surface 12b is −1.5 or less, the contact area between the glass substrate 10 and the table is increased by increasing the number of convex portions formed on the roughened surface 12b. The tendency for the charging property of the glass substrate 10 to become difficult to fall is seen.

フラットパネルディスプレイの製造工程において、ガラス基板10の素子形成表面12aには、TFT等の半導体素子、ポリシリコン薄膜およびITO薄膜等からなる複数層の薄膜が形成される。素子形成表面12aに成膜処理が行われる度に、ガラス基板10は、半導体製造装置の反応容器内のサセプタから取り外される。このとき、ガラス基板10を載置するサセプタの金属表面と、ガラス基板10の粗面化表面12bとの間において、剥離帯電が発生する。剥離帯電によってガラス基板10に静電気が蓄積されると、ガラス基板10の粗面化表面12bは、サセプタの金属表面に対して、静電気によって貼り付きやすくなる。これにより、ガラス基板10をサセプタから取り外す際に、ガラス基板10に過度な力を与えることでガラス基板10を破損させてしまう場合がある。また、剥離帯電によって蓄積された静電気に起因する電圧は、ガラス基板10の素子形成表面12aに形成された半導体素子等を破壊してしまう場合がある。   In the flat panel display manufacturing process, a thin film having a plurality of layers made of a semiconductor element such as a TFT, a polysilicon thin film, an ITO thin film, or the like is formed on the element forming surface 12a of the glass substrate 10. Each time a film forming process is performed on the element forming surface 12a, the glass substrate 10 is removed from the susceptor in the reaction container of the semiconductor manufacturing apparatus. At this time, peeling electrification occurs between the metal surface of the susceptor on which the glass substrate 10 is placed and the roughened surface 12b of the glass substrate 10. When static electricity is accumulated on the glass substrate 10 due to peeling charging, the roughened surface 12b of the glass substrate 10 is likely to stick to the metal surface of the susceptor due to static electricity. Thereby, when removing the glass substrate 10 from a susceptor, the glass substrate 10 may be damaged by giving an excessive force to the glass substrate 10. In addition, a voltage caused by static electricity accumulated due to peeling charging may destroy a semiconductor element or the like formed on the element formation surface 12 a of the glass substrate 10.

本実施形態に係るガラス基板の製造方法では、ガラス基板10の粗面化表面12bの帯電が効果的に抑制される。従って、フラットパネルディスプレイの製造工程において、ガラス基板10の破損、および、ガラス基板10の表面に形成された半導体素子等の破壊を効果的に抑制することができる。また、ガラス基板10の静電気の帯電に起因してガラス基板10の表面にパーティクルが付着することが防止され、パーティクルの付着によるカラーフィルタ剥がれ、および、配線電極剥がれを抑制することができる。   In the glass substrate manufacturing method according to the present embodiment, charging of the roughened surface 12b of the glass substrate 10 is effectively suppressed. Therefore, in the manufacturing process of the flat panel display, it is possible to effectively suppress the breakage of the glass substrate 10 and the destruction of the semiconductor elements and the like formed on the surface of the glass substrate 10. Further, it is possible to prevent particles from adhering to the surface of the glass substrate 10 due to electrostatic charging of the glass substrate 10, and to prevent color filter peeling and wiring electrode peeling due to the adhesion of particles.

(4)変形例
以上、本発明に係るガラス基板の製造方法について説明したが、本発明は上記の実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良および変更が施されてもよい。当然、本発明は、半導体素子が表面に形成されるガラス基板だけでなく、カラーフィルタが表面に形成されるガラス基板にも効果を奏する。
(4) Modifications Although the method for manufacturing a glass substrate according to the present invention has been described above, the present invention is not limited to the above-described embodiment, and various improvements and modifications can be made without departing from the spirit of the present invention. May be. Of course, the present invention is effective not only on a glass substrate on which a semiconductor element is formed on the surface but also on a glass substrate on which a color filter is formed on the surface.

(4−1)変形例A
本実施形態では、ガラス基板10の粗面化表面12bは、ゼロより小さいRskを有するように、エッチングによる表面処理が行われる。しかし、ガラス基板10の粗面化表面12bは、他の表面処理が行われてもよい。例えば、粗面化表面12bは、最初に、酸化セリウム研磨剤を用いて粗面化表面12bを研磨する研磨処理を行い、次に、フッ化水素酸を用いて、粗面化表面12bに付着している酸化セリウム研磨剤を除去する除去処理が行われてもよい。研磨処理および除去処理からなる表面処理によって、粗面化表面12bはエッチングされるので、表面処理が行われた粗面化表面12bは、ゼロより小さいRskを有する。
(4-1) Modification A
In the present embodiment, the surface treatment by etching is performed so that the roughened surface 12b of the glass substrate 10 has Rsk smaller than zero. However, the roughened surface 12b of the glass substrate 10 may be subjected to other surface treatment. For example, the roughened surface 12b is first subjected to a polishing process for polishing the roughened surface 12b using a cerium oxide abrasive, and then attached to the roughened surface 12b using hydrofluoric acid. The removal process which removes the cerium oxide abrasive | polishing agent currently performed may be performed. Since the roughened surface 12b is etched by the surface treatment including the polishing treatment and the removal treatment, the roughened surface 12b subjected to the surface treatment has an Rsk smaller than zero.

(4−2)変形例B
本実施形態では、ガラス基板10の粗面化表面12bのみが、エッチングによる粗面化処理が行われる。しかし、ガラス基板10の素子形成表面12aおよび粗面化表面12bが、エッチングによる粗面化処理が行われてもよい。これにより、粗面化表面12bの帯電だけでなく、素子形成表面12aの帯電も効果的に抑制される。
(4-2) Modification B
In the present embodiment, only the roughened surface 12b of the glass substrate 10 is subjected to a roughening process by etching. However, the element forming surface 12a and the roughened surface 12b of the glass substrate 10 may be roughened by etching. Thereby, not only charging of the roughened surface 12b but also charging of the element forming surface 12a is effectively suppressed.

なお、ガラス基板10の素子形成表面12aには、TFT(Thin Film Transistor)等の半導体素子が形成されるので、素子形成表面12aは、半導体素子の形成が阻害されない程度に粗面化されることが好ましい。具体的には、粗面化された素子形成表面12aは、2.0nm未満の算術平均粗さRaを有することが好ましい。   In addition, since a semiconductor element such as a TFT (Thin Film Transistor) is formed on the element forming surface 12a of the glass substrate 10, the element forming surface 12a is roughened to the extent that the formation of the semiconductor element is not hindered. Is preferred. Specifically, the roughened element forming surface 12a preferably has an arithmetic average roughness Ra of less than 2.0 nm.

(4−3)変形例C
本実施形態では、ガラス基板10の粗面化表面12bのウエットエッチング処理の例として、粗面化ローラ44を用いて粗面化表面12bにエッチング液を塗布するローラエッチング処理について説明した。しかし、粗面化表面12bのウエットエッチング処理は、例えば、シャワーエッチング処理およびディップエッチング処理であってもよい。
(4-3) Modification C
In the present embodiment, as an example of the wet etching process for the roughened surface 12b of the glass substrate 10, the roller etching process for applying an etching solution to the roughened surface 12b using the roughening roller 44 has been described. However, the wet etching process of the roughened surface 12b may be, for example, a shower etching process and a dip etching process.

シャワーエッチング処理では、ガラス基板10の粗面化表面12bに、エッチング液の微小な液滴が吹き付けられる。これにより、エッチング液が粗面化表面12bに均一に付着して、粗面化表面12bが粗面化される。   In the shower etching process, fine droplets of the etching solution are sprayed on the roughened surface 12b of the glass substrate 10. As a result, the etchant uniformly adheres to the roughened surface 12b, and the roughened surface 12b is roughened.

ディップエッチング処理では、ガラス基板10全体を、エッチング液が貯留されているエッチング液槽に浸漬する。これにより、ガラス基板10の素子形成表面12aおよび粗面化表面12bが粗面化される。   In the dip etching process, the entire glass substrate 10 is immersed in an etching solution tank in which an etching solution is stored. Thereby, the element formation surface 12a and the roughened surface 12b of the glass substrate 10 are roughened.

(5)実施例
本発明に係るガラス基板の製造方法の実施例として、複数のガラス基板に対して、互いに異なる条件下で表面処理を行い、表面処理された表面の表面粗さおよび帯電性を測定した。ガラス基板として、ボロアルミノシリケートガラスを用いた液晶表示装置用のガラス基板を使用した。ガラス基板の帯電性の評価は、730mm×920mmのサイズを有し、厚さが0.5mmのガラス基板を用いた。
(5) Example As an example of the method for producing a glass substrate according to the present invention, surface treatment was performed on a plurality of glass substrates under different conditions, and the surface roughness and chargeability of the surface-treated surface were determined. It was measured. A glass substrate for a liquid crystal display device using boroaluminosilicate glass was used as the glass substrate. Evaluation of the charging property of the glass substrate was a glass substrate having a size of 730 mm × 920 mm and a thickness of 0.5 mm.

最初に、ガラス基板の一方の主表面を、プラズマ洗浄装置を用いて洗浄した。洗浄工程では、プラズマ状態のアルゴンガスを、毎分所定の量、ガラス基板の表面に吹き付けて、ガラス基板の表面を洗浄した。   First, one main surface of the glass substrate was cleaned using a plasma cleaning apparatus. In the cleaning step, plasma surface argon gas was sprayed on the surface of the glass substrate at a predetermined amount per minute to clean the surface of the glass substrate.

次に、洗浄したガラス基板の表面を、ドライエッチング処理またはウエットエッチング処理によって粗面化した。ドライエッチング処理では、プラズマ状態のアルゴンからなるキャリアガス中に、四フッ化炭素および水の混合ガスを通過させることにより、エッチングガスであるフッ化水素を生成した。そして、生成されたエッチングガスをガラス基板の表面に吹き付けて、ガラス基板の表面をエッチングした。ウエットエッチング処理では、シャワーエッチング処理が行われた。   Next, the surface of the cleaned glass substrate was roughened by a dry etching process or a wet etching process. In the dry etching process, hydrogen fluoride as an etching gas was generated by passing a mixed gas of carbon tetrafluoride and water through a carrier gas composed of argon in a plasma state. And the produced | generated etching gas was sprayed on the surface of the glass substrate, and the surface of the glass substrate was etched. In the wet etching process, a shower etching process was performed.

次に、表面処理されたガラス基板から、一辺が50mmである正方形の試料を切り出して、エッチングされたガラス基板表面の評価を行った。   Next, a square sample having a side of 50 mm was cut out from the surface-treated glass substrate, and the etched glass substrate surface was evaluated.

第一に、エッチング処理されたガラス基板表面のRskを算出した。具体的には、原子間力顕微鏡を用いて、ガラス基板試料の1μm×1μmのスキャン範囲を、256ポイント×256ポイント測定して得られた3次元データから、試料表面の凹凸形状を測定した。そして、表面の凹凸形状から、表面の粗さ曲線を求め、上記の式を用いてRskを算出した。また、表面の粗さ曲線から、試料表面の算術平均粗さRaを算出した。Raは、基準長さLにおける粗さ曲線Z(x)の絶対値の平均であり、次の式に従って算出される。   First, Rsk of the etched glass substrate surface was calculated. Specifically, using an atomic force microscope, the uneven shape of the sample surface was measured from three-dimensional data obtained by measuring 256 points × 256 points in a 1 μm × 1 μm scan range of a glass substrate sample. And the roughness curve of the surface was calculated | required from the uneven | corrugated shape of the surface, and Rsk was computed using said formula. Further, the arithmetic average roughness Ra of the sample surface was calculated from the surface roughness curve. Ra is the average of the absolute values of the roughness curve Z (x) at the reference length L, and is calculated according to the following equation.

Figure 0005572196
Figure 0005572196

第二に、ガラス基板表面の帯電性を評価した。帯電性の評価は、温度25℃、湿度50%の環境下で行った。具体的には、最初に、ガラス基板をテーブルに載置して、真空吸着によって、所定の時間、ガラス基板とテーブル表面とを密着させた。次に、ピンを用いて、ガラス基板を持ち上げてテーブル表面から剥離した。次に、表面電位計(オムロン株式会社製)を使用して、ガラス基板表面の帯電量を測定した。以上の工程を、所定のインターバルを置いて4回繰り返して、ガラス基板表面の最大帯電量を測定した。そして、ガラス基板表面の最大帯電量の絶対値が小さいほど、ガラス基板表面の帯電性が低いと判定した。   Second, the chargeability of the glass substrate surface was evaluated. Evaluation of charging property was performed in an environment of a temperature of 25 ° C. and a humidity of 50%. Specifically, first, the glass substrate was placed on the table, and the glass substrate and the table surface were brought into close contact with each other for a predetermined time by vacuum suction. Next, using a pin, the glass substrate was lifted and peeled off from the table surface. Next, the amount of charge on the surface of the glass substrate was measured using a surface potentiometer (manufactured by OMRON Corporation). The above process was repeated four times at predetermined intervals to measure the maximum charge amount on the glass substrate surface. And it was determined that the smaller the absolute value of the maximum charge amount on the glass substrate surface, the lower the chargeability of the glass substrate surface.

下記の表1には、実施例1〜5、比較例1,2からなる7枚のガラス基板に関して、エッチング処理の方法、Rsk、および、Raの測定結果が示されている。表1において、「処理方法」は、ガラス基板表面のエッチング処理の方法を表す。なお、エッチング処理に使用されたエッチャントは、フッ化水素である。表1において、「帯電性」は、ガラス基板表面の帯電量の評価において、ガラス基板表面の最大帯電量の絶対値が小さい順に、「◎」、「○」、「△」および「×」で表される。   Table 1 below shows the etching method, Rsk, and Ra measurement results for the seven glass substrates of Examples 1 to 5 and Comparative Examples 1 and 2. In Table 1, “treatment method” represents a method for etching the glass substrate surface. Note that the etchant used for the etching treatment is hydrogen fluoride. In Table 1, “Chargeability” is “◎”, “◯”, “Δ”, and “×” in order of increasing absolute value of the maximum charge amount on the glass substrate surface in the evaluation of the charge amount on the glass substrate surface. expressed.

実施例1では、ドライエッチング処理を行い、実施例2〜5では、ウエットエッチング処理を行った。実施例2〜5で使用されたエッチング液の濃度は、全て同じであった。実施例4,5では、エッチング処理の前に、酸化セリウム研磨剤を用いてガラス基板の表面をブラシで研磨する処理を行った。実施例5のシャワーエッチング処理の時間は、実施例4のシャワーエッチング処理の時間より長くした。比較例1では、砥粒によるパッド研磨処理を行った。比較例2では、ガラス基板表面のエッチング処理を行わなかった。   In Example 1, a dry etching process was performed, and in Examples 2 to 5, a wet etching process was performed. The concentrations of the etching solutions used in Examples 2 to 5 were all the same. In Examples 4 and 5, the surface of the glass substrate was polished with a brush using a cerium oxide abrasive before the etching process. The shower etching process time in Example 5 was longer than the shower etching process time in Example 4. In Comparative Example 1, pad polishing treatment with abrasive grains was performed. In Comparative Example 2, the glass substrate surface was not etched.

Figure 0005572196
Figure 0005572196

表1によると、実施例1〜5に示されるように、Rskがゼロより小さい表面を有するガラス基板は、帯電性が抑制されていることが確認された。また、実施例4,5に示されるように、最初に、ガラス基板の研磨処理を行い、次に、フッ酸による研磨面の洗浄処理を行うことによって、研磨面がエッチングされて、研磨面のRskが大きな負の値になることが確認された。一方、実施例5よりもさらにシャワーエッチング処理時間を長くすると、研磨面のRskが実施例5よりも大きくなることが確認された。これは、研磨処理とエッチング処理によって、ガラス基板の研磨面に凸部が形成されるが、過剰なエッチング処理によって、形成された凸部が減少したためであると考えられる。     According to Table 1, as shown in Examples 1 to 5, it was confirmed that the chargeability of the glass substrate having a surface with Rsk smaller than zero was suppressed. Further, as shown in Examples 4 and 5, first, the glass substrate is polished, and then the polishing surface is cleaned by hydrofluoric acid to etch the polishing surface. It was confirmed that Rsk becomes a large negative value. On the other hand, it was confirmed that when the shower etching treatment time was made longer than that in Example 5, the Rsk of the polished surface was larger than that in Example 5. This is considered to be because the convex portions were formed on the polished surface of the glass substrate by the polishing treatment and the etching treatment, but the convex portions formed by the excessive etching treatment were reduced.

実施例1〜5の表面処理が行われたガラス基板は、静電気が蓄積される問題を有さないことが確認された。また、表1に示されるように、RskとRaとの間には相関関係が確認されなかった。   It was confirmed that the glass substrates on which the surface treatments of Examples 1 to 5 were performed had no problem of static electricity accumulation. Further, as shown in Table 1, no correlation was confirmed between Rsk and Ra.

なお、比較例1では、実施例1と同様に、ガラス基板の帯電性が低くなることが確認された。しかし、研磨面に研磨ムラが生じやすく、ガラス基板の表面内において帯電性にムラが生じるという問題が生じた。   In Comparative Example 1, as in Example 1, it was confirmed that the chargeability of the glass substrate was lowered. However, there is a problem that uneven polishing tends to occur on the polished surface, and uneven charging occurs in the surface of the glass substrate.

以上より、ガラス基板のRskがゼロより小さくなるように、ガラス基板の表面処理を行うことで、ガラス基板表面の帯電が効果的に抑制されることが確認された。   From the above, it has been confirmed that the surface treatment of the glass substrate is effectively suppressed by performing the surface treatment of the glass substrate so that the Rsk of the glass substrate is smaller than zero.

また、原子間力顕微鏡による測定結果から得られた試料表面の凹凸形状から、試料表面全体に占める凸部の面積比率を算出した。ここで、凸部は、表面処理された試料表面の面粗さ中心面から1nm以上の高さを有する部分である。以下、凸部の面積比率を算出する方法について説明する。   Moreover, the area ratio of the convex part which occupies for the whole sample surface was computed from the uneven | corrugated shape of the sample surface obtained from the measurement result by an atomic force microscope. Here, the convex portion is a portion having a height of 1 nm or more from the surface roughness center plane of the surface treated sample surface. Hereinafter, a method for calculating the area ratio of the convex portions will be described.

最初に、ガラス基板から、50mm×50mmの試料を作製した。次に、作製した各試料の凹凸形状を、原子間力顕微鏡(ParkSystems社製、モデルXE−100)を用いて、ノンコンタクトモードで計測した。計測の前に、算術平均粗さRaが1nm未満のような面粗さの小さい表面凹凸を計測できるように、原子間力顕微鏡を調整した。計測の際、スキャンエリアを1μm×1μm(サンプリング数は256ポイント×256ポイント)、および、スキャンレートを0.8Hzとした。また、原子間力顕微鏡のノンコンタクトモードにおけるサーボゲインを1.5として、セットポイントを自動設定とした。この計測により、試料の表面凹凸に関する2次元の表面プロファイル形状を得た。次に、この表面プロファイル形状から、表面凹凸のヒストグラムを得、面粗さ中心面からの高さが1nmの高さでスライスを行い、高さが1nm以上である画像中の画素数をカウントして凸部の面積を求めた。次に、求めた凸部の面積から、凸部の面積比率(%)を算出した。   First, a 50 mm × 50 mm sample was produced from a glass substrate. Next, the uneven | corrugated shape of each produced sample was measured by non-contact mode using atomic force microscope (The ParkSystems company make, model XE-100). Prior to the measurement, the atomic force microscope was adjusted so that surface irregularities having a small surface roughness such as an arithmetic average roughness Ra of less than 1 nm could be measured. During measurement, the scan area was 1 μm × 1 μm (sampling number was 256 points × 256 points), and the scan rate was 0.8 Hz. The servo gain in the non-contact mode of the atomic force microscope was set to 1.5, and the set point was automatically set. By this measurement, a two-dimensional surface profile shape related to the surface irregularities of the sample was obtained. Next, a histogram of surface irregularities is obtained from this surface profile shape, sliced at a height of 1 nm from the surface roughness center plane, and the number of pixels in the image having a height of 1 nm or more is counted. The area of the convex portion was obtained. Next, the area ratio (%) of the protrusions was calculated from the area of the protrusions obtained.

その結果、実施例1〜5では、1nm以上の高さを有する凸部は、表面全体に分散して形成され、かつ、凸部の面積比率が少なくとも2%であることが確認された。なお、凸部の面積比率が大きいほど、ガラス基板表面の帯電は、より効果的に抑制される。実施例1〜5に示されるように、ガラス基板のRskがゼロより小さくなるようにガラス基板の表面処理を行うことで、ガラス基板表面の帯電が効果的に抑制される程度まで、凸部が分散して形成され、かつ、凸部の面積比率が増加することが確認された。また、凸部の面積比率についてさらに確認したところ、Rskがゼロより小さく、かつ、面積比率が0.5%〜10%の場合において、ガラス基板の表面内の帯電が効果的に抑制されることが確認された。   As a result, in Examples 1 to 5, it was confirmed that the convex portions having a height of 1 nm or more were formed dispersed over the entire surface, and the area ratio of the convex portions was at least 2%. In addition, the charging of the glass substrate surface is more effectively suppressed as the area ratio of the convex portion is larger. As shown in Examples 1 to 5, by performing the surface treatment of the glass substrate so that the Rsk of the glass substrate is smaller than zero, the convex portions are formed to the extent that the charging of the glass substrate surface is effectively suppressed. It was confirmed that it was formed in a dispersed manner and the area ratio of the convex portion was increased. Further, when the area ratio of the convex portions was further confirmed, when Rsk is smaller than zero and the area ratio is 0.5% to 10%, the charging in the surface of the glass substrate is effectively suppressed. Was confirmed.

10 ガラス基板
12a 素子形成表面(第1表面)
12b 粗面化表面(第2表面)
10 Glass substrate 12a Element formation surface (first surface)
12b Roughened surface (second surface)

特開2005−255478号公報JP 2005-255478 A

Claims (8)

半導体素子またはカラーフィルタが形成されるフラットパネルディスプレイ用のガラス基板であって、
半導体素子またはカラーフィルタが形成される表面である第1表面と、
前記第1表面の反対側の表面である第2表面と、
を備え、
前記第2表面は、−1.5より大きく、かつ、−0.5より小さいRsk(原子間力顕微鏡により測定される表面の凹凸形状を表すパラメータの一種であり、表面の粗さ曲線のスキューネスである。)を有し、
SiO 2 、Al 2 3 およびB 2 3 を含む組成を有するボロアルミノシリケートガラスを用いた基板である、
ガラス基板。
A glass substrate for a flat panel display on which a semiconductor element or a color filter is formed,
A first surface on which a semiconductor element or a color filter is formed;
A second surface that is a surface opposite to the first surface;
With
The second surface is larger than −1.5 and smaller than −0.5 Rsk (a kind of parameter representing the surface irregularity shape measured by an atomic force microscope, and the skewness of the surface roughness curve. in a.) I have a,
A substrate using boroaluminosilicate glass having a composition containing SiO 2 , Al 2 O 3 and B 2 O 3 .
Glass substrate.
前記組成は、50質量%〜70質量%のSiOThe composition is 50 mass% to 70 mass% SiO. 22 、10質量%〜25質量%のAl10% to 25% by weight of Al 22 O 3Three 、5質量%〜18質量%のB5% by mass to 18% by mass of B 22 O 3Three 、5質量%〜20質量%のRO(Rは、Mg、Ca、SrおよびBaから選択される少なくとも1種である。)、および、0質量%〜2.0質量%のR’5 mass% to 20 mass% RO (R is at least one selected from Mg, Ca, Sr and Ba), and 0 mass% to 2.0 mass% R ' 22 O(R’は、Li、NaおよびKから選択される少なくとも1種である。)を含む、O (R ′ is at least one selected from Li, Na and K),
請求項1に記載のガラス基板。The glass substrate according to claim 1.
半導体素子またはカラーフィルタが形成されるフラットパネルディスプレイ用のガラス基板の製造方法であって、
半導体素子またはカラーフィルタが形成されるガラス基板の表面である第1表面の反対側の表面である第2表面を表面処理する表面処理工程を備え、
前記表面処理工程において表面処理された前記第2表面が、−1.5より大きく、かつ、−0.5より小さいRsk(原子間力顕微鏡により測定される表面の凹凸形状を表すパラメータの一種であり、表面の粗さ曲線のスキューネスである。)を有するように、前記第2表面は、前記表面処理工程で表面処理され、
前記ガラス基板は、SiO 2 、Al 2 3 およびB 2 3 を含む組成を有するボロアルミノシリケートガラスを用いた基板である、
ガラス基板の製造方法。
A method for producing a glass substrate for a flat panel display in which a semiconductor element or a color filter is formed,
A surface treatment step of surface-treating a second surface which is a surface opposite to the first surface which is a surface of a glass substrate on which a semiconductor element or a color filter is formed
The second surface subjected to the surface treatment in the surface treatment step is larger than −1.5 and smaller than −0.5 Rsk (a kind of parameter representing the surface irregularity shape measured by an atomic force microscope). The second surface is surface treated in the surface treatment step, so that the surface roughness curve has a skewness).
The glass substrate is a substrate using boroaluminosilicate glass having a composition containing SiO 2 , Al 2 O 3 and B 2 O 3 .
A method for producing a glass substrate.
前記表面処理工程において、前記第2表面は、ロールエッチング処理により表面処理される、
請求項3に記載のガラス基板の製造方法。
In the surface treatment step, the second surface is surface-treated by roll etching treatment.
The manufacturing method of the glass substrate of Claim 3 .
前記表面処理工程において、前記第2表面は、ブラシ研磨処理された後に、シャワーエッチング処理により表面処理される、
請求項3に記載のガラス基板の製造方法。
In the surface treatment step, the second surface is subjected to a surface treatment by a shower etching treatment after being brush-polished.
The manufacturing method of the glass substrate of Claim 3 .
前記表面処理工程において、前記第2表面は、フッ化水素を含むエッチング液を用いてエッチングされる、
請求項3〜5のいずれか1項に記載のガラス基板の製造方法。
In the surface treatment step, the second surface is etched using an etchant containing hydrogen fluoride.
The manufacturing method of the glass substrate of any one of Claims 3-5 .
前記表面処理工程において表面処理された前記第2表面において、前記第2表面の面粗さ中心面から1nm以上の高さを有する凸部が分散して設けられ、かつ、前記凸部の前記第2表面の面積に占める面積比率が0.5%〜10%となるように、前記第2表面は、前記表面処理工程で表面処理される、
請求項3〜6のいずれか1項に記載のガラス基板の製造方法。
In the second surface that has been surface-treated in the surface treatment step, convex portions having a height of 1 nm or more from the surface roughness center plane of the second surface are provided in a dispersed manner, and the first portion of the convex portion is provided. The second surface is surface-treated in the surface treatment step so that the area ratio in the area of the two surfaces is 0.5% to 10%.
The manufacturing method of the glass substrate of any one of Claims 3-6 .
前記組成は、50質量%〜70質量%のSiOThe composition is 50 mass% to 70 mass% SiO. 22 、10質量%〜25質量%のAl10% to 25% by weight of Al 22 O 3Three 、5質量%〜18質量%のB5% by mass to 18% by mass of B 22 O 3Three 、5質量%〜20質量%のRO(Rは、Mg、Ca、SrおよびBaから選択される少なくとも1種である。)、および、0質量%〜2.0質量%のR’5 mass% to 20 mass% RO (R is at least one selected from Mg, Ca, Sr and Ba), and 0 mass% to 2.0 mass% R ' 22 O(R’は、Li、NaおよびKから選択される少なくとも1種である。)を含む、O (R ′ is at least one selected from Li, Na and K),
請求項3〜7のいずれか1項に記載のガラス基板の製造方法。The manufacturing method of the glass substrate of any one of Claims 3-7.
JP2012218101A 2012-09-28 2012-09-28 Glass substrate and glass substrate manufacturing method Active JP5572196B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012218101A JP5572196B2 (en) 2012-09-28 2012-09-28 Glass substrate and glass substrate manufacturing method
KR1020130060928A KR101543832B1 (en) 2012-09-28 2013-05-29 Glass substrate and glass substrate production method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012218101A JP5572196B2 (en) 2012-09-28 2012-09-28 Glass substrate and glass substrate manufacturing method

Publications (2)

Publication Number Publication Date
JP2014069999A JP2014069999A (en) 2014-04-21
JP5572196B2 true JP5572196B2 (en) 2014-08-13

Family

ID=50651768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012218101A Active JP5572196B2 (en) 2012-09-28 2012-09-28 Glass substrate and glass substrate manufacturing method

Country Status (2)

Country Link
JP (1) JP5572196B2 (en)
KR (1) KR101543832B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6640516B2 (en) * 2015-09-30 2020-02-05 AvanStrate株式会社 Method for manufacturing glass substrate for display, apparatus for manufacturing glass substrate for display
JP2017071516A (en) * 2015-10-05 2017-04-13 AvanStrate株式会社 Manufacturing method of glass substrate
JP2018052804A (en) * 2016-09-21 2018-04-05 旭硝子株式会社 Glass sheet and manufacturing method of glass substrate
JP6836699B2 (en) 2016-09-21 2021-03-03 Agc株式会社 Glass plate
CN112368248B (en) * 2018-07-04 2022-07-08 Agc株式会社 Glass plate, glass plate with antireflection layer, and method for producing glass plate
US20240042576A1 (en) * 2020-12-17 2024-02-08 Nippon Electric Glass Co., Ltd. Inorganic member, and method for manufacturing inorganic member

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4582498B2 (en) * 2004-03-12 2010-11-17 日本電気硝子株式会社 Glass substrate
JP5066895B2 (en) 2006-11-14 2012-11-07 旭硝子株式会社 Glass substrate for display and manufacturing method thereof
JP2010243381A (en) * 2009-04-08 2010-10-28 Avanstrate Inc Glass plate evaluation method based on electrification characteristic, glass plate production method using the same, and device for evaluation
TWI543948B (en) * 2009-05-07 2016-08-01 日本電氣硝子股份有限公司 Glass substrate and fabricating method thereof
JP5780487B2 (en) * 2009-06-01 2015-09-16 日本電気硝子株式会社 Manufacturing method of glass substrate
JP5687088B2 (en) * 2011-02-21 2015-03-18 AvanStrate株式会社 Manufacturing method of glass substrate

Also Published As

Publication number Publication date
KR101543832B1 (en) 2015-08-11
JP2014069999A (en) 2014-04-21
KR20140042640A (en) 2014-04-07

Similar Documents

Publication Publication Date Title
JP5572196B2 (en) Glass substrate and glass substrate manufacturing method
JP5961719B2 (en) Manufacturing method of glass substrate for display and glass substrate
JP5687088B2 (en) Manufacturing method of glass substrate
US9126858B2 (en) Method for making glass substrate for display, glass substrate and display panel
JP2014201445A (en) Glass substrate for display, method for manufacturing the same, and method for manufacturing a panel for display using the same
JP6263534B2 (en) Glass substrate manufacturing method, glass substrate, and display panel
JP2014201446A (en) Glass substrate for display, method for manufacturing the same, and method for manufacturing a panel for display
JP2014009124A (en) Method for manufacturing glass substrate for display, and device for manufacturing glass substrate for display
JP2017066002A (en) Method for producing glass substrate for display, and apparatus for producing glass substrate for display
JP5774562B2 (en) Manufacturing method of glass substrate
JP5572195B2 (en) Glass substrate and glass substrate manufacturing method
JP6870617B2 (en) Display glass substrate and its manufacturing method
CN103373818B (en) Method for making glass substrate for display, glass substrate and display panel
JP2017066001A (en) Method for producing glass substrate for display, and apparatus for producing glass substrate for display
JP6368364B2 (en) Manufacturing method of glass substrate

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140627

R150 Certificate of patent or registration of utility model

Ref document number: 5572196

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250