JP5959459B2 - Dc−dcコンバータ - Google Patents
Dc−dcコンバータ Download PDFInfo
- Publication number
- JP5959459B2 JP5959459B2 JP2013058267A JP2013058267A JP5959459B2 JP 5959459 B2 JP5959459 B2 JP 5959459B2 JP 2013058267 A JP2013058267 A JP 2013058267A JP 2013058267 A JP2013058267 A JP 2013058267A JP 5959459 B2 JP5959459 B2 JP 5959459B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- winding
- diode
- cathode
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
特許文献1(特開2005−224058号公報)には、同一のコアに磁気相殺するように巻かれた2つのインダクタを設け、各インダクタの出力側に設けられた2つのスイッチを交互にオン/オフするように構成した昇圧型DC−DCコンバータが開示されている。このような構成を用いると、たとえば、第1のインダクタの出力側に設けられた第1のスイッチがオン、第2のインダクタの出力側に設けられた第2のスイッチがオフである場合に、第1のインダクタには入力電圧が印加され、励磁電流が流れる。また、このとき第1のインダクタと第2のインダクタは磁気結合しているため、第2のインダクタには第1のインダクタと同じ電圧値の電圧が誘導される。第1のインダクタと第2のインダクタは磁化が相殺されるように巻かれているため、第2のインダクタの出力側の電圧は、入力電圧の略2倍となる。さらに、第2のインダクタには、第1のインダクタの励磁電流による磁化を相殺する方向に電流が流れるため、コアが磁気飽和しにくくなる。この結果、コアの磁気飽和を防ぎつつ昇圧動作を行うことができるので、従来型昇圧型DC−DCコンバータよりもサイズの小さいインダクタであっても、より大きな電力を扱うことが可能になり、インダクタの小型化が可能となる。さらに、この方式では、インダクタに流れる電流の周波数が、スイッチのスイッチング周波数の2倍になるため、コアの磁束密度を低くすることができ、コアの更なる小型化が可能になる副次的効果も得られる。
(参考)
まず、図1を用いて突入電流の発生原理を示す。
従って、経路1のインピ−ダンスをr1とすると、経路1を流れる突入電流の最大値Ii1は、式(2)で表わされる。
この方式の昇圧型DC−DCコンバータでは、式(2)に示した経路1を流れる突入電流に加え、経路2を流れる突入電流も加算される。第1の巻線L501aと第2の巻線L501bは磁化が相殺されるように巻かれているため、第1の巻線L501aには、DC入力+端子側が低電位となるように、式(1)と同じ大きさの電圧が誘起される。この誘起された電圧がDC入力電圧Vinに加算されるため、接続点aにはダイオードD503が導通する直前に、式(3)に示す電圧が発生する。
ダイオードD503が導通すると、式(3)の電圧をダイオードD503により短絡することになるため、経路2を短絡電流が流れる。この短絡電流が経路2を流れる突入電流となる。
式(2)で表される経路1を流れる突入電流Ii1は、従来型の昇圧型DC−DCコンバータでも発生するものである。
図3は、実施の形態1における昇圧型DC−DCコンバータの全体構成の一例を表す図である。このDC−DCコンバータ10は、トランスL4と、第1のダイオードD5と、第2のダイオードD6と、第1のスイッチング素子SW7と、第2のスイッチング素子SW8と、突入電流防止部3と、チョークコイルL9と、コンデンサC10とを備える。
DC電源投入時において、突入電流防止部3のインピ−ダンスをZIとし、その他の部品およびパタ−ンのインピ−ダンスがZIに比べて無視できるほど小さいとすると、経路1を流れる突入電流の最大値Ii1は、式(A2)で表わされる。
また、トランスL4の第1の巻線L4aと第2の巻線L4bは磁化が相殺されるように巻かれているため、第1の巻線L4aには、正側端子IN+の側が低電位となるように、第1の巻線L4aの巻数naと第2の巻線L4bの巻数nbに応じた式(A3)で表わされる電圧が誘起される。
この誘起された電圧がDC入力電圧Vinに加算されるため、ノードND2には、第1のダイオードD5が導通する直前に、 式(A4)に示す電圧が発生する。
第1のダイオードD5が導通すると、式(A4)で表わされる電圧が第1のダイオードD5によって短絡されることになるため、経路2を短絡電流が流れる。この短絡電流が経路2を流れる突入電流となる。DC電源投入時における突入電流防止部3のインピ−ダンスをZIとし、その他の部品およびパタ−ンのインピ−ダンスがZIに比べて無視できるほど小さいとすると、経路2を流れる突入電流の最大値Ii2は、式(A5)で表わされる。
全突入電流の最大値Iiは、式(A6)で表わされる。
したがって、DC電源投入時において、突入電流防止部3のインピ−ダンスZIが大きいほど、突入電流を小さくできる。コンデンサC10の充電が終了し、昇圧型DC−DCコンバータ10が定常動作に入ると、突入電流防止部3のインピ−ダンスが低くなる。
そして、フィルタであるチョークコイルL9およびコンデンサC10によって、カソード電圧VSおよびカソード電流が平滑され、DC出力電圧Voutが出力される。
次に、図4の(3)で示すように、第1のスイッチング素子SW7がオフに、第2のスイッチング素子SW8がオンとなると、第2の巻線L4bには第1の巻線L4aの巻数naと第2の巻線L4bの巻数nbの比に応じた電圧が誘起される。第1のダイオードD5の順電圧が無視できるほど小さいとすると、第1のダイオードD5のカソード電圧VSは、入力電圧と誘起電圧の和となるため、式(A9)で表わされる。
そして、フィルタであるチョークコイルL9およびコンデンサC10によって、カソード電圧VSおよびカソード電流が平滑され、DC出力電圧Voutが出力される。
図4の(1)または(2)で示されるように、第1のスイッチング素子SW7または第2のスイッチング素子SW8がオンのときにおける、第1のダイオードD5および第2のダイオードD6のカソード電圧VSが、チョークコイルL9およびコンデンサC10により平滑され、直流のDC出力電圧Voutが出力される。
したがって、スイッチング素子SW8のオン時間tbは、式(A12)で表わされる。
DC出力電圧Voutは電圧VSの平均値であるので、第1のダイオードD5および第2のダイオードD6の順電圧を無視すると、DC出力電圧Voutは式(A13)で表わされる。
式(A12)および式(A13)から、DC出力電圧Voutは式(A14)で表わされる。
すなわち、第1の巻線L4aおよび第2の巻線L4bが、同一方向の電流が流れたときに、互いに逆向きの磁束が発生されるように結合しているトランスL4を使用し、第1の巻線L4aおよび第2の巻線L4bに交互にスイッチングされる電流を流すことによって、DC電源1からの入力電圧Vinよりも高いDC出力電圧Voutを得ることができる。
このように構成したDC−DCコンバータ10では、第1の巻線L4aおよび第2の巻線L4bが同一のコア上に、磁束を打ち消す方向に巻かれているため、コアの磁化を相殺することができる。その結果、コアの磁気飽和への余裕が増すため、トランスL4を小型化することができる。
図5は、実施の形態2における突入電流防止部3の構成の一例を示す図である。図5において、実施の形態1と共通する部分については、同一の符号を付し、説明を繰り返さない。
次に、図5の突入電流防止部3の動作を説明する。
したがって、抵抗器R12によって突入電流を小さくすることができる。
スイッチング素子SW7もしくはスイッチング素子SW8がオンの場合は、VS≧Voutであるので、チョークコイルL9には、スイッチング素子SCR11のカソード側が高電位、コンデンサC10側が低電位となるように、式(B2)で表わされる電圧が発生する。
チョークコイルL9には、スイッチング素子SCR11のカソード側が高電位、コンデンサC10側が低電位となるように電圧が発生するため、ダイオードD17に加わる電圧は逆電圧となる。このため、スイッチング素子SW7もしくはスイッチング素子SW8がオンの場合は、突入電流防止部3には電流が流れず、突入電流防止部3は昇圧型DC−DCコンバータの動作に影響を及ぼさない。
チョークコイルL9には、スイッチング素子SCR11のカソード側が低電位、コンデンサC10側が高電位となるように電圧が発生するため、ダイオードD17に加わる電圧は順電圧となる。このため、ダイオードD17の順電圧が無視できるほど小さいとすると、コンデンサC16に発生する電圧VC16およびSCR11のゲートに発生する電圧VC13は、式(B4)および式(B5)で表わされる。
VC13=(Vout−Vin)×r14/(r14+r15)…(B5)
ただし、r14は抵抗器R14の抵抗値であり、r15は抵抗器R15の抵抗値である。
図6は、実施の形態3における突入電流防止部33の構成の一例を示す図である。図6において、実施の形態1および2と共通する部分については、同一の符号を付し、説明を繰り返さない。
電圧VC13がスイッチング素子SCR11のゲートトリガ電圧を超えると、スイッチング素子SCR11がオンし、抵抗器R12が短絡される。なお、DC電源1の投入時の動作と、スイッチング素子SW7とスイッチング素子SW8のいずれかがオンのときの動作は、実施の形態2と同様である。
[実施の形態4]
図7は、実施の形態4における突入電流防止部43の構成の一例を示す図である。図7において、実施の形態1〜3と共通する部分については、同一の符号を付し、説明を繰り返さない。
電圧VC13がスイッチング素子SCR11のゲートトリガ電圧を超えると、スイッチング素子SCR11がオンし、抵抗器R12が短絡される。なお、DC電源1の投入時の動作と、スイッチング素子SW7とスイッチング素子SW8のいずれかがオンのときの動作は、実施の形態2および実施の形態3と同様である。
[実施の形態4の変形例]
図8は、実施の形態4の変形例における突入電流防止部44の構成の一例を示す図である。本変形例では、突入電流防止部44に、実施の形態2で述べたような抵抗器R14、抵抗器R15による分圧回路を加えている。図8において、スイッチング素子SW7およびスイッチング素子SW8がともにオフになった際にSCR11のゲートに発生する電圧VC13は、式(D2)で表わされる。
電圧VC13がスイッチング素子SCR11のゲートトリガ電圧を超えると、スイッチング素子SCR11がオンし、抵抗器R12が短絡される。なお、DC電源1の投入時の動作と、スイッチング素子SW7とスイッチング素子SW8のいずれかがオンのときの動作は、実施の形態2および実施の形態3と同様である。
[実施の形態5]
図9は、実施の形態5における突入電流防止部53の構成の一例を示す図である。図9において、実施の形態1〜4と共通する部分については、同一の符号を付し、説明を繰り返さない。
電圧VC13がスイッチング素子SCR11のゲートトリガ電圧を超えると、スイッチング素子SCR11がオンし、抵抗器R12が短絡される。なお、DC電源1の投入時の動作と、スイッチング素子SW7とスイッチング素子SW8のいずれかがオンのときの動作は、実施の形態2〜実施の形態4と同様である。
[実施の形態5の変形例]
図10は、実施の形態5の変形例における突入電流防止部54の構成の一例を示す図である。本変形例では、突入電流防止部54に、実施の形態2で述べたような抵抗器R14、抵抗器R15による分圧回路を加えている。図10において、スイッチング素子SW7およびスイッチング素子SW8がともにオフになった際にSCR11のゲートに発生する電圧VC13は、式(E2)で表わされる。
電圧VC13がスイッチング素子SCR11のゲートトリガ電圧を超えると、スイッチング素子SCR11がオンし、抵抗器R12が短絡される。なお、DC電源1の投入時の動作と、スイッチング素子SW7とスイッチング素子SW8のいずれかがオンのときの動作は、実施の形態4と同様である。
[実施の形態6]
図11は、実施の形態6における突入電流防止部63の構成の一例を示す図である。図11において、実施の形態1〜5と共通する部分については、同一の符号を付し、説明を繰り返さない。
DC電源1の投入時にはスイッチング素子SCR11がオフであるため、突入電流は、チョークコイルL19を通ってチョークコイルL9に流れる。昇圧型DC−DCコンバータのコンデンサC10の充電が終わり、昇圧型DC−DCコンバータが定常動作に入るとスイッチング素子SCR11がオンになり、チョークコイルL19の両端が短絡される。つまり、この実施の形態では、DC電源1の投入時の昇圧型DC−DCコンバータのインダクタンス値は、定常動作時の昇圧型DC−DCコンバータのインダクタンス値よりも大きくなる。
図12は、実施の形態6の変形例1における突入電流防止部65の構成の一例を示す図である。図12において、実施の形態1〜5と共通する部分については、同一の符号を付し、説明を繰り返さない。図12は、図6の抵抗器R12を、チョークコイル19に置き換えた構成である。本変形例によっても、実施の形態2〜実施の形態6と同様の効果を得ることができる。
図13は、実施の形態6の変形例2における突入電流防止部66の構成の一例を示す図である。図13において、実施の形態1〜5と共通する部分については、同一の符号を付し、説明を繰り返さない。図13は、図7の抵抗器R12を、チョークコイル19に置き換えた構成である。本変形例によっても、実施の形態2〜実施の形態6と同様の効果を得ることができる。
図14は、実施の形態6の変形例3における突入電流防止部67の構成の一例を示す図である。図14において、実施の形態1〜5と共通する部分については、同一の符号を付し、説明を繰り返さない。図14は、図8の抵抗器R12を、チョークコイル19に置き換えた構成である。本変形例によっても、実施の形態2〜実施の形態6と同様の効果を得ることができる。
図15は、実施の形態6の変形例4における突入電流防止部68の構成の一例を示す図である。図15において、実施の形態1〜5と共通する部分については、同一の符号を付し、説明を繰り返さない。図15は、図9の抵抗器R12を、チョークコイル19に置き換えた構成である。本変形例によっても、実施の形態2〜実施の形態6と同様の効果を得ることができる。
図16は、実施の形態6の変形例5における突入電流防止部69の構成の一例を示す図である。図16において、実施の形態1〜5と共通する部分については、同一の符号を付し、説明を繰り返さない。図16は、図10の抵抗器R12を、チョークコイル19に置き換えた構成である。本変形例によっても、実施の形態2〜実施の形態6と同様の効果を得ることができる。
図17は、実施の形態7における昇圧型DC−DCコンバータ70の全体構成の一例を表す図である。図17において、実施の形態1〜6と共通する部分については、同一の符号を付し、説明を繰り返さない。
ただし、第1のスイッチング素子SW7と第2のスイッチング素子SW8の同時オンを防ぐため、第1のスイッチング素子SW7と第2のスイッチング素子SW8のそれぞれのデュ−ティ比(オン時間/T)の和は、式(F2)に示すように1以下とする必要がある。
この実施の形態によれば、トランスL4の巻数n1、n2、n3、n4を変更することで、DC出力電圧Voutを2×Vin以上の任意の電圧に昇圧することができる。
図18は、実施の形態8における昇圧型DC−DCコンバータ80の全体構成の一例を表す図である。図18において、実施の形態1〜7と共通する部分については、同一の符号を付し、説明を繰り返さない。
ただし、第1のスイッチング素子SW7と第2のスイッチング素子SW8の同時オンを防ぐため、第1のスイッチング素子SW7と第2のスイッチング素子SW8のそれぞれのデュ−ティ比(オン時間/T)の和は、式(G2)に示すように1以下とする必要がある。
図19は、実施の形態8における、第1のスイッチング素子SW7のオン/オフ状態、第2のスイッチング素子SW8のオン/オフ状態、第1のダイオードD5および第2のダイオードD6のカソード電圧VSの波形の一例を示す図である。
電圧VSのリプル率が小さくなると、DC出力電圧VoutおよびDC−DCコンバータ出力電流のリプルが小さくなるため、電磁ノイズが減少する。また、たとえばコンデンサC10に電解コンデンサを使用するような場合、DC−DCコンバータ出力電流のリプルが小さくなると、コンデンサC10の自己発熱が小さくなるため、コンデンサC10の寿命が長くなる。また、チョークコイルL9を流れる電流のリプルが減少するので、チョークコイルL9を流れる電流の実効値が低くなり、チョークコイルL9の銅損が小さくなる。このため、チョークコイルL9の巻線径を細くすることができるので、チョークコイルL9の外形を小型化することができる。
Claims (10)
- 直流電源と、
第1のスイッチング素子と、
第2のスイッチング素子と、
前記直流電源の一方の端子に接続される一端と、前記第1のスイッチング素子を介して前記直流電源の他方の端子に接続される他端とを有する第1の巻線と、前記第1の巻線と誘導的に結合され、かつ前記直流電源の一方の端子に接続される一端と、前記第2のスイッチング素子を介して前記直流電源の他方の端子に接続される他端とを有する第2の巻線とから構成されるトランスと、
前記第1のスイッチング素子と前記第1の巻線の接続点に接続されるアノードを有する第1のダイオードと、
前記第2のスイッチング素子と前記第2の巻線の接続点が接続されるアノードを有する第2のダイオードと、
前記第1のダイオードのカソードおよび前記第2のダイオードのカソードに接続される一端を有する第1のチョークコイルと、
前記第1のチョークコイルの他端と前記直流電源の他方の端子との間に設けられた第1のコンデンサと、
前記直流電源から前記第1のコンデンサに電流が流れる経路上に設けられた1個以上の突入電流防止部と、
定常動作時に、前記第1のスイッチング素子および前記第2のスイッチング素子を交互にオン/オフ制御する制御部とを備え、
前記第1の巻線および前記第2の巻線は、前記直流電源から同一方向の電流が流れたときに、互いに逆向きの磁束が発生されるように構成され、
前記突入電流防止部は、
前記第1のダイオードおよび前記第2のダイオードのカソードに接続されるアノードと、前記第1のチョークコイルの一端に接続されるカソードを有する第3のスイッチング素子と、
前記第3のスイッチング素子のアノードとカソードの間に並列に接続される第1の抵抗器または第2のチョークコイルとを有し、
前記直流電源の投入時には、前記第3のスイッチング素子がオフであり、
前記定常動作時に、前記第1のスイッチング素子と前記第2のスイッチング素子の両方がオフの場合に、前記第1のチョークコイルに蓄えられた励磁エネルギーが、前記第3のスイッチング素子のゲートの駆動エネルギーとして利用されて、前記第3のスイッチング素子がオンとなる、DC−DCコンバータ。 - 前記第1の巻線および前記第2の巻線は、それぞれ中間タップを有し、
前記第1の巻線の中間タップが、前記第1のスイッチング素子と接続し、
前記第2の巻線の中間タップが、前記第2のスイッチング素子が接続する、請求項1に記載のDC−DCコンバータ。 - 前記第1の巻線および前記第2の巻線は、それぞれ中間タップを有し、
前記第1の巻線の中間タップが、前記第1のダイオードのアノードと接続し、
前記第2の巻線の中間タップが、前記第2のダイオードのアノードと接続する、請求項1に記載のDC−DCコンバータ。 - 前記突入電流防止部は、さらに、
それぞれが前記第3のスイッチング素子のゲートに共通に接続される一端を有する第2のコンデンサ、第2の抵抗器、および第3の抵抗器を含み、前記第2のコンデンサおよび前記第2の抵抗器の他端は、前記第3のスイッチング素子のカソードに共通に接続され、
前記第3の抵抗器の他端に接続される一端と、前記第3のスイッチング素子のカソードに接続される他端とを有する第3のコンデンサと、
前記第1のチョークコイルの他端に接続されるアノードと、前記第3のコンデンサの一端と接続されるカソードとを有する第3のダイオードとを含む、請求項1に記載のDC−DCコンバータ。 - 前記第1のチョークコイルは、中間タップを有し、
前記突入電流防止部は、さらに、
それぞれが前記第3のスイッチング素子のゲートに共通に接続される一端と、前記第3のスイッチング素子のカソードに共通に接続される他端とを有する第2のコンデンサ、および第2の抵抗器と、
前記第3のスイッチング素子のゲートに接続されるカソードと、前記第1のチョークコイルの中間タップに接続されるアノードとを有する第3のダイオードとを含む、請求項1に記載のDC−DCコンバータ。 - 前記突入電流防止部は、さらに、
それぞれが前記第3のスイッチング素子のゲートに共通に接続される一端と、前記第3のスイッチング素子のカソードに共通に接続される他端とを有する第2のコンデンサ、および第2の抵抗器と、
前記第1のチョークコイルと磁気的に結合し、かつ前記第3のスイッチング素子のカソードに接続される一端を有する第3の巻線と、
前記第3のスイッチング素子のゲートに接続されるカソードと、前記第3の巻線の他端と接続するアノードとを有する第3のダイオードとを含む、請求項1に記載のDC−DCコンバータ。 - 前記突入電流防止部は、さらに、
それぞれが前記第3のスイッチング素子のゲートに共通に接続される一端を有する第2のコンデンサ、第2の抵抗器、および第3の抵抗器を含み、前記第2のコンデンサおよび前記第2の抵抗器の他端は、前記第3のスイッチング素子のカソードに共通に接続され、
前記第3の抵抗器の他端に接続される一端と、前記第3のスイッチング素子のカソード
に接続される他端とを有する第3のコンデンサと、
前記第1のチョークコイルと磁気的に結合し、かつ前記第3のスイッチング素子のカソードに接続される一端を有する第3の巻線と、
前記第3のコンデンサの一端と接続するカソードと、前記第3の巻線の他端と接続するアノードとを有する第3のダイオードとを含む、請求項1に記載のDC−DCコンバータ。 - 前記定常動作時に、前記第1のスイッチング素子と前記第2のスイッチング素子のうちのいずれか一方がオンの場合に、前記第3のダイオードに加わる電圧が逆電圧となる、請求項4〜7のいずれか1項に記載のDC−DCコンバータ。
- 前記第1のチョークコイルと前記第3の巻線は、互いの磁束を強めあう向きに巻かれる、請求項6または7に記載のDC−DCコンバータ。
- 前記第1のチョークコイルと前記第3の巻線は、互いの磁束を弱めあう向きに巻かれる、請求項6または7に記載のDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013058267A JP5959459B2 (ja) | 2013-03-21 | 2013-03-21 | Dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013058267A JP5959459B2 (ja) | 2013-03-21 | 2013-03-21 | Dc−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014183701A JP2014183701A (ja) | 2014-09-29 |
JP5959459B2 true JP5959459B2 (ja) | 2016-08-02 |
Family
ID=51701929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013058267A Active JP5959459B2 (ja) | 2013-03-21 | 2013-03-21 | Dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5959459B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105006969A (zh) * | 2015-07-28 | 2015-10-28 | 丁振荣 | 一种直流-直流变换器及包含其的移动电源 |
JP6654125B2 (ja) * | 2016-10-18 | 2020-02-26 | 本田技研工業株式会社 | 電源装置 |
JP7315605B2 (ja) | 2021-03-15 | 2023-07-26 | コーセル株式会社 | スイッチング電源装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2600225Y2 (ja) * | 1992-10-12 | 1999-10-04 | ネミック・ラムダ株式会社 | 昇圧コンバータ |
JPH07222443A (ja) * | 1994-02-01 | 1995-08-18 | Nippondenso Co Ltd | Dc−dcコンバータ |
JPH11146635A (ja) * | 1997-11-10 | 1999-05-28 | Sanken Electric Co Ltd | 直流電源装置 |
JP2003289665A (ja) * | 2002-03-28 | 2003-10-10 | Alpine Electronics Inc | スイッチング電源装置 |
JP3427935B1 (ja) * | 2002-10-11 | 2003-07-22 | ローム株式会社 | スイッチング電源装置 |
-
2013
- 2013-03-21 JP JP2013058267A patent/JP5959459B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014183701A (ja) | 2014-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3656865B2 (ja) | コンバータ | |
US9252656B2 (en) | Bridgeless interleaved power factor correction circuit using a PFC inductor with quad-winding on a single core | |
US7183754B2 (en) | DC/DC converter | |
JP6456930B2 (ja) | 幅広い入力及び出力ダイナミックレンジを備えたインターリーブされたフォワードコンバータ | |
JP6636179B2 (ja) | 電力変換装置 | |
JP5830915B2 (ja) | 電力変換回路 | |
JP2009005579A (ja) | 電力変換回路 | |
JP4963724B2 (ja) | スイッチング電源、スイッチング電源を制御する制御回路およびスイッチング電源の制御方法 | |
JP2011010519A (ja) | Dc/dcコンバータ | |
JP6745911B2 (ja) | 電力変換装置 | |
JP2016208824A (ja) | 電源回路 | |
EP3471249A1 (en) | Dc/dc converter | |
JP5959459B2 (ja) | Dc−dcコンバータ | |
JP2000083377A (ja) | 整流平滑回路およびダブルエンドコンバータ装置 | |
US20090122579A1 (en) | Mixed flyback-forward topology converter with reduced ripple current | |
JP2013027124A (ja) | スイッチング電源回路 | |
JP2014204499A (ja) | 直流−直流コンバータ | |
JP2010115099A (ja) | 昇圧チョッパ回路 | |
JP2007267528A (ja) | 昇圧回路 | |
JP7347010B2 (ja) | 昇降圧チョッパ回路及び直流電源装置 | |
JP2019161853A (ja) | コンバータ装置 | |
JP2012178952A (ja) | スイッチング電源回路 | |
JP2008022594A (ja) | Dc/dcコンバータ | |
JP2010068701A (ja) | Dc−dcコンバータ | |
JP4176090B2 (ja) | 電圧変換回路、及び、電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141010 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160621 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5959459 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |