JP5958928B2 - 光学デバイスの製造方法 - Google Patents

光学デバイスの製造方法 Download PDF

Info

Publication number
JP5958928B2
JP5958928B2 JP2012030855A JP2012030855A JP5958928B2 JP 5958928 B2 JP5958928 B2 JP 5958928B2 JP 2012030855 A JP2012030855 A JP 2012030855A JP 2012030855 A JP2012030855 A JP 2012030855A JP 5958928 B2 JP5958928 B2 JP 5958928B2
Authority
JP
Japan
Prior art keywords
substrate
electrode
end surface
forming
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012030855A
Other languages
English (en)
Other versions
JP2013168509A (ja
Inventor
恵一郎 林
恵一郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2012030855A priority Critical patent/JP5958928B2/ja
Publication of JP2013168509A publication Critical patent/JP2013168509A/ja
Application granted granted Critical
Publication of JP5958928B2 publication Critical patent/JP5958928B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、発光素子や受光素子等の光学素子とこれを収納する収納部材からなる光学デバイスに関する。
従来から、発光素子や受光素子等の光学素子はパッケージに収納されて光学デバイスとして利用されている。これらの光学素子は、発光面や受光面の活性面と同じ表面に駆動用の電極が形成されている。そのため、ボンディングワイヤを使用して光学素子の活性面側から電気的に接続する必要があり、光学素子の収納部材を低背化、小型化できないという課題があった。
特許文献1には、上記課題を解決するパッケージに収納される赤外線センサーからなるデバイス素子が記載されている。図3は、赤外線センサー131を収納する気密封止パッケージを表す断面図である(特許文献1の図2)。気密封止パッケージは、シリコン基板139と、このシリコン基板139に実装される赤外線センサー131と、赤外線センサー131を取り囲むようにしてシリコン基板139に接合されるガラス枠体133と、赤外線センサー131の背面側から加圧し、ガラス枠体133の上面に接合される第2の基板136を備えている。
シリコン基板139の表面にはシリコン酸化膜や窒化シリコン膜からなる絶縁膜138が形成され、この絶縁膜138は赤外線を透過するように赤外線透過領域の箇所だけ除去される。更に、絶縁膜138の上には赤外線透過領域を除いて基板電極134が形成され、シリコン基板139の赤外線センサー131側の表面からこれと反対側の裏面まで引き回されて形成される。シリコン基板139の上にはガラス枠体133がガラス封止材により接合される。第2の基板136は赤外線センサー131を背面側から加圧するようにガラス枠体133の最上面に接合される。赤外線センサー131はその赤外線受光部137の側の表面に素子電極132を備え、素子電極132と基板電極134との間の突起電極135が介在する。これにより、素子電極132と基板電極134は突起電極135を介して電気的、機械的に結合される。
このように、赤外線センサー131の赤外線受光部137をシリコン窓が形成してあるシリコン基板139に突起電極135を介して設置したのでボンディングワイヤを使用する必要がなく、小型、低背化し、高信頼性の気密封止パッケージングを実現することができる、というものである。
特開2001-57436号公報
特許文献1に記載の気密封止パッケージでは、ガラス枠体133の最上面に第2の基板136の表面を加圧しながら加熱して水素結合力により接合する。この際に、赤外線センサー131の素子電極132はシリコン基板139の基板電極134に突起電極135を介して加圧される。この圧力により素子電極132と基板電極134とが電気的に接続される。なお、ガラス枠体133の最上面と第2の基板136の表面とが間に金属薄膜を挟んで陽極接合により接合することもできる。従って、赤外線センサー131は常に背後からシリコン基板139側に加圧されており、この圧力により突起電極135を介して素子電極132と基板電極134が電気的、機械的に結合される。
このため、特許文献1の接合方法ではガラス枠体133の上端面と第2の基板136の表面との間の接合界面と、素子電極132と基板電極134との間の平坦性とを高度に制御する必要がある。特に、多数のパッケージを並べて多数個取りする場合は製造が極めて難しくなる。また、赤外線センサー131とガラス枠体133は熱膨張係数を近似させる必要がある。そうしないと、温度変化によって第2の基板136が赤外線センサー131を加圧する圧力が変化し、素子電極132と基板電極134との間の機械的、電気的接続を維持することができなくなる。
また、特許文献1に記載の気密封止パッケージは、赤外線受光部137側に外部回路と接続するための基板電極134が設置される。そのため、平面実装を行う場合は回路基板等に赤外線を通す窓を形成しなければならず、実装工程が複雑となる。
本発明は、上記課題を解決し、パッケージに封止する光学素子の材料に影響されることなく環境温度の変化に対して安定し、しかも回路基板等に容易に実装可能な光学デバイスを提供することを目的としてなされた。
本発明の光学デバイスは、凹部を有し、前記凹部の外周上端面から前記外周上端面とは反対側の裏面にかけて貫通する貫通電極を有する第一基板と、表面に中間電極を有し、前記中間電極と前記貫通電極とが電気的に接続し、前記凹部を覆うように前記外周上端面に接合する第二基板と、前記中間電極と電気的に接続するようにして前記第二基板に表面実装され、前記凹部に収納される光学チップと、を備えることとした。
また、前記第一基板と前記第二基板とは陽極接合により接合されることとした。
また、前記光学チップは前記第二基板側に光学面を備え、前記第二基板は前記光学面に対応する領域が透明であることとした。
また、前記第一基板と前記第二基板の接合面には陽極接合用の金属膜が設置されることとした。
また、前記金属膜と前記第一基板又は前記第二基板との間にシリコン薄膜が設置されることとした。
また、前記第一基板又は前記第二基板はガラスから成ることとした。
本発明の光学デバイスの製造方法は、第一基板に凹部を形成し、前記凹部の外周上端面から前記外周上端面とは反対側の裏面にかけて貫通する貫通電極を形成する第一基板工程と、第二基板の表面に中間電極を形成する第二基板工程と、前記第二基板の前記中間電極が形成される側の表面に光学チップを表面実装する実装工程と、前記凹部に前記光学チップが収納されるように前記外周上端面に前記第二基板を載置し、前記第一基板と前記第二基板とを陽極接合により接合する接合工程と、を備えることとした。
また、前記第一基板の前記外周上端面を研磨する研磨工程を備えることとした。
また、前記第一基板の前記外周上端面に陽極接合用の金属膜を形成する金属膜形成工程を備えこととした。
また、前記第二基板の前記中間電極が形成される側の表面に陽極接合用の金属膜を形成する金属膜形成工程を備えることとした。
また、前記陽極接合用の金属膜を形成する前にシリコン薄膜からなる下地膜を形成する下地膜形成工程を備えることとした。
本発明の光学デバイスは、凹部を有し、凹部の外周上端面から外周上端面とは反対側の裏面にかけて貫通する貫通電極を有する第一基板と、表面に中間電極を有し、中間電極と貫通電極とが電気的に接続し、凹部を覆うように外周上端面に接合する第二基板と、中間電極と電気的に接続するようにして第二基板に表面実装され、凹部に収納される光学チップと、を備える。これにより、光学デバイスを低背化、小型化し、かつ、光学面とは反対側を実装面とすることができる。
本発明の第一実施形態に係る光学デバイスの説明図である。 本発明の第二実施形態に係る光学デバイスの製造方法を表す説明図である。 従来公知の赤外線センサーを収納する気密封止パッケージを表す断面図である。
(第一実施形態)
図1は本発明の第一実施形態に係る光学デバイス1の説明図である。図1(a)が断面模式図であり、図1(b)が上面模式図である。図1(a)は図1(b)の部分AAの断面模式図であり、図1(b)の実線は第一基板2に設置される構成要素を表し、破線は第二基板3に設置される構成要素を表す。
図1に示すように、光学デバイス1は、凹部5が形成される第一基板2と、凹部5を塞ぐ第二基板3と、第二基板3に表面実装され、凹部5に収納される光学チップ4とを備える。第一基板2は、中央部に凹部5を有し、凹部5の外周の上端面TPから上端面TPとは反対側の裏面BPにかけて貫通する貫通電極6を有する。第二基板3は、表面に第一の中間電極7aを有し、第一の中間電極7aと貫通電極6とは貫通電極6の上に設置される第二の中間電極7bを介して電気的に接続し、凹部5を覆うように上端面TPに接合される。光学チップ4は、第一の中間電極7aと電気的に接続するようにして第二基板3に表面実装される。
このように、光学チップ4を第二基板3に表面実装したので光学チップ4を低背化、小型化することができる。また、貫通電極6により第一基板2の上端面TPから裏面BPに配線したので、光学面KPとは反対側の裏面BPを他の回路基板等に容易に表面実装することができる。
具体的に説明する。第一基板2及び第二基板3はガラス、セラミックス、合成樹脂等を使用することができる。本実施形態では平面視で四角形を有するソーダガラス板を使用する。ソーダガラスの他にホウケイ酸ガラス等を使用することができる。ガラスは、耐湿性、気密性に優れ、かつ、透光性を有するので光学デバイスに適する。第一基板2の凹部5及び貫通孔13はガラスの型成型により形成することができる。貫通孔13は各辺に一箇所形成し、メッキ処理を施して金属材料を充填し、貫通電極6とすることができる。貫通電極6としてNi、Cr、Au、Cu等の金属材料の他に導電ペーストを充填して形成することができる。凹部5の外周の上端面TPの最外周には陽極接合用の金属材料を蒸着法等により形成し、フォトリソグラフィ及びエッチング法によりパターンを形成して金属膜8とする。金属膜8としてアルミニウム膜を使用することができる。
金属膜8より内側で、各貫通電極6の上部を覆うように各辺に第二の中間電極7bをそれぞれ形成する。第二の中間電極7bは、Ni、Cr、Au等を蒸着法やスパッタリング法等により堆積し、フォトリソグラフィ及びエッチング法によりパターンを形成することができる。本実施形態ではAu/Crの2層構造とする。第一基板2の裏面BPには、貫通電極6と電気的に接続される外部電極11を形成する。外部電極11は印刷法、蒸着法、又はスパッタリング法等により形成することができる。本実施形態では銀ペーストを印刷法により形成する。なお、第一基板2は光を遮光するために着色され、或いは黒色顔料を混入した遮光ガラスを使用することが望ましい。
第二基板3の内表面には絶縁膜からなるフィルター10を形成する。光学チップ4として発光素子や受光素子を使用することができる。本実施形態では光センサーからなる受光素子を使用する。フィルター10は、受光する光を視感度曲線に合わせるために設置している。その上にT字型の第一の中間電極7aを設置する。第一の中間電極7aは第二の中間電極7bと同様にNi、Cr、Au等を蒸着法やスパッタリング法等により堆積し、フォトリソグラフィ及びエッチング法によりパターンを形成することができる。本実施形態ではAu/Crの2層構造とする。ここで、第一及び第二の中間電極7a、7bの合計の膜厚は金属膜8の膜厚と略等しくする。これにより、第一基板2と第二基板3とを陽極接合する際に、第二基板3と金属膜8間のイオン交換を容易にし、かつ、第一及び第二の中間電極7a、7b間を確実に電気的に接続することができる。
光学チップ4は第二基板3の第一の中間電極7aにバンプ12を介して表面実装される。光学チップ4の光学面KPは第二基板3側に向き、第二基板3の対応する領域は透明である。光学面KPと第二基板3の内表面との間隔は略20μmと狭くすることができる。光学面KPの光活性領域15はT字型の4つの第一の中間電極7aにより囲まれる構造を有している。そのため、横方向の外部から光が入射し難く、或いは横方向の外部に光を射出し難い構造を有している。
第二基板3と第一基板2とは金属膜8を介して陽極接合される。これにより、第一の中間電極7aと第二の中間電極7bが導通し、光学チップ4に対して外部電極11から電力を供給し、信号を供給し又は信号を外部に取り出すことができる。ここで、金属膜8と第一基板2との間、又は金属膜8と第二基板3との間にシリコン薄膜を設置することができる。シリコン薄膜を設置することより、第一基板2と第二基板3間の陽極接合の接合強度を向上させることができる。
本実施形態において、第一基板2及び第二基板3の外形は2mm×2mm〜3mm×3mmであり、第一基板2の厚さは0.4mm〜0.5mm、凹部5の深さは略0.3mmであり、第二基板3の厚さは0.2mm〜0.3mmである。なお、第一基板2と第二基板3とを陽極接合したが、本発明はこれに限定されず、接着剤を用いて第一基板2と第二基板と3を接合してもよい。この場合は金属膜8を形成する必要がなく、製造コストを削減することができる。ただし、陽極接合のほうが気密性は高く、信頼性の高い光学デバイスを構成することができる。
(第二実施形態)
図2は、本発明の第二実施形態に係る光学デバイス1の製造方法を表す説明図である。同一の部分又は同一の機能を有する部分には同一の符号を付している。
まず、第一基板工程において、図2(a)に示すように、第一基板2に凹部5と貫通孔13を形成する。第一基板2としてソーダガラスやホウケイ酸ガラスを使用することができる。凹部5と貫通孔13は第一基板2を軟化点以上に加熱し、型成型により形成する。なお、第一基板2は多数個同時に形成することができる。貫通孔13の孔径は50μm以上とする。孔径が50μmを下回ると、後のメッキ処理において金属材料が充填し難くなる。なお、型成型に変えてサンドブラスト等の研削法により第一基板2に凹部5や貫通孔13を形成してもよい。
次に、図2(b)に示すように、無電解メッキ処理により、貫通孔13に金属材料を充填し、貫通電極6を形成する。金属材料としてAuやAgを充填することができる。無電解メッキ処理に代えて導電ペーストを充填してもよいし、金属棒等からなる金属材料を挿入して低融点ガラスペーストや導電ペースト等で密封してもよい。次に、研磨工程において、第一基板2の凹部5の上端面TPを研削又は研磨して貫通電極6の上端面と第一基板2の上端面TPとを面一な平坦面とする。次に、金属膜形成工程において、第一基板2の外周上端面TPに接合用の金属膜8を形成する。金属膜8としてアルミニウム膜を略300nm堆積し、フォトリソグラフィ及びエッチング法によりパターンを形成する。次に、凹部5の外周上端面TPであり、金属膜8よりも内側の各辺に、各貫通電極6の上端面を覆うように第二の中間電極7bを形成する。電極材料としてAu/NiやAu/Crを堆積し、フォトリソグラフィ及びエッチング法により第二の中間電極7bのパターンを形成する。以上が第一基板工程である。
次に、第二基板工程において、図2(c)に示すように、第二基板3の表面にフィルター10を形成する。フィルター10は第二基板3の表面の全面や部分であってもよい。また、入射光や射出光の補正を行う必要がない場合は、フィルター10を形成しなくともよい。フィルター10としてシリコン酸化膜等からなる多層の絶縁膜を堆積して形成することができる。第二基板3としてソーダガラスやホウケイ酸ガラスを使用することができる。第二基板3を第一基板2と同じ材質を使用すれば、熱膨張による応力の発生を低減させることができる。
次に、第一の中間電極7aを形成する。電極材料としてAu/NiやAu/Crを堆積し、フォトリソグラフィ及びエッチング法により第二の中間電極7bのパターンを形成する。ここで、第一の中間電極7aと第二の中間電極7bの合計の膜厚が金属膜8の厚さと略等しくなるように各膜厚を設定する。
次に、実装工程において、図2(d)に示すように、第二基板3の第一の中間電極7aが形成される側の表面に光学チップ4を表面実装する。このとき、光学チップ4の光学面KPは第二基板3側に向いている。光学チップ4を第一の中間電極7aにバンプ12を介して実装する。光学面KPと第二基板3との間の隙間は略20μmとしている。
次に、接合工程において、図2(e)に示すように、第一基板2の凹部5に光学チップ4が収納されるように凹部5の外周上端面TPに第二基板3を載置し、第一基板2と第二基板3とを陽極接合する。第一基板2及び第二基板3を略400℃に加熱し、第二基板3側を陽極に、金属膜8を設置した第一基板2側を陰極に500V〜600Vの電圧を印加して接合する。外部電極11は銀ペーストを印刷し、硬化して形成することができる。
なお、金属膜8を形成する前に、シリコン薄膜から成る下地膜を第一基板2の上端面TPに形成し、その上に金属膜8を形成することができる。また、第二基板3の金属膜8に対応するように領域にシリコン薄膜からなる下地膜を形成することができる(下地膜形成工程)。このように、シリコン薄膜を介在させて陽極接合すれば、接合強度を向上させることができる。
以上説明した光学デバイス1の製造方法によれば、光学デバイス1を低背化、小型化し、かつ、光学面とは反対側を実装面としたので、回路基板等へ簡便に実装することができる。また、第一基板2の上端面TPに第二基板3を接合するので、従来例と比較して管理する必要のある接合面が少なく光学デバイス1の多数個取りが容易となる。なお、本実施形態において第一基板2に金属膜8を形成したが、これに代えて第二基板3に金属膜8を形成してもよい。また、第一及び第二の中間電極7a、7bや金属膜8のパターン形成は、フォトリソグラフィ及びエッチング法に代えて、リフトオフ法やその他の方法を使用することができる。
1 光学デバイス
2 第一基板
3 第二基板
4 光学チップ
5 凹部
6 貫通電極
7 中間電極、7a 第一の中間電極、7b 第二の中間電極
8 金属膜
10 フィルター
11 外部電極
12 バンプ
13 貫通孔
15 光活性領域
TP 上端面、BP 裏面、KP 光学面、JP 実装面

Claims (2)

  1. 第一基板に凹部を形成し、前記凹部の外周上端面から前記外周上端面とは反対側の裏面にかけて貫通する貫通電極を形成する第一基板工程と、
    前記外周上端面を研磨して前記外周上端面と前記貫通電極の上端面とを面一な平坦面とする研磨工程と、
    前記外周上端面の最外周に陽極接合用の金属膜を形成する金属膜形成工程と、
    前記外周上端面の前記金属膜よりも内側で、前記貫通電極を覆うように第二の中間電極を形成する工程と、
    第二基板の表面に第一の中間電極を、前記第二の中間電極との合計の膜厚が前記金属膜の厚さと略等しくなる厚さに形成する第二基板工程と、
    前記第二基板の前記第一の中間電極が形成される側の表面に光学チップを表面実装する実装工程と、
    前記凹部に前記光学チップが収納されるように前記外周上端面に前記第二基板を載置し、前記第一基板と前記第二基板とを略400℃に加熱し陽極接合により接合する接合工程と、を備える光学デバイスの製造方法。
  2. 前記陽極接合用の前記金属膜を形成する前にシリコン薄膜からなる下地膜を形成する下地膜形成工程を備える請求項に記載の光学デバイスの製造方法。
JP2012030855A 2012-02-15 2012-02-15 光学デバイスの製造方法 Expired - Fee Related JP5958928B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012030855A JP5958928B2 (ja) 2012-02-15 2012-02-15 光学デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012030855A JP5958928B2 (ja) 2012-02-15 2012-02-15 光学デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2013168509A JP2013168509A (ja) 2013-08-29
JP5958928B2 true JP5958928B2 (ja) 2016-08-02

Family

ID=49178699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012030855A Expired - Fee Related JP5958928B2 (ja) 2012-02-15 2012-02-15 光学デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP5958928B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3465779B1 (en) * 2016-06-07 2019-10-02 Signify Holding B.V. Solid state uv light output device
WO2018037551A1 (ja) 2016-08-26 2018-03-01 オリンパス株式会社 内視鏡用光モジュール、内視鏡、および内視鏡用光モジュールの製造方法
JP6928271B2 (ja) * 2019-01-22 2021-09-01 日亜化学工業株式会社 発光装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07103836A (ja) * 1993-09-30 1995-04-21 Tokai Rika Co Ltd 圧力センサ
JPH08334722A (ja) * 1995-06-06 1996-12-17 Olympus Optical Co Ltd 光偏向素子
JP2001057436A (ja) * 1999-08-18 2001-02-27 Matsushita Electric Ind Co Ltd 気密封止パッケージおよびその製造方法
US6885107B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
JP4793099B2 (ja) * 2006-05-31 2011-10-12 日立電線株式会社 光モジュール
DE102007039291A1 (de) * 2007-08-20 2009-02-26 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleitermodul und Verfahren zur Herstellung eines solchen
JP2011199067A (ja) * 2010-03-19 2011-10-06 Seiko Instruments Inc 発光部品、発光器及び発光部品の製造方法

Also Published As

Publication number Publication date
JP2013168509A (ja) 2013-08-29

Similar Documents

Publication Publication Date Title
JP6247006B2 (ja) 電子デバイス、発振器及び電子デバイスの製造方法
JP5610156B2 (ja) 光電変換モジュール及び光電変換モジュールの製造方法
JP6281858B2 (ja) 光学デバイス
TW200947630A (en) Electronic component, electronic equipment, and base member manufacturing method
US7829993B2 (en) Semiconductor apparatus
JP5958928B2 (ja) 光学デバイスの製造方法
JP2010103479A (ja) 電子部品およびその製造方法
TWI614207B (zh) 電子裝置及電子裝置的製造方法
WO2014129666A1 (ja) 電子部品収納用パッケージおよび電子装置
JP2014082348A (ja) 光学素子収納用パッケージ、光学フィルターデバイス、光学モジュール、および電子機器
WO2019207884A1 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP2018506171A (ja) 簡易に製造可能な電気部品及び電気部品の製造方法
JP2011216712A (ja) 電子デバイス
JP2015176874A (ja) 電子部品装置
WO2011118786A1 (ja) ガラス埋込シリコン基板の製造方法
JP2014038942A (ja) 半導体デバイス
JP7112866B2 (ja) 赤外線センサ及び赤外線センサの製造方法
JP5922606B2 (ja) 光スイッチモジュール
JP2013026506A (ja) 電子部品収納用パッケージおよび電子装置
JP3160535U (ja) 光半導体パッケージ
JP2013036829A (ja) シリコン埋込ガラス基板とその製造方法、シリコン埋込ガラス多層基板とその製造方法、静電式加速度センサ
JP2015012077A (ja) 電子部品収納用パッケージおよび電子装置
JP2012134397A (ja) 光学デバイスモジュール
JP4511399B2 (ja) 電子部品収納用パッケージおよび電子装置
JP7345404B2 (ja) Mems装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160524

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160614

R150 Certificate of patent or registration of utility model

Ref document number: 5958928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees