JP5933356B2 - コンピュータシステム - Google Patents

コンピュータシステム Download PDF

Info

Publication number
JP5933356B2
JP5933356B2 JP2012132871A JP2012132871A JP5933356B2 JP 5933356 B2 JP5933356 B2 JP 5933356B2 JP 2012132871 A JP2012132871 A JP 2012132871A JP 2012132871 A JP2012132871 A JP 2012132871A JP 5933356 B2 JP5933356 B2 JP 5933356B2
Authority
JP
Japan
Prior art keywords
bus
virtual cpu
virtual
error
vcpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012132871A
Other languages
English (en)
Other versions
JP2013257695A5 (ja
JP2013257695A (ja
Inventor
寛隆 茂田井
寛隆 茂田井
康宏 田原
康宏 田原
浩次 安達
浩次 安達
均 鈴木
均 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012132871A priority Critical patent/JP5933356B2/ja
Priority to US13/901,482 priority patent/US9176756B2/en
Publication of JP2013257695A publication Critical patent/JP2013257695A/ja
Publication of JP2013257695A5 publication Critical patent/JP2013257695A5/ja
Priority to US14/887,662 priority patent/US9612909B2/en
Application granted granted Critical
Publication of JP5933356B2 publication Critical patent/JP5933356B2/ja
Priority to US15/450,197 priority patent/US10379931B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0712—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a virtual computing platform, e.g. logically partitioned systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1438—Restarting or rejuvenating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4405—Initialisation of multiprocessor systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1479—Generic software techniques for error detection or fault masking
    • G06F11/1482—Generic software techniques for error detection or fault masking by means of middleware or OS functionality
    • G06F11/1484—Generic software techniques for error detection or fault masking by means of middleware or OS functionality involving virtual machines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/84—Using snapshots, i.e. a logical point-in-time copy of the data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Description

本発明は、コンピュータシステムに関し、特に複数の仮想マシンが動作可能なコンピュータシステムに関する。
制御システムのような高い信頼性・リアルタイム性が求められるコンピュータシステムと、映像音声処理を行う高機能なコンピュータシステムを１つのハードウエアで共存させる仕組みとして、仮想マシンを用いる方法がある。
仮想マシンは、仮想ＣＰＵ（Central Processing Unit)、仮想化された物理メモリ、仮想Ｉ／Ｏデバイスといった仮想部品から構成される。仮想マシンは各仮想部品を、物理部品（物理ＣＰＵ、物理メモリ、物理ＩＯデバイス）を占有／共有などの形態で割り当てて実現する。
この仮想マシンを用いる環境にて、デバイス（以降、ＩＯと記す）故障などによる異常事態が発生した際、そのエラーを検出し更なる被害の拡大を防止するために、「それぞれのＯＳ（Operating System）が利用するＩＯを関連付ける関連付けテーブルと、ＩＯのエラーを検出する手段とを設け、エラーが発生したら関連付けテーブルから対応する仮想マシンを特定し、特定した仮想マシンだけを停止させる」方法が提案されている（例えば、特許文献１を参照）。
また、制御システムのような高いリアルタイム性が求められるコンピュータシステムでは、プロセッサ使用時間を一定の時間ないし命令毎に区切り、複数の処理を切替えながら実行するマルチスレッドプロセッサが提案されている。切替え実行することで、映像音声といったマルチメディア処理を行いつつ、実時間（リアルタイム）処理のための時間を確保すること（時間保証）が実現しやすくなる。また、一定の処理の実行速度を加速するための「マルチスレッドプロセッサのスケジューリング処理において、複数のスケジューリングレジスタを設け、通常動作時と割込み処理時とで動作するスレッドの比率を切り換える」方法が提案されている（例えば、特許文献２を参照）。
また、「ＩＯ故障による異常状態が発生した際にバスブリッジを介して割込みを発生させ、ＯＳやデバイスドライバに対して再初期化の指示を出すと、ＯＳやデバイスドライバ等のソフトウエアは通信制御部の再初期化を実行する 」方法が提案されている（例えば、特許文献３を参照）。
特開２００７−３２３１４２号公報 特開２０１０−８６１２９号公報 特開２００３−３３０８１７号公報
特許文献２に示すようなマルチスレッドプロセッサを用いることで、複数の仮想マシン上で動作するＯＳを同時に実行し易くなった。しかしながら、もともと別のハードウエアで動作していることを前提のＯＳを複数同じハードウエアで動作させると、以下に示す問題が生じる。
仮想マシン上のＯＳ（ＯＳ−Ａとする）からの異常アクセスにより該ＩＯ（ＩＯ−Ａ）からエラーが発生した場合、特許文献１のように、ＯＳ−Ａを止めることで、ＩＯ− Ａへのアクセスを行わなくすることが出来る。また、特許文献３のようにエラーをＯＳ−Ａに通知することで、ＩＯエラーを復旧することが出来る。しかしながら、ＩＯエラー発生時に、ＩＯ−Ａが接続するバス（バスｘ）へＩＯ−Ａの障害が波及する場合があり得る。この場合、バスｘに接続された他のＩＯ（ＩＯ−Ｂ）を利用する他のＯＳ（ＯＳ−Ｂとする）はバスｘが障害状態であることを知らないため、ＩＯ −Ｂへアクセスする。その結果ＯＳ−Ｂが異常停止してしまうという問題が生じる。
本発明は、上記のような問題点を解決するためになされたもので、障害波及の防止と復旧が可能なコンピュータシステムを提供することである。
上記課題を解決するために、本発明は、バスエラーの発生を通知する割込みコントローラと、マルチスレッドプロセッサとを備え、マルチスレッドプロセッサは、複数の仮想ＣＰＵの実行順序を定め、実行する複数の仮想ＣＰＵのデータを保持するスケジュールレジスタと、スケジュールレジスタに設定された順序にしたがって、仮想ＣＰＵを実行する仮想ＣＰＵ実行部とを含み、複数の仮想ＣＰＵは、それぞれ異なるＯＳを稼働し、複数の仮想ＣＰＵは、他のＯＳを管理する管理ＯＳを稼働する第１の仮想ＣＰＵを含み、仮想ＣＰＵ実行部は、バスエラー発生の通知を受けたときに、スケジュールレジスタの実行順序によらずに、第１の仮想ＣＰＵのみを動作させ、第１の仮想ＣＰＵは、エラーが発生したバスを再初期化する。
本発明によれば、障害波及の防止と復旧が可能となる。
第１の実施形態のコンピュータシステムのハードウエア構成図である。 第１の実施形態のコンピュータシステムのソフトウエア構成を説明するための図である。 第１の実施形態のコンピュータシステムの起動処理の手順を表わすフローチャートである。 第１の実施形態において、バス１１３においてエラーが発生した際の復旧手順を表わすフローチャートである。 第２の実施形態のコンピュータシステムのソフトウエア構成を説明するための図である。 ＩＯ利用ＯＳ管理テーブルの例を表わす図である。 第２の実施形態において、バス１１３においてエラーが発生した際の復旧手順を表わすフローチャートである。 第３の実施形態のコンピュータシステムのソフトウエア構成を説明するための図である。 第３の実施形態のコンピュータシステムの起動処理の手順を表わすフローチャートである。 第３の実施形態において、バスエラー割込み発生時のスケジュールを生成する手順を表わすフローチャートである。 第３の実施形態において、バス１１３においてエラーが発生した際の復旧手順を表わすフローチャートである。
以下、本発明の実施形態について図面を参照して説明する。
［第１の実施形態］
（ハードウエア構成）
図１は、第１の実施形態のコンピュータシステムのハードウエア構成図である。
図１に示すように、このコンピュータシステムは、マルチスレッドプロセッサ１００と、割込みコントローラ１０１と、主記憶（メモリ）１０２と、バスブリッジ１２０，１２１，１２２と、ＩＯ１３１〜１３５と、バス１１０〜１１３を備える。
マルチスレッドプロセッサ１００は、複数の仮想ＣＰＵを時間的に切り換えて実行する。マルチスレッドプロセッサ１００に関するより詳細な説明は、ソフトウエア構成の説明において行なう。
割込みコントローラ１０１は、ＩＯ１３０〜１３５やバスブリッジ１２０〜１２２、主記憶１０２からの割込み要求を受け取り、マルチスレッドプロセッサ１００へ割込み要求を伝える。この割込みコントローラ１０１は、マルチスレッドプロセッサ１００に含まれていても良い。それぞれの割込み要因に対して、優先度とＶＣＰＵ番号が設定されるものとしてもよい。
主記憶１０２は、ＲＡＭ（Random Access Memory）で構成される。主記憶１０２は、マルチスレッドプロセッサ１００において動作させるプログラムやデータを格納する。
バス１１０は、マルチスレッドプロセッサ１００、割込みコントローラ１０１、主記憶１０２、バスブリッジ１２０、バスブリッジ１２１を接続するバスである。
バス１１１は、バスブリッジ１２０、バスブリッジ１２２、ＩＯ１３０を接続するバスである。
バス１１２は、バスブリッジ１２１、ＩＯ１３１、ＩＯ１３２を接続するバスである。
バス１１３は、バスブリッジ１２２、ＩＯ１３３〜１３５を接続するバスである。
バスブリッジ１２０は、バス１１０とバス１１１との通信を媒介する。バスブリッジ１２０は、バス１１１のバスエラーを検出して、バス１１０と接続する割込みコントローラ１０１へ通知する機能を有する。
バスブリッジ１２１は、バス１１０とバス１１２との通信を媒介する。バスブリッジ１２１は、バス１１２のバスエラーを検出して、バス１１０と接続する割込みコントローラ１０１へ通知する機能を有する。
バスブリッジ１２２は、バス１１１とバス１１３の間の通信を媒介する。バスブリッジ１２２は、バス１１３のバスエラーを検出して、バス１１０と接続する割込みコントローラ１０１へ通知する機能を有する。
ＩＯ１３０〜１３５は、それぞれディスプレイ、制御ネットワーク、不揮発性メモリ、タッチパネル、ＨＤＤ（Hard Disk Drive）、オーディオ機器などのデバイスである。なお、本実施の形態ではこれらデバイスが接続されている例を示すが、これらデバイスの一部が無くてもよく、さらに、他にもＲＯＭ（Read Only Memory）、ＦＤＤ（Floppy Disk Drive）、ＳＤ（Secure Digital）メモリカード、ＣＦ（Compact Flash（登録商標））カード、通信ボード（有線、無線）といったデバイスのいずれかが接続されていてもよい。
本実施の形態では、故障１４０が、ＩＯ１３４で発生し、故障１４１が、バス１１３で発生したものとして説明する。
（ソフトウエア構成）
図２は、第１の実施形態のコンピュータシステムのソフトウエア構成を説明するための図である。
ＶＣＰＵ２２０〜２２２は、仮想ＣＰＵであって、マルチスレッドプロセッサ１００が一定時間に実行する処理イメージを模式的なＣＰＵとして示したものである。
マルチスレッドプロセッサ１００は、複数のレジスタ群で構成されるスケジュールレジスタＡを有する。
スケジュールレジスタＡは、仮想ＣＰＵを実行する順序を定めた順序テーブルと、実行する仮想ＣＰＵで使用するデータを記憶するレジスタ群とを含む。本実施の形態では、順序テーブルには、ＶＣＰＵ＃０、ＶＣＰＵ＃１、ＶＣＰＵ＃２、ＶＣＰＵ＃２の順に循環的に繰り返し実行するように設定され、ＶＣＰＵ＃０、ＶＣＰＵ＃１、ＶＣＰＵ＃２に対応するレジスタ群が設けられている。本実施の形態では、３つのレジスタ群（ＶＣＰＵ＃０〜＃２）を有するマルチスレッドプロセッサとして説明するが、レジスタ群の個数は２つないしそれ以上存在してもよい。
仮想ＣＰＵ実行部２０１は、スケジュールレジスタを選択するか否かを定めたフラグ２０２を有する。
仮想ＣＰＵ実行部２０１は、フラグ２０２がセットされている場合、スケジュールレジスタ２１０内の順序テーブルを参照して、一定時間または命令ごとに選択するＶＣＰＵを切り換え、選択したＶＣＰＵに対応するレジスタ群を選択することによって、選択したＶＣＰＵを実行する。
仮想ＣＰＵ実行部２０１は、フラグ２０２がクリアされている場合、ＶＣＰＵ＃０に対応するレジスタ群を選択することによって、ＶＣＰＵ＃０を実行する。
割込みコントローラ１０１は、割込み通知部２５１を備える。
割込み通知部２５１は、各ＩＯ１３０〜１３５やバスブリッジ１２０〜１２２、主記憶１０２から、それらのエラー発生時に割込み要求を受け取り、マルチスレッドプロセッサ１００へ割込み要求を伝える。
ＶＣＰＵ＃０は、他のＯＳを管理する管理ＯＳ２３０を稼働する。ＶＣＰＵ＃０は、管理ＯＳ２３０の下で動作するプログラムを実行することによって、初期化処理部２６１、バス再初期化部２４５、ＩＯ再初期化要求部２４４、割込み通知先設定部２４０として機能する。
初期化処理部２６１は、管理ＯＳに対する処理を行なう。
割込み通知先設定部２４０は、割込み通知部２５１からの割込みに対する設定を行なう。
ＩＯ再初期化要求部２４４は、デバイス再初期化部２４１、２４２に対して、関連するデバイスの再初期化を要求する。
ＶＣＰＵ＃１は、ＲＴ(Real time)ＯＳ２３１を稼働する。ＶＣＰＵ＃１は、ＲＴＯＳ２３１の下で動作するプログラムを実行することによって、複数の制御アプリケーション２５５、デバイス再初期化部２４１として機能する。
制御アプリケーション２５５は、制御機能を実行する。
デバイス再初期化部２４１は、ＶＣＰＵ＃１が利用するデバイスを再初期化するための処理を行なう。
ＶＣＰＵ＃２は、映像音声処理ＯＳ２３２を稼働する。ＶＣＰＵ＃２は、映像音声処理ＯＳ２３２の下で動作するプログラムを実行することによって、複数の映像音声アプリケーション２４３、デバイス再初期化部２４２として機能する。
映像音声アプリケーション２４３は、映像音声処理を実行する。
デバイス再初期化部２４２は、ＶＣＰＵ＃２が利用するＩＯを再初期化するための処理が行なわれる。
（動作）
次に、第１の実施の形態のコンピュータシステムの動作について説明する。
図３は、第１の実施形態のコンピュータシステムの起動処理の手順を表わすフローチャートである。ＶＣＰＵ＃０によって、コンピュータシステムが起動される。
まず、初期化処理部２６１が、管理ＯＳ２３０の通常の初期化処理を行う（Ｓ３００）。
次に、割込み通知先設定部２４０が、バス１１１〜１１３からのエラー通知（バスブリッジ１２０〜１２２から通知される）が管理ＯＳ２３０に通知されるように設定する（Ｓ３０１）。
次に、割込み通知先設定部２４０が、バスエラーによる割込みによって、フラグ２０２が無効になるように設定する（Ｓ３０２）。
その後、管理ＯＳは定常動作へ移行する。
図４は、第１の実施形態において、バス１１３においてエラーが発生した際の復旧手順を表わすフローチャートである。
バス１１３においてエラーが発生すると、バスブリッジ１２２が、割込みコントローラ１０１にエラーの発生を通知する。割込みコントローラ１０１は、マルチスレッドプロセッサ１００へ割込みを通知する（Ｓ４００）。
次に、割込みコントローラ１０１の割込み通知部２５１は、フラグ２０２を無効に設定する。これによって、仮想ＣＰＵ実行部２０１は、スケジュールレジスタＡを利用したＶＣＰＵ＃０〜＃２の順次選択実行からＶＣＰＵ＃０のみの実行に切り替える（Ｓ４０１）。Ｓ４０１によって、ＶＣＰＵ＃１とＶＣＰＵ＃２が動作しなくなる。
次に、バス再初期化部２４５が、バス１１３を再初期化する（Ｓ４０２）。Ｓ４０２により、バス１１３で発生したエラーは取り除かれる。
次に、ＩＯ再初期化要求部２４４が、ＲＴＯＳ２３１および映像音声処理ＯＳ２３２に対して、デバイス再初期化を要求する（Ｓ４０３）。
次に、仮想ＣＰＵ実行部２０１は、フラグ２０２をセットし、スケジュールレジスタＡを利用したＶＣＰＵ＃０〜ＶＣＰＵ＃２の順次選択実行へ切り替える（Ｓ４０４）。Ｓ４０４により、ＶＣＰＵ＃１とＶＣＰＵ＃２の動作が再開する。
次に、デバイス再初期化部２４１が、ＲＴＯ２３１で利用するデバイスを再初期化する（Ｓ４０５）。デバイス再初期化部２４２が、映像音声処理ＯＳ２３２で利用するデバイスを再初期化する（Ｓ４０６）。これによって、バスおよびそのバスに接続するデバイスを正常状態へ復旧する。その後、各ＯＳは定常動作へ戻る。
（効果）
以上のように、本実施の形態によれば、バスを再初期化する際に、全てのＯＳを停止させるので、バスエラーを安全に取り除くことができる。さらにに、各ＯＳへＩＯ再初期化を要求することによって、各ＯＳにおいてＩＯへの要求手順が途中（ＤＭＡ完了待ちなど）であっても、再度ＩＯへの要求手順を踏むことができ、安全に再開できる。
［第２の実施形態］
（ハードウエア構成）
本実施の形態のコンピュータシステムのハードウエア構成は、第１の実施の形態のハードウエア構成と同じであるため、説明、図示を省略する。ただし、本実施の形態のコンピュータシステムのハードウエア構成は、ＲＴＯＳが利用するＩＯ（デバイス）が、残りのＩＯ（デバイス）と別のバスに接続してあるものとして説明する。
（ソフトウエア構成）
図５は、第２の実施形態のコンピュータシステムのソフトウエア構成を説明するための図である。
第２の実施形態のソフトウエア構成が、第１の実施形態のソフトウエア構成と相違する点は以下である。
スケジュール変更部５４７は、ＩＯ利用ＯＳ管理テーブル６００に基づいて、バスエラー発生時に現状のスケジュールレジスタから、エラーを発生したバスに接続するデバイス（ＩＯ）を利用するＯＳが動作するＶＣＰＵ番号をＶＣＰＵ＃０に変更する。
図６は、ＩＯ利用ＯＳ管理テーブルの例を表わす図である。
各ＩＯ（列６０１）が接続されている接続バス（列６０２）と、該ＩＯを利用するＯＳ（列６０３）の関連が示されている。本実施の形態では、接続の有無を空欄と○、利用の有無を空欄と●で図示しているが、数字（例えば、０と１）で管理しても良い。
たとえば、このＩＯ利用管理テーブルによれば、ＩＯ１３０は、バス１１１と接続し、映像音声処理ＯＳを利用することが示されている。また、ＩＯ１３１は、バス１１２と接続し、ＲＴＯＳを利用することが示されている。
（動作）
次に、第２の実施形態のコンピュータシステムの動作を説明する。
第２の実施形態のコンピュータシステムの起動処理の手順は、図３で説明した第１実施の形態と同じであるため、説明および図示を繰り返さない。
図７は、第２の実施形態において、バス１１３においてエラーが発生した際の復旧手順を表わすフローチャートである。
バス１１３においてエラーが発生すると、バスブリッジ１２２が、割込みコントローラ１０１にエラーの発生を通知する。割込みコントローラ１０１は、マルチスレッドプロセッサ１００へ割込みを通知する（Ｓ７００）。
次に、割込みコントローラ１０１の割込み通知部２５１は、フラグ２０２を無効に設定する。これによって、仮想ＣＰＵ実行部２０１は、スケジュールレジスタＡを利用したＶＣＰＵ＃０〜ＶＣＰＵ＃２の順次選択実行からＶＣＰＵ＃０のみの実行に切り替える（Ｓ７０１）。Ｓ７０１によって、ＶＣＰＵ＃１とＶＣＰＵ＃２が動作しなくなる。
次に、スケジュール変更部５４７は、ＩＯ利用ＯＳ管理テーブル６００を参照して、バス１１３に接続したＩＯ（本例ではＩＯ１３３〜１３５）を使用するすべてのＯＳ（本例では映像音声処理ＯＳ２３２のみ）を抽出する。スケジュール変更部５４７は、スケジュールレジスタＡにおいて、抽出したＯＳで動作する仮想ＣＰＵ（ＶＣＰＵ＃０〜ＶＣＰＵ＃２のうち１つまたは複数）（本例では、映像音声処理ＯＳ５３２を利用するＶＣＰＵ＃２）をＶＣＰＵ＃０に書き換える（Ｓ７０２）。
次に、スケジュール変更部５４７は、フラグ２０２をセットし、変更したスケジュールレジスタＡを利用したＶＣＰＵの順次選択実行へ切り替える（Ｓ７０３）。Ｓ７０３により、ＶＣＰＵ＃１の動作が再開する。
次に、バス再初期化部２４５が、バス１１３を再初期化する（Ｓ７０４）。Ｓ７０４により、バス１１３で発生したエラーは取り除かれる。
次に、ＩＯ再初期化要求部２４４が、映像音声処理ＯＳ２３２に対し、デバイス再初期化を要求する（Ｓ７０５）。
次に、スケジュール変更部５４７は、Ｓ７０２においてスケジュールレジスタ５１０を変更した箇所（本例では、ＶＣＰＵ＃２をＶＣＰＵ＃０に変更）を元の状態に戻す（本例では、変更したＶＣＰＵ＃０をＶＣＰＵ＃２に戻す）。Ｓ７０６により、ＶＣＰＵ＃１の動作が再開する。
次に、デバイス再初期化部２４２が、映像音声処理ＯＳ２３２で利用するデバイスを再初期化する。これによって、バスおよびそのバスに接続するデバイスを正常状態へ復旧する。その後、映像音声処理ＯＳ２３２は定常動作へ戻る。
（効果）
以上のように、本実施の形態によれば、バスを再初期化する際に、該バスに関連のあるＯＳを全て停止させているため、安全にバスエラーを取り除くことができる。加えて、該バスに関連のないＯＳは動作を継続できるため、リアルタイム処理を第１の実施形態よりも早く再開することが出来る。さらに、該バスに関連のあるＯＳへＩＯ再初期化を要求することで、該バスに関連のあるＯＳにおいてＩＯへの要求手順が途中（ＤＭＡ完了待ちなど）であっても、再度ＩＯへの要求手順を踏むことができ、安全に再開できる。
［第３の実施形態］
（ハードウエア構成）
本実施の形態のコンピュータシステムのハードウエア構成は、第１の実施の形態のハードウエア構成と同じであるため、説明、図示を省略する。ただし、本実施の形態のコンピュータシステムのハードウエア構成は、ＲＴＯＳが利用するＩＯ（デバイス）が、残りのＩＯ（デバイス）と別のバスに接続してあるものとして説明する。
（ソフトウエア構成）
図８は、第３の実施形態のコンピュータシステムのソフトウエア構成を説明するための図である。
マルチスレッドプロセッサ１２００は、複数のスケジュールレジスタＡ，Ｂ，Ｃを含む。
スケジュールレジスタＡ，Ｂ，Ｃは、仮想ＣＰＵを実行する順序を定めた順序テーブルと、実行する仮想ＣＰＵで使用するデータを記憶するレジスタ群とを含む。
スケジュールレジスタＡの順序テーブルには、ＶＣＰＵ＃０、ＶＣＰＵ＃１、ＶＣＰＵ＃２、ＶＣＰＵ＃２の順に循環的に繰り返し実行するように設定され、ＶＣＰＵ＃０、ＶＣＰＵ＃１、ＶＣＰＵ＃２に対応するレジスタ群が設けられている。
スケジュールレジスタＢの順序テーブルには、ＶＣＰＵ＃０、ＶＣＰＵ＃１、ＶＣＰＵ＃０、ＶＣＰＵ＃０の順に循環的に繰り返し実行するように設定され、ＶＣＰＵ＃０、ＶＣＰＵ＃１に対応するレジスタ群が設けられている。
スケジュールレジスタＣの順序テーブルには、ＶＣＰＵ＃０、ＶＣＰＵ＃０、ＶＣＰＵ＃２、ＶＣＰＵ＃２の順に循環的に繰り返し実行するように設定され、ＶＣＰＵ＃０、ＶＣＰＵ＃２に対応するレジスタ群が設けられている。
スケジュール生成部１２４８は、ＩＯ利用ＯＳ管理テーブル６００に基づいて、バスエラー発生時に関連のあるＯＳをスケジュール対象から外したスケジュールを生成する（本例では、スケジュールレジスタＢおよびスケジュールレジスタＣを設定する）。
仮想ＣＰＵ実行部１２０１は、割込みコントローラ１０１からの割込み要求やＯＳ（ソフトウエア）からの要求に応じて、選択するスケジュールレジスタを切替える。
（動作）
次に、第３の実施の形態のコンピュータシステムの動作について説明する。
図９は、第３の実施形態のコンピュータシステムの起動処理の手順を表わすフローチャートである。ＶＣＰＵ＃０によって、コンピュータシステムが起動される。
まず、初期化処理部２６１が、管理ＯＳ２３０の通常の初期化処理を行う（Ｓ１４００）。
次に、スケジュール生成部１２４８は、各バスエラー割込み発生時に使用されるスケジュールレジスタを設定する（Ｓ１４０１）。
次に、割込み通知先設定部２４０が、バス１１１〜１１３からのエラー通知（バスブリッジ１２０〜１２２から通知される）が管理ＯＳ２３０に通知されるように設定する（Ｓ１４０２）。
その後、管理ＯＳは定常動作へ移行する。
図１０は、第３の実施形態において、バスエラー割込み発生時のスケジュールを生成する手順を表わすフローチャートである。以下の説明は１例であり、スケジュールの生成アルゴリズムは範囲を逸脱しない範囲で異なっていても実現できる。
Ｓ１５０１〜Ｓ１５０２のステップをバスリストのバスの数だけ繰り返される（Ｓ１５００）。
まず、スケジュール生成部１２４８は、ＩＯ利用ＯＳ管理テーブル６００を参照し、選択したバスに接続されたＩＯ（本例では、バス１１１の選択時には、ＩＯ１３０とバスブリッジ１２２）を特定し、これらのＩＯを使用するＯＳ（本例では、映像音声処理ＯＳ１２３２のみ）を特定する（Ｓ１５０１）。
次に、スケジュール生成部１２４８は、標準スケジュールレジスタであるスケジュールレジスタＡにおいて、特定したＯＳが動作するＶＣＰＵ＃Ｘ（Ｘ＝０〜２のいずれか１つまたは複数）をＶＣＰＵ＃０に変更したスケジュールを生成（本例では、ＶＣＰＵ＃２をＶＣＰＵ＃０に変更）し、仮想ＣＰＵ実行スケジュール１５１０に追加する。
Ｓ１５００が終了すると、仮想ＣＰＵ実行スケジュール１５１０には、バスリストのバスの数だけスケジュールが存在する。
次に、スケジュール生成部１２４８は、仮想ＣＰＵ実行スケジュール１５１０にあるスケジュールから重複するスケジュールを破棄する（Ｓ１５０３）。
次に、スケジュール生成部１２４８は、仮想ＣＰＵ実行スケジュール１５１０のスケジュールをスケジュールレジスタに登録し（本例では、スケジュールレジスタＢ，Ｃに登録）、バスエラー発生時に該当するスケジュールレジスタが選ばれるように、仮想ＣＰＵ実行部２０１に設定する（Ｓ１５０４）。
図１１は、第３の実施形態において、バス１１３においてエラーが発生した際の復旧手順を表わすフローチャートである。
バス１１３においてエラーが発生すると、バスブリッジ１２２が、割込みコントローラ１０１にエラーの発生を通知する。割込みコントローラ１０１は、マルチスレッドプロセッサ１２００へ割込みを通知する（Ｓ１６００）。
仮想ＣＰＵ実行部１２０１は、エラーが発生したバスに対応するスケジュールレジスタを選択（本例ではスケジュールレジスタＢ）し、実行スケジュールを切替える（Ｓ１６０１）。Ｓ１６０１によって、映像音声処理ＯＳ２３２は動作しなくなる。
次に、バス再初期化部２４５が、バス１１３を再初期化する（Ｓ１６０２）。Ｓ１６０２により、バス１１３で発生したエラーは取り除かれる。
次に、ＩＯ再初期化要求部２４４が、映像音声処理ＯＳ２３２に対し、デバイス再初期化を要求する（Ｓ１６０３）。
次に、仮想ＣＰＵ実行部２０１は、使用するスケジュールレジスタを標準スケジュールレジスタに変更（スケジュールレジスタＡに変更）し、実行スケジュールを切替える（Ｓ１６０４）。Ｓ１６０４により、映像音声処理ＯＳ１２３２は動作を再開する。
次に、デバイス再初期化部２４２は、映像音声処理ＯＳ２３２の使用するデバイスを再初期化（Ｓ１６０５）し、バスおよびそのバスに接続するデバイスを正常状態へ復旧する。その後、映像音声処理ＯＳ２３２は定常動作へ戻る。
（効果）
以上のように、本実施の形態によれば、バスを再初期化する際に、該バスに関連のあるＯＳを全て停止させているため、安全にバスエラーを取り除くことができる。更に、該バスに関連のあるＯＳへＩＯ再初期化を要求することで、該バスに関連のあるＯＳにおいてＩＯへの要求手順が途中（ＤＭＡ完了待ちなど）であっても、再度ＩＯへの要求手順を踏むことができ、安全に再開できる。加えて、該バスに関連のないＯＳは動作を継続するため、リアルタイム処理を止めずに復旧処理を行うことが出来る。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１００，１２００ マルチスレッドプロセッサ、１０１ 割込みコントローラ、１０２ 主記憶、１１０〜１１３ バス、１２０〜１２２ バスブリッジ、１３０〜１３５ ２０１，１２０１ 仮想ＣＰＵ実行部、２０２ フラグ、ＩＯ、２３０ 管理ＯＳ、２３１ ＲＴＯＳ、２３２ 映像音声処理ＯＳ、２４０ 割込み通知先設定部、２４１，２４２ デバイス再初期化部、２４３ 映像音声アプリケーション、２４４ ＩＯ再初期化要求部、２４５ バス再初期化部、２５１ 割込み通知部、２５５ 制御アプリケーション、２６１ 初期化処理部、５４７ スケジュール変更部、６００ ＩＯ利用ＯＳ管理テーブル、１２４８ スケジュール生成部、１５１０ 仮想ＣＰＵ実行スケジュール。

Claims (5)

  1. 第１、第２、第３のバスと、
    前記第１と第２のバスとを接続し、前記第２のバス上のバスエラーを検出する第１のバスブリッジと、
    前記第２と第３のバスとを接続し、前記第３のバス上のバスエラーを検出する第２のバスブリッジと、
    前記第２のバスに接続される第１のデバイスと、
    前記第３のバスに接続される第２のデバイスと、
    前記バスエラーの検出に応じてバスエラーの発生を通知する割込みコントローラと、
    マルチスレッドプロセッサとを備え、
    前記マルチスレッドプロセッサは、
    複数の仮想ＣＰＵの実行順序を定め、実行する複数の仮想ＣＰＵのデータを保持するスケジュールレジスタと、
    前記スケジュールレジスタに設定された順序にしたがって、仮想ＣＰＵを実行する仮想ＣＰＵ実行部とを含み、
    複数の仮想ＣＰＵは、それぞれ異なるＯＳを稼働し、複数の仮想ＣＰＵは、他のＯＳを管理する管理ＯＳを稼働する第１の仮想ＣＰＵを含み、
    前記仮想ＣＰＵ実行部は、前記第２のバス上のバスエラー発生の通知を受けた場合は、前記第１の仮想ＣＰＵと、前記複数の仮想ＣＰＵのうち、前記第１のデバイス及び前記第２のデバイスを使用しないＯＳを稼働する仮想ＣＰＵとを動作させ、
    前記第１の仮想ＣＰＵは、エラーが発生したバスを再初期化する、コンピュータシステム。
  2. 前記仮想ＣＰＵ実行部は、前記第３のバス上のバスエラー発生の通知を受けた場合は、前記第１の仮想ＣＰＵと、前記複数の仮想ＣＰＵのうち、前記第２のデバイスを使用しないＯＳを稼働する仮想ＣＰＵとを動作させる、請求項１記載のコンピュータシステム。
  3. 前記第１の仮想ＣＰＵは、前記第２のバス上のバスエラー発生の通知を受けた場合は、前記スケジュールレジスタに対し、前記第１のデバイスまたは前記第２のデバイスを使用するＯＳを稼働する仮想ＣＰＵの情報を前記第１の仮想ＣＰＵの情報に変更し、前記第３のバス上のバスエラー発生の通知を受けた場合は、前記スケジュールレジスタに対し、前記第２のデバイスを使用するＯＳを稼働する仮想ＣＰＵの情報を前記第１の仮想ＣＰＵの情報に変更する請求項２記載のコンピュータシステム。
  4. 前記第１の仮想ＣＰＵは、前記第２のバス上のバスエラー発生の通知を受けた場合は、前記第２のバスの再初期化後、前記第１のデバイスまたは前記第２のデバイスを使用するＯＳを稼働する仮想ＣＰＵに対して、使用する前記第１のデバイスまたは前記第２のデバイスの再初期化を要求し、前記第３のバス上のバスエラー発生の通知を受けた場合は、前記第３のバスの再初期化後、前記第２のデバイスを使用するＯＳを稼働する仮想ＣＰＵに対して、前記第２のデバイスの再初期化を要求し、さらに、前記スケジュールレジスタへの変更を元に復元する、請求項３記載のコンピュータシステム。
  5. 前記第１の仮想ＣＰＵは、前記第１乃至３のバスと、前記第１と第２のバスブリッジと、前記第１と第２のデバイスと、前記複数の仮想ＣＰＵで稼働されるＯＳとの関係を示す管理テーブルを有し、当該管理テーブルに基づいて稼働させる仮想ＣＰＵを決定する請求項１乃至４のいずれか１項に記載のコンピュータシステム。
JP2012132871A 2012-06-12 2012-06-12 コンピュータシステム Expired - Fee Related JP5933356B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012132871A JP5933356B2 (ja) 2012-06-12 2012-06-12 コンピュータシステム
US13/901,482 US9176756B2 (en) 2012-06-12 2013-05-23 Computer system
US14/887,662 US9612909B2 (en) 2012-06-12 2015-10-20 Computer system
US15/450,197 US10379931B2 (en) 2012-06-12 2017-03-06 Computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012132871A JP5933356B2 (ja) 2012-06-12 2012-06-12 コンピュータシステム

Publications (3)

Publication Number Publication Date
JP2013257695A JP2013257695A (ja) 2013-12-26
JP2013257695A5 JP2013257695A5 (ja) 2015-04-09
JP5933356B2 true JP5933356B2 (ja) 2016-06-08

Family

ID=49716350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012132871A Expired - Fee Related JP5933356B2 (ja) 2012-06-12 2012-06-12 コンピュータシステム

Country Status (2)

Country Link
US (3) US9176756B2 (ja)
JP (1) JP5933356B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160110277A1 (en) * 2014-10-16 2016-04-21 Siemens Aktiengesellshaft Method for Computer-Aided Analysis of an Automation System
US10462161B2 (en) * 2017-06-21 2019-10-29 GM Global Technology Operations LLC Vehicle network operating protocol and method
CN110998529B (zh) 2017-07-31 2021-08-20 三菱电机株式会社 信息处理装置以及信息处理方法
JP6496456B1 (ja) 2017-07-31 2019-04-03 三菱電機株式会社 情報処理装置
CN109582467A (zh) * 2018-12-18 2019-04-05 广东浪潮大数据研究有限公司 一种存储系统中io请求的处理方法、系统及相关装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69324182T2 (de) * 1992-02-03 1999-07-15 Hewlett Packard Co Gerätunabhängige Schnittstelle für graphische Anzeigegeräte
US6715016B1 (en) * 2000-06-01 2004-03-30 Hitachi, Ltd. Multiple operating system control method
US6643727B1 (en) * 2000-06-08 2003-11-04 International Business Machines Corporation Isolation of I/O bus errors to a single partition in an LPAR environment
US7085866B1 (en) * 2002-02-19 2006-08-01 Hobson Richard F Hierarchical bus structure and memory access protocol for multiprocessor systems
US6920587B2 (en) * 2002-04-25 2005-07-19 International Business Machines Corporation Handling multiple operating system capabilities in a logical partition data processing system
JP4554874B2 (ja) 2002-05-14 2010-09-29 日本電気株式会社 冗長化バス接続装置と冗長化バス接続デバイスの冗長化方法
US7496045B2 (en) * 2005-07-28 2009-02-24 International Business Machines Corporation Broadcast of shared I/O fabric error messages in a multi-host environment to all affected root nodes
JP2007206955A (ja) * 2006-02-01 2007-08-16 Sony Corp 情報処理装置および方法、プログラム、並びに記録媒体
US20070239965A1 (en) * 2006-03-31 2007-10-11 Saul Lewites Inter-partition communication
JP2007323142A (ja) 2006-05-30 2007-12-13 Toshiba Corp 情報処理装置およびその制御方法
US7594144B2 (en) * 2006-08-14 2009-09-22 International Business Machines Corporation Handling fatal computer hardware errors
JP4756603B2 (ja) * 2006-10-10 2011-08-24 ルネサスエレクトロニクス株式会社 データプロセッサ
WO2008077628A2 (en) * 2006-12-22 2008-07-03 Virtuallogix Sa System for enabling multiple execution environments to share a device
JP4969258B2 (ja) * 2007-01-30 2012-07-04 株式会社日立製作所 仮想計算機システムのｉ／ｏデバイス障害処理方法
US7610439B2 (en) * 2007-02-09 2009-10-27 Broadcom Corporation Method and system for hardware implementation of resetting an external two-wired EEPROM
US7865762B2 (en) * 2007-12-04 2011-01-04 Intel Corporation Methods and apparatus for handling errors involving virtual machines
JP5014179B2 (ja) * 2008-01-25 2012-08-29 三菱電機株式会社 Ｏｓ優先度変更装置及びｏｓ優先度変更プログラム
US8209459B2 (en) * 2008-03-31 2012-06-26 Dell Products L.P. System and method for increased system availability in virtualized environments
US9417914B2 (en) * 2008-06-02 2016-08-16 Microsoft Technology Licensing, Llc Regaining control of a processing resource that executes an external execution context
JP5173712B2 (ja) * 2008-09-30 2013-04-03 ルネサスエレクトロニクス株式会社 マルチスレッドプロセッサ
US9367350B2 (en) * 2008-10-03 2016-06-14 Microsoft Technology Licensing, Llc Meta-scheduler with meta-contexts
JP5411587B2 (ja) * 2009-06-09 2014-02-12 トヨタ自動車株式会社 マルチスレッド実行装置、マルチスレッド実行方法
JP2011022934A (ja) * 2009-07-17 2011-02-03 Toyota Motor Corp 電子制御ユニット、異常検出方法
US8713350B2 (en) * 2009-12-08 2014-04-29 Hewlett-Packard Development Company, L.P. Handling errors in a data processing system
US8489789B2 (en) * 2010-02-05 2013-07-16 Advanced Micro Devices, Inc. Interrupt virtualization
JP2011216004A (ja) * 2010-04-01 2011-10-27 Toyota Motor Corp マイクロプロセッサ、電子制御ユニット、実行比率切り替え方法
JP5585219B2 (ja) * 2010-06-03 2014-09-10 富士通株式会社 スイッチング装置および仮想ｌａｎ構築方法
JP5458308B2 (ja) * 2010-06-11 2014-04-02 株式会社日立製作所 仮想計算機システム、仮想計算機システムの監視方法及びネットワーク装置
US8510599B2 (en) * 2010-06-23 2013-08-13 International Business Machines Corporation Managing processing associated with hardware events
JP5569197B2 (ja) * 2010-07-06 2014-08-13 富士通株式会社 計算機装置およびリセット制御プログラム
JP5494298B2 (ja) 2010-07-06 2014-05-14 富士通株式会社 計算機装置，障害復旧制御プログラムおよび障害復旧制御方法
US8424000B2 (en) * 2010-07-30 2013-04-16 Symantec Corporation Providing application high availability in highly-available virtual machine environments
US9292248B2 (en) * 2011-06-22 2016-03-22 Microsoft Technology Licensing, Llc Span out load balancing model
WO2013095543A1 (en) * 2011-12-22 2013-06-27 Intel Corporation Apparatus and method for detecting and recovering from instruction fetch errors
US9026865B2 (en) * 2012-06-11 2015-05-05 Unisys Corporation Software handling of hardware error handling in hypervisor-based systems

Also Published As

Publication number Publication date
US20130332925A1 (en) 2013-12-12
US9176756B2 (en) 2015-11-03
US10379931B2 (en) 2019-08-13
US20170177431A1 (en) 2017-06-22
US20160041883A1 (en) 2016-02-11
US9612909B2 (en) 2017-04-04
JP2013257695A (ja) 2013-12-26

Similar Documents

Publication Publication Date Title
US8381032B2 (en) System-directed checkpointing implementation using a hypervisor layer
US10379931B2 (en) Computer system
US9760455B2 (en) PCIe network system with fail-over capability and operation method thereof
CN1326042C (zh) 容错计算机系统及其再同步方法和再同步程序
JP5405320B2 (ja) 仮想計算機制御装置、仮想計算機制御方法及び仮想計算機制御プログラム
WO2016165304A1 (zh) 一种实例节点管理的方法及管理设备
JP5742410B2 (ja) フォールトトレラント計算機システム、フォールトトレラント計算機システムの制御方法、及びフォールトトレラント計算機システムの制御プログラム
JP2012203636A (ja) 仮想計算機の制御方法及び計算機
JP2014503904A (ja) 仮想計算機のクラスタを操作するための方法、装置、コンピュータ・プログラム、およびコンピュータ・プログラム製品
US9195553B2 (en) Redundant system control method
JP2007219757A (ja) 仮想計算機システムを機能させるためのプログラム
US8151147B2 (en) Synchronize error handling for a plurality of partitions
JP5352299B2 (ja) 高信頼性計算機システムおよびその構成方法
JP4182948B2 (ja) フォールト・トレラント・コンピュータシステムと、そのための割り込み制御方法
JP2011044110A (ja) ソフトウェアプログラム実行装置、ソフトウェアプログラム実行方法、及びプログラム
JP4761229B2 (ja) 運用管理装置、運用管理方法ならびにプログラム
JP2000222376A (ja) 計算機システムとその運用方法
US9880888B2 (en) Executing an operating system in a multiprocessor computer system
JP2005316679A (ja) 並列演算処理装置
JP2013254354A (ja) コンピュータ装置及びソフトウェア管理方法及びプログラム
JP6007532B2 (ja) 仮想化システム、仮想化サーバ、マイグレーション方法、マイグレーションプログラム
JP6449671B2 (ja) コアｉ／ｏフェールオーバー制御システムおよびコアｉ／ｏフェールオーバー制御方法
JP2022055002A (ja) 情報処理装置、情報処理方法および情報処理プログラム
JP2013130999A (ja) マルチコアプロセッサ
CN114296875A (zh) 基于容错系统的数据同步方法、系统及计算机可读介质

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160502

R150 Certificate of patent or registration of utility model

Ref document number: 5933356

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees