JP2022055002A - 情報処理装置、情報処理方法および情報処理プログラム - Google Patents

Abstract

【課題】 コストの増加を抑制しながら実行効率を向上できる情報処理装置などを提供する。【解決手段】 開示の一態様に係る情報処理装置１０１は、アクセラレータ４をエミュレートするエミュレーション部２と、ジョブの実行中に、当該ジョブを前記アクセラレータ４が実行する状態と、当該ジョブを前記エミュレーション部２が実行する状態との間の切り替えを行い、前記切り替えを行う場合、当該ジョブのコンテキストとメモリに格納される当該ジョブに係るデータとを、前記アクセラレータ４と前記エミュレーション部２との間で転送するスケジューリング部３と、を備える。【選択図】 図１

Description

本開示は、情報を処理する技術に関する。

今日の計算機システムでは、半導体技術や電力の制約のために、汎用計算機の周波数を高めることによる性能向上が飽和してきている。そのため、大規模な行列計算、ベクトル演算、画像処理などの特定の処理に適したアクセラレータと、通常の計算、入出力、及びアクセラレータの制御等を行うホストとで構成された、ヘテロな計算機システムの使用が拡大している。特に現在の高性能計算（ＨＰＣ、Ｈｉｇｈ－Ｐｅｒｆｏｒｍａｎｃｅ Ｃｏｍｐｕｔｉｎｇ）の領域では、アクセラレータを使用することによって高い性能を得ることが一般化している。

ＨＰＣ領域の計算機環境では、通常、バッチジョブスケジューラを使用して計算機環境の使用時間が割り当てられる。その時間内にプログラムは実行される。アクセラレータを用いたプログラムの開発及びデバッグを行う際は、ジョブスケジューラに当該プログラムを実行するジョブが投入され、ジョブに割り当てられた時間にプログラムが実行される。その後、結果が確認される。

プログラムの一部をアクセラレータにおいて実行する計算機の一例が、特許文献１によって開示されている。特許文献１の計算機は、プログラムの一部を、複数のアクセラレータの中から適切なものにディスパッチする。さらに具体的には、特許文献１の計算機は、プログラムにおいて指定されたコードフラグメント毎に実行に使用するアクセラレータを選択し、選択したアクセラレータ上でプログラムを実行する。

特表２０２０－５０３５９３号公報

プログラムのデバッグ段階では、プログラムのコンパイルが成功した後、プログラムは、正しく動作するまで繰り返し実行される。特にデバッグ初期の段階ではプログラムの起動に失敗することがある。実行中にプログラムが異常終了することもある。起動失敗や実行初期のクラッシュが発生すると、ジョブが予期せず終了する。デバッグのためにプログラムを再実行するためは、他のジョブの終了を待たなければならない。そのため、開発効率が低下する。プログラムの開発及びデバッグ用の環境が用意される場合であっても、一般にはプログラムの開発は、複数の開発者又は開発チームによって行われる。そのため、アクセラレータの時間割り当てについて、バッチジョブスケジューリングの場合と同様の問題が起こる。

開発者毎にアクセラレータのプログラムの実行環境が用意されることもある。しかし、アクセラレータ実機を開発者数に十分に用意するためにはコストがかかる。そのため、アクセラレータと同様の動作をソフトウェアで実現するエミュレータを備える開発及びデバッグ用環境が使用することもある。この場合、プログラムを開発者が任意に起動したり実行したりすることが可能である。しかし、一般にエミュレータはアクセラレータ実機よりも実行速度が低速である。

本開示の目的の１つは、コストの増加を抑制しながら実行効率を向上できる情報処理装置などを提供することである。

本開示の一態様に係る情報処理装置は、アクセラレータをエミュレートするエミュレーション手段と、ジョブの実行中に、当該ジョブを前記アクセラレータが実行する状態と、当該ジョブを前記エミュレーション手段が実行する状態との間の切り替えを行い、前記切り替えを行う場合、当該ジョブのコンテキストとメモリに格納される当該ジョブに係るデータとを、前記アクセラレータと前記エミュレーション手段との間で転送するスケジューリング手段と、を備える。

本開示の一態様に係る情報処理方法は、ジョブの実行中に、当該ジョブをアクセラレータが実行する状態と、当該ジョブを、前記アクセラレータをエミュレートする情報処理装置が実行する状態との間の切り替えを行い、前記切り替えを行う場合、当該ジョブのコンテキストとメモリに格納される当該ジョブに係るデータとを、前記アクセラレータと前記情報処理装置との間で転送する。

本開示の一態様に係る情報処理プログラムは、アクセラレータをエミュレートするエミュレーション処理と、ジョブの実行中に、当該ジョブを前記アクセラレータが実行する状態と、当該ジョブを前記エミュレーション処理が実行する状態との間の切り替えを行い、前記切り替えを行う場合、当該ジョブのコンテキストとメモリに格納される当該ジョブに係るデータとを、前記アクセラレータと前記エミュレーション処理との間で転送するスケジューリング処理と、をコンピュータに実行させる。本開示の一態様は、前述の情報処理プログラムを記憶する記憶媒体によっても実現される。

本開示には、コストの増加を抑制しながら実行効率を向上できるという効果がある。

図１は、本開示の第１の実施形態の情報処理装置の構成の例を表すブロック図である。 図２は、本開示の第１の実施形態の情報処理装置の動作の例を表すフローチャートである。 図３は、本開示の第２の実施形態の情報処理装置１０２の構成の例を表すブロック図である。 図４は、本開示の第２の実施形態に係る情報処理装置の実装の構成の一例を示すブロック図である。 図５は、本開示の第２の実施形態におけるスケジューリング部によるアクセラレータの割り当ての動作を説明するフローチャートである。 図６は、本開示の第２の実施形態におけるスケジューリング部によるアクセラレータの割り当て解除の動作を説明するフローチャートである。 図７は、制御プロセスの一覧の例を表す図である。 図８は、仮想インタフェース部により制御プロセスがエミュレータプロセスのレジスタ領域をマップした状態の一例を示す図である。 図９は、本開示の第２の実施形態における仮想インタフェース部による制御プロセスからアクセラレータへのマッピングの一例を示す図である。 図１０は、本開示の第２の実施形態の効果の一例を説明する図である。 図１１は、本開示の第３の実施形態に係る情報処理装置を説明するブロック図である。 図１２は、スケジューリング部が持つ制御プロセスの一覧の例を示す表である。 図１３は、本開示の第３の実施形態に係る情報処理装置の実装の例を表すブロック図である。 図１４は、本開示の第４の実施形態の情報処理装置の、スケジューリング部によるアクセラレータの割り当ての動作を説明するフローチャートである。 図１５は、本開示の第４の実施形態の情報処理装置の、スケジューリング部によるアクセラレータの割り当ての解除動作を説明するフローチャートである。 図１６は、本開示の実施形態に係る情報処理装置及びホスト装置の各々を実現することができる、コンピュータのハードウェア構成の一例を表す図である。

以下では、本開示の実施形態について説明する。

＜第１の実施形態＞
まず、本開示の第１の実施形態について、図面を使用して詳細に説明する。第１の実施形態は、本開示の基本的な実施形態である。

＜構成＞
図１は、本実施形態の情報処理装置１０１の構成の例を表すブロック図である。図１に示す例では、情報処理装置１０１は、エミュレーション部２と、スケジューリング部３とを備える。

エミュレーション部２は、アクセラレータ４をエミュレートする。スケジューリング部３は、ジョブの実行中に、当該ジョブを前記アクセラレータ４が実行する状態と、当該ジョブを前記エミュレーション部２が実行する状態との間の切り替えを行う。スケジューリング部３は、前記切り替えを行う場合、当該ジョブのコンテキストとメモリに格納される当該ジョブに係るデータとを、前記アクセラレータ４と前記エミュレーション部２との間で転送する。

エミュレーション部２及びスケジューリング部３は、例えば、ＣＰＵとメモリとを備えたコンピュータ（例えば、後述のホスト計算機）によって実現できる。アクセラレータ４は、例えば、特定の処理を高速に実行できる装置である。アクセラレータ４については、後で例示する。本実施形態のジョブは、例えば、エミュレーション部２及びスケジューリング部３を含むコンピュータにおいて実行されるプログラムである制御プロセスが、アクセラレータ４、又は、エミュレーション部２に実行されるプロセスを表す。

＜動作＞
図２は、本実施形態の情報処理装置１０１の動作の例を表すフローチャートである。図２に示す例では、まず、スケジューリング部３が、アクセラレータと、アクセラレータ４をエミュレートするエミュレーション部２との間で、コンテキストとメモリの内容とを転送する（ステップＳ１１）。次に、スケジューリング部３は、アクセラレータ４がジョブを実行している状態と、エミュレーション部２がジョブを実行している状態との間の切り替えを行う。

＜効果＞
コストの増加を抑制しながら実行効率を向上できるという効果がある。その理由は、本実施形態では、スケジューリング部３が、コンテキストとメモリの内容とをアクセラレータ４とエミュレーション部２との間で転送するからである。そして、スケジューリング部３が、アクセラレータ４がジョブを実行している状態と、エミュレーション部２がジョブを実行している状態との間の切り替えを行うからである。１つのアクセラレータ４を使用して複数のジョブを実行する場合、１つのジョブが終了するまで次のジョブは実行されない。それに対して、本実施形態では、アクセラレータ４に加えてエミュレーション部２がジョブを実行するので、処理全体を高速化できる。また、コンテキスト及びメモリの内容を転送するので、切り替えを高速化できる。そして、エミュレーション部２の代わりに他のアクセラレータを使用する場合と比較して、コストの増加を抑制できる。

＜第２の実施形態＞
次に、本開示の第２の実施形態について、図面を使用して詳細に説明する。

＜構成＞
図３は、本実施形態の情報処理装置１０２の構成の例を表すブロック図である。図３に示す例では、情報処理装置１０２は、仮想インタフェース部１と、エミュレーション部２と、スケジューリング部３と、アクセラレータ４とを備える。仮想インタフェース部１と、エミュレーション部２と、スケジューリング部３とは、例えば、ホスト計算機によって実現される。

仮想インタフェース部１は、情報処理装置１０２において実行されるプロセスとアクセラレータ４との間のインタフェースである。一般に、アクセラレータを含む、ホスト計算機の周辺機器は、システムコールやメモリマップトＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）などにより、ホスト上のプロセスに対する操作のインタフェースを提供する。本実施例の仮想インタフェース部１は、そのような操作の対象が、エミュレーション部２及びアクセラレータ４のうち、スケジューリング部３が決定する側になるように、メモリのマッピングやシステムコールの対象を制御する。仮想インタフェース部１は、ホスト計算機のＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、ホスト計算機上のオペレーティングシステム（ＯＳ；Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）の一部、及び、デバイスドライバによって実現可能である。

エミュレーション部２は、アクセラレータ４の機能及び振る舞いと同一の機能及び振る舞いを、アクセラレータ４の資源を用いずに、主にホスト計算機の資源によって実現する。エミュレーション部２は、アクセラレータ４用のプログラムと入力とに対して、アクセラレータ４が返す結果と同一の結果を返す。エミュレーション部２は、ホスト計算機のＣＰＵとメモリ、ホスト計算機上で動作するプログラムの組み合わせによって実現される。エミュレーション部２は、アクセラレータ４とは別のコプロセッサ、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）エンジンなどをさらに使用して実現されてもよい。

スケジューリング部３は、アクセラレータ４を使用するホスト計算機上の制御プロセス（以下制御プロセス）の一覧を保持する。スケジューリング部３は、制御プロセスの一覧から、アクセラレータ４を使用する制御プロセスを高々１つ決定し、決定した制御プロセスにアクセラレータ４を割り当てる。

図７は、スケジューリング部３が保持する制御プロセスの一覧の例を示す表である。図７に示す例では、スケジューリング部３は、制御プロセスのプロセス識別子（ＰＩＤ；Ｐｒｏｃｅｓｓ Ｉｄｅｎｔｉｆｉｅｒ）５００１と、制御プロセスが使用するアクセラレータの使用状況を示す状態５００２とを含む、制御プロセスの一覧を保持する。図７に示す例では、ＰＩＤ５００１が、それぞれ１２３４、１２３５、２００１、２１００である４つの制御プロセスが、アクセラレータ４を使用して動作している。以下では、ＰＩＤがＮＮＮＮである制御プロセスを、「制御プロセスＮＮＮＮ」とも表記する。ＰＩＤがＮＮＮＮである制御プロセスを、単に「プロセスＮＮＮＮ」とも表記する。なお、この「ＮＮＮＮ」は、４桁の数字である。

図７に示す例において、状態５００２がRUNNINGである制御プロセスは、アクセラレータを使用中である制御プロセスである。すなわち、制御プロセスの状態５００２がRUNNINGである場合、その制御プロセスが実行するプログラム中の、アクセラレータによって実行される部分を、アクセラレータが実行中である、または、アクセラレータが実行可能である。状態５００２がSLEEPである制御プロセスは、アクセラレータを使用していない状態（スリープ状態）である制御プロセスである。すなわち、制御プロセスの状態５００２がSLEEPである場合、制御プロセスは、アクセラレータによって実行される部分を実行していない。図７に示す例では、制御プロセス１２３４、２００１、２１００がアクセラレータを使用中の状態（RUNNING）であり、制御プロセス１２３５がアクセラレータを使用していない状態（SLEEP）である。詳細は本実施例の動作の説明の一部として後述する。

スケジューリング部３は、ホスト計算機のＣＰＵ、メモリ、ホスト計算機上のＯＳの一部、及び、デバイスドライバによって実現可能である。スケジューリング部３は、アクセラレータ４に搭載されたＤＭＡエンジン、または、ホスト計算機に接続された、アクセラレータ４以外のＤＭＡエンジンやコプロセッサなどを更に使用して実現されてもよい。

アクセラレータ４は、ホスト計算機に接続され、ホスト計算機の制御プロセスが使用可能な、ホスト計算機の資源とは別の計算機である。アクセラレータ４は、例えば、ホスト計算機の入出力バスやインタコネクトに接続された、ＣＰＵ、メモリ、及び、Ｉ／Ｏインタフェースなどを搭載した周辺機器カードである。アクセラレータ４の具体例として、例えば以下のものが挙げられる：ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ） Ｅｘｐｒｅｓｓ （登録商標）インタフェースに接続された NEC SX-Aurora TSUBASA（登録商標）ベクトルエンジン、Intel Xeon Phi （登録商標）コプロセッサ、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）など。

図４は、本開示の第２の実施形態に係る情報処理装置の実装の構成の一例を示すブロック図である。図４に示す例では、ホスト計算機１０とアクセラレータ４とが PCI Express によって接続されている。ホスト計算機１０は、前述のホスト計算機である。ホスト計算機１０上のＯＳ６１において動作するデバイスドライバ６２によって、仮想インタフェース部１とスケジューリング部３とが実現される。仮想インタフェース部１は、デバイスドライバ６２が提供する仮想デバイスドライバインタフェースによって実現される。エミュレーション部２は、ホスト計算機１０のＣＰＵ及びメモリと、ホスト計算機１０において動作するユーザプログラムとによって実現される。そのようなユーザプログラムとして、エミュレータプロセス２１、及び、エミュレータプロセス２２が動作している。制御プロセス５１は、デバイスドライバ６２によって、アクセラレータ４またはエミュレータプロセス２１を使用する。制御プロセス１２は、デバイスドライバ６２によって、アクセラレータ４またはエミュレータプロセス２２を使用する。

＜動作＞
本開示の第２の実施形態の情報処理装置１０２動作を説明する。

アクセラレータ４を使用するプログラムとして動作する制御プロセス（例えば、上述の制御プロセス５１又は制御プロセス５２）が起動するときの動作を説明する。制御プロセスは、仮想インタフェース部１が提供するデバイスドライバインタフェースをオープンする。仮想インタフェース部１は、スケジューリング部３に制御プロセスを一覧へ追加することを通知する。スケジューリング部３は、制御プロセスを制御プロセスの一覧に追加し、エミュレーション部２に制御プロセスが追加されたことを通知する。

エミュレーション部２は、追加された制御プロセスに対応するエミュレータプロセス（例えば、制御プロセス５１に対応するエミュレータプロセス２１、又は、制御プロセス５２に対応するエミュレータプロセス２２）を起動する。また、エミュレーション部２は、仮想インタフェース部１からエミュレーション部２へのレジスタアクセスと、エミュレーション部２から仮想インタフェース部１への割り込み通知とのための通信部を確立する。仮想インタフェース部１によるデバイスドライバインタフェースは、制御プロセスにファイルディスクリプタを返す。これ以降、制御プロセスは、このファイルディスクリプタを用いて、例えば以下のような操作が可能になる。制御プロセスは、ファイルディスクリプタを用いて、レジスタ領域のマップを行うことが可能になる。制御プロセスは、ファイルディスクリプタを用いて、制御プロセスに対応するエミュレータプロセス及びアクセラレータ４の起動及び停止を行うことが可能になる。制御プロセスは、ファイルディスクリプタを用いて、制御プロセスに対応するエミュレータプロセス及びアクセラレータ４からの割込の確認を行うことが可能になる。制御プロセスは、ファイルディスクリプタを用いて、制御プロセスに対応するエミュレータプロセス及びアクセラレータ４との間でデータのＤＭＡ転送を行うことが可能になる。以下の説明では、エミュレータプロセスを、エミュレータとも表記する。また、アクセラレータ４を実機とも表記する。

図８は、仮想インタフェース部１により制御プロセスがエミュレータプロセスのレジスタ領域をマップした状態の一例を示す図である。図８に示す例では、制御プロセスに対応するエミュレータプロセスのレジスタ領域が、メモリの一部として実現されている。そのレジスタ領域の実メモリが、物理アドレス０ｘ１００００００から始まる領域である。制御プロセスが、仮想インタフェース部１が返したファイルディスクリプタを用いてレジスタ領域をマップしようとすると、仮想インタフェース部１は、前述の物理アドレス０ｘ１０００００００にある、エミュレータプロセスのレジスタ領域をマップして返す。

スケジューリング部３は、アクセラレータ実機が解放されたか使用する制御プロセスが存在しないとき、制御プロセスの一覧にアクセラレータで実行可能な制御プロセスがあれば、当該制御プロセスに実機を割り当てる。所定の条件が満たされたときに、スケジューリング部３は、実機からエミュレータにコンテキストを退避し、実機を解放する。コンテキストは、例えば、処理を実行中のプロセッサなどの状態などを表す情報である。コンテキストは、例えば、レジスタの内容等を表す情報を含む。所定の条件は、例えば、実機の実行が停止されること、アクセラレータを使用中の制御プロセスが終了すること、アクセラレータを使用中の制御プロセスによる実行時間が一定以上になること、などである。所定の条件は、これらの条件の少なくともいずれかが満たされることであってもよい。本実施形態による制御プロセスへの実機の割り当て、実機の解放について以下詳細に説明する。

図５を参照して、制御プロセスへの実機の割り当てについて詳細に説明する。図５は、本開示の第２の実施形態におけるスケジューリング部３によるアクセラレータの割り当ての動作を説明するフローチャートである。

スケジューリング部３は、アクセラレータ４において実行可能な状態の制御プロセスが存在するか確認する（ステップＳ１０１）。スケジューリング部３は、通常のオペレーティングシステムにおけるＣＰＵのタスクスケジューラと同様に、制御プロセスの一覧から実行可能な制御プロセスを取り出す。図７に示す例では、プロセス１２３４、プロセス２００１、及び、プロセス２１００が実行可能（RUNNING）の状態 なので、スケジューリング部３は、このうち一つ（例えば先頭のプロセス１２３４）を取り出す。

アクセラレータ４で実行可能な制御プロセスがあれば（ステップＳ１０１のＹＥＳ）、スケジューリング部３は、制御プロセスによる仮想インタフェース部１を介したエミュレータプロセスへのアクセスを抑止する（ステップＳ１０２）。そして、スケジューリング部３は、エミュレータプロセスのレジスタ領域へのマッピングを解除する。

エミュレータへのマッピングを解除した後、スケジューリング部３は、エミュレータからコンテキストをアクセラレータ４に転送する（ステップＳ１０３）。以下ステップＳ１０３の詳細を説明する。

スケジューリング部３は、エミュレータに対して動作を停止する要求である動作停止要求を発行し、後続する命令が実行されないようにし、ＤＭＡ転送が開始されないようにする。そして、スケジューリング部３は、エミュレータによる処理中の命令の完了と、実行中のＤＭＡ転送の完了とを待つ。エミュレータプロセスによるエミュレーションが停止した後、スケジューリング部３は、コンテキストとメモリの内容とを、エミュレータプロセスから実機に転送する。スケジューリング部３は、エミュレータプロセスが持つレジスタ領域の内容を、メモリマップトＩ／ＯやＤＭＡによって実機に転送する。また、スケジューリング部３は、エミュレータプロセスによってエミュレートされたアクセラレータの主記憶の内容も、アクセラレータ実機に転送する。スケジューリング部３は、コンテキストとメモリの内容を転送した後、アクセラレータ４の動作を開始させる。すなわち、スケジューリング部３は、エミュレータプロセスの動作状態を、アクセラレータ４上で再現させる。

上述のように、コンテキストの転送の後、スケジューリング部３は、制御プロセスがアクセラレータに対して実行を要求しているプログラムの動作をアクセラレータ実機上で再開する。プログラムの動作をアクセラレータ実機上で再開した後、スケジューリング部３は、デバイスドライバインタフェースによる、制御プロセスからアクセラレータ実機へのレジスタ領域のマップを行う。そして、スケジューリング部３は、制御プロセスによるアクセラレータへのアクセス抑止を解除する（ステップＳ１０４）。

図９を用いて、第２の実施形態による実機の割り当てにおいてステップＳ１０２およびＳ１０４において行われる、レジスタ領域のマッピングの解除及びマッピングについて説明する。図９は、ステップＳ１０４において、仮想インタフェース部１によって、制御プロセスがアクセラレータ４のレジスタ領域をマップした状態の一例を示す図である。図９に示す例では、アクセラレータ４のレジスタ領域が、物理アドレス０ｘ１００００００００に配置されている。また、制御プロセスに対応するエミュレータプロセスのレジスタ領域が、メモリの一部として実現されている。その実メモリが、物理アドレス０ｘ１００００００から開始する領域である。ステップＳ１０２において、仮想インタフェース部１は、制御プロセスからレジスタ領域０ｘ１０００００００へのマッピングを解除する。ステップＳ１０４において、仮想インタフェース部１は、制御プロセスからレジスタ領域へのマッピングのマップ先を、０ｘ１００００００００に設定する。

制御プロセスによるレジスタ領域へのアクセスの抑止は、以下のように実現可能である。通常、マルチＣＰＵ及びマルチスレッドをサポートするオペレーティングシステムは、仮想アドレス空間の更新をアトミックに行うためのセマフォやミューテックスをプロセス毎に持つ。そこで、プロセスの処理が行われている間、セマフォの減少またはミューテックスのロックを行い、プロセスが終了した後に、セマフォの増加またはミューテックスのアンロックを行うことによって、プロセスによるレジスタ領域へのアクセスの抑止を実現できる。以下、ミューテックスのロックを、仮想アドレス空間のロックと表記し、ミューテックスのアンロックを、仮想アドレス空間のアンロックと表記する。

以下、レジスタ領域への制御プロセスによるアクセスの抑止の詳細を説明する。アクセスを抑止する際、レジスタ領域のマッピングが解除される。レジスタ領域のマッピングが解除されているため、制御プロセスがレジスタ領域にアクセスしようとすると、ページフォルトが発生し、オペレーティングシステムのページフォルトハンドラが呼ばれる。ページフォルトハンドラは、仮想アドレス空間のロックを行うため、制御プロセスは、ここで実行を停止し、仮想アドレス空間のロック解除まで待つ。これにより、レジスタ領域へのアクセスを抑止できる。

制御プロセス毎に独立したミューテックスがある場合、仮想アドレス空間のロックの代わりに、制御プロセス毎の独立したミューテックスを、上述の処理の間ロックすることによっても、レジスタ領域へのアクセスの抑止を実現することができる。以上の説明は一例である。レジスタ領域へのアクセスの抑止の実現のために、その他プロセッサやオペレーティングシステムが提供する、その他の同期プリミティブや、イベント待ち機構などを用いても構わない。

図６を参照して、制御プロセスへの実機の割り当てについて詳細に説明する。図６は、本発明の第２の実施形態におけるスケジューリング部３によるアクセラレータの割り当て解除の動作を説明するフローチャートである。

アクセラレータ４においてプログラムを実行している制御プロセスがあれば（ステップＳ２０１のＹＥＳ）、スケジューリング部３は、仮想インタフェース部１からアクセラレータ４への制御プロセスによるアクセスを抑止する（ステップＳ２０２）。そして、スケジューリング部３は、アクセラレータ４のレジスタ領域へのマッピングを解除する。

アクセラレータ４のレジスタ領域へのマッピングを解除した後、スケジューリング部３は、コンテキストをアクセラレータ４からエミュレータに転送する（ステップＳ２０３）。以下では、ステップＳ２０３の詳細を説明する。

スケジューリング部３は、アクセラレータ４に対して動作停止要求を発行し、後続する命令の実行とＤＭＡ転送とが開始されないようにする。スケジューリング部３は、アクセラレータ４による処理中の命令とＤＭＡ転送との完了を待つ。アクセラレータ４の停止の後、スケジューリング部３は、コンテキストとメモリの内容とを、実機からエミュレータプロセスに転送する。スケジューリング部３は、実機のレジスタ領域の内容をメモリマップトＩ／ＯやＤＭＡによって、エミュレータプロセスのレジスタ領域に転送する。また、スケジューリング部３は、アクセラレータ４の主記憶の内容も、エミュレータプロセスがエミュレートする主記憶に転送する。スケジューリング部３は、コンテキストとメモリの内容との転送の後、エミュレータプロセスの動作を開始させる。すなわち、スケジューリング部３は、アクセラレータ４の動作の状態をエミュレータプロセス上において再現させる。

コンテキストの転送の後、アクセラレータ４の動作の状態がエミュレータプロセス上において再現される。すなわち、制御プロセスがアクセラレータ４に実行させていたプログラムの動作がエミュレータプロセス上で再開される。その後、スケジューリング部３は、デバイスドライバインタフェースによる、制御プロセスからエミュレータプロセスへのレジスタ領域のマップを行い、制御プロセスによるアクセスの抑止を解除する（ステップＳ２０４）。

この場合のレジスタ領域のマップの切り替え及びアクセスの抑止の詳細は、制御プロセスへの実機の割り当ての場合と同様である。

次に、アクセラレータを使用する制御プロセスの終了について説明する。

制御プロセスが、デバイスを閉じる（すなわち、デバイスのクローズを行う）。デバイスのクローズは、制御プロセスが、デバイスドライバのファイルディスクリプタのすべてのクローズと、デバイスドライバを使用して作成したメモリマップのすべてのアンマップとを、プログラムによって明示的に行うことによって行われる。または、デバイスのクローズは、制御プロセスが終了したときのオペレーティングシステムによって行われる。仮想インタフェース部１は、制御プロセスによるデバイスのクローズを検出し、クローズが検出されたことをスケジューリング部３に通知する。

スケジューリング部３は、制御プロセスの一覧から、終了した制御プロセスを削除する。

また、スケジューリング部３は、終了した制御プロセスが使用していたすべての資源を解除する。スケジューリング部３は、終了した制御プロセスに対応するエミュレータプロセスを終了させる。これにより、スケジューリング部３は、終了した制御プロセスに対応するエミュレータプロセスが使用していた、ホスト計算機のＣＰＵやメモリなどの資源を解放する。もし終了した制御プロセスにアクセラレータ４が割り当てられているならば、スケジューリング部３は、アクセラレータ４の実行を停止する。

＜効果＞
本実施形態の情報処理装置１０２は、仮想インタフェース部１とスケジューリング部３を備えることによって、制御プロセスの動作中にマッピングを透過的にエミュレーション部２とアクセラレータ４の間で切り替えることができる。そのため、本実施形態の情報処理装置１０２は、バッチジョブスケジューラによる時間の割り当てを待つことなくアクセラレータを使用するプログラムを起動することができ、そのプログラムを動作させる制御プロセスが、エミュレータだけでなく、実機も使用することができる。そのような制御プロセスが、エミュレーション部２だけでなく、アクセラレータ４も使用することによって、エミュレーション部２が単独で動作する場合よりも、処理を高速に実行することができる。また、制御プロセスが終了すると、スケジューリング部３が、別の実行中の制御プロセスのコンテキストとメモリとをアクセラレータ４に転送し、アクセラレータ４上で実行することができる。そのため、アクセラレータ４を使用する制御プロセスが１つであれば、その制御プロセスは、ただちにアクセラレータ４を占有することもできる。これにより、複数のモジュールのデバッグのために複数のプロセスを実行する場合、各プロセスが、待ちがなく開始される。さらに、各プロセスが、アクセラレータ４とホスト計算機のエミュレーション部２との両方を使って処理を実行することができる。それにより、ホスト計算機とアクセラレータ４を使用する複数のプロセス全体での実行時間が短縮される。

図１０は、本実施形態の効果の一例を説明する図である。図１０に示す例では、２つのプログラムＡとプログラムＢとが実行される例である。一般的なバッチジョブスケジューラによるプログラムＡ及びプログラムＢの実行時間、本実施形態の情報処理装置１０２によるプログラムＡ及びプログラムＢの実行時間を、それぞれ、Ta、Tb、Sa、Sbとおく。また、プログラムＡ及びＢの投入時刻を、それぞれ、ta、tbとおく（ただし、tb>ta）。本実施形態では、プログラムＢの投入時刻tbからプログラムＡの終了時刻Sa+taまでの間、アクセラレータ（実機）及びエミュレータの両方でプログラムが動作している。よって、エミュレータの実行速度がアクセラレータ実機の実行速度のk倍であるとすると、本実施形態の情報処理装置１０２では、プログラムＡの実行時間及びプログラムＢの実行時間の合計がk（Sa+ta-tb）だけ短縮される。

このことは以下のように示される。

時刻tbと時刻Sa+taとの間における、プログラムＡ及びプログラムＢの実機における実行時間を、それぞれ、ra及びrbとおくと、以下の関係が成り立つ：
Sa+ta-tb = ra + rb、
Ta = （tb-ta） + （ra + krb）、
Tb = （kra+rb）+（Sb-（ra+rb））。

また、一般的なバッチジョブスケジューラが使用される場合の所要時間、及び、本実施形態の情報処理装置１０２による全体の所要時間は、それぞれ、Ta+Tb+ta及びSb+tbであるから、その差は以下のとおりである：
（Ta+Tb+ta） - （Sb+tb） = （k（ra+rb）+Sb+tb）-（Sb+tb） = k（ra+rb）=k（Sa+ta-tb）。

＜第３の実施形態＞
本開示の第３の実施形態について説明する。

図１１は、本開示の第３の実施形態に係る情報処理装置１０３を説明するブロック図である。図１１に示す例では、情報処理装置１０３は、仮想インタフェース部１１から仮想インタフェース部１Ｎと、エミュレーション部２と、スケジューリング部３０と、アクセラレータ４１からアクセラレータ４Ｎとを含む。以下の説明では、スケジューリング部３０を、統合スケジューリング部３０とも表記する。

本開示の第３の実施形態における統合スケジューリング部３０は、Ｎ台のアクセラレータ（実機）、すなわちアクセラレータ４１からアクセラレータ４Ｎ、のいずれか１台に制御プロセスを割り当てる。

例えば、あるアクセラレータにおいて所定の条件が満たされたとき、統合スケジューリング部３０は、制御プロセスのリストの１つから１つの実行可能な制御プロセスを選択し、選択した制御プロセスにそのアクセラレータを割り当てる。上述の所定の条件は、例えば、アクセラレータが停止すること、アクセラレータを使用する制御プロセスが無くなること、及び、アクセラレータにプロセスが割り当てられてから所定時間が経過すること、などの少なくともいずれかが満たされることである。

または、統合スケジューリング部３０は、制御プロセスのリストである制御プロセスリストをアクセラレータ実機の台数分持っていてもよい。統合スケジューリング部３０は、新しい制御プロセスが開始される時には、最も短い制御プロセスリストに、新しい制御プロセスを追加する。統合スケジューリング部３０は、所定の条件が満たされたときに、制御プロセスリストの全てでリストの長さが均一になるように、制御プロセスリストの間で制御プロセスを移動させてもよい。

図１２は、統合スケジューリング部３０が持つ制御プロセスの一覧の例を示す表である。図１２に示す例では、制御プロセスのプロセス識別子（ＰＩＤ）１０００１と、制御プロセスのアクセラレータを使用する部分の状態１０００２と、制御プロセスが使用するアクセラレータの数であるアクセラレータ数１０００３を保持する。状態１０００２は、制御プロセスのうち、アクセラレータを使用する部分が実行中であるか否かを表す。

図１３は、本実施形態の情報処理装置１０３の実装の例を表すブロック図である。図１３に示す例では、情報処理装置１０３は、ホスト装置１０Ａと、PCI Expressによってホスト装置１０Ａとそれぞれ接続されているアクセラレータ４１からアクセラレータ４Ｎとを含む。仮想インタフェース部１１から仮想インタフェース部１Ｎと、スケジューリング部３とが、ホスト装置１０ＡのＯＳ６１Ａとデバイスドライバ６２Ａとによって実現される。制御プロセス（図１３の例では、制御プロセス５１－１、・・・、制御プロセス５Ｎ－１、・・・）は、第２の実施形態の制御プロセスと同様の制御プロセスである。本実施形態のエミュレーション部２は、エミュレータプロセス２１－１、・・・、エミュレータプロセス２Ｎ－１、・・・によって実現される。これらのエミュレータプロセスは、第２の実施形態のエミュレータプロセスと同様に実現される。例えば、第２の実施形態のエミュレータプロセスの説明は、ＯＳ６１をＯＳ６１Ａと、デバイスドライバ６２をデバイスドライバ６２Ａと読み替えることによって、本実施形態にも適用できる。

以上で説明した相違点を除いて、本実施形態の情報処理装置１０３及びその構成要素の機能及び動作は、第２の実施形態の情報処理装置１０３及び対応する構成要素の機能及び動作と同様である。

本実施形態によれば、複数のアクセラレータ実機の存在する環境において、実機の使用効率を高め、開発効率を高めることができる。

＜第４の実施形態＞
次に、本開示の第４の実施形態について説明する。

本実施形態に係る情報処理装置の構成は、図３及び図４に示す、第２の実施形態の構成と同じである。

本実施形態のスケジューリング部３は、エミュレーション部２及びアクセラレータ４による、レジスタ及びメモリの更新された部分を検出する。レジスタ及びメモリの更新された部分を検出する方法は、既存の検出方法の１つであってよい。例えば、スケジューリング部３は、メモリのページテーブルエントリのダーティビットを用いて、メモリの更新された部分を検出してもよい。スケジューリング部３は、エミュレーション部２とアクセラレータ４との間で、制御プロセスによってエミュレーション部２又はアクセラレータ４において実行される実行中のプロセスを移動させる。スケジューリング部３は、そのようなプロセスを移動させてから、次にその処理を移動させるまでの間に、レジスタ及びメモリの更新された部分を検出する。言い換えると、スケジューリング部３は、コンテキスト及びメモリの内容のうち、実行中のプロセスを移動させてから次にそのプロセスを移動させるまでの間に更新された部分を検出する。

スケジューリング部３は、実行中のプロセスをエミュレーション部２とアクセラレータ４との間で移動させる場合、コンテキスト及びメモリの内容のうち、更新された部分を、エミュレーション部２とアクセラレータ４との間で転送する。

次に、本実施形態の情報処理装置１０２の動作について説明する。

図１４は、本実施形態の情報処理装置１０２の、スケジューリング部３によるアクセラレータ４の割り当ての動作を説明するフローチャートである。図１４に示す例では、ステップＳ１０１、ステップＳ１０２、及び、ステップＳ１０４の動作は、それぞれ、図５に示す動作の、ステップＳ１０１、ステップＳ１０２、及び、ステップＳ１０４の動作と同じである。本実施形態のスケジューリング部３は、ステップＳ１０１、ステップＳ１０２、及び、ステップＳ１０４において、それぞれ、第２の実施形態のスケジューリング部３の、ステップＳ１０１、ステップＳ１０２、及び、ステップＳ１０４の動作と同様に動作する。本実施形態のスケジューリング部３は、ステップＳ１０３の代わりに、ステップＳ３０１及びステップＳ３０２の動作を行う。ステップＳ３０１において、本実施形態のスケジューリング部３は、コンテキスト及びメモリの内容の更新部分を検出する。言い換えると、本実施形態のスケジューリング部３は、コンテキストの更新部分と、メモリの内容の更新部分とを検出する。ステップＳ３０２において、本実施形態のスケジューリング部３は、コンテキスト及びメモリの内容の更新部分を、エミュレーション部２からアクセラレータ４に転送する。ステップＳ３０２において、本実施形態のスケジューリング部３は、転送するデータを除いて、第２の実施形態のスケジューリング部３のステップＳ１０３の動作と同様の動作を行う。第２の実施形態のスケジューリング部３は、コンテキスト及びメモリの内容を、更新されていない部分も含めて転送するのに対して、本実施形態のスケジューリング部３は、コンテキストの更新部分と、メモリの内容の更新部分とを転送する。

図１５は、本実施形態の情報処理装置１０２の、スケジューリング部３によるアクセラレータ４の割り当ての解除動作を説明するフローチャートである。図１５に示す例では、ステップＳ２０１、ステップＳ２０２、及び、ステップＳ２０４の動作は、それぞれ、図６に示す動作の、ステップＳ２０１、ステップＳ２０２、及び、ステップＳ２０４の動作と同じである。本実施形態のスケジューリング部３は、ステップＳ２０１、ステップＳ２０２、及び、ステップＳ２０４において、それぞれ、第２の実施形態のスケジューリング部３の、ステップＳ２０１、ステップＳ２０２、及び、ステップＳ２０４の動作と同様に動作する。本実施形態のスケジューリング部３は、ステップＳ２０３の代わりに、ステップＳ４０１及びステップＳ４０２の動作を行う。ステップＳ４０１において、本実施形態のスケジューリング部３は、コンテキスト及びメモリの内容の更新部分を検出する。言い換えると、本実施形態のスケジューリング部３は、コンテキストの更新部分と、メモリの内容の更新部分とを検出する。ステップＳ４０２において、本実施形態のスケジューリング部３は、コンテキスト及びメモリの内容の更新部分を、アクセラレータ４からエミュレーション部２に転送する。ステップＳ４０２において、本実施形態のスケジューリング部３は、転送するデータを除いて、第２の実施形態のスケジューリング部３のステップＳ２０３の動作と同様の動作を行う。第２の実施形態のスケジューリング部３は、コンテキスト及びメモリの内容を、更新されていない部分も含めて転送するのに対して、本実施形態のスケジューリング部３は、コンテキストの更新部分と、メモリの内容の更新部分とを転送する。

なお、本実施形態の構成は、第４の実施形態の構成と同じであってもよい。その場合は、本実施形態の情報処理装置１０３及びその構成要素の説明を、それぞれ、情報処理装置１０３及び対応する構成要素の説明として読み替えればよい。

＜他の実施形態＞
本開示の実施形態に係る情報処理装置及びホスト装置の各々は、記憶媒体から読み出されたプログラムがロードされたメモリと、そのプログラムを実行するプロセッサとを含むコンピュータによって実現できる。コンピュータは、互いに通信可能に接続された複数のコンピュータによって実現できる。本開示の実施形態に係る情報処理装置及びホスト装置の各々は、専用のハードウェアによって実現することもできる。本開示の実施形態に係る情報処理装置及びホスト装置の各々は、前述のコンピュータと専用のハードウェアとの組み合わせによって実現することもできる。専用のハードウェアは、例えば、１つの回路、又は、互いに通信可能に接続された複数の回路によって実現できる。

図１６は、本開示の実施形態に係る情報処理装置及びホスト装置の各々を実現することができる、コンピュータ１０００のハードウェア構成の一例を表す図である。図１６を参照すると、コンピュータ１０００は、プロセッサ１００１と、メモリ１００２と、記憶装置１００３と、Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）インタフェース１００４とを含む。また、コンピュータ１０００は、記憶媒体１００５にアクセスすることができる。メモリ１００２と記憶装置１００３は、例えば、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ハードディスクなどの記憶装置である。記憶媒体１００５は、例えば、ＲＡＭ、ハードディスクなどの記憶装置、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、可搬記憶媒体である。記憶装置１００３が記憶媒体１００５であってもよい。プロセッサ１００１は、メモリ１００２と、記憶装置１００３に対して、データやプログラムの読み出しと書き込みを行うことができる。プロセッサ１００１は、Ｉ／Ｏインタフェース１００４を介して、例えば、他の装置にアクセスすることができる。プロセッサ１００１は、記憶媒体１００５にアクセスすることができる。記憶媒体１００５には、コンピュータ１０００を、本開示の実施形態に係る情報処理装置及びホスト装置として動作させるプログラムが格納されている。

プロセッサ１００１は、記憶媒体１００５に格納されている、コンピュータ１０００を、本開示の実施形態に係る情報処理装置として動作させるプログラムを、メモリ１００２にロードする。そして、プロセッサ１００１が、メモリ１００２にロードされたプログラムを実行することにより、コンピュータ１０００は、本開示の実施形態に係る情報処理装置として動作する。

プロセッサ１００１は、記憶媒体１００５に格納されている、コンピュータ１０００を、本開示の実施形態に係るホスト装置として動作させるプログラムを、メモリ１００２にロードする。そして、プロセッサ１００１が、メモリ１００２にロードされたプログラムを実行することにより、コンピュータ１０００は、本開示の実施形態に係るホスト装置として動作する。

仮想インタフェース部１、エミュレーション部２、スケジューリング部３は、例えば、メモリ１００２に格納されたプログラムを実行するプロセッサ１００１により実現できる。仮想インタフェース部１１、・・・、仮想インタフェース部１Ｎ、スケジューリング部３、スケジューリング部３０は、例えば、メモリ１００２に格納されたプログラムを実行するプロセッサ１００１により実現できる。仮想インタフェース部１、仮想インタフェース部１１、・・・、仮想インタフェース部１Ｎ、エミュレーション部２、スケジューリング部３、スケジューリング部３０の一部又は全部を、各部の機能を実現する専用の回路によって実現することもできる。

また、上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。

（付記１）
アクセラレータをエミュレートするエミュレーション手段と、
ジョブの実行中に、当該ジョブを前記アクセラレータが実行する状態と、当該ジョブを前記エミュレーション手段が実行する状態との間の切り替えを行い、前記切り替えを行う場合、当該ジョブのコンテキストとメモリに格納される当該ジョブに係るデータとを、前記アクセラレータと前記エミュレーション手段との間で転送するスケジューリング手段と、
を備える情報処理装置。

（付記２）
前記スケジューリング手段は、前記コンテキストと前記データとのうち、更新された更新部分を検出し、当該更新部分を、前記アクセラレータと前記エミュレーション手段との間で転送する
付記１に記載の情報処理装置。

（付記３）
前記スケジューリング手段は、前記ジョブを実行している前記アクセラレータにおいて所定条件が満たされた場合、前記ジョブが終了していない場合、当該ジョブを前記アクセラレータが実行している状態から、当該ジョブを前記エミュレーション手段が実行している状態への前記切り替えを行う
付記１又は２に記載の情報処理装置。

（付記４）
前記スケジューリング手段は、前記所定条件が満たされた場合、さらに、前記アクセラレータにおいて実行可能な複数のジョブから次のジョブを選択し、当該次のジョブを前記エミュレーション手段が実行している場合、当該次のジョブを前記エミュレーション手段が実行している状態から、当該次のジョブを前記アクセラレータが実行している状態への前記切り替えを行う
付記３に記載の情報処理装置。

（付記５）
前記スケジューリング手段は、複数のアクセラレータのうち、前記所定条件が満たされた前記アクセラレータに対して、前記複数のジョブから次のジョブを選択し、当該次のジョブを前記エミュレーション手段が実行している場合、当該次のジョブを前記エミュレーション手段が実行している状態から、当該次のジョブを前記アクセラレータが実行している状態への前記切り替えを行う
付記４に記載の情報処理装置。

（付記６）
前記複数のジョブは、前記複数のアクセラレータのいずれか１つに割り当てられ、
前記スケジューリング手段は、前記複数のアクセラレータのうち、前記所定条件が満たされた前記アクセラレータに対して、当該アクセラレータに割り当てられている前記ジョブから前記次のジョブを選択し、当該次のジョブを前記エミュレーション手段が実行している場合、当該次のジョブを前記エミュレーション手段が実行している状態から、当該次のジョブを前記アクセラレータが実行している状態への前記切り替えを行う
付記５に記載の情報処理装置。

（付記７）
前記スケジューリング手段は、前記複数のアクセラレータのうちいずれかにおいて前記所定条件が満たされた場合、前記複数のアクセラレータの各々に割り当てられている前記ジョブの数が均等になるように、前記複数のジョブの前記複数のアクセラレータへの割り当てを変更する
付記６に記載の情報処理装置。

（付記８）
前記スケジューリング手段は、前記複数のアクセラレータのいずれか１つに新しいジョブを割り当てる場合、前記複数のアクセラレータのうち、割り当てられている前記ジョブの数が最も少ない前記アクセラレータに前記新しいジョブを割り当てる
付記６又は７に記載の情報処理装置。

（付記９）
前記ジョブを実行させる管理プロセスと、前記ジョブとの間を仲介する仮想インタフェース手段をさらに備え、
前記スケジューリング手段は、前記アクセラレータが前記ジョブを実行している場合、前記管理プロセスと前記ジョブとの間の通信を前記仮想インタフェース手段と前記アクセラレータとの間で実行させ、前記エミュレーション手段が前記ジョブを実行している場合、前記管理プロセスと前記ジョブとの間の前記通信を前記仮想インタフェース手段と前記エミュレーション手段の間で実行させる
付記１乃至８のいずれか１項に記載の情報処理装置。

（付記１０）
ジョブの実行中に、当該ジョブをアクセラレータが実行する状態と、当該ジョブを、前記アクセラレータをエミュレートする情報処理装置が実行する状態との間の切り替えを行い、
前記切り替えを行う場合、当該ジョブのコンテキストとメモリに格納される当該ジョブに係るデータとを、前記アクセラレータと前記情報処理装置との間で転送する、
情報処理方法。

（付記１１）
前記コンテキストと前記データとのうち、更新された更新部分を検出し、当該更新部分を、前記アクセラレータと前記情報処理装置との間で転送する
付記１０に記載の情報処理方法。

（付記１２）
前記ジョブを実行している前記アクセラレータにおいて所定条件が満たされた場合、前記ジョブが終了していない場合、当該ジョブを前記アクセラレータが実行している状態から、当該ジョブを前記情報処理装置が実行している状態への前記切り替えを行う
付記１０又は１１に記載の情報処理方法。

（付記１３）
前記所定条件が満たされた場合、さらに、前記アクセラレータにおいて実行可能な複数のジョブから次のジョブを選択し、当該次のジョブを前記情報処理装置が実行している場合、当該次のジョブを前記情報処理装置が実行している状態から、当該次のジョブを前記アクセラレータが実行している状態への前記切り替えを行う
付記１２に記載の情報処理方法。

（付記１４）
複数のアクセラレータのうち、前記所定条件が満たされた前記アクセラレータに対して、前記複数のジョブから次のジョブを選択し、当該次のジョブを前記情報処理装置が実行している場合、当該次のジョブを前記情報処理装置が実行している状態から、当該次のジョブを前記アクセラレータが実行している状態への前記切り替えを行う
付記１３に記載の情報処理方法。

（付記１５）
前記複数のジョブは、前記複数のアクセラレータのいずれか１つに割り当てられ、
前記複数のアクセラレータのうち、前記所定条件が満たされた前記アクセラレータに対して、当該アクセラレータに割り当てられている前記ジョブから前記次のジョブを選択し、当該次のジョブを前記情報処理装置が実行している場合、当該次のジョブを前記情報処理装置が実行している状態から、当該次のジョブを前記アクセラレータが実行している状態への前記切り替えを行う
付記１４に記載の情報処理方法。

（付記１６）
前記複数のアクセラレータのうちいずれかにおいて前記所定条件が満たされた場合、前記複数のアクセラレータの各々に割り当てられている前記ジョブの数が均等になるように、前記複数のジョブの前記複数のアクセラレータへの割り当てを変更する
付記１５に記載の情報処理方法。

（付記１７）
前記複数のアクセラレータのいずれか１つに新しいジョブを割り当てる場合、前記複数のアクセラレータのうち、割り当てられている前記ジョブの数が最も少ない前記アクセラレータに前記新しいジョブを割り当てる
付記１５又は１６に記載の情報処理方法。

（付記１８）
前記ジョブを実行させる管理プロセスと、前記ジョブとの間を仲介し、
前記アクセラレータが前記ジョブを実行している場合、前記管理プロセスと前記ジョブとの間の通信を前記情報処理装置と前記アクセラレータとの間で実行させ、前記情報処理装置が前記ジョブを実行している場合、前記管理プロセスと前記ジョブとの間の前記通信を前記情報処理装置と前記情報処理装置の間で実行させない
付記１０乃至１７のいずれか１項に記載の情報処理方法。

（付記１９）
アクセラレータをエミュレートするエミュレーション処理と、
ジョブの実行中に、当該ジョブを前記アクセラレータが実行する状態と、当該ジョブを前記エミュレーション処理が実行する状態との間の切り替えを行い、前記切り替えを行う場合、当該ジョブのコンテキストとメモリに格納される当該ジョブに係るデータとを、前記アクセラレータと前記エミュレーション処理との間で転送するスケジューリング処理と、
をコンピュータに実行させる情報処理プログラム。

（付記２０）
前記スケジューリング処理は、前記コンテキストと前記データとのうち、更新された更新部分を検出し、当該更新部分を、前記アクセラレータと前記エミュレーション処理との間で転送する
付記１９に記載の情報処理プログラム。

（付記２１）
前記スケジューリング処理は、前記ジョブを実行している前記アクセラレータにおいて所定条件が満たされた場合、前記ジョブが終了していない場合、当該ジョブを前記アクセラレータが実行している状態から、当該ジョブを前記エミュレーション処理が実行している状態への前記切り替えを行う
付記１９又は２０に記載の情報処理プログラム。

（付記２２）
前記スケジューリング処理は、前記所定条件が満たされた場合、さらに、前記アクセラレータにおいて実行可能な複数のジョブから次のジョブを選択し、当該次のジョブを前記エミュレーション処理が実行している場合、当該次のジョブを前記エミュレーション処理が実行している状態から、当該次のジョブを前記アクセラレータが実行している状態への前記切り替えを行う
付記２１に記載の情報処理プログラム。

（付記２３）
前記スケジューリング処理は、複数のアクセラレータのうち、前記所定条件が満たされた前記アクセラレータに対して、前記複数のジョブから次のジョブを選択し、当該次のジョブを前記エミュレーション処理が実行している場合、当該次のジョブを前記エミュレーション処理が実行している状態から、当該次のジョブを前記アクセラレータが実行している状態への前記切り替えを行う
付記２２に記載の情報処理プログラム。

（付記２４）
前記複数のジョブは、前記複数のアクセラレータのいずれか１つに割り当てられ、
前記スケジューリング処理は、前記複数のアクセラレータのうち、前記所定条件が満たされた前記アクセラレータに対して、当該アクセラレータに割り当てられている前記ジョブから前記次のジョブを選択し、当該次のジョブを前記エミュレーション処理が実行している場合、当該次のジョブを前記エミュレーション処理が実行している状態から、当該次のジョブを前記アクセラレータが実行している状態への前記切り替えを行う
付記２３に記載の情報処理プログラム。

（付記２５）
前記スケジューリング処理は、前記複数のアクセラレータのうちいずれかにおいて前記所定条件が満たされた場合、前記複数のアクセラレータの各々に割り当てられている前記ジョブの数が均等になるように、前記複数のジョブの前記複数のアクセラレータへの割り当てを変更する
付記２４に記載の情報処理プログラム。

（付記２６）
前記スケジューリング処理は、前記複数のアクセラレータのいずれか１つに新しいジョブを割り当てる場合、前記複数のアクセラレータのうち、割り当てられている前記ジョブの数が最も少ない前記アクセラレータに前記新しいジョブを割り当てる
付記２４又は２５に記載の情報処理プログラム。

（付記２７）
前記ジョブを実行させる管理プロセスと、前記ジョブとの間を仲介する仮想インタフェース処理を前記コンピュータにさらに実行させ、
前記スケジューリング処理は、前記アクセラレータが前記ジョブを実行している場合、前記管理プロセスと前記ジョブとの間の通信を前記仮想インタフェース処理と前記アクセラレータとの間で実行させ、前記エミュレーション処理が前記ジョブを実行している場合、前記管理プロセスと前記ジョブとの間の前記通信を前記仮想インタフェース処理と前記エミュレーション処理の間で実行させる
付記１９乃至２６のいずれか１項に記載の情報処理プログラム。

以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

１ 仮想インタフェース部
２ エミュレーション部
３ スケジューリング部
４ アクセラレータ
１０ ホスト計算機
１０Ａ ホスト装置
１１ 仮想インタフェース部
１Ｎ 仮想インタフェース部
１２ 制御プロセス
２１ エミュレータプロセス
２１－１ エミュレータプロセス
２Ｎ－１ エミュレータプロセス
２２ エミュレータプロセス
３０ 統合スケジューリング部、スケジューリング部
４０ アクセラレータ
４１ アクセラレータ
４Ｎ アクセラレータ
４２ アクセラレータ
５１ 制御プロセス
５１－１ 制御プロセス
５Ｎ－１ 制御プロセス
５２ 制御プロセス
６１ ＯＳ
６１Ａ ＯＳ
６２ デバイスドライバ
６２Ａ デバイスドライバ
１０１ 情報処理装置
１０２ 情報処理装置
１０３ 情報処理装置
１０００ コンピュータ
１００１ プロセッサ
１００２ メモリ
１００３ 記憶装置
１００４ Ｉ／Ｏインタフェース
１００５ 記憶媒体
５００１ プロセス識別子（ＰＩＤ）
５００２ 状態
１０００１ プロセス識別子（ＰＩＤ）
１０００２ 状態
１０００３ アクセラレータ数

Claims (10)

1. アクセラレータをエミュレートするエミュレーション手段と、
   ジョブの実行中に、当該ジョブを前記アクセラレータが実行する状態と、当該ジョブを前記エミュレーション手段が実行する状態との間の切り替えを行い、前記切り替えを行う場合、当該ジョブのコンテキストとメモリに格納される当該ジョブに係るデータとを、前記アクセラレータと前記エミュレーション手段との間で転送するスケジューリング手段と、
   を備える情報処理装置。
2. 前記スケジューリング手段は、前記コンテキストと前記データとのうち、更新された更新部分を検出し、当該更新部分を、前記アクセラレータと前記エミュレーション手段との間で転送する
   請求項１に記載の情報処理装置。
3. 前記スケジューリング手段は、前記ジョブを実行している前記アクセラレータにおいて所定条件が満たされた場合、前記ジョブが終了していない場合、当該ジョブを前記アクセラレータが実行している状態から、当該ジョブを前記エミュレーション手段が実行している状態への前記切り替えを行う
   請求項１又は２に記載の情報処理装置。
4. 前記スケジューリング手段は、前記所定条件が満たされた場合、さらに、前記アクセラレータにおいて実行可能な複数のジョブから次のジョブを選択し、当該次のジョブを前記エミュレーション手段が実行している場合、当該次のジョブを前記エミュレーション手段が実行している状態から、当該次のジョブを前記アクセラレータが実行している状態への前記切り替えを行う
   請求項３に記載の情報処理装置。
5. 前記スケジューリング手段は、複数のアクセラレータのうち、前記所定条件が満たされた前記アクセラレータに対して、前記複数のジョブから次のジョブを選択し、当該次のジョブを前記エミュレーション手段が実行している場合、当該次のジョブを前記エミュレーション手段が実行している状態から、当該次のジョブを前記アクセラレータが実行している状態への前記切り替えを行う
   請求項４に記載の情報処理装置。
6. 前記複数のジョブは、前記複数のアクセラレータのいずれか１つに割り当てられ、
   前記スケジューリング手段は、前記複数のアクセラレータのうち、前記所定条件が満たされた前記アクセラレータに対して、当該アクセラレータに割り当てられている前記ジョブから前記次のジョブを選択し、当該次のジョブを前記エミュレーション手段が実行している場合、当該次のジョブを前記エミュレーション手段が実行している状態から、当該次のジョブを前記アクセラレータが実行している状態への前記切り替えを行う
   請求項５に記載の情報処理装置。
7. 前記スケジューリング手段は、前記複数のアクセラレータのうちいずれかにおいて前記所定条件が満たされた場合、前記複数のアクセラレータの各々に割り当てられている前記ジョブの数が均等になるように、前記複数のジョブの前記複数のアクセラレータへの割り当てを変更する
   請求項６に記載の情報処理装置。
8. 前記スケジューリング手段は、前記複数のアクセラレータのいずれか１つに新しいジョブを割り当てる場合、前記複数のアクセラレータのうち、割り当てられている前記ジョブの数が最も少ない前記アクセラレータに前記新しいジョブを割り当てる
   請求項６又は７に記載の情報処理装置。
9. ジョブの実行中に、当該ジョブをアクセラレータが実行する状態と、当該ジョブを、前記アクセラレータをエミュレートする情報処理装置が実行する状態との間の切り替えを行い、
   前記切り替えを行う場合、当該ジョブのコンテキストとメモリに格納される当該ジョブに係るデータとを、前記アクセラレータと前記情報処理装置との間で転送する、
   情報処理方法。
10. アクセラレータをエミュレートするエミュレーション処理と、
    ジョブの実行中に、当該ジョブを前記アクセラレータが実行する状態と、当該ジョブを前記エミュレーション処理が実行する状態との間の切り替えを行い、前記切り替えを行う場合、当該ジョブのコンテキストとメモリに格納される当該ジョブに係るデータとを、前記アクセラレータと前記エミュレーション処理との間で転送するスケジューリング処理と、
    をコンピュータに実行させる情報処理プログラム。

Images