JP5929906B2 - 電源装置、およびそれを用いた送信装置、並びに電源装置の動作方法 - Google Patents

Description

本発明は、電源装置、およびそれを用いた送信装置、並びに電源装置の動作方法に関し、特に、スイッチング増幅器と線形増幅器とを組み合わせた電源装置、およびそれを用いた送信装置、並びに電源装置の動作方法に関する。

携帯電話や無線ＬＡＮ（Local Area Network）など、近年の無線通信に用いられているデジタル変調方式は、ＱＰＳＫ（Quadrature Phase Shift Keying）や多値ＱＡＭ（Quadrature Amplitude Modulation)などの変調フォーマットが採用されている。

このような変調フォーマットでは、一般に、シンボル間の遷移時に信号の軌跡が振幅変調を伴う。そのため、マイクロ波帯のキャリア信号に重畳された高周波変調信号では、時間とともに信号の振幅（包絡線）が変化する。このとき、高周波変調信号のピーク電力と平均電力との比は、ＰＡＰＲ（Peak-to-Average Power Ratio）と呼ばれている。

ＰＡＰＲが大きな信号を増幅する場合は、高い線形性を確保する為に、ピーク電力に対しても波形が歪まないように電源から十分に大きな電力を増幅器に供給する必要がある。言い換えると、増幅器を電源電圧で制限される飽和電力よりも十分低い電力領域で余裕（バックオフ）をもたせて動作させる必要がある。一般に、Ａ級やＢ級動作させた線形増幅器では、その飽和出力電力付近で電力効率が最大になるので、バックオフが大きな領域で動作させると平均的な効率は低くなる。

次世代携帯電話や無線ＬＡＮ、デジタルテレビ放送に採用されているマルチキャリアを用いた直交波周波数分割多重（ＯＦＤＭ：Orthogonal Frequency Division Multiplexing）式では、ＰＡＰＲは非常に大きくなる傾向にあり、増幅器の平均効率はさらに低下する。したがって、増幅器の特性としては、バックオフの大きい電力領域でも高い効率を有していることが望ましい。

バックオフの大きな電力領域で広いダイナミックレンジに渡って高効率に信号を増幅する方式として包絡線除去・復元（ＥＥＲ：Envelope Elimination and Restoration）や包絡線追跡（ＥＴ：Envelope Tracking）という送信方式が知られている。

ＥＥＲ方式では、まず、入力変調信号を、その位相成分と振幅成分とに分解する。位相成分は、位相変調情報を維持したまま振幅一定で電力増幅器に入力される。このとき、電力増幅器は、常に効率が最大となる飽和付近で動作させる。一方、振幅成分は、振幅変調情報に応じて電源装置の出力電圧を変化させ、これを増幅器の電源として用いる。

このように動作させることにより、電力増幅器は乗算器として動作し、変調信号の位相成分と振幅成分とが合成され、バックオフによらず高い効率で増幅された出力変調信号が得られる。

一方、ＥＴ方式でも、入力変調信号の振幅成分は、振幅変調情報に応じて電源装置の出力電圧を変化させ、それを電力増幅器の電源として用いる構成は、ＥＥＲ方式と同じである。異なるのは、ＥＥＲ方式では、増幅器に振幅一定の位相変調信号のみを入力して飽和動作させるのに対して、ＥＴ方式では、振幅変調と位相変調の両方を含む入力変調信号をそのまま増幅器に入力し、線形動作させる点である。

この場合は、増幅器が線形動作するのでＥＥＲ方式よりは効率は低下する。しかし、入力変調信号の振幅の大きさに応じて、増幅器には必要最小限の電力しか供給されないため、増幅器を振幅によらず一定電圧で使用した場合に比べると、やはり高い電力効率を得ることができる。また、ＥＴ方式では、振幅成分と位相成分を合成するタイミングマージンが緩和され、ＥＥＲ方式に比べ実現しやすいという利点もある。

ＥＥＲ方式やＥＴ方式に用いる変調電源装置は、入力変調信号の振幅成分に応じて、精度よく、低ノイズで、かつ高効率に出力電圧を変化できる電圧源である必要がある。なぜならば、携帯電話など近年のデジタル変調を用いた無線通信方式では、隣接したチャネルへの漏洩電力（ＡＣＰＲ：Adjacent Channel Leakage Power Ratio）や、変調誤差を表すエラーベクトル強度（ＥＶＭ：Error Vector Magnitude）を一定値以下に抑えることが規格で定められているからである。

電源装置の出力電圧が、入力振幅信号に対して線形でないと、相互変調歪によりＡＣＰＲやＥＶＭが劣化する。また、電源のノイズが増幅器の出力に混入すると、やはりＡＣＰＲが劣化する。

また、ＥＥＲ方式やＥＴ方式において、電源装置の応答帯域（速度）は、変調信号の帯域（速度）の最低でも２倍以上は必要と言われている。例えば、携帯電話のＷＣＤＭＡ（Wideband Code Division Multiple Access）規格では、変調帯域は約５ＭＨｚ、無線ＬＡＮのＩＥＥＥ８０２．１１ａ／ｇ規格では、変調帯域は約２０ＭＨｚである。一般的なスイッチングコンバータ構成の電源装置では、このような広い帯域の変調信号を出力するのは困難である。

上記に関連して、非特許文献１（第２図上段）には、高効率で、かつ高品質な電圧源を実現するために、高効率なスイッチング増幅器と、高精度な線形増幅器を組み合わせたハイブリッド電圧源の２つの基本構成が開示されている。

図１は、非特許文献１に開示された２つのハイブリッド電圧源のうち一方のハイブリッド電圧源として、第１の関連技術に係る電圧変調機能を有する電源装置の構成を示す図である。なお、図中のＡ１は、その等価回路を示す。

図１に示す電源装置は、電流源として動作するスイッチング増幅器２と、電圧源として動作する線形増幅器３とが並列に接続されている。この構成では、高精度な線形増幅器３は、出力電圧Ｖｏｕｔが参照信号Ｖｒｅｆに等しくなるように補正する役割を果たす。一方、スイッチング増幅器２は、線形増幅器３からの出力電流Ｉｃを検知する。そして、その結果に基づいて、制御信号生成部４がスイッチング素子２１，２２を制御する。

このような動作を行うことによって、スイッチング増幅器２は電流源として動作し、負荷１に供給される電力の大部分は高効率なスイッチング増幅器２から供給される。それにより、高精度だが効率の低い線形増幅器３は、出力電圧Ｖｏｕｔに含まれるリプルを除去する程度の電力しか消費しないので、高い精度と高い効率を両立した電圧源を実現することができる。

図２は、非特許文献１に開示された２つのハイブリッド電圧源のうち他方のハイブリッド電圧源として、第２の関連技術に係る電圧変調機能を有する電源装置の構成を示す図である。図中のＡ２は、その等価回路を示す。

図２に示す電源装置は、スイッチング増幅器２と線形増幅器３とが直列に接続されている。この構成でも、高精度な線形増幅器３は、出力電圧Ｖｏｕｔが参照信号Ｖｒｅｆに等しくなるように帰還をかけ、補正する役割を果たす。一方、スイッチング増幅器２は、出力電圧Ｖｍが、参照電圧Ｖｒｅｆ（もしくは、それを線形にスケーリングした出力電圧Ｖｏｕｔ）にほぼ等しくなるように帰還をかけ、制御信号生成部４がスイッチング素子２１，２２を制御する。

これに、線形増幅器３の出力電圧Ｖｃを、例えば、トランス３５で直列に加算する。このような動作を行うことによって、負荷１に供給される電力の大部分は高効率なスイッチング増幅器２から供給される、それにより、高精度だが効率の低い線形増幅器３は、出力電圧に含まれるリプルを除去する程度の電力しか消費しないので、高い精度と高い効率を両立した電圧源を実現することができる。

上記のスイッチング増幅器と線形増幅器とを組み合わせたハイブリッド電圧源の構成は、図１に示したものと図２に示したものとのどちらかの構成に分類される。

非特許文献２（第６図）には、図１に示したハイブリッド電圧源の構成を、ＥＴ方式の電源装置に適用した増幅器が開示されている。

図３は、図１に示した電源装置を用いた送信装置の構成を示すブロック図である。

図３に示す送信装置は、図１の参照電圧Ｖｒｅｆに相当する部分に、入力変調信号の振幅成分９が入力され、得られた高効率・広帯域な変調電圧１１を電力増幅器１の電源として供給する。以下に、図３に示す送信装置の具体的な動作について動作波形を用いて説明する。

図４ａ〜図４ｃは、図１に示した電源装置の動作波形を示す図である。

まず、振幅信号９が、オペアンプ３１を含むボルテージフォロアの線形増幅器３に入力される。ここでは、入力される振幅信号９として、ＷＣＤＭＡダウンリンク信号の包絡線を用いている（図４ａの波形９参照）。

次に、線形増幅器３の出力電流（オペアンプ電流）Ｉｃが、電流検出抵抗７で電圧に変換され、制御信号生成部４のヒステリシスコンパレータ５１に入力される。この際、ヒステリシスコンパレータ５１が、線形増幅器３から電流が流れ出る（Ｉｃ＞０）ときがＨｉｇｈ、流れ込む（Ｉｃ＜０）ときがＬｏｗとなるように信号の極性を選ぶ。それにより、入力振幅信号９の強度に応じたパルス幅変調信号が出力される。このパルス幅変調信号は、典型的にはＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）などで構成されるスイッチング素子２１の制御信号として用いる。

スイッチング素子２１は、ダイオード２２と合わせてスイッチングコンバータを構成している。ヒステリシスコンパレータ５１からの制御信号５０がＨｉｇｈの場合、スイッチング素子２１は、オン（導通状態）になり、電源Ｖｃｃ１から負荷１に向かって電流が流れる。このとき、スイッチング電圧Ｖｓｗは、Ｖｃｃ１（ここでは、１５Ｖに設定）になる（図４ｃの波形１０参照）。スイッチング素子２１からの電流は、インダクタ２３（ここでは、０．６ｕＨを設定）を通過することにより積分され、スイッチング周波数の成分が除去されたスイッチング電流Ｉｍになる。

出力端子Ｖｏｕｔでは、Ｉｃ＝Ｉｏｕｔ−Ｉｍが成立する。このため、出力端子Ｖｏｕｔから電力増幅器１に流れる出力電流Ｉｏｕｔに対してスイッチング増幅器２のスイッチング電流Ｉｍが過剰になると、線形増幅器３のオペアンプ電流Ｉｃは逆流（Ｉｃ＜０）し、オペアンプ３１に流れ込む方向に流れ始める。

その結果、ヒステリシスコンパレータ５１の制御信号５０の極性は、Ｈｉｇｈから逆転してＬｏｗになり、スイッチング素子２１はオンからオフ（非導通状態）になる。この時、インダクタ２３を流れる電流を維持するために、グラウンド（ＧＮＤ）からダイオード２２を介して負荷（電力増幅器）１に向かって電流Ｉｍが流れる。また、ダイオード２２のカソードの電位Ｖｓｗが０Ｖになる（図４ｃの波形１０参照）。

上記のスイッチング動作を繰り返し、Ｖｃｃ１とＧＮＤとから交互に負荷１にスイッチング電流Ｉｍを供給する（図４ｂの波形１３参照）。

スイッチング電流Ｉｍ１３には、スイッチングによる誤差成分が含まれているが、線形増幅器３によって電圧補正され、出力信号１１（図４ｃの波形１１参照）は、入力信号９の波形を正確に再現、増幅して、増幅器１に供給される。

この一連の動作において、効率の低いオペアンプ３１を流れる電流（図４ｂの波形１４参照）は、誤差成分だけなので線形増幅部３が消費する電力は小さくなる。そして、高効率なスイッチング増幅部２によって、入力信号の大部分が増幅されるため、電源装置の効率を高くすることができる。

また、このようにして得られた出力電圧Ｖｏｕｔを電力増幅器１の電源として用いて、前述のＥＥＲもしくはＥＴ動作を行うことによって、電源装置からは、入力変調信号の振幅に応じて最小限の電力しか供給されないことになる。そのため、電力増幅器１は常に効率の高い飽和付近で動作することができ、この電源装置と電力増幅器を備えた送信機システム全体の電力効率も向上する。

上記に関連して、特許文献１には、入力信号を増幅する増幅回路であって、第１の帯域幅と第１の電力効率とで動作し、入力信号と共に変化する電圧を有する第１の信号を生成する電圧源と、第１の帯域幅よりも広くない第２の帯域幅と第１の電力効率よりも大きな第２の電力効率とで動作し、第１の信号内の電流と共に変化する電流を有する第２の信号を生成する電流源と、電圧源と電流源との間に並列に結合し、第１および第２の信号が与えられる負荷とを有するものが開示されている。

また、特許文献２には、振幅成分と位相成分とを含む入力信号の振幅成分を増幅して位相成分と合成することにより、入力信号を増幅した出力信号を生成する増幅装置であって、入力信号の振幅成分をパルス変調して増幅することでパルス変調信号を生成するパルス変調部と、パルス変調部からのパルス変調信号をフィルタリングして、振幅成分を増幅した増幅振幅信号を生成する低域フィルタと、入力信号の振幅成分を用いて、低域フィルタからの増幅振幅信号に含まれている誤差を補正することで補正振幅信号を生成する誤差補正部と、誤差補正部からの補正振幅信号と入力信号の位相成分とを合成して出力信号を生成する合成部とを有するものが開示されている。

特表２００３−５３３１１６号公報 特開２００７−２１５１５８号公報

George B. Yundt, "Series- or Parallel-Connected Composite Amplifiers", IEEE TRANSACTIONS ON POWER ELECTRONICS, Vol.PE-1, No.1, Jan. 1986, p.48-54 Feipeng Wang et al., "Envelope Tracking Power Amplifier withPre-Distortion Linearization for WLAN 802.11g", 2004 IEEE MTT-S Digest, Vol.3, p.1543-1546

図３に示した送信装置では、高効率を実現するためには、スイッチング素子２１のスイッチング周波数は、入力信号９の変調帯域に比べてできるだけ高くし、スイッチング電流Ｉｍに含まれるスイッチング誤差を低減して、オペアンプ３１を流れる電流を低減することが望ましい。

しかしながら、この回路構成を、例えば携帯電話基地局のように大電力の装置に適用しようとした場合、電源電圧Ｖｃｃ１は数１０Ｖになり、このような大振幅信号を高速、低損失でスイッチングすることは一般に困難である。

なぜならば、スイッチング増幅器を構成するＭＯＳＦＥＴ２１やダイオード２２には、出力寄生容量Ｃｐが存在し、これを、電源電圧Ｖ、スイッチング周波数ｆｓｗでスイッチングさせた場合、Ｃｐ×Ｖの二乗×ｆｓｗの電力損失が発生し、電源電圧Ｖやスイッチング周波数ｆｓｗが大きくなると、電力損失も大きくなり、スイッチング増幅部２の効率が低下するためである。

そこで、スイッチング周波数を下げるために、出力インダクタ２３の値を２×Ｌ０（＝１．２ｕＨ）とすることが考えられる。

図５ａ〜図５ｃは、図１に示した電源装置の他の動作波形を示す図である。

スイッチング周波数は、図４ａ〜図４ｃに示したＬ０（＝０．６ｕＨ）の場合に比べ、約１／２に低減している（図５ｃの波形１０参照）。

入力信号（図５ａの波形９参照）のスルーレートが大きなピークの部分では、スイッチング電流（図５ｂの波形１３参照）のスルーレートが入力信号のそれよりも低くなっている。その結果、ピークの部分では、入力信号波形を再現するために、線形増幅部３から大きな電流（図５ｂの波形１４参照）を供給する必要がある。

逆に、入力信号が小さな部分では、インダクタ２３の値が大きいため、スイッチングがオフになっても、前のオン状態に伴う電流Ｉｍ１３が残留している。その結果、入力信号波形を再現するためには、線形増幅部３に大きな電流（図５ｂの波形１４参照）を回収する必要がある。

このように、ＷＣＤＭＡのような広帯域の信号を入力すると、実際には、電力効率の低い線形増幅部３に大きな電流が流れるため、電源装置全体の効率が低下する。その結果、この電源装置を用いたＥＴ方式電力増幅器を備えた送信機全体の効率も劣化するという課題があった。この課題は、特許文献１，２に開示されたものにおいても同様である。

本発明は、入力信号の大きさに応じて出力電圧が変化する機能を有する高効率で、かつ線形性の高い電源装置、およびそれを用いた高効率な送信装置、並びに電源装置の動作方法を提供することを目的とする。

上記目的を達成するために本発明は、
本発明の第１の観点によれば、負荷に電力を供給するスイッチング増幅部と、前記負荷にかかる出力電圧を入力信号に応じて補正する線形増幅部と、前記入力信号によって前記線形増幅部の電源を制御する電源制御部とを有することを特徴とする電源装置が提供される。

本発明の第２の観点によれば、上記に記載の電源装置と、前記電源装置を電源として用いる電力増幅器とを有することを特徴とする送信装置が提供される。

本発明の第３の観点によれば、スイッチング増幅部が、負荷に電力を供給し、線形増幅部が、前記負荷にかかる出力電圧を入力信号に応じて補正し、電源制御部が、前記入力信号によって前記線形増幅部の電源を制御することを特徴とする電源装置の動作方法が提供される。

本発明によれば、入力信号の大きさに応じて出力電圧が変化する機能を有する高効率で、かつ線形性の高い電源装置、およびそれを用いた高効率な送信装置、並びに電源装置の動作方法を提供することができる。

非特許文献１に開示された２つのハイブリッド電圧源のうち一方のハイブリッド電圧源として、第１の関連技術に係る電圧変調機能を有する電源装置の構成を示す図である。 非特許文献１に開示された２つのハイブリッド電圧源のうち他方のハイブリッド電圧源として、第２の関連技術に係る電圧変調機能を有する電源装置の構成を示す図である。 図１に示した電源装置を用いた送信装置の構成を示すブロック図である。 図１に示した電源装置の動作波形を示す図である。 図１に示した電源装置の動作波形を示す図である。 図１に示した電源装置の動作波形を示す図である。 図１に示した電源装置の他の動作波形を示す図である。 図１に示した電源装置の他の動作波形を示す図である。 図１に示した電源装置の他の動作波形を示す図である。 本発明の第１の実施形態に係る電源装置の構成を示すブロック図である。 図６に示した線形増幅部の典型的な構成を示す図である。 本発明の第２の実施形態に係る電源装置の構成を示すブロック図である。 図８に示した線形増幅部の典型的な構成を示す図である。 図６に示した電源装置の各ブロックのより具体的な第１の実施例を示す。 図１に示した電源装置の回路構成の一例を示すブロック図である。 図１０に示したオフセット出力回路の入出力関係を示す図である。 図１０に示したオフセット出力回路の動作波形を示す図である。 図１０に示した線形増幅部の動作波形を示す図である。 図１０に示した第１の電源変調器の構造の一例を示す図である。 図１０に示した第２の電源変調器の構造の一例を示す図である。 図８に示した電源装置の各ブロックのより具体的な第２の実施例を示す図である。

以下に、本発明に係る電源装置、およびそれを用いた送信装置、並びに電源装置の動作方法の実施の形態について、図面を参照して説明する。

（第１の実施形態）
図６は、本発明の第１の実施形態に係る電源装置の構成を示すブロック図である。

図６に示す電源装置は、負荷１に電流を供給し、電流源として動作するスイッチング増幅部２と、負荷１にかかる出力電圧が入力電圧と一致するように補正する電圧源として動作する線形増幅部３と、入力信号に応じて線形増幅部３の電源を制御する電源制御部とを含む。スイッチング増幅部２と線形増幅部３とは、負荷１に対して並列に接続される。線形増幅部３の電源は、電源制御部により線形増幅部３の入力信号に応じて変調される。

電源制御部は、入力信号Ｖｒｅｆに応じて線形増幅部３の正側の電源（正電源）を電圧変調する第１の電源変調器４１と、入力信号Ｖｒｅｆに応じて線形増幅部３の負側の電源（負電源）を電圧変調する第２の電源変調器４２とを含む。

本実施形態の電源装置を用いた送信装置の場合、負荷１が電力増幅器となる。

図６に示す電源装置は、入力信号Ｖｒｅｆを線形に増幅するオペアンプ３１を含む線形増幅部３と、増幅された電流Ｉｃが流れる方向と大きさを検知する電流検知部７と、検知した電流の方向と大きさに基づいて、ＨｉｇｈとＬｏｗの２値からなる制御信号を生成、出力する制御信号生成部４と、その制御信号に基づいてオン（ハイレベル出力）／オフ（ローレベル出力）動作するスイッチング素子２１，２２を有するスイッチング増幅部２とを含む。

この構成において、線形増幅部３の出力電流Ｉｃとスイッチング増幅部２の出力電流Ｉｍとを加算して、負荷１に供給する。このとき、線形増幅部３の出力電流Ｉｃは、値が正の場合、線形増幅部３の入力信号Ｖｒｅｆに応じて電圧変調を行う第１の電源変調器４１から供給され、値が負の場合、入力信号Ｖｒｅｆに応じて電圧変調を行う第２の電源変調器４２に供給される。

図６に示した電源装置の出力端Ｖｏｕｔでは、Ｉｃ＝Ｉｏｕｔ−Ｉｍの関係が成り立つ。

図７は、図６に示した線形増幅部３（オペアンプ３１）の典型的な構成を示す図である。

図７に示す線形増幅部３は、オペアンプ３１１、バッファアンプ３１２，３１３、出力段のソースフォロアプッシュプルアンプを構成するｎ型トランジスタ３１４およびｐ型トランジスタ３１５を含む。

この構成において、負荷１を流れる電流Ｉｏｕｔに対して、スイッチング増幅部２からの電流Ｉｍが不足している場合は、第１の電源変調器４１から、線形増幅部３の出力段プッシュプルアンプを構成するｎ型トランジスタ３１４を介して、Ｉｃ＝Ｉｃ（＋）が流れ出て、Ｉｏｕｔの一部として負荷１に流れ込む。この時、ｎ型トランジスタ３１４において生じるロスは、（Ｖ１−Ｖｃ）×Ｉｃ（＋）である。

一方、負荷１を流れる電流Ｉｏｕｔに対して、スイッチング増幅部３からの電流Ｉｍが過剰な場合は、線形増幅部３の出力段プッシュプルアンプを構成するｐ型トランジスタ３１５を介して、第２の電源変調器４２に電流Ｉｃ＝Ｉｃ（−）が流れ込む。このとき、ｐ型トランジスタ３１５において、（Ｖｃ−Ｖ２）×Ｉｃ（−）の電力が消費される。

従って、本実施形態では、線形増幅部３の正側、負側の電源電圧Ｖ１，Ｖ２は、それぞれ第１、第２の電源変調器４１，４２によって生成され、第１、第２の電源変調器４１，４２は入力信号Ｖｒｅｆに応じて、ｎ型トランジスタ３１４、ｐ型トランジスタ３１５が常に飽和領域で動作する程度に電圧変調を行う。これにより、関連技術の線形増幅部３の正側、負側の電源電圧Ｖ１，Ｖ２を一定バイアスとする場合と比べて電力ロスが小さく、装置全体として消費電力が少ない電源装置を提供できる。

すなわち、本実施形態の効果は、入力信号波形に正確に追随でき、かつシステムに対して電力損失の小さい電源装置を提供できることである。その理由は、本実施形態の電源装置は、負荷に高効率で電力を供給するスイッチング増幅部と、負荷にかかる電圧が入力信号波形に応じて線形に変化するように補正する高精度な線形増幅部とからなり、関連技術では低効率であった線形増幅部を、入力信号に応じて変調された電源変調器により電力ロスを減らして、高効率に増幅可能となるからである。

（第２の実施形態）
図８は、本発明の第２の実施形態に係る電源装置の構成を示すブロック図である。

図８に示す電源装置は、負荷１に電圧を供給し、電圧源として動作するスイッチング増幅部２と、負荷１にかかる出力電圧が入力電圧と一致するように補正する電圧源として動作する線形増幅部３と、入力信号に応じて線形増幅部３の電源を制御する電源制御部とを含む。スイッチング増幅部２と線形増幅部３とは、負荷１に対して直列に接続される。線形増幅部３の電源は、電源制御部により線形増幅部３の入力信号に応じて変調される。

電源制御部は、入力信号Ｖｒｅｆに応じて線形増幅部３の正側の電源（正電源）を電圧変調する第１の電源変調器４１と、入力信号Ｖｒｅｆに応じて線形増幅部３の負側の電源（負電源）を電圧変調する第２の電源変調器４２とを含む。

本実施形態の電源装置を用いた送信装置の場合、負荷１が電力増幅器となる。

より具体的には、図８に示す電源装置は、入力信号Ｖｒｅｆを線形に増幅するオペアンプ３１を含む線形増幅部３と、その出力電圧Ｖｍが電源装置全体の出力電圧Ｖｏｕｔに近くなるように、ＨｉｇｈとＬｏｗの２値からなる制御信号を生成して出力する制御信号生成部４と、その制御信号に基づいてオン（ハイレベル出力）／オフ（ローレベル出力）動作するスイッチング素子２１，２２を有するスイッチング増幅部２とを含む。

この電源装置は、線形増幅部３の出力電圧Ｖｍとスイッチング増幅部２の出力電圧Ｖｃを加算して、負荷１に供給する。このとき、線形増幅部３の出力電流Ｉｃは、値が正の場合、線形増幅部３の入力信号Ｖｒｅｆに応じて電圧変調を行う第１の電源変調器４１から供給され、値が負の場合、線形増幅部３の入力信号Ｖｒｅｆに応じて電圧変調を行う第２の電源変調器４２に供給される。

図８に示した本実施形態の電源装置の出力端Ｖｏｕｔでは、Ｖｃ＝Ｖｏｕｔ−Ｖｍの関係が成り立つ。

スイッチング増幅部２は、その出力電圧Ｖｍが電源装置全体の出力電圧Ｖｏｕｔに近くなるように、高効率なスイッチング増幅を行う。一般には、Ｖｏｕｔ≠Ｖｍである。

図９は、図８に示した線形増幅部３（オペアンプ３１）の典型的な構成を示す図である。

図９に示す線形増幅部３は、オペアンプ３１１、バッファアンプ３１２，３１３、出力段のソースフォロアプッシュプルアンプを構成するｎ型トランジスタ３１４、ｐ型トランジスタ３１５、およびＤＣカット用容量３１６を含む。

この構成により、線形増幅部３は、電源装置の出力Ｖｏｕｔと入力電圧Ｖｒｅｆとが一致する（もしくは線形にスケーリングされる）ように帰還がかかっている。このため、負荷１にかかるべき電圧Ｖｏｕｔに対して、スイッチング増幅部２からの電圧Ｖｍが低い場合（Ｖｍ＜Ｖｏｕｔ）は、線形増幅部３の出力段プッシュプルアンプを構成するｎ型トランジスタ３１４を介して、第１の電源変調器４１から電流Ｉｃ＝Ｉｃ（＋）が流れ出る。

これにより、トランス３５の１次側には、Ｖｃ＝Ｖｏｕｔ−Ｖｍ（＞０）の電圧が発生する。このＶｃが、トランス３５の２次側に伝達され、スイッチング増幅器２からの電圧Ｖｍと加算され、所望の出力電圧Ｖｏｕｔを生成する。この際に、ｎ型トランジスタ３１４で生じる電力ロスは、（Ｖ１−Ｖｃ）×Ｉｃ（＋）である。

一方、負荷１にかかる電圧Ｖｏｕｔに対して、スイッチング増幅器２からの電圧Ｖｍが高い場合（Ｖｍ＞Ｖｏｕｔ）は、線形増幅部３の出力段プッシュプルアンプを構成するｐ型トランジスタ３１５を介して、電流Ｉｃ＝Ｉｃ（−）が第２の電源変調器４２に流れ込む。

これにより、トランス３５の１次側には、Ｖｃ＝Ｖｏｕｔ−Ｖｍ（＜０）の電力ロスが発生する。このＶｃが、トランス３５の２次側に伝達され、スイッチング増幅器２からの電圧Ｖｍと加算され、所望の出力電圧Ｖｏｕｔを生成する。この際に、ｐ型トランジスタ３１５で生じる電力ロスは、（Ｖｃ−Ｖ２）×Ｉｃ（−）である。

従って、本実施形態では、線形増幅部３の正側、負側の電源電圧Ｖ１，Ｖ２は、それぞれ第１、第２の電源変調器４１，４２によって生成され、第１、第２の電源変調器４１，４２は入力信号Ｖｒｅｆに応じて、ｎ型トランジスタ３１４、ｐ型トランジスタ３１５が常に飽和領域で動作する程度に電圧変調を行う。これにより、関連技術の線形増幅部３の正側、負側の電源電圧Ｖ１，Ｖ２を一定バイアスとする場合と比べて電力ロスが小さく、装置全体として消費電力が少ない電源装置を提供できる。

すなわち、本実施形態の効果は、入力信号波形に正確に追随でき、かつシステムに対して電力損失の小さい電源装置を提供できることである。その理由は、本実施形態の電源装置は、負荷に高効率で電力を供給するスイッチング増幅部と、負荷にかかる電圧が入力信号波形に応じて線形に変化するように補正する高精度な線形増幅部とからなり、関連技術では低効率であった線形増幅部を、入力信号に応じて変調された電源変調器により電力ロスを減らして、高効率に増幅可能となるからである。

図１０は、図６に示した電源装置の各ブロックのより具体的な第１の実施例を示す。

図１０に示す電源装置は、図６に示したものと同様に、構成ブロックとして、負荷１、スイッチング増幅部２、線形増幅部３、制御信号生成部４、電流検知部７、および第１、第２の電源変調器（電力制御部）４１，４２を含む。

線形増幅部３には、電源装置への参照信号Ｖｒｅｆが入力され、線形に増幅される。電流検知部７は、線形増幅部３の出力電流Ｉｃの流れる方向と大きさとを検知し、その結果を、制御信号生成部４に入力する。制御信号生成部４は、検知した電流の方向と大きさに応じてＨｉｇｈとＬｏｗの２値からなるパルス変調信号を生成し、スイッチング増幅部２に制御信号として出力する。スイッチング増幅部２は、制御信号生成部４からの制御信号に基づいて、スイッチング素子２１，２２をオン／オフ動作させ、インダクタ２３において電流Ｉｍに変換して出力する。スイッチング増幅部２の出力端子と線形増幅部３の出力端子を接続し、両者の出力電流ＩｍとＩｃを加算して、負荷１に供給する。このとき、線形増幅部３の電源電圧Ｖ１，Ｖ２は、それぞれ第１、第２の電源変調器４１，４２により変調される。この電圧変調は、参照信号Ｖｒｅｆを元にして行われる。

より具体的には、図１０に示す電源装置は、線形増幅部３を構成するオペアンプ３１と、電流検知部を構成する電流検知抵抗（以下、抵抗と称する）７と、制御信号生成部４を構成するヒステリシスコンパレータ５１と、スイッチング増幅部２を構成するスイッチング素子２１、ダイオード２２、およびインダクタ２３と、電力制御部を構成する第１の電源変調器４１、第２の電源変調器４２、およびオフセット出力回路４３とを含む。

次に、本実施例の動作について、図１０を参照して詳細に説明する。

図１０に示したように、入力信号Ｖｒｅｆは、線形増幅部３で、ボルテージフォロアを構成するオペアンプ３１に入力される。オペアンプ３１の出力電流Ｉｃは、抵抗７で電圧に変換され、ヒステリシスコンパレータ５１に入力される。

オペアンプ３１から、負荷１に向かって電流Ｉｃが流れ出るときがＨｉｇｈ、流れ込むときがＬｏｗとなるように極性を選ぶことにより、コンパレータ５１の出力は、入力信号９の強度に応じたパルス幅変調信号５０になる。

ここで、線形増幅部３から負荷１に向かって流れる出力電流Ｉｃ＝Ｉｃ（＋）が増加し、ヒステリシスコンパレータ５１の高電圧側のしきい値に達すると、ヒステリシスコンパレータ５１の出力はＨｉｇｈになる。この信号は、例えばＭＯＳＦＥＴで構成されるスイッチング素子２１のゲートに入力され、スイッチング素子２１をオン（導通状態）にする。

その結果、スイッチング素子２１を介して、電源Ｖｃｃ１から電流が流れ込み、インダクタ２３で平滑化された後、負荷１の方向に向かって電流Ｉｍが流れる。このとき、Ｖｓｗ＝Ｖｃｃ１なので、ダイオード２２には、逆方向電圧が印加され、電流は流れない。

図１０に示した電源装置の出力端子Ｖｏｕｔでは、Ｉｃ＝Ｉｏｕｔ−Ｉｍが成立する。

このため、負荷１に流れる出力電流Ｉｏｕｔに対してスイッチング電流Ｉｍの供給が足りないと、オペアンプ３１から電流Ｉｃ＝Ｉｃ（＋）が第１の電源変調器４１から供給される。この際、オペアンプ３１において生じる電力ロスは、（Ｖ１−Ｖｃ）×Ｉｃ（＋）となる。

また、Ｉｍの供給が過剰になると、オペアンプ電流Ｉｃ＝Ｉｃ（−）は逆流し、オペアンプ３１から第２の電源変調器４２に流れ込む。この時、オペアンプ３１において生じる電力ロスは、（Ｖｃ−Ｖ２）×Ｉｃ（−）となる。

一方、オペアンプ電流Ｉｃ（−）によって抵抗７にかかる電圧が、ヒステリシスコンパレータ５１の低電圧側のしきい値よりも小さくなると、ヒステリシスコンパレータ５１の極性は逆転し、スイッチング素子２１はオンからオフ（非導通状態）になる。

この時、インダクタ２３を流れる電流を維持するために、グラウンド（ＧＮＤ）からダイオード２２を介して負荷１に向かって電流が流れる。また、ダイオード２２のカソードの電位Ｖｓｗは、０Ｖになる。

上記のスイッチング動作を繰り返し、スイッチング素子２１とダイオード２２が交互に負荷１に電流Ｉｍを供給する。

電源装置の出力電圧Ｖｏｕｔは、線形増幅部（ボルテージフォロア）３によって、入力信号Ｖｒｅｆと一致する（あるいは、線形にスケーリングされる）。

図１１は、図１に示した電源装置の回路構成の一例を示すブロック図である。

図１０に示したオペアンプ３１の正側の電源である第１の電源変調器４１と、オペアンプ３１の負側の電源である第２の電源変調器４２とは、例えば図１１に示す関連技術に係る電源装置（電源変調器）の回路構成の内、図中の破線１０の枠に囲まれた回路（スイッチング増幅部２、線形増幅部３、制御信号生成部４を含む）によって構成できるが、この構成に限るものではない（後述の図１４、図１５参照）。

図１２ａは、図１０に示したオフセット出力回路の入出力関係を示す図であり、図１２ｂは、図１０に示したオフセット出力回路の動作波形を示す図である。

オフセット出力回路４３は、第１、第２の電源変調器４１，４２の参照信号Ｖｒｅｆ＋，Ｖｒｅｆ−として、入力信号ＶｒｅｆにオフセットＶｏｆ＋，Ｖｏｆ−をかけた信号を生成して出力する（図１２ａ及び図１２ｂ参照）。この際のオフセットＶｏｆ＋，Ｖｏｆ−は、０に近いほどより高効率に動作が可能となるが、オペアンプ３１の入出力信号の線形性を保つため、オフセットの値は、オペアンプ３１の最終段のトランジスタが常に非線形領域で動作する程度に大きく設定する必要がある。

図１１に示した通常のスイッチング増幅器２（電流源）と、線形増幅器３（電圧源）とをハイブリッド構成にした関連技術の電源装置では、図１０に示した第１の電源変調器４１が設けられる正電源側は、出力したい出力振幅より大きなある値（Ｖｄｄ）で固定し（Ｖ１＝Ｖｄｄ）、第２の電源変調器４２が設けられる負電源側は、グラウンドに繋げる（Ｖ２＝０）。

よって、オペアンプ３１が電流Ｉｃ（＋）を負荷１に供給する場合の電力ロスは、関連技術の場合は、（Ｖｄｄ−Ｖｃ）×Ｉｃ（＋）である。これに対し、本実施例の場合の電力ロスは、（Ｖ１−Ｖｃ）×Ｉｃ（＋）であり、関連技術の場合と比べ、常に小さい。これは、本実施例の場合、第１の電源変調器４１によって、Ｖｄｄ＞Ｖ１と制御されているためである。

一方、オペアンプ３１に電流Ｉｃ（−）が流れ込む場合の電力ロスは、関連技術の場合は、Ｖｃ×Ｉｃ（−）で与えられる。これに対し、本実施例の場合の電力ロスは、（Ｖｃ−Ｖ２）×Ｉｃ（−）で与えられ、この場合も、関連技術の場合と比べ、常に小さい。これは、本実施例の場合、第２の電源変調器４２によって、Ｖ２＞０と制御されているためである。

図１３は、図１０に示した線形増幅部の動作波形を示す図であり、上記の電圧Ｖ１，Ｖ２，Ｖｃ，Ｖｄｄの関係を示している。

このように、本実施例により、システム全体として高い効率を達成することができる。

また、本実施例では、オペアンプ３１は、大電力を扱うため、図７に示したように、小電力・広帯域オペアンプ３１１、バッファアンプ３１２，３１３、出力段ソースフォロアプッシュプル３１４，３１５からなるハイブリッドで構成することも可能である。

また、スイッチング増幅部２、線形増幅部３、制御信号生成部４の構成は、図１０に示した回路構成に限定されない。

図１４は、図１０に示した第１の電源変調器４１の構造の一例を示す図である。

図１４に示す第１の電源変調器は、制御信号生成部６１、スイッチング素子６２、ダイオード６３、インダクタ６４、およびコンデンサ６５を含む。

以下に、図１４に示した第１の電源変調器４１の動作について詳しく説明する。

制御信号生成部６１は、参照信号Ｖｒｅｆ＋およびＶ１での電圧フィードバックを用いてパルスを生成する。そのパルスに応じて、スイッチング素子６１のオンオフが制御される。これにより、Ｖｓｗにおいて振幅Ｖｄｄのパルスが生成される。そのパルスがインダクタ６４、コンデンサ６５を通る。その結果、最終的に電圧Ｖ１が得られる。このＶ１が、オペアンプ３１の正電源として働く。

このとき、図１０に示したオペアンプ３１の出力波形を歪ませないために、制御信号生成部６１は、オペアンプの出力波形ＶｃよりもＶ１が常に大きくなるようにパルスの生成を行う（図１４中の波形６６参照）。

図１４に示した例では、スイッチング素子６２が高効率で動作することに加えて、インダクタ６４、コンデンサ６５においてロスは発生しない。このため、図１４に示した構成により、高効率な第１の電源変調器４１を構成することが可能である。図１０に示した第１の電源変調器４１を含む電源装置全体で考えた場合、図１０についての説明と同様の議論により、関連技術の電源装置よりも電力ロスが少なくなり、高効率に動作することが分かる。

図１５は、図１０に示した第２の電源変調器４２の構造の一例を示す図である。

図１５に示す第２の電源変調器は、図１４に示したものと同様の制御信号生成部６１、スイッチング素子６２、ダイオード６３、インダクタ６４、およびコンデンサ６５を含む。図１５に示す第２の電源変調器４２の動作に関しては、図１４に示した第１の電源変調器４１の動作と同様であることから、その説明を省略する。図１４に示した例と異なる点としては、図１５に示す例では、図１０に示したオペアンプ３１の出力波形Ｖｃを歪ませないために、制御信号生成部６１は、オペアンプの出力波形ＶｃよりもＶ２が常に小さくなるようにパルスの生成を行う（図１５中の波形６７参照）。

図１５に示した例でも、図１４に示したものと同様の議論により、図１０に示した第２の電源変調器４２を含む電源装置全体で考えた場合、図１０についての説明と同様の議論により、関連技術の電源装置よりも電力ロスが少なくなり、高効率に動作することが分かる。

なお、図１４、図１５に示した例におけるスイッチング素子６２、ダイオード６３によるスイッチング増幅器の構成に関しては、他のスイッチング増幅器の構成でも実現可能である。

図１６は、図８に示した電源装置の各ブロックのより具体的な第２の実施例を示す図である。

図１６に示す電源装置は、図８に示したものと同様に、構成ブロックとして、負荷１、スイッチング増幅部２、線形増幅部３、制御信号生成部４、および第１、第２の電源変調器（電力制御部）４１，４２を含む。

制御信号生成部４は、電源装置への参照信号Ｖｒｅｆとスイッチング増幅部２の出力電圧Ｖｍに応じたＨｉｇｈとＬｏｗの２値からなるパルス変調信号を生成し、スイッチング増幅部２に制御信号として出力する。スイッチング増幅部２は、制御信号生成部４からの制御信号に基づいて、スイッチング素子２１，２２をオン／オフ動作させ、出力電圧Ｖｓｗとして、インダクタ２３と容量２６で構成される低域フィルタによって平滑化された電圧Ｖｍを出力する。線形増幅部３は、参照電圧Ｖｒｅｆと負荷１にかかる電圧Ｖｏｕｔを比較し、差電圧Ｖｃを出力する。差電圧Ｖｃは、トランス３５で、スイッチング増幅部２の電圧Ｖｍと加算され、負荷１に供給される。このとき、線形増幅部３の電源電圧Ｖ１，Ｖ２は、それぞれ第１、第２の電源変調器４１，４２により変調される。この電圧変調は、参照信号Ｖｒｅｆを元にして行われる。

より具体的には、図１６に示す電源装置は、線形増幅部３を構成するオペアンプ３１およびバッファアンプ３２と、制御信号生成部４を構成するコンパレータ５１、減算器５３、およびサンプル＆ホールド回路５２と、スイッチング増幅部２を構成するスイッチング素子を成すｐ型ＭＯＳＦＥＴ２１およびｎ型ＭＯＳＦＥＴ２２、インダクタ２３、および容量２６と、電力制御部を構成する第１の電源変調器４１、第２の電源変調器４２、およびトランス電圧生成回路４４とを含む。

次に、本実施例の動作について、図１６を参照して詳細に説明する。

図１６に示すように、入力信号Ｖｒｅｆは、制御信号生成部４で、減算器５３に入力され、スイッチング増幅部２の出力Ｖｍとの差分を出力する。差分信号は、サンプル＆ホールド回路５２で、クロック周波数ｆｃｌｋで離散化される。

離散化された差分信号は、コンパレータ５１で正負を判定し、正のときＨｉｇｈ、負のときＬｏｗとなる制御信号としてスイッチング増幅部２に出力する。

このようにして得られた制御信号は、入力信号Ｖｒｅｆが増加している時は、Ｈｉｇｈの比率が、減少している時は、Ｌｏｗの比率が高くなるデルタ変調信号になる。

スイッチング増幅部２は、ｐ型ＭＯＳＦＥＴ２１とｎ型ＭＯＳＦＥＴ２２とからなるインバータ構成になっており、制御信号生成部４からの制御信号を反転して入力する。

制御信号がＨｉｇｈのとき、ｐ型ＭＯＳＦＥＴ２１はオン（導通状態）、ｎ型ＭＯＳＦＥＴ２２はオフ（非導通状態）になり、Ｖｃｃ１から電流が流れ込み、インダクタ２３を介して、負荷１の方向に電流を出力する。

このとき、出力電圧ＶｓｗはＶｃｃ１になる。一方、制御信号がＬｏｗのとき、ｐ型ＭＯＳＦＥＴ２１はオフ（非導通状態）、ｐ型ＭＯＳＦＥＴ２２はオン（導通状態）になり、インダクタ２３を流れる電流を維持するために、グランドから電流が流れ込み、負荷１の方向に電流を出力する。このとき、出力電圧Ｖｓｗは０になる。

このようにして得られたパルス状の出力電圧Ｖｓｗは、インダクタ２３と容量２６からなる低域フィルタで平滑化され、電圧Ｖｍを出力する。

また、この動作において、スイッチング増幅部２は、理想的には、電力を消費しないため、高い電力効率で電圧Ｖｍを負荷に供給することができる。

上記の動作で得られたスイッチング増幅部２の出力電圧Ｖｍは、サンプル＆ホールド回路５２のクロック周波数ｆｃｌｋが十分高いと、概略、入力信号Ｖｒｅｆと等しくなる。

ここで、クロック周波数ｆｃｌｋを高くしすぎると、スイッチング増幅部２のスイッチング速度も高くなり、ＭＯＳＦＥＴ２１、２２の寄生容量に起因した電力損失が大きくなる。すなわち、高い電力効率を維持するためには、ｆｃｌｋは、あまり高くできない。このため、出力電圧Ｖｍには、スイッチングノイズが残留し、入力信号Ｖｒｅｆとは一致しない。

線形増幅部３は、帰還増幅器を構成するオペアンプ３１に入力信号Ｖｒｅｆを入力し、負荷１にかかる電圧Ｖｏｕｔを帰還して、差電圧Ｖｃを出力する。その差電圧Ｖｃをバッファアンプ３２に入力することにより、大電流に対応した差電圧Ｖｃを出力する。差電圧Ｖｃは、スイッチング増幅部２の出力に２次側コイルが接続されたトランス３５の１次側コイルに入力される。

このとき、線形増幅部３は、ＡＣ成分のみ増幅するようにし、ＤＣ電流がトランス３５に流れないようにする。トランス３５の１次側と２次側との巻き数を１：１とすると、スイッチング増幅部２の出力電圧Ｖｍと差電圧Ｖｃが加算されて、負荷１にＶｏｕｔとして出力する。このようにして得られた電源装置の出力電圧Ｖｏｕｔは、高い精度で、入力信号Ｖｒｅｆと一致する（あるいは、線形にスケーリングされる）。

ここで、スイッチング増幅部２からの電圧Ｖｍが低い場合（Ｖｍ＜Ｖｏｕｔ）は、オペアンプ３１では、Ｖｒｅｆ＋によって制御された第１の電源変調器４１から供給される電流Ｉｃ＝Ｉｃ（＋）が流れ出て、トランス３５の１次側にＶｃ＝Ｖｏｕｔ−Ｖｍ（＞０）の電圧を発生する。それが、トランス３５の２次側に伝達され、Ｖｍと加算され、所望の出力電圧Ｖｏｕｔを生成する。この際にオペアンプ３１で生じる電力ロスは（Ｖ１−Ｖｃ）×Ｉｃ（＋）である。

一方、負荷１にかかる電圧Ｖｏｕｔに対して、スイッチング増幅器２からの電圧Ｖｍが高い場合（Ｖｍ＞Ｖｏｕｔ）は、オペアンプ３１を介して電流Ｉｃ＝Ｉｃ（−）がＶｒｅｆ−によって制御された第２の電源変調器４２に流れ込み、トランス３５の１次側にＶｃ＝Ｖｏｕｔ−Ｖｍ（＜０）の電力ロスを発生する。それが、トランス３５の２次側に伝達され、Ｖｍと加算され、所望の出力電圧Ｖｏｕｔを生成する。この際、オペアンプ３１で生じる電力ロスは、（Ｖｃ−Ｖ２）×Ｉｃ（−）である。

トランス電圧生成回路４４は、入力信号Ｖｒｅｆから第１、第２の電源変調器４１、４２の参照信号Ｖｒｅｆ＋、Ｖｒｅｆ−を生成する。すなわち、このトランス電圧生成回路４４は、参照信号Ｖｒｅｆから、Ｖｓｗ，Ｖｍ，Ｖｃの値を、ＤＳＰ（Digital Signal Processor）などの演算回路によって予測した上で、Ｖｃに正のオフセットがかかった電圧Ｖｒｅｆ＋、負のオフセットがかかった電圧Ｖｒｅｆ−をそれぞれ第１、第２の電源変調器４１、４２に出力する回路である。ここで、オペアンプ３１の参照信号Ｖｒｅｆとバッファアンプ３２の出力信号Ｖｃとの線形性を保つため、それぞれのオフセットの値は、バッファアンプ３２が正常に動作する程度に大きくする必要がある。

関連技術の構成では、図１６に示した第１の電源変調器４１が設けられる正電源側は、出力したい出力振幅より大きなある値（Ｖｄｄ）で固定し（Ｖ１＝Ｖｄｄ）、第２の電源変調器４２が設けられる負電源側は、グラウンドに繋げる（Ｖ２＝０）。

よって、オペアンプ３１が電流Ｉｃ（＋）を負荷１に供給する場合の電力ロスは、関連技術の場合、（Ｖｄｄ−Ｖｃ）×Ｉｃ（＋）である。これに対し、本実施例の場合、バッファアンプ３２における電力ロスは、（Ｖ１−Ｖｃ）×Ｉｃ（＋）であり、関連技術の場合と比べ、常に小さい。これは、本実施例の場合、第１の電源変調器４１によって、Ｖｄｄ＞Ｖ１と制御されているためである。

一方、オペアンプ３１に電流Ｉｃ（−）が流れ込む場合の電力ロスは、関連技術の場合、Ｖｃ×Ｉｃ（−）で与えられる。これに対し、本実施例のバッファアンプ３２における電力ロスは、（Ｖｃ−Ｖ２）×Ｉｃ（−）であり、この場合も、関連技術の場合と比べ、常に小さい。これは、本実施例の場合、第２の電源変調器４２によって、Ｖ２＞０と制御されているためである。

よって、本実施例により、システム全体として高い効率を達成することができる。

なお、本実施例では、オペアンプ３１、バッファアンプ３２は、大電力を扱うため、図９に示したように、小電力・広帯域オペアンプ３１１、バッファアンプ３１２，３１３、出力段ソースフォロアプッシュプル３１４，３１５、容量３１６からなるハイブリッドで構成することも可能である。

また、図１６に示した例では、制御信号生成部４は、デルタ変調の例で示したが、パルス幅変調やデルタシグマ変調でもよい。

また、スイッチング増幅部２、線形増幅部３の構成は、図１６に示した回路構成に限るものではない。

上記の実施の形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限定されない。

（付記１）負荷に電力を供給するスイッチング増幅部と、前記負荷にかかる出力電圧を入力信号に応じて補正する線形増幅部と、前記入力信号によって前記線形増幅部の電源を制御する電源制御部とを有することを特徴とする電源装置。

（付記２）前記電源制御部は、前記入力信号によって前記線形増幅部の正側の電源を電圧変調する第１の電源変調器と、前記入力信号によって前記線形増幅部の負側の電源を電圧変調する第２の電源変調器とを有することを特徴とする付記１に記載の電源装置。

（付記３）前記線形増幅部の出力電流が流れる向きと大きさを検知する電流検知部と、前記電流検知部の検知結果に基づいて前記スイッチング増幅部の制御信号を生成する制御信号生成部とをさらに有し、前記線形増幅部と前記スイッチング増幅部とは、前記負荷に対して並列に接続され、前記スイッチング増幅部は、前記制御信号に基づいてスイッチング増幅された電流を出力し、前記線形増幅部は、前記入力信号と出力電圧とが線形関係になるように帰還増幅して出力し、前記線形増幅部の出力電流と前記スイッチング増幅部の出力電流とを加算して前記負荷に出力し、前記線形増幅部の出力電流は、値が正の場合、前記第１の電源変調器から供給され、値が負の場合、前記第２の電源変調器に供給されることを特徴とする付記２に記載の電源装置。

（付記４）入力信号に基づいて前記スイッチング増幅部の制御信号を生成する制御信号生成部をさらに有し、前記線形増幅部と前記スイッチング増幅部とは、前記負荷に対して直列に接続され、前記スイッチング増幅部は、前記制御信号に基づいてスイッチング増幅された電圧を出力し、前記線形増幅部は、前記入力信号と出力電圧が線形関係になるように帰還増幅して出力し、前記線形増幅部の出力電圧と前記スイッチング増幅部の出力電圧とを加算して前記負荷に出力し、前記線形増幅部の出力電流は、値が正の場合、前記第１の電源変調器から供給され、値が負の場合、前記第２の電源変調器に供給されることを特徴とする付記２に記載の電源装置。

（付記５）前記電源制御部は、前記入力信号に正のオフセットをかけた信号を生成して前記第１の電源変調器に供給し、前記入力信号に負のオフセットをかけた信号を生成して前記第２の電源変調器に供給する回路をさらに有することを特徴とする付記２から４のいずれかに記載の電源装置。

（付記６）前記制御信号生成部は、少なくとも１つのヒステリシスコンパレータを有し、前記ヒステリシスコンパレータは、前記線形増幅部の出力電流が流れる方向と大きさを検知した信号に基づく判定結果を出力することを特徴とする付記３に記載の電源装置。

（付記７）前記電流検知部は、前記線形増幅部の出力経路に直列に設けられた抵抗体による電位降下を検知することにより、前記線形増幅部の出力電流が流れる向きと大きさを検知することを特徴とする付記３に記載の電源装置。

（付記８）前記制御信号生成部は、デルタ変調、パルス幅変調、およびデルタシグマ変調のいずれかに基づく制御信号を生成することを特徴とする付記４に記載の電源装置。

（付記９）前記線形増幅部は、ボルテージフォロアもしくは負帰還増幅器であり、帰還信号を出力端子から得ることを特徴とする付記１から付記８のいずれかに記載の電源装置。

（付記１０）付記１から付記９のいずれかに記載の電源装置と、前記電源装置を電源として用いる電力増幅器とを有することを特徴とする送信装置。

（付記１１）スイッチング増幅部が、負荷に電力を供給し、線形増幅部が、前記負荷にかかる出力電圧を入力信号に応じて補正し、電源制御部が、前記入力信号によって前記線形増幅部の電源を制御することを特徴とする電源装置の動作方法。

（付記１２）前記電源制御部は、前記入力信号によって前記線形増幅部の正側の電源を電圧変調する第１の電源変調器と、前記入力信号によって前記線形増幅部の負側の電源を電圧変調する第２の電源変調器とを有することを特徴とする付記１１に記載の電源装置の動作方法。

（付記１３）前記線形増幅部と前記スイッチング増幅部とは、前記負荷に対して並列に接続され、電流検知部が、前記線形増幅部の出力電流が流れる向きと大きさを検知し、制御信号生成部が、前記電流検知部の検知結果に基づいて前記スイッチング増幅部の制御信号を生成し、前記スイッチング増幅部が、前記制御信号に基づいてスイッチング増幅された電流を出力し、前記線形増幅部が、前記入力信号と出力電圧とが線形関係になるように帰還増幅して出力し、前記線形増幅部の出力電流と前記スイッチング増幅部の出力電流とを加算して前記負荷に出力し、前記線形増幅部の出力電流は、値が正の場合、前記第１の電源変調器から供給され、値が負の場合、前記第２の電源変調器に供給されることを特徴とする付記１２に記載の電源装置の動作方法。

（付記１４）前記線形増幅部と前記スイッチング増幅部とは、前記負荷に対して直列に接続され、制御信号生成部が、入力信号に基づいて前記スイッチング増幅部の制御信号を生成し、前記スイッチング増幅部が、前記制御信号に基づいてスイッチング増幅された電圧を出力し、前記線形増幅部が、前記入力信号と出力電圧が線形関係になるように帰還増幅して出力し、前記線形増幅部の出力電圧と前記スイッチング増幅部の出力電圧とを加算して前記負荷に出力し、前記線形増幅部の出力電流は、値が正の場合、前記第１の電源変調器から供給され、値が負の場合、前記第２の電源変調器に供給されることを特徴とする付記１２に記載の電源装置の動作方法。

（付記１５）前記電源制御部が、前記入力信号に正のオフセットをかけた信号を生成して前記第１の電源変調器に供給し、前記入力信号に負のオフセットをかけた信号を生成して前記第２の電源変調器に供給する回路をさらに有することを特徴とする付記１２から１４のいずれかに記載の電源装置の動作方法。

（付記１６）前記制御信号生成部が、少なくとも１つのヒステリシスコンパレータを有し、前記ヒステリシスコンパレータが、前記線形増幅部の出力電流が流れる方向と大きさを検知した信号に基づく判定結果を出力することを特徴とする付記１３に記載の電源装置の動作方法。

（付記１７）前記電流検知部が、前記線形増幅部の出力経路に直列に設けられた抵抗体による電位降下を検知することにより、前記線形増幅部の出力電流が流れる向きと大きさを検知することを特徴とする付記１３に記載の電源装置の動作方法。

（付記１８）前記制御信号生成部が、デルタ変調、パルス幅変調、およびデルタシグマ変調のいずれかに基づく制御信号を生成することを特徴とする付記１４に記載の電源装置の動作方法。

（付記１９）前記線形増幅部が、ボルテージフォロアもしくは負帰還増幅器であり、帰還信号を出力端子から得ることを特徴とする付記１１から付記１８のいずれかに記載の電源装置の動作方法。

以上、上記各実施の形態を参照して本願発明を説明したが、本願発明は上記各実施の形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

この出願は、２０１１年５月１３日に出願された日本出願特願２０１１−１０８１７６を基礎とする優先権を主張し、その開示の全てをここに取り込む。

以上説明したように、本発明は、主として無線通信に用いる送信装置の用途に利用可能である。特に、本発明は、入力信号の大きさに応じて出力電圧を変化させる機能を有する電源装置と、それを用いた電力増幅器を備えた送信装置との用途に利用可能である。本発明の活用例として、携帯電話や無線ＬＡＮ、ＷｉＭＡＸ（Worldwide Interoperability for Microwave Access）向けの端末や基地局、地上波デジタル放送局に用いられる送信装置が挙げられる。

Claims (10)

1. 負荷に電力を供給するスイッチング増幅部と、
   前記負荷にかかる出力電圧を入力信号に応じて補正する線形増幅部と、
   前記入力信号によって前記線形増幅部の電源を電圧変調する電源変調器と、を有し、
   前記電源変調器は、前記入力信号と前記電源変調器の出力電圧のフィードバック値とに基づいて、前記線形増幅部の電源を電圧変調する電源装置。
2. 請求項１に記載の電源装置において、
   前記電源変調器は、
   前記入力信号によって前記線形増幅部の正側の電源を電圧変調する第１の電源変調器と、
   前記入力信号によって前記線形増幅部の負側の電源を電圧変調する第２の電源変調器とを有する電源装置。
3. 請求項２に記載の電源装置において、
   前記線形増幅部の出力電流が流れる向きと大きさを検知する電流検知部と、
   前記電流検知部の検知結果に基づいて前記スイッチング増幅部の制御信号を生成する制御信号生成部とをさらに有し、
   前記線形増幅部と前記スイッチング増幅部とは、前記負荷に対して並列に接続され、
   前記スイッチング増幅部は、前記制御信号に基づいてスイッチング増幅された電流を出力し、
   前記線形増幅部は、前記入力信号と出力電圧とが線形関係になるように帰還増幅して出力し、
   前記線形増幅部の出力電流と前記スイッチング増幅部の出力電流とを加算して前記負荷に出力し、
   前記線形増幅部の出力電流は、値が正の場合、前記第１の電源変調器から供給され、値が負の場合、前記第２の電源変調器に供給される電源装置。
4. 請求項２に記載の電源装置において、
   入力信号に基づいて前記スイッチング増幅部の制御信号を生成する制御信号生成部をさらに有し、
   前記線形増幅部と前記スイッチング増幅部とは、前記負荷に対して直列に接続され、
   前記スイッチング増幅部は、前記制御信号に基づいてスイッチング増幅された電圧を出力し、
   前記線形増幅部は、前記入力信号と出力電圧が線形関係になるように帰還増幅して出力し、
   前記線形増幅部の出力電圧と前記スイッチング増幅部の出力電圧とを加算して前記負荷に出力し、
   前記線形増幅部の出力電流は、値が正の場合、前記第１の電源変調器から供給され、値が負の場合、前記第２の電源変調器に供給される電源装置。
5. 請求項２から４のいずれか１項に記載の電源装置において、
   前記電源変調器は、前記入力信号に正のオフセットをかけた信号を生成して前記第１の電源変調器に供給し、前記入力信号に負のオフセットをかけた信号を生成して前記第２の電源変調器に供給する回路をさらに有する電源装置。
6. 請求項３に記載の電源装置において、
   前記制御信号生成部は、少なくとも１つのヒステリシスコンパレータを有し、
   前記ヒステリシスコンパレータは、前記線形増幅部の出力電流が流れる方向と大きさを検知した信号に基づく判定結果を出力する電源装置。
7. 請求項３に記載の電源装置において、
   前記電流検知部は、前記線形増幅部の出力経路に直列に設けられた抵抗体による電位降下を検知することにより、前記線形増幅部の出力電流が流れる向きと大きさを検知する電源装置。
8. 請求項４に記載の電源装置において、
   前記制御信号生成部は、デルタ変調、パルス幅変調、およびデルタシグマ変調のいずれかに基づく制御信号を生成する電源装置。
9. 請求項１から８のいずれか１項に記載の電源装置と、
   前記電源装置を電源として用いる電力増幅器とを有する送信装置。
10. スイッチング増幅部が、負荷に電力を供給し、
    線形増幅部が、前記負荷にかかる出力電圧を入力信号に応じて補正し、
    電源変調器が、前記入力信号と前記電源変調器の出力電圧のフィードバック値とに基づいて、前記線形増幅部の電源を電圧変調する、電源装置の動作方法。

Images