JP2010154645A - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP2010154645A JP2010154645A JP2008329679A JP2008329679A JP2010154645A JP 2010154645 A JP2010154645 A JP 2010154645A JP 2008329679 A JP2008329679 A JP 2008329679A JP 2008329679 A JP2008329679 A JP 2008329679A JP 2010154645 A JP2010154645 A JP 2010154645A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- power supply
- converter
- supply circuit
- hysteresis comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 description 30
- 239000003990 capacitor Substances 0.000 description 10
- 238000007493 shaping process Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000001186 cumulative effect Effects 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【解決手段】増幅器に用いられる電源回路において、電圧源となる線形増幅器(オペアンプ)12と、電流源となるDC/DCコンバータ15と、DC/DCコンバータ15の制御を行うヒステリシスコンパレータ13と、線形増幅器(オペアンプ)12からの出力電流を検出してヒステリシスコンパレータ13へ出力する電流検出器14を有する増幅器から構成される。そして、ヒステリシスコンパレータ13への入力側に低域フィルタ21を備えて、クラスD増幅器の動作周波数を制限する。
【選択図】 図1
Description
本構成例では、入力端101と出力端102との間に、分配器111と、一方の分配経路に設けられる包絡線検出器112及び電源回路113と、他方の分配経路に設けられるRF(Radio Frequency)リミット増幅器114及び主増幅器115を備えている。
分配された信号の一方については、包絡線検出器112により包絡線が検出され、検出された包絡線の信号(振幅情報)に従って電源回路113の電源出力が変動させられる。
分配された他方のRF信号については、RFリミット増幅器114により振幅変動分が取り除かれて、位相成分の情報のみを保ちながら主増幅器115により飽和状態で増幅される。
ここで、主増幅器115の電源(電源回路113からの電源)は振幅情報に従って変動するため振幅情報は復元され、増幅器は常に飽和状態で使用されるため効率が良い。
図6には、電源を変動させる包絡線増幅器の構成例(電源回路の構成例)を示してある。
この方法では、オーディオアンプなどに採用されているリニア増幅器で補助されたスイッチング電源を応用している。一般的には、リニアアシストクラスBD増幅器と言われている(例えば、非特許文献2、非特許文献3参照。)。
DC/DCコンバータ15は、電圧電源31と、スイッチ素子32と、ダイオード33と、インダクタンス34から構成されている。
また、図6には、ノードP、P1、P2を示してある。
この回路の動作は、(1)追従モードと、(2)非追従モードに分かれる。
図5に示される包絡線検出器112で検出された信号が、入力端1に入力され、オペアンプ12により電圧源へ変換される。包絡線検出器112からの出力がDC分である場合には、電流検出器14のノードP1の電圧が上がり、ヒステリシスコンパレータ13がスイッチ素子32をオンさせるように動く。スイッチ素子32とインダクタンス34の接続点のノードPに電源電圧31が印加され、インダクタンス34を経由して出力端2の電圧が徐々に上昇する。
この自励周波数は自由度のあるヒステリシス幅とインダクタンス34で決まるが、高く設定すると、スイッチング損出が増加し或いはスイッチ素子32の限界値を超えるため、限度はある。
包絡線検出器112からの出力がDCとAC成分でありそれが高周波に高くなると、DC/DCコンバータ15のPWMは追従しなくなり、オペアンプ12から供給することになる。このとき、電流検出器14のノードP1とノードP2の両端にDC電流とAC高周波成分が発生し、ヒステリシスコンパレータ13からの出力はAC成分の高周波を基本とする周波数でスイッチ素子32を動かす。
従って、追従モードの場合には、DC/DCコンバータ15から出力端2へ供給して効率が良く、また、非追従モードの場合には、AC分はオペアンプ12からの供給となり、DC分はオペアンプ12と効率の悪くなったDC/DCコンバータ15からの供給となる。
図7(b)には、追従モード(DC)における電流検出器14の電圧の時間変化の一例を示してある。横軸は時間tを表しており、縦軸は電流検出器14の電圧を表している。
図8(a)には、非追従モード(DC+AC)におけるノードPの電圧の時間変化の一例を示してある。横軸は時間tを表しており、縦軸はノードPの電圧を表している。
図8(b)には、非追従モード(DC+AC)における電流検出器14の電圧の時間変化の一例を示してある。横軸は時間tを表しており、縦軸は電流検出器14の電圧を表している。
図9に示されるように、WIMAXやLTEなどの通信システム等における包絡線信号のスペクトラムはDC付近成分が90%近くまであり、非追従モードの場合には、DC付近成分を効率の悪いスイッチング速度でDC/DCコンバータ15が動作することになる。
本発明は、このような従来の事情に鑑み為されたもので、90%近いDC付近成分について効率の良い動作速度でDC/DCコンバータを動作させることができる電源回路を提供することを目的とする。また、本発明は、電源回路全体として高効率にすることができる電源回路を提供することを目的とする。
すなわち、電圧源となる線形増幅器と、電流源となるDC/DCコンバータと、前記DC/DCコンバータの制御を行うヒステリシスコンパレータと、前記線形増幅器からの出力電流を検出して前記ヒステリシスコンパレータへ出力する電流検出器を有する増幅器から電源回路を構成した。そして、前記ヒステリシスコンパレータへの入力側に低域フィルタを備えて、前記DC/DCコンバータの動作周波数を制限するようにした。
従って、例えば、90%近いDC付近成分について効率の良い動作速度でDC/DCコンバータを動作させることができる電源回路を実現することができる。
すなわち、電圧源となる第1の線形増幅器と、電流源となる第1のDC/DCコンバータと、前記第1のDC/DCコンバータの制御を行う第1のヒステリシスコンパレータと、前記第1の線形増幅器からの出力電流を検出して前記第1のヒステリシスコンパレータへ出力する第1の電流検出器を有する増幅器から電源回路を構成した。
そして、前記第1の線形増幅器の電源回路として、電圧源となる第2の線形増幅器と、電流源となる第2のDC/DCコンバータと、前記第2のDC/DCコンバータの制御を行う第2のヒステリシスコンパレータと、前記第2の線形増幅器からの出力電流を検出して前記第2のヒステリシスコンパレータへ出力する第2の電流検出器を有する増幅器を用いる。
従って、例えば、電源回路全体として高効率にすることができる電源回路を実現することができる。
従って、例えば、電源回路全体として高効率にすることができるとともに、90%近いDC付近成分について効率の良い動作速度でDC/DCコンバータを動作させることができる電源回路を実現することができる。
図1には、本発明の一実施例に係る包絡線増幅器の構成例(電源回路の構成例)を示してある。なお、説明の便宜上から、図6に示されるものと同様なものについては同一の符号を用いて示すが、本発明を不要に限定する意図はない。
本例の包絡線増幅器は、入力端1と出力端2との間に、波形整形器11と、オペアンプ12と、ヒステリシスコンパレータ13と、電流検出器14と、コンデンサ21と、DC/DCコンバータ15を備えている。
DC/DCコンバータ15は、電圧電源31と、スイッチ素子32と、ダイオード33と、インダクタンス34から構成されている。
また、図1には、ノードP1、P2を示してある。
この高周波除去のコンデンサ21を追加することにより、電流検出器14で高域成分を未検出として、ヒステリシスコンパレータ13は入力の低域分のみ比較し、DC/DCコンバータ15のスイッチング周波数を抑えることが可能となる。すなわち、90%位のDC付近のエネルギーを高効率で動作させることが可能である。
図4(b)には、波形整形器11の出力電圧の時間変化の一例を示してある。横軸は時間tを表しており、縦軸は出力電圧を表している。
波形整形器11は、図4(a)(b)に示されるように、入力電圧があるレベル以下である時にそれを一定電圧に保つものである。この理由は、出力端2の負荷である高周波増幅器が低電圧まで対応できないことから、準EER方式或いはET方式にするためである。
本例の包絡線増幅器は、入力端1と出力端2との間に、波形整形器11と、オペアンプ12と、オペアンプ41と、4つの抵抗51〜54と、電流検出器42と、ローパスフィルタ(LPF)43と、ヒステリシスコンパレータ44と、DC/DCコンバータ15aを備えている。
DC/DCコンバータ15aは、電圧電源31と、スイッチ素子32と、ダイオード33aと、インダクタンス34aから構成されている。
また、図1には、ノードP3、P4を示してある。
図1や図2に示されるオペアンプ12は高域分の電力を全て供給するが、オペアンプ12の最終段がB級増幅器として構成されても、包絡線信号のピークファクタが高いため、ここでの消費電力は高くなる。
従って、このオペアンプ12の電源効率を上げることも重要である。
図3に示される回路の動作は、例えば図1に示される回路の動作と同様である。なお、説明の便宜上から、図1に示されるものと同様なものについては同一の符号を用いて示す。
DC/DCコンバータ66は、電圧電源81と、スイッチ素子82と、ダイオード83と、インダクタンス84から構成されている。
また、図3には、ノードP1、P2及びノードP5、P6を示してある。
包絡線信号が入力端1に入り、分配器61により2分配される。2つの分配信号は、2つの波形整形器11、62に入力される。
波形整形器62では、1つの分配された信号について、入力電圧が低ければある程度の電圧を出力し、それ以上である場合には入力電圧をそのまま出力する。この様子は、図4(a)、(b)に示されるのと同様である。
オペアンプ12への供給電力のDC分は効率の良いDC/DCコンバータ66から供給し、AC分の内の高域分はオペアンプ63から供給する。
オペアンプ63の消費電力は、波形整形された信号は波形整形量にも因るがDC成分が多く交流分が少ないため、概ね、オペアンプ12の消費電力の10%程度でありそれほど多くは無い。従って、オペアンプ12は高効率に動作する。
なお、分配器61により分配されたもう1つの信号は、波形整形回路11を経由してオペアンプ12の入力端に入り、後の動作は図1や図2に示されるものと同様である。図3の高域分除去のコンデンサ21、71を図2のLPFにしてもよい。
(条件1)DC/DCコンバータ15及びDC/DCコンバータ66は、共に、効率が93%である。
(条件2)DC/DCコンバータ15及びDC/DCコンバータ66の動作周波数1.5MHzでエネルギーの85%を供給する。
(条件3)オペアンプ12及びオペアンプ63の増幅帯域1.5MHz〜でエネルギーの15%を供給する。
(条件4)オペアンプ12及びオペアンプ63の平均効率は20%である。
Z1=1/(0.85/0.93+0.15/0.2)=0.6
また、図3に示される回路の全体の効率Z2は、次のようになる。
Z2=1/(0.85/0.93+0.15/(0.85/0.93+0.15/0.2))=0.85
以上に述べたように、高域分を抑圧してDC/DCコンバータ15を動作させる方法と、オペアンプ12をET或いはEER(或いは、準EER)方式で高効率にする方法により、効率を向上させることができるが、例えば、要求される性能に合わせて各々が単独に用いられてもよい。
図1や図2や図3に示される回路では、波形整形器11、63が挿入された実施形態を示した。この理由は、上述したように、本電源回路の負荷である高周波増幅器を駆動するためには一定以上の電圧が必要となることから必要となるためである。そして、この理由のために、図4(a)(b)に示されるように入力される包絡線波形を整形することを準EER方式と呼んでいる。
EER方式では、基本的に、入力される振幅成分(包絡線)をそのまま電源回路で増幅する。
準EER方式では、波形整形器などを用いて、図4(a)(b)に示されるように波形整形を行い、常に電源回路から直流成分が出力されるようにする。
ET方式では、振幅成分(包絡線)に完全には追従せず、より低周波成分のみを電源回路により増幅して高周波増幅器を駆動する。
図10には、EER方式と、準EER方式と、ET方式について、それぞれの包絡線処理の様子の一例を示してある。
(構成例1)リニアアシストクラスBD増幅器を構成するヒステリシスコンパレータ13、44、64への入力にローパスフィルタ(本例では、コンデンサ21や、ローパスフィルタ43や、コンデンサ71)を挿入することにより、クラスD増幅器の動作周波数を制限する。
具体的には、本例では、線形増幅器に使用する電源を包絡線情報により可変する電源としてリニアアシストクラスBD増幅器を使用し、リニアアシストクラスBD増幅器の電流検出後に低域フィルタを挿入して高域成分の情報を除去して、クラスD増幅器(DC/DCコンバータ)の動作周波数を制限させて、高効率な電源回路を実現している(例えば、図1や図2や図3の構成)。
具体的には、本例では、線形増幅器に使用する電源を包絡線情報により可変する電源としてリニアアシストクラスBD増幅器を使用し、当該リニアアシストクラスBD増幅器の電源についてもリニアアシストクラスBD増幅器を採用する(例えば、図3の構成)。
具体的には、両リニアアシストクラスBD増幅器の一方又は両方について、リニアアシストクラスBD増幅器の電流検出後に低域フィルタを挿入して、高域成分の情報を除去して、クラスD増幅器(DC/DCコンバータ)の動作周波数を制限させて、高効率な電源回路を実現している(例えば、両方に適用した図3の構成)。つまり、上記した(構成例2)において、2つのリニアアシストクラスBD増幅器のうち、少なくとも一方に低域フィルタ(LPF)が挿入されている。
また、図2に示される電源回路では、オペアンプ12(線形増幅器)、DC/DCコンバータ15a、ヒステリシスコンパレータ44、電流検出器42、低域フィルタ(LPF)43を備えている。また、本例では、波形整形器11を備えている。
また、本例では、波形整形器11、62を両方の電源回路に備えたが、いずれか一方のみに備えられてもよく、或いは、両方に備えられなくてもよい。また、LPFは電流検出器からスイッチ素子までの間にあれば良い。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがROM(Read Only Memory)に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー(登録商標)ディスクやCD(Compact Disc)−ROM等のコンピュータにより読み取り可能な記録媒体や当該プログラム(自体)として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
Claims (3)
- 増幅器に用いられる電源回路において、
電圧源となる線形増幅器と、電流源となるDC/DCコンバータと、前記DC/DCコンバータの制御を行うヒステリシスコンパレータと、前記線形増幅器からの出力電流を検出して前記ヒステリシスコンパレータへ出力する電流検出器を有する増幅器から構成され、
前記電流検出器から前記ヒステリシスコンパレータへの入力側の間に低域フィルタを備えて、前記DC/DCコンバータの動作周波数を制限する、
ことを特徴とする電源回路。 - 増幅器に用いられる電源回路において、
電圧源となる第1の線形増幅器と、電流源となる第1のDC/DCコンバータと、前記第1のDC/DCコンバータの制御を行う第1のヒステリシスコンパレータと、前記第1の線形増幅器からの出力電流を検出して前記第1のヒステリシスコンパレータへ出力する第1の電流検出器を有する増幅器から構成され、
前記第1の線形増幅器の電源回路として、電圧源となる第2の線形増幅器と、電流源となる第2のDC/DCコンバータと、前記第2のDC/DCコンバータの制御を行う第2のヒステリシスコンパレータと、前記第2の線形増幅器からの出力電流を検出して前記第2のヒステリシスコンパレータへ出力する第2の電流検出器を有する増幅器を用いる、
ことを特徴とする電源回路。 - 請求項2に記載の電源回路において、
前記第1の電流検出器と前記第1のヒステリシスコンパレータの間と前記第2の電流検出器と前記第2のヒステリシスコンパレータの間の一方又は両方について低域フィルタを備えて、前記第1のDC/DCコンバータと前記第2のDC/DCコンバータの一方又は両方の動作周波数を制限する、
ことを特徴とする電源回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008329679A JP5276428B2 (ja) | 2008-12-25 | 2008-12-25 | 電源回路 |
US12/644,833 US8030995B2 (en) | 2008-12-25 | 2009-12-22 | Power circuit used for an amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008329679A JP5276428B2 (ja) | 2008-12-25 | 2008-12-25 | 電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010154645A true JP2010154645A (ja) | 2010-07-08 |
JP5276428B2 JP5276428B2 (ja) | 2013-08-28 |
Family
ID=42573074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008329679A Active JP5276428B2 (ja) | 2008-12-25 | 2008-12-25 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5276428B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9270241B2 (en) | 2011-05-13 | 2016-02-23 | Nec Corporation | Power supply device, transmission device using same, and method for operating power supply device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04162237A (ja) * | 1990-10-26 | 1992-06-05 | Canon Inc | 情報再生装置 |
-
2008
- 2008-12-25 JP JP2008329679A patent/JP5276428B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04162237A (ja) * | 1990-10-26 | 1992-06-05 | Canon Inc | 情報再生装置 |
Non-Patent Citations (1)
Title |
---|
JPN6013017930; Wang, Feipeng ; Kimball, Donald F. ; Popp, Jeremy D. ; Yang, Annie Hueiching ; Lie, Donald Yu-Chun ;: 'An Improved Power-Added Efficiency 19-dBm Hybrid Envelope Elimination and Restoration Power Amplifie' Microwave Theory and Techniques, IEEE Transactions &# * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9270241B2 (en) | 2011-05-13 | 2016-02-23 | Nec Corporation | Power supply device, transmission device using same, and method for operating power supply device |
JP5929906B2 (ja) * | 2011-05-13 | 2016-06-08 | 日本電気株式会社 | 電源装置、およびそれを用いた送信装置、並びに電源装置の動作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5276428B2 (ja) | 2013-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8030995B2 (en) | Power circuit used for an amplifier | |
US9590563B2 (en) | 2G support for 2G and 3G/4G envelope tracking modulator | |
EP2951922B1 (en) | Improved resonance suppression for envelope tracking modulator | |
US10079576B2 (en) | Envelope tracking modulator with feedback | |
JP4941553B2 (ja) | 増幅装置及びドハティ増幅回路の制御方法 | |
JP5131200B2 (ja) | 電力増幅器 | |
US7957710B2 (en) | DCDC converter unit, power amplifier, and base station using the same | |
US9270241B2 (en) | Power supply device, transmission device using same, and method for operating power supply device | |
KR20150118171A (ko) | Et 변조기에 대한 개선된 전압 부스트 | |
EP1530286A1 (en) | Class D amplifier | |
WO2014118344A2 (en) | Low power modes for 3g/4g envelope tracking modulator | |
JP5276428B2 (ja) | 電源回路 | |
KR101840536B1 (ko) | 포락선 신호 처리 장치 및 방법 | |
JP4710870B2 (ja) | デジタルアンプ装置およびスピーカ装置 | |
JP2011097504A (ja) | 電源回路 | |
KR100453708B1 (ko) | 고효율 스위칭 증폭기 | |
JP2011041002A (ja) | 高周波増幅器および高効率化方法 | |
US7889001B2 (en) | Systems and methods of reduced distortion in a class D amplifier | |
US9887670B2 (en) | Power supply circuit, high-frequency power amplification circuit, and power supply control method | |
JP5419792B2 (ja) | 高周波増幅装置 | |
JP2013066100A (ja) | 電源回路 | |
EP3114742A1 (en) | Method and apparatus for modulating power supply | |
WO2012042832A1 (ja) | 電力増幅器及び電源回路 | |
JP2006094424A (ja) | 振幅変調用電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101128 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110509 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130517 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5276428 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |