JP5929396B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP5929396B2
JP5929396B2 JP2012067506A JP2012067506A JP5929396B2 JP 5929396 B2 JP5929396 B2 JP 5929396B2 JP 2012067506 A JP2012067506 A JP 2012067506A JP 2012067506 A JP2012067506 A JP 2012067506A JP 5929396 B2 JP5929396 B2 JP 5929396B2
Authority
JP
Japan
Prior art keywords
solder resist
groove
wiring
medium
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012067506A
Other languages
English (en)
Other versions
JP2013201197A (ja
Inventor
明宏 林
明宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2012067506A priority Critical patent/JP5929396B2/ja
Publication of JP2013201197A publication Critical patent/JP2013201197A/ja
Application granted granted Critical
Publication of JP5929396B2 publication Critical patent/JP5929396B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は、配線基板の製造方法に関する。
近年、電子機器の小型化、高密度実装化及び高性能化(高速化)に伴い、配線基板の多層化が進み、完成までの時間の増加が問題となっている。このため、各製造工程での時間短縮や工程の短縮が求められている。
また、配線基板の製造工程に関して、従来、最も一般的に知られている製造工程に、ソルダーレジスト塗布工程がある。この工程は、液状又はフィルム状の光硬化型ソルダーレジストを使用した、フォトリソグラフィーによるパターン形成工程である。以下、従来例に係る配線基板の製造方法について説明する。
図2は、従来例に係る配線基板の製造方法を工程順に示す断面図である。従来例では、まず、図2(a)に示すように、表面51a上に銅配線52a、銅パッド52bが形成された基材51を用意する。次に、図2(b)に示すように、スクリーン印刷やロールコーターにより、基材51の表面51a上にソルダーレジスト53を塗布し、プリベークを行って、ソルダーレジスト53を半硬化させる。この工程は、スキージやロールの速度によるが、大板(510mm×610mm)1枚の塗布に、1〜5分程度を要する。またソルダーレジスト53の種類によるが、プリベークに20〜60分程度の時間を要する。ただし、プリベークはコンベアーベーク炉等を複数枚流れるため、大板1枚当たりの実質的な所要時間は、5〜12分程度となる。
次に、図2(c)に示すように、露光による光硬化の酸素阻害防止のためのPETフィルム54を、ロールラミネーターにより、ソルダーレジスト53上にラミネートする。この工程では、ロールのスピードによるが大板1枚のラミネートに1〜2分程度の時間を要する。
その後、図2(d)に示すように、フォトマスク55を用いてソルダーレジスト53にUV(紫外線)56を照射して露光する(即ち、UV露光を行う)。この工程はソルダーレジスト53の種類による露光量の違いや、大板1枚に何ショット分の面付けを行うかによるが、大板1枚の露光に5〜10分程度の時間を要する。
そして、図2(e)及び(f)に示すようにPETフィルム剥離後に、ソルダーレジスト53の現像を行い、銅パッド52b上に開口部57を形成する。この工程では、ソルダーレジスト53の種類による現像時間、純水洗浄時間の違いによるが、複数枚の配線板が装置内を流れることを考慮すれば、大板1枚の現像に1〜2分程度の時間を要する。
最後に、フルキュア(ポストUV露光、ポストベーク)を行い、ソルダーレジスト53を完全硬化させて完成となる。この工程ではソルダーレジスト53の種類によるが、大板1枚のポストUV露光に1〜2分程度、ポストベークに60〜120分の時間を要する。
このように、従来例に係るソルダーレジスト塗布工程では、ポストベークを除くと大板1枚の処理に、14〜33分程度の時間を要する。また、装置間での基板の移動やセッティング、滞留時間を考慮すると、大板1枚のタクトライムは、20〜40分程度となる。
一方、別の従来例として、特許文献1に開示されたものがある。この特許文献1では、インクジェットプリンタを用いてソルダーレジストパターンを描画する方法が開示されている。
特開平7−263845号公報
しかしながら、図2に示した従来例の場合、ロールコーターやスクリーン印刷機により液状のソルダーレジスト53を塗布した後に、これを半硬化させるためのプリベークを行う。その後、パターン露光時の光硬化の酸素阻害防止のためのPETフィルム54をラミネートする。そして、フォトマスクを用いてパターン露光を行った後、PETフィルム54を剥離して未露光部のソルダーレジスト53の現像を行い、銅パッド52bの上方を開口する。このように、ソルダーレジスト塗布工程は、多くの工程を必要とする。
フィルム状のソルダーレジストを用いる場合も、ロールラミネーターや真空プレス機によるラミネート後にフォトマスクを用いてパターン露光を行い、フィルム剥離後に未露光部のソルダーレジストを現像し、銅パッド52bの上方を開口する。このため、多くの工程を必要とする点は同じである。
さらに、液状のソルダーレジストを用いる場合であって、塗布対象の配線板の銅配線パターンの粗密(残銅率)差が大きい場合は、例えば図2(c)に示したように、密な部分ではソルダーレジスト53が厚く塗布され、粗な部分ではソルダーレジスト53が薄く塗布される傾向がある。このため、ソルダーレジスト53の表面に凹凸が生じ易く、平坦性を確保し難いという課題がある。
また、特許文献1では、ソルダーレジストにおける開口パターンが細かくなるほど、ソルダーレジストの描画サイズを小さくする必要があり、ノズルサイズを微小にする必要がある。これにより、描画のスピードが低下し、描画時間が長くなる。また、ノズルサイズが小さいほど、硬化性を有するソルダーレジストの目詰まりが起こり易い。これを防ぐためには、ソルダーレジストを改良したり、ノズルを頻度高く清掃したりするなど、大きな手間を要する。
そこで、本発明は、このような事情に鑑みてなされたものであって、煩雑な工程を行うことなく、基材上の必要な部分にソルダーレジストを塗布できるようにした配線基板の製造方法を提供することを目的とする。
上記の目的を達成するため、本発明の一態様に係る配線基板の製造方法は、少なくとも一方の面側に配線及びパッドを含む配線パターンを有する基材の前記一方の面側に、ソルダーレジストを部分的に塗布する際に、前記一方の面の前記パッドを除く領域に対応する部分が溝になっている溝部が表面に設けられた凹版の当該溝部内に液状のソルダーレジストを供給する工程と、前記溝部内に供給された前記ソルダーレジストを媒体に接触させて、前記凹版から前記媒体へ前記ソルダーレジストを転写する工程と、前記媒体に転写された前記ソルダーレジストを前記基材の前記一方の面側に接触させて、前記媒体に転写された前記ソルダーレジストが、前記一方の面のパッドを除く領域に転写されるように、前記媒体から前記基材へ前記ソルダーレジストを再転写する工程と、を備え、前記溝部のうち、前記パッドとパッドとの間に前記配線が存在する領域に対応する部分は、前記パッドとパッドとの間に前記配線が存在しない領域に対応する部分に比較して前記溝の深さが浅いことを特徴とする。
また、上記の配線基板の製造方法において、前記媒体は、円弧状の外周面を有するブランケットであり、前記凹版から前記媒体へ前記ソルダーレジストを転写する工程では、前記凹版の表面上で前記ブランケットを転動させ、前記媒体から前記基材へ前記ソルダーレジストを再転写する工程では、前記基材の一方の面上で前記ブランケットを転動させることを特徴としてもよい。
また、上記の配線基板の製造方法において、前記配線パターンの粗密に基づいて、前記溝の深さを予め調整しておくことを特徴としてもよい。
また、上記の配線基板の製造方法において、前記溝の底面から上方に向かって前記溝の径が徐々に広がるように、前記溝の壁面の少なくとも一部を前記一方の面に対して傾斜させておくことを特徴としてもよい。
また、上記の配線基板の製造方法において、前記配線パターンは銅からなり、前記配線パターンの残銅率の差1%につき、前記配線パターンに対応する前記溝の深さに0.05μm以上、0.25μm以下の差を設けることを特徴としてもよい。
また、上記の配線基板の製造方法において、前記ソルダーレジストに熱硬化性樹脂を用いることを特徴としてもよい。
本発明によれば、ソルダーレジストに対するパターン露光を必要としない。このため、従来の技術では必要とされていたフィルムのラミネート工程を無くすことができる。また、ソルダーレジストの現像も必要ない。このため、現像液の薬液について、その材料コストや、管理コスト、現像の工程を無くすことも可能となる。即ち、本発明によれば、ソルダーレジストをグラビアオフセットにより必要な部分に塗布する。これにより、煩雑な工程を行うことなく、基材上の必要な部分にソルダーレジストを塗布することが可能となる。
本発明の実施形態に係る配線基板の製造方法を工程順に示す断面図。 従来例に係る配線基板の製造方法を工程順に示す断面図。
以下、本発明の実施の形態について、図1を参照しながら説明する。
(実施形態)
図1は、本発明の実施形態に係る配線基板の製造方法を工程順に示す断面図である。本発明の実施形態では、まず、図1(a)に示すように、一方の面(例えば、上面)1a側に複数の溝部2を有する凹版1を用意する。この溝部2は、後述する配線パターンに対応して設けられている。
次に、ドクター4にて凹版1の溝部2内にのみソルダーレジスト3を充填(供給)する。ソルダーレジスト3には熱硬化性樹脂を用いる。この工程の所要時間は、凹版1に対するドクター4の相対的な移動速度(スピード)によるが、大板(例えば、複数枚の凹版1が水平方向に並んで一体化しているもの)1枚につき、1〜5分程度である。なお、ソルダーレジスト3の塗布を複数枚の大板に対して連続して実施する場合は、前の大板に対する塗布中に、次の大板に対する塗布を実施することができる。そのため、この工程の所要時間は、実質0分とみなすことができる。
次に、図1(b)に示すように、ソルダーレジスト3を転写するためのブランケット5を用意する。ここで、ブランケット5は、例えば、ゴム製のシートと布製のシートとを重ね合わせたものであり、その形状は、例えば円筒形又は半円筒形である。ブランケット5は、円弧状の外周面5aを有する。次に、溝部2内のソルダーレジスト3にブランケット5の外周面5aを接触させて、凹版1からブランケット5へソルダーレジスト3を転写する。この工程では、凹版1の表面1aにブランケット5の円弧状の外周面5aを接触させ、この状態でブランケット5を転動させる(即ち、凹版1の表面1a上でブランケット5を転動させる。)。これにより、凹版1からブランケット5へソルダーレジスト3を容易に転写することができる。この工程の所要時間は、ブランケット5の転動速度(スピード)によるが、大板1枚につき、1〜5分程度である。
次に、図1(c)に示すように、基材11を用意する。この基材11の表面11a側には、最上層の配線パターン(例えば、銅配線12a、銅パッド12b等)が設けられている。図示しないが、基材11には、複数の配線パターンが熱硬化性樹脂を介して厚さ方向に積層されていてもよい。即ち、銅配線12a、銅パッド12bの下には、熱硬化性樹脂を介して図示しない配線パターンが1層、又は複数層配置されていてもよい。
次に、ブランケット5に転写したソルダーレジスト3を基材11の表面11a側に接触させて、ブランケット5から基材11へソルダーレジスト3を再転写する。この工程では、基材11の表面にブランケット5の円弧状の外周面5aを接触させ、この状態でブランケット5を転動させる(即ち、基材11の表面11a上でブランケット5を転動させる。)。これにより、ブランケット5から基材11へソルダーレジスト3を容易に転写することができる。この工程の所要時間は、ブランケット5の転動速度(スピード)によるが、大板(例えば、複数枚の基材11が水平方向に並んで一体化しているもの)1枚につき、1〜5分程度である。
最後に、基材11にポストベークを行い、ソルダーレジスト3を完全硬化させる。これにより、基材11の表面11a上に銅配線12aと銅パッド12b等が設けられ、その上の必要な部分にソルダーレジスト3が設けられた構造の配線基板20が完成する。この例では、ソルダーレジスト3によって銅配線12aは覆われており、銅パッド12bは露出している。つまり、銅パッド12bには、ソルダーレジスト3を貫通する開口部13が設けられている。なお、この工程の所要時間は、大板1枚につき、60〜120分程度である。
図1(a)〜(c)に示したソルダーレジスト塗布工程は、ポストベークを除くと、大板1枚につき、2〜10分程度の所要時間となる。また、本発明の実施形態では、ソルダーレジスト塗布工程を、ブランケット5を備えた1つの装置にて実施することができる。このため、装置間での基材11の移動やセッティング、滞留時間はほとんど発生しない。
その結果、従来例に係る方法(図2)と、本発明の実施形態に係る方法(図1)とで、大板1枚のタクトタイムを比較すると、18〜30分程度の短縮となる。例えば、大板を100枚流す場合、30時間〜50時間の短縮となり1〜2日程度と大幅な短縮を実現できることとなる。
(実施形態の効果)
本発明の実施形態によれば、ソルダーレジスト3に対するパターン露光を必要としない。このため、従来例ではパターン露光時に光硬化の酸素阻害防止のために必要とされていたPETフィルムが、本発明の実施形態では不要となる。露光後にすぐに剥離廃棄してしまい、製品に残らないPETフィルムについて、その材料コストをゼロにすることが可能となる。
また、本発明の実施形態では、ソルダーレジスト3の現像を行わない。ソルダーレジストの現像工程は不要であるため、現像に関する材料コストや管理コストをゼロにすることができる。
さらに、本発明の実施形態では、基材11の必要な部分にのみ、ソルダーレジスト3を塗布することができる。即ち、従来例では、基材上の必要ない部分にもソルダーレジストが塗布され、その後の現像により、この部分に塗布されたソルダーレジストが除去されていた。このため、従来例では、ソルダーレジストの消費量(使用量)に無駄があった。これに対して、本発明の実施形態では、ソルダーレジスト3は必要な部分にのみ塗布することができる。このため、ソルダーレジスト3の消費量を低減することができる。また、廃液も低減することができる。このため、環境負荷の低減が可能となる。
また、本発明の実施形態では、ソルダーレジスト3に光硬化性樹脂を用いる必要がない。ソルダーレジスト3には、配線層間に配置される層間絶縁膜と同等の熱硬化性樹脂を使用することができる。このため、ソルダーレジスト3に光硬化性樹脂を使用する場合と比較して、配線間の絶縁信頼性が向上し、積層に使用される樹脂との熱硬化収縮の差により生じる基材11の反りも低減することができる。
(変形例)
なお、本発明の実施形態では、例えば図1(a)及び(b)に示したように、配線パターンの粗密に合わせて凹版1の溝部2の深さを予め調整してもよい。溝部2の深さとは、基材11の表面11aから溝部2の底面までの距離のことである。対応する配線パターンが疎であるほど溝部2の深さを大きくし、対応する配線パターンが密であるほど溝部2の深さを小さくしておく。
一例を挙げると、配線パターンの残銅率の差1%につき、この配線パターンに対応する溝部2の深さに0.05μm以上、0.25μm以下の差を設ける。ここで、残銅率とは、基材11の表面11a上で、単位面積当たりで残っている銅の面積の割合を示すものであり、例えば、下記の式(1)で表わされる。
Figure 0005929396
式(1)において、αは残銅率を、Sは配線パターンの間隔(即ち、銅が残っていない領域の幅)を、Lは配線パターンのパターン幅(即ち、銅が残っている領域の幅)をそれぞれ示す。これにより、配線パターンが疎である領域にはソルダーレジスト3を厚く塗布することができ、配線パターンが密である領域にはソルダーレジスト3を薄く塗布することができる。これにより、ソルダーレジスト3を塗布した後の、基材11の表面11a側の平坦性を向上させることが可能となる。
なお、形成される配線パターンによっては、配線長さがまちまちであり、非配線のベタパターンが存在することもあり、式(1)が適用されない場合もある。その場合は、銅パターンのCADデータ、撮像データ等から一定領域ごとの銅面積を求め、求めた一定領域ごとの銅面積から残銅率を算出することになる。
また、本発明の実施形態では、例えば図1(a)及び(b)に示したように、凹版1の溝部2の壁面(内側面)に傾斜を持たせてもよい。即ち、溝部2の底面から上方に向かって溝部2の径が徐々に広がるように、溝部2の壁面の少なくとも一部を、基材11の表面11aに対して傾斜させても良い。これにより、溝部2内からソルダーレジスト3を取り出すことが容易となるので、凹版1からブランケット5へのソルダーレジスト3の転写性を向上させることができる。
1 凹版
1a 表面
2 溝部
3 ソルダーレジスト
4 ドクター
5 ブランケット
5a 外周面
11 基材
11a 表面
12a 銅配線
12b 銅パッド
13 開口部
20 配線基板

Claims (6)

  1. 少なくとも一方の面側に配線及びパッドを含む配線パターンを有する基材の前記一方の面側に、ソルダーレジストを部分的に塗布する際に、
    前記一方の面の前記パッドを除く領域に対応する部分が溝になっている溝部が表面に設けられた凹版の当該溝部内に液状のソルダーレジストを供給する工程と、
    前記溝部内に供給された前記ソルダーレジストを媒体に接触させて、前記凹版から前記媒体へ前記ソルダーレジストを転写する工程と、
    前記媒体に転写された前記ソルダーレジストを前記基材の前記一方の面側に接触させて、前記媒体に転写された前記ソルダーレジストが、前記一方の面のパッドを除く領域に転写されるように、前記媒体から前記基材へ前記ソルダーレジストを再転写する工程と、を備え、
    前記溝部のうち、前記パッドとパッドとの間に前記配線が存在する領域に対応する部分は、前記パッドとパッドとの間に前記配線が存在しない領域に対応する部分に比較して前記溝の深さが浅いことを特徴とする配線基板の製造方法。
  2. 前記媒体は、円弧状の外周面を有するブランケットであり、
    前記凹版から前記媒体へ前記ソルダーレジストを転写する工程では、前記凹版の表面上で前記ブランケットを転動させ、
    前記媒体から前記基材へ前記ソルダーレジストを再転写する工程では、前記基材の一方の面上で前記ブランケットを転動させることを特徴とする請求項1に記載の配線基板の製造方法。
  3. 前記配線パターンの粗密に基づいて、前記溝の深さを予め調整しておくことを特徴とする請求項1又は請求項2に記載の配線基板の製造方法。
  4. 前記溝の底面から上方に向かって前記溝の径が徐々に広がるように、前記溝の壁面の少なくとも一部を前記一方の面に対して傾斜させておくことを特徴とする請求項1から請求項3の何れか一項に記載の配線基板の製造方法。
  5. 前記配線パターンは銅からなり、
    前記配線パターンの残銅率の差1%につき、前記配線パターンに対応する前記溝の深さに0.05μm以上、0.25μm以下の差を設けることを特徴とする請求項1から請求項4の何れか一項に記載の配線基板の製造方法。
  6. 前記ソルダーレジストに熱硬化性樹脂を用いることを特徴とする請求項1から請求項5の何れか一項に記載の配線基板の製造方法。
JP2012067506A 2012-03-23 2012-03-23 配線基板の製造方法 Expired - Fee Related JP5929396B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012067506A JP5929396B2 (ja) 2012-03-23 2012-03-23 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012067506A JP5929396B2 (ja) 2012-03-23 2012-03-23 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2013201197A JP2013201197A (ja) 2013-10-03
JP5929396B2 true JP5929396B2 (ja) 2016-06-08

Family

ID=49521228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012067506A Expired - Fee Related JP5929396B2 (ja) 2012-03-23 2012-03-23 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP5929396B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58183283A (ja) * 1982-04-20 1983-10-26 Nissha Printing Co Ltd 薄膜印刷方法
JP2001135919A (ja) * 1999-11-08 2001-05-18 Sumitomo Metal Electronics Devices Inc プラスチックパッケージの製造方法
KR101646304B1 (ko) * 2009-03-16 2016-08-05 썬 케미칼 비.브이. 가요성 인쇄 회로판용 액체 커버레이
US20120111611A1 (en) * 2010-11-10 2012-05-10 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same

Also Published As

Publication number Publication date
JP2013201197A (ja) 2013-10-03

Similar Documents

Publication Publication Date Title
JP4580830B2 (ja) 画像形成方法及びそれを用いた画像形成装置
US8418355B2 (en) Method for manufacturing circuit board
KR101137192B1 (ko) 절연된 도전성 패턴의 제조 방법 및 적층체
CN1925724A (zh) 在印刷电路板上形成电路图案的方法
TW201640965A (zh) 可撓性印刷電路板之製造方法
CN107846791A (zh) 一种软硬结合板前开盖保护软板的生产方法
WO2007140463A2 (en) Solderable pads utilizing nickel and silver nanoparticle ink jet inks
JP4927511B2 (ja) マスクの製造方法
KR20100026454A (ko) 세라믹 그린시트의 제조방법 및 이를 이용한 다층 세라믹 회로기판의 제조 방법
JP5929396B2 (ja) 配線基板の製造方法
JP5891861B2 (ja) 反転印刷方法および反転印刷装置
JP4843978B2 (ja) 薄膜トランジスタの形成方法
CN110430689B (zh) 一种薄板通孔双面油墨的制作方法
JP5640613B2 (ja) 半導体パッケージ基板の製造方法
KR20110022284A (ko) 인쇄회로기판 및 그 제조방법
JP2008302567A (ja) 印刷用メタルマスク
JP2010287765A (ja) インプリント方法、配線パターンの形成方法、および積層電子部品
JP2010262959A (ja) 配線パターンの形成方法
TWI286661B (en) Transfer process and apparatus for inkjet pattern
CN107613658A (zh) 一种降低pcb碳油板阻值的方法
JP6695678B2 (ja) グラビアオフセット印刷用凹版およびその製造方法
KR101155016B1 (ko) 미세선폭 및 두께 확보를 위한 롤투롤 인쇄전자용 인쇄방법 및 그 방법에 의해 제조되는 인쇄물
KR20120026369A (ko) 인쇄회로기판 제조방법
JP2010082946A (ja) 画像形成方法および画像パターン
CN117794073A (zh) 高导热电路板制备方法及高导热电路板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160418

R150 Certificate of patent or registration of utility model

Ref document number: 5929396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees