JP5925814B2 - 電子デバイスを生産する方法、電子デバイス - Google Patents

電子デバイスを生産する方法、電子デバイス Download PDF

Info

Publication number
JP5925814B2
JP5925814B2 JP2014000893A JP2014000893A JP5925814B2 JP 5925814 B2 JP5925814 B2 JP 5925814B2 JP 2014000893 A JP2014000893 A JP 2014000893A JP 2014000893 A JP2014000893 A JP 2014000893A JP 5925814 B2 JP5925814 B2 JP 5925814B2
Authority
JP
Japan
Prior art keywords
insulating layer
jumper
electronic device
wiring
frame wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014000893A
Other languages
English (en)
Other versions
JP2015130392A (ja
Inventor
佐藤 光範
光範 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Aviation Electronics Industry Ltd
Original Assignee
Japan Aviation Electronics Industry Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Aviation Electronics Industry Ltd filed Critical Japan Aviation Electronics Industry Ltd
Priority to JP2014000893A priority Critical patent/JP5925814B2/ja
Priority to PCT/JP2014/084062 priority patent/WO2015104996A1/ja
Publication of JP2015130392A publication Critical patent/JP2015130392A/ja
Application granted granted Critical
Publication of JP5925814B2 publication Critical patent/JP5925814B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0108Transparent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0329Intrinsically conductive polymer [ICP]; Semiconductive polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4685Manufacturing of cross-over conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は導電性ポリマーの不活化によって形成される電極パターンを有する電子デバイスを生産する方法、および電子デバイスに関する。
導電性ポリマーの不活化によって電極パターンを形成する技術(例えば特許文献1)が知られている。不活化とは、導電性材料の導電性を悪化させる処理のことである。図10を参照して特許文献1の導電パターン形成方法について説明する。図10A、図10B、図10C、図10Dは、特許文献1の導電パターン形成方法の一実施形態を説明する図である。基材としてのキャリアフィルム1上に、導電性ポリマーを不活化する不活化剤とマトリクス樹脂とを含み、熱により不活化剤がブリードアウトするマトリクス樹脂組成物により、特定の膜パターン2(該膜パターン2は、導電性ポリマー膜上に形成される非導電部パターンと同一形状である、ただし両者は鏡像関係にある)を形成し(図10A)、特定の膜パターン2が形成されたキャリアフィルム1を導電性ポリマーフィルム3に圧着及び加熱して(図10B及びC)、所定時間経過した後、キャリアフィルム1を導電性ポリマーフィルム3から剥離し、導電性ポリマーフィルム3を加熱して不活化剤を完全に除去して、導電パターン4を形成する(図10D)。特許文献1に記載された導電パターン形成方法は導電性ポリマーの不活化により導電パターンを形成するため、一様に形成したITOなどの透明導電材料の不要部をエッチング(彫って除去)して電極を形成する従来方法とは異なり、導電部と不活化部に段差が生じることがない。このため、一様な面として導電パターンを形成することができる。これにより、導電部とそれ以外の部分の境界線が視認できなくなるため、タッチパネルなどに応用すれば従来品に比べてその品質が向上することが期待できる。一方特許文献2には、タッチパネル装置の例が開示されている。特許文献2に示すようにタッチパネルでは、電子デバイスの辺縁部付近において信号伝送用の額縁配線が形成されるのが一般的である。
特開2011−54617号公報 特開2013−140566号公報
タッチパネルにおいては、デバイスの利便性および外観上の観点からタッチ領域の比率を多くし、額縁領域の比率を少なくすることが求められる。従って、額縁配線に必要な領域をなるべく狭小にする、すなわち隣り合う額縁配線同士の間隔を狭くして配置することが必要となる。一般に、隣り合う額縁配線同士の間隔は数十μm程度とする必要がある。前述の不活化による導電パターン形成方法を用いてタッチパネルを作る場合、額縁配線を導電パターンの一部として形成するか、あるいは不活化された導電性ポリマー膜上に額縁配線を新たに形成する必要がある。何れの場合であっても、額縁配線間の領域は不活化部分により構成される。ここで、不活化部分の導電性は完全に失われるわけではなく、僅かに残存する。主としてPEDOT(ポリエチレンジオキシチオフェン、さらに具体的にはポリ−3,4−エチレンジオキシチオフェン)を含む導電性ポリマーの場合、不活化部分の抵抗値は、およそ10Ω/□である。ただし、□はmである。一方、不活化を施さない部分の抵抗は10Ω/□程度である。導電性ポリマーの不活化部分にわずかに導電性が残存することで、額縁配線間の領域において抵抗値が低くなり、信号伝送に問題が生じる。例えば、従来のタッチパネルにおいて隣接する線路間の抵抗値が10MΩ以上のオーダーとなる程度に配線間隔および線路幅を設定したとしても、額縁配線間の領域を不活化されたPEDOTで構成した場合には、線路間の抵抗値は数10kΩのオーダーまで悪化する。そこで、本発明では導電性ポリマーの不活化技術により導電パターンを形成した場合でも、余分な工程を要することなく額縁配線の線路間の抵抗値を適切な値とすることができる電子デバイスを生産する方法、および電子デバイスを提供することを目的とする。
本発明の電子デバイスを生産する方法は、成膜ステップと、不活化ステップと、絶縁層形成ステップと、ジャンパ配線形成ステップと、額縁配線形成ステップとを含む。
成膜ステップでは、基板上に一様に導電性ポリマー膜を成膜する。不活化ステップでは、導電性ポリマー膜の所定の領域を不活化して絶縁部と複数の電極部とを形成する。絶縁層形成ステップでは、基板上のジャンパ配線形成領域にジャンパ用絶縁層を、基板上の額縁配線形成領域に額縁配線用絶縁層を、同一工程かつ同一の材料で、導電性ポリマー膜上に形成する。ジャンパ配線形成ステップでは、ジャンパ用絶縁層上に導体線路からなるジャンパ配線を形成する。額縁配線形成ステップでは、額縁配線用絶縁層上に導体線路からなる額縁配線を形成する。
本発明の電子デバイスを生産する方法は、ジャンパ配線形成ステップと額縁配線形成ステップとが同一工程で実行されることとしてもよい。
本発明の電子デバイスを生産する方法は、不活化ステップにおいて、所定の領域の不活化と同一工程において、額縁配線形成領域が不活化されることとしてもよい。
本発明の電子デバイスを生産する方法の絶縁層形成ステップは、基板上に一様に感光型絶縁材料を塗布する塗布サブステップと、感光型絶縁材料を露光及び現像して、ジャンパ用絶縁層と額縁配線用絶縁層とを形成する露光現像サブステップとを含んでもよい。
本発明の電子デバイスを生産する方法の絶縁層形成ステップは、基板上に絶縁材料で、ジャンパ用絶縁層と額縁配線用絶縁層のパターンを印刷する印刷サブステップと、印刷されたパターンを硬化する硬化サブステップとを含んでもよい。
本発明の電子デバイスを生産する方法における導電性ポリマー膜は、ポリ−3,4−エチレンジオキシチオフェンを含んでもよい。
また、本発明の電子デバイスは、基板と、基板上に一様に成膜された導電性ポリマー膜と、導電性ポリマー膜の所定の領域を不活化して形成された絶縁部および複数の電極部と、基板上のジャンパ配線形成領域であって導電性ポリマー膜上に形成されたジャンパ用絶縁層と、基板上の額縁配線形成領域であって導電性ポリマー膜上に、ジャンパ用絶縁層と同一の材料で形成された額縁配線用絶縁層と、ジャンパ用絶縁層上に形成された導体線路からなるジャンパ配線と、額縁配線用絶縁層上に形成された導体線路からなる額縁配線と、を含む。
本発明の電子デバイスは、導電性ポリマー膜の額縁配線形成領域が不活化されてもよい。
本発明の電子デバイスの導電性ポリマー膜は、ポリ−3,4−エチレンジオキシチオフェンを含んでもよい。
本発明の電子デバイスを生産する方法、および電子デバイスによれば、導電性ポリマーの不活化技術により導電パターンを形成した場合でも、余分な工程を要することなく額縁配線の線路間の抵抗値を適切な値とすることができる。
本発明の実施例1に係る電子デバイスを生産する方法の各ステップの実施結果の例について示す図。図1Aは成膜ステップであるステップS101の実施結果の例を示す図、図1Bは不活化ステップであるステップS102の実施結果の例を示す図、図1Cは絶縁層形成ステップであるステップS103の実施結果の例を示す図、図1Dはジャンパ配線形成ステップであるステップS104の実施結果の例を示す図、図1Eは額縁配線形成ステップであるステップS105の実施結果の例を示す図。 本発明の実施例1に係る電子デバイスを生産する方法の各ステップを示すフローチャート。 本発明の実施例1に係る電子デバイスを生産する方法により生成された電子デバイスの例を示す図。 額縁配線形成領域を不活化しない場合の導電パスについて示す図。 導電パスが生じないように接続部周辺を不活化した例について示す図。 本発明の実施例1に係る電子デバイスを生産する方法の絶縁層形成ステップ内の各サブステップを示すフローチャート。 本発明の変形例1に係る電子デバイスを生産する方法の各ステップの実施結果の例について示す図。図7Aは成膜ステップであるステップS101の実施結果の例を示す図、図7Bは不活化ステップであるステップS102の実施結果の例を示す図、図7Cは絶縁層形成ステップであるステップS103の実施結果の例を示す図、図7DEは配線形成ステップであるステップS204の実施結果の例を示す図。 本発明の変形例1に係る電子デバイスを生産する方法の各ステップを示すフローチャート。 本発明の変形例2に係る電子デバイスを生産する方法の絶縁層形成ステップ内の各サブステップを示すフローチャート。 特許文献1の導電パターン形成方法の一実施形態を説明する図。
以下、本発明の実施の形態について、詳細に説明する。なお、同じ機能を有する構成部には同じ番号を付し、重複説明を省略する。
以下、図1、図2、図3を参照して実施例1に係る電子デバイスを生産する方法について説明する。図1A、図1B、図1C、図1D、図1Eは本実施例に係る電子デバイスを生産する方法の各ステップの実施結果の例について示す図であって、図1Aは成膜ステップ、図1Bは不活化ステップ、図1Cは絶縁層形成ステップ、図1Dはジャンパ配線形成ステップ、図1Eは額縁配線形成ステップの実施結果の例を示す図である。図2は、本実施例に係る電子デバイスを生産する方法の各ステップを示すフローチャートである。図3は、本実施例に係る電子デバイスを生産する方法により生成された電子デバイス10の例を示す図である。本実施例において電子デバイス10は、タッチパネルであるものとする。
図2に示すように本実施例の電子デバイスを生産する方法は、成膜ステップ(ステップS101)と、不活化ステップ(ステップS102)と、絶縁層形成ステップ(ステップS103)と、ジャンパ配線形成ステップ(ステップS104)と、額縁配線形成ステップ(ステップS105)とを含む。
図1Aに示すように、成膜ステップでは、基板11上に一様に導電性ポリマー膜12を成膜する(S101)。図1Aには、その基板11上に破線でジャンパ配線形成領域11jと、額縁配線形成領域11fを示した。ジャンパ配線形成領域11j、額縁配線形成領域11fについては後述する。図1Bに示すように、不活化ステップでは、導電性ポリマー膜12の所定の領域(図のドットハッチングを施した領域)を不活化して絶縁部13と複数の電極部14(図の白抜き領域)とを形成する(S102)。本実施例の電極部14は、菱形形状を縦方向に二つ連結した形状のx方向電極14x、菱形形状のy方向電極14yとを含む。また、本実施例では簡略化のためx方向電極14xを計5つとし、y方向電極14yを計6つとしたが、本発明の電子デバイスは2以上の任意の形状の任意の数の電極部を含んでいればよく、本実施例における電極の形状、個数に限定されない。額縁配線形成領域11fは後述する絶縁層形成ステップにおいて額縁配線用絶縁層15fで被覆されるため、予め不活化しておかなくてもよいが、図1に示すように、不活化ステップにおいて、所定の領域の不活化と同一工程において、額縁配線形成領域11fが不活化されてもよい。なお、額縁配線形成領域11fを不活化しない場合、後述する額縁配線17の下に導電部があることになり、これを適切にグランドに落とせばノイズシールドの機能を果たす。一方、額縁配線形成領域11fを不活化すれば、額縁配線17と導電部が後述する額縁配線用絶縁層15fを介して容量結合することを防ぐことができ、容量結合によるデバイスへの影響を防ぐことができる。従って、額縁配線形成領域11fを不活化するか否かは、各電子デバイスについてケースバイケースに判断して使い分けるのが好適である。
図1Cに示すように、絶縁層形成ステップでは、基板11上のジャンパ配線形成領域11jにジャンパ用絶縁層15jを、基板11上の額縁配線形成領域11fに額縁配線用絶縁層15fを、同一工程かつ同一の材料で、導電性ポリマー膜12上に形成する(S103)。ジャンパ用絶縁層15j、額縁配線用絶縁層15fをまとめて絶縁層15ともいう。このステップにおいて導電性ポリマー膜12とは、不活化された部分とそれ以外の部分を含むポリマー膜全体を指し示す。従って、絶縁層形成ステップでは、不活化された部分とそれ以外の部分を含むポリマー膜の上に絶縁層15が形成される。ジャンパ用絶縁層15jは、x方向電極群とy方向電極群の絶縁性を保ちながらx方向電極群の上にジャンパ配線を形成するために従来から必要な絶縁層であった。本実施例では、ジャンパ用絶縁層15jと同一工程かつ同一の材料で、額縁配線用絶縁層15fを形成することにより、余分の工程及びその工程に要する余分のコストを省くことができる。
図1Dに示すように、ジャンパ配線形成ステップでは、ジャンパ用絶縁層15j上に導体線路からなるジャンパ配線16を形成する(S104)。ジャンパ配線16は、隣接するy方向電極14y同士が導通するように形成される。図1Eに示すように、額縁配線形成ステップでは、額縁配線用絶縁層15f上に導体線路からなる額縁配線17を形成する(S105)。額縁配線17は、各x方向電極14xの上端から延伸されて、図示しないx座標信号出力ポートに接続される。
ここで、本実施例のようにジャンパ配線形成ステップ(S104)と額縁配線形成ステップ(S105)とを別工程としている場合には、ジャンパ配線16と額縁配線17とを相互に異なる材料で形成することも可能である。例えば電子デバイス10がタッチパネルであるなら、ジャンパ配線16を透明な導体で、額縁配線17を不透明な導体で、それぞれ形成してもよい。本実施例において額縁配線17の線路幅および線路間隔は例えば50〜75μmとすることができる。なお、タッチパネルにおいてジャンパ配線16を透明な導体で形成する場合には、その線路幅を額縁配線17よりも太く形成してもよいが、ジャンパ配線16を不透明な導体で形成する場合には、ジャンパ配線16は、額縁配線17よりも細い線路幅で形成するのが一般的である。
図3に示すように、額縁配線17と各x方向電極14xの上端とは接続部18を介して導電可能に接続される。前述したように額縁配線形成領域11fを不活化しない場合であっても接続部18近傍は不活化しておく必要がある。額縁配線形成領域11fを不活化しない場合、例えば図4に示すようにx方向電極14xの上端部が導電部分と接続されている場合、図4の点線に示すような導電パスができてしまう。従って、額縁配線形成領域11fを不活化しない場合、導電パスが形成されないように、例えば図5に示すように接続部18近傍に位置する導電性ポリマー膜は不活化しておく必要がある。
<絶縁層形成ステップにおける具体的処理の例>
以下、図6を参照して絶縁層形成ステップにおける具体的処理の例について説明する。図6は、本実施例に係る電子デバイスを生産する方法の絶縁層形成ステップ103内の各サブステップを示すフローチャートである。図6に示すように絶縁層形成ステップ103は、塗布サブステップS1031Aと、露光現像サブステップS1032Aとを含む。塗布サブステップでは、基板11上に一様に感光型絶縁材料(フォトレジスト)を塗布する(S1031A)。露光現像サブステップでは、感光型絶縁材料を露光及び現像して、ジャンパ用絶縁層15jと額縁配線用絶縁層15fとを形成する(S1032A)。感光型絶縁材料は、硬化前は液状の材料である。
このように本実施例の電子デバイスを生産する方法によれば、絶縁層形成ステップにおいて額縁配線用絶縁層15fを導電性ポリマー膜12上に形成し、額縁配線形成ステップにおいて、額縁配線用絶縁層15f上に額縁配線17を形成したため、隣接する額縁配線の線路間隔を小さくしても、従来と同様に線路間の抵抗値を十分に高く保つことができる。さらに、本実施例の電子デバイスを生産する方法によれば、絶縁層形成ステップにおいて従来から必要であったジャンパ用絶縁層15jと新たに必要となった額縁配線用絶縁層15fを、同一工程かつ同一の材料で形成するため、余分な工程および余分なコストを要することがない。また、上述した塗布サブステップS1031Aと露光現像サブステップS1032Aにより、高い寸法精度、高い解像度、かつフラットな層表面を有する絶縁層を形成することができ、その後のジャンパ配線の形成が容易となる。高い解像度とは、層の稜線を直線形状で形成したい場合に、層の稜線が波打った形になりにくいことを意味する。
なお、以上に述べた実施例1においては、ジャンパ配線形成ステップ(S104)の後に額縁配線形成ステップ(S105)が実行されることとしたが、この二つの工程の順序は逆であってもよい。すなわち、図2に示されるフローチャートのS104とS105の二つのステップの順序を入れ替え、絶縁層形成ステップS103に後続して額縁配線形成ステップが実行され、その後にジャンパ配線形成ステップが実行されてもよい。
[変形例1]
以下、図7、図8を参照して実施例1の変形例1に係る電子デバイスを生産する方法について説明する。図7は、本変形例に係る電子デバイスを生産する方法の各ステップの実施結果の例について示す図であって、図7Aは成膜ステップ、図7Bは不活化ステップ、図7Cは絶縁層形成ステップ、図7DEは配線形成ステップの実施結果の例を示す図である。図8は、本変形例に係る電子デバイスを生産する方法の各ステップを示すフローチャートである。図7DE、図8のステップS204に示すように、本変形例では、実施例1のジャンパ配線形成ステップ(S104)、額縁配線形成ステップ(S105)を同一工程である配線形成ステップ(S204)で行う。つまり、本変形例においては、配線形成ステップ(S204)において、ジャンパ用絶縁層15j上に導体線路からなるジャンパ配線16と、額縁配線用絶縁層15f上に導体線路からなる額縁配線17とが一度に形成される。この場合、ジャンパ配線16と額縁配線17とは同一の材料で構成される。
本変形例の電子デバイスを生産する方法によれば、実施例1の効果に加え、電子デバイスを生産するために必要な工程をさらに減らすことができる。
[変形例2]
以下、図9を参照して実施例1の変形例2に係る電子デバイスを生産する方法について説明する。図9は、本変形例に係る電子デバイスを生産する方法の絶縁層形成ステップS103B内の各サブステップを示すフローチャートである。図9に示すように、本変形例の絶縁層形成ステップ103Bは、印刷サブステップS1031Bと、硬化サブステップS1032Bとを含む。印刷サブステップでは、基板11上に絶縁材料で、ジャンパ用絶縁層15jと額縁配線用絶縁層15fのパターンを印刷する(S1031B)。絶縁材料として、感光型絶縁材料、または熱硬化型絶縁材料を用いることができる。硬化サブステップでは、印刷されたパターンを硬化する(S1032B)。
本変形例の電子デバイスを生産する方法によれば、印刷及び硬化により絶縁層15を形成するため、実施例1の効果に加え、アルカリ性の現像液などを用いる必要がなく、電極部の腐食や劣化が起こりにくくなる。
1 キャリアフィルム
2 膜パターン
3 導電性ポリマーフィルム
4 導電パターン
10 電子デバイス
11 基板
11j ジャンパ配線形成領域
11f 額縁配線形成領域
12 導電性ポリマー膜
13 絶縁部
14 電極部
14x x方向電極
14y y方向電極
15 絶縁層
15j ジャンパ用絶縁層
15f 額縁配線用絶縁層
16 ジャンパ配線
17 額縁配線
18 接続部

Claims (9)

  1. 基板上に一様に導電性ポリマー膜を成膜する成膜ステップと、
    前記導電性ポリマー膜の所定の領域を不活化して絶縁部と複数の電極部とを形成する不活化ステップと、
    前記基板上のジャンパ配線形成領域にジャンパ用絶縁層を、前記基板上の額縁配線形成領域に額縁配線用絶縁層を、同一工程かつ同一の材料で、前記導電性ポリマー膜上に形成する絶縁層形成ステップと、
    前記ジャンパ用絶縁層上に導体線路からなるジャンパ配線を形成するジャンパ配線形成ステップと、
    前記額縁配線用絶縁層上に導体線路からなる額縁配線を形成する額縁配線形成ステップと、
    を含む電子デバイスを生産する方法。
  2. 前記ジャンパ配線形成ステップと前記額縁配線形成ステップとが同一工程で実行される
    請求項1に記載の電子デバイスを生産する方法。
  3. 前記不活化ステップにおいて、
    前記所定の領域の不活化と同一工程において、前記額縁配線形成領域が不活化される
    請求項1または2に記載の電子デバイスを生産する方法。
  4. 前記絶縁層形成ステップは、
    前記基板上に一様に感光型絶縁材料を塗布する塗布サブステップと、
    前記感光型絶縁材料を露光及び現像して、前記ジャンパ用絶縁層と前記額縁配線用絶縁層とを形成する露光現像サブステップと、
    を含む
    請求項1から3の何れかに記載の電子デバイスを生産する方法。
  5. 前記絶縁層形成ステップは、
    前記基板上に絶縁材料で、前記ジャンパ用絶縁層と前記額縁配線用絶縁層のパターンを印刷する印刷サブステップと、
    前記印刷されたパターンを硬化する硬化サブステップと、
    を含む
    請求項1から3の何れかに記載の電子デバイスを生産する方法。
  6. 前記導電性ポリマー膜は、ポリ−3,4−エチレンジオキシチオフェンを含む
    請求項1から5のいずれかに記載の電子デバイスを生産する方法。
  7. 基板と、
    前記基板上に一様に成膜された導電性ポリマー膜と、
    前記導電性ポリマー膜の所定の領域を不活化して形成された絶縁部および複数の電極部と、
    前記基板上のジャンパ配線形成領域であって前記導電性ポリマー膜上に形成されたジャンパ用絶縁層と、
    前記基板上の額縁配線形成領域であって前記導電性ポリマー膜上に、前記ジャンパ用絶縁層と同一の材料で形成された額縁配線用絶縁層と、
    前記ジャンパ用絶縁層上に形成された導体線路からなるジャンパ配線と、
    前記額縁配線用絶縁層上に形成された導体線路からなる額縁配線と、
    を含む電子デバイス。
  8. 前記導電性ポリマー膜の前記額縁配線形成領域が不活化された
    請求項7に記載の電子デバイス。
  9. 前記導電性ポリマー膜は、ポリ−3,4−エチレンジオキシチオフェンを含む
    請求項7または8に記載の電子デバイス。
JP2014000893A 2014-01-07 2014-01-07 電子デバイスを生産する方法、電子デバイス Expired - Fee Related JP5925814B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014000893A JP5925814B2 (ja) 2014-01-07 2014-01-07 電子デバイスを生産する方法、電子デバイス
PCT/JP2014/084062 WO2015104996A1 (ja) 2014-01-07 2014-12-24 電子デバイスを生産する方法、電子デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014000893A JP5925814B2 (ja) 2014-01-07 2014-01-07 電子デバイスを生産する方法、電子デバイス

Publications (2)

Publication Number Publication Date
JP2015130392A JP2015130392A (ja) 2015-07-16
JP5925814B2 true JP5925814B2 (ja) 2016-05-25

Family

ID=53523833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014000893A Expired - Fee Related JP5925814B2 (ja) 2014-01-07 2014-01-07 電子デバイスを生産する方法、電子デバイス

Country Status (2)

Country Link
JP (1) JP5925814B2 (ja)
WO (1) WO2015104996A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5913777B2 (ja) * 2009-08-31 2016-04-27 富士通株式会社 導電パターン形成方法及び導電パターン形成装置
JP5462113B2 (ja) * 2010-09-01 2014-04-02 尾池工業株式会社 回路パターンを有する電極体およびその製造方法
CN102955628B (zh) * 2011-08-26 2015-12-09 宸鸿科技(厦门)有限公司 触控面板的制造方法
CN103186271B (zh) * 2011-12-29 2016-08-10 宸鸿科技(厦门)有限公司 触控面板及其制作方法

Also Published As

Publication number Publication date
JP2015130392A (ja) 2015-07-16
WO2015104996A1 (ja) 2015-07-16

Similar Documents

Publication Publication Date Title
CN105579932B (zh) 静电电容方式触摸面板用电极片
KR102052165B1 (ko) 터치스크린 패널의 제조방법
CN102361542B (zh) 具台阶的印刷电路板制作工艺
JP3186652U (ja) 導電薄膜及びこの導電薄膜を含むタッチパネル
CN107146770B (zh) 一种阵列基板的制备方法、阵列基板和显示装置
US8507183B2 (en) Method of manufacturing a coordinate detector
CN108271417B (zh) 触控基板、触控面板、触控显示装置、掩模板、制造方法
US20170060303A1 (en) Method for manufacturing touch panel, touch panel and touch display device
WO2015074319A1 (zh) 一种彩膜基板、其制作方法、内嵌式触摸屏及显示装置
CN106471451B (zh) 光透导电材料
JP2013225649A (ja) 非金属導電層をパターン化する方法
TW201504069A (zh) 製造用於高解析度印刷的柔版印刷板的方法
JP2014016935A (ja) フィルム状静電容量型タッチパネルの製造方法
KR101075428B1 (ko) 터치패널용 전극 형성 방법
KR20130033888A (ko) 터치 패널의 제조 방법
CN103605448A (zh) 一种菲林结构电容式触摸屏感应器线路图的一体成型制作方法及其制成的产品
US10459586B2 (en) Touch sensor and method of manufacturing the same
JP5925814B2 (ja) 電子デバイスを生産する方法、電子デバイス
CN103384450B (zh) 一种具有图案化导电层的电路板的制备方法
CN105183202B (zh) 触控模块及其制造方法
KR101368994B1 (ko) 터치 패널용 패드의 제조 방법
WO2012008204A1 (ja) 導電膜パターンの形成方法
KR20150132689A (ko) 단일층 터치패널 및 그 제조방법
CN104571672B (zh) 一种触摸屏及其制作方法
KR20140022501A (ko) 터치 스크린 패널의 전극 형성방법 및 그러한 방법으로 형성된 전극을 갖는 터치 스크린 패널

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160420

R150 Certificate of patent or registration of utility model

Ref document number: 5925814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees