JP5895861B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5895861B2
JP5895861B2 JP2013015620A JP2013015620A JP5895861B2 JP 5895861 B2 JP5895861 B2 JP 5895861B2 JP 2013015620 A JP2013015620 A JP 2013015620A JP 2013015620 A JP2013015620 A JP 2013015620A JP 5895861 B2 JP5895861 B2 JP 5895861B2
Authority
JP
Japan
Prior art keywords
lead frame
region
wire
heater plate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013015620A
Other languages
English (en)
Other versions
JP2014146751A (ja
Inventor
嵩修 末吉
嵩修 末吉
勇二 梅崎
勇二 梅崎
近藤 聡
聡 近藤
核 岩澤
核 岩澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013015620A priority Critical patent/JP5895861B2/ja
Publication of JP2014146751A publication Critical patent/JP2014146751A/ja
Application granted granted Critical
Publication of JP5895861B2 publication Critical patent/JP5895861B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、スイッチング素子とそれを駆動する駆動素子をリードフレームにダイボンドし、駆動素子にワイヤをボンディングする半導体装置の製造方法に関する。
ワイヤボンド工程において、ワイヤボンド性の安定化のため、ワイヤボンドされるチップとリードフレームをヒータープレート上で加熱する。そして、ワイヤとして金線を用いる場合、金自体は酸化し難いため、空気中でボンディングを行う。このため、JAMなどで半導体装置がワイヤボンド装置上に停滞した際に、リードフレームの裏面が過熱されて酸化される場合があった。これに対して、リードフレームの裏面に不活性ガスを吹き付けて、リードフレームの裏面の酸化を防止する従来技術が提案されている(例えば、特許文献1参照)。
特開平11−026493号公報
従来技術では、ワイヤボンドを行う部分においてリードフレームの裏面を冷却する。しかし、駆動素子をダイボンドした部分にワイヤボンドを行う場合、ワイヤボンド性の安定化のため、その部分を加熱する必要がある。従って、駆動素子のワイヤボンドには従来技術を適用できない。
また、駆動素子をダイボンドした部分を加熱する際にスイッチング素子をダイボンドした部分も加熱され、リードフレームの裏面が酸化される。スイッチング素子をダイボンドした部分においてリードフレームの裏面に絶縁シートが貼り付けられるが、酸化膜が密着力を低下させてしまう。この結果、半導体装置の動作時に熱が十分に放熱されなくなる。
本発明は、上述のような課題を解決するためになされたもので、その目的はワイヤボンド性を安定化させ、かつ放熱性を向上させることができる半導体装置の製造方法を得るものである。
本発明に係る半導体装置の製造方法は、スイッチング素子をリードフレームの第1の領域にダイボンドし、前記スイッチング素子を駆動する駆動素子を前記リードフレームの第2の領域にダイボンドする工程と、前記リードフレームをヒータープレート上に載せて、前記リードフレームの前記第2の領域と前記駆動素子を加熱しながら、前記駆動素子にワイヤをボンディングする工程と、前記駆動素子に前記ワイヤをボンディングした後に、前記リードフレームの前記第1の領域の裏面に絶縁シートを貼り付ける工程とを備え、前記リードフレームを前記ヒータープレート上に載せる際に、前記ヒータープレートの上面に設けられた凹部の上に前記リードフレームの前記第1の領域を配置し、前記ヒータープレートの前記凹部にパイプを配置し、前記パイプ内に冷却媒体を流動させて前記リードフレームの前記第1の領域を冷却し、前記パイプの孔から前記冷却媒体を前記リードフレームの前記第1の領域の裏面に吹き付け、前記パイプの周囲にブロックを取り付け、前記ブロックと前記リードフレームとの間に環状の弾性部材を取り付け、前記ブロック、前記弾性部材、及び前記リードフレームの前記第1の領域で囲まれた空間内に前記冷却媒体を保持することを特徴とする。

本発明により、ワイヤボンド性を安定化させ、かつ放熱性を向上させることができる。
本発明の実施の形態1に係る半導体装置の製造工程を示す平面図である。 本発明の実施の形態1に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態1に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態2に係るボンディング装置を示す平面図である。 本発明の実施の形態2に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態3に係る酸化抑制部を示す平面図である。 本発明の実施の形態3に係る酸化抑制部を示す断面図である。
本発明の実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、本発明の実施の形態1に係る半導体装置の製造工程を示す平面図である。図2及び図3は、本発明の実施の形態1に係る半導体装置の製造工程を示す断面図である。
まず、図1及び図2に示すように、ボンディング装置として、熱源であるヒーターブロック1上に、製品毎に設計した中間治具であるヒータープレート2を機械的に取付け、その上方にキャピラリ3を配置する。
スイッチング素子4をリードフレーム5の第1の領域5aにダイボンドし、スイッチング素子4を駆動する駆動素子6をリードフレーム5の第2の領域5bにダイボンドする。駆動素子6をリードフレーム5の出力端子5cにAlワイヤ7で接続する。このリードフレーム5をヒータープレート2上に載せる。この際に、ヒータープレート2の上面に設けられた凹部8の上にリードフレーム5の第1の領域5aを配置する。
リードフレーム5の第2の領域5bと駆動素子6を195〜240℃まで加熱しながら、キャピラリ3により駆動素子6にAuワイヤ9をボンディングし、駆動素子6をリードフレーム5の入力端子5dにAuワイヤ9で接続する。
次に、図3に示すようにリードフレーム5の第1の領域5aの裏面に樹脂からなる絶縁シート10を貼り付ける。その後に、スイッチング素子4、駆動素子6、Alワイヤ7、Auワイヤ9を樹脂11で封止する。
本実施の形態では、リードフレーム5をヒータープレート2上に載せてリードフレーム5の第2の領域5bと駆動素子6を加熱しながら駆動素子6にAuワイヤ9をボンディングするため、駆動素子6に対するワイヤボンド性を安定化させることができる。なお、ワイヤボンド性を安定化させるためには、リードフレーム5の第1の領域5aとスイッチング素子4の加熱は不要である。
また、ヒータープレート2の凹部8の上にリードフレーム5の第1の領域5aを配置するため、リードフレーム5の第1の領域5aがヒータープレート2に接触しない。従って、リードフレーム5の第1の領域5aの裏面が過熱により酸化されるのを防ぐことができる。これにより、リードフレーム5の第1の領域5aと絶縁シート10との密着性を向上できるため、放熱性を向上させることができる。なお、リードフレーム5の第2の領域5bの酸化は問題にはならないので、第1の領域5aの酸化を防ぐだけでよい。
また、従来は、リードフレームの酸化程度を目視検査で酸化状態の限度見本により良品・不良品を選別し、次工程に阻害をもたらす不良品をリジェクトしていた。これに対して、本実施の形態では、酸化状態の外観目視検査を省くことができるため、人件費を省くことができ、製品原価を低減することができる。
また、半導体装置の品種毎にヒータープレート2を取り替えればよく、品種毎に高価なワイヤボンド装置を使い分ける必要はない。従って、新製品開発時のコストを低減することができる。さらに、ヒータープレート2の作成は約2週間程度で済むため、開発速度を向上することもできる。
また、ヒーターブロック1の材料としてセラミック等の耐熱性の材料を用いれば、ヒーターブロック1からリードフレーム5への放射熱伝導を抑制することができる。また、駆動素子6にワイヤをボンディングすることに限らず、駆動素子6に加熱接合を行うプロセスにも本発明を適用することができる。
実施の形態2.
図4は、本発明の実施の形態2に係るボンディング装置を示す平面図である。ヒータープレート2の凹部8に、酸化抑制部としてパイプ12を配置している。パイプ12の周囲にブロック13を取り付けている。ブロック13の材料はセラミック等であるが、熱伝導率が高いカーボンでもよい。
図5は、本発明の実施の形態2に係る半導体装置の製造工程を示す断面図である。パイプ12内に冷却媒体14を流動させてリードフレーム5の第1の領域5aを冷却する。さらに、冷却媒体14として窒素ガスを用いた場合、JAM停滞時などの必要時にパイプ12の孔から冷却媒体14をリードフレーム5の第1の領域5aの裏面に吹き付ける。これにより、効率的にリードフレーム5の第1の領域5aを冷却することができる。
また、冷却媒体14として窒素ガスを用いれば酸化抑制部の構成を簡略化できる。冷却媒体として純水を用いれば、リードフレーム5の第1の領域5aを更に効率的に冷却することができる。
なお、パイプ12をユニット化して必要に応じて取外しを行うことで、多品種に対応可能な汎用性を持たせることができる。
実施の形態3.
図6は、本発明の実施の形態3に係る酸化抑制部を示す平面図である。図7は、本発明の実施の形態3に係る酸化抑制部を示す断面図である。ブロック13とリードフレーム5との間に環状のシリコンゴム15を取り付けている。そして、ブロック13、シリコンゴム15、及びリードフレーム5の第1の領域5aで囲まれた空間内に冷却媒体14を保持する。
これにより、固いブロック13とリードフレーム5との直接的な接触を防ぐことができるため、リードフレーム5の裏面への傷を防止することができる。また、ブロック13、シリコンゴム15、及びリードフレーム5の第1の領域5aで囲まれた空間内に冷却媒体14を保持することにより、更に酸化抑制の効果を向上させることができる。
なお、スイッチング素子4は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された素子は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された素子を用いることで、この素子を組み込んだ半導体装置も小型化できる。また、素子の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体装置を更に小型化できる。また、素子の電力損失が低く高効率であるため、半導体装置を高効率化できる。
2 ヒータープレート、4 スイッチング素子、5 リードフレーム、5a 第1の領域、5b 第2の領域、6 駆動素子、8 凹部、9 Auワイヤ(ワイヤ)、10 絶縁シート、12 パイプ、13 ブロック、15 シリコンゴム(弾性部材)

Claims (1)

  1. スイッチング素子をリードフレームの第1の領域にダイボンドし、前記スイッチング素子を駆動する駆動素子を前記リードフレームの第2の領域にダイボンドする工程と、
    前記リードフレームをヒータープレート上に載せて、前記リードフレームの前記第2の領域と前記駆動素子を加熱しながら、前記駆動素子にワイヤをボンディングする工程と、
    前記駆動素子に前記ワイヤをボンディングした後に、前記リードフレームの前記第1の領域の裏面に絶縁シートを貼り付ける工程とを備え、
    前記リードフレームを前記ヒータープレート上に載せる際に、前記ヒータープレートの上面に設けられた凹部の上に前記リードフレームの前記第1の領域を配置し、
    前記ヒータープレートの前記凹部にパイプを配置し、前記パイプ内に冷却媒体を流動させて前記リードフレームの前記第1の領域を冷却し、
    前記パイプの孔から前記冷却媒体を前記リードフレームの前記第1の領域の裏面に吹き付け、
    前記パイプの周囲にブロックを取り付け、
    前記ブロックと前記リードフレームとの間に環状の弾性部材を取り付け、
    前記ブロック、前記弾性部材、及び前記リードフレームの前記第1の領域で囲まれた空間内に前記冷却媒体を保持することを特徴とする半導体装置の製造方法。
JP2013015620A 2013-01-30 2013-01-30 半導体装置の製造方法 Active JP5895861B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013015620A JP5895861B2 (ja) 2013-01-30 2013-01-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013015620A JP5895861B2 (ja) 2013-01-30 2013-01-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014146751A JP2014146751A (ja) 2014-08-14
JP5895861B2 true JP5895861B2 (ja) 2016-03-30

Family

ID=51426747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013015620A Active JP5895861B2 (ja) 2013-01-30 2013-01-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5895861B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2937954B2 (ja) * 1997-07-03 1999-08-23 山形日本電気株式会社 ワイヤボンディング装置
JP2944585B2 (ja) * 1997-08-28 1999-09-06 九州日本電気株式会社 ワイヤボンディング方法及びワイヤボンディング用ヒータープレート
JP5062005B2 (ja) * 2008-04-03 2012-10-31 三菱電機株式会社 電力半導体装置

Also Published As

Publication number Publication date
JP2014146751A (ja) 2014-08-14

Similar Documents

Publication Publication Date Title
US10559538B2 (en) Power module
JP5804203B2 (ja) 半導体装置およびその製造方法
JP6433590B2 (ja) 電力用半導体装置の製造方法および電力用半導体装置
US20240079384A1 (en) Semiconductor package and semiconductor device
JP6366723B2 (ja) 半導体装置およびその製造方法
JP5657145B2 (ja) 半導体装置
JP6192561B2 (ja) 電力用半導体装置
JP6643481B2 (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP6091443B2 (ja) 半導体モジュール
JP6860334B2 (ja) 半導体装置
WO2014185223A1 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP5368357B2 (ja) 電極部材およびこれを用いた半導体装置
JP6436247B2 (ja) 半導体装置及びその製造方法
JP5895861B2 (ja) 半導体装置の製造方法
JP5479667B2 (ja) 半導体パワーモジュール
JP5840102B2 (ja) 電力用半導体装置
JP2016086003A (ja) パワー半導体装置の製造方法
US9355999B2 (en) Semiconductor device
JP2011100855A (ja) 電力用半導体装置
JP7561677B2 (ja) 電力半導体装置、電力半導体装置の製造方法及び電力変換装置
WO2023175861A1 (ja) 半導体装置
JP7570298B2 (ja) 半導体装置
JP2016139658A (ja) 半導体装置
JP2015167171A (ja) 半導体装置
JP5811718B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160215

R150 Certificate of patent or registration of utility model

Ref document number: 5895861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250