JP5895565B2 - Icカード、及びプログラム - Google Patents

Icカード、及びプログラム Download PDF

Info

Publication number
JP5895565B2
JP5895565B2 JP2012022078A JP2012022078A JP5895565B2 JP 5895565 B2 JP5895565 B2 JP 5895565B2 JP 2012022078 A JP2012022078 A JP 2012022078A JP 2012022078 A JP2012022078 A JP 2012022078A JP 5895565 B2 JP5895565 B2 JP 5895565B2
Authority
JP
Japan
Prior art keywords
file
area
data storage
storage area
file data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012022078A
Other languages
English (en)
Other versions
JP2013161222A (ja
Inventor
歩 小林
歩 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2012022078A priority Critical patent/JP5895565B2/ja
Publication of JP2013161222A publication Critical patent/JP2013161222A/ja
Application granted granted Critical
Publication of JP5895565B2 publication Critical patent/JP5895565B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Read Only Memory (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

本発明は、ICカードに備えられる不揮発性メモリへのデータ書き込み技術に関する。
従来から、ICカードに備えられる不揮発性メモリとして、フラッシュメモリが知られている。フラッシュメモリでは、一般的に、データの上書き動作が行えないため、当該動作を行うためには、書き換えないデータを別に保持しておき、ページ単位(読み書きを行う最小単位であり、例えば128バイト、256バイト、または512バイト)でデータを消去してから書き込み処理を行うことにより実現している。しかしながら、ICカードにおけるフラッシュメモリでは、最大容量に比べて最小単位が大きく、その結果、データを格納する場合に利用効率が良くないという問題がある。
一方、あるページのファイルデータ格納領域に、あるデータが格納されていたとき、該データに対して書き換え処理(消去+書き込み処理)を実行すると、ページ内のデータレイアウトに関わらず、ページ単位に電圧がかかるため、フラッシュメモリの磨耗についても、ページ単位となるという特性がある。一般的に、フラッシュメモリの書き換え耐久はおよそ10万回であるが、上記方法でファイルのデータを格納した場合、1ファイルあたりの耐久性は、「ページの耐久性能/ファイル数」となる。フラッシュメモリの磨耗を軽減する方法に関し、特許文献1には、同一箇所へのアクセス集中が起こらないよう、使用記憶領域のローテーションを行う技術が開示されている。
特開平5−151097号公報
しかしながら、上記のように磨耗を軽減する方法はメモリを余分に使用するため、ますますフラッシュメモリの利用効率を低下させてしまうという問題がある。
そこで、本発明は、フラッシュメモリ等の不揮発性メモリの磨耗度を軽減させつつ、メモリの利用効率をより効率良く高めることが可能なICカード、及びプログラムを提供することを目的とする。
上記課題を解決するために、請求項1に記載の発明は、不揮発性メモリと、前記不揮発性メモリに所定サイズのページごとに設けられたファイルデータ格納領域にページ単位でファイルのデータの読み書きを行うコントローラと、を備えるICカードであって、前記不揮発性メモリには、1つの前記ファイルデータ格納領域が複数に分割された領域として管理する管理情報が記憶され、複数の前記ファイルデータ格納領域には、第1の分割数で分割された領域として管理される第1のファイルデータ格納領域と、第1の分割数より大きい第2の分割数で分割された領域として管理される第2のファイルデータ格納領域と、が含まれ、前記コントローラは、前記管理情報に基づいて、互いに異なる複数のファイルのうち、第1の書き換え頻度のファイルのデータを前記第1のファイルデータ格納領域に書き込み、前記第1の書き換え頻度より低い第2の書き換え頻度のファイルのデータを前記第2のファイルデータ格納領域に書き込むことを特徴とする。
請求項2に記載の発明は、請求項1に記載のICカードにおいて、前記コントローラは、前記管理情報に基づいて、1つの前記ファイルデータ格納領域に、互いに異なる複数のファイルのデータを書き込むことを特徴とする。
請求項に記載のプログラムの発明は、請求項1に記載のICカードに備えられる前記コントローラを、前記管理情報に基づいて、1つの前記ファイルデータ格納領域に、互いに異なる複数のファイルのデータを書き込むように機能させることを特徴とする。
本発明によれば、不揮発性メモリ上において分割数が異なる少なくとも2つ以上のファイルデータ格納領域を設定するように構成したので、不揮発性メモリの磨耗度を軽減させつつ、メモリの利用効率をより効率良く高めることができる。
ICカード1の概要構成例を示す図である。 (A)は、ページ内のデータレイアウトの一例を示す図であり、(B)は、フラッシュメモリ13におけるメモリマップの一例を示す図である。 管理情報の内容の一例を示す図である。 (A)は、ICチップ1aのCPU11における管理情報設定処理の一例を示すフローチャートであり、(B)は、ICチップ1aのCPU11における管理情報を用いた書き込み処理の一例を示すフローチャートである。 書き換え頻度の高いファイルA,Bが、網目の粗い領域Area(1)に格納され、書き換え頻度の低いファイルC,Dが、網目の細かい領域Area(2)に格納された場合の例を示す概念図である。
以下、図面を参照して本発明の実施形態について詳細に説明する。
先ず、図1を参照して、本実施形態に係るICカードについて説明する。図1は、ICカード1の概要構成例を示す図である。なお、ICカード1は、キャッシュカード、クレジットカード、社員カード等として使用される。或いは、ICカード1は、スマートフォンや携帯電話機等に組み込まれる。
図1に示すように、ICカード1には、ICチップ1aが搭載されている。ICチップ1aは、CPU(Central Processing Unit)11、RAM(Random Access Memory)12、フラッシュメモリ13、及びI/O回路14を備えて構成される。
CPU11は、各種プログラムを実行するコントローラであり、プログラムにしたがって各種処理を実行する。RAM12は、データを一時的に記憶する作業用メモリである。I/O回路14は、図示しないリーダライタ装置等とのインターフェイスを担う。I/O回路14には、例えばISO/IEC7816によって定められたC1〜C8の8個の端子が設けられている。例えば、C1端子は電源端子、C2端子はリセット端子、C3端子はクロック端子、C5端子はグランド端子、C7端子はリーダライタ装置とのデータ通信を行う端子である。
フラッシュメモリ13は、プログラムやファイルのデータを格納する不揮発性メモリである。なお、フラッシュメモリ13の代わりにEEPROM(Electrically Erasable Programmable Read-Only Memory)であっても構わない。CPU11からフラッシュメモリ13へのアクセスはページ単位で行われるように構成されている。例えばCPU11のページレジスタに入力されたデータが一度に、ページに対応するメモリセルに書き込まれる。ページサイズ(1ページあたりのデータ容量)は、例えば128バイト、256バイト、または512バイトである(例えば、各ページのページサイズは同一)。
図2(A)は、ページ内のデータレイアウトの一例を示す図である。1つのページには、図2(A)に示すように、ファイルデータ格納領域Rx、及びページ管理情報格納領域Ryが設けられる。ここで、ファイルデータ格納領域Rxには、ファイルの実データが格納される。ページ管理情報格納領域Ryには、ページを管理するためのページ管理情報やページに対するCRC(Cyclic Redundancy Check)等が格納される。このようなデータレイアウトは、フラッシュメモリの製造者側でハード的に構成されており、CPU11は、ページごとに設けられたファイルデータ格納領域Rxにページ単位でファイルのデータの読み書きを行うようになっている。また、従来技術では、1つのファイルデータ格納領域(つまり、1ページあたりのファイルデータ格納領域)には、1つのファイルのデータが書き込まれる(言い換えれば、1つのファイルデータ格納領域に2以上のファイルのデータが書き込まれない)ようになっていたが、この場合、メモリの利用効率が低い(つまり、1つのファイルのデータが格納されたファイルデータ格納領域に未だ空き領域があるのに、2つめのファイルのデータは書き込まれないため)。
本実施形態では、1つのファイルデータ格納領域Rxが複数に分割された領域として管理する管理情報をフラッシュメモリ13に記憶させることで、1つのファイルデータ格納領域Rxに2以上のファイルのデータを書き込むことが可能となっている。この管理情報がCPU11により参照されることで、ファイルのデータ書き込み時、ファイルデータ格納領域Rxを、例えば2の乗数分の1に等分割した網目状にファイルのデータがアラインされて管理される。また、複数のファイルデータ格納領域Rxの中には、第1の分割数で分割された領域として管理される第1のファイルデータ格納領域と、第1の分割数より大きい第2の分割数で分割された領域として管理される第2のファイルデータ格納領域と、が少なくとも含まれるように構成される。言い換えれば、メモリ上において分割数が異なる少なくとも2つ以上のファイルデータ格納領域(例えば、網目が粗い(分割数が小さい)ファイルデータ格納領域と、網目が細かい(分割数が大きい)ファイルデータ格納領域)を設定することができる。ここで、網目が粗い領域は、1ページ内に格納できるファイル数が少ないため、1ファイルあたりの耐久性は高くなる(1ページあたりの磨耗度が軽減される)が、メモリの利用効率は低くなる。一方、網目が細かい領域は、1ページ内に格納できるファイル数が多くなるため、1ファイルあたりの耐久性は低くなる(1ページあたりの磨耗度が増える)が、メモリの利用効率は高くなる。このように、フラッシュメモリ13に、少なくとも網目が粗い領域と網目が細かい領域の双方を設定することで、磨耗度を軽減させつつ、メモリの利用効率をより効率良く高めることが可能となる。
図2(B)は、フラッシュメモリ13におけるメモリマップの一例を示す図である。図2(B)に示す例では、メモリマップ上、ファイルデータ格納領域Rxを網目の粒度別に1つ以上に区切ったページの集合をAreaという単位として扱っており、網目が粗い領域Area(1)と、網目が細かい領域Area(2)とが設定されている。さらに、図2(B)に示す領域Area(x)は、Area(2)より網目が細かい領域として設定されるように構成してもよい。また、図2(B)に示すように、管理情報は、各ページにより使用される領域とは別の領域に格納される。
図3は、図2(B)に示す管理情報の内容の一例を示す図である。図3に示す管理情報では、各Areaの先頭アドレス、各Areaの網目とする分割数(ファイルデータ格納領域の分割数)、及び各AreaのRFU(各Area別の書き込み保証機能の有無)等(設定値)が設定される。これらの設定値は、例えば、ICカードの発行時、製造者だけが使用できる「製造者コマンド」で管理情報に設定される。
次に、図4を参照して、本実施形態に係るICチップ1aのCPU11における管理情報の設定処理、及び管理情報を用いた書き込み処理について説明する。図4(A)は、ICチップ1aのCPU11における管理情報設定処理の一例を示すフローチャートである。図4(B)は、ICチップ1aのCPU11における管理情報を用いた書き込み処理の一例を示すフローチャートである。
図4(A)に示す処理は、リーダライタ装置等からI/O回路14を介して管理情報設定コマンドが受信された場合に開始される。管理情報設定コマンドは、管理情報を設定するためのコマンドである。管理情報設定コマンドには、管理情報が格納されるアドレス(フラッシュメモリ13のアドレス)、各Areaの先頭アドレス、各Areaの網目とする分割数、及び各AreaのRFUが付加される。図4(A)に示すステップS1では、CPU11は、管理情報が格納されるアドレス(フラッシュメモリ13のアドレス)、各Areaの先頭アドレス、各Areaの網目とする分割数、及び各AreaのRFUを、管理情報設定コマンドから取得する。次いで、CPU11は、取得したアドレスに、取得した各Areaの先頭アドレス、各Areaの網目とする分割数、及び各AreaのRFUを書き込む(ステップS2)。これにより、管理情報に、各Areaの先頭アドレス、各Areaの網目とする分割数、及び各AreaのRFUが設定されることになる。
次に、図4(B)に示す処理は、上記管理情報の設定後、リーダライタ装置等からI/O回路14を介して書き込みコマンドが受信された場合に開始される。書き込みコマンドは、ファイルのデータを書き込むためのコマンドである。書き込みコマンドには、書き込み対象のファイルのデータ、ファイルID、ファイルサイズ、及びArea指定情報が付加される。Area指定情報は、ファイルのデータを書き込むAreaを指定するための情報である。例えば、Area指定情報は、ファイルの書き換え頻度情報であってもよい。書き換え頻度情報は、ファイルの書き換え頻度を示す情報であり、例えば、書き換え頻度は、数値で表され、数値が大きいほど頻度が高くなるように設定される。
ICカードでは、一般のPCにおけるファイルシステムとは異なり、読み出すだけのファイルや、書き換え頻度が低い(言い換えれば、耐久性要求が低い)ファイルが、例えば標準仕様上で定まっている。そのため、書き換え対象となるファイルの書き換え頻度を指定することができる。図4(B)に示すステップS11では、CPU11は、書き込み対象のファイルのデータ、ファイルID、ファイルサイズ、及びArea指定情報を、書き込みコマンドから取得する。次いで、CPU11は、取得したArea指定情報に基づいて、Area(Area(1),Area(2),Area(x)の何れか)を特定する(ステップS12)。なお、Area指定情報が書き換え頻度情報である場合において、CPU11は、取得した書き換え頻度情報に示される書き換え頻度が高い場合には、網目が粗い領域Area(1)を特定する。書き換え頻度が高い(言い換えれば、耐久性要求が高い)場合は、ページの磨耗が懸念されるため、ページ内のレイアウトを疎にする必要がある。従って、網目が粗い領域Area(1)が特定される。一方、CPU11は、取得した書き換え頻度情報に示される書き換え頻度が低い場合には、網目が細かい領域Area(2)を特定する。書き換え頻度が低い(言い換えれば、耐久性要求が低い)場合は、ページの磨耗はしにくいため、ページ内のレイアウトを密にしてメモリの利用効率を高めることが望ましい。従って、網目が細かい領域Area(2)が特定される。次いで、CPU11は、特定したAreaの先頭アドレス、該Areaの網目とする分割数、及び該AreaのRFUを管理情報から取得する(ステップS13)。次いで、CPU11は、上記特定したAreaの先頭アドレス及び該Areaの網目とする分割数と、上記取得したファイルID及びファイルサイズを基に、ファイルのデータを、上記特定したArea中のファイルデータ格納領域に書き込む(ステップS14)。
図5は、書き換え頻度の高いファイルA,B(第1の書き換え頻度のファイルの一例)が、網目の粗い領域Area(1)に格納され、書き換え頻度の低いファイルC,D(第1の書き換え頻度より低い第2の書き換え頻度のファイルの一例)が、網目の細かい領域Area(2)に格納された場合の例を示す概念図である。図5に示す例では、書き込み対象となったファイルは、互いに異なるファイルA〜Dの4つであり、ファイルAとファイルCのファイルサイズは同一とし、ファイルBとファイルDのファイルサイズは同一とする。なお、ファイルAとファイルCは、ICカードの標準仕様(例えばISO7816−4)で規定されたEF(elementary file)のうち、コマンドで読み書きできる1つのデータの集合であるファイル(Transparent structure:(EF-TR))である。一方、ファイルBとファイルDは、上記EFのうち、コマンドで読み書きできる1つのデータの集合が同一長のレコード(図5の例では、レコードrec1とレコードrec2の2つのレコード)単位となり、連なっているファイル(Linear structure with records of fixed size:(EF-LF))である。図5に示す例では、CPU11は、管理情報に基づいて、1つのファイルデータ格納領域Rxに、互いに異なる複数のファイル(例えばファイルAとファイルB(rec1))のデータを書き込むようになっている。また、図5に示す例では、CPU11は、管理情報に基づいて、互いに異なる複数のファイルのうち、書き換え頻度の高いファイルA,Bのデータを網目の粗い領域Area(1)に書き込み、書き換え頻度の低いファイルC,Dのデータを網目の細かい領域Area(2)に書き込むようになっている。また、図5に示す網目の粗い領域Area(1)では、ファイルBを格納するために、3つのページが利用されている一方、図5に示す網目の細かい領域Area(2)では、ファイルDを格納するために、2つのページが利用されている。このように、書き込み対象となるファイルが、磨耗軽減の必要があるファイル(書き換え耐久性が高いファイル)であれば、メモリを余分に使用するものの、網目が粗い領域Area(1)に格納する一方、書き込み対象となるファイルが、磨耗軽減の必要がないファイル(書き換え耐久性が低いファイル)であれば、網目が細かい領域Area(2)に格納することで利用効率を高めることができる。
以上説明したように、上記実施形態によれば、1つのファイルデータ格納領域が複数に分割された領域として管理する管理情報をフラッシュメモリ13に記憶させ、この管理情報により、メモリ上において分割数が異なる少なくとも2つ以上のファイルデータ格納領域(例えば、網目が粗いファイルデータ格納領域と、網目が細かいファイルデータ格納領域)を設定するように構成したので、書き込み対象となるファイルの書き換え頻度(言い換えれば、書き換え耐久性)に応じて格納させるファイルデータ格納領域を使い分けることが可能となり、その結果、フラッシュメモリ13の磨耗度を軽減させつつ、メモリの利用効率をより効率良く高めることができる。
また、上述したように、ファイルデータ格納領域を2の乗数で等分割する構成によれば、2進数を扱っているため、CPU11の負荷を軽減(つまり、CPU計算が楽になる)することができる。
更に、ファイルデータ格納領域を等分割する構成によれば、CPU11は、ある特定のファイルを見つけるときに、「検索」ではなく「計算」で求めることが可能となる。CPU11が、例えば250個のレコードを持つファイルの、250番目のレコードを見つける処理を仮定すると、仮に、ファイルデータ格納領域が等分割ではなくランダムになっていた場合、レコードもランダムに配置されるため、各レコードのアドレス(番地)をメモリのどこかに記憶しておいて、その番地を辿ることによって、250番目のレコードの位置を見つけることになる。このような処理は「検索」であるが、最大で250回繰り返し処理を行うこととなる。また、2番目のレコードと250番目のレコードでは、繰り返し回数が異なる。
一方、ファイルデータ格納領域を等分割する構成によれば、CPU11は、ある規則によって等分割された位置にレコードが配置されていると分かれば、例えば、以下のような式により計算によって、迅速に、250番目のレコードの位置を見つけることができる。
「250番目のアト゛レス=250×(等分割された網目のサイス゛)+ファイルの先頭アト゛レス」
このように、仮に250番目のレコードでも、2番目のレコードでも、計算のコスト(負荷)は一律になる。
1 ICカード
1a ICチップ
11 CPU
12 RAM
13 フラッシュメモリ
14 I/O回路

Claims (3)

  1. 不揮発性メモリと、前記不揮発性メモリに所定サイズのページごとに設けられたファイルデータ格納領域にページ単位でファイルのデータの読み書きを行うコントローラと、を備えるICカードであって、
    前記不揮発性メモリには、1つの前記ファイルデータ格納領域が複数に分割された領域として管理する管理情報が記憶され、
    複数の前記ファイルデータ格納領域には、第1の分割数で分割された領域として管理される第1のファイルデータ格納領域と、第1の分割数より大きい第2の分割数で分割された領域として管理される第2のファイルデータ格納領域と、が含まれ
    前記コントローラは、前記管理情報に基づいて、互いに異なる複数のファイルのうち、第1の書き換え頻度のファイルのデータを前記第1のファイルデータ格納領域に書き込み、前記第1の書き換え頻度より低い第2の書き換え頻度のファイルのデータを前記第2のファイルデータ格納領域に書き込むことを特徴とするICカード。
  2. 前記コントローラは、前記管理情報に基づいて、1つの前記ファイルデータ格納領域に、互いに異なる複数のファイルのデータを書き込むことを特徴とする請求項1に記載のICカード。
  3. 請求項1に記載のICカードに備えられる前記コントローラを、
    ファイルのデータを書き込むように機能させることを特徴とするプログラム。
JP2012022078A 2012-02-03 2012-02-03 Icカード、及びプログラム Active JP5895565B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012022078A JP5895565B2 (ja) 2012-02-03 2012-02-03 Icカード、及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012022078A JP5895565B2 (ja) 2012-02-03 2012-02-03 Icカード、及びプログラム

Publications (2)

Publication Number Publication Date
JP2013161222A JP2013161222A (ja) 2013-08-19
JP5895565B2 true JP5895565B2 (ja) 2016-03-30

Family

ID=49173425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012022078A Active JP5895565B2 (ja) 2012-02-03 2012-02-03 Icカード、及びプログラム

Country Status (1)

Country Link
JP (1) JP5895565B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11086775B2 (en) 2014-12-11 2021-08-10 Toshiba Memory Corporation Information processing device, non-transitory computer readable recording medium, and information processing system
US9977734B2 (en) * 2014-12-11 2018-05-22 Toshiba Memory Corporation Information processing device, non-transitory computer readable recording medium, and information processing system
JP6403162B2 (ja) 2015-07-23 2018-10-10 東芝メモリ株式会社 メモリシステム
JP2017027388A (ja) * 2015-07-23 2017-02-02 株式会社東芝 メモリシステムおよび不揮発性メモリの制御方法
JP6649452B2 (ja) * 2018-10-22 2020-02-19 キオクシア株式会社 メモリシステムおよび不揮発性メモリの制御方法
JP6716757B2 (ja) * 2019-06-19 2020-07-01 キオクシア株式会社 メモリシステムおよび制御方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002007221A (ja) * 2000-06-26 2002-01-11 Matsushita Electric Ind Co Ltd フラッシュメモリの書込み保証回数の増加方法
JP2002163139A (ja) * 2000-11-22 2002-06-07 Sharp Corp データ管理装置およびそれを用いたデータ管理方法

Also Published As

Publication number Publication date
JP2013161222A (ja) 2013-08-19

Similar Documents

Publication Publication Date Title
JP5895565B2 (ja) Icカード、及びプログラム
US20020044486A1 (en) IC card with different page sizes to increase endurance
RU2607622C2 (ru) Запись данных в энергонезависимое запоминающее устройство смарт-карты
KR20040076589A (ko) 메모리 카드
US9235534B2 (en) Data protecting method, memory controller and memory storage apparatus
US20110093649A1 (en) Method for managing a plurality of blocks of a flash memory, and associated memory device and controller thereof
US20140156913A1 (en) Data processing method, memory controller and memory storage apparatus
CN109213448B (zh) 一种智能卡的擦写数据的方法、装置、设备及存储介质
CN103218300B (zh) 数据处理方法、存储器控制器与存储器储存装置
JP4703753B2 (ja) 情報処理装置、半導体記憶装置、及びプログラム
CN114610230B (zh) 一种基于单片机的闪存数据交换方法及终端
JP2019049876A (ja) 電子情報記憶媒体、icカード、電子情報記憶媒体によるテーブル管理方法及びテーブル管理プログラム
CN105930093B (zh) 数据储存设备及其操作方法
JP6769150B2 (ja) 電子情報記憶媒体、情報処理方法、及び情報処理プログラム
JP7278083B2 (ja) 半導体装置、制御方法、およびプログラム
JP7438432B1 (ja) 電子情報記憶媒体、icチップ、icカード、レコード書き込み方法、及びプログラム
JP7005934B2 (ja) 電子情報記憶媒体、icカード、データ送信方法、データ書き込み方法、データ送信プログラム及びデータ書き込みプログラム
CN112988037A (zh) 静态磨损均衡方法、终端和计算机可读存储介质
JP7322923B2 (ja) セキュアエレメント,トランザクション制御方法およびデバイス
JP5998767B2 (ja) Icカードシステムおよびicカード
CN108196790B (zh) 数据管理方法、存储设备及计算机可读存储介质
CN117577154A (zh) 闪存模拟电可擦除可编程只读存储器的方法及相关装置
JP2014115959A (ja) Icカード、データ消去処理方法、及びデータ消去処理プログラム
JP2022187935A (ja) セキュアエレメント,電子情報記憶媒体およびデータの更新方法
CN115359825A (zh) 基于nand flash的文件数据存取方法、装置、设备及存储介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160215

R150 Certificate of patent or registration of utility model

Ref document number: 5895565

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150