JP5884907B2 - 情報処理装置及び情報処理装置制御方法 - Google Patents

情報処理装置及び情報処理装置制御方法 Download PDF

Info

Publication number
JP5884907B2
JP5884907B2 JP2014521158A JP2014521158A JP5884907B2 JP 5884907 B2 JP5884907 B2 JP 5884907B2 JP 2014521158 A JP2014521158 A JP 2014521158A JP 2014521158 A JP2014521158 A JP 2014521158A JP 5884907 B2 JP5884907 B2 JP 5884907B2
Authority
JP
Japan
Prior art keywords
voltage
signal
oca
load
overcurrent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014521158A
Other languages
English (en)
Other versions
JPWO2013190670A1 (ja
Inventor
勇作 藤石
勇作 藤石
宏志 山木
宏志 山木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2013190670A1 publication Critical patent/JPWO2013190670A1/ja
Application granted granted Critical
Publication of JP5884907B2 publication Critical patent/JP5884907B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00Circuit arrangements for dc mains or dc distribution networks
    • H02J1/001Hot plugging or unplugging of load or power modules to or from power distribution networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)

Description

本発明は、情報処理装置及び情報処理装置制御方法に関する。
従来、サーバなどの情報処理装置の電源ユニットであるPower Supply Unit(PSU)には、過電圧保護回路、低電圧保護回路及び加熱保護回路が設けられている。過電圧保護回路は、Over Voltage Protect(OVP)回路とも呼ばれ、規定値以上に出力電圧が上昇するのを防止する機能を有する。また、低電圧保護回路は、Under Voltage Protect(UVP)回路とも呼ばれ、規定値以下に出力電圧が下がるのを防止する機能を有する。また、加熱保護回路は、Thermal Heating Protect(THP)とも呼ばれ、電源の周囲温度が高くなることを防止する機能を有する。PSUは、これらの保護機能が動作した場合、FAIL信号を用いて装置側へ異常を通知する。そして、PSUには、異常の通知を行った後に停止するなどの処理を行うものもある。
また、PSUには、負荷が定格の110%〜130%になったときに、過電流によって引き起こされる異常から内部回路を保護するため、出力電圧を低下させて最大定格電力を超えないようにする過電流垂下と呼ばれる機能を有するものがある。
ここで、過電流に対処するための技術として、DC(Direct Current)−DCコンバータから負荷に供給される電圧の正負を電流コンパレータにより判定し、DC−DCコンバータの異常検出を行う従来技術がある(例えば、特許文献1参照)。また、電圧信号の立ち上がりエッジの電圧値が所定値を超えると立ち上がりエッジの電圧値を増加させ、その増加させた電圧と閾値とをコンパレータを用いて比較することにより過電流を検出する従来技術がある(例えば、特許文献2参照)。
特開2010−45947号公報 特開2002−272098号公報
しかしながら、過電流垂下の状態となり出力電圧を低下させた場合、出力電圧が下がりすぎ、PSUが継続動作を行うことが困難になるおそれがある。このため、容易に過電流垂下の状態となってしまっては、情報処理装置全体のシステムの安定稼動を維持することは困難である。
また、電流コンパレータを用いてDC−DCの異常検出を行う従来技術を用いた場合、コンパレータを用いることで過電流となった場合の保護を迅速に行うことはできる。しかし、これは過電流になり過電流垂下へと移行する場合の技術であるので、過電流垂下の状態となることを回避することは困難であり、システムの安定稼動を維持することは困難である。これは、電圧信号の立ち上がりエッジの電圧値を増加させてコンパレータにより比較する従来技術でも同様である。
開示の技術は、1つの側面では、システムの安定稼動を維持する情報処理装置及び情報処理装置制御方法を提供することを目的とする。
本願の開示する情報処理装置及び情報処理装置制御方法の一つの態様において、電力供給部は、自装置内の負荷に電力を供給する。出力電圧調整部は、前記電力供給部により供給される電流が第1所定値を超えた場合に、前記電力供給部から供給される電圧を下げる。過電流通知部は、前記電力供給部により前記負荷に供給される電圧の所定の分圧が前記第1所定値よりも小さい第2所定値に対応する電圧を超えると、前記電力供給部から前記負荷に供給される電流が前記第2所定値を超えたと判定して、エラー通知信号を用いた過電流の通知を開始し、前記電力供給部から前記負荷に供給される電圧が前記第2所定値に対応する電圧以下になると、前記電力供給部から前記負荷に供給される電流が前記第2所定値よりも小さい第3所定値以下になったと判定して過電流の通知を停止する。エラー通知部は、前記エラー通知信号を用いて過電流以外の他のエラーを通知する。制御部は、前記エラー通知信号を受信し、受信した前記エラー通知信号が前記過電流通知部からの過電流の通知であるか否かを判定し、前記過電流通知部による過電流の通知である場合、前記負荷を減らし、前記過電流通知部からの通知が停止すると前記負荷の低減を解除する。
本発明の1実施態様によれば、システムの安定稼動を維持することができる。
図1は、実施例1に係る情報処理装置のブロック図である。 図2は、FAIL信号回路の回路図である。 図3は、FAIL信号の真理値表を示す図である。 図4は、実施例1に係る情報処理装置におけるパワーセーブ動作のタイムチャートである。 図5は、実施例1に係る情報処理装置におけるパワーセーブ動作のフローチャートである。 図6は、実施例2に係るOCA信号回路の回路図である。 図7は、実施例2に係る情報処理装置におけるパワーセーブ動作のタイムチャートである。 図8は、実施例3に係る情報処理装置のブロック図である。 図9は、実施例3に係るFAIL信号回路及びOCA信号回路の回路図である。 図10は、実施例3に係る情報処理装置における過電圧保護、低電圧保護又は加熱保護の機能によりFAIL信号が送出された場合のパワーセーブ動作のタイムチャートである。 図11は、実施例3に係る情報処理装置におけるOCA信号を示すFAIL信号が送出された場合のパワーセーブ動作のタイムチャートである。 図12は、実施例3に係る情報処理装置におけるパワーセーブ動作のフローチャートである。 図13は、実施例4に係るFAIL信号回路及びOCA信号回路の回路図である。 図14は、実施例4に係る情報処理装置におけるOCA信号を示すFAIL信号が送出された場合のパワーセーブ動作のタイムチャートである。 図15は、情報処理装置のハードウェア構成図である。
以下に、本願の開示する情報処理装置及び情報処理装置制御方法の実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示する情報処理装置及び情報処理装置制御方法が限定されるものではない。
図1は、実施例1に係る情報処理装置のブロック図である。図1に示すように、本実施例に係る情報処理装置は、電源ユニットであるPSU1及びPSU1以外のCPU(Central Processing Unit)やメモリなどの実際の情報処理を行う機構を搭載する部分(以下の説明では、便宜上「本体2」という。)を有する。
そして、PSU1は、複数あっても良く、本実施例に係る情報処理装置は、PSU#1〜PSU#nというn台のPSUを有している。図1では、例として、PSU#1及びPSU#nという2つのPSU1を図示している。各PSU1は、商用電源3に接続されている。そして、各PSU1は、交流の電力の供給を商用電源3から受けている。以下では、PSU#1を例にPSU1の機能及び動作について説明する。PSU#1以外のPSU1についても構成及び動作はPSU#1と同様であるので、説明は省略する。
PSU1は、AC/DC(Alternating Current/Direct Current)101、DC/DC(Direct Current/Direct Current)102、電流センス部103、ダイオード104、アンプ105、基準電圧部106、抵抗107、コンデンサ108、アンプ109、基準電圧部110及び電流バランス回路111を有している。さらに、PSU1は、FAIL信号回路112、OCA(Over Current Alarm)信号回路113を有している。
AC/DC101は、商用電源3から入力された交流の電気を直流に変換する。そして、AC/DC101は、直流に変換した電気をDC/DC102へ出力する。
DC/DC102は、電気の入力をAC/DC101から受ける。そして、DC/DC102は、入力された電気の電圧を本体2内の各回路などが使用できる電圧まで降圧する。また、DC/DC102は、アンプ105からの信号の入力を受けて、受けた信号にしたがって、降圧する量を変更する。例えば、DC/DC102は、入力された信号の電圧が高ければ降圧する量を増やし、入力された信号の電圧が低ければ降圧する量を減らす。そしてDC/DC102は、ダイオード104を介して降圧した電気を本体2の負荷21へ供給する。過電流の場合には、アンプ105からの信号の入力を受けて、DC/DC102は、負荷21に供給する電圧を下げる。これにより、情報処理装置は、過電流垂下の状態となる。このDC/DC102が、「電力供給部」の一例にあたる。
電流センス部103は、DC/DC102がダイオード104へ向けて流した電気の電圧を計測する。電流センス部103は、例えば、抵抗を配置し抵抗の両端の電圧を計測しても良いし、DCR(Direct Current Resistance)電流センスなどを用いても良い。そして、電流センス部103は、計測した電圧を有する電気をアンプ109などに向けて出力する。
アンプ109は、例えば、オペアンプである。そして、アンプ109には、電流センス部103から出力された電圧と基準電圧部110から出力された電圧とが入力される。そして、アンプ109は、電流センス部103から出力された電圧と基準電圧部110から出力された電圧との電位差を増幅して出力する。ここで、アンプ109の増幅率は抵抗107及びコンデンサ108によって決められる。アンプ109から出力された電圧は、電流バランス回路111へ入力される。
基準電圧部110は、予め決められた電圧をアンプ109へ出力する。ここで、基準電圧部110が出力する電圧は、アンプ109から出力される電圧が、電流バランス回路111において並列動作信号の電圧と比較される際に比較し易い電圧になるように決められることが好ましい。
電流バランス回路111は、電圧の入力をアンプ109から受ける。また、電流バランス回路111は、他のPSU1から入力された信号の中で一番高い電圧の入力信号をダイオードを用いて抽出し、並列動作信号として入力を受ける。そして、電流バランス回路111は、アンプ109から入力された電圧と並列動作信号とを比較し、アンプ105の増幅率を制御する。これにより、DC/DC102に対する制御信号が変化し、DC/DC102の出力電圧を調整することができる。例えば、電流バランス回路111は、アンプ109から入力された電圧が並列動作信号の電圧より低い場合、増幅率を小さくする。また、電流バランス回路111は、アンプ109から入力された電圧が並列動作信号の電圧より高い場合、増幅率を大きくする。
基準電圧部106は、予め決められた電圧をアンプ105へ出力する。ここで、基準電圧部106が出力する電圧は、例えば、定格の110%〜130%の間の値をとる電圧などである。基準電圧部106における電圧の定格とは、DC/DC102が本体2の負荷21へ出力する電圧の基準となる電圧などである。
アンプ105は、例えば、オペアンプである。アンプ105は、DC/DC102から出力された電圧の入力を受ける。また、アンプ105は、基準電圧部106からの電圧の入力を受ける。そして、アンプ105は、DC/DC102から出力された電圧と基準電圧部106から出力された電圧との電位差を増幅して出力する。例えば、基準電圧部106から出力される基準電圧が定格の130%とすると、アンプ105は、DC/DC102から出力された電圧が定格の130%よりも高い場合、高い電圧を有する信号をDC/DC102に対して出力し、電圧を下げるように指示することになる。これにより、DC/DC102が出力する電圧が下げられ、過電流垂下となる。ここで、DC/DC102からの電圧は、負荷が一定であれば負荷21に流れる電流に比例している。そのため、アンプ105において、DC/DC102から出力された電圧が予め決められた値を超えた場合に過電流垂下となるということは、負荷電流が予め決められた電圧に応じて決まる閾値以上となった場合に過電流垂下となることと同じである。すなわち、負荷21を流れる負荷電流が閾値を超えた場合に、アンプ105からの電圧を下げる指示により、過電流垂下となるといえる。アンプ105及び基準電圧部106が、「出力電圧調整部」の一例にあたる。そして、基準電圧部106が出力する電圧が、「第1所定値」の一例にあたる。
FAIL信号回路112は、DC/DC102から出力された電圧の入力を受ける。FAL信号回路112は、入力された電圧から過電圧や低電圧を検知し、過電流や低電圧を通知するFAIL信号を本体2の制御部22へ出力する。図2は、FAIL信号回路の回路図である。ここで、図2を参照して、FAIL信号回路の詳細について説明する。
図2に示すように、FAIL信号回路112は、OVP(Over Voltage Protect)比較器201、OVP基準電圧部202、UVP(Under Voltage Protect)比較器203、UVP基準電圧部204、電源電圧205、THP(Thermal Heating Protect)温度センサ206、OR回路207、on/off部208、出力制御回路209及びアンプ210を有している。
電源電圧205は、DC/DC102から出力された出力電圧(Vo)が入力される。以下では、DC/DC102から出力された出力電圧(Vo)を単に「出力電圧」という場合がある。図2では、説明の都合上、電源電圧205として記載しているが、実際には、電源電圧205は、DC/DC102からの出力経路と接続されている。
OVP基準電圧部202は、それ以上の電圧であれば過電圧であると判定するための予め決められた過電圧判定電圧を出力する。例えば、OVP基準電圧部202は、過電圧判定電圧として定格の110%〜130%の間の値をとる予め決められた電圧を出力する。
OVP比較器201は、出力電圧の入力を受ける。また、OVP比較器201は、過電圧判定電圧の入力をOVP基準電圧部202から受ける。そして、OVP比較器201は、出力電圧と過電圧判定電圧を比較する。出力電圧が過電圧判定電圧未満の場合、OVP比較器201は、Highの信号を出力する。これに対して、出力電圧が過電圧判定電圧以上の場合、OVP比較器201は、Lowの信号を出力する。
UVP基準電圧部204は、それ未満の電圧であれば低電圧であると判定するための予め決められた低電圧判定電圧を出力する。例えば、UVP基準電圧部204は、低電圧判定電圧として定格の70%〜80%の間の値をとる予め決められた電圧を出力する。
UVP比較器203は、出力電圧の入力を受ける。また、UVP比較器203は、低電圧判定電圧の入力をUVP基準電圧部204から受ける。そして、UVP比較器203は、出力電圧と低電圧判定電圧を比較する。出力電圧が過電圧判定電圧以上の場合、UVP比較器203は、Highの信号を出力する。これに対して、出力電圧が過電圧判定電圧未満の場合、UVP比較器203は、Lowの信号を出力する。
THP温度センサ206は、PSU1の高熱になり易い場所に設置されている。THP温度センサ206は、設置された場所の周囲の温度を計測する。THP温度センサ206は、計測温度が予め決められた温度未満であれば、Lowの信号を出力する。これに対して、計測温度が予め決められた温度以上であれば、THP温度センサ206は、Highの信号を出力する。
OR回路207は、OVP比較器201、UVP比較器203及びTHP温度センサ206から信号の入力を受ける。そして、OR回路207は、OVP比較器201、UVP比較器203及びTHP温度センサ206から入力された信号が全てHighであれば、Highの信号を出力する。これに対して、OVP比較器201、UVP比較器203及びTHP温度センサ206から入力された信号のうちいずれか一つでもLowの信号があれば、Lowの信号を出力する。
on/off部208は、操作者からの指示を受けて、出力制御回路209のon/offを行う。例えば、操作者からonの指示を受けた場合、on/off部208は出力制御回路209をonにする。また、操作者からoffの指示を受けた場合、on/off部208は出力制御回路209をoffにする。
出力制御回路209は、OR回路207から信号の入力を受ける。出力制御回路209は、offの場合、OR回路207から入力された信号の出力を行わない。これに対して、onの場合、出力制御回路209は、OR回路207から入力された信号をアンプ210へ出力する。
アンプ210は、出力制御回路209から信号の入力を受ける。そして、アンプ210は、入力された信号を増幅しFAIL信号として本体2の制御部22へ出力する。
FAIL信号回路112から出力されるFAIL信号をまとめて説明する。図3は、FAIL信号の真理値表を示す図である。真理値表200のOVPは、OVP比較器201からの出力を表す。真理値表200のUVPは、UVP比較器203からの出力を表す。真理値表200のTHPは、THP温度センサ206からの出力を表す。また、真理値表200のOVP、UVP及びTHPの欄の「0」は、正常であることを示しており、OVP、UVP及びTHPの欄の「1」は、異常が発生していることを表している。また、真理値表200のFAIL信号の欄の「0」は、異常を表す信号であることを表し、FAIL信号の欄の「1」は、正常を表す信号であることを表している。
真理値表200では、OVP比較器201、UVP比較器203及びTHP温度センサ206からの出力が全て正常、すなわち全ての欄が「0」である場合、FAIL信号は正常を表す信号である「1」となっている。これに対して、OVP比較器201、UVP比較器203及びTHP温度センサ206からの出力のうち一つでも異常、すなわちいずれかの欄が「1」の場合、真理値表200では、FAIL信号は異常を表す信号である「0」となっている。FAIL信号は、正常を表す信号の場合Highであり、異常を表す信号の場合Lowとなる。
OCA信号回路113は、OCA比較器301及びOCA基準電圧部302を有している。
OCA基準電圧部302は、それ以上の電圧であれば過電流であると判定するための予め決められた過電流判定電圧を出力する。過電流判定電圧は、過電圧判定電圧よりも低い値である。過電流判定電圧が定格の110%〜130%の間の値である場合、例えば、OCA基準電圧部302は、過電流判定電圧として定格の100%の間の値を有する電圧を出力する。ここで、OCA基準電圧部302における電圧の定格とは、例えば、DC/DC102が本体2の負荷21へ出力する電圧の基準となる電圧がDC/DC102から出力されている場合に、電流センス部103から出力される電圧などである。
OCA比較器301は、電流センス部103から電圧の入力を受ける。また、OCA比較器301は、過電流判定電圧の入力をOCA基準電圧部302から受ける。OCA比較器301は、電流センス部103から入力された電圧と過電流判定電圧とを比較する。そして、OCA比較器301は、電流センス部103から入力された電圧が過電流判定電圧未満の場合、制御部22に正常を示すOCA信号を出力する。例えば、本実施例では、OCA比較器301は、正常を示す信号としてLowの信号を出力する。これに対して、電流センス部103から入力された電圧が過電流判定電圧以上の場合、OCA比較器301は、制御部22に異常を示すOCA信号を出力する。例えば、本実施例では、OCA比較器301は、異常を示す信号としてHighの信号を出力する。ここで、電流センス部103からの電圧は、負荷が一定であれば負荷21に流れる電流に比例している。そのため、OCA比較器301において、電流センス部103からの電圧が過電流判定電圧以上となるということは、負荷21を流れる負荷電流が過電流判定電圧に応じて決まる閾値以上となることと同じである。すなわち、負荷21を流れる負荷電流が閾値を超えた場合に、OCA比較器301は、異常を示すOCA信号を出力するとも言える。この過電流判定電圧が、「第2所定値」の一例にあたる。
例えば、過電流判定電圧として定格の100%の値を取る電圧を用いた場合、OCA比較器301は、電流センス部103から入力された電圧が定格の100%未満であれば、Lowの信号、すなわち正常を表すOCA信号を出力する。これに対して、電流センス部103から入力された電圧が定格の100%以上となった場合、OCA比較器301は、Highの信号、すなわち異常を表すOCA信号を出力する。
過電流判定電圧は過電圧判定電圧よりも低い値に設定されているため、アンプ105において過電流垂下が発生する以前に、OCA比較器301は、異常を示すOCA信号を出力することになる。このOCA信号回路113が、「過電流検知部」の一例にあたる。
本体2は、負荷21及び制御部22を有する。
負荷21は、図1に示すように、CPU、メモリ、PCI(Peripheral Component Interconnect)カード、HDD(Hard Disk Drive)及びファンなどを有している。ここで、図1では負荷21の例示としてCPUやメモリなどを記載したが、ここに記載しているものに限らず、PSU1から供給された電力を使用して動作する部品であれば負荷21となる。そして、負荷21は、消費電力を制限する制御を制御部22から受ける。そして、負荷21は、受信した制御にしたがい負荷を減らすことで、消費電力を低減する。負荷21は、消費する電力が大きい、すなわち負荷が大きければ大きな電流を使用し、消費する電力が小さい、すなわち負荷が小さければ小さな電流を使用する。
制御部22は、負荷21に含まれる各部品の動作を制御する。例えば、制御部22は、ハードディスクのON/OFFを制御する。また、例えば、制御部22は、ファンの回転数などを制御する。
制御部22は、FAIL信号の入力をFAIL信号回路112から受ける。制御部22は、過電圧保護、低電圧保護及び過熱保護のいずれもが正常の場合には、正常を表すHighの信号の入力をFAIL信号回路112から受ける。これに対して、過電圧保護、低電圧保護及び過熱保護のいずれかで異常が発生している場合には、制御部22は、異常を表すLowの信号の入力をFAIL信号回路112から受ける。
異常を表すFAIL信号の入力を受けると、制御部22は、予め決められた処理を行う。例えば、CPUなどに異常発生を通知し、情報処理装置の動作を停止させるなどの処理を行う。
また、制御部22は、OCA信号回路113のOCA比較器301からOCA信号の入力を受ける。受信したOCA信号が正常を表す信号、すなわちLowの信号の場合、制御部22は、通常の制御を負荷21に行う。これに対して、受信したOCA信号が異常を表す信号、すなわちHighの信号の場合、制御部22は、負荷21で消費する電力を低減する。例えば、制御部22は、CPUやメモリのクロックを落としたり、ファンの回転数を落としたり、使用していないHDDを停止させたり、CPUが複数ある場合には動作するCPUの数を制限したりすることで、消費電力を低減する。以下では、制御部22が負荷21で消費する電力を低減させた状態のことを「パワーセーブモード」という場合がある。また、パワーセーブモードで行われる消費電力低減の処理を「パワーセーブ」という場合がある。パワーセーブモードへ移行することで、負荷21が消費する電力が下がり、負荷21へ流れる電流が下がる。
ここで、上述したように、アンプ105による過電流垂下が発生する前に、OCA比較器301は、異常を示すOCA信号を出力する。そのため、制御部22は、過電流垂下が発生する前に、OCA信号を受信し、負荷21をパワーセーブモードに移行させることができる。
制御部22は、OCA信号が正常に戻ってからパワーセーブを解除するまでの期間として予め決められた期間(ここでは、この期間を「期間Ta」という。)を記憶している。例えば、期間Taは、1分などとすることができる。ここで、期間Taをあまり短くした場合、パワーセーブを解除すると直ぐに、電流センス103から出力される電圧が過電流判定電圧を超えてしまうおそれがある。これでは、パワーセーブが頻繁に繰り返されることになり、システムが不安定になってしまう。逆に、期間Taをあまり長くすると、パワーセーブの時間が長くなりすぎ処理が遅滞してしまう。そこで、期間Taは、運用状況に合わせて適切に設定されることが好ましい。
制御部22は、異常を表すOCA信号を受信した後、正常を表すOCA信号を受信してから期間Taが経過すると、制御部22は、パワーセーブモードを解除する。パワーセーブモードが解除されると、負荷21は通常の動作に戻り負荷が増えるので、負荷21に流れる電流は上がる。
ここで、制御部22は、PSU1のうちの1つでも異常を示すOCA信号を入力してきた場合、負荷21をパワーセーブモードへ移行させる。ただし、各PSU1は、電流バランス回路111によって各PSU1がほぼ同じ電流を出力するように調整しているので、ほとんどの場合、ほとんどのPSU1からOCA信号が入力されることになる。このため、1つでも異常を示すOCA信号を入力するPSU1が有った場合に負荷21をパワーセーブモードへ移行させるとしても、適切な消費電力の軽減が行える。
次に、図4を参照して、本実施例に係るパワーセーブ動作の流れについて説明する。図4は、実施例1に係る情報処理装置におけるパワーセーブ動作のタイムチャートである。
グラフ401は、OCA信号回路113から出力されるOCA信号を表している。グラフ401の高くなっている部分はHighの信号を表し、低くなっている部分はLowの信号を表している。グラフ402は、パワーセーブ動作を表している。グラフ402の高くなっている部分で負荷21においてパワーセーブが行われており、低くなっている部分ではパワーセーブは行われていない。グラフ403は、電流センス部103から出力される電圧の変化を表している。グラフ403は縦軸で電圧を表している。DC/DC102から出力される電圧は負荷21に流れる電流に比例するので、グラフ403は、負荷21に流れる負荷電流の変化を表しているとも考えられる。グラフ401〜403は、いずれも横軸で時間経過を表している。
また、閾値404は、OCA基準電圧部302から出力される過電流判定電圧を表している。ここでは、定格の100%の電圧を過電流判定電圧としている場合で説明する。
タイミング411において、電流センス部103から出力される電圧が上がり、定格の100%の電圧である閾値404を超える。
OCA比較器301は、電流センス部103から入力された電圧が過電流判定電圧を超えたことを検知する。そして、タイミング412で、OCA信号回路113から出力される信号は、正常を表すLowから異常を表すHighに変わる。
OCA信号回路113からHighの信号が制御部22へ入力されると、タイミング413で、制御部22は、負荷21をパワーセーブモードへ移行させる。
負荷21がパワーセーブモードへ移行すると、負荷21へ流れる負荷電流が減り、タイミング414において、電流センス部103から出力される電圧が下がり閾値404以下となる。これにより、OCA比較器301へ入力される電圧が過電流判定電圧未満となるので、タイミング415において、OCA信号回路113から出力される信号は、異常を表すHighから正常を表すLowに変わる。
OCA信号回路113からの入力がLowに変わった後、制御部22は、期間417で表される期間Taを計測する。期間Taの間、例えば、パワーセーブモードに移行した状態でCPUの処理が終わるなどして負荷が減り、負荷21へ流れる負荷電流が減る。これにより、タイミング416で、電流センス部103から出力される電圧はさらに下がる。
そして、期間Taが経過したタイミング418で、制御部22は、負荷21のパワーセーブモードを解除する。
パワーセーブが解除されると負荷21では、通常の動作に戻るため、負荷電流が増加する。これにより、タイミング419で、電流センス部103から出力される電圧が上昇する。ただし、CPUによる処理が終わるなどして、タイミング416などで負荷電流が減っているので、パワーセーブモードを解除しても、電流センス部103から出力させる電圧は閾値404を超えず、異常を示すOCA信号は出力されない。
次に、図5を参照して、本実施例に係る情報処理装置におけるパワーセーブ動作の流れについて説明する。図5は、実施例1に係る情報処理装置におけるパワーセーブ動作のフローチャートである。
負荷21に流れる負荷電流が増加し、電流センス部103から出力される電圧が過電流判定電圧を超えると、OCA比較器301は、異常を示すOCA信号を出力する。そして、制御部22は、異常を示すOCA信号を受信する(ステップS101)。
制御部22は、負荷21をパワーセーブモードへ移行させる(ステップS102)。
OCA比較器301は、電流センス部103からの電圧が過電流判定電圧である閾値未満か否かを判定する(ステップS103)。電圧が閾値以上である場合(ステップS103:否定)、OCA比較器301は、電圧が閾値未満になるまで待機する。これに対して、電圧が閾値未満である場合(ステップS103:肯定)、OCA比較器301は、OCA信号を正常に戻す(ステップS104)。
OCA信号が正常に戻ったのを受けて、制御部22は、期間Taが経過したか否かを判定する(ステップS105)。期間Taが経過していない場合(ステップS105:否定)、制御部22は、期間Taが経過するまで待機する。これに対して、期間Taが経過している場合(ステップS105:肯定)、制御部22は、負荷21のパワーセーブモードを解除する(ステップS106)。
パワーセーブモードが解除されたことで、負荷21は、通常動作を行う(ステップS107)。
以上に説明したように、本実施例に係る情報処理装置は、過電流垂下となる前に、負荷に流れる負荷電流が所定の値を超えると、負荷を制限し消費電力を低減する。そして、負荷に流れる負荷電流が下がると、負荷の制限を解除する。これにより、過電流垂下になる前に電流を減らすことができ、過電流垂下により出力が低下してPSUの出力精度外の状態への移行を軽減できる。したがって、システムを安定稼動させ続けることができる。
図6は、実施例2に係るOCA信号回路の回路図である。本実施例に係る情報処理装置は、電流センスから出力された電圧が過電流判定電圧を超え、異常を示すOCA信号が出力された後、過電流判定電圧より低い予め決められた閾値を下回るとパワーセーブモードを解除することが実施例1と異なるものである。本実施例に係る情報処理装置も図1のブロック図で表される。以下では、実施例1と同じ機能を有する各部については説明を省略する。
本実施例に係るOCA信号回路113は、OCA比較器301及びOCA基準電圧部302に加えて、抵抗303、抵抗304及びトランジスタ305を有している。
電流センス部103からの入力経路は分岐して抵抗303及びトランジスタ305と接続している。また、抵抗303と抵抗304は、直列に接続されている。抵抗303と抵抗304との間の点からOCA比較器301への入力経路が延びている。抵抗304はグランドに接続されている。さらに、OCA比較器301からの信号は制御部22へ出力されるとともに、途中で分岐してトランジスタ305へ印加される。ここでは、抵抗303の抵抗をR1、抵抗304の抵抗をR2として説明する。
トランジスタ305は、OCA比較器301から出力された信号がLowの場合OFFとなる。また、トランジスタ305は、OCA比較器301から出力された信号がHighの場合ONとなる。すなわち、トランジスタ305は、OCA比較器301から正常を示すOCA信号が出力されている状態でOFFとなり、OCA比較器301から異常を示すOCA信号が出力されている状態でONとなる。
トランジスタ305がOFFの場合、すなわち、OCA信号が正常を示している場合、電流センス部103により入力された電気は、抵抗303に流れる。また、トランジスタ305がONの場合、すなわち、OCA信号が異常を示している場合、電流センス部103により入力された電気は、トランジスタ305へ流れる。
ここで、電流センス部103から出力された電圧が所定電圧となったときに過電流と判定するとする場合、OCA基準電圧部302は、所定電圧にR2/(R2+R1)を乗算した値の電圧を過電流判定電圧として出力する。例えば、電流センス部103から出力された電圧が定格の100%以上となったときに過電流と判定するとする場合、OCA基準電圧部302は、定格の100%の電圧にR2/(R2+R1)を乗算した値の電圧を過電流判定電圧として出力する。R2/(R2+R1)は後述するように、抵抗303経由でOCA比較器301へ電気が入力される場合の分圧比である。ここで、定格の100%の電圧をVaとすると、OCA基準電圧部302が出力する過電流判定電圧はVa×{R2/(R2+R1)}と表される。
OCA比較器301は、正常を示すOCA信号を出力している場合、トランジスタ305がOFFであるので、抵抗303と抵抗304とによる分圧を有する電気の入力を抵抗303から受ける。ここで、電流センス部103から入力された電気の電圧をVとすると、OCA比較器301には、V×{R2/(R2+R1)}の電圧を有する電気が流れる。そして、OCA比較器301は、V×{R2/(R2+R1)}の電圧とOCA基準電圧部302からのVa×{R2/(R2+R1)}の過電流判定電圧とを比較する。OCA比較器301は、V×{R2/(R2+R1)}の電圧が過電流判定電圧未満の場合、すなわち、V<Vaの場合、正常を示すOCA信号、すなわちLowの信号を出力する。これに対して、V×{R2/(R2+R1)}の電圧が過電流判定電圧以上、すなわちV≧Vaになると、OCA比較器301は、異常を示すOCA信号、すなわちHighの信号を出力する。
OCA比較器301は、異常を示すOCA信号を出力している場合、トランジスタ305がONであるので、電流センス部103が入力した電圧を有する電気の入力をトランジスタ305から受ける。ここで、電流センス部103から入力された電気の電圧をVとすると、OCA比較器301には、Vの電圧を有する電気が流れる。そして、OCA比較器301は、Vの電圧とOCA基準電圧部302からのVa×{R2/(R2+R1)}の過電流判定電圧とを比較する。OCA比較器301は、Vの電圧が過電流判定電圧未満の場合、つまり、V<Va×{R2/(R2+R1)}の場合、正常を示すOCA信号、すなわち、Lowの信号を出力する。これに対して、Vの電圧が過電流判定電圧以上である場合、つまり、V≧Va×{R2/(R2+R1)}の場合、OCA比較器301は、異常を示すOCA信号、すなわちHighの信号を出力する。
すなわち、OCA比較器301は、正常を示すOCA信号を出力する状態から異常を示すOCA信号を出力する状態に変化する場合には、電流センス部103からの出力電圧と定格の100%の電圧とを比較することになる。また、異常を示すOCA信号を出力する状態から正常を示すOCA信号を出力する状態に変化する場合には、OCA比較器301は、電流センス部103からの出力電圧と定格の100%に{R2/(R2+R1)}をかけた値の電圧とを比較することになる。このように、OCA比較器301は、正常を示すOCA信号を出力する状態に戻る場合、電流センス部103からの出力電圧が定格の100%よりも小さい値の電圧未満になってから、正常のOCA信号を出力する。ここで説明した定格の100%の電圧が、「第2所定値」の一例にあたり、100%の電圧に{R2/(R2+R1)}をかけた値の電圧が、「第3所定値」の一例にあたる。
次に、図7を参照して、本実施例に係るパワーセーブ動作の流れについて説明する。図7は、実施例2に係る情報処理装置におけるパワーセーブ動作のタイムチャートである。
グラフ501は、OCA信号回路113から出力されるOCA信号を表している。グラフ501の高くなっている部分はHighの信号を表し、低くなっている部分はLowの信号を表している。グラフ502は、パワーセーブ動作を表している。グラフ502の高くなっている部分で負荷21においてパワーセーブが行われており、低くなっている部分ではパワーセーブは行われていない。グラフ503は、電流センス部103から出力される電圧の変化を表している。グラフ503は縦軸で電圧を表している。DC/DC102から出力される電圧は負荷21に流れる電流に比例するので、グラフ403は、負荷21に流れる負荷電流の変化を表しているとも考えられる。グラフ401〜403は、いずれも横軸で時間経過を表している。
また、閾値504は、電流センス部103からOCA比較器301へ入力される電圧を一定と考えた場合の、過電流判定電圧を表している。
OCA比較器301から正常を示すOCA信号が出力されている段階では、トランジスタ305はOFFであり、閾値504は、定格の100%の電圧(以下では、「Va」という。)となっている。
そして、タイミング511において、電流センス部103から出力される電圧が上がり、閾値504であるVaを超える。
OCA比較器301は、電流センス部103から入力された電圧が過電流判定電圧を超えたことを検知する。そして、タイミング512で、OCA比較器301から出力される信号は、正常を表すLowから異常を表すHighに変わる。
OCA比較器301から出力される信号がHighになると、トランジスタ305がONになり、タイミング513で、閾値504は、Va×{R2/(R2+R1)}となる。
OCA比較器301からHighの信号が制御部22へ入力されると、タイミング514で、制御部22は、負荷21をパワーセーブモードへ移行させる。
負荷21がパワーセーブモードへ移行すると、負荷21へ流れる負荷電流が減り、タイミング515において、OCA比較器301へ入力される電圧が下がる。この時、OCA比較器301へ入力される電圧はVaよりは下がるが、Va×{R2/(R2+R1)}以上である。そのため、このタイミングでは、OCA信号回路113から出力される信号は、正常を表すLowから異常を表すHighへとは変わらない。
その後、例えば、パワーセーブモードに移行した状態でCPUの処理が終わるなどして負荷が減り、負荷21へ流れる負荷電流が減る。これにより、タイミング516で、電流センス部103から出力される電圧はさらに下がる。これにより、OCA比較器301へ入力される電圧がVa×{R2/(R2+R1)}以下となる。
そこで、タイミング517において、OCA比較器301から出力されるOCA信号は、異常を表すHighから正常を表すLowに変わる。OCA比較器301からLowの信号が出力されると、トランジスタ305がOFFになる。そこで、タイミング518で、閾値504は、Vaに戻る。
その後、タイミング519で、制御部22は、負荷21のパワーセーブモードを解除する。
パワーセーブモードが解除されると負荷21では、通常の動作に戻るため、負荷電流が増加する。これにより、タイミング520で、電流センス部103から出力される電圧が上昇する。ただし、CPUによる処理が終わるなどして、タイミング516などで負荷電流が減っているので、パワーセーブモードを解除しても、電流センス部103から出力させる電圧は閾値504を超えず、異常を示すOCA信号は出力されない。
以上に説明したように、本実施例に係る情報処理装置は、電流センス部から出力される電圧が過電流の判定をする閾値よりも低い閾値を下回ったときに、OCA信号が正常に戻りパワーセーブモードが解除される。言い換えれば、本実施例に係る情報処理装置は、負荷電流が第1閾値以上になるとパワーセーブモードに移行し、その後、第1閾値より低い第2閾値を下回るとパワーセーブモードが解除される。このため、本実施例に係る情報処理装置は、確実に電流が下がった後にパワーセーブモードを解除することができ、より適切な省電力の制御が行え、より適切にシステムを安定稼動させることができる。
図8は、実施例3に係る情報処理装置のブロック図である。本実施例に係る情報処理装置は、OCA信号をFAIL信号として出力することが実施例1と異なるものである。以下では、実施例1と同じ機能を有する各部については説明を省略する。
本実施例に係るOCA比較器301は、電流センス部103から入力された電圧が過電流判定電圧未満の場合、正常を示すOCA信号であるLowの信号をFAIL信号回路112へ出力する。また、本実施例に係るOCA比較器301は、電流センス部103から入力された電圧が過電流判定電圧以上の場合、異常を示すOCA信号であるHighの信号をFAIL信号回路112へ出力する。
図9は、実施例3に係るFAIL信号回路及びOCA信号回路の回路図である。本実施例に係るFAIL信号回路112は、実施例1のFAIL信号回路に、さらにNOR回路211を備えている。OCA比較器301から出力された信号は、NOR回路211へ入力される。
NOR回路211は、出力制御回路209又はOCA比較器301のいずれか一方もしくは両方から異常を示す信号の入力を受けると、異常を示すFAIL信号であるHighの信号を制御部22へ出力する。このFAIL信号回路112が、「エラー通知部」の一例にあたる。
制御部22は、異常が発生していない場合、正常を示すFAIL信号の入力をNOR回路211から受ける。また、制御部22は、異常が発生している場合、異常を示すFAIL信号の入力をNOR回路211から受ける。ここで、異常を示すFAIL信号を受信した場合、制御部22は、その段階ではそのFAIL信号が過電圧保護、低電圧保護又は過熱保護の異常を示すFAIL信号か、OCA信号回路113から出力されたOCA信号を示すFAIL信号化の区別をつけることはできない。そこで、以下のような方法で受信したFAIL信号がOCA信号を示す信号か否かの切り分けを行う。
制御部22は、異常を示すFAIL信号を受信した後、その異常を示すFAIL信号がOCA信号を示すFAIL信号であるか否かを判定するまでの期間Tbを記憶している。また、制御部22は、異常を示すFAIL信号を受信してからパワーセーブモードを解除するまでの期間Tcを記憶している。期間Tcは期間Tbよりも長い期間である。例えば、期間Tbを1分以内とし、期間Tcを2分または3分などとすることができる。ただし、期間Tbがあまり長いと、異常を示すFAIL信号がOCA信号を示すFAIL信号であるか否かの判定が遅れ、切り分けが遅れてしまうので、過電流保護や低電流保護の機能が働いたことを検知するのが遅れてしまう。そこで、期間Tbは、パワーセーブを行うことで電流が適切な値まで下がるまでに十分な期間であり、かつ早期に切り分けを行うことができる期間であることが好ましい。
制御部22は、異常を示すFAIL信号を受信すると、負荷21をパワーセーブモードに移行させる。その後、制御部22は、期間Tbの間待機する。そして、制御部22は、FAIL信号を受信してから期間Tb後にFAIL信号がHigh又はLowのいずれであるかを判定する。
FAIL信号がLowの場合、パワーセーブを行っても異常を示すFAIL信号が出続けているので、制御部22は、過電圧保護、低電圧保護又は過熱保護の異常を示すFAIL信号であると判定する。この場合、制御部22は、FAIL信号を受信した場合のあらかじめ決められた処理を行う。例えば、制御部22は、情報処理装置をシャットダウンする。
FAIL信号がHighの場合、パワーセーブを行うことで正常を示すFAIL信号に変化したので、制御部22は、先に受けた異常を示すFAIL信号がOCA信号を示すFAIL信号であったと判定する。この場合、制御部22は、異常を示すFAIL信号を受信してから期間Tcが経過するまで待機し、期間Tcが経過すると、負荷21のパワーセーブモードを解除する。ここで、期間Tbと期間Tcに時間差をもうけることで、パワーセーブモードへの移行及び解除を頻繁に繰り返すことを避けることができる。また、パワーセーブを行ったことによりFAIL信号が送出された場合に低電圧保護の機能などによるPSUからのアラームと誤検出することを防止することができる。
次に、図10を参照して、過電圧保護、低電圧保護又は加熱保護の機能によりFAIL信号が送出された場合の制御部の動作について説明する。図10は、実施例3に係る情報処理装置における過電圧保護、低電圧保護又は加熱保護の機能によりFAIL信号が送出された場合のパワーセーブ動作のタイムチャートである。
グラフ601は、FAIL信号回路112から出力されるFAIL信号を表している。グラフ601の高くなっている部分はHighの信号を表し、低くなっている部分はLowの信号を表している。グラフ602は、OCA信号回路113から出力されるOCA信号を表している。グラフ602の高くなっている部分はHighの信号を表し、低くなっている部分はLowの信号を表している。グラフ603は、パワーセーブモードへの遷移を表している。グラフ602の高くなっている部分で負荷21においてパワーセーブが行われており、低くなっている部分ではパワーセーブは行われていない。グラフ601〜603は、いずれも横軸で時間経過を表している。
タイミング611において、FAIL信号がHighからLowに変わり、異常を示すFAIL信号が制御部22へ送信され始める。制御部22は、異常を示すFAIL信号を受信すると、期間614で表される期間Tbが経過するまで待機する。
この時、制御部22は、異常を示すOCA信号がOCA信号回路113から出力されているか否かは判定できない。そのため、信号612にしめすように、この間はOCA信号がHighであるかLowであるかは不明である。
そして、制御部22は、タイミング613で負荷21をパワーセーブモードへ移行させる。
そして、制御部22は、期間Tbが経過後のタイミング615で、FAIL信号がHighであるかLowで有るかを判定する。そして、タイミング615でもFAIL信号がLow、すなわち、異常を表すFAIL信号である場合、制御部22は、過電圧保護、低電圧保護又は加熱保護の機能により異常を表すFAIL信号が送出されていると判定する。この後、制御部22は、シャットダウンなどの処理を行う。ただし、過電圧保護の機能が動作する場合などはOCA信号も異常を示す状態に変化している場合がある。そのため、タイミング615の後でもOCA信号がHighであるか、Lowであるかの特定は困難である。
次に、図11を参照して、本実施例に係るパワーセーブ動作の流れについて説明する。図11は、実施例3に係る情報処理装置におけるOCA信号を示すFAIL信号が送出された場合のパワーセーブ動作のタイムチャートである。
グラフ701は、FAIL信号回路112から出力されるFAIL信号を表している。グラフ701の高くなっている部分はHighの信号を表し、低くなっている部分はLowの信号を表している。グラフ702は、OCA信号回路113から出力されるOCA信号を表している。グラフ702の高くなっている部分はHighの信号を表し、低くなっている部分はLowの信号を表している。グラフ703は、パワーセーブモードへの遷移を表している。グラフ703の高くなっている部分で負荷21においてパワーセーブが行われており、低くなっている部分ではパワーセーブは行われていない。グラフ704は、電流センス部103から出力される電圧の変化を表している。グラフ704は縦軸で電圧を表している。グラフ701〜704は、いずれも横軸で時間経過を表している。
また、閾値705は、OCA基準電圧部302から出力される過電流判定電圧を表している。ここでは、定格の100%の電圧を過電流判定電圧としている場合で説明する。
タイミング711において、電流センス部103から出力される電圧が上がり、定格の100%の電圧である閾値705を超える。
OCA比較器301は、電流センス部103から入力された電圧が過電流判定電圧を超えたことを検知する。そして、タイミング712で、OCA比較器301から出力される信号は、正常を表すLowから異常を表すHighに変わる。
OCA比較器301からHighの信号がFAIL信号回路112へ入力されると、タイミング713で、FAIL信号回路112から出力されるFAIL信号がHighからLowに変わる。
FAIL信号回路114からLowの信号が制御部22へ入力されると、タイミング714で、制御部22は、負荷21をパワーセーブモードへ移行させる。
負荷21がパワーセーブモードへ移行すると、負荷21へ流れる負荷電流が減り、タイミング715において、電流センス部103から出力される電圧が下がり閾値705以下となる。これにより、OCA比較器301へ入力される電圧が過電流判定電圧未満となるので、タイミング716において、OCA比較器301から出力される信号は、異常を表すHighから正常を表すLowに変わる。OCA信号回路113からFAIL信号回路112へ入力されるOCA信号がHighからLowに変化すると、タイミング717で、FAIL信号回路112から出力されるFAIL信号がLowからHighに変わる。ここで、FAIL信号回路112からの入力が正常を示すHighに変わっているが、制御部22は、直ぐにパワーセーブモードを解除することは行わない。
制御部22は、異常を示すHighのFAIL信号を受信してから期間718で表される期間Tbを計測する。そして、期間Tbが経過すると、制御部22は、FAIL信号がHighかLowかの判定を行う。本実施例では、異常を示すFAIL信号がOCA信号を示すFAIL信号である場合なので、制御部22は、FAIL信号がHighとなっていることを検出する。その後、制御部22は、異常を示すHighのFAIL信号を受信してから期間719で表される期間Tcが経過するまで待機する。
期間Tcの間、例えば、パワーセーブモードに移行した状態でCPUの処理が終わるなどして負荷が減り、負荷21へ流れる負荷電流が減る。これにより、タイミング720で、電流センス部103から出力される電圧はさらに下がる。
そして、期間Tcが経過したタイミング721で、制御部22は、負荷21のパワーセーブモードを解除する。
パワーセーブが解除されると負荷21では、通常の動作に戻るため、負荷電流が増加する。これにより、タイミング722で、電流センス部103から出力される電圧が上昇する。ただし、CPUによる処理が終わるなどして、タイミング720などで負荷電流が減っているので、パワーセーブモードを解除しても、電流センス部103から出力させる電圧は閾値404を超えず、異常を示すOCA信号は出力されない。
次に、図12を参照して、本実施例に係る情報処理装置におけるパワーセーブ動作の流れについて説明する。図12は、実施例3に係る情報処理装置におけるパワーセーブ動作のフローチャートである。
OCA比較器301が異常を示すOCA信号を出力した場合又は過電圧保護、低電圧保護又は加熱保護の機能により異常を表すFAIL信号が送出された場合、FAIL信号回路112は、異常を示すFAIL信号を制御部22へ送出する。そして、制御部22は、異常を示すFAIL信号を受信する(ステップS201)。
制御部22は、負荷21をパワーセーブモードへ移行させる(ステップS202)。
OCA比較器301は、電流センス部103からの電圧が過電流判定電圧である閾値未満か否かを判定する(ステップS203)。電圧が閾値以上である場合(ステップS203:否定)、OCA比較器301は、電圧が閾値未満になるまで待機する。これに対して、電圧が閾値未満である場合(ステップS203:肯定)、OCA比較器301は、OCA信号を正常に戻す(ステップS204)。
制御部22は、異常を示すFAIL信号を受信してから期間Tbが経過したか否かを判定する(ステップS205)。期間Taが経過していない場合(ステップS205:否定)、制御部22は、期間Taが経過するまで待機する。これに対して、期間Taが経過している場合(ステップS205:肯定)、制御部22は、異常を示すFAIL信号を受信しているか否かを判定する(ステップS206)。異常を示すFAIL信号を受信していない場合(ステップS206:否定)、制御部22は、異常を示すFAIL信号を受信してから期間Tcが経過したか否かを判定する(ステップS207)。期間Tcが経過していない場合(ステップS207:否定)、制御部22は、期間Tcが経過するまで待機する。
これに対して、期間Tcが経過している場合(ステップS207:肯定)、制御部22は、負荷21のパワーセーブモードを解除する(ステップS208)。パワーセーブモードが解除されたことで、負荷21は、通常動作を行う(ステップS209)。
一方、異常を示すFAIL信号を受信している場合(ステップS206:肯定)、制御部22は、FAIL信号を出力しているPSU1が故障していると判定する(ステップS210)。この場合、制御部22は、シャットダウンなどの予め決められた処理を実行する。
以上に説明したように、本実施例に係る情報処理装置は、FAIL信号を用いてOCA信号の情報を制御部へ通知する。これにより、PSUと装置本体との間で信号を送受信する信号PINに空きが無い場合にも、OCA信号の情報を制御部に送ることができ、過電流垂下になる前に電流を減らすことができる。
図13は、実施例4に係るFAIL信号回路及びOCA信号回路の回路図である。本実施例に係る情報処理装置は、電流センスから出力された電圧が過電流判定電圧を超え、異常を示すOCA信号が出力された後、過電流判定電圧より低い予め決められた閾値を下回るとパワーセーブモードを解除することが実施例1と異なるものである。すなわち、本実施例は、実施例2の機能を実施例3に組み込む場合の構成である。本実施例に係る情報処理装置も図8のブロック図で表される。以下では、実施例1〜3と同じ機能を有する各部については説明を省略する場合がある。
本実施例に係るOCA信号回路113は、実施例2と同様にOCA比較器301、OCA基準電圧部302、抵抗303、抵抗304及びトランジスタ305を有している。さらに、本実施例に係るOCA信号回路113は、EXOR(exclusive-OR)回路307を有している。
実施例2と同様に、OCA比較器301から正常を示すOCA信号が出ている場合に、OCA比較器301には、抵抗303と抵抗304による分圧が入力される。また、OCA比較器301から異常を示すOCA信号が出ている場合には、OCA比較器301に、電流センス部103から出力された電圧が入力される。すなわち、本実施例においても、OCA比較器301は、過電流の発生を判定する場合には低い電圧と閾値とを比較して判定を行い、過電流の発生の収束を判定する場合には高い電圧と閾値と比較して判定を行う。これにより、OCA比較器301は、電流センス部103から出力された電圧が過電流が発生したと判定する閾値よりも低い値を取る閾値未満となるまで異常を示すOCA信号を出し続ける。
OCA比較器301から出力された信号は分岐され、一方はEXOR回路307へ入力され、他方は遅延回路308へ入力される。
遅延回路308は、受信した信号に対して一定の遅延を与えた後、信号をEXOR回路307へ出力する。遅延回路308は、フリップフロップなどを有する。
例えば、OCA比較器301から異常を示すOCA信号が出力された場合、その異常を示すOCA信号がEXOR回路307へ入力された後、一定の期間経過後、同じ異常を示すOCA信号が遅延回路308によってEXOR回路307へ入力される。
EXOR回路307は、OCA比較器301から入力されたOCA信号及び遅延回路308から入力されたOCA信号のいずれもがHighもしくはLowの場合、Lowの信号をFAIL信号回路112のNOR回路211へ出力する。また、EXOR回路307は、OCA比較器301から入力されたOCA信号及び遅延回路308から入力されたOCA信号の一方がHighで他方がLowの場合、Highの信号をFAIL信号回路112のNOR回路211へ出力する。
すなわち、OCA比較器301から出力されるOCA信号が正常を示すLowの信号から異常を示すHighの信号に変わると、EXOR回路307からの出力はLowからHighに変わる。その後、遅延時間が経過するまで、EXOR回路307はHighの信号を出力する。そして、遅延時間が経過すると、EXOR回路307からの出力はHighからLowに変わる。その後、OCA比較器301から出力されるOCA信号が異常を示すHighの信号から正常を示すLowの信号に変わるまで、EXOR回路307は、Lowの信号を出力する。そして、OCA比較器301から出力されるOCA信号が異常を示すHighの信号から正常を示すLowの信号に変わると、EXOR回路307からの出力はLowからHighに変わる。その後、遅延時間が経過するまで、EXOR回路307はHighの信号を出力する。そして、遅延時間が経過すると、EXOR回路307からの出力はHighからLowに変わる。すなわち、EXOR回路307は、OCA信号がHighからLowに変わるタイミング及びLowからHighに変わるタイミングで遅延回路308が与える遅延時間分の幅を有するパルスを発生することになる。
NOR回路211は、出力制御回路209又はEXOR回路307のいずれか一方もしくは両方から異常を示す信号の入力を受けると、異常を示すFAIL信号であるHighの信号を制御部22へ出力する。例えば、NOR回路211は、出力制御回路209から正常を示す信号を受けている状態で、EXOR回路307からパルス状の信号を受信した場合、同様のパルス状のFAIL信号を制御部22へ出力する。
制御部22は、パルス状の信号をNOR回路211から受信すると、負荷21をパワーセーブモードに移行させる。その後、パルス状の信号をNOR回路211から再度受信すると、制御部22は、負荷21のパワーセーブモードを解除する。
次に、図14を参照して、本実施例に係るパワーセーブ動作の流れについて説明する。図14は、実施例4に係る情報処理装置におけるOCA信号を示すFAIL信号が送出された場合のパワーセーブ動作のタイムチャートである。
グラフ801は、OCA比較器301から出力されるOCA信号を表している。グラフ801の高くなっている部分はHighの信号を表し、低くなっている部分はLowの信号を表している。グラフ802は、遅延回路306から出力される信号を表している。グラフ802の高くなっている部分はHighの信号を表し、低くなっている部分はLowの信号を表している。グラフ803は、OCA信号回路から出力される信号を表している。グラフ803の高くなっている部分はHighの信号を表し、低くなっている部分はLowの信号を表している。グラフ804は、FAIL信号回路112から出力されるFAIL信号を表している。グラフ804の高くなっている部分はHighの信号を表し、低くなっている部分はLowの信号を表している。グラフ805は、パワーセーブモードへの遷移を表している。グラフ805の高くなっている部分で負荷21においてパワーセーブが行われており、低くなっている部分ではパワーセーブは行われていない。グラフ806は、電流センス部103から出力される電圧の変化を表している。グラフ806は縦軸で電圧を表している。グラフ801〜806は、いずれも横軸で時間経過を表している。
また、閾値807は、電流センス部103からOCA比較器301へ入力される電圧を一定と考えた場合の、過電流判定電圧を表している。
タイミング811において、電流センス部103から出力される電圧が上がり、定格の100%の電圧である閾値807を超える。
OCA比較器301は、電流センス部103から入力された電圧が過電流判定電圧を超えたことを検知する。そして、タイミング812で、OCA比較器301から出力される信号は、正常を表すLowから異常を表すHighに変わる。OCA比較器301から出力される信号がHighになると、トランジスタ305がONになり、タイミング813で、閾値504が下がる。
OCA比較器301からHighの信号がEXOR回路307へ入力されると、このタイミングでは遅延回路306からLowの信号が入力されているので、タイミング814で、EXOR回路307から出力される信号がLowからHighに変わる。その後、遅延時間が経過するタイミング817まで、EXOR回路307はHighの信号を出力する。
FAIL信号回路112のNOR回路211は、EXOR回路307から入力される信号がLowからHighへ遷移したことを受けて、タイミング815で、出力する信号をHighからLowへ遷移させる。
その後、遅延時間が経過したタイミング816で、遅延回路306から出力される信号は、正常を示すLowから異常を示すHighに変わる。これにより、EXOR回路307へOCA比較器301及び遅延回路306のいずれからもHighの信号が入力されるので、タイミング817で、EXOR回路307から出力される信号はHighからLowに変わる。
FAIL信号回路112のNOR回路211は、EXOR回路307から入力される信号がHighからLowへ遷移したことを受けて、タイミング818で、出力する信号をLowからHighへ遷移させる。
制御部22は、FAIL信号回路114からパルス状のFAIL信号の入力を受けると、タイミング819で、負荷21をパワーセーブモードへ移行させる。
負荷21がパワーセーブモードへ移行すると、負荷21へ流れる負荷電流が減り、タイミング820において、OCA比較器301へ入力される電圧が下がる。この時、OCA比較器301へ入力される電圧は下がるが、未だ下がった閾値807以上である。そのため、このタイミングでは、OCA信号回路113から出力される信号は、正常を表すLowから異常を表すHighへとは変わらない。
その後、例えば、パワーセーブモードに移行した状態でCPUの処理が終わるなどして負荷が減り、負荷21へ流れる負荷電流が減る。これにより、タイミング821で、電流センス部103から出力される電圧はさらに下がる。これにより、OCA比較器301へ入力される電圧が下がった閾値807以下となる。
そこで、タイミング822において、OCA比較器301から出力されるOCA信号は、異常を表すHighから正常を表すLowに変わる。OCA比較器301からLowの信号が出力されると、トランジスタ305がOFFになる。そこで、タイミング823で、閾値807は元に戻る。
OCA比較器301からLowの信号がEXOR回路307へ入力されると、タイミング824では、遅延回路306からHighの信号が入力されているので、EXOR回路307から出力される信号がLowからHighに変わる。その後、遅延時間が経過するタイミング827まで、EXOR回路307はHighの信号を出力する。
FAIL信号回路112のNOR回路211は、EXOR回路307から入力される信号がLowからHighへ遷移したことを受けて、タイミング825で、出力する信号をHighからLowへ遷移させる。
その後、遅延時間が経過したタイミング826で、遅延回路306から出力される信号は、異常を示すHighから異常を示すLowに変わる。これにより、OCA比較器301及び遅延回路306のいずれからもLowの信号がEXOR回路307へ入力されるので、タイミング827で、EXOR回路307から出力される信号はHighからLowに変わる。
FAIL信号回路112のNOR回路211は、EXOR回路307から入力される信号がHighからLowへ遷移したことを受けて、タイミング828で、出力する信号をLowからHighへ遷移させる。
制御部22は、FAIL信号回路114からパルス状のFAIL信号の入力を受けると、タイミング829で、負荷21のパワーセーブモードを解除する。
パワーセーブモードが解除されると負荷21では、通常の動作に戻るため、負荷電流が増加する。これにより、タイミング830で、電流センス部103から出力される電圧が上昇する。ただし、CPUによる処理が終わるなどして、タイミング821などで負荷電流が減っているので、パワーセーブモードを解除しても、電流センス部103から出力させる電圧は閾値807を超えず、異常を示すOCA信号は出力されない。
以上に説明したように、本実施例に係る情報処理装置は、PSUと本体とを結ぶPINの空きが無い場合にも、電流センス部から出力される電圧が過電流の判定をする閾値よりも低い閾値を下回った場合にパワーセーブモードを解除することができる。このため、本実施例に係る情報処理装置は、PSUと本体とを結ぶPINの空きが無い場合にも、確実に電流が下がった後にパワーセーブモードを解除することができ、より適切な省電力の制御が行え、より適切にシステムを安定稼動させることができる。
(ハードウェア構成)
図15は、情報処理装置のハードウェア構成図である。各実施例に係る情報処理装置は、PSU1、CPU901、メモリ902、HDD903、ファン904及びPCIカード905を有している。
CPU901、メモリ902、HDD903、ファン904及びPCIカード905が、図1に示した負荷21の一例にあたる。
PSU1は、CPU901、メモリ902、HDD903、ファン904及びPCIカード905の各部に電力を供給する。図15における点線は電力の供給を表している。
メモリ902、HDD903、ファン904及びPCIカード905は、CPU901とバスで接続されている。
CPU901、メモリ902及びHDD903などにより、図1に示した制御部22の機能が実現される。例えば、HDD903には、制御部22の機能を実現するためのプログラムなどの各種プログラムが格納されている。そして、CPU901は、HDD903に格納された各種プログラムを読出し、メモリ902上に制御部22などの機能を実現するプロセスとして展開する。
1 PSU
2 本体
3 商用電源
21 負荷
22 制御部
101 AC/DC
102 DC/DC
103 電流センス部
104 ダイオード
105 アンプ
106 基準電圧部
107 抵抗
108 コンデンサ
109 アンプ
110 基準電圧部
111 電源バランス回路
112 FAIL信号回路
113 OCA信号回路
301 OCA比較器
302 OCA基準電圧部

Claims (3)

  1. 自装置内の負荷に電力を供給する電力供給部と、
    前記電力供給部により供給される電流が第1所定値を超えた場合に、前記電力供給部から供給される電圧を下げる出力電圧調整部と、
    前記電力供給部により前記負荷に供給される電圧の所定の分圧が前記第1所定値よりも小さい第2所定値に対応する電圧を超えると、前記電力供給部から前記負荷に供給される電流が前記第2所定値を超えたと判定して、エラー通知信号を用いた過電流の通知を開始し、前記電力供給部から前記負荷に供給される電圧が前記第2所定値に対応する電圧以下になると、前記電力供給部から前記負荷に供給される電流が前記第2所定値よりも小さい第3所定値以下になったと判定して過電流の通知を停止する過電流通知部と、
    前記エラー通知信号を用いて過電流以外の他のエラーを通知するエラー通知部と、
    前記エラー通知信号を受信し、受信した前記エラー通知信号が前記過電流通知部からの過電流の通知であるか否かを判定し、前記過電流通知部による過電流の通知である場合、前記負荷を減らし、前記過電流通知部からの通知が停止すると前記負荷の低減を解除する制御部と
    を備えたことを特徴とする情報処理装置。
  2. 前記制御部は、前記エラー通知信号を受信している期間を基に、前記受信した前記エラー通知信号が前記過電流通知部からの過電流の通知であるか否かを判定することを特徴とする請求項1に記載の情報処理装置。
  3. 電源ユニット及び負荷制御回路を有する情報処理装置の情報処理装置制御方法であって、
    前記電源ユニットに、自装置内の負荷へ電力を供給させ、
    前記電源ユニットが供給する電流が第1所定値を超えた場合に、前記電源ユニットに、供給する電圧を下げさせ、
    前記電源ユニットが供給する電圧の所定の分圧が前記第1所定値よりも小さい第2所定値を超えた場合、供給する電流が前記第2所定値を超えたと前記電源ユニットに判定させて、過電流及び過電流以外のエラーを通知するためのエラー通知信号を用いて過電流を前記負荷制御回路へ通知させ、
    前記負荷制御回路に、前記エラー通知信号を受信させ、受信した前記エラー通知信号が過電流の通知であるか否かを判定させ、
    前記負荷制御回路が過電流の通知であると判定した場合、前記負荷制御回路に前記負荷を減らさせ、
    前記電源ユニットが供給する電圧が前記第2所定値に対応する電圧以下になると、供給する電流が前記第2所定値よりも小さい第3所定値以下になったと前記電源ユニットに判定させて、過電流の通知を停止させ、
    前記負荷制御回路への過電流の通知が停止した場合、前記負荷制御回路に前記負荷の低減を解除させる
    ことを特徴とする情報処理装置制御方法。
JP2014521158A 2012-06-20 2012-06-20 情報処理装置及び情報処理装置制御方法 Active JP5884907B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/065782 WO2013190670A1 (ja) 2012-06-20 2012-06-20 情報処理装置及び情報処理装置制御方法

Publications (2)

Publication Number Publication Date
JPWO2013190670A1 JPWO2013190670A1 (ja) 2016-02-08
JP5884907B2 true JP5884907B2 (ja) 2016-03-15

Family

ID=49768299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014521158A Active JP5884907B2 (ja) 2012-06-20 2012-06-20 情報処理装置及び情報処理装置制御方法

Country Status (2)

Country Link
JP (1) JP5884907B2 (ja)
WO (1) WO2013190670A1 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000330673A (ja) * 1999-05-24 2000-11-30 Nec Gumma Ltd 消費電力低減装置
JP2001034370A (ja) * 1999-07-23 2001-02-09 Toshiba Corp 省電力制御装置、省電力制御方法及びコンピュータシステム
JP3890184B2 (ja) * 2000-05-15 2007-03-07 Necパーソナルプロダクツ株式会社 電源装置及びその電力制御方法、情報処理機器
JP3393123B2 (ja) * 2001-03-13 2003-04-07 デンセイ・ラムダ株式会社 スイッチング電源装置
TW200413896A (en) * 2003-01-24 2004-08-01 Mitac Technology Corp Power management and control method of power supply and device thereof
JP4920995B2 (ja) * 2006-03-03 2012-04-18 エヌイーシーコンピュータテクノ株式会社 コンピュータシステム
JP5326421B2 (ja) * 2008-08-18 2013-10-30 富士電機株式会社 Dc−dcコンバータの異常電流防止回路
JP5573177B2 (ja) * 2010-01-15 2014-08-20 沖電気工業株式会社 電源装置及び電源システム

Also Published As

Publication number Publication date
JPWO2013190670A1 (ja) 2016-02-08
WO2013190670A1 (ja) 2013-12-27

Similar Documents

Publication Publication Date Title
TWI571733B (zh) 伺服器機櫃系統與其電源管理方法
KR101515849B1 (ko) Cmos 디바이스의 래치―업 자동 검출 및 cmos 디바이스로의 전력 순환
US9411409B2 (en) Data processing system having power capping function in response to output state of power supply module
JP5160033B2 (ja) 複数のタイム・フレームに関して電力測定および省電力を行うための方法、システム、および調整技術
TWI505603B (zh) 電源供應裝置及其電源供應方法
US20140181546A1 (en) Method and apparatus for power resource protection
US8054599B2 (en) Apparatus, system, and method for detecting a power system component failure
US11449127B2 (en) Peak power determination for an integrated circuit device
CN113013979B (zh) 用于从电源向负载提供直接电流及交换电流的系统及方法
JP5782465B2 (ja) コントローラ、および半導体システム
JPWO2013046894A1 (ja) 電源装置とその制御方法
JP5966486B2 (ja) 電源システム、制御方法及び制御プログラム
JP5308298B2 (ja) リセット回路
JP2012022533A (ja) 電源投入制御回路
US9354695B2 (en) Power supply apparatus, processing apparatus, and information processing system
JP5945233B2 (ja) 無停電電源装置
JP5884907B2 (ja) 情報処理装置及び情報処理装置制御方法
JP5910033B2 (ja) 電圧監視装置および電圧監視方法
JP2016146198A (ja) 電源システム、制御方法及び制御プログラム
TWI471721B (zh) 具有電源供應超載模式之電腦系統
JP7063692B2 (ja) ウォッチドッグタイマ監視システム
JP5862815B1 (ja) バッテリ寿命検出装置、蓄電装置、バッテリ寿命検出方法及びプログラム
JP5407466B2 (ja) 電源制御方式
US20170138989A1 (en) Inrush current recording module
JP5515337B2 (ja) 電池パックおよび情報処理装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151202

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20151209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160125

R150 Certificate of patent or registration of utility model

Ref document number: 5884907

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150