JP4920995B2 - コンピュータシステム - Google Patents

コンピュータシステム Download PDF

Info

Publication number
JP4920995B2
JP4920995B2 JP2006057233A JP2006057233A JP4920995B2 JP 4920995 B2 JP4920995 B2 JP 4920995B2 JP 2006057233 A JP2006057233 A JP 2006057233A JP 2006057233 A JP2006057233 A JP 2006057233A JP 4920995 B2 JP4920995 B2 JP 4920995B2
Authority
JP
Japan
Prior art keywords
node
power supply
power consumption
power
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006057233A
Other languages
English (en)
Other versions
JP2007233894A (ja
Inventor
進一 河口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP2006057233A priority Critical patent/JP4920995B2/ja
Publication of JP2007233894A publication Critical patent/JP2007233894A/ja
Application granted granted Critical
Publication of JP4920995B2 publication Critical patent/JP4920995B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)

Description

本発明は、コンピュータシステムに関し、特に消費電力超過を抑止するコンピュータシステムに関する。
現在のコンピュータシステムは、ハードウェアの高速化により、電源設備としてより大きな電力供給が要求される仕様となりつつある。但し、この消費電力仕様は、コンピュータシステムに搭載される全ハードウェアが最高速で動作するケースを想定した理論電力値が示されている。通常、コンピュータシステムを導入する場合は、施設の電力供給として、設置するコンピュータシステムの電力仕様を満たす設備を用意した上で、コンピュータシステムの設置が行われる。しかし、コンピュータシステムの電力仕様は、上記の通りハードウェアの最大負荷条件での理論電力値であるために、実運用において、コンピュータシステムの全ハードウェアが最大負荷で動作することにより、コンピュータシステムの実電力消費が、コンピュータシステムの仕様上の最大電力値に達するような条件が整うケースは、極めて稀である。
通常、電力設備は、用意する電力能力が増すに従い、施設工事費や維持費などのコストを要することから、本来であれば、システム設計上、実需要と見込まれる電力設備のみを用意することが理想である。但し、システム設計上の見積もり値から、コンピュータシステムの最大電力仕様を満たさない電力設備のみを用意した場合に、仮に、コンピュータシステムの負荷が想定を超えるような事象が発生した場合には、計算機室の電力供給系自体が遮断されることになる。計算機室の電力系の遮断が発生する場合、計算機室全体の電力遮断になる可能性もあり、極めて重大な事故にもつながる可能性もある。
また、今日の大型サーバクラスのコンピュータシステムでは、単一のコンピュータシステムの内部を複数の異なるコンピュータとして分割する機能を有しており、各コンピュータ上でまったく関連の無いジョブを実行するケースも多い。このような環境下においては、各ジョブの最大負荷状態が重なるタイミングを予測することは難しく、従って、コンピュータシステム全体が実運用において消費する電力値を確実に予測することは難しい。そのため、通常はコンピュータシステム全体として、消費される可能性がほとんど無いような大電力でも供給できる電力設備を用意した上で、コンピュータシステムを計算機室に設置する必要があった。コンピュータシステム自体が実際には使用されないような、理論消費電力値まで、電力を消費する可能性があることを完全に排除できないことが、このような過剰電力設備の要求を生じさせている。
なお、近年、最も普及している汎用マイクロプロセッサは、消費電力を削減するための機能をいくつか備えている。代表的な例として、下記の機能が挙げられる。
(a)外部から動作する周波数を動的に制御することにより、消費電力を制御する機能(スロットリング:Throttling)。
(b)プロセッサ内の一部分を停止させることで消費電力を制御する機能(スタンバイ)。
これらの機能は、ハードウェアとしての製造難易度が高いため、通常これらの機能を有していないプロセッサも、市場では多数存在している。このような、消費電力削減機能を持ち合わせないプロセッサを採用するコンピュータの場合は、消費電力削減を実現することが不可能となる。
以上のように、計算機室にコンピュータシステムを設置する場合には、コンピュータシステムの仕様が示す最大消費電力を供給可能な設備を用意することが一般的である。コンピュータシステムの電力仕様は、コンピュータシステム内の全ハードウェアが設計上、最大に動作した場合の理論消費電力値が示される場合が多い。一方、実際の使用環境では、全ハードウェアが同時に最大の負荷状態となるケースは稀であるため、コンピュータシステムが消費する電力は、電力設備として用意される能力のうちの一部のみの使用にとどまる場合が多い。但し、コンピュータシステムは偶発的にもデータ処理負荷が上昇すれば、最大で理論消費電力値に示される電力を消費する可能性があるために、従来は仕様上の最大消費電力を供給可能な、通常運用に対して過剰な電力設備を用意する必要があった。つまり、実使用上コンピュータシステムが最大消費電力を消費するケースは想定されないが、理論上の最大消費電力量を消費する可能性を排除することができないために過剰な設備を準備する必要があるという課題が生じていた。
関連する技術として、特開2000−172387号公報に電気機器が開示されている。
この電気機器は、複数の構成要素からなるベース負荷と消費電力に関連した複数の動作モードを含む制御負荷とを備える電気機器であって、前記ベース負荷の実際の消費電力と前記制御負荷の現在の動作モードにおける最大消費電力から前記電気機器の予測最大消費電力を得る手段と、基準電力を提供する手段と、前記予測最大消費電力と前記基準電力を比較する手段と、前記比較する手段に応答して前記制御負荷の動作モードを変更する手段とを有する。
この従来技術では、例えば、電源コントローラからCPU(中央制御装置)へのインタラプト(割り込み)を契機に、ACPI BIOSがCPU上で実行され、動作モードへの移行判断が行われている。なお、ACPI BIOSでは、OSがBIOSと連携してコンピュータ内部の各パーツの電力を管理する。つまり、通常ユーザジョブに使用されるCPUが、電力モード管理プログラムに使用されるため、CPUパワーのロス(損失)又はオーバーヘッド(負荷)につながる。また、大型サーバの場合は、パーソナルコンピュータとは異なり、同時に複数のジョブが各プロセッサで実行されるために、全てのプロセッサが急速に高い負荷に達する可能性がある。この時、プロセッサの消費電力制御機能といった、プロセッサ単体の機能による消費電力制御のみでは、システム全体の消費電力上昇に対応できない場合がある。
また、特開2002−142385号公報にサーバ装置が開示されている。
このサーバ装置は、ネットワークに接続された機器の管理を行うサーバ装置であって、前記ネットワーク全体の消費電力量を監視する監視手段と、前記ネットワークに接続された機器が開始しようとする動作によって、前記ネットワーク全体の消費電力量が予め定められた許容消費電力量を超える場合、所定の条件が満たされるまで前記動作の開始を行わないように前記機器を制御する制御手段とを有することを特徴とする。
この従来技術は、ネットワークを構成する機器の動作開始毎に、システム全体の消費電力が閾値を上回るか否かを判断する手段であるため、システムの動作が開始された後の、負荷状況による電力制御は行うことができない。また、予め用意する機器の最大消費電力値を加算する方式であるため、負荷状況に応じた消費電力を計測する手段は提供されていない。従って、負荷状況が想定を超える場合の消費電力の抑止には用いることができない。
特開2003−140782号公報にプロセッサ制御方法が開示されている。
このプロセッサ制御方法は、与えられた消費電力制約と動作時間制約に対して,残り消費電力量と残り時間から以降の単位時間辺りの期待消費電力を求め,以降の単位時間あたりの消費電力が求めた値以下になるようにプロセッサの動作を制御する。
この従来技術は、例えば、ユーザージョブに使用されるCPUにおいて、タイマー割込みで一定時間毎に起動する電力制御プログラムが現在の消費電力状況を読みに行き、消費電力制御を行う手段であるために、CPUパワーのロス(損失)又はオーバーヘッド(負荷)につながる。
特開2005−202506号公報にブレードサーバにおける電力管理システムが開示されている。
この電力管理システムは、プロセッサ、プロセッサ周波数制御部、ブレードマネージメントコントローラを有する複数のブレードと、前記ブレードに電力を供給する1つ以上の電源ボックスと、前記ブレードマネージメントコントローラに接続された単一のシステムマネージメントコントローラと、を1つの筐体内に備える。
そして、前記単一のシステムマネージメントコントローラは、前記ブレードの実装数と、各ブレードの消費電力と、前記電源ボックスによる供給電力とを検知するとともに、ブレードサーバ全体の消費電力が前記供給電力を超える場合に、各ブレード毎の消費電力低減の優先度に応じて前記ブレードでの消費電力を制御することを特徴とする。
この従来技術では、システム全体の大幅な負荷変動による、急激な消費電力上昇に対応できない。
特開2000−172387号公報 特開2002−142385号公報 特開2003−140782号公報 特開2005−202506号公報
本発明の目的は、システムの消費電力が設定消費電力値を超えないようにするコンピュータシステムを提供することである。
本発明の他の目的は、該コンピュータシステム自身が、該コンピュータシステムで消費される総電力量の監視を行い、システム消費電力が、予め設定した許容電力値を上回るケースには、システム自体のデータ処理動作を止めずに、データ処理性能やハードウェア構成の縮退を行う低消費電力化手段を適用するコンピュータシステムを提供することである。
本発明の他の目的は、複数の消費電力手段を段階的に適用する手段を提供することにより、急激な負荷増加にも対応することができるコンピュータシステムを提供することである。
本発明の更に他の目的は、システム設計上の見積もり消費電力に対する見積もり誤差吸収のための余裕電力量の積み上げを不要とするコンピュータシステムを提供することである。
以下に、[発明を実施するための最良の形態]で使用される番号を括弧付きで用いて、課題を解決するための手段を説明する。これらの番号は、[特許請求の範囲]の記載と[発明を実施するための最良の形態]との対応関係を明らかにするために付加されたものである。但し、それらの番号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明のコンピュータシステム(100)は、少なくとも1つのノード(10)と、外部の電源設備から交流又は直流の電流が配電され、前記電流に対して直流電流への変換を行い、前記少なくとも1つのノード(10)に対して前記直流電流を供給する電源供給装置(20)と、前記少なくとも1つのノード(10)に供給される直流電流の計測して電流情報を出力する電流計測装置(30)と、前記電流計測装置(30)からの前記電流情報に基づいて、前記少なくとも1つのノード(10)への直流電流の供給及び動作状態を制御するシステム制御装置(40)とを具備する。
前記少なくとも1つのノード(10)内のチップセット(14)は、前記チップセット(14)自身の制御動作及び前記チップセット(14)内のデータ処理速度を遅らせる動作モードを機能として持ち、通常動作モードからチップセット(14)遅延モード及びチップセット(14)遅延モードから通常動作モードへは、前記システム制御装置(40)による指示により移行する。
前記少なくとも1つのノード(10)内のOS(15)は、動作中のプロセスを一時的に停止させ、新規プロセスの開始を行わないプロセス停止モードを機能として持つ。通常モードからプロセス停止モード及びプロセス停止モードから通常モードへの移行は、前記システム制御装置(40)から前記チップセット(14)を経由した割り込み通知での指示により行う。
前記少なくとも1つのノード(10)内のOS(15)は、動作中であっても、前記システム制御装置(40)からの指示により、自ノード(10)内の1つのCPU(11)の使用を止め、該CPU(11)内の全情報を同一ノード(10)の他CPU(11)に移動させることにより、該CPU(11)のノード(10)構成からの切り離しを行うことを可能とする機能を持ち、且つ、切り離されたCPU(11)の使用を再び開始する機能を持つ。
前記少なくとも1つのノード(10)内のチップセット(14)は、切り離されたCPU(11)に対する電源供給を停止することで、該CPU(11)の物理的な切り離しを行う機能を持ち、且つ、電源供給が停止されたCPU(11)に対して再び電源供給を開始する物理的な組み込みを行う機能を持つ。
前記少なくとも1つのノード(10)内のOS(15)は、動作中のジョブを強制的に停止して、前記少なくとも1つのノード(10)のシャットダウン処理及び電源供給遮断を行う機能を持つ。
前記電源供給装置(20)は、前記シャットダウン処理が完了した後、前記少なくとも1つのノード(10)への電源供給を停止し、且つ、前記システム制御装置(40)からの指示により、再び前記少なくとも1つのノード(10)に対する電源の供給を開始する。
前記電源供給装置(20)は、システム制御装置(40)からの指示により、前記少なくとも1つのノード(10)内のOS(15)への通知を行わずに、強制的に該ノード(10)への電源供給を瞬時に停止する。
本発明の他のコンピュータシステム(100)は、複数のコンピュータ(50)と、電源供給設備から前記複数のコンピュータ(50)の各々に供給される電流を計測して電流情報を出力する電流計測装置(60)と、前記電流計測装置(60)からの前記電流情報に基づいて、前記各コンピュータ(50)に対して供給されている消費電力を消費電流より算出し、前記消費電力がポリシー設定情報上の設定電力値を上回る場合は、規定された低消費電力手段の適用を対象ハードウェアに対して指示し、前記消費電力値が、ポリシー設定上の設定電力値以下に復帰した時点で、低消費電力手段の終了を対象ハードウェアに指示するシステム制御用コンピュータ(70)と、前記システム制御用コンピュータ(70)の指示により、前記各コンピュータ(50)への電源供給を停止する機能を有する電流分配器(80)とを具備する。
前記各コンピュータ(50)内のチップセット(14)は、前記チップセット(14)自身の制御動作及び前記チップセット(14)内のデータ処理速度を遅らせる動作モードを機能として持つ。通常動作モードからチップセット(14)遅延モード及びチップセット(14)遅延モードから通常動作モードへは、前記システム制御用コンピュータ(70)による指示により移行する。
前記各コンピュータ(50)内のOS(15)は、動作中のプロセスを一時的に停止させ、新規プロセスの開始を行わないプロセス停止モードを機能として持ち、通常モードからプロセス停止モード及びプロセス停止モードから通常モードへの移行は、前記システム制御用コンピュータ(70)から前記チップセット(14)を経由した割り込み通知での指示により行う。
前記各コンピュータ(50)内のOS(15)は、動作中であっても、前記システム制御用コンピュータ(70)からの指示により、自コンピュータ(50)内の1つのCPU(11)の使用を止め、該CPU(11)内の全情報を同一コンピュータ(50)の他CPU(11)に移動させることにより、該CPU(11)のコンピュータ(50)構成からの切り離しを行うことを可能とする機能を持ち、且つ、切り離されたCPU(11)の使用を再び開始する機能を持つ。
前記各コンピュータ(50)内のチップセット(14)は、切り離されたCPU(11)に対する電源供給を停止することで、該CPU(11)の物理的な切り離しを行う機能を持ち、且つ、電源供給が停止されたCPU(11)に対して再び電源供給を開始する物理的な組み込みを行う機能を持つ。
前記各コンピュータ(50)内のOS(15)は、動作中のジョブを強制的に停止して、前記各コンピュータ(50)のシャットダウン処理及び電源供給遮断を行う機能を持つ。
前記電源供給装置は、前記シャットダウン処理が完了した後、前記各コンピュータ(50)への電源供給を停止し、且つ、前記システム制御用コンピュータ(70)からの指示により、再び前記各コンピュータ(50)に対する電源の供給を開始する。
前記電源供給装置は、システム制御用コンピュータ(70)からの指示により、前記各コンピュータ(50)内のOS(15)への通知を行わずに、強制的に該コンピュータ(50)への電源供給を瞬時に停止する。
コンピュータシステムでのデータ処理量が増加し、システム負荷が高くなる場合にも、コンピュータシステムが消費する電力が予め設定された電力に達した場合は、データ処理の低速化やハードウェア構成の縮退によりデータ処理能力を抑えることにより、システム全体が消費する電力量が設定電力値を超えないことを保障することが可能となる。
その結果、システムを構築する際に、計算室設備として、コンピュータシステムの消費電力仕様を満足するまでの過剰電力設備の用意を行わず、想定される消費電力分の供給設備のみを用意した場合に、仮に想定を超えるデータ処理による電力消費の計画外上昇が発生した場合にも、コンピュータシステム自体が消費電力上昇を抑えることにより、計算機設備自体の過電流による電源遮断の発生を防止することが可能となる。
以下に本発明の第1実施形態について添付図面を参照して説明する。
図1に本発明の実施構成例を示す。
本発明のコンピュータシステム(以下、「システム」という)100は、ノード10と、電源供給装置20と、電流計測装置30と、システム制御装置40とを備える。
ノード10は、CPU11と、メモリ12と、外部記憶装置13と、チップセット14と、OS15とを備える。CPU11(11−i、i=1〜n:nはCPU数)は、少なくとも1つ存在し、データ処理や装置の制御を行う。メモリ12及び外部記憶装置13は、データを記憶する。外部記憶装置13の例として、ハードディスク(HDD)やDVDが挙げられる。チップセット14は、外部I/Fとの接続制御を行う。OS15は、ノード10上で動作する基本ソフトウェアであり、ノード10上で実行されるジョブへの資源の割り当て制御や、ジョブからの外部記憶装置へのアクセス制御、外部I/Fに対するアクセス制御といった、ノード10の動作の基本処理を制御している。電源供給装置20は、ノード10に対して電源を供給する。電流計測装置30は、電源供給装置20からノード10に供給される電流量をリアルタイムで計測する。システム制御装置40は、ノード10への電源供給や動作状態を制御する。
また、電源供給装置20へは、外部の電源設備から、システム100が稼動するために必要な交流又は直流の電流が配電される。交流又は直流のいずれの場合も、電源供給装置20において内部のノード10に分配される電圧レベルの直流電流への変換が行われる。電流計測装置30は、ノード10に分配される直流電流の電流量を計測している。計測された電流情報は、システム制御装置40に対して伝えられる。ノード10は、電源供給装置20より供給された直流電流により駆動する。システム100内にあるシステム制御装置40は、ノード10の電源ON、OFF、ノード10内部回路に対する状態遷移指示といった、システム挙動を制御するための装置である。また、システム100内のノード10上では、OS15が動作している。
また、図2に示すように、コンピュータシステム100は、装置内のハードウェアを複数のノード10(10−i、i=1〜n:nはノード数)に分割する機能を有することが多い。この場合は、電源供給装置20は、複数のノード10の各々に対して電源を供給する。電流計測装置30は、電源供給装置20から全ノード10に供給される電流量を計測する。システム制御装置40は、全ノード10の状態を制御する。
単一コンピュータシステム100が複数のノード10に分割される場合は、可用性の確保のために、2つ以上のノード10において同一のジョブを実行させるクラスタ構成を採る場合もある。この場合、1つのノード10が障害により停止した場合においても、別のノード10によりジョブのデータ処理は継続運転することができる。
ノード10内のチップセット、CPU、OS及びシステム制御装置40は、コンピュータシステム100の使用消費電力を低減させるために、下記に挙げる機能を持つ。
(a)チップセット遅延モード
ノード10上のチップセットは、チップセット自身の制御動作やチップセット内のデータ処理速度を遅らせる動作モードを機能として持つ。通常動作モードからチップセット遅延モード及び、チップセット遅延モードから通常動作モードへは、システム制御装置40による指示により移行する。
(b)OSプロセス停止モード
ノード10上のOSは、動作中のプロセスを一時的に停止させ、新規プロセスの開始を行わないプロセス停止モードを機能として持ち合わせる。通常モードからプロセス停止モード及びプロセス停止モードから通常モードへの移行は、システム制御装置40からの指示により行われる。OSへの指示は、チップセットを経由した割り込み通知により実施される。
(c)CPU物理組込み/切離し機能
ノード10上のOSは、動作中であっても、自ノード10上の1つのCPUの使用を止め、当該CPU内の全情報を同一ノード10の他CPUに移動させることにより、当該CPUのノード10構成からの切り離しを行うことを可能とする機能を持つ。また、ノード10のチップセットは、切り離されたCPUに対する電源供給を停止することで、CPUの物理的な切り離しを行う機能を持つ。また、ノード10のチップセットは、電源供給が停止されたCPUに対して再び電源供給を開始する物理的な組み込みを行う機能を持つ。更にOSは、切り離されたCPUの使用を再び開始する機能を持つ。これら、動作中の物理的な切り離し及び組み込みは、システム制御装置40からの指示により行われる。
(d)ノード10シャットダウン/ブート機能
ノード10のOSは、動作中のJOB(ジョブ)を強制的に停止して、ノード10のシャットダウン処理及び電源供給遮断を行う機能を持つ。シャットダウンが完了した後、ノード10への電源供給装置20からの電源供給は停止する。ノード10シャットダウン機能は、システム制御装置40からの指示により行われる。また、システム制御装置40からの指示により、電源供給装置20は再びノード10に対する電源の供給を開始する。ノード10は、電源の供給が開始されると、OS立ち上げが行われ、通常通りのジョブが開始される。
(e)ノード10強制停止機能
電源供給装置20は、ノード10上のOSへの通知を行わずに、強制的にノード10への電源供給を瞬時に停止する機能を持つ。強制停止は、システム制御装置40からの指示を契機に行われる。
(a)〜(b)はコンピュータシステム100の構成によらずデータ処理が継続された状態での適用が可能な手段である。(c)はノード10に複数のCPUが構成されている場合に、データ処理が継続された状態での適用が可能な手段である。(d)〜(e)は、コンピュータシステム100内の複数のノード10において、前記のクラスタ構成が採られている場合に、クラスタとしてのデータ処理が継続された状態での適用が可能な手段である。また、計算機室の電源供給系の保護という目的で、データ処理の継続に関わらず、クラスタが構成されていない場合でも、(d)〜(e)の手段を適用することも有効である。
システム制御装置40は、電流計測装置30によりモニターされる消費電流値から算出されるシステム100の総消費電力値に対して、予めコンピュータシステム100の使用者により設定された動作ポリシーに従い、上記(a)〜(e)の動作モードの移行及び機能の起動を行う。
ポリシー設定の例として、システム制御装置40が、図3に示すテーブル情報を保持するという手段が挙げられる。
図3のテーブルにおいて、「低減化手段」欄は、前に挙げた低消費電力化手段の適用基準情報を示している。また、「設定電力値」欄は、低消費電力化手段の適用が行われる基準消費電力値を示している。
「適用対象HW(ハードウェア)」欄は、コンピュータシステム100が設定電力値を超えた場合に、低消費電力化手段を適用するハードウェアを示している。なお、機能やモードによりノード10を指定する場合と、ノード10及びCPUを指定する場合がある。図3にある#m、#nは、ノード10を特定する個別の番号を示している。また、#mm、#nnは、CPUを特定する個別の番号を示している。
「適用フラグ」欄では、システム100の消費電力が、設定電力値を超えた場合に、実際に各低消費電力化手段を実行するか、又は実行しないかを指定するためのフラグ情報が設定される。適用フラグは、使用環境やコンピュータシステム100内のノード10構成に従い、システム100管理者が指定を行う。例えば、複数CPUを持つ複数のノード10によるクラスタ構成が採られている場合には、(a)〜(e)の適用を行う。単一ノード10、単一CPUの場合には、(a)〜(b)の適用を行うように設定を行う。また、クラスタ構成を採られていない場合にも、データの継続処理に関わりなく、計算機室の電源供給系の遮断抑止が求められる場合には、(a),(b),(d),(e)を適用するように設定を行うなど、使用環境毎に設定が選択される。低消費電力化手段が多く適用できる構成であれば、コンピュータシステム100のデータ処理への影響を段階的に抑えながら、コンピュータシステム100の消費電力管理が可能となる。
上記例の、低消費電力化手段(a)〜(e)は、すべてコンピュータの動作性能や構成の縮退により低消費電力を実現する機能であるが、(a)から(e)に、コンピュータ動作への影響が少ない順に並べられている。これらの低消費電力化手段が適用される設定消費電力は、コンピュータ動作への影響が少ないものから、コンピュータ動作への影響が高いものへ順に設定消費電力値を上げて行くことが望ましい。
図4を参照して、以下に本実施形態の動作について説明する。
(1)ステップS101
コンピュータシステム100の通常動作中、システム100内のノード10のデータ処理負荷が増すに従い、システム100としての電力消費が増加する。システム制御装置40は、電流計測装置30から送られる消費電流値をリアルタイムで監視する。具体的には、十分に短い時間間隔での消費電流値データの送信を行うことにより監視が行われる。
(2)ステップS102
このとき、図3に示したポリシー設定上において、適用フラグが“適用1”にセットされた低減化手段項目にて設定された基準電力値を、システム消費電力が上回る状態が発生した場合は、該当する低消費電力化機能や低消費電力モードへの移行を、同ポリシー設定上に指定されている対象HWに対して適用するために、システム制御装置40が、対象HWを持つコンピュータのチップセット、CPU、OS、電源供給装置20に対する指示を送る。
(3)ステップS103
ノード10内のチップセット、CPU、OS、電源供給装置20は、システム制御装置40の指示に従い、該当低消費電力化手段の適用を行う。
(4)ステップS104
システム消費電力が、ある低消費電力化項目の設定電力値を上回り、該当低消費電力化手段を実施した結果、システム消費電力が、設定電力値を下回る状態に戻った場合は、起動された低消費電力化手段は停止され、通常動作への復帰が行われる。これら通常状態への復帰は、システム制御装置40により対象HWに対して指示される。例えば、図5に示すように、システム消費電力が、ポリシーテーブル内の低電力化手段(a)で設定されている閾値を超えた場合は、低電力化手段(a)が適用される。低電力化手段(a)が適用された後に、システム消費電力が、ポリシーテーブル内の低電力化手段(a)で設定されている閾値以下まで下がった場合には、低消費電力化手段(a)の適用は終了する。
(5)ステップS105
また、システム消費電力が、ある低消費電力化項目の設定電力値を上回り、対応する低消費電力化手段を実施した場合にも、設定電力値を下回ることなく、更に別の低消費電力化項目の設定電力値を上回るような場合は、該当低消費電力化手段が新たに適用される。
(6)ステップS106
この後、システム消費電力が、適用された低電力化手段の設定電力値を下回る状態に戻れば、新たに起動された低消費電力化手段の適用は、システム制御装置40の指示により終了する。
図6は、時間経過による以下に示す動作を示している。
1)システム消費電力が低消費電力手段aの設定消費電力値を超えることにより、低消費電力手段aが開始される。
2)その後も、システム消費電力が低消費電力手段aの設定消費電力値を下回ることなく、低消費電力手段bの設定消費電力値を超えることにより、低消費電力手段bが開始される。
3)その後も、システム消費電力が低消費電力手段bの設定消費電力値を下回ることなく、低消費電力手段cの設定消費電力値を超えることにより、低消費電力手段cが開始される。
4)その後、システム消費電力が低消費電力手段cの設定消費電力値を下回ることにより、低消費電力手段cの適用は終了する。
5)その後、システム消費電力が低消費電力手段bの設定消費電力値を下回ることにより、低消費電力手段bの適用は終了する。
6)その後、システム消費電力が低消費電力手段aの設定消費電力値を下回ることにより、低消費電力手段aの適用は終了し、通常の動作状態に復帰する。
以下に本発明の第2実施形態について添付図面を参照して説明する。
図7に、図1において示す構成以外での実施例を示す。
本実施形態におけるコンピュータシステム100は、コンピュータ群50と、電流計測装置60と、システム制御用コンピュータ70と、電流分配器80とを備える。
コンピュータ群50は、異なる複数のコンピュータを示す。電流計測装置60は、電源供給設備からの電流を計測する。システム制御用コンピュータ70は、電流計測装置60での計測結果に基づいて、コンピュータ群50の電源制御及び各コンピュータに対する低消費電力手段の適用指示を行う。電流分配器80は、システム制御用コンピュータ70の指示により、個別コンピュータへの電源供給を停止する機能を有する。
図1は、サーバ装置のように1つのコンピュータシステム100内に組み込まれた電源供給装置20から内部ノード10に対する供給電流を、コンピュータシステム100内に組み込まれた電流計測装置30及びシステム制御装置40が監視することにより、単一コンピュータシステム100の消費電力管理を行うことを前提とした構成であった。
しかし、図7に示す通り、本発明は、異なるコンピュータにより構成されるコンピュータ群50に対する電流供給量の管理としても利用することができる。図7では、異なるコンピュータ群50が存在し、電源供給設備からの電流は、電流計測装置60を介した後、システム制御用コンピュータ70の指示を受けた電流分配器80により全コンピュータ群50に供給される。
図8を参照して、以下に本実施形態の動作について説明する。
(1)ステップS201
電流計測装置60は、電源供給設備から供給された電流を計測する。
(2)ステップS202
電流計測装置60で計測された電流情報は、コンピュータ群50の電源制御及び各コンピュータに対する低消費電力手段の適用指示を行うシステム制御用コンピュータ70に送信される。
(3)ステップS203
システム制御用コンピュータ70は、受信した供給電流情報を元に、コンピュータ群50に対して供給されている消費電力を消費電流より算出する。
(4)ステップS204
算出された消費電力の値に応じて、システム制御用コンピュータ70は、電流分配器80に個別コンピュータへの電源供給停止を指示する。
(5)ステップS205
電流分配器80は、システム制御用コンピュータ70の指示により、個別コンピュータへの電源供給を停止する。
システム制御用コンピュータ70は、図3に示した低消費電力化制御を予め規定するポリシー設定情報を記憶しており、消費電力がポリシー設定情報上の設定電力値を上回る場合は、規定された低消費電力手段の適用を対象ハードウェアに対して指示し、消費電力値が、ポリシー設定上の設定電力値以下に復帰した時点で、低消費電力手段の終了を対象ハードウェアに指示することにより、コンピュータ群50全体の消費電力を、予め設定された設定電力値以下に抑えることが可能となる。
図9に示すように、図7のコンピュータ群50を形成するコンピュータの各々(50−i、i=1〜n:nは台数)は、図1で示したノード10と同様に、少なくとも1つのCPU11(11−i、i=1〜n)と、メモリ12と、外部記憶装置13と、外部I/Fとの接続制御を行うチップセット14と、OS15とを備える。
上記のコンピュータ内のチップセット14、CPU11、OS15、及びシステム制御用コンピュータ70は、コンピュータ群50への供給消費電力を低減させるために、下記に挙げる機能を持つ。
(a)チップセット遅延モード
コンピュータ上のチップセットは、チップセット自身の制御動作やチップセット内のデータ処理速度を遅らせる動作モードを機能として持つ。通常動作モードからチップセット遅延モード及び、チップセット遅延モードから通常動作モードへは、システム制御用コンピュータ70による指示により移行する。
(b)OSプロセス停止モード
コンピュータ上のOSは、動作中のプロセスを一時的に停止させ、新規プロセスの開始を行わないプロセス停止モードを機能として持ち合わせる。通常モードからプロセス停止モード及びプロセス停止モードから通常モードへの移行は、システム制御用コンピュータ70からの指示により行われる。
(c)CPU物理組込み/切離し機能
コンピュータ上のOSは、動作中であっても、自コンピュータ上の1つのCPUの使用を止め、当該CPU内の全情報を同一コンピュータの他CPUに移動させることにより、当該CPUのコンピュータ構成からの切り離しを行うことを可能とする機能を持つ。また、コンピュータのチップセットは、切り離されたCPUに対する電源供給を停止することで、CPUの物理的な切り離しを行う機能を持つ。また、コンピュータのチップセットは、電源供給が停止されたCPUに対して再び電源供給を開始する物理的な組み込みを行う機能を持つ。更にOSは、切り離されたCPUの使用を再び開始する機能を持つ。これら、動作中の物理的な切り離し及び組み込みは、システム制御用コンピュータ70からの指示により行われる。
(d)コンピュータシャットダウン/ブート機能
コンピュータのOSは、動作中のJOBを強制的に停止して、コンピュータのシャットダウン処理及び電源供給遮断を行う機能を持つ。シャットダウンが完了した後、コンピュータへの電源供給装置20からの電源供給は停止する。コンピュータのシャットダウン機能は、システム制御用コンピュータ70からの指示により行われる。また、システム制御用コンピュータ70からの指示により、電源供給装置20は再びコンピュータに対する電源の供給を開始する。コンピュータは、電源の供給が開始されると、OS立ち上げが行われ、通常通りのJOBが開始される。
(e)コンピュータ強制停止機能
電源供給装置20は、コンピュータ上のOSへの通知を行わずに、強制的にコンピュータへの電源供給を瞬時に停止する機能を持つ。強制停止は、システム制御用コンピュータ70からの指示を契機に行われる。
システム制御用コンピュータ70は、コンピュータ群50の各コンピュータとの間はネットワークにより接続されており、システム制御用コンピュータ70から、コンピュータ群50の各コンピュータへの低消費電力化手段の適用指示は、このネットワークを経由して行われる。但し、図7の構成で採用される図9のコンピュータ内のチップセットやOSが上記低消費電力化手段を持たない場合は、上記(a)〜(c)の手段の適用はできない。この場合は、図3のポリシー設定情報テーブルの中で、(a)〜(c)の適用フラグを未適用(0)に設定した場合の動作と同様なものとなる。(a)〜(c)の手段の適用が無い場合、消費電力上昇の場合の処理能力の低下は、(a)〜(c)を適用する場合に比べて多くなるが、コンピュータ群50で消費される電力が、設定値を超えないことにより、計算機室の電力設備を上回る電流供給が発生し、電力設備自体が遮断する事態を防ぐという目的は実現することができる。図7の構成の場合にも、複数のコンピュータが同一のJOBを実行することにより可用性を確保するクラスタ構成を採る場合がある。クラスタ構成を採る場合には、(d)〜(e)の手段を適用した場合にも、データ処理は継続して実行することが可能となる。
なお、他の実施形態として、システム制御用コンピュータ70自身も、コンピュータ群50の各コンピュータの1つとして、上記の低消費電力化手段を適用されるようにしても良い。
本発明は、コンピュータシステム全般での利用が考えられる。例えば、ノード10やコンピュータ50として、ワークステーション、ルータを始めとする中継機、デジタルテレビやDVDレコーダーといった情報家電、家庭用ゲーム機を使用することが考えられる。但し、実際には、これらの例に限定されない。
また、本発明の実施例として、会社内や学校内のコンピュータの消費電力超過を抑止するために本発明を用いることが考えられる。多数のコンピュータを使用する環境においては、消費電力超過の抑止が常に求められている。
更に、PDA(Personal Digital Assistance)や携帯電話機といった携帯端末の内部で本発明を実施することも考えられる。例えば、バッテリ(電源供給設備)から他の内部装置(ノード)への電力供給の際に本発明を用いる。携帯端末においては、消費電力を減らすことが、携帯端末の使用時間の拡大やバッテリの寿命の延長につながる。
以上のように、本発明は、コンピュータシステムに供給される電源電流を、コンピュータシステムの電源供給部に設けた電流計測装置により、リアルタイムに測定することで算出される消費電力と、予め設定された低消費電力化ポリシー上の基準消費電力値を比較し、低消費電力化手段を適用する条件に該当する場合は、コンピュータシステムが持つ複数の低消費電力手段を段階的に適用することにより、コンピュータシステムで消費される電力を、システム管理者が設定する許容電力値以内に抑える手段を有するコンピュータシステムに関する発明である。
本発明では、プロセッサの消費電力削減機能を用いずに、コンピュータベンダが開発するチップセット(プロセッサの周辺に存在するLSI)や、OSのようなソフトウェアの動作により、システム上の消費電力制御を実現している。そのため、プロセッサ自体が消費電力削減機能を有していない場合にも、消費電力制御を実現することが可能となる。
また、本発明では、ユーザジョブに使用されるCPUとは別のシステム制御装置が、消費電力の監視、動作モード移行判断、又は切り替え処理を実施するために、ユーザジョブ用のCPUが消費電力制御に使用されることはない。すなわち、ユーザジョブ用のCPUのオーバーヘッド(負荷)無しで、消費電力制御を可能としている。
更に、本発明では、縮退度の順から多数の電力削減モードを段階的に適用する。最終的には、クラスタノードに対する電流供給遮断までを実施することで、確実にシステム全体で、消費電力が、設定電力を上回る事態を抑止することを可能としている。すなわち、例えばCPUやLCDといった、電力を消費する部分的な構成部品の電力消費を制御するのではなく、供給電流自体を遮断してしまうノード強制停止モードを設けることで、システムにおいて電力超過が発生する可能性を排除することができる。このように、本発明は、クラスタ構成におけるノードへの電力供給遮断制御を実施することにより、ユーザジョブを停止させることなく、急激な消費電力上昇にも対応した電力制御を実現している。
図1は、電力超過抑止システム(単一ノード構成)を示すブロック図である。 図2は、電力超過抑止システム(マルチノード分割構成)を示すブロック図である。 図3は、ポリシー情報テーブルを示す図である。 図4は、第1実施形態の動作を示すフローチャートである。 図5は、時間経過による動作を示す第1の図である。 図6は、時間経過による動作を示す第2の図である。 図7は、第2実施形態の構成を示すブロック図である。 図8は、第1実施形態の動作を示すフローチャートである。 図9は、個々のコンピュータの内部構成を示すブロック図である。
符号の説明
10… ノード
11… CPU
12… メモリ
13… 外部記憶装置
14… チップセット
15… OS
20… 電源供給装置
30… 電流計測装置
40… システム制御装置
50… コンピュータ群
60… 電流計測装置
70… システム制御用コンピュータ
80… 電流分配器
100… コンピュータシステム

Claims (12)

  1. 複数のノードと、
    前記複数のノードの各々に搭載された複数のプロセッサと、
    外部の電源設備から交流又は直流の電流が配電され、前記電流に対して直流電流への変換を行い、前記複数のノードに対して前記直流電流を供給する電源供給装置と、
    前記電源供給装置から前記複数のノードに供給される直流電流の電流量を計測して電流情報を出力する電流計測装置と、
    前記電流計測装置からの前記電流情報に基づいて、前記複数のノードに対して供給されている消費電力を消費電流より算出し、前記消費電力がポリシー設定情報上の設定電力値を上回る場合は、規定された低消費電力手段の適用を、前記電源供給装置及び前記複数のノードのうち少なくとも1つのノードに対して指示し、前記消費電力値が、ポリシー設定上の設定電力値以下に復帰した時点で、低消費電力手段の終了を、前記電源供給装置及び前記少なくとも1つのノードに指示するシステム制御装置と
    を具備し、
    前記電源供給装置は、前記システム制御装置の指示により、前記少なくとも1つのノードへの電源供給を停止し、
    前記少なくとも1つのノードは、前記システム制御装置の指示により、プロセッサ自体の消費電力削減機能を用いずに、前記少なくとも1つのノード内のチップセット、前記少なくとも1つのノード内のOS、及び前記電源供給装置のそれぞれが持つ機能のうち少なくとも1つを利用して前記各プロセッサへの直流電流の供給を制御する
    コンピュータシステム。
  2. 請求項1に記載のコンピュータシステムであって、
    前記少なくとも1つのノード内のチップセットは、前記チップセット自身の制御動作及び前記チップセット内のデータ処理速度を遅らせる動作モードを機能として持ち、前記システム制御装置からの指示により、通常動作モードからチップセット遅延モードへの移行、及びチップセット遅延モードから通常動作モードへの移行を行う機能を持つ
    コンピュータシステム。
  3. 請求項1又は2に記載のコンピュータシステムであって、
    前記少なくとも1つのノード内のOSは、動作中のプロセスを一時的に停止させ、新規プロセスの開始を行わないプロセス停止モードを機能として持ち、前記システム制御装置から前記チップセットを経由した割り込み通知での指示により、通常モードからプロセス停止モードへの移行、及びプロセス停止モードから通常モードへの移行を行う機能を持つ
    コンピュータシステム。
  4. 請求項1乃至3のいずれか一項に記載のコンピュータシステムであって、
    前記少なくとも1つのノード内のOSは、動作中であっても、前記システム制御装置からの指示により、自ノード内の1つのプロセッサの使用を止め、該プロセッサ内の全情報を同一ノードの他のプロセッサに移動させることにより、該プロセッサのノード構成からの切り離しを行うことを可能とする機能を持ち、更に、切り離されたプロセッサの使用を再び開始する機能を持ち、
    前記少なくとも1つのノード内のチップセットは、切り離されたプロセッサに対する電源供給を停止することで、該プロセッサの物理的な切り離しを行う機能を持ち、更に、電源供給が停止されたプロセッサに対して再び電源供給を開始する物理的な組み込みを行う機能を持つ
    コンピュータシステム。
  5. 請求項1乃至4のいずれか一項に記載のコンピュータシステムであって、
    前記少なくとも1つのノード内のOSは、動作中のジョブを強制的に停止して、前記少なくとも1つのノードのシャットダウン処理及び電源供給遮断を行う機能を持ち、
    前記電源供給装置は、前記シャットダウン処理が完了した後、前記少なくとも1つのノードへの電源供給を停止し、更に、前記システム制御装置からの指示により、再び前記少なくとも1つのノードに対する電源の供給を開始する機能を持つ
    コンピュータシステム。
  6. 請求項1乃至5のいずれか一項に記載のコンピュータシステムであって、
    前記電源供給装置は、前記システム制御装置からの指示により、前記少なくとも1つのノード内のOSへの通知を行わずに、強制的に該ノードへの電源供給を瞬時に停止する機能を持つ
    コンピュータシステム。
  7. コンピュータシステムにより実施される消費電力低減方法であって、
    外部の電源設備から交流又は直流の電流が配電される電源供給装置において、前記電流に対して直流電流への変換を行い、複数のノードに対して前記直流電流を供給することと、
    電流計測装置において、前記電源供給装置から前記複数のノードに供給される直流電流の電流量を計測して電流情報を出力することと、
    システム制御装置において、前記電流計測装置からの前記電流情報に基づいて、前記複数のノードに対して供給されている消費電力を消費電流より算出し、前記消費電力がポリシー設定情報上の設定電力値を上回る場合は、規定された低消費電力手段の適用を、前記電源供給装置及び前記複数のノードのうち少なくとも1つのノードに対して指示し、前記消費電力値が、ポリシー設定上の設定電力値以下に復帰した時点で、低消費電力手段の終了を、前記電源供給装置及び前記少なくとも1つのノードに指示することと
    前記電源供給装置において、前記システム制御装置の指示により、前記少なくとも1つのノードへの電源供給を停止することと、
    前記少なくとも1つのノードにおいて、前記システム制御装置の指示により、プロセッサ自体の消費電力削減機能を用いずに、前記少なくとも1つのノード内のチップセット、前記少なくとも1つのノード内のOS、及び前記電源供給装置のそれぞれが持つ機能のうち少なくとも1つを利用して、前記少なくとも1つのノードに搭載された複数のプロセッサの各々への直流電流の供給を制御することと
    を含む
    消費電力低減方法。
  8. 請求項7に記載の消費電力低減方法であって、
    前記少なくとも1つのノード内のチップセットにおいて、前記システム制御装置からの指示に応じて、通常動作モードから前記チップセット自身の制御動作及び前記チップセット内のデータ処理速度を遅らせるチップセット遅延モードへの移行、及びチップセット遅延モードから通常動作モードへの移行を行うことと
    を更に含む
    消費電力低減方法。
  9. 請求項7又は8に記載の消費電力低減方法であって、
    前記少なくとも1つのノード内のOSにおいて、前記システム制御装置から前記チップセットを経由した割り込み通知での指示に応じて、通常モードから動作中のプロセスを一時的に停止させ新規プロセスの開始を行わないプロセス停止モードへの移行、及びプロセス停止モードから通常モードへの移行を行うこと
    を更に含む
    消費電力低減方法。
  10. 請求項7乃至9のいずれか一項に記載の消費電力低減方法であって、
    前記少なくとも1つのノード内のOSにおいて、動作中であっても、前記システム制御装置からの指示に応じて、自ノード内の1つのプロセッサの使用を止め、該プロセッサ内の全情報を同一ノードの他のプロセッサに移動させることにより、該プロセッサのノード構成からの切り離しを行うことと、
    前記少なくとも1つのノード内のチップセットにおいて、切り離されたプロセッサに対する電源供給を停止することで、該プロセッサの物理的な切り離しを行うことと、
    前記少なくとも1つのノード内のチップセットにおいて、電源供給が停止されたプロセッサに対して再び電源供給を開始する物理的な組み込みを行うことと、
    前記少なくとも1つのノード内のOSにおいて、切り離されたプロセッサの使用を再び開始することと
    を更に含む
    消費電力低減方法。
  11. 請求項7乃至10のいずれか一項に記載の消費電力低減方法であって、
    前記少なくとも1つのノード内のOSにおいて、動作中のジョブを強制的に停止して、前記少なくとも1つのノードのシャットダウン処理及び電源供給遮断を行ことと、
    前記電源供給装置において、前記シャットダウン処理が完了した後、前記少なくとも1つのノードへの電源供給を停止することと、
    前記電源供給装置において、前記システム制御装置からの指示に応じて、再び前記少なくとも1つのノードに対する電源の供給を開始することと、
    前記少なくとも1つのノードにおいて、電源の供給が開始されると、OSの立ち上げを行い、通常のジョブを開始することと
    を更に含む
    消費電力低減方法。
  12. 請求項7乃至11のいずれか一項に記載の消費電力低減方法であって、
    前記電源供給装置において、前記システム制御装置からの指示に応じて、前記少なくとも1つのノード内のOSへの通知を行わずに、強制的に該ノードへの電源供給を瞬時に停止することと
    を更に含む
    消費電力低減方法。
JP2006057233A 2006-03-03 2006-03-03 コンピュータシステム Expired - Fee Related JP4920995B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006057233A JP4920995B2 (ja) 2006-03-03 2006-03-03 コンピュータシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006057233A JP4920995B2 (ja) 2006-03-03 2006-03-03 コンピュータシステム

Publications (2)

Publication Number Publication Date
JP2007233894A JP2007233894A (ja) 2007-09-13
JP4920995B2 true JP4920995B2 (ja) 2012-04-18

Family

ID=38554395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006057233A Expired - Fee Related JP4920995B2 (ja) 2006-03-03 2006-03-03 コンピュータシステム

Country Status (1)

Country Link
JP (1) JP4920995B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5052278B2 (ja) * 2007-09-28 2012-10-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 記憶装置を制御する装置及び方法
JP4944841B2 (ja) * 2008-06-12 2012-06-06 レノボ・シンガポール・プライベート・リミテッド 消費電力制御システムおよび消費電力制御方法
JP5003661B2 (ja) * 2008-11-21 2012-08-15 日本電気株式会社 電力配分システム、電力配分方法、プログラム及び電力配分装置
JP6113538B2 (ja) * 2012-03-23 2017-04-12 株式会社東芝 制御装置、制御方法、プログラムおよび半導体装置
JP5924087B2 (ja) 2012-04-06 2016-05-25 富士通株式会社 情報処理装置、制御方法、及び制御プログラム
JP5884907B2 (ja) * 2012-06-20 2016-03-15 富士通株式会社 情報処理装置及び情報処理装置制御方法
JP5764150B2 (ja) 2013-01-16 2015-08-12 レノボ・シンガポール・プライベート・リミテッド パワー・オン状態から省電力状態に移行させる方法およびコンピュータ
US9430014B2 (en) * 2013-07-18 2016-08-30 Qualcomm Incorporated System and method for idle state optimization in a multi-processor system on a chip
JP2019522281A (ja) * 2016-06-16 2019-08-08 ブル・エス・アー・エス コンピュータクラスタにおける電力供給を管理する方法
CN115639903B (zh) * 2022-12-23 2023-04-07 湖南博盛芯微电子科技有限公司 基于飞腾平台的计算机主板及计算机功耗控制方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222031A (ja) * 2001-01-25 2002-08-09 Toshiba Corp 情報処理装置および同装置の消費電力制御方法

Also Published As

Publication number Publication date
JP2007233894A (ja) 2007-09-13

Similar Documents

Publication Publication Date Title
JP4920995B2 (ja) コンピュータシステム
JP5259725B2 (ja) 計算機システム
US8782450B2 (en) Power capping system and method
US8041970B2 (en) Cluster system with reduced power consumption and power management method thereof
US20050055587A1 (en) Method of managing power of control box
US20170195408A1 (en) Dynamically adapting to demand for server computing resources
JP2009545816A (ja) 電力消費コンピューター制御システムの自己監視および自己調整
WO2013096265A1 (en) Apparatus and method for managing power on a shared thermal platform for a multi-processor system
US8769313B2 (en) Server with an embedded management board having a power controlling unit for controlling a plurality of power supplies and motherboards independently
JP2004227555A (ja) 電源供給器の電源管理及び制御方法及び装置
JP2007213167A (ja) 電力制御プログラム、サーバシステム、および電力制御方法
US20130346766A1 (en) Power control device and power control method
JP2010066824A (ja) 給電システム及び給電方法
US20060047979A1 (en) Power control and management method for uninterruptible power system and servers
JP2019101870A (ja) 電力制御システム及び電力制御プログラム
JP6925410B2 (ja) 少なくとも一つのインターフェースをもつコンピュータ・システムおよび方法
JP2010160565A (ja) タスクスケジューリング装置、タスクスケジューリング制御方法、及びタスクスケジューリング制御プログラム
JP2015106313A (ja) 情報処理システム、管理装置、情報処理システムの制御方法及び管理装置の制御プログラム
TW201237608A (en) VR power mode interface
WO2009102337A1 (en) Changing power states of data handling devices to meet redundancy criterion
JP4277638B2 (ja) 無停電電源装置
JP2010181996A (ja) 電源装置および電力供給方法
JP4702445B2 (ja) 無停電電源管理装置およびプログラム
JP5884268B2 (ja) 無停電電源装置用停止制御システム
JP4363417B2 (ja) コンピュータ装置およびコンピュータ制御方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100624

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100709

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120202

R150 Certificate of patent or registration of utility model

Ref document number: 4920995

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees